KR20130026302A - 듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널 - Google Patents

듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널 Download PDF

Info

Publication number
KR20130026302A
KR20130026302A KR1020110089834A KR20110089834A KR20130026302A KR 20130026302 A KR20130026302 A KR 20130026302A KR 1020110089834 A KR1020110089834 A KR 1020110089834A KR 20110089834 A KR20110089834 A KR 20110089834A KR 20130026302 A KR20130026302 A KR 20130026302A
Authority
KR
South Korea
Prior art keywords
gate
pixel
electrode
drain
line
Prior art date
Application number
KR1020110089834A
Other languages
English (en)
Other versions
KR101838297B1 (ko
Inventor
황광조
김의태
김석
김훈기
윤미라
박한철
허태영
진유용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110089834A priority Critical patent/KR101838297B1/ko
Publication of KR20130026302A publication Critical patent/KR20130026302A/ko
Application granted granted Critical
Publication of KR101838297B1 publication Critical patent/KR101838297B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 입체영상 표시패널을 개시한다. 보다 상세하게는, 2D 및 3D영상을 하나의 표시패널을 통해 구현하는 표시장치에서 TFT 특성에 의해 발생하는 문턱전압 쉬프트 현상을 개선한 구조의 듀얼 게이트 박막트랜지스터(DUAL GATE TFT)를 포함하는 입체영상 표시패널에 관한 것이다.
본 발명의 실시예에 따르면, 복수의 게이트라인 및 데이터라인; 상기 게이트라인 및 데이터라인의 교차지점에 정의되고, 공통라인과 연결되는 단위화소; 및 영상의 종류에 따른 제어신호를 상기 단위화소에 인가하는 제어라인을 포함하고, 상기 단위화소는, 인가되는 게이트 구동신호에 따라 제1 또는 제2 영상을 표시하는 메인화소; 및 상기 메인화소와 전기적으로 연결되어 상기 게이트 구동신호에 따라 제1 영상을 표시하거나, 또는 상기 제어신호에 따라 블랙 계조를 표시하는 BS(Black Stripe) 화소로 이루어진다.
따라서, 본 발명은 표시패널의 화소에 포함되는 제어소자를 듀얼 게이트 구조로 형성하여 낮은 제어전압으로도 높은 드레인소스 전류(IDS)를 확보함으로서, 3D 구동시 블랙 스트립(black strip) 구현시 균일한 휘도를 표시할 수 있다. 따라서, 입체영상 표시장치의 동작 신뢰성을 확보하고 영상품질을 개선할 수 있는 효과가 있다.

Description

듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널{3D DISPLAY PANEL INCLUDING DUAL GATE TFT}
본 발명은 입체영상 표시패널에 관한 것으로, 특히 2D 및 3D영상을 하나의 표시패널을 통해 구현하는 표시장치에서 TFT 특성에 의해 발생하는 문턱전압 쉬프트 현상을 개선한 구조의 듀얼 게이트 박막트랜지스터(DUAL GATE TFT)를 포함하는 입체영상 표시패널에 관한 것이다.
입체영상 표시장치는 양안시차(binocular disparity)를 이용하여 가상의 3D 영상을 구현하는 것이다. 사람의 눈은 양안시차 때문에 동일한 사물을 바라보더라도 각각 다른 화상을 보게 되고, 이 두 화상이 망막을 통해 뇌로 전달되면 뇌는 이를 정확히 서로 융합시킴으로써 우리가 입체감을 느낄 수 있게 되는데, 2D 디스플레이에서 좌우 화상 2개를 동시에 표시하여 좌안 및 우안에 각각 따로 보내서 가상적인 입체감을 만들어 내게 된다.
이러한 입체영상의 구현방법으로는 크게 좌우 편광방향이 서로 다른 편광안경을 쓰는 패턴드 리타더 방식(film patterned retarder, FPR) 및, 시간 분할된 화면을 주기적으로 반복시키고 그 주기에 동기를 맞추는 액정셔터가 설치된 안경을 쓰는 셔터글라스(shutter glass, SG)방식 등이 있다. 특히, 패턴드 리타더 방식은 셔터글라스 방식에 비해 편광안경의 구조가 단순하고 시청자의 눈의 피로가 적다는 잇점이 있다.
특히, 패턴드 리터더 방식의 입체영상 표시장치 중, 인셀 블랙 스트립 패턴드 리타더(in-cell black strip patterned retarder, i-PR) 입체영상 표시장치는, 하나의 화소를 메인화소와 서브화소로 구분하고 서브화소를 블랙 스트립(black strip)으로 이용하는 2D 및 3D영상을 하나의 표시패널에서 구현 입체영상 표시장치이다. 이하, 도면을 참조하여 i-PR 입체영상 표시장치의 표시패널 구조를 설명하면 다음과 같다.
도 1은 종래의 i-PR 입체영상 표시장치의 표시패널을 도시한 도면이다.
도면을 참조하면, 종래의 i-PR 입체영상 표시장치의 표시패널(1)은, 화상의 계조를 구현하는 복수의 화소(P)와, 각각 R,G,B 삼원색에 대응하여 세개가 하나의 화소(P)를 형성하는 서브화소(SP)가 나란히 배치되어 있으며, 각 서브화소(SP)들은 블랙매트릭스(BM)에 의해 소정크기로 분할된다.
또한, 하나의 화소(P)는 다시 메인 화소(10)와 BS(black strip) 화소(20)로 분할되며, BS 화소(20)가 메인화소(10)보다 그 면적이 작게 형성된다.
이러한 i-PR 입체영상 표시장치는 2D 동작시, 각 화소(P)가 모두 인에이블(enable) 상태가 되어 메인화소(10) 및 BS화소(20)가 동시에 동작하며 동일한 계조를 구현하게 된다.
그리고, 3D 동작시, 각 화소(P)는 좌안 및 우안에 해당하는 화소로 분할되고, 하나의 화소(P)에서 메인 화소(10)은 3D 영상에 해당하는 계조를 구현하고, BS 화소(20)는 블랙계조를 구현함으로서 블랙매트릭스(BM)처럼 동작하게 된다. 이는 3D 영상에서는 좌안영상과 우안영상간의 이격거리가 통상의 2D와 동일하면, 그 시역(view zone)이 좁게 형성되어 시청자의 영상시청범위가 극히 한정되기 때문에 그 화소간의 거리를 확보하기 위한 것이다.
도 2는 도 1에 도시한 표시패널에서 하나의 메인화소 및 BS화소에 대한 등가회로도이다.
도시한 바와 같이, 하나의 서브화소(SP)는 하나의 게이트라인(GL) 및 데이터라인(DL)이 교차하는 지점에 메인화소(10)에 대응하는 제1 스위칭 소자(Tsw1)와, 제1 액정캐패시터(CLC1) 및 제1 스토리지캐패시터(CST1)을 구비하며, BS화소(20)에 대응하는 제2 스위칭 소자(Tsw2)와, 제2 액정캐패시터(CLC2) 및 제2 스토리지캐패시터(CST2)를 구비한다. 또한 BS화소(20)는 블랙 스트립 구동을 위한 제어소자(Tcont)를 더 포함한다.
전술한 구조의 화소의 동작을 설명하면 도 2의 화소(SP)는, 먼저 2D 구동시 게이트라인(GL)을 통해 게이트 하이레벨신호(VGH)가 인가되어 제1 및 제2 스위칭 소자(Tsw1,Tsw2)가 턴-온(turn-on)되고, 데이터라인(DL)을 통해 데이터신호(DATA)가 인가되어 제1 및 제2 액정캐패시터(CLC1,CLC2)와, 제1 및 제2 스토리지 캐패시터(CST1,CST2)가 차징(charging)된 후, 게이트 로우레벨신호(VGL)가 인가되어 1 수평기간동안 홀딩(holding)됨에 따라 2D 영상을 표시하게 된다.
또한, 3D 구동시 게이트라인(GL)을 통해 게이트 하이레벨신호(VGH)가 인가되어 제1 및 제2 스위칭 소자(Tsw1,Tsw2)가 턴-온(Turn-On)되고, 이와 동시에 제어라인(CTL)으로 제어소자(Tcont)의 문턱전압(VTH)보다는 높으나, 풀 턴-온(full Turn-on)보다는 낮은 레벨의 약 턴-온(slightly turn-on)신호가 인가되어 제1 및 제2 액정캐패시터(CLC1,CLC2)와, 제1 및 제2 스토리지 캐패시터(CST1,CST2)가 차징(charging)된다.
이후, 게이트라인(GL)을 통해 게이트 로우레벨신호(VGL)가 인가되어 홀딩 되면, 약 턴-온된 제어소자(Tcont)에 의해 제2 액정캐패시터(CLC1)가 공통전압(VCOM)레벨로 리셋됨으로서 BS 화소(20)는 블랙 계조의 영상을 표시하게 된다.
따라서, 메인화소는 3D 영상을 표시하게 되고, BS화소(20)는 블랙매트릭스의 역할을 하게 된다.
그러나, 제어소자(Tcont)는 주기적인 스트레스 인가에 따라 3D 구동시 문턱전압(VTH)이 쉬프트되어 그 구동특성이 달라질 수 있으며, 이에 따라 드레인-소스간 전류(IDS)가 감소하는 문제가 발생한다.
도 3은 종래의 제어소자의 문턱전압 쉬프트(VTH shift)에 따른 게이트-소스 전압과 드레인-소스 전류의 특성 변화를 도시한 그래프이다.
도시한 바와 같이, 종래의 제어소자는 게이트 전극에 인가되는 전압이 -5V 이하가 인가되는 경우에는 문턱전압 쉬프트(VTH shift) 전후 드레인-소스 전류의 차이가 없으나(a), 약 턴-온 전압인 3V이상에서는 급격하게 감소하게 된다(b→c).
이에 따라, 3D 구동을 위해 약 턴-온 전압시 BS 화소가 정확한 기간에 안정적으로 블랙계조를 표시하지 못함으로서 화질이 저하되는 문제점이 있었다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, 하나의 표시패널을 이용하여 2D 및 3D 영상을 구현하는 입체영상 표시장치에서 제어소자의 문턱전압 쉬프트(VTH shift)에 따른 동작특성저하 문제를 개선하여 동작 신뢰성을 확보한 듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널을 제공하는 데 그 목적이 있다.
전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널은, 복수의 게이트라인 및 데이터라인; 상기 게이트라인 및 데이터라인의 교차지점에 정의되고, 공통라인과 연결되는 단위화소; 및 영상의 종류에 따른 제어신호를 상기 단위화소에 인가하는 제어라인을 포함하고, 상기 단위화소는, 인가되는 게이트 구동신호에 따라 제1 또는 제2 영상을 표시하는 메인화소; 및 상기 메인화소와 전기적으로 연결되어 상기 게이트 구동신호에 따라 제1 영상을 표시하거나, 또는 상기 제어신호에 따라 블랙 계조를 표시하는 BS(Black Stripe) 화소로 이루어진다.
상기 메인화소는, 게이트 전극이 상기 게이트라인과 연결되고, 소스 전극이 상기 데이터라인과 연결되는 제1 스위칭 소자; 및, 일 단이 상기 제1 스위칭 소자의 드레인 전극에 연결되고, 타 단이 상기 공통라인에 연결되는 제1 액정캐패시터 및 스토리지캐패시터를 포함하는 것을 특징으로 한다.
상기 BS 화소는, 게이트 전극이 상기 게이트라인과 연결되고, 소스 전극이 상기 데이터라인과 연결되는 제2 스위칭 소자; 일 단이 상기 제2 스위칭 소자의 드레인 전극에 연결되고, 타 단이 상기 공통라인에 연결되는 제2 액정캐패시터 및 스토리지캐패시터; 및, 복수의 게이트 전극 중 적어도 하나가 상기 제어라인에 연결되고, 드레인 전극이 상기 제2 스위칭 소자의 드레인 전극에 연결되며, 소스 전극이 상기 공통라인에 연결되는 제어소자를 포함하는 것을 특징으로 한다.
상기 제어소자는, 기판; 상기 기판상에 형성된 제1 게이트전극; 상기 제1 게이트전극을 포함한 기판상에 형성된 제1 게이트절연막; 상기 제1 게이트절연막상에 형성된 액티브층; 상기 액티브층상에 형성되고 상기 제1 게이트전극 양측에 배치되는 소스 및 드레인전극; 상기 소스 및 드레인전극을 포함한 액티브층 및 제1 게이트절연막상에 형성되고, 상기 드레인전극 일부를 노출시키는 콘택홀이 구비된 제2 게이트절연막; 및, 상기 제2 게이트절연막상에 형성되고 상기 제1 게이트전극과 오버랩되는 제2 게이트전극을 포함하는 것을 특징으로 한다.
상기 제2 게이트절연막 및 제2 게이트전극 사이에 제3 게이트 절연막이 더 형성되는 것을 특징으로 한다.
상기 제3 게이트 절연막은, 포토 아크릴(photo acryl, PAC) 재질인 것을 특징으로 한다.
상기 제3 게이트 절연막은, 2.5um 이상, 2.7um 이하의 폭을 갖는 것을 특징으로 한다.
상기 제2 게이트전극은, 콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 것을 특징으로 한다.
상기 제어신호는, 적어도 상기 게이트 구동신호 중 하이레벨 신호보다 작고, 상기 제어소자의 문턱전압(VTH)보다 큰 레벨의 신호인 약 턴-온(slight turn-on) 신호 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면 입체영상 표시패널은 화소에 포함되는 제어소자를 듀얼 게이트 구조로 형성하여 낮은 제어전압으로도 높은 드레인-소스 전류(IDS)를 확보함으로서, 3D 구동시 블랙 스트립(black strip) 구현시 균일한 휘도를 표시할 수 있다. 따라서, 입체영상 표시장치의 동작 신뢰성을 확보하고 영상품질을 개선할 수 있는 효과가 있다.
도 1은 종래의 i-PR 입체영상 표시장치의 표시패널을 도시한 도면이다.
도 2는 도 1에 도시한 표시패널에서 하나의 메인 및 BS화소에 대한 등가회로도이다.
도 3은 종래의 제어소자의 문턱전압 쉬프트에 따른 게이트-소스 전압과 드레인-소스 전류의 특성 변화를 도시한 그래프이다.
도 4는 본 발명의 실시예에 따른 입체영상 표시장치의 일부를 도시한 도면이다.
도 5a는 도 4에 도시한 입체영상 표시장치의 일 BS 화소에 형성된 듀얼 게이트 박막트랜지스터의 구조를 도시한 평면도이며, 도 5b는 도 5a의 V-V` 대한 단면도이다.
도 6a 내지 도 6e는 본 발명의 듀얼 게이트 박막트랜지스터의 제조방법을 도시한 도면이다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 듀얼 게이트 박막트랜지스터의 채널형태 및 그에 따른 문턱전압 쉬프트 시 게이트-소스 전압에 따른 드레인-소스 류 특성을 도시한 도면이다.
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 게이트-드레인 방식 듀얼 게이트 박막트랜지스터의 특성을 도시한 그래프이다.
도 9는 본 발명의 실시예에 따른 게이트-드레인 방식 듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널의 구조를 도시한 도면이다.
도 10은 본 발명의 게이트-드레인 방식 듀얼 게이트 박막트랜지스터의 구조를 도시한 도면이다.
도 11은 본 발명의 다른 실시예에 따른 게이트-드레인 방식 듀얼 게이트 박막트랜지스터의 특성을 도시한 그래프이다.
이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 듀얼 게이트 박막트랜지스터 및 이를 포함하는 입체영상 표시패널을 설명하면 다음과 같다. 이하에서는 표시패널에 액정층이 개재되는 액정표시장치(LCD)의 일 예로 설명하였으나, 이에 한정되는 것은 아니다.
도 4는 본 발명의 실시예에 따른 입체영상 표시장치의 일부를 도시한 도면이다.
도시한 바와 같이, 본 발명의 입체영상 표시장치는 본 발명의 입체영상 액정표시장치는, 화상을 구현하는 표시패널(100)과, 외부시스템으로부터 영상신호를 수신하여 영상종류에 따라 2D 또는 3D에 적절한 제어신호를 생성하는 타이밍 콘트롤러(310)와, 타이밍 콘트롤러(310)의 제어에 따라 주사신호를 생성하는 게이트 드라이버(320)와, 변환된 영상신호를 표시패널에 제공하는 데이터 드라이버(330)로 이루어진다. 또한, 도시하지는 않았지만 표시패널(100)이 수광소자인 액정층을 포함한 액정패널일 경우에는 표시패널(100)의 배면으로 소정의 광원이 더 배치될 수 있다.
이러한 구조의 본 발명의 입체영상 표시장치는, 별도의 외부시스템과 연결되어 영상을 구현하는 데, 외부시스템은 복수의 비디오 칩, 비디오 컨트롤러 및 CPU 등으로 구성되며, 영상신호 뿐만 아니라 표시장치의 제어를 위한 데이터인에이블신호(DE), 클록신호(DCLK) 수평동기신호(Hsync) 및, 수직동기신호(Vsync)를 제공한다.
표시패널(100)은 투명기판 상에 다수의 게이트라인(GL)과 다수의 데이터라인(DL)이 매트릭스 형태로 교차 배치되고, 그 교차지점에 복수의 화소가 정의된다.
하나의 화소는 RGB 삼원색에 각각 대응하는 세개의 서브화소로 이루어져 있고, 하나의 서브화소는 다시 메인 화소(110) 및 BS 화소(120)으로 이루어져 있다.
메인 화소(110)는 게이트라인(GL)으로부터 인가되는 게이트 신호에 대응하여 턴-온 또는 턴-오프 되는 제1 스위칭 소자(TSW1)와, 제1 스위칭 소자(TSW1)의 드레인에 전기적으로 연결되고, 턴-온 시 데이터라인(DL)으로부터 공급되는 영상신호(DATA)를 저장하는 제1 액정캐패시터(CLC1) 및 제1 스토리지캐패시터(CST1)를 포함한다.
또한, BS 화소(120)는 게이트 신호에 대응하여 턴-온 또는 턴-오프 되는 제2 스위칭 소자(TSW2)와, 제2 스위칭 소자(TSW2)의 드레인에 전기적으로 연결되고, 턴-온 시 데이터라인(DL)으로부터 공급되는 영상신호(DATA)를 저장하는 제2 액정캐패시터(CLC2) 및 제2 스토리지캐패시터(CST2)를 포함하며, 제2 스위칭 소자(TSW2)의 드레인 및 공통전압 신호라인(CL) 사이에 연결되고, 제어신호라인(CTL)으로부터 약 턴-온 신호(slight turn on)를 인가받아 제2 액정캐패시터(CLC2) 및 제2 스토리지캐패시터(CST2)를 리셋(reset)시키는 제어소자(TCONT)를 더 포함한다.
여기서, 전술한 제어소자(TCONT)는 타 스위칭 소자와는 다르게 복수의 게이트 전극을 구비하고 있으며, 이는 타이밍 콘트롤러(310)와 연결되어 2D 구동시에는 로우레벨의 제어신호가 인가되어 턴-오프 상태를 유지하나, 3D 구동시에는 약 턴-온레벨 제어신호가 인가되어 약 턴-온 상태가 된다. 여기서, 약 턴-온 레벨의 제어신호는 제어소자(TCONT)의 문턱전압 보다는 높으나, 게이트 하이레벨신호(VGH)보다는 낮은 레벨의 신호이다.
예를 들어, 게이트 하이레벨신호(VGH) 및 게이트 로우레벨신호(VGL)가 각각 27V, -5V 인 경우, 턴-온 레벨의 제어신호는 5V 정도가 된다. 이에 따라, 3D 구동시 제2 액정캐패시터(CLC2) 및 제2 스토리지캐패시터(CST2)에 저장된 영상신호는 공통전압(VCOM)레벨로 리셋되어 블랙 스트립(black strip)역할을 하게 된다.
게이트라인(GL)은 게이트 드라이버(320)에 연결되고, 데이터라인(DL)은 데이터 드라이버(330)에 연결되어 있다. 따라서, 각 게이트 라인(GL)으로 입력되는 신호에 대응하여 전술한 제1 및 제2 스위칭 소자(TSW1,TSW2)가 도통되고, 데이터 라인(DL)을 통해 영상신호가 제1 및 제2 액정캐패시터(CLC1,CLC2)에 인가됨으로서 화상의 계조를 구현하게 되고, 제1 및 제2 스토리지캐패시터(CST1,CST2)에 의해 1 수평주기동안 유지된다.
또한, 제어신호라인(CTL)은 타이밍 콘트롤러(310)와 연결되어 3D 구동시 제어신호를 인가받는 것으로, 제어신호라인(CTL) 및 그 제어신호라인(CTL)에 전기적으로 연결된 소자에 약 턴-온 신호(slightly turn-on)을 인가한다.
이러한 표시패널(100)의 전면으로는 복수의 리타더 패턴(retarder pattern)을 가지는 FPR 필터(미도시)가 부착된다. FPR 필터는 표시패널(100)로부터 출광되는 빛에서 특정한 원 편광만을 투과시키는 것으로, 일 방향의 제1 리타더 패턴과, 이와 대칭하는 타 방향의 제2 리타더 패턴이 교대로 배치되는 구조이다. 제1 및 제2 리타더 패턴은 각각 복굴절 매질로 형성되어 통과하는 빛을 +λ/4 및 - λ/4 위상지연에 의해 원편광하게 된다. 즉, 제1 리터더 패턴과 제2 리타더 패턴의 광축은 서로 직교하며, 이에 따라 제1 리타더 패턴은 표시패널(100)에서 좌안 영상이 표시되는 라인과 대향하도록 배치되어 좌안 영상의 빛을 좌원편광으로 변환한다. 이와 마찬가지로, 제2 리터더 패턴은 표시패널(100)에서 우안 영상이 표시되는 라인과 대향하도록 배치되어 우안 영상의 빛을 우원편광으로 변환한다.
이러한 구조에 따라, 표시패널(100)이 3D 영상을 표시할 경우, 좌안에 좌원편광만을 통과시키는 편광필터가 부착되고, 우안에 우원편광만을 통과시키는 편광필터가 부착된 편광안경을 착용한 시청자는 좌안 및 우안으로 해당 영상만을 보게 되어 입체적으로 느끼게 된다. 또한, 표시패널(100)에 표시되는 영상이 2D 영상일 경우, 시청자는 편광안경 없이 통상의 2D 영상을 보게 된다.
따라서, 표시패널(100)은 타이밍 콘트롤러(310), 게이트 및 데이터 드라이버(320, 330)의 제어에 따라 2D 또는 3D 영상을 구현하게 된다.
타이밍 콘트롤러(310)는 수신한 영상신호의 포맷에 따라 영상신호를 처리하고, 후술하는 게이트 드라이버(320) 및 데이터 드라이버(330)를 제어하기 위한 게이트 및 데이터 제어신호를 생성 및 제공한다.
또한, 타이밍 콘트롤러(310)는 전술한 데이터인에이블신호(DE)등에 대응하여 게이트 드라이버(320)의 제어신호인 게이트출력신호(GOE), 게이트스타트펄스(GSP) 및 게이트쉬프트클록(GSC)를 생성하여 게이트 드라이버(320)에 전송한다. 또한, 타이밍 콘트롤러(310)은 전술한 데이터인에이블신호 (DE)등에 대응하여 데이터 드라이버(330)의 제어신호인 소스출력신호(SOE), 소스스타트펄스(SSP), 소스쉬프트클록(SSC) 및 극성제어신호(POL)를 생성하여 데이터 드라이버(330)에 전송한다.
또한, 수신한 영상신호가 3D 영상인 경우, 타이밍 콘트롤러(310)는 표시패널(100)에 구비된 제어소자(TCONT)를 제어하여 BS 화소(120)을 리셋함으로서 블랙 계조를 표시하도록 하여 3D 영상구현을 위한 블랙매트릭스(BM)의 역할을 하도록 한다.
이를 위해, 타이밍 콘트롤러(310)는 전원공급부와 연결되어 2D 및 3D 구동시 각각 턴-오프 전압레벨 및 약 턴-오프 전압레벨을 선택적으로 공급할 수 있도록 하는 멀티플렉서(MUX)를 더 포함할 수 있다.
게이트 드라이버(320)는 타이밍 콘트롤러(310)로부터 입력되는 게이트 제어신호에 대응하여 게이트 구동신호를 생성하고, 표시패널(100)상에 배열된 각 화소의 제1 및 제2 스위칭 소자(TSW1,TSW2)의 턴-온 및 오프(on, off)를 제어한다. 게이트 드라이버(320)의 출력단은 표시패널(100)에 형성된 다수의 게이트 라인(GL)과 접속되어 있으며, 이를 통해 게이트 구동신호를 1 수평라인동안 순차적으로 출력하여 게이트 라인(GL)에 연결된 복수의 스위칭 소자를 도통시키게 된다.
데이터 드라이버(330)는 타이밍 콘트롤러(310)로부터 입력되는 데이터 제어신호에 대응하여 영상신호를 정렬 및 변환하여 디지털형태의 영상신호(DATA)를 생성한다. 생성된 영상신호(DATA)는 1 수평라인씩 순차적으로 래치되며, 하나의 수평라인에 해당하는 모든 영상신호가 준비되면, 모든 데이터 라인(DL)을 통해 동시에 표시패널(100)에 전송한다.
전술한 구조에 따라, 본 발명의 실시예에 따른 입체영상 액정표시장치는, 타이밍 콘트롤러(310)에 의해 구동방식이 결정되며 표시하고자 하는 영상이 2D 이면 메인화소(110) 및 BS 화소(120)가 동시에 구동하여 2D 영상을 구현한다. 또한, 3D 영상이면 메인화소(110)는 좌안 및 우안에 해당하는 영상을 표시하되, BS 화소(120)는 공통전압(VCOM)레벨로 리셋(reset)되어 블랙매트릭스 역할을 수행하게 된다. 이때, BS 화소(120)의 제어소자(TCONT)는 듀얼 게이트 구조로서, 타 스위칭 소자와 대비하여 동일한 전압에도 높은 드레인-소스전류(IDS)를 흐르게 하여 문턱전압 시프트(VTH shift)에 따라 제어소자(TCONT)의 특성이 변화되더라도 충분한 전류를 확보할 수 있어 일정한 기간의 공통전압(VCOM)레벨의 리셋구동을 수행하게 된다.
이하, 도면을 참조하여 전술한 BS 화소에 구비된 제어소자의 구조를 보다 상세하게 설명한다.
도 5a는 도 4에 도시한 입체영상 표시장치의 일 BS 화소에 형성된 듀얼 게이트 박막트랜지스터의 구조를 도시한 평면도이며, 도 5b는 도 5a의 V-V` 대한 단면도이다.
도시한 바와 같이, 본 발명의 BS 화소의 제어소자는, 기판(101)상에 게이트 라인과 동일금속으로 평행하게 배치되는 제어라인(CTL) 및 이와 수직으로 교차하는 공통라인(CL) 사이에 배치된다.
본 발명에 따른 듀얼 게이트 구조를 갖는 제어소자는 절연기판(101)상에 형성된 제1 게이트전극(103)과, 제1 게이트전극(103)을 포함한 절연기판(101) 전면에 형성된 제1 게이트절연막(105)과, 제1 게이트전극(103)과 오버랩되는 제1 게이트절연막(105) 상부에 형성된 액티브층(107) 및 오믹콘택층(109)과, 제1 게이트전극(103) 양측의 액티브층(107)상에 형성되는 소스 및 드레인전극(111a, 111b)과, 상기 소스 및 드레인전극(111a, 111b)를 포함한 기판 전면에 형성된 제2 게이트절연막(113), 그리고 제2 게이트절연막(113)상에 형성되며, 제2 게이트절연막(113)에 형성된 콘택홀을 통해 드레인전극(111b)에 전기적으로 연결되는 화소전극(117a)과, 제1 게이트전극 (103)과 대응되게 형성된 제2 게이트전극(dual gate)(117b)으로 이루어진다.
여기서, 제1 게이트전극(103)은 액정표시장치에 적용할 경우, 게이트라인E(GL)과 평행한 제어신호라인(CTL)으로부터 연장되어 수직되게 형성되며, 소스전극(111a)은 게이트라인(GL)과 교차되게 배열된 공통전압 신호라인(CTL)에서 연장되어 수직되게 형성된다.
또한, 액티브층(107)은 채널층으로 사용되는 비정질 반도체층으로 구성되며, 오믹콘택층(109)은 불순물이 도핑된 비정질실리콘층으로 구성될 수 있다.
그리고, 제1 게이트전극(103)을 구성하는 금속물질로는 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W) 및 몰리브덴(Mo)등이 사용된다. 또한, 화소전극(117a)과 제2 게이트전극(117b)을 구성하는 금속물질로는 투명성 도전물질, 예를들어 ITO(Indium-Tin-Oxide) 또는 IZO(Indium-Zinc- Oxide)등이 사용될 수 있으며, 또는 MoTi, Cu, MoNb, Mo, Cr 및 AlNd 중 선택되는 어느 하나가 사용될 수 있다.
따라서, 본 발명은 제1 및 2 게이트전극(103, 117b)으로 구성된 듀얼 게이트(dual gate) 구조의 박막트랜지스터를 구성함으로써, 제2 게이트전극(117b)을 듀얼 게이트(dual gate)으로 동작시켜 서브 채널(sub channel)을 더 형성하여 문턱전압 쉬프트에 대하여 드레인-소스간 전류의 저감없이 동일한 전류를 흐르게 함으로서, 안정적인 약 턴-온 리셋 구동을 구현할 수 있다.
여기서, 본 발명에서의 상기 제1 및 제2 게이트 전극(103, 117b)은 서로 전기적으로 연결되는 형태이다.
이하, 도면을 참조하여 본 발명의 입체영상 표시장치의 일 BS 화소에 형성된 듀얼 게이트 박막트랜지스터의 제조방법을 설명하면 다음과 같다.
도 6a 내지 도 6e 는 본 발명의 듀얼 게이트 박막트랜지스터의 제조방법을 도시한 도면이다.
먼저, 도 6a에 도시된 바와 같이, 기판(101)상에 금속막을 증착하고, 포토 및 식각공정을 통해 상기 금속막을 선택적으로 제거하여 제1 게이트전극(103)을 형성한다. 이때, 제1 게이트전극(103)을 구성하는 금속물질로는 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W) 및 몰리브덴 (Mo) 등이 사용된다.
다음으로, 도 6b에 도시된 바와 같이, 제1 게이트전극(103)을 포함한 기판(101)상에 실리콘질화막 또는 실리콘산화막 등의 무기절연물질을 증착하여 제1 게이트 절연막(105)을 형성한다.
이어서, 제1 게이트절연막(105)상에 비정질실리콘층과 불순물이 도핑된 비정질실리콘층을 순차적으로 증착한 후, 노광 및 식각공정을 통해 비정질실리콘층과 불순물이 도핑된 비정질실리콘층을 선택적으로 제거하여 액티브층(107)과 오믹콘택층(109)을 형성한다.
다음으로, 도 6c에 도시된 바와 같이 오믹콘택층(109)과 액티브층(107)을 포함한 기판 전면에 금속막을 증착하고, 노광 및 식각공정을 통해 금속막을 선택적으로 제거하여 제1 게이트전극(103)양측의 액티브층(107)과 게이트절연막(105)상에 채널영역만큼의 일정간격을 두고 이격된 소스 및 드레인전극(111a, 111b)을 형성한다. 이때, 소스 및 드레인전극(111a, 111b)을 구성하는 금속막 물질로는 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W) 및 몰리브덴 (Mo) 등을 사용한다.
이어서, 도 6d에 도시된 바와 같이, 형성된 소스 및 드레인전극(111a, 111b)을 포함한 기판 전면에 실리콘질화막 또는 실리콘질화막 등의 무기절연물질을 증착하여 제2 게이트절연막(113)을 형성한다. 이때 형성되는 제2 게이트절연막(113)은 채널영역에 해당하는 액티브층(107)의 노출된 상부면을 포함한 소스 및 드레인전극(111a, 111b)과 제1 게이트절연막(105)과 중첩된다.
다음으로, 제2 게이트절연막(113)을 노광 및 식각공정을 통해 선택적으로 제거하여 드레인전극(111b)을 노출시키는 콘택홀(115)을 형성하고, 이어 콘택홀(115)을 포함한 층간절연막(123)상에 도전성 투명물질 또는 금속물질을 증착한다. 이때 사용되는 도전성 투명물질 또는 금속물질로는 투명성 도전물질, 예를들어 ITO(Indium-Tin-Oxide) 또는 IZO(Indium-Zinc- Oxide)등이나, 또는 MoTi, Cu, MoNb, Mo, Cr, AlNd 중 어느 하나일 수 있다.
이어서, 도 6e에 도시된 바와 같이, 노광 및 식각공정을 통해 선택적으로 제거하여 상기 콘택홀(115)을 통해 상기 드레인전극(111b)과 전기적으로 연결되는 화소전극(111a)과 함께, 제1 게이트전극(103)과 대응되는 제2 게이트절연막 (113)상에 듀얼 게이트(dual gate)인 제2 게이트전극(117b)을 형성함으로서, 본 발명의 제어소자의 제조를 완료한다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 듀얼 게이트 박막트랜지스터의 채널형태 및 그에 따른 문턱전압 쉬프트(VTH shift)시 게이트-소스 전압에 따른 드레인-소스 류 특성을 도시한 도면이다.
도시한 바와 같이, 본 발명의 제어소자로 이용되는 듀얼 게이트 박막트랜지스터는 제1 게이트전극(103), 제1 게이트절연막(105), 액티브층(107) 및 오믹콘택층(109)이 순차적으로 적층되며, 제1 게이트전극(103) 양측의 액티브층(107)상에 형성되는 소스 및 드레인전극(111a, 111b)과, 상기 소스 및 드레인전극(111a, 111b) 상부로 형성된 제2 게이트절연막(113), 그리고 제2 게이트절연막(113)상에 형성되며, 제1 게이트전극 (103)과 대응되게 형성된 제2 게이트전극(dual gate)(117b)을 포함한다.
이러한 구조의 듀얼 게이트 박막트랜지스터에서 제1 게이트 전극(103)과 연결된 제어신호라인의 인가 전압에 의해 메인 채널(d)이 형성되며, 동시에 제2 게이트 전극(117b)에 인가되는 전압에 의해 서브 채널(e)이 형성된다. 이러한 서브 채널(e)이 더 형성됨에 따라, 듀얼 게이트 박막트랜지스터는 문턱 전압 쉬프트에 의한 소자특성이 도 7b에 도시한 그래프와 같이 오른쪽으로 이동한 형태가 된다.
즉, 2D 구동시 제1 및 제2 게이트 전극(103, 1117b)에 인가되는 턴 오프 전압인 -5V 가 인가되는 경우 드레인-소스간 전류는 동일하고(f), 뿐만 아니라, 약 턴-온 전압인 3V가 경우에도 종래 대비 드레인-소스간 전류의 감소가 개선됨을 알 수 있다(g).
따라서, 본 발명은 3D 구동을 위한 제어소자를 제1 및 2 게이트전극(103, 117b)으로 구성된 듀얼 게이트(dual gate) 구조의 박막트랜지스터로 구성함으로써, 제2 게이트전극(117b)을 듀얼 게이트(dual gate)으로 동작시켜 서브 채널(sub channel)을 더 형성하는 것을 특징으로 한다. 이에 따라, 박막 트랜지스터에는 문턱전압 쉬프트(VTH shift)에 대하여 드레인-소스간 전류(IDS)의 저감없이 동일한 전류가 흐르게 되어 안정적인 약 턴-온 리셋 구동을 구현할 수 있다.
한편, 전술한 듀얼 게이트 구조에서 제2 게이트 전극은 제1 게이트 전극과 전기적으로 연결되어 동일한 레벨의 신호를 인가받게 되나, 그 밖에 박막트랜지스터의 제2 게이트 전극과 드레인 전극을 전기적으로 연결한 형태로 구현할 수도 있다.
그런데, 전술한 제2 게이트-드레인 듀얼 박막트랜지스터의 소자특성 중, 드레인-소스 전압(VDS)이 3V 까지는 일반적인 박막트랜지스터 보다 우수하다는 장점이 있으나, 그 이상에서는 드레인-소스 전압(VDS)에 비례하여 드레인-소스간 오프전류(off current)가 증가하는 현상이 발생한다. 이하 도면을 참조하여, 본 발명의 다른 형태의 실시예에 따른 입체영상 표시장치의 듀얼 게이트 박막트랜지스터를 설명하도록 한다.
도 8a 및 도 8b는 본 발명의 다른 실시예에 따른 게이트-드레인 방식 듀얼 게이트 박막트랜지스터의 특성을 도시한 그래프이다.
먼저, 도 8a는 드레인-소스간 전압에 따른 게이트 전압(Vg)과 드레인-소스 전류(IDS)에 대한 관계를 도시한 그래프로서, 최하위 선은 드레인-소스간 전압(VDS)이 1V 인 경우이며, 최상위 선은 드레인-소스간 전압(VDS)이 15V 인 경우로 하위에서 상위로 갈수록 드레인-소스간 전압(VDS)을 2V 씩 증가시킨 것이다.
도면을 참조하면, 게이트-드레인 방식 듀얼 게이트 박막트랜지스터는 게이트 전압(Vg)이 3V 이상에서는 거의 비슷한 약 1E-7A의 드레인-소스간 전류(IDS)값을 가지게 되나, 그 이하에서는 점점 더 큰 편차를 가지게 된다.
도 8b는 박막트랜지스터의 게이트 전압(Vg)이 -10V 인 경우를 따로 도시한 그래프로서, 도시한 바와 같이 종래의 박막트랜지스터는 드레인-소스간 전압(VDS)이 1V에서 15V 사이에서 오프 전류가 약 1E-12A를 크게 벗어나지 않으나, 드레인 게이트 방식 듀얼 게이트 박막트랜지스터는 3V 이상에서 급격하게 오프 전류가 증가하여 게이트 전압(Vg)이 15V 인 경우 약 1E-7A의 전류가 흐르게 된다.
이러한 현상은, 게이트-드레인 방식 듀얼 게이트 박막트랜지스터가 제2 게이트에 인가되는 드레인 전압에 의해 드레인 필드(drain field)가 발생하여 전자포화(electron saturation)가 일어나지 않는 것에 기인한다. 이하, 도면을 참조하여 전술한 문제를 해결한 본 발명의 다른 형태의 실시예를 설명하면 다음과 같다.
도 9는 본 발명의 실시예에 따른 게이트-드레인 방식 듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시장치의 구조를 도시한 도면이다.
도시한 바와 같이, 본 발명의 입체영상 표시장치는, 화상을 구현하는 표시패널(200)과, 외부시스템으로부터 영상신호를 수신하여 영상종류에 따라 2D 또는 3D 에 적절한 제어신호를 생성하는 타이밍 콘트롤러(410)와, 타이밍 콘트롤러(410)의 제어에 따라 주사신호를 생성하는 게이트 드라이버(420)와, 변환된 영상신호를 표시패널에 제공하는 데이터 드라이버(430)로 이루어진다. 또한, 도시하지는 않았지만 표시패널(200)이 수광소자인 액정층을 포함한 액정패널일 경우에는 표시패널(200)의 배면으로 소정의 광원이 더 배치될 수 있다.
표시패널(200)은 투명기판 상에 다수의 게이트라인(GL)과 다수의 데이터라인(DL)이 매트릭스 형태로 교차 배치되고, 그 교차지점에 복수의 화소가 정의된다.
하나의 화소는 RGB 삼원색에 각각 대응하는 세개의 서브화소로 이루어져 있고, 하나의 서브화소는 다시 메인 화소(210) 및 BS 화소(220)으로 이루어져 있다.
메인 화소(210)는 게이트라인(GL)으로부터 인가되는 게이트 신호에 대응하여 턴-온 또는 턴-오프 되는 제1 스위칭 소자(TSW1)와, 제1 스위칭 소자(TSW1)의 드레인에 전기적으로 연결되고, 턴-온 시 데이터라인(DL)으로부터 공급되는 영상신호(DATA)를 저장하는 제1 액정캐패시터(CLC1) 및 제1 스토리지캐패시터(CST1)를 포함한다.
또한, BS 화소(220)는 게이트 신호에 대응하여 턴-온 또는 턴-오프 되는 제2 스위칭 소자(TSW2)와, 제2 스위칭 소자(TSW2)의 드레인에 전기적으로 연결되고, 턴-온 시 데이터라인(DL)으로부터 공급되는 영상신호(DATA)를 저장하는 제2 액정캐패시터(CLC2) 및 제2 스토리지캐패시터(CST2)를 포함하며, 제2 스위칭 소자(TSW2)의 드레인 및 공통전압 신호라인(CL) 사이에 연결되고, 제어신호라인(CTL)으로부터 약 턴-온 신호(slight turn-on)를 인가받아 제2 액정캐패시터(CLC2) 및 제2 스토리지캐패시터(CST2)를 리셋(reset)시키는 제어소자(TCONT)를 더 포함한다.
여기서, 전술한 제어소자(TCONT)는 타 스위칭 소자와는 다르게 복수의 게이트 전극을 구비하고 있으며, 도면상에는 이해를 돕기 위해 2개의 스위칭 소자의 형태로 도시하였으나, 이는 두 개의 게이트를 갖는 하나의 박막트랜지스터이다. 이러한 제어소자(TCONT)에서 하나의 게이트는 타이밍 콘트롤러(410)와 연결되고, 다른 하나는 드레인 전극과 연결되는 것을 특징으로 한다.
또한, 제어소자(TCONT)는 타이밍 콘트롤러(410)와 연결되어 2D 구동시에는 로우레벨의 제어신호가 인가되어 턴-오프 상태를 유지하나, 3D 구동시에는 약 턴-온 레벨 제어신호가 인가되어 약 턴-온 상태가 된다. 여기서, 약 턴-온 레벨의 제어신호는 제어소자(TCONT)의 문턱전압(VTH) 보다는 높으나, 게이트 하이레벨신호(VGH)보다는 낮은 레벨의 신호이다.
예를 들어, 게이트 하이레벨신호(VGH) 및 게이트 로우레벨신호(VGL)가 각각 27V, -5V 인 경우, 턴-온 레벨의 제어신호는 5V 정도가 된다. 이에 따라, 3D 구동시 제2 액정캐패시터(CLC2) 및 제2 스토리지캐패시터(CST2)에 저장된 영상신호는 공통전압(VCOM)레벨로 리셋되어 블랙 스트립(black strip)역할을 하게 된다.
게이트라인(GL)은 게이트 드라이버(420)에 연결되고, 데이터라인(DL)은 데이터 드라이버(430)에 연결되어 있다. 따라서, 각 게이트 라인(GL)으로 입력되는 신호에 대응하여 전술한 제1 및 제2 스위칭 소자(TSW1,TSW2)가 도통되고, 데이터 라인(DL)을 통해 영상신호가 제1 및 제2 액정캐패시터(CLC1,CLC2)에 인가됨으로서 화상의 계조를 구현하게 되고, 제1 및 제2 스토리지캐패시터(CST1,CST2)에 의해 1 수평주기동안 유지된다.
또한, 제어신호라인(CTL)은 타이밍 콘트롤러(410)와 연결되어 3D 구동시 제어신호를 인가받는 것으로, 제어신호라인(CTL) 및 그 제어신호라인(CTL)에 전기적으로 연결된 소자에 약 턴-온 신호(slightly turn-on)을 인가한다.
여기서, 전술한 표시패널(200)의 전면에는 3D 영상을 구현하기 위한 복수의 리타더 패턴(retarder pattern)을 가지는 FPR 필터(미도시)가 부착된다.
이러한 구조에 따라, 표시패널(200)은 타이밍 콘트롤러(410)와, 게이트 및 데이터 드라이버(420, 430)의 제어에 따라 2D 또는 3D 영상을 구현하게 된다.
타이밍 콘트롤러(410)는 수신한 영상신호의 포맷에 따라 영상신호를 처리하고, 후술하는 게이트 드라이버(420) 및 데이터 드라이버(430)를 제어하기 위한 게이트 및 데이터 제어신호를 생성 및 제공한다. 특히, 타이밍 콘트롤러(410)는 수신한 영상신호가 3D 영상인 경우, 표시패널(200)에 구비된 제어소자(TCONT)를 제어하여 BS 화소(220)을 리셋함으로서 블랙 계조를 표시하도록 하여 3D 영상 구현을 위한 BM의 역할을 하도록 한다.
이를 위해, 타이밍 콘트롤러(410)는 전원공급부와 연결되어 2D 및 3D 구동시 각각 턴-오프 전압레벨 및 약 턴-오프 전압레벨을 선택적으로 공급할 수 있도록 하는 멀티플렉서(MUX)를 더 포함할 수 있다.
게이트 드라이버(420)는 타이밍 콘트롤러(410)로부터 입력되는 게이트 제어신호에 대응하여 게이트 구동신호를 생성하고, 표시패널(100)상에 배열된 각 화소의 제1 및 제2 스위칭 소자(TSW1,TSW2)의 턴-온/오프(on/off)를 제어한다.
데이터 드라이버(430)는 타이밍 콘트롤러(410)로부터 입력되는 데이터 제어신호에 대응하여 영상신호를 정렬 및 변환하여 디지털형태의 영상신호(DATA)를 생성한다. 생성된 영상신호(DATA)는 1 수평라인씩 순차적으로 래치(latch)되며, 하나의 수평라인에 해당하는 모든 영상신호가 준비되면, 모든 데이터 라인(DL)을 통해 동시에 표시패널(200)에 전송한다.
이하, 도면을 참조하여 본 발명의 다른 실시예에 따른 입체영상 표시장치의 듀얼 게이트 박막트랜지스터의 구조를 설명하면 다음과 같다.
도 10은 본 발명의 게이트-드레인 방식 듀얼 게이트 박막트랜지스터의 구조를 도시한 도면이다.
도시한 바와 같이, 본 발명의 제어소자로 이용되는 듀얼 게이트 박막트랜지스터는 제1 게이트전극(203), 제1 게이트절연막(205), 액티브층(207) 및 오믹콘택층(209)이 순차적으로 적층되며, 제1 게이트전극(203) 양측의 액티브층(207)상에 형성되는 소스 및 드레인전극(211b)과, 상기 소스 및 드레인전극(211b) 상부로 형성된 제2 게이트절연막(213), 그리고 제2 게이트절연막(213)상에 형성되는 제3 게이트절연막(215)과 그 상부의 제2 게이트전극(227)을 포함한다.
여기서 제2 게이트절연막(213)과 제3 게이트절연막(215)은 복층으로 형성될 수도 있고, 또는 소스 및 드레인전극(211b)에 의해 발생한 단차를 하나의 절연막으로 매립하는 형태로 형성될 수도 있다. 또한, 도면에는 나타나지 않았지만 제2 게이트전극(227)은 드레인전극(221b)과 콘택홀을 통해 전기적으로 연결된다.
이러한 구조의 듀얼 게이트 박막트랜지스터에서 제1 게이트 전극(203)과 제 2 게이트전극(227)간의 거리는 드레인 필드(drain field)의 크기에 비례하며, 그 거리가 클수록 드레인 필드가 감소된다. 여기서, 제2 게이트절연막(213)과 제3 게이트절연막(215)은 동일 물질일 수 있으나, 제2 게이트절연막(213)과는 별도로 형성되는 포토 아크릴(photo acryl, PAC)막인 것이 바람직하다.
또한, 제3 게이트절연막(215)의 두께는, 제2 게이트절연막(213)과 제2 게이트간 거리(j)가 2.5um 이상 2.7um 이하에서 결정되는 것이 바람직하다. 이러한 구조에 따라, 본 발명의 다른 실시예에 따른 게이트-드레인 방식 듀얼 게이트 박막트랜지스터는 드레인 필드에 의한 영향이 최소화되어 오프전류의 크기를 감소시킴으로서 보다 안정적으로 구동하게 된다.
도 11은 본 발명의 다른 실시예에 따른 게이트-드레인 방식 듀얼 게이트 박막트랜지스터의 특성을 도시한 그래프이다.
먼저, 도 11을 참조하면, 본 발명의 박막트랜지스터의 게이트 전압(Vg)이 -10V 인 경우를 도시한 그래프로서, 3V 이상에서 급격하게 오프 전류(off current)가 증가하는 종래의 드레인 게이트 방식 듀얼 게이트 박막트랜지스터의 오프 전류(h)가 감소하여 통상의 싱글 게이트(single gate) 박막트랜지스터의 레벨(h')로 낮아짐을 알 수 있다.
전술한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
GL : 게이트라인 DL : 데이터라인
CTL : 콘트롤라인 TCONT : 제어소자
TSW1, TSW2 : 제1 및 제2 스위칭 소자
CLC1, CLC2 : 제1 및 제2 액정캐패시터
CST1, CST2 : 제1 및 제2 스토리지캐패시터
100 : 표시패널 110 : 메인화소
120 : BS화소 310 : 타이밍 콘트롤러
320 : 게이트 드라이버 330 : 데이터 드라이버

Claims (9)

  1. 복수의 게이트라인 및 데이터라인;
    상기 게이트라인 및 데이터라인의 교차지점에 정의되고, 공통라인과 연결되는 단위화소; 및,
    영상의 종류에 따른 제어신호를 상기 단위화소에 인가하는 제어라인을 포함하고,
    상기 단위화소는,
    인가되는 게이트 구동신호에 따라 제1 또는 제2 영상을 표시하는 메인화소; 및,
    상기 메인화소와 전기적으로 연결되어 상기 게이트 구동신호에 따라 제1 영상을 표시하거나, 또는 상기 제어신호에 따라 블랙 계조를 표시하는 BS(Black Stripe) 화소로 이루어지는 듀얼 박막트랜지스터를 포함하는 입체영상 표시패널.
  2. 제 1 항에 있어서,
    상기 메인화소는,
    게이트 전극이 상기 게이트라인과 연결되고, 소스 전극이 상기 데이터라인과 연결되는 제1 스위칭 소자; 및
    일 단이 상기 제1 스위칭 소자의 드레인 전극에 연결되고, 타 단이 상기 공통라인에 연결되는 제1 액정캐패시터 및 스토리지캐패시터
    를 포함하는 것을 특징으로 하는 듀얼 박막트랜지스터를 포함하는 입체영상 표시패널.
  3. 제 1 항에 있어서,
    상기 BS 화소는,
    게이트 전극이 상기 게이트라인과 연결되고, 소스 전극이 상기 데이터라인과 연결되는 제2 스위칭 소자;
    일 단이 상기 제2 스위칭 소자의 드레인 전극에 연결되고, 타 단이 상기 공통라인에 연결되는 제2 액정캐패시터 및 스토리지캐패시터; 및,
    복수의 게이트 전극 중 적어도 하나가 상기 제어라인에 연결되고, 드레인 전극이 상기 제2 스위칭 소자의 드레인 전극에 연결되며, 소스 전극이 상기 공통라인에 연결되는 제어소자
    를 포함하는 것을 특징으로 하는 듀얼 박막트랜지스터를 포함하는 입체영상 표시패널.
  4. 제 3 항에 있어서,
    상기 제어소자는,
    기판;
    상기 기판상에 형성된 제1 게이트전극;
    상기 제1 게이트전극을 포함한 기판상에 형성된 제1 게이트절연막;
    상기 제1 게이트절연막상에 형성된 액티브층;
    상기 액티브층상에 형성되고 상기 제1 게이트전극 양측에 배치되는 소스 및 드레인전극;
    상기 소스 및 드레인전극을 포함한 액티브층 및 제1 게이트절연막상에 형성되고, 상기 드레인전극 일부를 노출시키는 콘택홀이 구비된 제2 게이트절연막; 및
    상기 제2 게이트절연막상에 형성되고 상기 제1 게이트전극과 오버랩되는 제2 게이트전극을 포함하는 것을 특징으로 하는 듀얼 게이트 박막 트랜지스터를 포함하는 입체영상 표시장치.
  5. 제 4 항에 있어서,
    상기 제2 게이트절연막 및 제2 게이트전극 사이에 제3 게이트 절연막이 더 형성되는 것을 특징으로 하는 듀얼 게이트 박막 트랜지스터를 포함하는 입체영상 표시장치.
  6. 제 5 항에 있어서,
    상기 제3 게이트 절연막은, 포토 아크릴(photo acryl, PAC) 재질인 것을 특징으로 하는 듀얼 게이트 박막 트랜지스터를 포함하는 입체영상 표시장치.
  7. 제 5 항에 있어서,
    상기 제3 게이트 절연막은, 2.5um 이상, 2.7um 이하의 폭을 갖는 것을 특징으로 하는 듀얼 게이트 박막 트랜지스터를 포함하는 입체영상 표시장치.
  8. 제 4 항에 있어서,
    상기 제2 게이트전극은,
    콘택홀을 통해 상기 드레인 전극과 전기적으로 연결되는 것을 특징으로 하는 듀얼 게이트 박막 트랜지스터를 포함하는 입체영상 표시패널.
  9. 제 1 항에 있어서,
    상기 제어신호는,
    적어도 상기 게이트 구동신호 중 하이레벨 신호보다 작고, 상기 제어소자의 문턱전압(VTH)보다 큰 레벨의 신호인 약 턴-온(slight turn-on) 신호 것을 특징으로 하는 듀얼 게이트 박막 트랜지스터를 입체영상 표시패널.
KR1020110089834A 2011-09-05 2011-09-05 듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널 KR101838297B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110089834A KR101838297B1 (ko) 2011-09-05 2011-09-05 듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110089834A KR101838297B1 (ko) 2011-09-05 2011-09-05 듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널

Publications (2)

Publication Number Publication Date
KR20130026302A true KR20130026302A (ko) 2013-03-13
KR101838297B1 KR101838297B1 (ko) 2018-04-27

Family

ID=48177662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110089834A KR101838297B1 (ko) 2011-09-05 2011-09-05 듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널

Country Status (1)

Country Link
KR (1) KR101838297B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180122371A (ko) * 2016-03-31 2018-11-12 인텔 코포레이션 마이크로 led 디스플레이 픽셀 아키텍처

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200098750A (ko) 2019-02-11 2020-08-21 삼성디스플레이 주식회사 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180122371A (ko) * 2016-03-31 2018-11-12 인텔 코포레이션 마이크로 led 디스플레이 픽셀 아키텍처

Also Published As

Publication number Publication date
KR101838297B1 (ko) 2018-04-27

Similar Documents

Publication Publication Date Title
KR101961145B1 (ko) 표시 장치
US8730224B2 (en) Stereoscopic image display device and driving method thereof
US8791988B2 (en) Image display device
US8654159B2 (en) Image display device and driving method thereof
US9076360B2 (en) Display apparatus for displaying an image in a 2D mode and a 3D mode using a patterned retarder
US8810569B2 (en) Image display device capable of switching 2D mode and 3D mode
US8878748B2 (en) Stereoscopic image display capable of selectively implementing a two-dimensional plane image and a three-dimensional stereoscopic image
KR101457746B1 (ko) 입체 영상 표시장치
EP2568710B1 (en) Stereoscopic image display
JP2012234176A (ja) 立体映像表示装置とその駆動方法
US9046695B2 (en) Image display device including auxiliary display units in pixels for improving 2D/3D image display
CN102881245A (zh) 图像显示装置
JP5583721B2 (ja) 立体映像表示装置
KR101643000B1 (ko) 입체영상 표시장치 및 그 구동방법
KR101838297B1 (ko) 듀얼 게이트 박막트랜지스터를 포함하는 입체영상 표시패널
KR101924621B1 (ko) 영상표시장치
KR101777873B1 (ko) 입체 영상 표시장치
KR101893500B1 (ko) 입체 영상 표시장치
KR20120100504A (ko) 입체 영상 표시장치와 그 상판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant