KR20130022972A - Non-volatile organic memory device and method for fabricating the same - Google Patents

Non-volatile organic memory device and method for fabricating the same Download PDF

Info

Publication number
KR20130022972A
KR20130022972A KR1020110086052A KR20110086052A KR20130022972A KR 20130022972 A KR20130022972 A KR 20130022972A KR 1020110086052 A KR1020110086052 A KR 1020110086052A KR 20110086052 A KR20110086052 A KR 20110086052A KR 20130022972 A KR20130022972 A KR 20130022972A
Authority
KR
South Korea
Prior art keywords
electrode
memory device
organic
compound semiconductor
iii
Prior art date
Application number
KR1020110086052A
Other languages
Korean (ko)
Other versions
KR101332959B1 (en
Inventor
김태환
박훈민
김상욱
심재호
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020110086052A priority Critical patent/KR101332959B1/en
Publication of KR20130022972A publication Critical patent/KR20130022972A/en
Application granted granted Critical
Publication of KR101332959B1 publication Critical patent/KR101332959B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass

Abstract

PURPOSE: A nonvolatile organic memory device and a manufacturing method thereof are provided to implement a high data retention property, high reproducibility, and a high stability by forming organic and inorganic complex layers with a bistable property using a quantum dot and polymer including a I-III-VI group compound semiconductor. CONSTITUTION: A first electrode(210) is located on a substrate(200). An organic and inorganic complex layer(220) is formed on the first electrode. The organic and inorganic complex layer is composed of a polymer layer(224) including a quantum dot(222) with a I-III-VI group compound semiconductor. A second electrode(230) is located on the organic and inorganic complex layer. The first electrode and the second electrode transmit currents to the organic and inorganic complex layer by a voltage applied from the outside.

Description

비휘발성 유기 메모리 소자 및 그 제조방법{Non-volatile organic memory device and method for fabricating the same}Non-volatile organic memory device and method for manufacturing the same

본 발명은 메모리 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 비휘발성 유기 메모리 소자 및 그 제조방법에 관한 것이다.The present invention relates to a memory device and a method of manufacturing the same, and more particularly to a nonvolatile organic memory device and a method of manufacturing the same.

유기 메모리 소자는 유기물을 이용한 쌍안정성(bistability)을 통하여 on/off 상태를 표현하는 메모리 소자로서, 전압 변화를 가했을 때 동일 전압에서 상대적으로 높은 전류와 상대적으로 낮은 전류를 발생시키는 메모리 소자이다.The organic memory device is a memory device that expresses an on / off state through bistable stability using organic materials. When the voltage is changed, the organic memory device generates a relatively high current and a relatively low current at the same voltage.

유기 메모리 소자의 경우, 유기 재료 및 소자 구조 제어를 통하여 휘발성 또는 비휘발성 메모리로의 제작이 가능한데, 최근의 주된 연구는 전원 제거 시에도 정보를 메모리하고 있는 비휘발성 메모리 소자의 개발을 중심으로 이루어지고 있다.In the case of an organic memory device, it is possible to manufacture a volatile or nonvolatile memory through the control of organic materials and device structure. A recent research mainly focuses on the development of a nonvolatile memory device that stores information even when power is removed. have.

유기 메모리 소자는 도 1과 같이 기판(100) 상에 위치하는 하부 전극(110)과 상부 전극(130) 사이에 쌍안정성을 가지는 저항 유기물층(120)이 존재하는 구조로 이루어지며, 이에 따라 트랜지스터 없이 정보를 유지하는 것이 가능하기 때문에 다른 차세대 비휘발성 메모리 소자에 비해 소형화 및 집적화에 있어 매우 유리하다.The organic memory device has a structure in which a resistive organic layer 120 having bistable exists between the lower electrode 110 and the upper electrode 130 positioned on the substrate 100 as shown in FIG. It is possible to retain information, which is very advantageous in miniaturization and integration compared to other next generation nonvolatile memory devices.

그러나, 기존의 단일 유기물만을 사용한 메모리 소자는 제조 방법이 매우 간단하고 다양한 물질을 사용할 수 있다는 장점에도 불구하고, 전하 포획에 사용되는 불순물 트랩 자체를 소자 제작 과정 중에 금속 전극으로부터 자연적으로 확산되는 나노입자에 의존하고 있으며, 그러한 불순물 트랩의 농도 및 분포는 인위적으로 외부에서 조절하는 것이 매우 어렵기 때문에 소자마다 서로 다른 전기적 특성과 메모리 특성을 보이는 문제가 있다. 따라서 소자의 재현성이 극히 저조하여 상용화에 걸림돌이 되고 있다.However, despite the advantages that the conventional memory device using only a single organic material is very simple and a variety of materials can be used, the impurity trap itself used for charge trapping nanoparticles that naturally diffuse from the metal electrode during the device fabrication process Since the concentration and distribution of such impurity traps are very difficult to be artificially controlled externally, there is a problem in that different devices exhibit different electrical and memory characteristics. Therefore, the reproducibility of the device is extremely low, which makes it an obstacle to commercialization.

반면에 반도체 나노입자를 사용한 메모리 소자는 유기물만을 사용한 경우에 비해 비교적 높은 재현성을 얻을 수 있으나, 반도체 나노입자 자체가 높은 절연 특성을 갖는 물질이기 때문에 이를 이용한 메모리 소자 역시 높은 구동 전압을 필요로 한다. 더불어, 전자제품이나 전자기기의 개발에 있어 간과할 수 없는 사항 중 하나가 환경문제인데, 기존에 반도체 나노입자로 사용된 물질은 카드뮴(Cd) 또는 납(Pb)과 같은 중금속을 포함하고 있다. 그러나, 이러한 물질은 유럽연합(EU)에서 시행되는 유해물질 제한지침(Restriction of Hazardous Substances Directive; RoHS)에 의해 규제되는 물질이며, 중국에서도 이와 비슷한 제도(일명 China RoHS)를 시행하고 있다.On the other hand, the memory device using the semiconductor nanoparticles can obtain a relatively high reproducibility compared to the case of using only organic material, but since the semiconductor nanoparticles themselves have a high insulating property, the memory device using the same also requires a high driving voltage. In addition, one of the issues that cannot be overlooked in the development of electronic products or electronic devices is environmental problems, and the materials used as semiconductor nanoparticles in the past include heavy metals such as cadmium (Cd) or lead (Pb). However, these substances are regulated by the Restriction of Hazardous Substances Directive (RoHS) in the EU, and China has a similar scheme (China RoHS).

따라서, 우수한 데이터 유지 능력과 재현성을 확보하면서도 환경친화적인 비휘발성 메모리 소자의 개발이 필요한 실정이다.Accordingly, there is a need for development of environment-friendly nonvolatile memory devices while securing excellent data retention and reproducibility.

한국등록특허 제10-0913903호Korean Patent Registration No. 10-0913903 한국등록특허 제10-0904898호Korean Patent Registration No. 10-0904898

본 발명이 해결하고자 하는 기술적 과제는 환경친화적이면서 우수한 메모리 특성을 갖는 비휘발성 유기 메모리 소자 및 그 제조방법을 제공함에 있다.The technical problem to be solved by the present invention is to provide an environmentally friendly nonvolatile organic memory device having excellent memory characteristics and a method of manufacturing the same.

상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 비휘발성 유기 메모리 소자를 제공한다.In order to achieve the above technical problem, an aspect of the present invention provides a nonvolatile organic memory device.

상기 비휘발성 유기 메모리 소자는 제1 전극이 배치된 기판; 상기 제1 전극 상에 위치하고 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체를 함유한 양자점이 분산된 고분자층; 및 상기 고분자층 상에 위치하는 제2 전극을 포함한다.The nonvolatile organic memory device may include a substrate on which a first electrode is disposed; A polymer layer disposed on the first electrode and having a quantum dot containing an I-III-VI compound semiconductor dispersed therein; And a second electrode on the polymer layer.

상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 비휘발성 유기 메모리 소자의 제조방법을 제공한다.Another aspect of the present invention to achieve the above technical problem provides a method of manufacturing a nonvolatile organic memory device.

상기 비휘발성 유기 메모리 소자의 제조방법은 제1 전극이 배치된 기판을 준비하는 단계; 상기 제1 전극 상에 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체를 함유한 양자점이 분산된 고분자 용액을 코팅하는 단계; 상기 코팅된 고분자 용액을 열처리하여 용매를 제거하는 단계; 및 상기 용매가 제거된 고분자층 상에 제2 전극을 형성하는 단계를 포함한다.The method of manufacturing the nonvolatile organic memory device may include preparing a substrate on which a first electrode is disposed; Coating a polymer solution in which a quantum dot containing a group I-III-VI compound semiconductor is dispersed on the first electrode; Heat-treating the coated polymer solution to remove the solvent; And forming a second electrode on the polymer layer from which the solvent is removed.

본 발명 따른 비휘발성 유기 메모리 소자는 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체를 함유한 양자점 및 고분자를 이용하여 쌍안정 특성을 갖는 유무기 복합층을 구성할 수 있다. 이로써, 소자의 우수한 데이터 유지능력, 재현성 및 안정성을 구현할 수 있는 동시에 환경친화성을 확보할 수 있다.The nonvolatile organic memory device according to the present invention may form an organic-inorganic composite layer having bistable characteristics by using a quantum dot and a polymer containing an I-III-VI compound semiconductor. As a result, excellent data retention, reproducibility, and stability of the device can be realized and environmental friendliness can be ensured.

또한, 양자점이 분산된 고분자 용액의 스핀코팅에 의해 유무기 복합층을 제조하므로 무기 반도체 또는 금속 산화물을 이용하는 기존의 메모리 소자에 비해 저비용으로 간단하게 소자를 제작할 수 있고, 프린팅 공정을 이용한 대형화에도 적합하며, 유기물의 유연성을 바탕으로 플렉서블(flexible) 소자의 제작이 가능한 장점이 있다.In addition, since the organic-inorganic composite layer is manufactured by spin coating a polymer solution in which quantum dots are dispersed, the device can be manufactured at a lower cost than conventional memory devices using inorganic semiconductors or metal oxides, and is suitable for large-scaled printing. And, there is an advantage that can be produced a flexible (flexible) device based on the flexibility of the organic material.

다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned will be clearly understood by those skilled in the art from the following description.

도 1은 유기물층을 저항 변화층으로 구비하는 종래의 유기 메모리 소자를 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 비휘발성 유기 메모리 소자를 나타낸 사시도이다.
도 3 내지 도 5는 본 발명의 일 실시예에 따른 비휘발성 유기 메모리 소자의 제조방법을 나타낸 부분 단면도들이다.
도 6은 제조예 3에서 제조된 메모리 소자의 전류-전압 특성을 나타낸 그래프이다.
도 7은 제조예 4에서 제조된 메모리 소자의 전류-전압 특성을 나타낸 그래프이다.
도 8은 비교예 1에서 제조된 메모리 소자의 전류-전압 특성을 나타낸 그래프이다.
도 9는 제조예 3에서 제조된 메모리 소자의 전류-시간에 대한 스위칭 특성을 나타낸 그래프이다.
도 10 은 제조예 3에서 제조된 메모리 소자의 전류-사이클에 대한 데이터 유지력을 나타낸 그래프이다.
도 11은 제조예 4에서 제조된 메모리 소자의 전류-사이클에 대한 데이터 유지력을 나타낸 그래프이다.
1 is a cross-sectional view illustrating a conventional organic memory device having an organic material layer as a resistance change layer.
2 is a perspective view illustrating a nonvolatile organic memory device according to an embodiment of the present invention.
3 to 5 are partial cross-sectional views illustrating a method of manufacturing a nonvolatile organic memory device according to an embodiment of the present invention.
6 is a graph showing current-voltage characteristics of the memory device manufactured in Preparation Example 3;
7 is a graph showing current-voltage characteristics of the memory device manufactured in Preparation Example 4. FIG.
8 is a graph illustrating current-voltage characteristics of the memory device manufactured in Comparative Example 1. FIG.
9 is a graph showing switching characteristics versus current-time of the memory device manufactured in Preparation Example 3;
FIG. 10 is a graph showing the data holding force with respect to the current-cycle of the memory device manufactured in Preparation Example 3. FIG.
FIG. 11 is a graph showing the data holding force with respect to the current-cycle of the memory device manufactured in Preparation Example 4. FIG.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 생략된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms and should be understood to include all equivalents and substitutes included in the spirit and scope of the present invention. In the drawings, the thicknesses of the layers and regions may be exaggerated or omitted for the sake of clarity. Like reference numerals designate like elements throughout the specification. In addition, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 2는 본 발명의 일 실시예에 따른 비휘발성 유기 메모리 소자를 나타낸 사시도이다.2 is a perspective view illustrating a nonvolatile organic memory device according to an embodiment of the present invention.

도 2를 참조하면, 본 실시예에 따른 비휘발성 유기 메모리 소자는 제1 전극(210)이 배치된 기판(200); 상기 제1 전극(210) 상에 위치하는 유무기 복합층(220); 및 상기 유무기 복합층(220) 상에 위치하는 제2 전극(230)을 포함한다.Referring to FIG. 2, the nonvolatile organic memory device according to the present embodiment may include a substrate 200 on which a first electrode 210 is disposed; An organic-inorganic composite layer (220) positioned on the first electrode (210); And a second electrode 230 positioned on the organic / inorganic composite layer 220.

상기 기판(200)은 무기물 기판, 유기물 기판, 또는 이들이 동종 또는 이종으로 2 이상 적층된 구조의 기판일 수 있다. 예를 들어, 상기 무기물 기판은 Si, GaAs, InP, Al2O3, SiC, 유리 및 석영 중에서 선택되는 적어도 어느 하나로 이루어질 수 있으며, 상기 유기물 기판은 폴리에테르설폰(polyethersulfone; PES), 폴리에틸렌테레프탈레이트(polyethylene terephthalate; PET), 폴리스티렌(polystyrene; PS), 폴리이미드(polyimide; PI), 폴리비닐클로라이드(polyvinyl chloride; PVC), 폴리비닐페놀(polyvinylphenol; PVP) 및 폴리에틸렌(polyethylene; PE) 중에서 선택되는 적어도 어느 하나로 이루어질 수 있다. 특히, 상기 기판(200)으로 유연한 유기물 기판을 사용하는 경우 소자에 가요성(flexibility)을 부여할 수 있으며, 유연성을 가진 휴대용 전자기기에 필요한 저장장치로 응용할 수 있다.The substrate 200 may be an inorganic substrate, an organic substrate, or a substrate having a structure in which two or more of them are stacked in the same or different types. For example, the inorganic substrate may be formed of at least one selected from Si, GaAs, InP, Al 2 O 3 , SiC, glass, and quartz, and the organic substrate is polyethersulfone (PES), polyethylene terephthalate (polyethylene terephthalate (PET), polystyrene (PS), polyimide (PI), polyvinyl chloride (PVC), polyvinylphenol (PVP) and polyethylene (PE) It can be made of at least one. In particular, when the flexible organic substrate is used as the substrate 200, flexibility may be provided to the device, and the present invention may be used as a storage device for portable electronic devices having flexibility.

상기 제1 전극(210) 및 상기 제2 전극(230)은 외부에서 인가되는 전압에 의해 상기 유무기 복합층(220)에 전류를 전달하는 역할을 한다. 상기 전극들(210, 230)은 전기 전도성을 갖는 물질이라면 특별히 제한되지 않으며, 금속, 금속 산화물, 탄소 동소체 및 전도성 고분자 중 적어도 어느 하나로 구성되거나, 이들이 다층으로 적층된 구조일 수 있다. 예를 들어, 상기 전극들(210, 230)의 구성 물질은 Al, Au, Cu, Pt, Ag, W, Ni, Zn, Ti, Zr, Hf, Cd, Pd 및 이들 중 2 이상의 합금 중 어느 하나를 포함하거나, Al, Ga, In, F 및 Ag 중 적어도 어느 하나가 도핑된 ZnO를 포함하거나, 탄소나노튜브, 그래핀 및 그래파이트 중 적어도 어느 하나를 포함할 수 있다.The first electrode 210 and the second electrode 230 serve to transfer current to the organic-inorganic composite layer 220 by a voltage applied from the outside. The electrodes 210 and 230 are not particularly limited as long as they have an electrically conductive material. The electrodes 210 and 230 may be formed of at least one of a metal, a metal oxide, a carbon allotrope, and a conductive polymer, or may have a multilayer structure. For example, the material of the electrodes 210 and 230 may be Al, Au, Cu, Pt, Ag, W, Ni, Zn, Ti, Zr, Hf, Cd, Pd, or any two or more of these alloys. It may include, or at least any one of Al, Ga, In, F and Ag may include a doped ZnO, or may include at least one of carbon nanotubes, graphene and graphite.

상기 제1 전극(210) 및 상기 제2 전극(230)은 도 2에 도시된 바와 같이 각각 라인형으로 패터닝된 형태일 수 있으며, 라인 형태의 상기 제1 전극(210)과 상기 제2 전극(230)은 서로 교차되도록, 구체적으로는 제1 전극(210)과 제2 전극(230)이 90°의 각도를 갖도록 형성될 수 있다. 이 경우, 소자의 집적도를 향상시킬 수 있어 주변 회로를 간단히 할 수 있는 장점이 있다.As illustrated in FIG. 2, the first electrode 210 and the second electrode 230 may be patterned in a line shape, and the first electrode 210 and the second electrode in a line shape ( 230 may be formed to cross each other, specifically, the first electrode 210 and the second electrode 230 may be formed to have an angle of 90 °. In this case, the integration degree of the device can be improved, so that the peripheral circuit can be simplified.

상기 제1 전극(210) 및 상기 제2 전극(230) 사이에 위치하는 상기 유무기 복합층(220)은 무기 나노입자가 분산된 유기물층을 의미한다. 구체적으로는 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체를 함유한 양자점(222)이 분산된 고분자층(224)을 의미한다.The organic-inorganic composite layer 220 positioned between the first electrode 210 and the second electrode 230 refers to an organic material layer in which inorganic nanoparticles are dispersed. Specifically, the polymer layer 224 in which the quantum dots 222 containing the I-III-VI compound semiconductor are dispersed.

상기 양자점(222)은 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체 단독으로 구성된 나노입자, 또는 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체를 코어로 하고 Ⅱ-Ⅵ족 화합물 반도체를 쉘로 하는 코어/쉘 구조의 나노입자일 수 있다.The quantum dots 222 may be nanoparticles composed of group I-III-VI compound semiconductors alone, or nanoparticles having a core / shell structure having a group I-III-VI compound semiconductor as a core and a group II-VI compound semiconductor as a shell. Can be.

상기 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체는 바람직하게는 Cu(InxGa1 -x)(SySe1 -y)2(여기서, x 및 y는 각각 0 내지 1임)일 수 있으며, 상기 Ⅱ-Ⅵ족 화합물 반도체는 Zn(SpSeqTer)(여기서, p, q 및 r은 각각 0 내지 1이고, p+q+r=1임)일 수 있다. 여기서, 원소에 표시된 아래 첨자는 화합물 반도체를 구성하는 각 원소들 간의 몰비를 나타낸다.The group I-III-VI compound semiconductor may be preferably Cu (In x Ga 1- x ) (S y Se 1 -y ) 2 , wherein x and y are each 0 to 1, and wherein The Group-VI compound semiconductor may be Zn (S p Se q Te r ), wherein p, q, and r are each 0 to 1 and p + q + r = 1. Here, the subscripts indicated on the elements represent the molar ratios between the elements constituting the compound semiconductor.

상기 고분자층(224)은 상기 양자점(222)이 분산되어 존재하는 매트릭스의 역할을 함과 동시에 쓰기 전압 및 지우기 전압의 인가에 따라 상기 양자점(222)에 의한 전하의 포획 및 방출을 원활하게 해주는 기능층으로서의 역할을 수행할 수 있다. 상기 고분자층(224)은 바람직하게는, 폴리비닐카바졸계 고분자를 포함할 수 있다.
The polymer layer 224 functions as a matrix in which the quantum dots 222 are dispersed and facilitates capturing and releasing charges by the quantum dots 222 according to application of a write voltage and an erase voltage. Can serve as a layer. The polymer layer 224 may preferably include a polyvinylcarbazole-based polymer.

본 실시예에 따른 메모리 소자의 동작 메커니즘은 개략적으로 다음과 같이 설명될 수 있다. 제1 전극(210)과 제2 전극(230)을 통해 외부에서 전계(쓰기 전압)를 인가하는 경우, 상기 고분자층(224) 내에 포함된 양자점(222)은 전하를 포획하여 저장하고, 포획된 전하에 의해 국부적인 내부 전계가 형성된다. 이 국부적인 내부 전계는 소자 내의 정전위 포텐셜에 변화를 일으키고 고분자층(224) 내 전도도를 증가(저저항 상태, on 상태)시킨다. 반면, 지우기 전압을 인가하는 경우, 양자점(222)에 포획된 전하는 고분자층(224)으로 방출되고 이로 인해 고분자층(224)의 전도도는 감소(고저항 상태, off 상태)된다. 즉, 소자는 전기 전도도의 크기에 따라 전류의 흐름이 높은 상태와 낮은 상태로 구별될 수 있으며, 전도도의 크기가 다른 쌍안정성 전류 특성을 비교하여 기억 상태를 판별하게 된다.The operating mechanism of the memory device according to the present embodiment can be schematically described as follows. When an electric field (write voltage) is applied from the outside through the first electrode 210 and the second electrode 230, the quantum dot 222 included in the polymer layer 224 captures and stores a charge and is captured. The electric charge creates a local internal electric field. This local internal electric field changes the potential potential in the device and increases the conductivity in the polymer layer 224 (low resistance state, on state). On the other hand, when an erase voltage is applied, charges trapped in the quantum dots 222 are released to the polymer layer 224, thereby reducing the conductivity of the polymer layer 224 (high resistance state, off state). That is, the device may be classified into a high state and a low state of current flow according to the magnitude of the electrical conductivity, and the memory state may be determined by comparing bistable current characteristics having different magnitudes of conductivity.

이때, 상기 양자점(222)이 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체 단독으로 구성된 나노입자인 경우 고분자층(224)을 구성하는 고분자의 분자궤도함수의 준위가 상기 양자점(222)의 가전자대 또는 전도대의 준위와의 관계에서 에너지 장벽을 형성하여 상기 양자점(222)에 전하가 포획될 수 있도록 하는 것으로 추측된다. 또한, 상기 양자점(222)이 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체를 코어로 하고 Ⅱ-Ⅵ족 화합물 반도체를 쉘로 하는 코어/쉘 구조의 나노입자인 경우, 쉘을 구성하는 물질이 에너지 장벽을 형성하여 상기 코어에 전하가 포획될 수 있도록 하는 것으로 추측된다.
At this time, when the quantum dot 222 is a nanoparticle composed of the I-III-VI compound semiconductor alone, the molecular orbital function of the polymer constituting the polymer layer 224 is the valence band or conduction band of the quantum dot 222. It is speculated that an energy barrier can be formed in relation to the level so that charge can be trapped in the quantum dot 222. In addition, when the quantum dot 222 is a nanoparticle having a core / shell structure in which the I-III-VI compound semiconductor is the core and the II-VI compound semiconductor is the shell, the material constituting the shell forms an energy barrier. It is speculated that charge can be trapped in the core.

도 3 내지 도 5는 본 발명의 일 실시예에 따른 비휘발성 유기 메모리 소자의 제조방법을 나타낸 부분 단면도들이다.3 to 5 are partial cross-sectional views illustrating a method of manufacturing a nonvolatile organic memory device according to an embodiment of the present invention.

도 3을 참조하면, 먼저 제1 전극(210)이 배치된 기판(200)을 준비한다. 상기 제1 전극(210)은 공지된 다양한 방법 중에서 적절하게 선택하여 형성할 수 있다. 예를 들어, 금속 전극의 경우 스터링법, 열증착법, 전자빔증착법, 화학적증착법 또는 금속을 포함하는 전극 형성용 페이스트를 도포한 후 열처리하는 방법 등에 의해 형성할 수 있다. 한편, 라인형으로 패터닝된 전극을 형성하는 경우에는 금속 박막의 증착 후 식각 공정을 수행하거나, 패터닝된 마스크를 이용하여 금속을 증착하는 방법을 사용할 수도 있다.Referring to FIG. 3, first, a substrate 200 on which the first electrode 210 is disposed is prepared. The first electrode 210 may be appropriately selected from various known methods. For example, the metal electrode may be formed by a sterling method, a thermal deposition method, an electron beam deposition method, a chemical deposition method, or a method of applying an electrode forming paste containing a metal and then performing a heat treatment. On the other hand, when forming the line patterned electrode may be performed by performing an etching process after the deposition of the metal thin film, or a method of depositing a metal using a patterned mask.

도 4를 참조하면, 상기 기판(200) 상에 위치하는 제1 전극(210) 상에 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체를 함유한 양자점(222)이 분산된 고분자 용액을 코팅한다. 상기 고분자 용액의 코팅은 용액 공정을 통해 수행될 수 있으며, 바람직하게는 스핀코팅법에 의해 수행될 수 있다. 상기 고분자 용액은, 예를 들어 톨루엔과 같은 유기 용매에 양자점 및 고분자를 분산시켜 제조할 수 있다.Referring to FIG. 4, a polymer solution in which a quantum dot 222 containing a group I-III-VI compound semiconductor is dispersed is coated on a first electrode 210 positioned on the substrate 200. Coating of the polymer solution may be carried out through a solution process, preferably by a spin coating method. The polymer solution may be prepared by, for example, dispersing a quantum dot and a polymer in an organic solvent such as toluene.

이어서, 상기 코팅된 고분자 용액을 열처리하여 용매를 제거함으로써 양자점(222)이 분산된 고분자층(224)을 형성한다. 상기 열처리 온도는 사용된 유기 용매의 비등점 및 고분자의 유리전이온도 등을 고려하여 적절히 선택될 수 있으며, 일 예로, 상기 용매가 톨루엔이고 상기 고분자가 폴리비닐카바졸인 경우 90~130℃에서 열처리할 수 있다.Subsequently, the coated polymer solution is heat-treated to remove the solvent, thereby forming the polymer layer 224 having the quantum dots 222 dispersed therein. The heat treatment temperature may be appropriately selected in consideration of the boiling point of the organic solvent used and the glass transition temperature of the polymer. For example, when the solvent is toluene and the polymer is polyvinylcarbazole, the heat treatment temperature may be heat-treated at 90 to 130 ° C. have.

도 5를 참조하면, 상기 용매가 제거된 고분자층(224) 상에 상기 제1 전극(210)의 형성 방법과 유사한 방법을 사용하여 제2 전극(230)을 형성한다. 이때, 상기 제2 전극(230)은 라인형으로 패터닝된 형태일 수 있으며, 상기 제1 전극(210)과 교차되도록 형성될 수 있다.
Referring to FIG. 5, the second electrode 230 is formed on the polymer layer 224 from which the solvent is removed by using a method similar to that of forming the first electrode 210. In this case, the second electrode 230 may be patterned in a line shape, and may be formed to cross the first electrode 210.

상술한 바와 같이, 본 발명에 따른 유기 메모리 소자의 경우 쌍안정 특성을 나타내는 유무기 복합층(220)을 스핀코팅 등의 용액 공정을 통해 형성할 수 있으므로 공정이 매우 간단하며, 소자 자체가 2 단자 소자의 저항 형태를 갖추고 있어 기존의 트랜지스터와 같은 3 단자 소자에 비해 그 구조가 간단하다. 그리고 인위적인 조작이 어려운 금속 전극으로부터의 금속 나노입자의 확산 대신에, 중량비를 조절하여 고분자 내에 일정한 밀도로 분포될 수 있는 나노입자를 사용하므로 소자 내에 나노입자가 고르게 분포되도록 증착할 수 있다. 이렇게 분포된 나노입자는 전하 포획 영역으로 사용하므로 이전 소자에 비해 상대적으로 높은 재현성을 얻을 수 있다.As described above, in the case of the organic memory device according to the present invention, since the organic-inorganic composite layer 220 exhibiting bistable characteristics can be formed through a solution process such as spin coating, the process is very simple, and the device itself has two terminals. The device's resistive form makes the structure simpler than a three-terminal device like a transistor. Instead of diffusion of metal nanoparticles from the metal electrode, which is difficult to artificially manipulate, nanoparticles can be deposited to be uniformly distributed in the device by controlling the weight ratio and using nanoparticles that can be distributed at a constant density. The distributed nanoparticles are used as charge trapping regions, and thus have a relatively high reproducibility compared to previous devices.

특히, 고분자로서 높은 화학적 및 전기 화학적 안정성을 갖는 폴리비닐카바졸(PVK)을 사용하고, 환경친화적인 나노입자로서 CIS계로 대표되는 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체 양자점을 사용함으로써, 작은 구동전압에서 우수한 재현성 및 안정성을 갖는 비휘발성 메모리 소자를 제작하는 동시에 소자의 구동 및 폐기 시에 발생하는 환경오염 문제를 최소화할 수 있는 장점이 있다.
In particular, by using polyvinylcarbazole (PVK) having high chemical and electrochemical stability as a polymer and using group I-III-VI compound semiconductor quantum dots represented by CIS system as environmentally friendly nanoparticles, While manufacturing a nonvolatile memory device having excellent reproducibility and stability, there is an advantage that it is possible to minimize the environmental pollution problems occurring when the device is driven and discarded.

이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
Hereinafter, preferred experimental examples are presented to help understand the present invention. However, the following experimental examples are only for helping understanding of the present invention, and the present invention is not limited to the following experimental examples.

양자점의Quantum dot 제조 Produce

<제조예 1><Manufacture example 1>

25ml 삼구플라스크 안에 옥타데센(octadecene; ODE) 8ml, 인듐 아세테이트(indium acetate) 0.1mmol 및 미리스트산(miristic acid) 0.3mmol을 넣고 혼합한 후, 혼합된 용액을 110℃에서 2 시간 동안 처리하여 가스를 제거하였다. 그 다음 250℃에서, 0.3mmol CuI와 3ml 도데칸싸이올로부터 합성된 Cu-싸이올(thiol) 모액을 상기 용액에 첨가하였다. 이어서, 상기 혼합 용액을 2 시간 동안 200~210℃에서 가열하여, CuInS2(CIS) 양자점을 제조하였다.
8 ml of octadecene (ODE), 0.1 mmol of indium acetate and 0.3 mmol of miristic acid were mixed in a 25 ml three-necked flask, and the mixed solution was treated at 110 ° C. for 2 hours to obtain gas. Was removed. At 250 ° C., a Cu-thiol mother liquor synthesized from 0.3 mmol CuI and 3 ml dodecanethiol was then added to the solution. Subsequently, the mixed solution was heated at 200-210 ° C. for 2 hours to prepare CuInS 2 (CIS) quantum dots.

<제조예 2><Manufacture example 2>

상기 제조예 1을 통해 CIS 양자점을 제조한 후, 상기 CIS 양자점이 함유된 용액을 실온까지 식혔다. 그 다음, 0.5mmol 아연 아세테이트를 첨가하고, 230℃까지 가열한 후 1 시간 반 동안 230℃에서 반응시켜 코어/쉘 구조의 CIS/ZnS 양자점을 제조하였다.
After preparing the CIS quantum dots through Preparation Example 1, the solution containing the CIS quantum dots was cooled to room temperature. Then, 0.5 mmol zinc acetate was added, heated to 230 ° C., and reacted at 230 ° C. for 1 and a half hours to prepare CIS / ZnS quantum dots having a core / shell structure.

메모리 소자의 제조Fabrication of Memory Devices

<제조예 3><Manufacture example 3>

1) ITO가 패턴된 유리 기판을 아세톤과 메탄올로 각각 초음파 세척하여, 기판의 표면에 존재하는 유기물 및 이물질을 제거하였다. 또한, 각각의 단계에서 탈이온수로 기판을 세척하고 질소 가스를 이용하여 기판을 완전히 건조하였다.1) The ITO-patterned glass substrate was ultrasonically cleaned with acetone and methanol to remove organic substances and foreign substances present on the surface of the substrate. In addition, the substrate was washed with deionized water in each step and the substrate was completely dried using nitrogen gas.

2) 폴리(N-비닐카바졸)(PVK) 50mg을 톨루엔 5ml에 섞어 고분자 용액을 제조한 후 제조예 1에서 제조된 CIS 2mg을 첨가하였다. 상기 용액을 초음파 교반기로 1 시간 이상 교반하여 충분히 분산되도록 하였다.2) 50 mg of poly ( N -vinylcarbazole) (PVK) was mixed with 5 ml of toluene to prepare a polymer solution, and then 2 mg of CIS prepared in Preparation Example 1 was added thereto. The solution was stirred for at least 1 hour with an ultrasonic stirrer to ensure sufficient dispersion.

3) 상기 2)에서 제조된 용액을 상기 1)에서 준비된 ITO가 패턴된 유리 기판에 3000rpm 기준으로 스핀코팅하여, CIS 양자점이 포함된 PVK 고분자층을 형성하였다.3) The solution prepared in 2) was spin-coated on the ITO-patterned glass substrate prepared in 1) at 3000 rpm to form a PVK polymer layer including CIS quantum dots.

4) 상기 고분자층을 형성한 후, 용매인 톨루엔을 제거하기 위해 90~130℃에서 열처리하였다.4) After forming the polymer layer, it was heat-treated at 90 ~ 130 ℃ to remove the toluene solvent.

5) 이어서, 열증착법을 사용하여 상기 고분자층 위에 Al 전극을 형성하였다.
5) Subsequently, an Al electrode was formed on the polymer layer by thermal evaporation.

<제조예 4>&Lt; Preparation Example 4 &

1) ITO가 패턴된 폴리에틸렌 테레프탈레이트(PET) 기판을 아세톤과 메탄올로 각각 초음파 세척하여, 기판의 표면에 존재하는 유기물 및 이물질을 제거하였다. 또한, 각각의 단계에서 탈이온수로 기판을 세척하고 질소 가스를 이용하여 기판을 완전히 건조하였다.1) The ITO-patterned polyethylene terephthalate (PET) substrate was ultrasonically cleaned with acetone and methanol to remove organic substances and foreign substances present on the surface of the substrate. In addition, the substrate was washed with deionized water in each step and the substrate was completely dried using nitrogen gas.

2) 폴리(N-비닐카바졸)(PVK) 50mg을 톨루엔 5ml에 섞어 고분자 용액을 제조한 후 제조예 2에서 제조된 CIS/ZnS 2mg을 첨가하였다. 상기 용액을 초음파 교반기로 1 시간 이상 교반하여 충분히 분산되도록 하였다.2) 50 mg of poly ( N -vinylcarbazole) (PVK) was mixed with 5 ml of toluene to prepare a polymer solution, and 2 mg of CIS / ZnS prepared in Preparation Example 2 was added thereto. The solution was stirred for at least 1 hour with an ultrasonic stirrer to ensure sufficient dispersion.

3) 상기 2)에서 제조된 용액을 상기 1)에서 준비된 ITO가 패턴된 PET 기판에 스핀코팅하여 CIS/ZnS 양자점이 포함된 PVK 고분자층을 형성하였다. 스핀코팅은 500rpm에서 1 초, 2500rpm에서 25 초 동안 수행하였으며, 각 단계에서 가속 시간은 1 초였다. 다시 감속하는 과정은 500rpm에서 1 초 동안 수행한 후 정지시켰다.3) The solution prepared in 2) was spin-coated on the ITO-patterned PET substrate prepared in 1) to form a PVK polymer layer including CIS / ZnS quantum dots. Spin coating was performed for 1 second at 500 rpm and 25 seconds at 2500 rpm, and the acceleration time was 1 second at each step. The deceleration process was performed for 1 second at 500 rpm and then stopped.

4) 상기 고분자층을 형성한 후, 용매인 톨루엔을 제거하기 위해 90~130℃에서 열처리하였다.4) After forming the polymer layer, it was heat-treated at 90 ~ 130 ℃ to remove the toluene solvent.

5) 이어서, 열증착법을 사용하여 상기 고분자층 위에 Al 전극을 형성하였다.
5) Subsequently, an Al electrode was formed on the polymer layer by thermal evaporation.

<비교예 1>&Lt; Comparative Example 1 &

양자점을 포함하지 않은 PVK 고분자층을 사용한 것을 제외하고는, 상기 제조예 3과 유사한 방법을 사용하여 메모리 소자를 제조하였다.
A memory device was manufactured by the same method as in Preparation Example 3, except that the PVK polymer layer including no quantum dots was used.

도 6 및 도 7은 각각 제조예 3 및 제조예 4에서 제조된 메모리 소자의 전류-전압 특성을 나타낸 그래프이고, 도 8은 비교예 1에서 제조된 메모리 소자의 전류-전압 특성을 나타낸 그래프이다.6 and 7 are graphs showing current-voltage characteristics of the memory devices fabricated in Preparation Example 3 and Preparation Example 4, respectively, and FIG. 8 is a graph showing current-voltage characteristics of the memory devices fabricated in Comparative Example 1. FIG.

도 6 내지 도 8을 참조하면, CIS 또는 CIS/ZnS 양자점이 분산된 PVK층을 포함하는 메모리 소자들(제조예 3 및 4)의 경우가 순수한 PVK만을 포함하는 메모리 소자(비교예 1)의 경우보다 on/off 전류 비율이 월등히 높으며, 명백하게 쌍안정성 특성을 보여주는 것을 알 수 있다. 따라서, 본 발명에 따른 유기 메모리 소자의 높은 전도도 변화는 고분자층에 도입된 양자점에 의한 것임을 확인할 수 있다.6 to 8, the memory devices including the PVK layer in which the CIS or CIS / ZnS quantum dots are dispersed (manufacture examples 3 and 4) include the memory device (comparative example 1) including only pure PVK. It can be seen that the on / off current ratio is much higher and it clearly shows bistable characteristics. Therefore, it can be seen that the high conductivity change of the organic memory device according to the present invention is due to the quantum dots introduced into the polymer layer.

또한, 도 6 및 도 7에 도시된 바와 같이, 본 발명에 따른 유기 메모리 소자는 약 -4V~4V의 전압 범위에서 쌍안정 특성을 보이고 있다. 쌍안정성 특성에서 고저항 상태를 off, 저저항 상태를 on 상태로 적용하여 데이터를 저장한다.6 and 7, the organic memory device according to the present invention exhibits bistable characteristics in the voltage range of about -4V to 4V. In bistable characteristic, high resistance state is turned off and low resistance state is turned on to save data.

도 6의 경우, on 상태의 초기 전류값 0.01A는 약 -2V의 지우기 전압이 인가되는 경우 급격히 떨어지면서 off 상태로 유지되며, (+) 전압을 가하는 경우 약 3V에서 on 상태로 다시 전환됨을 보여준다.In the case of FIG. 6, the initial current value 0.01A in the on state drops rapidly when the erase voltage of about -2V is applied, and is kept off, and when the positive voltage is applied, it is switched back to the on state at about 3V. .

도 7의 경우, 소자에 1V의 전압을 인가하였을 때 on 상태와 off상태의 전류비는 약 3.9×104으로 나타났으며, 외부 전압을 인가하지 않았을 때 초기 상태는 off 상태로 3.1V 미만까지는 off 상태를 유지한다. 쓰기 전압 약 3.1V에서 전류는 약 10-3A까지 증가하며 on 상태로 전환되며, on 상태는 -3.5V의 전압을 인가하기 전까지 유지된다. 지우기 전압 -3.5V의 전압 인가 시 소자는 다시 off 상태로 돌아간다.In the case of FIG. 7, when the voltage of 1V is applied to the device, the current ratio of the on state and the off state is about 3.9 × 10 4. When the external voltage is not applied, the initial state is off until the voltage is less than 3.1V. Keep off. At a write voltage of about 3.1V, the current increases to about 10 -3 A and turns on, and the on state remains until a voltage of -3.5V is applied. The device is turned off again when a clear voltage of -3.5V is applied.

도 9는 제조예 3에서 제조된 메모리 소자의 전류-시간에 대한 스위칭 특성을 나타낸 그래프이다. 쓰기(writing) 전류값은 평균 0.00636 A이고, 지우기(erasing) 전류값은 평균 0.00745 A로 측정되었다.
9 is a graph showing switching characteristics versus current-time of the memory device manufactured in Preparation Example 3; The writing current value was 0.00636 A on average and the erasing current value was 0.00745 A on average.

도 10 및 도 11은 각각 제조예 3 및 제조예 4에서 제조된 메모리 소자의 전류-사이클에 대한 데이터 유지력을 나타낸 그래프이다.10 and 11 are graphs showing the data holding force with respect to the current-cycle of the memory devices manufactured in Preparation Example 3 and Preparation Example 4, respectively.

도 10 및 도 11에 도시된 바와 같이, 본 발명에 따른 메모리 소자의 경우 on 상태와 off 상태의 전류값이 최소 10000~100000 번의 스트레스 인가에도 크게 변하지 않으며, 안정적인 데이터 유지력을 보유할 수 있음을 확인할 수 있다.
As shown in FIGS. 10 and 11, in the memory device according to the present invention, current values in the on state and the off state do not change significantly even when at least 10000 to 100,000 times of stress are applied, and it is confirmed that the data retention force can be maintained. Can be.

이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.As mentioned above, although the preferred embodiment of this invention was described in detail, this invention is not limited to the said embodiment, A various deformation | transformation and the said by those of ordinary skill in the art within the technical idea and the scope of the present invention. Changes are possible.

200: 기판 210: 제1 전극
220: 유무기 복합층 222: 양자점
224: 고분자층 230: 제2 전극
200: substrate 210: first electrode
220: organic-inorganic composite layer 222: quantum dot
224: polymer layer 230: second electrode

Claims (10)

제1 전극이 배치된 기판;
상기 제1 전극 상에 위치하고 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체를 함유한 양자점이 분산된 고분자층; 및
상기 고분자층 상에 위치하는 제2 전극을 포함하는 비휘발성 유기 메모리 소자.
A substrate on which the first electrode is disposed;
A polymer layer disposed on the first electrode and having a quantum dot containing an I-III-VI compound semiconductor dispersed therein; And
A nonvolatile organic memory device comprising a second electrode on the polymer layer.
제1항에 있어서,
상기 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체는 Cu(InxGa1 -x)(SySe1 -y)2(여기서, x 및 y는 각각 0 내지 1임)인 비휘발성 유기 메모리 소자.
The method of claim 1,
The group I-III-VI compound semiconductor is Cu (In x Ga 1- x ) (S y Se 1 -y ) 2 (where x and y are each 0 to 1).
제1항에 있어서,
상기 양자점은 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체 코어와 Ⅱ-Ⅵ족 화합물 반도체 쉘로 구성된 코어-쉘 구조인 비휘발성 유기 메모리 소자.
The method of claim 1,
The quantum dot is a non-volatile organic memory device having a core-shell structure consisting of a group I-III-VI compound semiconductor core and a group II-VI compound semiconductor shell.
제3항에 있어서,
상기 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체는 Cu(InxGa1 -x)(SySe1 -y)2(여기서, x 및 y는 각각 0 내지 1임)이고, 상기 Ⅱ-Ⅵ족 화합물 반도체는 Zn(SpSeqTer)(여기서, p, q 및 r은 각각 0 내지 1이고, p+q+r=1임)인 비휘발성 유기 메모리 소자.
The method of claim 3,
The group I-III-VI compound semiconductor is Cu (In x Ga 1- x ) (S y Se 1 -y ) 2 , wherein x and y are each 0 to 1, and the group II-VI compound semiconductor Is Zn (S p Se q Te r ), wherein p, q and r are each 0 to 1 and p + q + r = 1.
제1항에 있어서,
상기 고분자층은 폴리비닐카바졸계 고분자를 포함하는 비휘발성 유기 메모리 소자.
The method of claim 1,
The polymer layer is a nonvolatile organic memory device comprising a polyvinylcarbazole-based polymer.
제1항에 있어서,
상기 양자점이 분산된 고분자층은 상기 제1 전극 및 상기 제2 전극을 통해 인가되는 -4V 내지 4V의 전압 범위에서 쌍안정성을 나타내는 비휘발성 유기 메모리 소자.
The method of claim 1,
The polymer layer in which the quantum dot is dispersed is a nonvolatile organic memory device exhibiting bistable stability in the voltage range of -4V to 4V applied through the first electrode and the second electrode.
제1 전극이 배치된 기판을 준비하는 단계;
상기 제1 전극 상에 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체를 함유한 양자점이 분산된 고분자 용액을 코팅하는 단계;
상기 코팅된 고분자 용액을 열처리하여 용매를 제거하는 단계; 및
상기 용매가 제거된 고분자층 상에 제2 전극을 형성하는 단계를 포함하는 유기 메모리 소자 제조방법.
Preparing a substrate on which the first electrode is disposed;
Coating a polymer solution in which a quantum dot containing a group I-III-VI compound semiconductor is dispersed on the first electrode;
Heat-treating the coated polymer solution to remove the solvent; And
Forming a second electrode on the polymer layer from which the solvent is removed.
제7항에 있어서,
상기 양자점은 Ⅰ-Ⅲ-Ⅵ족 화합물 반도체 코어와 Ⅱ-Ⅵ족 화합물 반도체 쉘로 구성된 코어-쉘 구조인 비휘발성 유기 메모리 소자 제조방법.
The method of claim 7, wherein
The quantum dot has a core-shell structure consisting of a group I-III-VI compound semiconductor core and a group II-VI compound semiconductor shell.
제7항에 있어서,
상기 고분자 용액은 폴리비닐카바졸계 고분자를 포함하는 비휘발성 유기 메모리 소자 제조방법.
The method of claim 7, wherein
The polymer solution is a non-volatile organic memory device manufacturing method comprising a polyvinylcarbazole-based polymer.
제7항에 있어서,
상기 고분자 용액을 코팅하는 단계는 스핀코팅에 의해 수행하는 비휘발성 유기 메모리 소자 제조방법.
The method of claim 7, wherein
The coating of the polymer solution is performed by spin coating.
KR1020110086052A 2011-08-26 2011-08-26 Non-volatile organic memory device and method for fabricating the same KR101332959B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110086052A KR101332959B1 (en) 2011-08-26 2011-08-26 Non-volatile organic memory device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110086052A KR101332959B1 (en) 2011-08-26 2011-08-26 Non-volatile organic memory device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20130022972A true KR20130022972A (en) 2013-03-07
KR101332959B1 KR101332959B1 (en) 2013-11-25

Family

ID=48175531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110086052A KR101332959B1 (en) 2011-08-26 2011-08-26 Non-volatile organic memory device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101332959B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015034155A1 (en) * 2013-09-06 2015-03-12 한양대학교 산학협력단 Nanocomposite-based non-volatile memory device and method for manufacturing same
KR20190084555A (en) * 2018-01-08 2019-07-17 한양대학교 산학협력단 Triboelectric nanogenerator and the manufacturing method thereof
US20220310792A1 (en) * 2021-03-25 2022-09-29 Research & Business Foundation Sungkyunkwan University Electronic device and method of manufacturing the same
KR20220137340A (en) * 2021-04-02 2022-10-12 한양대학교 산학협력단 Environment-friendly nanocomposite-based nonvolatile memory device and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913903B1 (en) 2004-12-24 2009-08-26 삼성전자주식회사 Memory devices using quantum dots
KR100652135B1 (en) 2005-06-23 2006-11-30 한양대학교 산학협력단 Organic non-volatile memory fabricated by multi-layer of quantum dots and method for manufacturing the same
WO2008108798A2 (en) * 2006-06-24 2008-09-12 Qd Vision, Inc. Methods for depositing nanomaterial, methods for fabricating a device, and methods for fabricating an array of devices
KR100989618B1 (en) * 2008-06-16 2010-10-26 한양대학교 산학협력단 WORM memory devices utilizing nanoparticles embedded in polymer thin films

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015034155A1 (en) * 2013-09-06 2015-03-12 한양대학교 산학협력단 Nanocomposite-based non-volatile memory device and method for manufacturing same
KR20190084555A (en) * 2018-01-08 2019-07-17 한양대학교 산학협력단 Triboelectric nanogenerator and the manufacturing method thereof
US20220310792A1 (en) * 2021-03-25 2022-09-29 Research & Business Foundation Sungkyunkwan University Electronic device and method of manufacturing the same
KR20220133425A (en) * 2021-03-25 2022-10-05 성균관대학교산학협력단 Electronic device and method of manufacturing the same
KR20220137340A (en) * 2021-04-02 2022-10-12 한양대학교 산학협력단 Environment-friendly nanocomposite-based nonvolatile memory device and method for manufacturing the same

Also Published As

Publication number Publication date
KR101332959B1 (en) 2013-11-25

Similar Documents

Publication Publication Date Title
Wu et al. Capping CsPbBr 3 with ZnO to improve performance and stability of perovskite memristors
KR101119916B1 (en) Electronic device utilizing graphene electrodes and organic/inorganic hybrid composites and method for manufacturing the same
Shan et al. Solution-processed resistive switching memory devices based on hybrid organic–inorganic materials and composites
Hmar Flexible resistive switching bistable memory devices using ZnO nanoparticles embedded in polyvinyl alcohol (PVA) matrix and poly (3, 4-ethylenedioxythiophene) polystyrene sulfonate (PEDOT: PSS)
Ma et al. Carrier transport and memory mechanisms of multilevel resistive memory devices with an intermediate state based on double-stacked organic/inorganic nanocomposites
Talapin et al. Prospects of colloidal nanocrystals for electronic and optoelectronic applications
KR101878734B1 (en) Layered structure of graphene, process for preparing the same, and transparent electrode and transistor comprising the structure
KR101969166B1 (en) Variable resistor, non-volatile memory device using the same, and method of fabricating thereof
KR101102157B1 (en) Volatile negative differential resistance device using metal nanoparticle
US8968587B2 (en) Graphene nano ribbons and methods of preparing the same
US20060131569A1 (en) Organic memory device and method of manufacturing the same
Shim et al. Memory mechanisms of nonvolatile organic bistable devices based on colloidal CuInS2/ZnS core–shell quantum dot–Poly (N-vinylcarbazole) nanocomposites
Wang et al. Study on multilevel resistive switching behavior with tunable ON/OFF ratio capability in forming-free ZnO QDs-based RRAM
KR101332959B1 (en) Non-volatile organic memory device and method for fabricating the same
Hsu et al. Write-once-read-many-times characteristic of InZnO oxide semiconductor
Guo et al. Nonvolatile resistive switching memory device employing CdSe/CdS core/shell quantum dots as an electrode modification layer
Betal et al. Charge trapped CdS quantum dot embedded polymer matrix for a high speed and low power memristor
Rajkumari et al. Ag nanoparticle-decorated WO3 nanowires for nonvolatile memory
Thien et al. Electrode dependence in halide perovskite memories: resistive switching behaviours
KR101548802B1 (en) Nanocomposite based non-volatile memory device and method for manufacturing the same
KR20180113299A (en) Hole transfer material and photovoltaic device comprising the same
KR101651510B1 (en) Non-volatile memory devices and method of manufacturing the same
Ahmad Device Applications of Band-Structure-Engineered Nanomaterials Current Status and Future Trend-Review.
KR20130127078A (en) Non-volatile organic bistable memory devices and method for fabricating the same
KR100888848B1 (en) Fullerene-based flash memory device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180808

Year of fee payment: 5

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 7