KR20130022938A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20130022938A
KR20130022938A KR1020110085987A KR20110085987A KR20130022938A KR 20130022938 A KR20130022938 A KR 20130022938A KR 1020110085987 A KR1020110085987 A KR 1020110085987A KR 20110085987 A KR20110085987 A KR 20110085987A KR 20130022938 A KR20130022938 A KR 20130022938A
Authority
KR
South Korea
Prior art keywords
layer
barrier
light emitting
semiconductor layer
barrier layer
Prior art date
Application number
KR1020110085987A
Other languages
English (en)
Other versions
KR101854851B1 (ko
Inventor
송용선
문용태
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110085987A priority Critical patent/KR101854851B1/ko
Priority to US13/367,829 priority patent/US8669545B2/en
Publication of KR20130022938A publication Critical patent/KR20130022938A/ko
Application granted granted Critical
Publication of KR101854851B1 publication Critical patent/KR101854851B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 양자 장벽 및 양자 우물을 포함하는 활성층; 상기 활성층의 일측에 배치되는 제1 도전형 반도체층; 및 상기 활성층의 다른 일측에 배치되는 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층 또는 상기 제2 반도체층은 베리어층을 포함하고, 상기 베리어층은 복수의 장벽층들 및 상기 장벽층들 사이에 배치되는 기저층을 포함하고, 상기 장벽층들의 에너지 밴드갭이 증가하는 제1 구간 및 상기 장벽층들의 에너지 밴드갭이 감소하는 제2 구간을 포함하는 발광 소자를 제공한다.

Description

발광소자{ Light emitting diode }
실시예는 발광소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
실시예는 동작 전압을 낮추고, 누설 전류를 최소화함으로써, 광 출력 효율을 개선하는 발광소자에 관한 것이다.
실시예는 양자 장벽 및 양자 우물을 포함하는 활성층; 상기 활성층의 일측에 배치되는 제1 도전형 반도체층; 및 상기 활성층의 다른 일측에 배치되는 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층 또는 상기 제2 반도체층은 베리어층을 포함하고, 상기 베리어층은 복수의 장벽층들 및 상기 장벽층들 사이에 배치되는 기저층을 포함하고, 상기 장벽층들의 에너지 밴드갭이 증가하는 제1 구간 및 상기 장벽층들의 에너지 밴드갭이 감소하는 제2 구간을 포함하는 발광 소자를 제공한다.
이 때, 상기 베리어층은 상기 장벽층/기저층의 페어 구조를 가지며, 상기 장벽층/기저층의 페어 구조는 40개 이하로 설정될 수 있다.
또한, 상기 베리어층의 장벽층 또는 기저층의 두께는 0.1~ 100nm 범위에서 소정의 값으로 설정될 수 있다.
또한, 상기 베리어층은 상기 장벽층/기저층의 페어구조를 가지며, AlGaN/GaN, InAlGaN/GaN, AlGaAs/GaAs(InGaAs), AlGaP/GaP(InGaP) 중 적어도 어느 하나 이상의 페어 구조로 형성될 수 있다.
또한, 상기 베리어층의 상기 장벽층/기저층 페어 구조는 AlGaN/GaN의 페어 구조로 형성되고, 상기 장벽층은 AlxGa(1-x)N (0≤x≤0.3)로 설정될 수 있다.
또한, 상기 제1 구간에 포함된 복수의 장벽층들의 에너지 밴드갭은 계단식으로 증가하고, 상기 제2 구간에 포함된 복수의 장벽층들의 에너지 밴드갭은 계단식으로 감소할 수 있다.
또한, 상기 베리어층의 장벽층들 각각의 에너지 밴드갭은 상기 양자 장벽의 에너지 밴드갭 이상일 수 있다.
또한, 상기 발광 구조물 하부에 배치되는 오믹층 및 반사층을 더 포함할 수 있다.
또한, 상기 발광 소자는 상기 제1 도전형 반도체층 상에 형성되는 제1 전극을 더 포함할 수 있다.
또한, 상기 발광 소자는 상기 제2 도전형 반도체층 상에 형성되는 제2 전극을 더 포함할 수 있다.
실시예에 따른 발광소자는 광 출력 효율을 개선하는 효과가 있다.
도 1은 발광 소자의 일실시예의 단면을 나타낸 도면,
도 2는 발광 소자의 에너지 밴드 다이어그램의 일실시예를 나타낸 도면,
도 3은 발광 소자의 베리어층의 에너지 밴드 다이어그램의 일실시예를 나타낸 도면,
도 4는 발광 구조물의 일실시예를 나타낸 도면,
도 5a 내지도 5h는 발광소자의 일실시예를 제조방법을 나타낸 도면,
도 6은 발광 소자의 다른 실시예의 단면을 나타낸 도면,
도 7은 발광 소자의 효과를 도시한 도면,
도 8은 발광소자 패키지의 일실시예를 나타낸 도면,
도 9는 실시예들에 따른 발광소자를 포함하는 표시장치를 나타낸 도면이다.
이하 본 발명의 실시예를 첨부한 도면을 참조하여 설명한다.
상기의 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 발광 다이오드를 포함하는 발광 소자의 일실시예의 단면을 나타낸 도면이다.
도 1에 도시된 바와 같이. 제1 실시예의 발광 소자는 지지기판(160) 상으로 배치되는 결합층(150), 결합층(150) 상으로 배치되는 도전층(170), 도전층(170) 상에 배치되는 보호층(180), 도전층(170) 상으로 배치되는 반사층(140), 반사층(140) 상으로 배치되는 오믹층(130), 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(122) 상에 배치되는 제1 전극(190)을 포함할 수 있다.
도시된 바와 같이 발광 소자에는 지지기판(160)상에 결합층(150), 도전층(170)이 구비될 수 있다.
지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 예를 들어, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.
그리고, 지지기판(160) 상으로는 결합층(150)을 형성할 수 있다. 결합층(150)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.
도전층(170)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W) 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다.
도전층(170)은 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다.
보호층(180)은 금속물질 및 절연물질 중 적어도 하나를 포함할 수 있으며, 금속물질인 경우에는 오믹층(130)을 이루는 물질보다 전기 전도성이 낮은 물질을 사용하여, 오믹층(130)에 인가되는 전원이 보호층(180)으로 인가되지 않도록 할 수 있다.
이러한 보호층(180)은 티탄(Ti), 니켈(Ni), 백금(Pt), 납(Pb), 로듐(Rh), 이리듐(Ir) 및 텅스텐(W) 중 적어도 하나를 포함하거나, 또는 산화알루미늄(Al2O3), 산화실리콘(SiO2), 질화실리콘(Si3N4) 및 산화티탄(TiOx) 중 적어도 하나를 포함하거나, 또는 산화인듐주석(ITO, Indium Tin Oxide), 알루미늄산화아연(AZO, aluminum zinc oxide) 및 인듐 아연 산화물(IZO, Indium Zinc Oxide) 중 적어도 하나를 포함할 수 있으나, 바람직하게는 티탄(Ti), 니켈(Ni), 백금(Pt), 텅스텐(W), 몰리브덴(Mo), 바나듐(V), 철(Fe) 중 적어도 하나를 포함할 수 있다.
보호층(180)은 발광 구조물(120)의 식각 시, 보호층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다.
그리고, 상기 반사층(150)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들 중 둘 이상의 합금으로 구성된 물질 중에서 한 층 또는 복수의 층으로 형성될 수 있다. 예를 들어, 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
그리고, 상기 오믹층(130)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(130)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.
그리고, 상기 제1 도전형 반도체층(122)은 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 예컨데, InxAlyGa1-x-yN (0=x=1, 0 =y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, 예를 들어, Si, Ge, Sn, Se, Te와 같은 n형 도펀트가 도핑된다.
실시예에 따라, 상기 제1 도전형 반도체층(122)은 베리어층(121)을 포함하여 형성될 수 있다.
상기 베리어층(121)은 복수의 장벽층들 및 기저층들을 포함하여 구성될 수 있다.
이 때, 장벽층은 에너지 밴드갭이 제1 도전형 반도체층(122) 또는 제2 도전형 반도체층(126)을 구성하는 물질의 에너지 밴드갭보다 큰 값을 가지는 물질층으로 정의되며, 기저층은 에너지 밴드갭이 제1 도전형 반도체층(122) 또는 제2 도전형 반도체층(126)을 구성하는 물질의 에너지 밴드갭과 같거나 작은 값을 가지는 물질층으로 정의된다.
베리어층(121)은 장벽층/기저층의 페어 구조로 구성될 수 있으며, 페어 구조의 개수는 실시예에 따라 다양하게 설정될 수 있다. 예를 들어, 페어 구조의 개수는 40개 이하로 설정될 수 있다. 페어 구조의 개수가 많아져 베리어층(121)이 두꺼워지면 누설 전류는 감소되나, 동작 전압이 높아지는 단점이 있고, 페어 구조의 개수가 작아져 베리어층(121)이 얇아지면 동작 전압은 낮아지나, 누설 전류가 증가될 수 있는 단점이 있다.
또한, 각 장벽층의 두께는 전자 또는 정공이 터널링할 수 있는 두께로 설정될 수 있는데, 예를 들어, 0.1~ 100nm 범위 내에서 소정의 값으로 설정될 수 있다. 기저층의 두께 또한 동일 범위에서 소정의 값으로 설정될 수 있다.
실시예에 따라, 상기 장벽층/기저층은 AlGaN/GaN, InAlGaN/GaN, AlGaAs/GaAs(InGaAs), AlGaP/GaP(InGaP) 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.
실시예에 따라 상기 베리어층(121)은 장벽층들의 에너지 밴드갭이 순차적으로 커지는 제1 구간 및 순차적으로 작아지는 제2 구간을 포함하여, 베리어층(121)을 구성하는 장벽층들의 에너지 밴드갭이 전체적으로 파라볼릭 형태로 구현될 수 있다. 예를 들어, 제1 구간에 포함된 장벽층들의 에너지 밴드갭은 계단식으로 커지고, 제2 구간에 포함된 장벽층들의 에너지 밴드갭은 계단식으로 작아질 수 있다.
이 때, 장벽층을 조성하는 물질의 농도를 조절하여 베리어층(121)에 포함되는 장벽층들의 에너지 밴드갭을 조절할 수 있다. 예를 들어, 장벽층/기저층이 AlGaN/GaN으로 구성될 경우, 장벽층을 조성하는 Al의 농도를 조절하여 각 장벽층들의 에너지 밴드갭을 조절할 수 있다.
이 때, 장벽층들이 AlGaN으로 구성될 경우, Al 조성은 0~30% 범위에서 제1구간은 순차적으로 높아지게, 제2 구간은 순차적으로 낮아지게 설정될 수 있다. 장벽층의 Al 조성이 30%가 초과되면, 동작 전압이 지나치게 높아질 수 있다.
따라서, 실시예의 베리어층(121)은 장벽층들의 에너지 밴드갭이 순차적으로 커지는 제1 구간 및 순차적으로 작아지는 제2 구간을 포함하여, 베리어층(121)을 구성하는 장벽층들의 에너지 밴드갭이 파라볼릭 형태로 구현되도록 함으로써, 순방향 전압 인가 시 활성층(124) 방향으로 이동하는 전자는 용이하게 이동하도록 하고, 역방향 전압 인가 시 발생하는 누설 전류를 감소시켜, 동작 전압은 높아지지 않도록 하면서, 누설 전류를 방지할 수 있는 효과가 있다.
그리고, 상기 제1 도전형 반도체층(122) 하부에 배치되는 상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. 상기 활성층(124)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
상기 활성층(124)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1-x-yN (0=x=1, 0 =y=1, 0=x+y=1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0=a=1, 0 =b=1, 0=a+b=1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 가질 수 있다.
그리고, 상기 활성층(124) 상에 배치되는 상기 제2 도전형 반도체층(126)은 상기 제2 도전형 반도체층(126)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 InxAlyGa1-x-yN (0=x=1, 0 =y=1, 0=x+y=1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 발광 구조물(120)은 상기 제2 도전형 반도체층(126) 아래에 N형 반도체층을 포함할 수 있다. 또한 상기 제1 도전형 반도체층(122)이 P형 반도체층이고, 상기 제2 도전형 반도체층(126)이 N형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조물(120)은 N-P 접합, P-N 접합, N-P-N 접합 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
실시예에서는 상기 발광 구조물(120)이 n형 도펀트를 포함하는 n형 질화물 반도체층과, 상기 n형 질화물 반도체층 상부에 형성된 활성층과, 상기 활성층 상부에 p형 도펀트를 포함하는 p형 질화물 반도체층을 포함하는 것을 중심으로 설명하였으나 이에 대해 한정하지는 않으며, 상기 발광 구조물(120)의 적층 구조 및 재질은 다양하게 변형 가능하다.
제1 도전형 반도체층(122) 상으로는 요철부를 형성하여 광 적출 효율을 향상시킨다. 이 때, 상기 요철부는 드라이 에칭 공정을 사용하거나, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성될 수도 있다. 상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있다.
일예로, 상기 요철부는 BCl 또는 Cl2를 이용한 드라이 에칭 공정을 통해 형성할 수 있다. 드라이 에칭 방법을 사용하는 경우, PEC 방법에 비해 제1 도전형 반도체층(122)의 두께를 감소시킬 수 있는 장점이 있다.
이러한 요철부는 활성층(124)에서 발광되어 제1 도전형 반도체층(122)으로 입사되는 빛의 입사각을 변화시켜 제1 도전형 반도체층(122) 표면에서의 전반사를 감소시킴으로써, 광추출 효과를 증대시킬 수 있고, 활성층(124)에서 발광된 빛이 이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다.
요철부는 실시예에 따라 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다.
상기 요철부는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하여 형성할 수 있다.
상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다.
이 때, PEC 공정의 경우, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭 공정을 수행하여, 요철 형상을 주기적으로 조정할 수도 있다.
그리고, 제1 도전형 반도체층(122) 상으로 제1 전극(190)이 형성되는데, 상기 제1 전극(190)은 몰리브덴(Mo), 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금을 이용하여 단일층 또는 복수의 층으로 구현될 수 있다.
도 2는 발광 소자의 에너지 밴드 다이어그램의 일실시예를 나타낸 도면이다.
도 2를 참조하면, 제1 도전형 반도체층(122)은 베리어층(121)을 포함하여, 역방향 전압 인가 시 발생하는 누설 전류를 감소시킨다.
한편, 이러한 베리어층(121)은 두께를 두껍게 하거나, 베리어층(121)의 에너지 밴드갭을 크게 하면 역방향 전압 인가 시 발생하는 누설 전류를 감소시키는 베리어로서의 효과가 커진다.
그러나, 베리어층(121)의 두께를 두껍게 하거나, 에너지 밴드갭을 크게 하면 제1 도전형 반도체층(122)에서의 전자의 이동 또한 힘들어지므로, 동작 전압이 높아지는 문제점이 있다.
따라서, 실시예는 베리어층(121)을 구성하는 장벽층들의 에너지 밴드갭이 순차적으로 커지는 제1 구간(301) 및 순차적으로 작아지는 제2 구간(302)을 포함하여, 베리어층(121)을 구성하는 장벽층들의 에너지 밴드갭이 파라볼릭 형태로 구현되도록 할 수 있다. 이 때, 제1 구간에 포함된 장벽층들(201, 203, 205)의 에너지 밴드갭은 계단식으로 커지고, 제2 구간에 포함된 장벽층(207, 209, 211)의 에너지 밴드갭은 계단식으로 작아질 수 있다.
예를 들어, 베리어층(121)은 장벽층들(201, 203, 205, 207, 209, 211) 및 기저층(202, 204, 206, 208, 210, 212)을 포함하여 구성될 수 있다.
이 때, 베리어층(121)은 장벽층/기저층의 페어 구조로 구성될 수 있으며, 페어 구조의 개수는 실시예에 따라 다양하게 설정될 수 있다.
이 때, 장벽층은 에너지 밴드갭이 제1 도전형 반도체층(122) 또는 제2 도전형 반도체층(126)을 구성하는 물질의 에너지 밴드갭보다 큰 값을 가지는 물질층으로 정의되며, 기저층은 에너지 밴드갭이 제1 도전형 반도체층(122) 또는 제2 도전형 반도체층(126)을 구성하는 물질의 에너지 밴드갭과 같거나 작은 값을 가지는 물질층으로 정의된다.
예를 들어, 장벽층/기저층은 AlGaN/GaN, AlGaN/InGaN, InAlGaN/GaN, AlGaAs/GaAs(InGaAs), AlGaP/GaP(InGaP) 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.
베리어층(121)은 장벽층/기저층의 페어 구조의 개수는 실시예에 따라 다양하게 설정될 수 있다. 예를 들어, 페어 구조의 개수는 40개 이하로 설정될 수 있다. 페어 구조의 개수가 많아져 베리어층(121)이 두꺼워지면 누설 전류는 감소되나, 동작 전압이 높아지는 단점이 있고, 페어 구조의 개수가 작아져 베리어층(121)이 얇아지면 동작 전압은 낮아지나, 누설 전류가 증가될 수 있는 단점이 있다.
또한, 각 장벽층의 두께는 전자 또는 정공이 터널링할 수 있는 두께로 설정될 수 있는데, 예를 들어, 0.1~ 100nm 범위 내에서 소정의 값으로 설정될 수 있다. 기저층의 두께 또한 동일 범위에서 소정의 값으로 설정될 수 있다.
상기 베리어층(121)에 포함된 장벽층들 중 제1 구간(301에 포함된 장벽층들(201, 203, 205)은 에너지 밴드갭이 순차적으로 커지고, 제2 구간(302)에 포함된 장벽층(207, 209, 211)들은 에너지 밴드갭이 순차적으로 작아질 수 있다.
예를 들어, 장벽층/기저층이 AlGaN/GaN으로 구성될 경우, 장벽층을 조성하는 Al의 농도를 조절하여 각 장벽층들의 에너지 밴드갭을 조절할 수 있다.
이 때, 장벽층들이 AlGaN으로 구성될 경우, Al 조성은 0~30% 범위에서 제1구간(201, 203, 205)은 순차적으로 높아지게, 제2 구간(207, 209, 211)은 순차적으로 낮아지게 설정될 수 있다. 장벽층의 Al 조성이 30%가 초과되면, 동작 전압이 지나치게 높아질 수 있다.
따라서, 실시예의 베리어층(121)은 장벽층들의 에너지 밴드갭이 순차적으로 커지는 제1 구간(301) 및 순차적으로 작아지는 제2 구간(302)을 포함하여, 베리어층(121)을 구성하는 장벽층들의 에너지 밴드갭이 파라볼릭 형태로 구현되도록 함으로써, 순방향 전압 인가 시 활성층(124) 방향으로 이동하는 전자는 용이하게 이동하도록 하고, 역방향 전압 인가 시 발생하는 누설 전류를 감소시켜, 동작 전압은 높아지지 않도록 하면서, 누설 전류를 방지할 수 있는 효과가 있다.
따라서, 상기 제1 구간(301) 및 제2 구간(302)에 포함된 장벽층들의 에너지밴드갭은 전체적으로 파라볼릭 형태를 가질 수 있다.
또한, 실시예에 따라, 제1 구간(301) 및 제2 구간(302)을 포함하는 베리어층(121)은 복수개로 포함될 수 있다.
도 2를 참조하면, 활성층(124)은 다중 양자 우물 구조를 포함하며, 복수의 양자 우물(W1, W2, W3) 및 복수의 양자 장벽(B1, B2, B3)을 포함할 수 있다.
또한, 실시예에 따라 제2 도전형 반도체층(126)은 활성층(124)으로부터 넘어오는 전자를 블로킹할 수 있도록 하는 전자차단층 (Electron Blocking Layer, EBL)를 포함할 수 있다.
실시예에 따라 상기 EBL 또한, 상술한 베리어층(121)으로 구현될 수 있으며, 본 발명은 이에 제한 받지 않는다.
도 3은 발광 소자의 베리어층의 에너지 밴드 다이어그램의 일실시예를 나타낸 도면이다.
도 3을 참조하면, 실시예의 발광 소자의 베리어층은 장벽층들(201, 203, 205, 207, 209, 211) 및 기저층(202, 204, 206, 208, 210, 212)을 포함하여 구성될 수 있다.
이 때, 베리어층(121)은 장벽층/기저층의 페어 구조로 구성될 수 있으며, 페어 구조의 개수는 실시예에 따라 다양하게 설정될 수 있다.
실시예의 발광소자의 베리어층(121)을 구성하는 장벽층들의 에너지 밴드갭이 순차적으로 커지는 제1 구간(301) 및 순차적으로 작아지는 제2 구간(302)을 포함하여, 베리어층(121)을 구성하는 장벽층들의 에너지 밴드갭이 파라볼릭 형태로 구현되도록 할 수 있다.
일례로, 제1 구간(301)에 포함된 제1 장벽층(201), 제2 장벽층(203), 제3 장벽층(205)의 에너지 밴드갭은 순차적으로 증가하고, 제2 구간(302)에 포함된 제4 장벽층(207), 제5 장벽층(209), 제6 장벽층(211)의 에너지 밴드갭은 순차적으로 감소할 수 있다.
이 때, 제1 구간(301)에 포함된 장벽층들(201, 203, 205)의 에너지 밴드갭은 계단식으로 커지고, 제2 구간(302)에 포함된 장벽층들(207, 209, 211)의 에너지 밴드갭은 계단식으로 작아질 수 있다.
이 때, 장벽층들이 AlGaN으로 구성될 경우, Al 조성은 0~30% 범위에서 제1 구간(201, 203, 205)은 순차적으로 높아지게, 제2 구간(207, 209, 211)은 순차적으로 낮아지게 설정될 수 있다. 장벽층의 Al 조성이 30%가 초과되면, 동작 전압이 지나치게 높아질 수 있다.
이 때, 제1 장벽층(201) 및 제6 장벽층(211)의 조성은 Alx1Ga(1-x1)N (0≤x1≤0.3), 제2 장벽층(203) 및 제5 장벽층(209)의 조성은 Alx2Ga(1-x2)N (0≤x2≤1.3), 제3 장벽층(205) 및 제4 장벽층(207)의 조성은 Alx3Ga(1-x3)N (0≤x3≤0.3)로 설정되고, x1< x2< x3 로 설정될 수 있다.
또한, 기저층(202, 204, 206, 208, 210, 212)은 GaN 또는 InGaN으로 형성될 수 있다.
도 4는 발광 구조물의 일실시예를 나타낸 도면이다.
도 4를 참조하면, 발광 구조물은 제1 도전형 반도체층(122), 활성층(124), 제2 도전형 반도체층(126)을 포함할 수 있으며, 제1 도전형 반도체층(122)은 베리어층(121)을 포함할 수 있으며, 베리어층(121)은 장벽층들(201, 203, 205, 207, 209, 211) 및 기저층(202, 204, 206, 208, 210, 212)을 포함하여 구성될 수 있다.
예를 들어, 제1 장벽층(201) 및 제6 장벽층(211)의 조성은 Alx1Ga(1-x1)N (0≤x1≤0.3), 제2 장벽층(203) 및 제5 장벽층(209)의 조성은 Alx2Ga(1-x2)N (0≤x2≤1.3), 제3 장벽층(205) 및 제4 장벽층(207)의 조성은 Alx3Ga(1-x3)N (0≤x3≤0.3)로 설정되고, x1< x2< x3 로 설정될 수 있다. 또한, 기저층(202, 204, 206, 208, 210, 212)은 GaN 또는 InGaN으로 형성될 수 있다.
이 때, 장벽층들 및 기저층들의 구성은 도 1 내지 도 3을 참조하여 상세히 설명한 바와 같다.
따라서, 실시예의 발광 소자는 순방향 전압 인가 시 활성층 방향으로 이동하는 전자는 용이하게 이동하도록 하고, 역방향 전압 인가 시 발생하는 누설 전류를 감소시켜, 동작 전압은 높아지지 않도록 하면서, 누설 전류를 방지할 수 있는 효과가 있다.
이상에서는 베리어층(121)이 제1 도전형 반도체층(122)에 포함되는 경우로 설명하였으나, 베리어층(121)은 제1 도전형 반도체층(122)과 활성층(124) 사이 또는, 활성층(124), 제2 도전형 반도체층(126) 또는 활성층(124)과 제2 도전형 반도체층(126) 사이에 포함될 수도 있으며, 이에 한정되는 것은 아니다.
도 5a 내지도 5g는 발광소자의 제1 실시예를 제조방법을 나타낸 도면이다.
도 5a에 도시된 바와 같이 기판(100)을 준비하다. 상기 기판(100)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(100) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(100)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
그리고, 상기 기판(100) 상에 제1 도전형 반도체층(122)과 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120)을 형성할 수 있다.
이때, 상기 발광 구조물(120)과 기판(100) 사이에는 버퍼층(미도시)을 성장시킬 수 있는데, 재료의 격자 부정합 및 열 팽창 계수의 차이를 완화하기 위한 것이다. 상기 버퍼층의 재료는 3족-5족 화합물 반도체로 이루어 질 수 있으며, 예를 들어,, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다. 상기 버퍼층 위에는 언도프드(undoped) 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 발광 구조물(120)은, 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(122)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(112)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, 예를 들어, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
상기 제1 도전형 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(112)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.
상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
또한, 상기 제1 도전형 반도체층(122)는 베리어층(121)을 포함할 수 있다. 상기 베리어층(121)은 복수의 장벽층들 및 기저층들을 포함하여 구성될 수 있다.
이 때, 베리어층(121)은 장벽층/기저층의 페어 구조로 구성될 수 있으며, 페어 구조의 개수는 실시예에 따라 다양하게 설정될 수 있다.
상술한 바와 같이, 장벽층은 에너지 밴드갭이 제1 도전형 반도체층(122) 또는 제2 도전형 반도체층(126)을 구성하는 물질의 에너지 밴드갭보다 큰 값을 가지는 물질층으로 정의되며, 기저층은 에너지 밴드갭이 제1 도전형 반도체층(122) 또는 제2 도전형 반도체층(126)을 구성하는 물질의 에너지 밴드갭과 같거나 작은 값을 가지는 물질층으로 정의된다.
예를 들어, 장벽층/기저층은 AlGaN/GaN, InAlGaN/GaN, AlGaAs/GaAs(InGaAs), AlGaP/GaP(InGaP) 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다.
상기 베리어층(121)에 포함된 장벽층들 중 제1 구간에 포함된 장벽층들(201, 203, 205)은 에너지 밴드갭이 순차적으로 커지고, 제2 구간에 포함된 장벽층(207, 209, 211)들은 에너지 밴드갭이 순차적으로 작아질 수 있다. 즉, 제1 구간에 포함된 장벽층들(201, 203, 205)의 에너지 밴드갭은 계단식으로 커지고, 제2 구간에 포함된 장벽층(207, 209, 211)의 에너지 밴드갭은 계단식으로 작아질 수 있다.
예를 들어, 장벽층/기저층이 AlGaN/GaN으로 구성될 경우, 장벽층을 조성하는 Al의 농도를 조절하여 각 장벽층들의 에너지 밴드갭을 조절할 수 있다.
따라서, 상기 제1 구간 및 제2 구간에 포함된 장벽층들의 에너지밴드갭은 전체적으로 파라볼릭 형태를 가질 수 있다.
베리어층(121)은 장벽층/기저층의 페어 구조의 개수는 실시예에 따라 다양하게 설정될 수 있다. 예를 들어, 페어 구조의 개수는 40개 이하로 설정될 수 있다.
페어 구조의 개수가 많아져 베리어층(121)이 두꺼워지면 누설 전류는 감소되나, 동작 전압이 높아지는 단점이 있고, 페어 구조의 개수가 작아져 베리어층(121)이 얇아지면 동작 전압은 낮아지나, 누설 전류가 증가될 수 있는 단점이 있다.
또한, 각 장벽층의 두께는 전자 또는 정공이 터널링할 수 있는 두께로 설정될 수 있는데, 예를 들어, 0.1~ 100nm 범위 내에서 소정의 값으로 설정될 수 있다. 기저층의 두께 또한 동일 범위에서 소정의 값으로 설정될 수 있다.
따라서, 실시예의 베리어층(121)은 장벽층들의 에너지 밴드갭이 순차적으로 커지는 제1 구간 및 순차적으로 작아지는 제2 구간을 포함하여, 베리어층(121)을 구성하는 장벽층들의 에너지 밴드갭이 파라볼릭 형태로 구현되도록 함으로써, 베리어층(121)이 활성층에서 주입되는 정공의 베리어로써의 역할을 충실히 하도록 하면서, 제1 도전형 반도체층(122)으로부터 활성층(124)으로 주입되는 전자는 용이하게 통과하도록 하여, 동작 전압은 높아지지 않도록 하면서, 누설 전류를 방지할 수 있다.
상기 활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126)을 통해서 주입되는 캐리어(Carrier)가 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(114)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/ AlGaN/, InAlGaN/GaN , GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 좁은 밴드 갭을 갖는 물질로 형성될 수 있다.
상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 높은 밴드 갭을 가질 수 있다.
상기 제2 도전형 반도체층(126)은 제2 도전형 도펀트가 도핑된 3족-5족 화합물 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(126)이 P형 반도체층인 경우, 상기 제2 도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에서 상기 제1 도전형 반도체층(122)은 P형 반도체층, 상기 제2 도전형 반도체층(126)은 N형 반도체층으로 구현할 수 있다. 또한 상기 제2 도전형 반도체층(126) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 상기 제 2도전형 반도체층이 P형 반도체층일 경우 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광 구조물(110)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.
그리고, 도 5b에 도시된 바와 같이 제2 도전성 반도체층(126) 상에 보호층(180)을 적층한다. 여기서, 상기 보호층(180)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 보호층(180)은 실리콘 산화물(SiO2)층, 실리콘 질화물(Si3N4)층, 산화 티타늄(TiOx), 또는 산화 알루미늄(Al2O3)층으로 구성될 수 있다. 보호층(180)은 후술할 발광 구조물(120)의 식각 시, 보호층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다.
그리고, 보호층(180)을 식각하여 홈을 형성한다. 이러한 홈의 형성은 마스크를 이용한 건식 식각 등의 공정으로 이루어질 수 있다.
그리고, 도 5c에 도시된 바와 같이 형성된 홈에 위치한 제2 도전형 반도체층(126) 상에 오믹층(130) 및 반사층(140)을 적층한다.
이 때, 오믹층(130)은 약 200 옹스트롱의 두께로 적층될 수 있다. 상기 오믹층(130)은 투광성 전도층과 금속을 선택적으로 사용할 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다. 그리고, 상기 오믹층(1300)은 스퍼터링법이나 전자빔 증착법에 의하여 형성될 수 있다.
그리고, 상기 오믹층(130) 상에 반사층(140)을 약 2500 옹스르통의 두께로 형성할 수 있다. 상기 반사층(140)은 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 또는 Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다. 또는, 상기 금속 또는 합금과 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 구체적으로는, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등으로 적층될 수 있다. 알루미늄이나 은 등은 상기 활성층(124)에서 발생된 빛을 효과적으로 반사하여 발광소자의 광추출 효율을 크게 개선할 수 있다.
그리고, 도 5d에 도시된 바와 같이 상기 반사층 상에 도전층(170)를 형성한다. 상기 도전층(170)은 니켈(Ni-nickel), 백금(Pt), 티탄(Ti), 텅스텐(W) 바나듐(V), 철(Fe), 몰리브덴(Mo)로 구성되는 군으로부터 선택되는 물질 또는 이들이 선택적으로 포함된 합금으로 이루어질 수 있다.
이 때, 도전층(170)은 스퍼터링 증착 방법을 사용하여 형성할 수 있다. 스퍼터링 증착 방법을 사용할 경우, 이온화된 원자를 전기장에 의해 가속시켜, layer 3(170)의 소스 재료(source material)에 충돌시키면, 소스 재료의 원자들이 튀어나와 증착된다. 또한, 실시예에 따라 전기 화학적인 금속 증착 방법이나, 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수도 있다. 실시예에 따라 도전층(170)은 복수의 레이어로 형성될 수도 있다.
도전층(170)은 발광 구조물(120을 전체적으로 지지하여, 발광 소자의 제조 공정상 발생할 수 있는 기계적 손상(깨짐 또는 박리 등)을 최소화할 수 있는 효과가 있다.
그리고, 도전층(170) 상으로 상기 도전층(170)과 지지기판(160)의 결합을 위하여 결합층(150)을 형성할 수 있다. 결합층(150)은 예를 들어, 금(Au), 주석(Sn), 인듐(In), 은(Ag), 니켈(Ni), 나이오븀(Nb) 및 구리(Cu)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 형성될 수 있다.
그리고, 도 5e에 도시된 바와 같이. 결합층(150) 상으로 지지기판(160)을 형성할 수 있다.
상기 지지기판(160)은 몰리브덴(Mo), 실리콘(Si), 텅스텐(W), 구리(Cu) 및 알루미늄(Al)로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금으로 이루어질 수 있으며, 또한, 예를 들어, 금(Au), 구리합금(Cu Alloy), 니켈(Ni-nickel), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: GaN, Si, Ge, GaAs, ZnO, SiGe, SiC, SiGe, Ga2O3 등) 등을 선택적으로 포함할 수 있다. 상기 도전성 지지기판(160)을 형성시키는 방법은 전기화학적인 금속증착방법이나 유테틱 메탈을 이용한 본딩 방법 등을 사용할 수 있다.
실시예에 따라, 도전층(170)을 통해 제2 도전형 반도체층(126)로 정공이 주입되는 경우, 지지기판(160)은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 지지기판(160)은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
그리고, 도 5f에 도시된 바와 같이, 상기 기판(100)을 분리하다.
상기 기판(100)의 제거는 엑시머 레이저 등을 이용한 레이저 리프트 오프(Laser Lift Off: LLO)의 방법으로 할 수도 있으며, 건식 및 습식 식각의 방법으로 할 수도 있다.
레이저 리프트 오프법을 예로 들면, 상기 기판(100) 방향으로 일정 영역의 파장을 가지는 엑시머 레이저 광을 포커싱(focusing)하여 조사하면, 상기 기판(110)과 발광 구조물(120)의 경계면에 열 에너지가 집중되어 경계면이 갈륨과 질소 분자로 분리되면서 레이저 광이 지나가는 부분에서 순간적으로 기판(100)의 분리가 일어난다.
그리고, 도 5g에 도시된 바와 같이 발광 구조물(120)의 측면을 식각한다. 이 때, 엔드 포인트 디텍팅 방법에 의해 보호층(180)을 이루는 물질이 디텍트되면 식각을 멈추는 방법으로 상기 발광 구조물(120)의 측면 일부를 식각할 수 있다.
이 때, 식각되는 발광 구조물(120)의 하부에는 보호층(180)이 위치하도록 식각 위치를 조절할 수 있다.
보호층(180)은 발광 구조물(120)의 식각 시, 보호층(180) 하부에 위치한 구성들을 식각으로부터 보호하고, 발광 소자를 안정감있게 지지하여 제조 공정상 발생할 수 있는 손상으로부터 보호하는 효과가 있다.
그리고, 도 5h에 도시된 바와 같이 상기 제1 도전형 반도체층(122) 상에 요철부를 형성하여 광 적출 효율을 향상시킨다.
이 때, 상기 요철부는 드라이 에칭 공정을 사용하거나, PEC 방법이나 마스크를 형성한 후 에칭을 통하여 형성될 수도 있다. 상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있다.
일예로, 상기 요철부는 BCl 또는 Cl2를 이용한 드라이 에칭 공정을 통해 형성할 수 있다. 드라이 에칭 방법을 사용하는 경우, PEC 방법에 비해 제1 도전형 반도체층(122)의 두께를 감소시킬 수 있는 장점이 있다.
이러한 요철부는 활성층(124)에서 발광되어 제1 도전형 반도체층(122)으로 입사되는 빛의 입사각을 변화시켜 제1 도전형 반도체층(122) 표면에서의 전반사를 감소시킴으로써, 광추출 효과를 증대시킬 수 있고, 활성층(124)에서 발광된 빛이 이 발광구조물 내부에서 흡수되는 것을 감소시켜서 발광효율을 높일 수 있다.
요철부는 실시예에 따라 주기적 또는 비주기적으로 형성될 수 있으며, 요철 형상은 제한받지 않는다. 예를 들어, 요철 형상은 사각, 반구, 세모, 사다리꼴 등 단일 또는 복합적인 형태의 형상을 모두 포함한다.
상기 요철부는 습식 에칭 공정 또는 드라이 에칭 공정을 사용하거나, 습식 에칭 공정 및 드라이 에칭 공정을 모두 사용하여 형성할 수 있다.
상기 드라이 에칭 방법은 플래즈머 에칭, 스퍼터 에칭, 이온 에칭 등이 사용될 수 있으며, 습식 에칭 공정은 PEC(Photo Chemical Wet-etching) 공정 등이 사용될 수 있다.
이 때, PEC 공정의 경우, 식각액(가령, KOH)의 양과 GaN 결정성에 의한 식각 속도 차이 등을 조절함으로써, 미세 크기의 요철의 형상을 조절할 수 있다. 또한, 마스크를 형성한 후 에칭 공정을 수행하여, 요철 형상을 주기적으로 조정할 수도 있다.
그리고, 도 5h에 도시된 바와 같이 제1 도전형 반도체층((122) 상으로 제1 전극(190)을 형성할 수 있다. 상기 제1 전극(190)은 몰리브덴, 크롬(Cr), 니켈(Ni), 금(Au), 알루미늄(Al), 타이타늄(Ti), 백금(Pt), 바나듐(V), 텅스텐(W), 납(Pd), 구리(Cu), 로듐(Rh) 및 이리듐(Ir) 중에서 선택된 어느 하나의 금속 또는 상기 금속들의 합금으로 이루어진다.
그리고, 실시예에 따라 보호층(180), 발광구조물(120)의 측면, 제1 전극(190)의 적어도 일부 상으로 패시베이션층(Passivation layer)을 증착할 수 있다. 여기서, 상기 패시베이션층은 절연물질로 이루어질 수 있으며, 상기 절연물질은 비전도성인 산화물이나 질화물로 이루어질 수 있다. 일 예로서, 상기 패시베이션층은 실리콘 산화물(SiO2)층, 산화 질화물층, 산화 알루미늄층으로 이루어질 수 있다.
도 6은 발광 소자의 다른 실시예의 단면을 나타낸 도면이다.
도 6은 실시예의 베리어층(121)이 수평형 발광 소자에 적용되는 실시예를 도시한 도면이다. 도 6에 도시된 바와 같이 수평형 발광 소자는 지지기판(160), 베리어층(121)을 포함하는 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광 구조물(120), 제1 전극(190) 및 제2 전극(270)을 포함할 수 있다. 제1 도전형 반도체층(122) 상에 형성되는 제1 전극(190)은 발광 구조물(120)의 측면을 식각하여 제1 도전형 반도체층(122)을 노출시킨 후, 제1 도전형 반도체층(122) 상에 형성될 수 있다. 다른 각 구성요소들은 상술한 바와 같다.
도 7은 실시예의 발광 소자의 효과를 도시하는 도면이다.
도 7을 참조하면, 실시예의 발광 소자는 발광 소자의 동작 전압은 크게 증가시키지 않으면서, 누설 전류에 의한 역전압을 개선시킨다.
예를 들어, 종래 기술의 발광소자의 누설전류에 의한 역전압(701)에 비해 실시예의 발광소자의 누설전류에 의한 역전압(702)이 개선됨을 알 수 있다.
도 8은 발광소자 패키지의 일실시예를 나타낸 도면이다. 도 8에 도시된 바와 같이, 상술한 실시예들에 따른 발광 소자 패키지는 패키지 몸체(720)와, 상기 패키지 몸체(720)에 설치된 제1 전극층(711) 및 제2 전극층(712)과, 상기 패키지 몸체(720)에 설치되어 상기 제1 전극층(711) 및 제2 전극층(712)과 전기적으로 연결되는 실시예에 따른 발광 소자(700)와, 상기 발광 소자(700)를 포위하는 몰딩부(740)를 포함한다.
상기 패키지 몸체(720)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(700)의 주위에 경사면이 형성되어 광추출 효율을 높일 수 있다.
상기 제1 전극층(711) 및 제2 전극층(712)은 서로 전기적으로 분리되며, 상기 발광 소자(700)에 전원을 제공한다. 또한, 상기 제1 전극층(711) 및 제2 전극층(712)은 상기 발광 소자(700)에서 발생된 광을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(700)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(700)는 상기 패키지 몸체(720) 상에 설치되거나 상기 제1 전극층(711) 또는 제2 전극층(712) 상에 설치될 수 있다.
상기 발광 소자(700)는 상기 제1 전극층(711) 및 제2 전극층(712)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 발광 소자 패키지는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나를 하나 또는 복수개로 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 반도체 발광소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 9는 실시예들에 따른 발광소자를 포함하는 표시장치를 나타낸 도면이다.
도 9에 도시된 바와 같이, 본 실시예에 따른 표시장치(800)는 광원 모듈(830, 835)과, 바텀 커버(810) 상의 반사판(820)과, 상기 반사판(820)의 전방에 배치되며 상기 광원모듈에서 방출되는 빛을 표시장치 전방으로 가이드하는 도광판(840)과, 상기 도광판(840)의 전방에 배치되는 제1 프리즘시트(850)와 제2 프리즘시트(860)와, 상기 제2 프리즘시트(860)의 전방에 배치되는 패널(870)과 상기 패널(870)의 전반에 배치되는 컬러필터(880)를 포함하여 이루어진다.
광원 모듈은 기판(830) 상의 발광소자 패키지(835)를 포함하여 이루어진다. 상기 바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 상기 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있고, 상기 도광판(840)의 후면이나, 상기 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(840)은 발광소자 패키지 모듈에서 방출되는 빛을 산란시켜 그 빛이 액정 표시 장치의 화면 전영역에 걸쳐 균일하게 분포되도록 한다. 따라서, 도광판(840)은 굴절률과 투과율이 좋은 재료로 이루어지는데, 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 도광판이 생략되어 반사판(820)과 제1 프리즘 시트(850) 사이의 공간에서 빛이 전달되는 에어 가이드(Air Guide) 방식으로 구성될 수도 있다.
상기 제1 프리즘 시트(850)는 지지필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성되는데, 상기 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 상기 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
상기 제2 프리즘 시트(860)에서 지지필름 일면의 마루와 골의 방향은, 상기 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 광원 모듈과 반사시트로부터 전달된 빛을 상기 패널(870)의 전방향으로 고르게 분산하기 위함이다.
도시되지는 않았으나 상기 각각의 프리즘 시트 상에는 보호 시트가 구비될 수 있는데, 지지필름의 양면에 광확산성 입자와 바인더를 포함하는 보호층이 구비될 수 있다.
또한, 상기 프리즘층은 폴리우레탄, 스티렌부타디엔 공중합체, 폴리아크릴레이트, 폴리메타크릴레이트, 폴리메틸메타크릴레이트, 폴리에틸렌테레프탈레이트 엘라스토머, 폴리이소프렌, 폴리실리콘으로 구성되는 군으로부터 선택되는 중합체 재료로 이루어질 수 있다.
도시되지는 않았으나, 상기 도광판(840)과 제1 프리즘 시트(850) 사이에 확산시트가 배치될 수 있다. 상기 확산시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다.
상기 확산시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
상기 지지층은 메타크릴산-스틸렌 공중합체와 메타크릴산 메틸-스틸렌 공중합체가 혼합된 수지 100 중량부에 대하여, 1~10 마이크로 미터의 평균입경을 가진 실록산계 광확산제 0.1~10중량부, 1~10 마이크로 미터의 평균입경을 가진 아크릴계 광확산제 0.1~10중량부가 포함될 수 있다.
상기 제1 레이어와 제2 레이어는 메타크릴산 메틸-스틸렌 공중합체 수지 100 중량부에 대하여, 자외선 흡수제 0.01 ~ 1 중량부, 대전 방지제 0.001 ~ 10중량부로 포함될 수 있다.
상기 확산시트에서 상기 지지층의 두께는 100~10000 마이크로 미터이고, 상기 각각의 레이어의 두께는 10~1000 마이크로 미터일 수 있다.
본 실시예에서 상기 확산시트와 제1 프리즘시트(850)과 제2 프리즘시트(860)가 광학시트를 이루는데, 상기 광학시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
상기 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 디스플레이 장치가 구비될 수 있다.
상기 패널(870)은, 유리 바디 사이에 액정이 위치하고 빛의 편광성을 이용하기 위해 편광판을 양 유리바디에 올린 상태로 되어있다. 여기서, 액정은 액체와 고체의 중간적인 특성을 가지는데, 액체처럼 유동성을 갖는 유기분자인 액정이 결정처럼 규칙적으로 배열된 상태를 갖는 것으로, 상기 분자 배열이 외부 전계에 의해 변화되는 성질을 이용하여 화상을 표시한다.
표시장치에 사용되는 액정 표시 패널은, 액티브 매트릭스(Active Matrix) 방식으로서, 각 화소에 공급되는 전압을 조절하는 스위치로서 트랜지스터를 사용한다.
상기 패널(870)의 전면에는 컬러 필터(880)가 구비되어 상기 패널(870)에서 투사된 빛을, 각각의 화소마다 적색과 녹색 및 청색의 빛만을 투과하므로 화상을 표현할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 기판 120 : 발광구조물
121 : 베리어층 122 : 제1 도전형 반도체층
124 : 활성층 126 : 제2 도전형 반도체층
130 : 오믹층 140 : 반사층
150 : 결합층 160 : 지지기판
170 : 도전층 180: 보호층
190 : 제1 전극 270 : 제2 전극
700 : 발광소자 711 : 제1 전극층
712 : 제2 전극층 720 : 패키지 몸체
740 : 몰딩부

Claims (10)

  1. 양자 장벽 및 양자 우물을 포함하는 활성층;
    상기 활성층의 일측에 배치되는 제1 도전형 반도체층; 및
    상기 활성층의 타측에 배치되는 제2 도전형 반도체층을 포함하고,
    상기 제1 도전형 반도체층 또는 상기 제2 반도체층은 베리어층을 포함하고,
    상기 베리어층은 복수의 장벽층들 및 상기 장벽층들 사이에 배치되는 기저층을 포함하고, 상기 장벽층들은 에너지 밴드갭이 증가하는 제1 구간 및 에너지 밴드갭이 감소하는 제2 구간을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 베리어층은 상기 장벽층/기저층의 페어 구조를 가지며, 상기 장벽층/기저층의 페어 구조는 40개 이하로 설정되는 발광 소자.
  3. 제1항에 있어서,
    상기 베리어층의 장벽층 또는 기저층의 두께는 0.1~ 100nm 범위에서 소정의 값으로 설정되는 발광 소자.
  4. 제1항에 있어서,
    상기 베리어층은 상기 장벽층/기저층의 페어구조를 가지며, AlGaN/GaN, InAlGaN/GaN, AlGaAs/GaAs(InGaAs), AlGaP/GaP(InGaP) 중 적어도 어느 하나 이상의 페어 구조로 형성되는 발광 소자.
  5. 제4항에 있어서,
    상기 베리어층의 상기 장벽층/기저층 페어 구조는 AlGaN/GaN의 페어 구조로 형성되고, 상기 장벽층은 AlxGa(1-x)N (0≤x≤0.3)로 설정되는 발광 소자.
  6. 제1항에 있어서,
    상기 제1 구간에 포함된 복수의 장벽층들의 에너지 밴드갭은 계단식으로 증가하고, 상기 제2 구간에 포함된 복수의 장벽층들의 에너지 밴드갭은 계단식으로 감소하는 발광 소자.
  7. 제1항에 있어서,
    상기 베리어층의 장벽층들 각각의 에너지 밴드갭은 상기 양자 장벽의 에너지 밴드갭 보다 큰 발광 소자.
  8. 제1항에 있어서,
    상기 베리어층은 초격자구조를 포함하는 발광소자.
  9. 제1항에 있어서,
    상기 베리어층은 n형 반도체층에 포함되는 발광소자.
  10. 제1항에 있어서,
    상기 활성층과 상기 제1 도전형반도체층 또는 제2 도전형 반도체층 사이에 전자차단층을 더 포함하는 발광소자.
KR1020110085987A 2011-08-26 2011-08-26 발광소자 KR101854851B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110085987A KR101854851B1 (ko) 2011-08-26 2011-08-26 발광소자
US13/367,829 US8669545B2 (en) 2011-08-26 2012-02-07 Light emitting device having sub barrier layers with varying energy bands, light emitting device package and lighting system including the light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110085987A KR101854851B1 (ko) 2011-08-26 2011-08-26 발광소자

Publications (2)

Publication Number Publication Date
KR20130022938A true KR20130022938A (ko) 2013-03-07
KR101854851B1 KR101854851B1 (ko) 2018-06-14

Family

ID=46126007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110085987A KR101854851B1 (ko) 2011-08-26 2011-08-26 발광소자

Country Status (2)

Country Link
US (1) US8669545B2 (ko)
KR (1) KR101854851B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150088581A (ko) * 2014-01-24 2015-08-03 엘지이노텍 주식회사 발광 소자

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014080874A1 (ja) * 2012-11-22 2014-05-30 信越化学工業株式会社 複合基板の製造方法及び複合基板
KR102075644B1 (ko) * 2013-06-14 2020-02-10 엘지이노텍 주식회사 발광소자 및 조명시스템
KR20150025231A (ko) * 2013-08-28 2015-03-10 서울반도체 주식회사 광원 모듈 및 그 제조 방법, 및 백라이트 유닛
JP2021034497A (ja) 2019-08-22 2021-03-01 株式会社東芝 半導体発光デバイス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080010136A (ko) * 2006-07-26 2008-01-30 엘지전자 주식회사 질화물계 발광 소자
KR100924454B1 (ko) * 2009-02-06 2009-11-03 갤럭시아포토닉스 주식회사 발광 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4119158B2 (ja) * 2002-04-23 2008-07-16 三菱電機株式会社 傾斜状多重量子バリアを用いた半導体発光素子
KR100674862B1 (ko) * 2005-08-25 2007-01-29 삼성전기주식회사 질화물 반도체 발광 소자
KR100703096B1 (ko) * 2005-10-17 2007-04-06 삼성전기주식회사 질화물 반도체 발광 소자
KR101018088B1 (ko) * 2008-11-07 2011-02-25 삼성엘이디 주식회사 질화물 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080010136A (ko) * 2006-07-26 2008-01-30 엘지전자 주식회사 질화물계 발광 소자
KR100924454B1 (ko) * 2009-02-06 2009-11-03 갤럭시아포토닉스 주식회사 발광 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150088581A (ko) * 2014-01-24 2015-08-03 엘지이노텍 주식회사 발광 소자

Also Published As

Publication number Publication date
US20120132890A1 (en) 2012-05-31
US8669545B2 (en) 2014-03-11
KR101854851B1 (ko) 2018-06-14

Similar Documents

Publication Publication Date Title
JP5971917B2 (ja) 発光素子及び該発光素子を含む映像表示装置
KR20130038465A (ko) 발광소자
US20110317433A1 (en) Light emitting device and method for fabricating the same
KR20130137771A (ko) 발광소자
KR101854851B1 (ko) 발광소자
KR101883840B1 (ko) 발광소자
KR20130128527A (ko) 발광소자
EP2375457A2 (en) Light emitting device with a monolithic re-emission layer
KR101797598B1 (ko) 발광소자
KR20130023939A (ko) 발광소자
KR20130065096A (ko) 발광 소자
KR101863871B1 (ko) 발광소자
KR101874573B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20130022633A (ko) 발광소자
KR20120069212A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20120078047A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101983773B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20130101221A (ko) 발광소자
KR101103676B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
KR20130065094A (ko) 발광 소자
KR20130057136A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20130058234A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20130065095A (ko) 발광 소자
KR20130064249A (ko) 발광 소자
KR20120078049A (ko) 발광소자 및 그 발광 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right