KR20130021073A - 입체 영상 표시장치 - Google Patents

Abstract

본 발명의 입체 영상 표시장치는 디지털 비디오 데이터를 고전위 전원전압으로부터 분압된 감마보상전압으로 변환하여 데이터전압을 출력하고, 2D 모드에서 2D 영상의 데이터전압을 액정표시패널의 데이터라인들에 공급하고 3D 모드에서 3D 영상의 데이터 전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 상기 2D 모드와 상기 3D 모드에서 게이트 로우 전압과 게이트 하이 전압 사이에서 스윙하는 게이트펄스를 액정표시패널의 게이트라인들에 순차적으로 공급하는 게이트 구동회로; 및 상기 3D 구동전압을 상기 공통 게이트라인에 공급하여 상기 액티브 블랙 스트라이프의 전압을 블랙 계조 전압까지 방전시키는 3D 구동전압 발생회로를 포함한다. 상기 3D 구동전압 발생회로는 연산 증폭기를 포함한 전압 보상회로를 이용하여 상기 공통전압이나 그 공통전압과 유사한 전압의 감마보상전압을 높이거나, 분압회로를 이용하여 상기 고전위 전원전압과 상기 게이트 하이 전압을 분압하여 상기 3D 구동전압을 발생한다.

Description

입체 영상 표시장치{STEREOSCOPIC IMAGE DISPLAY}

본 발명은 입체 영상 표시장치에 관한 것이다.

입체 영상 표시장치는 양안시차방식(stereoscopic techniquae) 또는 복합시차지각방식(autostereoscopic technique)을 이용하여 입체 영상 즉, 3차원(3D) 영상을 구현한다. 양안시차방식은 입체 효과가 큰 좌우 눈의 시차 영상을 이용하며, 안경방식과 무안경방식이 있고 두 방식 모두 실용화되고 있다. 안경 방식은 직시형 표시소자나 프로젝터에 좌우 시차 영상의 편광 방향을 바꿔서 또는 시분할 방식으로 표시하고, 편광 안경 또는 액정셔터 안경을 사용하여 입체 영상을 구현한다. 무안경 방식은 일반적으로 좌우 시차 영상의 광축을 분리하기 위한 패럴렉스 베리어 등의 광학판을 표시 화면의 앞에 설치하는 방식이다.

안경 방식의 입체 영상 표시장치는 편광 안경 방식과 셔터 안경 방식으로 나뉘어진다. 편광 안경 방식은 표시패널에 패턴 리타더(Patterned retarder)와 같은 편광 분리 소자를 합착하여야 한다. 패턴 리타더는 표시패널에 표시되는 좌안 영상과 우안 영상의 편광을 분리한다. 시청자는 편광 안경 방식의 입체 영상 표시장치에서 입체 영상을 감상할 때 편광 안경을 착용하여 편광 안경의 좌안 필터를 통해 좌안 영상의 편광을 보게 되고, 편광 안경의 우안 필터를 통해 우안 영상의 편광을 보게 되므로 입체감을 느낄 수 있다.

기존의 편광 안경 방식의 입체 영상 표시장치에서 표시패널은 액정표시패널로 적용될 수 있다. 액정표시패널의 상부 유리기판 두께와 상부 편광판의 두께로 인하여 액정표시패널의 픽셀 어레이와 패턴 리타더 간의 시차(parallax)에 의해 상하 시야각이 나쁘다. 시청자가 액정표시패널의 정면 보다 높거나 낮은 상하 시야각에서 편광 안경 방식의 입체 영상 표시장치에 표시된 입체 영상을 감상하면 단안(좌안 또는 우안)으로 볼 때 좌안 및 우안 영상이 겹쳐 보이는 3D 크로스토크를 느낄 수 있다.

편광 안경 방식의 입체 영상 표시장치에서 상하 시야각의 3D 크로스토크 문제를 해결하기 위하여, 일본 공개특허공보 제2002-185983호 등에서는 입체 영상 표시장치의 패턴 리타더(또는 3D 필름)에 블랙 스트라이프를 형성하는 방법을 제안한 바 있다. 이와 다른 방법으로, 액정표시패널에 형성된 블랙 매트릭스의 폭을 증가시킬 수 있다. 그런데, 패턴 리타더에 블랙 스트라이프를 형성하면 2D/3D 영상에서 휘도가 저하될 뿐만 아니라 블랙 매트릭스와 블랙 스트라이프의 상호 작용으로 인하여 모아레(Moire)를 유발할 수 있다. 블랙 매트릭스의 폭을 증가시키는 방법은 개구율을 떨어 뜨려 2D/3D 영상에서 휘도를 저하시킨다.

본원 출원인은 일본 공개특허공보 제2002-185983호에 개시된 입체 영상 표시장치의 문제점들을 해결하기 위하여, 표시패널의 픽셀들 각각을 2 개로 분할하고 그 중 어느 하나를 메인 픽셀부로 제어하고 다른 하나를 액티브 블랙 스트라이프(Active Black Stripe)로 제어하는 기술을 대한민국 특허출원 제10-2009-0033534호(2009. 04. 17), 미합중국 특허 출원 12/536,031(2009. 08. 05.) 등에서 제안한 바 있다. 메인 픽셀부에는 2D 모드에서 2D 영상의 데이터가 기입되고 3D 모드에서 3D 영상의 데이터가 기입된다. 액티브 블랙 스트라이프에는 2D 모드에서 2D 영상의 데이터가 기입된다. 반면에, 액티브 블랙 스트라이프는 3D 모드에서 블랙 계조나 그와 가까운 저계조를 표시하여 상하 시야각을 넓히기 위한 블랙 스트라이프 역할을 한다.

본원 출원인에 의해 제안된 입체 영상 표시장치는 픽셀들 각각을 2 분할하고 2D 모드에서 분할된 픽셀들 각각에 2D 영상을 기입하여 2D 영상의 휘도 저하를 방지할 수 있고, 3D 영상에서 상하 시야각을 확대하여 2D 영상과 3D 영상 모두에서 시인성을 개선할 수 있는 등 기존의 입체 영상 표시장치에 비하여 탁월한 표시품질을 구현할 수 있다. 액티브 블랙 스트라이프는 박막트랜지스터(Thin Film Transistor, 이하 "TFT"라 함)와 액정셀을 포함할 수 있다.

본원 출원인에 의해 기 제안된 액티브 블랙 스트라이프 기술은 3D 모드에서 블랙 계조 또는 저계조 전압까지 액정셀의 전압을 방전시켜야 한다. 이를 위하여, 액티브 블랙 스트라이프에 포함된 TFT의 게이트에는 액티브 블랙 스트라이프의 계조가 블랙 계조 또는 원하는 저계조에 도달할 때까지 일정한 전압이 인가되어야 한다. 그런데, 액티브 블랙 스트라이프의 TFT를 구동하기 위한 게이트 전압이 메인 픽셀부의 TFT를 구동하기 위한 게이트 하이 전압과 다르면, 액티브 블랙 스트라이프의 TFT를 구동하기 위하여 기존의 게이트 하이 전압과 다른 게이트 전압을 생성하는 파워 IC(Integrated Circuit)가 새로 개발되어야 한다. 입체 영상 표시장치는 액정표시패널의 구동 전압들을 생성하기 위한 파워 IC를 포함하는데, 액티브 블랙 스트라이프의 TFT를 구동하기 위한 파워 IC를 추가하면 회로 비용이 큰 폭으로 상승된다.

본 발명은 액티브 블랙 스트라이프의 TFT를 구동하기 위한 전원 회로를 최소의 회로 구성으로 구현할 수 있는 입체 영상 표시장치를 제공한다.

본 발명의 입체 영상 표시장치는 데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 공통전압이 공급되는 공통전극, 3D 구동전압이 공급되는 공통 게이트라인, 및 다수의 픽셀들을 포함하고, 상기 픽셀들 각각이 메인 픽셀부 및 액티브 블랙 스트라이프로 분할된 액정표시패널; 디지털 비디오 데이터를 고전위 전원전압으로부터 분압된 감마보상전압으로 변환하여 데이터전압을 출력하고, 2D 모드에서 2D 영상의 데이터전압을 상기 데이터라인들에 공급하고 3D 모드에서 3D 영상의 데이터 전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 상기 2D 모드와 상기 3D 모드에서 게이트 로우 전압과 게이트 하이 전압 사이에서 스윙하는 게이트펄스를 상기 게이트라인들에 순차적으로 공급하는 게이트 구동회로; 및 상기 3D 구동전압을 상기 공통 게이트라인에 공급하여 상기 액티브 블랙 스트라이프의 전압을 블랙 계조 전압까지 방전시키는 3D 구동전압 발생회로를 포함한다.

상기 3D 구동전압 발생회로는 연산 증폭기를 포함한 전압 보상회로를 이용하여 상기 공통전압이나 그 공통전압과 유사한 전압의 감마보상전압을 높이거나, 분압회로를 이용하여 상기 고전위 전원전압과 상기 게이트 하이 전압을 분압하여 상기 3D 구동전압을 발생한다.

상기 3D 구동전압은 상기 공통전압 보다 높고 상기 게이트 하이 전압 보다 낮은 전압이다.

본 발명은 연산 증폭기를 포함한 전압 보상회로를 이용하여 공통전압이나 그 공통전압과 유사한 전압의 감마보상전압을 높이거나, 분압회로를 이용하여 고전위 전원전압과 게이트 하이 전압을 분압하여 3D 구동전압을 발생한다. 그 결과, 본 발명의 입체 영상 표시장치는 액티브 블랙 스트라이프의 TFT를 구동하기 위한 3D 구동전압을 최소의 회로 구성으로 구현할 수 있으므로 액티브 블랙 스트라이프의 TFT를 구동하기 위한 전원을 생성하기 위하여 별도의 파워 IC를 개발할 필요가 없다.

도 1은 본 발명의 실시예에 따른 입체 영상 표시장치를 개략적으로 보여 주는 도면이다.
도 2는 도 1에 도시된 입체 영상 표시장치의 구동 회로들을 보여 주는 블록도이다.
도 3은 도 1에 도시된 액정표시패널의 픽셀 어레이를 간략히 보여 주는 등가 회로도이다.
도 4는 도 3에서 1 서브 픽셀을 확대하여 보여 주는 회로도이다.
도 5는 게이트 펄스, 3D 구동전압, 데이터 전압, 액정셀 전압, 및 제3 TFT의 게이트 전압을 보여 주는 파형도이다.
도 6은 2D 모드에서 액티브 블랙 스트라이프의 동작을 보여 주는 도면이다.
도 7은 3D 모드에서 액티브 블랙 스트라이프의 동작을 보여 주는 도면이다.
도 8은 3D 구동전압에 따른 액티브 블랙 스트라이프의 휘도 변화를 보여 주는 그래프이다.
도 9는 본 발명의 실시예에 따른 프로그래머블 감마 IC와 3D 구동전압 발생회로를 보여 주는 블록도이다.
도 10은 도 9에 도시된 3D 구동전압 발생회로를 상세히 보여 주는 회로도이다.
도 11은 본 발명의 실시예에 따른 직류-직류 변환기와 3D 구동전압 발생회로를 보여 주는 블록도이다.
도 12는 도 11에 도시된 3D 구동전압 발생회로를 상세히 보여 주는 회로도이다.
도 13은 GIP 회로를 포함한 액정표시장치의 일예를 보여 주는 블록도이다.
도 14는 도 13에 도시된 레벨 시프터의 입출력신호를 보여 주는 도면이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

본 발명의 입체 영상 표시장치는 액정표시장치 기반으로 구현될 수 있다. 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 도면에서 생략된 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

도 1 내지 도 4를 참조하면, 본 발명의 실시예에 따른 입체 영상 표시장치는 액정표시패널(100), 패턴 리타더(300), 편광 안경(310) 등을 포함한다.

액정표시패널(100)은 2D 모드에서 2D 영상을 표시하고, 3D 모드에서 3D 영상을 표시한다. 액정표시패널(100)은 두 장의 유리 기판들 사이에 형성된 액정층을 포함한다. 액정표시패널(100)은 데이터 라인들(DL)과 게이트 라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 픽셀들을 포함한다.

액정표시패널(100)의 TFT 어레이 기판에는 데이터 라인들(D1~Dm), 게이트 라인들(G1~Gn), 공통 게이트라인(G3d), 박막트랜지스터(Thin Film Transistor, 이하 "TFT"라 함)(T1~T3), 화소전극(PIX1, PIX2), 공통전극(COM1, COM2), 공통전극(COM1, COM2)과 연결된 공통전압 공급라인(COM), 스토리지 커패시터(Storage Capacitor, Cst) 등이 형성된다.

액정표시패널(100)의 컬러 필터 어레이 기판 상에는 블랙 매트릭스, 컬러 필터 등이 형성된다. 컬러 필터 어레이 기판 상에는 상판 공통전극이 형성될 수 있다.

액정표시패널(100)의 TFT 어레이 기판과 컬러 필터 어레이 기판 각각에는 도시하지 않은 편광판이 접착된다. TFT 어레이 기판과 컬러 필터 어레이 기판 각각에서 액정과 접하는 면에는 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. TFT 어레이 기판과 컬러필터 어레이 기판사이에는 액정층의 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서가 형성된다.

액정표시패널(100)은 전술한 구조에 한정되지 않고 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식이나 IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식으로 구현될 수 있고 나아가, 공지된 어떠한 액정 모드로도 구현될 수 있다.

액정표시패널(100)의 픽셀들 각각은 액정셀을 포함하고, 적색(Red) 서브 픽셀, 녹색(Green) 서브 픽셀 및 청색(Blue) 서브 픽셀로 나뉘어질 수 있다. 서브 픽셀들은 RGB 서브픽셀들에 한정되지 않는다. 예를 들어, 픽셀들은 화이트(White), 엘로우(Yellow), 시안(Cyan), 마젠타(Magenta) 색의 서브픽셀들 중 하나 이상을 더 포함할 수 있다.

서브 픽셀들(PIX) 각각은 메인 픽셀부(도 3 및 도 4의 MP)와, 액티브 블랙 스트라이프(도 3 및 도 4의 AB)를 포함한다. 메인 픽셀부(MP)는 2D 모드에서 2D 영상의 비디오 데이터를 표시하고, 3D 모드에서 3D 영상의 비디오 데이터를 표시한다. 이에 비하여, 액티브 블랙 스트라이프(AB)는 2D 모드에서 2D 영상의 비디오 데이터를 표시하는 픽셀 역할을 하는 반면, 3D 모드에서 블랙 계조나 그와 가까운 저계조를 표시하여 상하 시야각을 넓히기 위한 블랙 스트라이프 역할을 한다. 따라서, 액티브 블랙 스트라이프(AB)는 2D 모드에서 2D 영상의 개구율과 휘도를 높이고 3D 모드에서 3D 영상의 상하 시야각을 확대한다.

1 서브 픽셀 내에서 메인 픽셀부(MP)와 액티브 블랙 스트라이프(AB)의 크기와 형태는 패널 구동 특성, 표시 영상의 휘도, 3D 영상의 시야각, 응용 제품 특성 등을 고려하여 적절히 변경될 수 있다.

패턴 리타더(300)는 액정표시패널(100)의 상부 편광판에 접착된다. 패턴 리타더(300)는 액정표시패널(100)의 픽셀 어레이에서 기수 번째 라인과 대향하는 제1 위상 지연 패턴(300a)과, 액정표시패널(100)의 픽셀 어레이에서 우수 번째 라인과 대향하는 제2 위상 지연 패턴(300b)을 포함한다. 제1 위상 지연 패턴(300a)과 제2 위상 지연 패턴(300b)의 광축은 서로 직교한다. 제1 위상 지연 패턴(300a)과 제2 위상 지연 패턴(300b) 각각은 입사광의 위상을 1/4 파장 만큼 지연시키는 복굴절 매질로 구현될 수 있다. 패턴 리타더(300)는 유리 기판 기반의 글라스 패턴 리타더(Glass Patterned Retarder, GPR) 또는, 필름 기판 기반의 필름 패턴 리타더(Film Patterned Retarder, FPR)로 구현될 수 있다. 최근에는 글라스 패턴 리타더에 비하여 액정표시패널(100)의 두께, 무게, 가격 등을 줄일 수 있는 필름 패턴 리타더가 선호되고 있다.

액정표시패널(100)의 표시화면에서 기수 번째 라인은 좌안 영상을 표시할 수 있고 우수 번째 라인은 우안 영상을 표시할 수 있다. 이 경우에, 픽셀 어레이의 기수 번째 라인에 표시된 좌안 영상의 빛은 상부 편광판을 선편광으로 통과하여 패턴 리타더(300)의 제1 위상 지연 패턴(300a)에 입사된다. 픽셀 어레이의 우수 번째 라인에 표시된 우안 영상의 빛은 상부 편광판을 선편광으로 통과하여 제2 위상 지연 패턴(300b)에 입사된다. 좌안 영상의 선평광과 우안 영상의 선편광은 상부 편광판을 통과하여 동일한 광축을 갖는 선편광으로 패턴 리타더(300)에 입사된다. 상부 편광판을 통해 패턴 리타더(300)에 입사되는 좌안 영상의 선편광은 패턴 리타더(300)의 제1 위상 지연 패턴(300a)의 위상차값 만큼 위상 지연되어 제1 위상 지연 패턴(300a)을 통과한 후에 좌원편광(또는 우원편광)으로 변하게 된다. 상부 편광판을 통해 패턴 리타더(300)에 입사되는 우안 영상의 선편광은 제2 위상 지연 패턴(300b)의 위상차값만큼 위상 지연되어 제2 위상 지연 패턴(300b)을 통과한 후에 우원편광(또는 좌원편광)으로 변하게 된다.

편광 안경(310)의 좌안 편광 필터는 좌원편광만을 통과시키고, 우안 편광 필터는 우원편광만을 통과시킨다. 따라서, 3D 모드에서 시청자가 편광 안경(310)을 착용하면, 시청자는 좌안으로 좌안 영상이 표시되는 픽셀들만 보고, 우안으로 우안 영상이 표시되는 픽셀만 볼 수 있으므로 양안시차로 인한 입체감을 느끼게 된다.

본 발명의 입체 영상 표시장치는 데이터 구동회로(102), 게이트 구동회로(103), 3D 구동전압 발생회로(106), 직류-직류 변환기(DC-DC Converter, 107), 데이터 포맷터(105), 타이밍 콘트롤러(101) 등을 포함한다.

데이터 구동회로(102)의 소스 드라이브 IC(Integrated Circuit)들 각각은 시프트 레지스터(Shift register), 래치(Latch), 디지털-아날로그 변환기(Digital to Analog convertor, DAC), 출력 버퍼(Output buffer) 등을 포함한다. 소스 드라이브 IC는 타이밍 콘트롤러(101)의 제어 하에 2D/3D 영상의 디지털 비디오 데이터(RGB)를 래치한다. 소스 드라이브 IC는 극성제어신호(POL)에 응답하여 디지털 비디오 데이터(RGB)를 아날로그 정극성 감마보상전압과 부극성 감마보상전압으로 변환하여 데이터전압의 극성을 반전시킨다. 도 9와 같은 프로그래머블 감마 IC(Programmablc gamma IC)(90)는 감마보상전압들(또는 감마기준전압들 OUT1~OUT16)을 발생한다. 프로그래머블 감마 IC(Programmablc gamma IC)(90)로부터 출력된 감마보상전압들(OUT1~OUT16)은 소스 드라이브 IC들 내의 분압회로에 의해 각 계조별 정극성/부극성 감마보상전압으로 분압된다. 소스 드라이브 IC들은 소스 출력 인에이블신호(SOE)에 응답하여 정극성/부극성 데이터전압을 데이터 라인들(D1~Dm)로 출력한다. 소스 드라이브 IC들은 2D 모드에서 좌안 영상과 우안 영상의 구분이 없는 2D 영상의 데이터전압들을 출력한다. 소스 드라이브 IC들은 3D 모드에서 좌안 영상의 데이터전압과 우안 영상의 데이터전압을 데이터 라인들(D1~Dm)에 공급한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 액정표시패널(100)의 데이터라인들(DL)에 접속될 수 있다.

게이트 구동회로(103)는 시프트 레지스터(Shift register), 레벨 쉬프터(Level shifter) 등을 포함한다. 게이트 구동회로(103)는 2D 모드와 3D 모드에서 같은 방법으로 타이밍 콘트롤러(101)의 제어 하에 2D 영상 또는 3D 영상의 데이터전압(Vdata)과 동기되는 게이트펄스(또는 스캔펄스)를 게이트 라인들(G1~Gn)에 순차적으로 공급한다. 게이트펄스는 게이트 로우 전압(VGL)과 게이트 하이 전압(VGH) 사이에서 스윙한다. 게이트 구동회로(103)는 TAB 공정을 통해 액정표시패널(100)의 게이트라인들(G1~Gn)에 연결되거나 GIP(Gate In Panel) 공정으로 액정표시패널(100)의 TFT 어레이 기판 상에 직접 형성될 수 있다.

3D 구동전압 발생회로(106)는 도 5와 같은 3D 구동전압(Vso)을 발생하여 3D 모드에서 그 3D 구동전압(Vso)을 공통 게이트라인(G3d)에 공급한다. 3D 구동전압 발생회로(106)는 별도의 파워 IC로 구현되지 않고 액정표시패널(100)의 구동전압을 발생하는 기존의 전원회로 예를 들어, 직류-직류 변환기(107), 도 9와 같은 프로그래머블 감마 IC(90), 도 13 및 도 14와 같은 레벨 시프터(Level shifter)(150)의 출력 전압을 조정함으로써 3D 구동전압(Vso)을 발생할 수 있다.

직류-직류 변환기(107)는 직류 입력 전압(Vin)을 입력 받아 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), 제1 고전위 전원전압(VDD), 제2 고전위 전원전압(HVDD) 등 액정표시패널(100)의 구동전압을 발생한다. 제1 및 제2 고전위 전원전압(VDD, HVDD)은 액정표시패널(100)의 데이터라인에 공급되는 최상위 데이터전압과 같은 전압이다. 제2 고전위 전원전압(HVDD)은 제1 고전위 전원전압(VDD) 까지 필요없는 감마보상전압이 필요한 경우에 이용되는 최상위 감마보상전압이다. 제1 고전위 전원전압(VDD)은 대략 16V이고, 제2 고전위 전원전압(HVDD)은 대략 8V이다. 프로그래머블 감마 IC(90)는 제1 고전위 전원전압(VDD)이나 제2 고전위 전원전압(HVDD)을 분압하여 데이터 구동회로(102)에 공급될 감마보상전압들(OUT1~OUT16)을 출력한다. 공통전압(Vcom)은 직류-직류 변환기(107), 프로그래머블 감마 IC(90) 또는 도 14에 도시된 레벨 시프터로부터 발생될 수 있다.

데이터 포맷터(105)는 호스트 시스템(104)으로부터 입력되는 3D 영상 데이터를 입력 받아 좌안 영상 데이터와 우안 영상 데이터를 라인별로 분리하여 타이밍 콘트롤러(101)에 전송한다. 데이터 포맷터(105)는 2D 모드에서 호스트 시스템(104)으로부터 입력되는 2D 영상 데이터를 그대로 타이밍 콘트롤러(101)로 전송한다.

타이밍 콘트롤러(101)는 데이터 포맷터(105)를 통해 호스트 시스템(104)으로부터 입력되는 수직 동기신호(Vsync),수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(102)와 게이트 구동회로(103)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다.

타이밍 제어신호들은 게이트 구동회로(103)의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호와, 데이터 구동회로(102)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다. 타이밍 콘트롤러(101)는 호스트 시스템(104)으로부터 모드신호(Mode)를 입력 받아 2D/3D 모드의 동작 상태를 스위칭하기 위한 모드 스위칭 신호(2D/3D)를 발생할 수 있다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 게이트 구동회로(103)의 스타트 동작 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 시프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(103)의 출력 타이밍을 제어한다. 게이트 타이밍 제어신호는 2D 모드와 3D 모드에서 발생된다.

데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(102)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 스타트 펄스(SSP)를 쉬프트시키기 위한 클럭신호로서, 데이터의 샘플링 타이밍을 제어한다. 극성제어신호(POL)는 데이터 구동회로(102)로부터 출력되는 데이터전압의 극성 반전 타이밍을 제어한다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(102)의 데이터 전압 출력 타이밍과 차지 쉐어링(Charge sharing) 타이밍을 제어한다. 데이터 구동회로(102)에 입력될 디지털 비디오 데이터가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

타이밍 콘트롤러(101)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 양의 정수) Hz의 프레임 주파수로 구동회로들(102, 103)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.

호스트 시스템(104)은 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 2D/3D 영상 데이터와 타이밍신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(101)에 공급한다. 호스트 시스템(104)은 2D 모드와 3D 모드를 지시하는 모드신호(Mode)를 타이밍 콘트롤러(101)에 공급한다. 호스트 시스템(104)은 데이터 포맷터(105)를 통해 2D/3D 영상 데이터와 타이밍 신호들을 타이밍 콘트롤러(101)에 공급한다.

사용자는 사용자 입력장치(110)를 통해 2D 모드와 3D 모드를 선택할 수 있다. 사용자 입력장치(110)는 액정표시패널(100) 상에 접착되거나 내장된 터치 스크린, 온 스크린 디스플레이(On screen display, OSD), 키보드, 마우스, 리모트 콘트롤러(Remote controller) 등을 포함한다.

호스트 시스템(104)은 사용자 입력장치(110)를 통해 입력되는 사용자 데이터에 응답하여 2D 모드 동작과 3D 모드 동작을 전환할 수 있다. 호스트 시스템(104)은 입력 영상의 데이터에 인코딩된 2D/3D 식별 코드 예를 들면, 디지털 방송 규격의 EPG(Electronic Program Guide) 또는 ESG(Electronic Service Guide)에 코딩될 수 있는 2D/3D 식별코드를 검출하여 2D 모드와 3D 모드를 구분할 수 있다.

도 3 및 도 4는 액정표시패널(100)의 픽셀 어레이를 등가 회로도들이다.

도 3 및 도 4를 참조하면, 메인 픽셀부(MP)는 제1 TFT(T1), 제1 액정셀(Clc1), 및 제1 스토리지 커패시터(Cst1)를 포함한다.

제1 TFT(T1)는 게이트라인(G1)으로부터의 게이트펄스에 응답하여 데이터라인(D1)으로부터의 데이터전압을 제1 액정셀(Clc1)과 제1 스토리지 커패시터(Cst1)에 공급한다. 제1 TFT(T1)의 게이트전극은 게이트라인(G1)에 접속된다. 제1 TFT(T1)의 드레인전극은 데이터라인(D1)에 접속되고, 그 소스전극은 제1 액정셀(Clc1)의 화소전극(PIX1)과 제1 스토리지 커패시터(Cst1)의 제1 전극에 접속된다.

제1 액정셀(Clc1)은 2D 모드에서 제1 TFT(T1)를 통해 화소전극(PIX1)에 공급된 2D 영상의 데이터전압을 충전하여 2D 영상의 데이터를 표시한다. 제1 액정셀(Clc1)은 3D 모드에서 제1 TFT(T1)를 통해 화소전극(PIX1)에 공급된 3D 영상의 데이터전압을 충전하여 3D 영상의 데이터를 표시한다. 제1 액정셀(Clc1)의 액정 분자들은 데이터전압이 공급되는 화소전극(PIX1)과, 공통전압(Vcom)이 공급되는 공통전극(COM1) 간의 전계에 의해 회동하여 광 투과율을 조절한다. 제1 스토리지 커패시터(Cst1)는 데이터전압이 공급되는 제1 전극, 공통전압(Vcom)이 공급되는 제2 전극, 및 그 전극들 사이에 형성된 유전층을 포함한다. 제1 스토리지 커패시터(Cst1)는 제1 액정셀(Clc)에 접속되어 제1 액정셀(Clc)의 전압을 1 프레임기간 동안 유지시킨다. 제1 액정셀(Clc1)의 공통전극(COM1)과 제1 스토리지 커패시터(Cst1)의 제2 전극에는 공통전압 공급라인(COM)을 통해 공통전압(Vcom)이 공급된다.

액티브 블랙 스트라이프(AB)는 제2 및 제3 TFT(T2, T3), 제2 액정셀(Clc2) 및 제2 스토리지 커패시터(Cst2)를 포함한다.

제1 및 제2 TFT(T1, T2)는 동일한 게이트라인으로부터의 게이트펄스에 따라 동시에 온/오프(on/off)된다. 제2 TFT(T2)는 게이트라인(G1)으로부터의 게이트펄스에 응답하여 제1 TFT(T1)와 동시에 턴-온(turn-on)되어 데이터라인(D1)으로부터의 데이터전압을 제2 액정셀(Clc2)과 제2 스토리지 커패시터(Cst2)에 공급한다. 제2 TFT(T2)의 게이트전극은 제1 TFT(T1)의 게이트전극이 접속된 게이트라인(G1)에 접속된다. 제2 TFT(T2)의 드레인전극은 제1 TFT(T1)의 드레인전극이 접속된 데이터라인(D1)에 접속된다. 제2 TFT(T2)의 소스전극은 제2 액정셀(Clc2)의 화소전극(PIX2)과 제2 스토리지 커패시터(Cst2)의 제1 전극에 접속된다.

제3 TFT(T3)의 드레인-소스간 전류는 공통 게이트라인(G3d)에 인가된 3D 구동전압(Vso)에 따라 조절된다. 공통 게이트라인(G3d)은 액정표시패널(100)의 픽셀 어레이에서 픽셀들에 공통으로 접속되어 픽셀들 각각의 액티브 블랙 스트라이프들(AB)을 동시에 제어한다. 공통 게이트라인(G3d)에는 2D 모드에서 게이트 로우 전압(VGL)이 공급된다. 공통 게이트라인(G3d)에는 3D 모드에서 도 5와 같은 3D 구동전압(Vso)이 인가되고 제3 TFT(T3)의 게이트 바이어스 스트레스(Gate bias stress)를 보상하기 위하여 게이트 로우 전압(VGL)이 주기적으로 공급될 수 있다.

제3 TFT(T3)는 2D 모드에서 오프 상태를 유지하는 반면, 3D 모드에서 공통 게이트라인(G3d)으로부터의 3D 구동전압(Vso)에 따라 제2 액정셀(Clc2) 및 제2 스토리지 커패시터(Cst2)와, 공통전압원(Vcom) 사이의 방전 패스를 형성하여 제2 액정셀(Clc2) 및 제2 스토리지 커패시터(Cst2)의 전압을 블랙 계조 또는 원하는 저계조 전압까지 방전시킨다. 여기서, 블랙 계조 전압은 공통전압(Vcom)이나 그와 유사한 전압이다. 공통전압(Vcom)은 6V ~ 8V 사이의 전압이다. 제3 TFT(T3)의 게이트전극은 공통 게이트라인(G3d)에 접속된다. 제3 TFT(T3)의 드레인전극은 제2 액정셀(Clc2)의 화소전극(PIX2)과 제2 스토리지 커패시터(Cst2)의 제1 전극에 접속된다. 제3 TFT(T3)의 소스전극은 제2 액정셀(Clc2)의 공통전극(COM2)과 제2 스토리지 커패시터(Cst2)의 제2 전극에 접속된다.

제2 액정셀(Clc2)은 2D 모드에서 제2 TFT(T2)를 통해 화소전극(PIX2)에 공급된 2D 영상의 데이터전압을 충전하여 2D 영상의 데이터를 표시한다. 제2 액정셀(Clc2)은 3D 모드에서 제2 TFT(T2)를 통해 화소전극(PIX2)에 공급된 3D 영상의 데이터전압을 충전한 직후에 제2 스토리지 커패시터(Cst2)와 함께 블랙 계조나 그와 유사한 저계조 전압까지 방전된다. 따라서, 제2 액정셀(Clc2)은 3D 모드에서 블랙 계조 또는 저계조를 표시한다. 제2 액정셀(Clc2)의 액정 분자들은 데이터전압이 공급되는 화소전극(PIX2)과, 공통전압(Vcom)이 공급되는 공통전극(COM2) 간의 전계에 의해 회동하여 광 투과율을 조절한다. 제2 스토리지 커패시터(Cst2)는 데이터전압이 공급되는 제1 전극, 공통전압(Vcom)이 공급되는 제2 전극, 및 그 전극들 사이에 형성된 유전층을 포함한다. 제2 스토리지 커패시터(Cst2)는 제2 액정셀(Clc2)에 접속되어 2D 모드에서 제2 액정셀(Clc2)의 전압을 일정하게 유지시키는 반면, 3D 모드에서 제2 액정셀(Clc2)과 함께 블랙 계조 전압 또는 저계조 전압까지 방전된다.

도 5는 게이트 펄스(V2d(G1)~V2d(Gn)), 3D 구동전압(Vso), 데이터 압(Vdata), 액정셀 전압(Vclc1, Vclc2), 및 제3 TFT(T3)의 게이트 전압(Vt3)을 보여 주는 파형도이다. 도 5에서, "1FR"은 1 프레임기간이고, "V3d(G3d)"는 공통 게이트라인(G3d)을 통해 제3 TFT(T3)의 게이트전극에 인가되는 전압이다. 도 6은 2D 모드에서 액티브 블랙 스트라이프(AB)의 동작을 보여 주는 도면이다. 도 7은 3D 모드에서 액티브 블랙 스트라이프(AB)의 동작을 보여 주는 도면이다.

도 5 내지 도 7을 참조하면, 2D 모드에서 게이트라인들(G1~Gn)에는 게이트펄스(V2d(G1)~V2d(Gn))가 순차적으로 공급된다. 게이트펄스(V2d(G1)~V2d(Gn))는 게이트 로우 전압(VGL)과 게이트 하이 전압(VGH) 사이에서 스윙한다. 게이트 로우 전압(VGL)은 TFT(T1~T3)의 문턱 전압 보다 낮은 0V~-5V 사이의 전압이다. 게이트 하이 전압(VGH)은 TFT(T1~T3)의 문턱 전압 보다 휠씬 높은 20V ~ 28V 사이의 전압이다.

픽셀 어레이의 픽셀들은 2D 모드에서 라인 단위로 순차적으로 선택되어 2D 영상의 데이터전압(Vdata)을 충전한다. 여기서, 동일한 서브 픽셀(PIX)에 포함된 메인 픽셀부(MP)와 액티브 블랙 스트라이프(AB)는 동시에 2D 영상의 데이터전압(Vdata)을 충전한다. 메인 픽셀부(MP)와 액티브 블랙 스트라이프(AB)의 액정셀들(Clc1, Clc2)은 2D 모드에서 스토리지 커패시터(Cst1, Cst2)에 의해 2D 영상의 데이터전압을 1 프레임 기간 동안 유지한다.

2D 모드에서 공통 게이트라인(G3d)의 전압은 게이트 로우 전압(VGL)을 유지한다. 제3 TFT(T3)는 2D 모드에서 오프 상태를 유지한다. 따라서, 2D 모드에서 메인 픽셀부(MP)와 액티브 블랙 스트라이프(AB)는 실질적으로 동일하게 동작하여 도 6과 같이 2D 영상의 데이터전압(Vdata)을 동시에 충전하고 그 데이터전압(Vdata)을 1 프레임 기간 동안 유지한다.

3D 모드에서 게이트라인들(G1~Gn)에는 게이트펄스(V2d(G1)~V2d(Gn))가 순차적으로 공급된다. 게이트펄스(V2d(G1)~V2d(Gn))는 게이트 로우 전압(VGL)과 게이트 하이 전압(VGH) 사이에서 스윙한다. 픽셀 어레이의 픽셀들은 3D 모드에서 라인 단위로 순차적으로 선택되어 좌안 또는 우안 영상의 3D 영상 데이터전압(Vdata)을 충전한다. 여기서, 동일한 서브 픽셀(PIX)에 포함된 메인 픽셀부(MP)와 액티브 블랙 스트라이프(AB)는 동시에 3D 영상의 데이터전압(Vdata)을 충전한다. 공통 게이트라인(G3d)에는 특정 시점부터 3D 구동전압(Vso)이 공급된다. 3D 구동전압(Vso)은 제3 TFT(T3)의 문턱 전압 이상이다. 3D 구동전압(Vso)은 제1 및 제2 TFT(T1, T2)에 비하여 제3 TFT(T3)의 온 전류가 작아지도록 공통전압(Vcom) 보다 높고 게이트 하이 전압(VGH) 보다 낮은 전압으로 설정되는 것이 바람직하다. 따라서, 공통 게이트라인(G3d)에 공통으로 접속된 액티브 블랙 스트라이프들(AB)에 포함된 제3 TFT들(T3)은 자신의 게이트전극에 인가되는 3D 구동전압(Vso)에 의해 동시에 턴-온된다.

액티브 블랙 스트라이프들(AB)의 액정셀(Clc2)과 스토리지 커패시터(Cst2)의 전압은 제3 TFT(T3)를 통해 공통전압원(Vcom)으로 방전되므로 블랙 계조 전압이나 원하는 저계조 전압까지 방전된다. 따라서, 3D 모드에서 메인 픽셀부(MP)는 3D 영상의 데이터전압(Vdata)을 충전하고 그 데이터전압(Vdata)을 1 프레임기간 동안 유지하는 반면, 액티브 블랙 스트라이프(AB)는 도 7과 같이 제3 TFT(T3)를 통해 블랙 계조 또는 저계조 전압까지 방전된다.

3D 모드에서 3D 구동전압(Vso)이 게이트 하이 전압(VGH) 보다 낮기 때문에 제3 TFT(T3)의 온 전류는 제1 및 제2 TFT(T1, T2)의 온 전류보다 낮다. 3D 모드에서 제3 TFT(T3)의 게이트 전압이 게이트 하이 전압(VGH) 정도로 높으면 제3 TFT(T3)의 온 전류가 제2 TFT(T2)와 동일한 수준으로 높아지게 된다. 제3 TFT(T3)의 온 전류가 높아지면 데이터라인(D1)에 공급된 3D 영상의 데이터전압이 제2 및 제3 TFT(T2, T3)을 통해 방전되어 메인 픽셀부(MP)의 액정셀(Clc1)과 스토리지 커패시터(Cst1)의 전압까지 방전될 수 있다. 따라서, 3D 모드에서 메인 픽셀부(MP)에 충전되는 3D 영상의 데이터 전압 왜곡을 방지하기 위해서는 제3 TFT(T3)의 온 전류가 제1 및 제2 TFT(T1, T2)의 온 전류보다 낮게 설정되어야 3D 구동전압(Vso)이 게이트 하이 전압(VGH) 보다 낮아야 한다.

도 5에서 "t0"는 3D 모드에서 블랙 스트라이프(AB)의 액정셀(Clc2)이 블랙 계조 또는 미리 설정된 저계조 전압까지 방전되는데 필요한 시간이다.

액티브 블랙 스트라이프(AB)의 휘도는 도 8과 같이 제3 TFT(T3)의 게이트 전압(V3d)에 따라 조절될 수 있다. 액티브 블랙 스트라이프(AB)의 휘도는 제3 TFT(T3)의 게이트 전압(V3d)이 9V 이상의 전압일 때 40 nit 수준으로 어둡게 보이는 반면에, 9V 보다 낮을 때 40 nit 이상의 휘도로 밝게 보이므로 블랙 스트라이프 역할을 할 수 없다. 따라서, 제3 TFT(T3)의 게이트 전압(V3d)은 공통전압(Vcom) 보다 높고 게이트 하이 전압(VGH) 낮은 3D 구동전압(Vso)으로 설정되어야 한다.

도 9는 본 발명의 실시예에 따른 프로그래머블 감마 IC(90)를 보여 주는 블록도이다.

도 9를 참조하면, 프로그래머블 감마 IC(PGMA)는 콘트롤 인터페이스(Control Interface)(91)과, 디지털-아날로그 변환기(Digita to Analog Converter, 이하 "DAC"라 함)(92)를 포함한다. 또한, 프로그래머블 감마 IC(PGMA)는 도시하지 않은 비휘발성 메모리(Non-volatile Memory,)와 레지스터(Register)를 더 포함한다.

프로그래머블 감마 IC(90)에는 직렬 클럭(SCL)과, 직렬 클럭(SCL)에 동기되는 직렬 데이터(SDA)이 입력된다. 운영자는 직렬 데이터(SDA)를 프로그래머블 감마 IC(90)에 입력하여 비휘발성 메모리에 저장된 감마 데이터를 갱신함으로써 프로그래머블 감마 IC(90)로부터 출력되는 감마보상전압들(OUT1~OUT16)과 공통전압(Vcom)을 조정할 수 있다.

콘트롤 인터페이스(91)는 직렬 데이터(SDA)로 입력되는 데이터를 비휘발성 메모리에 기입(writing)한다. 여기서, 데이터는 프로그래머블 감마 IC(PGMA)의 출력 채널 핀들 각각을 통해 출력되는 감마보상전압들(OUT1~OUT16)과 공통전압(Vcom) 각각의 전압을 결정하는 디지털 데이터를 포함한다 레지스터는 콘트롤 인터페이스(91)의 제어 하에 비휘발성 메모리로부터 입력된 감마 데이터들을 일시 저장하여 DAC(92)로 전송한다.

DAC(92)는 레지스터로부터의 디지털 데이터를 아날로그 전압으로 변환하여 감마보상전압들(OUT1~OUT16)과 공통전압(Vcom)을 발생한다. DAC(92)로부터 출력된 감마보상전압들(OUT1~OUT16)과 공통전압(Vcom)은 출력 버퍼(93)를 통해 출력된다.

3D 구동전압 발생회로(106)는 도 9 및 도 10과 같이 프로그래머블 감마 IC(90)의 출력 단자에 접속된 전압 보상회로로 구현될 수 있다. 이러한 3D 구동전압 발생회로(106)는 프로그래머블 감마 IC(90)에 내장될 수 있다. 전압 보상회로는 연산 증폭기(operational amplifier)(OP), 제1 및 제2 저항들(R1, R2)을 포함한다. 연산 증폭기(OP)의 비반전 입력단자에는 공통전압(Vcom)이 입력된다. 연산 증폭기(OP)의 비반전 입력단자에는 공통전압(Vcom)과 유사한 전압의 감마보상전압이 입력될 수도 있다. 제1 저항(R1)은 기저전압원(GND)과 연산 증폭기(OP)의 반전 입력단자 사이에 접속된다. 제2 저항은 연산 증폭기(OP)의 반전 입력단자와 연산 증폭기(OP)의 출력단자 사이에 접속된다. 이러한 전압 보상회로는 제1 및 제2 저항(R1, R2)의 저항비로 결정되는 이득값만큼 공통전압(Vcom)이나 그와 유사한 감마보상전압을 높여 3D 구동전압(Vso)을 출력할 수 있다.

도 11 및 도 12는 직류-직류 변환기(107)와 3D 구동전압 발생회로(106)를 보여 주는 도면들이다.

도 11 및 도 12를 참조하면, 3D 구동전압 발생회로(106)는 직류-직류 변환기(107)의 출력전압 중 3D 구동전압(Vso) 보다 높은 전압을 분압하는 방법으로 3D 구동전압(Vso)을 생성할 수 있다. 이 3D 구동전압 발생회로(106)는 직류-직류 변환기(107)에 내장될 수 있다. 3D 구동전압 발생회로(106)의 분압회로는 제1 고전위 전원전압(VDD), 제2 고전위 전원전압(HVDD), 게이트 하이 전압(VGH) 중 어느 하나를 분압하는 제1 및 제2 저항(R11, R12)을 포함한다. 3D 구동전압(Vso)은 제1 및 제2 저항(R11, R112) 사이의 노드를 통해 출력되고, 그 전압은 분압 저항값(R11, R12)에 따라 결정된다. 제1 및 제2 저항(R11, R112) 사이의 노드 전압 변동을 억제하기 위하여, 그 노드와 기저전압원(GND) 사이에 커패시터(C1)가 접속될 수 있다.

도 13 및 도 14는 GIP 회로로 구현된 게이트 구동회로를 포함한 액정표시장치에서 3D 구동전압 발생회로(106)와 연결된 레벨 시프터(Level shifter, 150)를 보여 주는 도면들이다.

도 13 및 도 14를 참조하면, 게이트 구동회로(103)의 시프트 레지스터(130)는 GIP 제조 공정을 통해 픽셀 어레이와 동시에 액정표시패널(100)의 TFT 어레이 기판 상에 직접 형성될 수 있다.

시프트 레지스터(130)와 타이밍 콘트롤러(101) 사이에는 레벨 시프터(150)가 설치된다 타이밍 콘트롤러(101)는 게이트 스타트 펄스(GST), 게이트 시프트 클럭(GCLK), 이븐/오드 클럭(E/O), 플리커신호(FLK) 등을 레벨 시프터(150)에 전송한다.

레벨 시프터(150)는 타이밍 콘트롤러(101)로부터 입력되는 게이트 스타트 펄스(GST), 게이트 시프트 클럭들(GCLK1~GLK6)의 스윙 레벨을 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이의 스윙 레벨로 조정하여 클럭신호들(CLK1~CLK6)을 출력한다. 레벨 시프터(150)는 타이밍 콘트롤러(101)로부터 입력되는 이븐/오드 펄스(E/O)에 응답하여 이븐 게이트 하이 전압(VGHE)과, 오드 게이트 하이 전압(VGHO)을 출력한다. 이븐 게이트 하이 전압(VGHE)과 오드 게이트 하이 전압(VGHO)은 교대로 게이트 하이 전압(VGH)으로 발생되어 시프트 레지스터(130)의 풀다운 트랜지스터들의 게이트 전압을 주기적으로 반전시킨다. 이븐 게이트 하이 전압(VGHE)과 오드 게이트 하이 전압(VGHO)은 시프트 레지스터(130)의 풀다운 트랜지스터의 게이트 바이어스 스트레스(Gate bias stress)를 완화한다. 레벨 시프터(150)는 플리커신호(FLK)에 응답하여 클럭신호들(CLK1~CLK6)의 게이트 하이 전압(VGH)을 낮추어 액정표시패널(100)에 표시되는 영상의 플리커(Flcker)를 줄인다.

시프트 레지스터(130)는 레벨 시프터(150)로부터 입력된 스타트 펄스(VST)를 클럭신호들(CLK1~CLK6)에 응답하여 순차적으로 시프트시켜 게이트라인들에 공급한다.

3D 구동전압 발생회로(106)는 도 12와 같은 분압회로를 이용하여 레벨 시프터(150)에 입력되는 게이트 하이 전압(VGH)을 분압하여 3D 구동전압(Vso)을 출력한다. 3D 구동전압 발생회로(106)는 레벨 시프터(150)에 내장될 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 액정표시패널 101 : 타이밍 콘트롤러
102 : 데이터 구동회로 103 : 게이트 구동회로
104 : 호스트 시스템 105 : 데이터 포맷터
106 : 3D 구동전압 발생회로 107 : 직류-직류 변환기
130 : 게이트 구동회로의 시프트 레지스터 150: 레벨 시프터
300 : 패턴 리타더 310 : 편광 안경

Claims (7)

1. 데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 공통전압이 공급되는 공통전극, 3D 구동전압이 공급되는 공통 게이트라인, 및 다수의 픽셀들을 포함하고, 상기 픽셀들 각각이 메인 픽셀부 및 액티브 블랙 스트라이프로 분할된 액정표시패널;
   디지털 비디오 데이터를 고전위 전원전압으로부터 분압된 감마보상전압으로 변환하여 데이터전압을 출력하고, 2D 모드에서 2D 영상의 데이터전압을 상기 데이터라인들에 공급하고 3D 모드에서 3D 영상의 데이터 전압을 상기 데이터라인들에 공급하는 데이터 구동회로;
   상기 2D 모드와 상기 3D 모드에서 게이트 로우 전압과 게이트 하이 전압 사이에서 스윙하는 게이트펄스를 상기 게이트라인들에 순차적으로 공급하는 게이트 구동회로; 및
   상기 3D 구동전압을 상기 공통 게이트라인에 공급하여 상기 액티브 블랙 스트라이프의 전압을 블랙 계조 전압까지 방전시키는 3D 구동전압 발생회로를 포함하고,
   상기 3D 구동전압 발생회로는 연산 증폭기를 포함한 전압 보상회로를 이용하여 상기 공통전압이나 그 공통전압과 유사한 전압의 감마보상전압을 높이거나, 분압회로를 이용하여 상기 고전위 전원전압과 상기 게이트 하이 전압을 분압하여 상기 3D 구동전압을 발생하고,
   상기 3D 구동전압은 상기 공통전압 보다 높고 상기 게이트 하이 전압 보다 낮은 전압인 것을 특징으로 하는 입체 영상 표시장치.
2. 제 1 항에 있어서,
   디지털 데이터에 따라 출력전압을 변경하는 기능을 내장하여 감마보상전압들과 상기 공통전압을 출력하는 프로그래머블 감마 IC를 더 포함하고,
   상기 3D 구동전압 발생회로의 전압 보상회로는 프로그래머블 감마 IC로부터 생성되는 공통전압이나 그와 유사한 전압의 감마보상전압을 높여 상기 3D 구동전압을 발생하는 것을 특징으로 하는 입체 영상 표시장치.
3. 제 2 항에 있어서,
   상기 3D 구동전압 발생회로는 상기 프로그래머블 감마 IC에 내장되는 것을 특징으로 하는 입체 영상 표시장치.
4. 제 1 항에 있어서,
   상기 고전위 전원전압과 상기 게이트 하이 전압을 발생하는 직류-직류 변환기를 더 포함하고,
   상기 3D 구동전압 발생회로의 분압회로는 상기 직류-직류 변환기로부터 출력되는 상기 고전위 전원전압과 상기 게이트 하이 전압을 분압하여 상기 3D 구동전압을 발생하는 것을 특징으로 하는 입체 영상 표시장치.
5. 제 4 항에 있어서,
   상기 3D 구동전압 발생회로는 상기 직류-직류 변환기에 내장되는 것을 특징으로 하는 입체 영상 표시장치.
6. 제 1 항에 있어서,
   상기 게이트 구동회로는,
   상기 데이터라인들, 상기 게이트라인들, 상기 공통전극, 상기 공통 게이트라인, 및 픽셀들의 화소전극들, 및 박막트랜지스터들(TFT)이 형성된 TFT 어레이 기판 상에 형성되어 클럭신호에 응답하여 상기 게이트펄스를 상기 게이트라인들에 순차적으로 공급하는 시프트 레지스터; 및
   입력 신호의 스윙레벨을 상기 게이트 로우 전압과 상기 게이트 하이 전압 사이에서 스윙레벨로 조정하여 상기 클럭신호를 발생하는 레벨 시프터를 포함하고,
   상기 3D 구동전압 발생회로의 분압회로는 상기 레벨 시프터에 입력되는 상기 게이트 하이 전압을 분압하여 상기 3D 구동전압을 발생하는 것을 특징으로 하는 입체 영상 표시장치.
7. 제 6 항에 있어서,
   상기 3D 구동전압 발생회로는 상기 레벨 시프터에 내장되는 것을 특징으로 하는 입체 영상 표시장치.

Images