KR20130018487A - Memory device for implementing hidden timing parameters management - Google Patents
Memory device for implementing hidden timing parameters management Download PDFInfo
- Publication number
- KR20130018487A KR20130018487A KR1020120037553A KR20120037553A KR20130018487A KR 20130018487 A KR20130018487 A KR 20130018487A KR 1020120037553 A KR1020120037553 A KR 1020120037553A KR 20120037553 A KR20120037553 A KR 20120037553A KR 20130018487 A KR20130018487 A KR 20130018487A
- Authority
- KR
- South Korea
- Prior art keywords
- sub
- banks
- time
- memory device
- bank
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
Abstract
Description
본 발명은 메모리 장치에 관한 것으로, 특히 메모리 콘트롤러에게 타이밍 파라미터들을 숨길 수 있는 히든 타이밍 파라미터들을 관리하는 메모리 장치에 관한 것이다.The present invention relates to a memory device, and more particularly, to a memory device for managing hidden timing parameters that can hide timing parameters from a memory controller.
메모리 장치는, 데이터를 메모리 셀에 기입(write)하는 시간, 워드라인 활성화(activation) 시간, 프리차아지(precharge) 시간 등의 타이밍 파라미터들의 규정에 따라 동작된다. 반도체 제조상 공정 쉬링크(shrink)의 한계로 인하여 타이밍 파라미터들이 점점 길어지고 있다. 이것은 반도체 수율 감소의 원인이 되고 있다. 반도체 공정의 미세화 추세에 따라, 반도체 수율 감소는 더욱 심각해질 것으로 예상된다. 이에 따라, 타이밍 파라미터들을 메모리 시스템적으로 관리할 수 있는 방법이 필요하다.The memory device is operated in accordance with the provision of timing parameters such as a time of writing data into a memory cell, a wordline activation time, a precharge time, and the like. Due to the limitation of process shrink in semiconductor manufacturing, timing parameters are getting longer. This causes a decrease in semiconductor yield. As semiconductor processes become more sophisticated, semiconductor yield declines are expected to become more severe. Accordingly, there is a need for a method capable of managing timing parameters systemically.
본 발명이 이루고자하는 기술적 과제는 메모리 콘트롤러에게 타이밍 파라미터들을 숨김으로써 타이밍 파라미터 마진을 확보하는 메모리 장치를 제공하는 데 있다.An object of the present invention is to provide a memory device that secures timing parameter margin by hiding timing parameters to a memory controller.
본 발명의 일면에 따른 메모리 장치는, 복수개의 메모리 셀들이 배열되는 다수개의 뱅크들을 구비하고, 뱅크 각각은 적어도 2개 이상의 서브 뱅크들을 포함하며, 하나의 뱅크 내 서브 뱅크들을 연속적으로 하나씩 동작시키는 서브 뱅크 인터리브 방식에서, 서브 뱅크들 사이의 연속 동작은 서로 다른 상기 뱅크들 사이의 로우 액티브-투-로우 액티브 시간(tRRD) 간격으로 이루어지도록 설정된다.According to an aspect of an exemplary embodiment, a memory device includes a plurality of banks in which a plurality of memory cells are arranged, each bank including at least two or more subbanks, and the sub banks sequentially operating one subbank in one bank. In the bank interleave scheme, the continuous operation between subbanks is set to be at low active-to-low active time (tRRD) intervals between the different banks.
본 발명의 실시예들에 따라, 서브 뱅크들은 메모리 셀들을 어드레싱하는 로우 어드레스 신호들 중 하나 이상의 비트를 이용하여 선택적으로 억세스될 수 있다.According to embodiments of the present invention, the subbanks may be selectively accessed using one or more bits of the row address signals addressing the memory cells.
본 발명의 실시예들에 따라, 서브 뱅크들 사이의 연속적인 데이터 기입 동작에서 메모리 셀로의 데이터 기입 시간(tWR)은 뱅크들 사이의 연속적인 데이터 기입 동작에서 메모리 셀로의 데이터 기입 시간 보다 길게 설정될 수 있다. 메모리 셀로의 데이터 기입 시간(tWR)은 서브 뱅크들 사이의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않을 수 있다.According to embodiments of the present invention, the data write time tWR to the memory cell in the continuous data write operation between the sub banks may be set longer than the data write time to the memory cell in the continuous data write operation between the banks. Can be. The data write time tWR into the memory cells may not be included in an interval time interval of successive data write operations between subbanks.
본 발명의 실시예들에 따라, 서브 뱅크들 사이의 연속적인 데이터 기입 동작에서 메모리 셀의 비트라인 프리차아지 시간(tRP)은 뱅크들 사이의 연속적인 데이터 기입 동작에서 메모리 셀의 비트라인 프리차아지 시간 보다 길게 설정될 수 있다. 메모리 셀의 비트라인 프리차아지 시간(tRP)은 서브 뱅크들 사이의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않을 수 있다.According to embodiments of the present invention, the bit line precharge time tRP of a memory cell in successive data write operations between subbanks is equal to the bitline precharge of a memory cell in successive data write operations between banks. It can be set longer than the idle time. The bit line precharge time tRP of the memory cell may not be included in an interval time interval of successive data write operations between subbanks.
본 발명의 실시예들에 따라, 서브 뱅크들 사이의 연속적인 데이터 기입 동작에서 로우 액티브 커맨드와 칼럼 액티브 커맨드 사이의 시간(tRCD)은 뱅크들 사이의 연속적인 데이터 기입 동작에서 로우 액티브 커맨드와 칼럼 액티브 커맨드 사이의 시간 보다 길게 설정될 수 있다. 메모리 셀의 비트라인 프리차아지 시간(tRP)은 서브 뱅크들 사이의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않을 수 있다.According to embodiments of the present invention, the time tRCD between the row active command and the column active command in the continuous data write operation between the sub banks is equal to the row active command and the column active in the continuous data write operation between the banks. It can be set longer than the time between commands. The bit line precharge time tRP of the memory cell may not be included in an interval time interval of successive data write operations between subbanks.
본 발명의 실시예들에 따라, 서브 뱅크들은 메모리 셀들의 워드라인들이 배열되는 방향으로 배열될 수 있다. 서브 뱅크들은 상기 메모리 셀들의 비트라인들이 배열되는 방향으로 배열될 수 있다. 서브 뱅크들은 서로 독립된 데이터 라인 센스 블락과 데이터 입출력 라인들과 연결될 수 있다.According to embodiments of the present invention, the sub banks may be arranged in a direction in which word lines of memory cells are arranged. The sub banks may be arranged in a direction in which bit lines of the memory cells are arranged. The sub banks may be connected to independent data line sense blocks and data input / output lines.
본 발명의 다른 면에 따른 메모리 장치는, 복수개의 메모리 셀들이 배열되는 다수개의 뱅크들을 구비하고, 뱅크 각각은 다수개의 서브 어레이들을 포함하며, 서브 어레이들을 적어도 2개 이상의 서브 어레이 그룹들로 나누고, 서브 어레이 그룹 각각에 포함되는 서브 어레이들에 인가되는 연속적인 명령 조합들 사이의 타이밍 제한들을 준수한다.A memory device according to another aspect of the present invention includes a plurality of banks in which a plurality of memory cells are arranged, each bank including a plurality of sub arrays, dividing the sub arrays into at least two sub array groups, Observe timing restrictions between successive instruction combinations applied to the sub arrays included in each sub array group.
본 발명의 실시예들에 따라, 서브 어레이 그룹들은 메모리 셀들을 어드레싱하는 로우 어드레스 신호들 중 하나 이상의 비트를 이용하여 선택적으로 억세스될 수 있다.According to embodiments of the present invention, sub-array groups may be selectively accessed using one or more bits of row address signals addressing memory cells.
본 발명의 실시예들에 따라, 메모리 장치는 서브 어레이 그룹 내 서브 어레이 하나가 활성화되는 경우, 활성화된 서브 어레이에 인접한 서브 어레이들이 킵 어웨이 존에 속하여 비활성화될 수 있다.According to embodiments of the present invention, when one sub array in a sub array group is activated, sub arrays adjacent to the activated sub array may be deactivated due to a keep away zone.
본 발명의 실시예들에 따라, 메모리 장치는 킵 어웨이 존에 속하는 서브 어레이가 다른 서브 어레이 그룹에 속하는 경우, 다른 서브 어레이 그룹에 속하는 서브 어레이가 비활성화될 수 있다.According to embodiments of the present invention, when a sub array belonging to a keep away zone belongs to another sub array group, the sub array belonging to another sub array group may be deactivated.
본 발명의 실시예들에 따라, 메모리 장치는 서브 어레이 그룹 내 서브 어레이에서 결함 셀이 발생되는 경우, 결함 셀을 해당되는 서브 어레이 그룹 내 해당 서브 어레이 또는 다른 서브 어레이의 리던던시 셀들로 대체할 수 있다.According to embodiments of the present disclosure, when a defective cell is generated in a sub array in a sub array group, the memory device may replace the defective cell with redundancy cells of the corresponding sub array or another sub array in the corresponding sub array group. .
본 발명의 실시예들에 따라, 메모리 장치는 서브 어레이 그룹 각각에 포함되는 서브 어레이들의 수를 나타내는 서브 어레이 그룹의 크기를 저장하는 저장부를 더 포함할 수 있다. 저장부는 퓨즈 또는 안티 퓨즈로 구성되는 비휘발성 소자일 수 있다.According to embodiments of the present disclosure, the memory device may further include a storage configured to store the size of the sub array group representing the number of sub arrays included in each sub array group. The storage unit may be a nonvolatile device composed of a fuse or an antifuse.
본 발명의 실시예들에 따라, 서브 어레이 그룹 각각은 서로 독립된 데이터 라인 센스 블락과 데이터 입출력 라인들과 연결될 수 있다.According to embodiments of the present invention, each of the sub array groups may be connected to data line sense blocks and data input / output lines that are independent of each other.
본 발명의 실시예들에 따라, 타이밍 제한들은 연속적인 명령들이 인가되는 서브 어레이들에서, 이전 명령에 동작하는 서브 어레이의 칼럼 선택 라인이 오프되는 시간으로 설정될 수 있다.According to embodiments of the present invention, the timing constraints may be set to the time when the column select line of the sub array operating on the previous command is turned off in the sub arrays to which successive commands are applied.
본 발명의 다른 면에 따른 메모리 시스템은, 복수개의 메모리 셀들이 배열되는 다수개의 뱅크들을 포함하고, 상기 뱅크 각각은 적어도 2개 이상의 서브 뱅크들을 포함하는 메모리 장치와, 메모리 장치를 제어하는 제어부를 포함한다. 하나의 뱅크 내 서브 뱅크들을 연속적으로 하나씩 동작시키는 서브 뱅크 인터리브 방식에서, 제어부는 서브 뱅크들 사이의 연속 동작이 서로 다른 상기 뱅크들 사이의 로우 액티브-투-로우 액티브 시간(tRRD) 간격으로 이루어지도록 제어한다.According to another aspect of the present invention, a memory system includes a plurality of banks in which a plurality of memory cells are arranged, and each of the banks includes a memory device including at least two subbanks, and a control unit for controlling the memory device. do. In the subbank interleaving method of continuously operating subbanks in one bank one by one, the controller performs a continuous operation between the subbanks at low active-to-low active time (tRRD) intervals between the different banks. To control.
본 발명의 실시예들에 따라, 제어부는 메모리 장치가 장착되는 메모리 모듈에 배치되고, 메모리 콘트롤러로부터 수신되는 커맨드 신호와 어드레스 신호를 메모리 장치로 전송하고, 커맨드 신호와 어드레스 신호가 메모리 장치의 하나의 뱅크 내 서브 뱅크들을 억세스하는지 여부를 모니터링하는 버퍼 칩일 수 있다.According to embodiments of the present invention, the controller is disposed in a memory module in which the memory device is mounted, and transmits a command signal and an address signal received from the memory controller to the memory device, wherein the command signal and the address signal are one of the memory device. It may be a buffer chip that monitors whether subbanks in the bank are accessed.
본 발명의 실시예들에 따라, 제어부는 호스트로부터 요청되는 독출 또는 기입 명령에 따라 메모리 장치의 커맨드 신호와 어드레스 신호로 변환하고, 커맨드 신호와 어드레스 신호가 메모리 장치의 하나의 뱅크 내 서브 뱅크들을 억세스하는 지 여부를 모니터링하는 메모리 콘트롤러일 수 있다.According to embodiments of the present invention, the controller converts the command signal and the address signal of the memory device according to a read or write command requested from the host, and the command signal and the address signal access subbanks in one bank of the memory device. May be a memory controller that monitors whether
본 발명의 실시예들에 따라, 제어부는 서브 뱅크들 사이의 연속적인 데이터 기입 동작에서 메모리 셀로의 데이터 기입 시간(tWR) 파라미터 규정을 준수하지 않을 수 있다.According to embodiments of the present invention, the controller may not observe the data write time (tWR) parameter definition to the memory cell in the continuous data write operation between the subbanks.
본 발명의 실시예들에 따라, 제어부는 서브 뱅크들 사이의 연속적인 데이터 기입 동작에서 메모리 셀의 비트라인 프리차아지 시간(tRP) 파라미터 규정을 준수하지 않을 수 있다.According to embodiments of the present invention, the control unit may not comply with the bit line precharge time (tRP) parameter definition of the memory cell in successive data write operations between subbanks.
본 발명의 다른 면에 따른 메모리 시스템은, 복수개의 메모리 셀들이 배열되는 다수개의 뱅크들을 포함하고, 뱅크 각각은 다수개의 서브 어레이들을 포함하고, 서브 어레이들은 적어도 2개 이상의 서브 어레이 그룹들로 나뉘어지는 메모리 장치와, 메모리 장치를 제어하고, 메모리 장치의 서브 어레이 그룹 각각에 포함되는 서브 어레이들에 인가되는 연속적인 명령 조합들 사이의 타이밍 제한들을 준수하는 제어부를 포함한다.According to another aspect of the present invention, a memory system includes a plurality of banks in which a plurality of memory cells are arranged, each bank including a plurality of sub arrays, and the sub arrays are divided into at least two sub array groups. And a controller that controls the memory device and observes timing restrictions between successive instruction combinations applied to the sub arrays included in each sub array group of the memory device.
본 발명의 실시예들에 따라, 메모리 장치는 서브 어레이 그룹 각각에 포함되는 서브 어레이들의 수를 나타내는 서브 어레이 그룹의 크기를 저장하는 저장부를 더 포함할 수 있다.According to embodiments of the present disclosure, the memory device may further include a storage configured to store the size of the sub array group representing the number of sub arrays included in each sub array group.
본 발명의 실시예들에 따라, 제어부는 서브 어레이 그룹 각각에 포함되는 서브 어레이들의 수를 나타내는 서브 어레이 그룹의 크기를 저장하는 저장부를 더 포함할 수 있다.According to embodiments of the present invention, the controller may further include a storage unit for storing the size of the sub array group indicating the number of sub arrays included in each sub array group.
본 발명의 실시예들에 따라, 제어부는 메모리 장치의 서브 어레이 그룹의 크기를 이용하여, 각 서버 어레이 사이의 바운더리가 되는 로우 어드레스와 서버 어레이 그룹을 구분하는 로우 어드레스 비트들을 계산할 수 있다.According to embodiments of the present disclosure, the controller may calculate row address bits for distinguishing a row address that is a boundary between each server array and a server array group by using the size of the sub array group of the memory device.
본 발명의 실시예들에 따라, 제어부는 메모리 장치의 서브 어레이 그룹 내 서브 어레이 하나가 활성화되는 경우, 활성화된 서브 어레이의 킵 어웨이 존에 속하는 인접한 서브 어레이들을 비활성화시킬 수 있다.According to embodiments of the present disclosure, when one sub array in the sub array group of the memory device is activated, the controller may deactivate adjacent sub arrays belonging to the keep away zone of the activated sub array.
본 발명의 실시예들에 따라, 제어부는 킵 어웨이 존에 속하는 서브 어레이가 다른 서브 어레이 그룹에 속하는 경우, 다른 서브 어레이 그룹에 속하는 서브 어레이를 비활성화시킬 수 있다.According to embodiments of the present disclosure, if a sub array belonging to a keep away zone belongs to another sub array group, the controller may deactivate a sub array belonging to another sub array group.
본 발명의 실시예들에 따라, 메모리 장치의 서브 어레이 그룹 내 서브 어레이에서 결함 셀이 발생되는 경우, 결함 셀을 해당되는 서브 어레이 그룹 내 해당 서브 어레이 또는 다른 서브 어레이의 리던던시 셀들로 대체시킬 수 있다.According to embodiments of the present invention, when a defective cell is generated in a subarray in a subarray group of a memory device, the defective cell may be replaced with redundancy cells of the corresponding subarray or another subarray in the corresponding subarray group. .
상술한 본 발명의 메모리 장치는, 서브 뱅크 인터리빙 방식에서, 연속적인 데이터 기입 동작이 tRRD 시간 간격으로 짧아짐에 따라, 매번의 데이터 기입 동작 중에서 메모리 셀 데이터 기입 시간(tWR)을 길게 가질 수 있게 된다. 이에 따라, 데이터 기입에 필요한 시간을 충분히 확보할 수 있다. 이는 반도체 공정 미세화에 따라 길어지는 tWR 파라미터를 보완할 수 있다.In the memory device of the present invention described above, in the sub-bank interleaving method, as the continuous data write operation is shortened at the tRRD time interval, the memory cell data write time tWR can be long during each data write operation. Thereby, sufficient time for data writing can be secured. This can complement the tWR parameter, which is prolonged as the semiconductor process becomes smaller.
또한, 메모리 셀 데이터 기입 시간(tWR)은 서브 뱅크들의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않는다. tWR 시간은 서브 뱅크들의 연속적인 데이터 기입 동작 타이밍에서 메모리 콘트롤러가 타이밍 파라미터 규정으로 준수할 필요가 없다. 서브 뱅크 인터리빙 방식에서 메모리 셀 데이터 기입 시간(tWR)은 메모리 콘트롤러 모르게 숨길 수 있다. 숨겨진 메모리 셀 데이터 기입 시간(tWR)은 데이터 처리 시간 및 데이터 처리량에 영향을 주지 않는다.Also, the memory cell data write time tWR is not included in the interval time interval of successive data write operations of the sub banks. The tWR time does not require the memory controller to comply with the timing parameter specification in the timing of successive data write operations of the subbanks. In the sub-bank interleaving scheme, the memory cell data writing time tWR may be hidden without knowing the memory controller. The hidden memory cell data write time tWR does not affect data processing time and data throughput.
도 1은 본 명세서에서 설명되는 하나 이상의 히든 타이밍 파라미터 관리 방법 실시예를 구현하기 위하여 사용될 수 있는 메모리 장치의 제1 예를 도시한 블락 다이어그램이다.
도 2는 도 1에 도시된 뱅크의 회로 다이어그램이다.
도 3a-3d는 도 1의 메모리 장치의 동작 타이밍을 설명하는 도면들이다.
도 4는 본 명세서에서 설명되는 하나 이상의 히든 타이밍 파라미터 관리 방법 실시예를 구현하기 위하여 사용될 수 있는 메모리 장치의 제2 예를 도시한 블락 다이어그램이다.
도 5는 본 명세서에서 설명되는 하나 이상의 히든 타이밍 파라미터 관리 방법 실시예를 구현하기 위하여 사용될 수 있는 메모리 장치의 제3 예를 도시한 블락 다이어그램이다.
도 6은 도 5의 제1 뱅크의 아키텍쳐를 구체적으로 설명하는 도면이다.
도 7은 도 6의 서로 다른 서브 어레이들의 연속적인 커맨드들에 대한 타이밍 제한들을 설명하는 도면이다.
도 8은 본 명세서에서 설명되는 하나 이상의 히든 타이밍 파라미터 관리 방법 실시예를 구현하기 위하여 사용될 수 있는 메모리 시스템의 제1 예를 도시한 블락 다이어그램이다.
도 9는 본 명세서에서 설명되는 하나 이상의 히든 타이밍 파라미터 관리 방법 실시예를 구현하기 위하여 사용될 수 있는 메모리 시스템의 제2 예를 도시한 블락 다이어그램이다.
도 10은 도 9의 메모리 콘트롤러와 메모리 장치 사이의 타이밍 파라미터 규정을 설명하는 도면이다.
도 11은 본 명세서에서 설명되는 하나 이상의 히든 타이밍 파라미터 관리 방법 실시예를 구현하는 반도체 메모리 장치를 설명하는 도면이다.
도 12는 도 11의 반도체 메모리 장치가 적용된 메모리 시스템의 일 구현예를 나타내는 도면이다.
도 13은 본 발명의 일실시예에 따른 메모리 시스템을 장착하는 컴퓨팅 시스템을 나타내는 블록도이다.1 is a block diagram illustrating a first example of a memory device that may be used to implement one or more hidden timing parameter management method embodiments described herein.
FIG. 2 is a circuit diagram of the bank shown in FIG. 1.
3A and 3D are diagrams illustrating operation timings of the memory device of FIG. 1.
4 is a block diagram illustrating a second example of a memory device that may be used to implement one or more hidden timing parameter management method embodiments described herein.
FIG. 5 is a block diagram illustrating a third example of a memory device that may be used to implement one or more hidden timing parameter management method embodiments described herein.
FIG. 6 is a diagram for specifically describing an architecture of the first bank of FIG. 5.
FIG. 7 is a diagram illustrating timing constraints for successive commands of different subarrays of FIG. 6.
FIG. 8 is a block diagram illustrating a first example of a memory system that may be used to implement one or more hidden timing parameter management method embodiments described herein.
FIG. 9 is a block diagram illustrating a second example of a memory system that may be used to implement one or more hidden timing parameter management method embodiments described herein.
FIG. 10 is a diagram illustrating timing parameter definitions between the memory controller and the memory device of FIG. 9.
FIG. 11 is a diagram illustrating a semiconductor memory device implementing one or more hidden timing parameter management method embodiments described herein.
FIG. 12 is a diagram illustrating an implementation example of a memory system to which the semiconductor memory device of FIG. 11 is applied.
FIG. 13 is a block diagram illustrating a computing system having a memory system according to an example embodiment. Referring to FIG.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated and described in detail in the drawings. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for similar elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged or reduced from the actual dimensions for the sake of clarity of the present invention.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a part or a combination thereof is described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.
반도체 메모리 장치에서, 타이밍 파라미터들에는 로우 사이클 시간(Row cycle time, tRC), 라스-투-카스 지연(/RAS to /CAS delay, tRCD), 기입 리커버리 시간(Write recovery time, tWR), 로우 프리차아지 시간(tRP), 로우 액티브-투-로우 액티브 지연(Row Active to Row Active delay: tRRD) 등의 타이밍(core-timing) 파라미터들이 있다.In semiconductor memory devices, timing parameters include low cycle time (tRC), ras-to-cas delay (tRCD), write recovery time (tWR), and low-free. There are core-timing parameters such as charge time tRP, low active-to-low active delay (tRRD), and the like.
tRC 파라미터는 액티브 명령과 다음 액티브 명령 사이의 시간을 나타낸다. tRCD 파라미터는 /RAS 신호 인가 후 /CAS 신호 인가 사이의 시간을 나타내고, 로우 액티브 커맨드와 칼럼 액티브 커맨드 사이의 시간을 의미한다. tWR 파라미터는 워드라인 인에이블 후 데이터를 메모리 셀에 기입하는 시간을 나타낸다. tRP 파라미터는 tWR 시간 후 다음 액티브 명령을 준비하기 위하여 비트라인을 프리차아지시키는 시간을 나타낸다. tRRD 파라미터는 로우 액티브 커맨드와 로우 액티브 커맨드 사이의 시간을 나타내고, 서로 다른 뱅크들 사이의 로우 액티브-투-로우 액티브 시간을 의미한다.The tRC parameter represents the time between the active command and the next active command. The tRCD parameter represents the time between the application of the / RAS signal and the application of the / CAS signal, and the time between the low active command and the column active command. The tWR parameter indicates the time to write data to the memory cell after word line enable. The tRP parameter represents the time to precharge the bit line to prepare for the next active command after the tWR time. The tRRD parameter represents the time between the low active command and the low active command, and means the low active-to-low active time between different banks.
tWR 시간이 길수록, 메모리 셀에 데이터 기입 시간이 증대될 수 있다. 이에 따라, 메모리 장치는 데이터 기입에 필요한 시간 마진을 충분히 확보할 수 있다.The longer the tWR time, the longer the data write time can be in the memory cell. Accordingly, the memory device can secure a sufficient time margin for writing data.
한편, 반도체 공정 미세화에 따라, 타이밍 파라미터들이 점점 길어지는 문제로 인하여 반도체 수율이 감소하고 있다. 길어지는 타이밍 파라미터들 중 tWR은 반도체 수율을 떨어뜨리는 주요 요인이다.Meanwhile, with the miniaturization of semiconductor processes, semiconductor yields are decreasing due to the problem that timing parameters become longer. Of the longer timing parameters, tWR is a major factor in lowering semiconductor yield.
반도체 공정 미세화에 따라 길어지는 tWR 파라미터를 숨길 수 있다면, 반도체 공정이 쉬워지고 수율을 증가시킬 수 있을 것이다. 이에 따라, 메모리 장치의 반도체 제조 비용을 낮출 수 있다. 이러한 메모리 장치를 포함하는 메모리 시스템은, 공정 스케일링 한계에 다다더라도, 높은 집적도를 갖는 저비용 메모리 장치를 공급 받을 수 있게 된다.If the long tWR parameter can be hidden as the semiconductor process becomes smaller, the semiconductor process will be easier and yield can be increased. Accordingly, the semiconductor manufacturing cost of the memory device can be lowered. A memory system including such a memory device may be supplied with a low-cost memory device having a high degree of integration even when the process scaling limit is reached.
도 1은 본 명세서에서 설명되는 하나 이상의 히든 타이밍 파라미터 관리 방법 실시예를 구현하기 위하여 사용될 수 있는 메모리 장치의 제1 예를 도시한 블락 다이어그램이다.1 is a block diagram illustrating a first example of a memory device that may be used to implement one or more hidden timing parameter management method embodiments described herein.
도 1을 참조하면, 메모리 장치(100)는 복수개의 메모리 셀들이 행들 및 열들로 배열되는 다수개의 뱅크들(A BANK - H BANK; 110, 120, 130, 140, 150, 160, 170, 180)을 포함한다. 다수개의 뱅크들(110 ~ 180) 각각은, 도 2와 같이, 복수개의 워드라인들(WLs), 복수개의 비트라인들(BLs), 그리고 워드라인들(WLs)과 비트라인들(BLs) 사이의 교차점에 배치되는 복수개의 메모리 셀들(MCs)을 포함한다. 각 메모리 셀(MC)은 DRAM 셀 구조를 갖는다. 메모리 셀들(MCs)이 연결되는 워드라인들(WLs)을 뱅크(110 ~ 180)의 로우들(rows)이라고 정하고, 메모리 셀들(MCs)이 연결되는 비트라인들(BLs)을 뱅크(110 ~ 180)의 칼럼들(columns)이라고 정할 수 있다.Referring to FIG. 1, the
본 실시예에서는 메모리 장치(100)가 8개의 뱅크들(A BANK ~ H BANK)로 구성되는 예에 대하여 설명된다. 메모리 장치(100)는 8개의 뱅크들(A BANK ~ H BANK) 이외에 다양한 수의 뱅크들을 포함할 수 있다.In this embodiment, an example in which the
다수개의 뱅크들(110 ~ 180) 각각은, 제1 서브 뱅크(111), 제2 서브 뱅크(112), 제1 로우 디코더(113), 제2 로우 디코더(114), 제1 칼럼 디코더(115), 그리고 제2 칼럼 디코더(116)를 포함할 수 있다. 제1 로우 디코더(113)와 제2 로우 디코더(114)는 뱅크 어드레스들(BAs)과 로우 어드레스들(RAs)을 수신할 수 있다. 제1 칼럼 디코더(115)와 제2 칼럼 디코더(116)는 칼럼 어드레스들(미도시)을 수신할 수 있다. 뱅크 어드레스들(BAs)에 따라 다수개의 뱅크들(110 ~ 180) 중 하나의 뱅크가 선택되고, 로우 어드레스들(RAs)과 칼럼 어드레스들(미도시)에 따라 선택된 뱅크 내 메모리 셀들이 어드레싱될 수 있다.Each of the
A 뱅크(110)는 제1 서브 뱅크(111)와 제2 서브 뱅크(112)로 구분될 수 있다. 제1 서브 뱅크(111)와 제2 서브 뱅크(112)는 메모리 셀들(MCs)의 워드라인들(WLs)이 배열되는 방향, 즉 로우 방향으로 배열되는 것을 볼 수 있다. 제1 서브 뱅크(111)는 제1 로우 디코더(113)와 제1 칼럼 디코더(115)에 연결될 수 있다. 제1 서브 뱅크(111)의 메모리 셀들은 제1 로우 디코더(113)와 제1 칼럼 디코더(115)에 의해 어드레싱될 수 있다. 제2 서브 뱅크(112)는 제2 로우 디코더(114)와 제2 칼럼 디코더(116)에 연결될 수 있다. 제2 서브 뱅크(112)의 메모리 셀들은 제2 로우 디코더(114)와 제2 칼럼 디코더(116)에 의해 어드레싱될 수 있다.The
제1 서브 뱅크(111)와 제2 서브 뱅크(112)는, 제1 로우 디코더(113)와 제2 로우 디코더(114)로 제공되는 로우 어드레스 신호들(RAs) 중 어느 하나의 비트에 의해 선택될 수 있다. 예컨대, 로우 어드레스 신호의 MSB 신호(RAMSB)에 의해 제1 서브 뱅크(111) 또는 제2 서브 뱅크(112)가 선택될 수 있다. 제1 서브 뱅크(111)는 /RAMSB 신호에 의해 선택되고, 제2 서브 뱅크(112)는 RAMSB에 의해 선택될 수 있다.The
제1 서브 뱅크(111)와 제2 서브 뱅크(112)는 각각의 데이터 라인 센스 앰프 블락(117, 118)과 연결되고, 서로 독립된 데이터 입출력 라인들(I/OAS1, I/OAS2)과 연결될 수 있다. 제1 서브 뱅크(111)에서 독출된 데이터는 제1 데이터 라인 센스 앰프 블락(117)과 제1 데이터 입출력 라인들(I/OAS1)을 통하여 출력될 수 있다. 제2 서브 뱅크(112)에서 독출된 데이터는 제2 데이터 라인 센스 앰프(118)과 제2 데이터 입출력 라인들(I/OAS2)를 통하여 출력될 수 있다.The
B 뱅크 내지 H 뱅크(120~180) 각각도, A 뱅크(110)와 동일하게, 제1 서브 뱅크와 제2 서브 뱅크로 구분될 수 있다. 해당 뱅크 각각의 제1 서브 뱅크는 제1 로우 디코더, 제1 칼럼 디코더, 제1 데이터 라인 센스 앰프 블락, 그리고 제1 데이터 입출력 라인들과 연결될 수 있다. 해당 뱅크 각각의 제2 서브 뱅크는 와 제2 서브 뱅크는 제2 로우 디코더, 제2 칼럼 디코더, 제2 데이터 라인 센스 앰프 블락, 그리고 제2 데이터 입출력 라인들과 연결될 수 있다. 본 실시예에서는 A 뱅크 내지 H 뱅크(110-180)가 2개의 서브 뱅크들로 구성되는 예에 대하여 설명하고 있으나, 2개 이외의 다양한 수의 서브 뱅크들로 구성될 수 있다. 다양한 수의 서브 뱅크들은 서로 독립된 데이터 라인 센스 앰프 블락 및 데이터 입출력 라인들과 연결될 수 있다.Each of the B banks to the
도 3a-3d는 도 1의 메모리 장치(100)의 동작 타이밍을 설명하는 도면들이다. 도 3a는 뱅크 인터리빙 방식을 설명하는 도면이고, 도 3b 내지 도 3d는 서브 뱅크 인터리빙 방식을 설명하는 도면들이다.3A and 3D are diagrams illustrating operation timings of the
도 3a를 참조하면, 뱅크 인터리빙 방식은 A 뱅크 내지 H 뱅크들(110-180)을 인터리브(interleave)하게 즉, 연속적으로 하나씩 동작시키는 타이밍을 보여준다. 뱅크 인터리빙 방식은, 예컨대 A 뱅크(110) 동작 후, A 뱅크(110) 외 나머지 뱅크들(120-180) 중 어느 하나의 뱅크 동작으로 이루어질 수 있다. 또는, 뱅크 인터리빙 방식은, A 뱅크(110) 동작 후, A 뱅크(110) 동작으로 이루어질 수도 있다. 도 3a의 뱅크 인터리빙 방식은 연속적인 A 뱅크(110) 동작으로 설명된다.Referring to FIG. 3A, the bank interleaving scheme shows timings for interleaving A banks to H banks 110-180, that is, one by one in succession. For example, the bank interleaving method may be performed by any one bank operation among the remaining banks 120-180 other than the
A 뱅크(110)에 대한 제1 액티브 커맨드(ACT0)가 인가되고, tRCD 시간 후 제1 워드라인(WL0)이 인에이블된다. 제1 워드라인(WL0)은 A 뱅크(110) 내 선택되는 메모리 셀들에 연결된다. 제1 워드라인(WL0)에 연결되는 선택된 메모리 셀들로 데이터 기입 동작이 이루어진다. A 뱅크(110)의 메모리 셀 데이터 기입 동작은 tWR 시간 동안 이루어진다. tWR 시간 후, 제1 프리차아지 커맨드(PRE0)에 의해 A 뱅크 내 메모리 셀들의 비트라인들이 프리차아지된다. A 뱅크(110)의 비트라인 프리차아지 동작은 tRP 시간 동안 이루어진다. A 뱅크(110)에 대한 제1 기입 동작은 tRCD+tWR+tRP 시간 동안 이루어짐을 알 수 있다.The first active command ACT0 for the
이 후, A 뱅크(110)에 대한 제2 액티브 커맨드(ACT1)가 인가되고, tRCD 시간 후 제2 워드라인(WL1)이 인에이블된다. 제2 워드라인(WL1)은 A 뱅크(110) 내 선택되는 메모리 셀들에 연결된다. 제2 워드라인(WL1)에 연결되는 선택된 메모리 셀들로 데이터 기입 동작이 이루어진다. A 뱅크(110)의 메모리 셀 데이터 기입 동작은 tWR 시간 동안 이루어진다. tWR 시간 후, 제2 프리차아지 커맨드(PRE1)에 의해 A 뱅크(110) 내 메모리 셀들의 비트라인들이 프리차아지된다. A 뱅크(110)의 비트라인 프리차아지 동작은 tRP 시간 동안 이루어진다. A 뱅크(110)에 대한 제2 기입 동작은 tRCD+tWR+tRP 시간 동안 이루어짐을 알 수 있다.Thereafter, the second active command ACT1 for the
뱅크 인터리빙 방식에서, A 뱅크(110)에 대한 제1 기입 동작과 제2 기입 동작은 tRCD+tWR+tRP 시간 간격인 tRC 시간 간격으로 이루어진다. tRC 시간은 예컨대, 최소한 50ns 정도이다.In the bank interleaving scheme, the first write operation and the second write operation for the
도 3b를 참조하면, 서브 뱅크 인터리빙 방식은 A 뱅크 내지 H 뱅크들(110-180) 중 어느 하나의 뱅크 내 서브 뱅크들(111, 112)을 인터리브(interleave)하게 즉, 연속적으로 하나씩 동작시키는 타이밍을 보여준다. 서브 뱅크 인터리빙 방식은, 예컨대, A 뱅크(110)의 서브 뱅크들(111, 112)에 대한 동작으로 설명된다. 제1 액티브 커맨드(ACT0)는 제1 서브 뱅크(111)에 대한 액티브 커맨드이고, 제2 액티브 커맨드(ACT1)는 제2 서브 뱅크(112)에 대한 액티브 커맨드라고 가정하자.Referring to FIG. 3B, the sub-bank interleaving scheme interleaves the sub-banks 111 and 112 in one of the A banks to the
제1 서브 뱅크(111)에 대한 제1 액티브 커맨드(ACT0)가 인가되고, tRCD 시간 후 제1 워드라인(WL0)이 인에이블된다. 제1 워드라인(WL0)은 제1 서브 뱅크(111) 내 선택되는 메모리 셀들에 연결된다. 제1 워드라인(WL0)에 연결되는 선택된 메모리 셀들로 데이터 기입 동작이 이루어진다. 제1 서브 뱅크(111)의 메모리 셀 데이터 기입 동작은 tWR' 시간 동안 이루어진다. tWR' 시간 후, 제1 프리차아지 커맨드(PRE0)에 의해 제1 서브 뱅크(111) 내 메모리 셀들의 비트라인들이 프리차아지된다. 제1 서브 뱅크(111)의 비트라인 프리차아지 동작은 tRP 시간 동안 이루어진다. 이 후, 제1 서브 뱅크(111)에 대한 제1 액티브 커맨드(ACT0)가 다시 인가되고, 제1 워드라인(WL0)이 인에이블되고, 메모리 셀 데이터 기입 동작이 이루어지고, 비트라인 프리차아지 동작이 이루어질 수 있다.The first active command ACT0 is applied to the
제2 서브 뱅크(112)에 대한 제2 액티브 커맨드(ACT1)가 인가되고, tRCD 시간 후 제2 워드라인(WL1)이 인에이블된다. 제2 워드라인(WL1)은 제2 서브 뱅크(112) 내 선택되는 메모리 셀들에 연결된다. 제2 워드라인(WL1)에 연결되는 선택된 메모리 셀들로 데이터 기입 동작이 이루어진다. 제2 서브 뱅크(112)의 메모리 셀 데이터 기입 동작은 tWR' 시간 동안 이루어진다. tWR' 시간 후, 제2 프리차아지 커맨드(PRE1)에 의해 제2 서브 뱅크(112) 내 메모리 셀들의 비트라인들이 프리차아지된다. 제2 서브 뱅크(112)의 비트라인 프리차아지 동작은 tRP 시간 동안 이루어진다. 이 후, 제2 서브 뱅크(112)에 대한 제2 액티브 커맨드(ACT1)가 다시 인가되고, 제2 워드라인(WL1)이 인에이블되고, 메모리 셀 데이터 기입 동작이 이루어지고, 비트라인 프리차아지 동작이 이루어질 수 있다.The second active command ACT1 for the
서브 뱅크 인터리빙 방식에서, 제1 서브 뱅크(111)에 대한 제1 액티브 커맨드(ACT0)와 제2 서브 뱅크(112)에 대한 제2 액티브 커맨드(ACT1)는 서로 다른 뱅크들 사이의 로우 액티브-투-로우 액티브 시간인 tRRD 시간 간격으로 인가될 수 있다. tRRD 시간은, 예컨대 최소한 6ns 정도의 시간이다.In the sub-bank interleaving scheme, the first active command ACT0 for the
뱅크 인터리빙 방식은 한 개의 A 뱅크(110) 내에서 2개의 워드라인이 인에이블될 수 없기 때문에, A 뱅크(110)에 대한 연속적인 데이터 기입 동작은 tRC 시간 간격으로 데이터를 기입할 수 밖에 없다. 이에 대하여, 서브 뱅크 인터리빙 방식에서는, A 뱅크(110) 내 서브 뱅크(111, 112)에 대한 데이터 기입 동작은 tRRD 시간 간격으로 데이터를 기입할 수 있다. tRRD 시간은 tRC 시간에 비하여 상당히 짧다. 이에 따라, 서브 뱅크 인터리빙 방식은, 연속적인 데이터 기입 동작이 tRRD 시간 간격으로 짧아짐에 따라, 매번의 데이터 기입 동작 중에서 메모리 셀 데이터 기입 시간(tWR')을 길게 가질 수 있게 된다.In the bank interleaving method, since two word lines cannot be enabled in one A
서브 뱅크 인터리빙 방식은, 메모리 셀 데이터 기입 시간(tWR')을 길게 확보함에 따라, 데이터 기입에 필요한 시간을 충분히 확보할 수 있다. 이는 반도체 공정 미세화에 따라 길어지는 tWR 파라미터를 보완할 수 있다.In the sub-bank interleaving method, the memory cell data writing time tWR 'is long, and thus the time required for data writing can be sufficiently secured. This can complement the tWR parameter, which is prolonged as the semiconductor process becomes smaller.
또한, 메모리 셀 데이터 기입 시간(tWR')은 서브 뱅크들의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않는다. tWR' 시간은 서브 뱅크들의 연속적인 데이터 기입 동작 타이밍에서 호스트, 예컨대 메모리 콘트롤러가 타이밍 파라미터 규정으로 준수할 필요가 없다. 즉, 서브 뱅크 인터리빙 방식에서 메모리 셀 데이터 기입 시간(tWR')은 메모리 콘트롤러 모르게 숨길 수 있다. 숨겨진 메모리 셀 데이터 기입 시간(tWR')은 데이터 처리 시간 및 데이터 처리량에 영향을 주지 않는다.Also, the memory cell data write time tWR 'is not included in the interval time interval of successive data write operations of the subbanks. The tWR 'time is not required for the host, e. That is, in the sub-bank interleaving scheme, the memory cell data writing time tWR 'may be hidden without knowing the memory controller. The hidden memory cell data write time tWR 'does not affect the data processing time and the data throughput.
본 실시예에서는 서브 뱅크 인터리빙 방식에서 tWR' 시간을 충분히 확보하는 예에 대하여 설명하고 있다. 서브 뱅크 인터리빙 방식은 tWR' 시간 대신에 tRCD 또는 tRP 시간을 충분히 길게 확보할 수 있다.In this embodiment, an example of sufficiently securing the tWR 'time in the sub-bank interleaving method has been described. The sub-bank interleaving scheme can secure the tRCD or tRP time sufficiently long instead of the tWR 'time.
도 3c는 서브 뱅크들의 연속적인 데이터 기입 동작 중에서 tRCD' 시간을 길게 확보하는 경우를 나타내고, 도 3d는 tRP' 시간을 길게 확보하는 경우를 나타낸다. tRCD' 시간과 tRP' 시간은 서브 뱅크들의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않는다. tRCD' 시간과 tRP' 시간은 서브 뱅크들의 연속적인 데이터 기입 동작 타이밍에서 메모리 콘트롤러 모르게 숨길 수 있다. 숨겨진 tRCD' 또는 tRP' 시간은 데이터 처리 시간 및 데이터 처리량에 영향을 주지 않는다.FIG. 3C illustrates a case in which the tRCD 'time is secured during a continuous data write operation of sub banks, and FIG. 3D illustrates a case in which the tRP' time is secured. The tRCD 'time and the tRP' time are not included in the interval time interval of successive data write operations of the subbanks. The tRCD 'time and the tRP' time can be hidden without knowing the memory controller in the timing of successive data write operations of the subbanks. Hidden tRCD 'or tRP' time does not affect data processing time and data throughput.
도 4는 본 명세서에서 설명되는 하나 이상의 히든 타이밍 파라미터 관리 방법 실시예를 구현하기 위하여 사용될 수 있는 메모리 장치의 제2 예를 도시한 블락 다이어그램이다.4 is a block diagram illustrating a second example of a memory device that may be used to implement one or more hidden timing parameter management method embodiments described herein.
도 4를 참조하면, 메모리 장치(400)는 도 1의 메모리 장치(100)와 비교하여, A 뱅크(110I)는 4개의 서브 뱅크들로 구성된다는 점에서 차이가 있다. A 뱅크(110I)는 제1 내지 제4 서브 뱅크들(411, 412, 413, 414)로 구분될 수 있다.Referring to FIG. 4, the
제1 서브 뱅크(411)는 제1 로우 디코더(421), 제1 칼럼 디코더(431), 제1 데이터 라인 센스 앰프 블락(441) 그리고 제1 데이터 입출력 라인들(I/OAS1)에 연결될 수 있다. 제1 서브 뱅크(411)의 메모리 셀들은 제1 로우 디코더(421)와 제1 칼럼 디코더(431)에 의해 어드레싱될 수 있다. 제1 서브 뱅크(411)에서 독출된 데이터는 제1 데이터 라인 센스 앰프 블락(441)과 제1 데이터 입출력 라인들(I/OAS1)을 통하여 출력될 수 있다.The
제2 서브 뱅크(412)는 제2 로우 디코더(422), 제2 칼럼 디코더(432), 제2 데이터 라인 센스 앰프 블락(442) 그리고 제2 데이터 입출력 라인들(I/OAS2)에 연결될 수 있다. 제2 서브 뱅크(412)의 메모리 셀들은 제2 로우 디코더(422)와 제2 칼럼 디코더(432)에 의해 어드레싱될 수 있다. 제2 서브 뱅크(412)에서 독출된 데이터는 제2 데이터 라인 센스 앰프 블락(442)과 제2 데이터 입출력 라인들(I/OAS2)을 통하여 출력될 수 있다.The
제3 서브 뱅크(413)는 제3 로우 디코더(423), 제3 칼럼 디코더(433), 제3 데이터 라인 센스 앰프 블락(443) 그리고 제3 데이터 입출력 라인들(I/OAS3)에 연결될 수 있다. 제3 서브 뱅크(413)의 메모리 셀들은 제3 로우 디코더(423)와 제3 칼럼 디코더(433)에 의해 어드레싱될 수 있다. 제3 서브 뱅크(413)에서 독출된 데이터는 제3 데이터 라인 센스 앰프 블락(443)과 제3 데이터 입출력 라인들(I/OAS3)을 통하여 출력될 수 있다.The
제4 서브 뱅크(414)는 제4 로우 디코더(424), 제4 칼럼 디코더(434), 제4 데이터 라인 센스 앰프 블락(444) 그리고 제4 데이터 입출력 라인들(I/OAS4)에 연결될 수 있다. 제4 서브 뱅크(414)의 메모리 셀들은 제4 로우 디코더(424)와 제4 칼럼 디코더(434)에 의해 어드레싱될 수 있다. 제4 서브 뱅크(414)에서 독출된 데이터는 제4 데이터 라인 센스 앰프 블락(444)과 제4 데이터 입출력 라인들(I/OAS4)을 통하여 출력될 수 있다.The
제1 내지 제4 서브 뱅크들(411, 412, 413, 114)은 제1 내지 제4 로우 디코더들(421-424)로 제공되는 로우 어드레스 신호들(RAs) 중 2개 비트에 의해 선택될 수 있다. 예컨대, 로우 어드레스 신호의 MSB 신호(RAMSB)와 MSB-1 신호(RAMSB -1)에 의해 제1 내지 제4 서브 뱅크들(411, 412, 413, 114) 중 어느 하나의 서브 뱅크가 선택될 수 있다.The first to
도 1의 B 뱅크 내지 H 뱅크(120~180) 각각도, 도 4의 A 뱅크(110I)와 동일하게, 4개의 서브 뱅크들로 구분되고, 제1 내지 제4 서브 뱅크들은 제1 내지 제4 로우 디코더로 제공되는 로우 어드레스 신호의 MSB 신호(RAMSB)와 MSB-1 신호(RAMSB -1)에 의해 선택될 수 있다. 해당 뱅크 각각의 제1 서브 뱅크는 제1 로우 디코더, 제1 칼럼 디코더, 제1 데이터 라인 센스 앰프 블락, 그리고 제1 데이터 입출력 라인들과 연결될 수 있다. 해당 뱅크 각각의 제2 서브 뱅크는 제2 로우 디코더, 제2 칼럼 디코더, 제2 데이터 라인 센스 앰프 블락, 그리고 제2 데이터 입출력 라인들과 연결될 수 있다. 해당 뱅크 각각의 제3 서브 뱅크는 제3 로우 디코더, 제3 칼럼 디코더, 제3 데이터 라인 센스 앰프 블락, 그리고 제3 데이터 입출력 라인들과 연결될 수 있다. 해당 뱅크 각각의 제4 서브 뱅크는 제4 로우 디코더, 제4 칼럼 디코더, 제4 데이터 라인 센스 앰프 블락, 그리고 제4 데이터 입출력 라인들과 연결될 수 있다.Each of the B banks to the
본 실시예에서는 메모리 장치(400)가 8개의 뱅크들(A BANK ~ H BANK)로 구성되고, A 뱅크 내지 H 뱅크가 4개의 서브 뱅크들로 구성되는 예에 대하여 설명하고 있으나, 4개 이외의 다양한 수의 서브 뱅크들로 구성될 수 있다. 다양한 수의 서브 뱅크들은 서로 독립된 데이터 라인 센스 앰프 블락 및 데이터 입출력 라인들과 연결될 수 있다.In the present exemplary embodiment, an example in which the
도 5는 본 명세서에서 설명되는 하나 이상의 히든 타이밍 파라미터 관리 방법 실시예를 구현하기 위하여 사용될 수 있는 메모리 장치의 제3 예를 도시한 블락 다이어그램이다.FIG. 5 is a block diagram illustrating a third example of a memory device that may be used to implement one or more hidden timing parameter management method embodiments described herein.
도 5를 참조하면, 메모리 장치(500)는 스택 뱅크 아키텍쳐를 갖는 다수개의 메모리 뱅크들(BANK0 - BANK7)을 포함한다. 메모리 뱅크들(BANK0 - BANK7)은 노이즈 분산을 위하여 분리 배치될 수 있다. 메모리 뱅크들(BANK0 - BANK7)은 메모리 장치(500)의 중앙에 배열되는 패드들(Pads)을 기준으로 4분면(50A, 50B, 50C, 50D)에 나누어 배치될 수 있다.Referring to FIG. 5, the
제1 뱅크(BANK0)는 제1 사분면(50A)과 제4 사분면(50D)에 나누어 배치되고, 제2 뱅크(BANK1)는 제2 사분면(50B)과 제3 사분면(50C)에 나누어 배치될 수 있다. 나머지 짝수번 뱅크들(BANK2, BANK4, BANK6)은 제1 사분면(50A)과 제4 사분면(50D)에 나누어 배치될 수 있다. 나머지 홀수번 뱅크들(BANK3, BANK5, BANK7)은 제2 사분면(50B)과 제3 사분면(50C)에 나누어 배치될 수 있다.The first bank BANK0 may be divided into the
제1 뱅크(BANK0)는 제1 사분면(50A)에 배치된 제1 메모리 셀 어레이 블락(510a)과 제4 사분면(50D)에 배치된 제2 메모리 셀 어레이 블락(510b)으로 구성될 수 있다. 제2 뱅크(BANK1)는 제2 사분면(50B)에 배치된 제1 메모리 셀 어레이 블락(520a)과 제3 사분면(50C)에 배치된 제2 메모리 셀 어레이 블락(520b)으로 구성될 수 있다. 제3 뱅크(BANK2)는 제1 사분면(50A)에 배치된 제1 메모리 셀 어레이 블락(530a)과 제4 사분면(50D)에 배치된 제2 메모리 셀 어레이 블락(530b)으로 구성될 수 있다.The first bank BANK0 may include a first memory
나머지 짝수번 뱅크들(BANK4, BANK6) 각각도 제1 사분면(50A)에 배치되는 제1 메모리 셀 어레이 블락과 제4 사분면(50D)에 배치되는 제2 메모리 셀 어레이 블락으로 구성될 수 있다. 나머지 홀수번 뱅크들(BANK3, BANK5, BANK7) 각각도 제2 사분면(50B)에 배치되는 제1 메모리 셀 어레이 블락과 제3 사분면(50C)에 배치되는 제2 메모리 셀 어레이 블락으로 구성될 수 있다.Each of the remaining even banks BANK4 and BANK6 may also include a first memory cell array block disposed in the
메모리 장치(500)의 제1 사분면(50A)을 살펴보면, 제1 뱅크(BANK0)의 제1 메모리 셀 어레이 블락(510a)과 제3 뱅크(BANK2)의 제1 메모리 셀 어레이 블락(530a)이 스택된 스택 뱅크 구조를 갖는다. 제1 뱅크(BANK0)의 제1 메모리 셀 어레이 블락(510a)는 2개의 어레이 그룹들(511, 512)로 구분될 수 있다. 제3 뱅크(BANK2)의 제1 메모리 셀 어레이 블락(530a)도 2개의 서브 어레이 그룹들(531, 532)로 구분될 수 있다. 제1 뱅크(BANK0)의 서브 어레이 그룹들(511, 512)과 제3 뱅크(BANK2)의 서브 어레이 그룹들(531, 532)은 메모리 셀들의 비트라인들이 배열되는 방향, 즉 칼럼 방향으로 배열되는 것을 볼 수 있다.Referring to the
제1 뱅크(BANK0)와 제3 뱅크(BANK3)의 제1 메모리 셀 어레이 블락들(510a, 530a)은 로우 디코더(513)를 사이에 두고 양분되어 있다. 양분된 제1 메모리 셀 어레이 블락들(510a, 530a)은 로우 디코더(513)와 제1 및 제2 칼럼 디코더(515, 516)와 연결될 수 있다. 양분된 제1 메모리 셀 어레이 블락들(510a, 530a)의 메모리 셀들은 로우 디코더(513)와 제1 및 제2 칼럼 디코더(515, 516)에 의해 어드레싱될 수 있다.The first memory cell array blocks 510a and 530a of the first bank BANK0 and the third bank BANK3 are divided by a
로우 디코더(513)는 뱅크 어드레스들(BAs)과 로우 어드레스들(RAs)을 수신할 수 있다. 제1 및 제2 칼럼 디코더들(515, 516)은 칼럼 어드레스들(미도시)을 수신할 수 있다. 뱅크 어드레스들(BAs)에 따라 제1 및 제3 뱅크들(BANK0, BANK3) 중 하나의 뱅크가 선택되고, 로우 어드레스들(RAs)과 칼럼 어드레스들(미도시)에 따라 선택된 뱅크 내 서브 메모리 셀 어레이 블락들(511, 512, 531, 532)의 메모리 셀들이 어드레싱될 수 있다.The
제1 뱅크(BANK0)의 제1 서브 어레이 그룹(511)과 제2 서브 어레이 그룹(512)은 로우 디코더(513)로 제공되는 로우 어드레스 신호들(RAs) 중 어느 하나의 비트에 의해 선택될 수 있다. 예컨대, 로우 어드레스 신호의 MSB 신호(RAMSB)에 의해 제1 서브 어레이 그룹(511) 또는 제2 서브 어레이 그룹(512)이 선택될 수 있다. 제1 서브 어레이 그룹(511)은 /RAMSB 신호에 의해 선택되고, 제2 서브 어레이 그룹(512)은 RAMSB에 의해 선택될 수 있다.The first
제1 및 제3 뱅크들(BANK0, BANK2)과 동일하게, 제5 및 제7 뱅크(BANK4, BANK6)도 2개의 서브 어레이 그룹들로 구분되는 메모리 셀 어레이 블락들이 스택된다. 제5 및 제7 뱅크(BANK4, BANK6)의 서브 어레이 그룹들은 로우 디코더(513)로 제공되는 로우 어드레스 신호의 MSB 신호(RAMSB)에 의해 선택될 수 있다.Similar to the first and third banks BANK0 and BANK2, the fifth and seventh banks BANK4 and BANK6 are also stacked with memory cell array blocks divided into two sub-array groups. Sub-array groups of the fifth and seventh banks BANK4 and BANK6 may be selected by the MSB signal RA MSB of the row address signal provided to the
다른 사분면(50B, 50C, 50D)의 메모리 뱅크들(BANK0 - BANK7)도 2개의 서브 어레이 그룹들로 구분되는 메모리 셀 어레이 블락들이 스택된다. 메모리 뱅크들(BANK0 - BANK7) 내 서브 어레이 그룹들은 해당 사분면(50B, 50C, 50D)에 배치된 로우 디코더로 제공되는 로우 어드레스 신호의 MSB 신호(RAMSB)에 의해 선택될 수 있다.Memory cell array blocks in which the memory banks BANK0 to BANK7 of the
본 실시예에서는 메모리 뱅크들(BANK0 - BANK7)이 2개의 서브 어레이 그룹들로 구성되는 예에 대하여 설명하고 있으나, 2개 이외의 다양한 수의 서브 어레이 그룹들로 구성될 수 있다.In the present exemplary embodiment, an example in which the memory banks BANK0 to BANK7 are configured as two sub array groups is described. However, the memory banks BANK0 to BANK7 may be configured as various sub array groups other than two.
도 6은 도 5의 제1 뱅크의 아키텍쳐를 구체적으로 설명하는 도면이다.FIG. 6 is a diagram for specifically describing an architecture of the first bank of FIG. 5.
도 6을 참조하면, 제1 서브 어레이 그룹(511)과 제2 서브 어레이 그룹(512)는 다수개의 서브 어레이들(611-618)을 포함할 수 있다. 제1 서브 어레이 그룹(511) 내 서브 어레이들(611-618)은 데이터 입출력 라인들(미도시)과 데이터 라인 센스 앰프 블락(미도시)을 공유하도록 설계될 수 있다. 마찬가지로, 제2 서브 어레이 그룹(512) 내 서브 어레이들은 데이터 입출력 라인들(미도시)과 데이터 라인 센스 앰프 블락(미도시)을 공유하도록 설계될 수 있다.Referring to FIG. 6, the first
제1 서브 어레이 그룹(511) 내 서브 어레이(614)는 서브 어레이(614)의 위 아래에 배치되는 비트 라인 센스 앰프 블락들(621, 622)과 연결될 수 있다. 비트라인 센스 앰프 블락(621)은 서브 어레이(613)와 연결될 수 있다. 비트 라인 센스 앰프 블락(621)은 서브 어레이들(613, 614)에 공유될 수 있다. 비트라인 센스 앰프 블락(622)는 서브 어레이(615)와 연결될 수 있다. 비트 라인 센스 앰프 블락(622)은 서브 어레이들(614, 615)에 공유될 수 있다.The
제1 서브 어레이 그룹(511) 내 서브 어레이(614)에서, 하나의 워드라인(WL1)이 인에이블되면, 워드라인(WL1)과 연결된 메모리 셀들의 데이터들은 비트라인 센스 앰프 블락들(621, 622)으로 전달되어 감지 증폭될 수 있다. 이 경우, 비트 라인 센스 앰프 블락(621)과 연결되는 서브 어레이(613)와 비트 라인 센스 앰프 블락(622)과 연결되는 서브 어레이(615)는 비활성화되어야 한다. 즉, 활성화되는 서브 어레이(614)에 인접한 서브 어레이들(613, 615)은 비활성화되어야 한다. 비활성화되는 서브 어레이들(613, 615)은 킵 어웨이 존(keep away zone)으로 칭할 수 있다.In the
제1 서브 어레이 그룹(511)은 활성화된 서브 어레이(614)의 킵 어웨이 존을 벗어난 영역의 서브 어레이, 예컨대 서브 어레이(612)를 활성화시킬 수 있다. 서브 어레이(612)가 활성화되면, 서브 어레이(612)에 인접한 서브 어레이들(611, 613)은 킵 어웨이 존에 속하므로 비활성화되어야 한다.The first
한편, 제1 서브 어레이 그룹(511) 내 서브 어레이(618)가 활성화될 수 있다. 제1 서브 어레이 그룹(511)의 서브 어레이(618)는 제2 서브 어레이 그룹(512)과 인접해 있다. 제1 서브 어레이 그룹(511)의 서브 어레이(618)가 활성화되면, 제1 서브 어레이 그룹(511)의 서브 어레이(617)와 제2 서브 어레이 그룹(512)의 서브 어레이(631)는 킵 어웨이 존에 속하므로 비활성화되어야 한다.Meanwhile, the
제1 서브 어레이 그룹(511) 내 서브 어레이들(611-618)에서 결함 셀들이 발생할 수 있다. 서브 어레이(611-618) 각각은 결함 셀들을 구제하기 위한 리던던시 셀들을 포함할 수 있다. 서브 어레이(611-618) 각각은 해당 서브 어레이에서 발생된 결함 셀을 해당 서브 어레이의 리던던시 셀로 대체할 수 있다. 또한, 서브 어레이(611-618)는 해당 서브 어레이에서 발생된 결함 셀을 다른 서브 어레이의 리던던시 셀로 대체할 수 있다. 대체되는 다른 서브 어레이는 제1 서브 어레이 그룹(511)에 속하는 것으로 제한할 수 있다. 즉, 제1 서브 어레이 그룹(511)은 제1 서브 어레이 그룹(511) 내에서 구제 유연성(repair flexibility)을 갖도록 설정될 수 있다.Defective cells may occur in the subarrays 611 - 618 in the
제2 서브 어레이 그룹(512)도 제2 서브 어레이 그룹(512) 내에서 구제 유연성을 갖도록 설정될 수 있다. 제2 서브 어레이 그룹(512) 내 서브 어레이 각각은 결함 셀들을 구제하기 위한 리던던시 셀들을 포함할 수 있다. 제2 서브 어레이 그룹(512) 내 서브 어레이 각각에서 발생하는 결함 셀은 해당 서브 어레이의 리던던시 셀로 대체할 수 있다. 제2 서브 어레이 그룹(512) 내 서브 어레이 각각에서 발생하는 결함 셀은 다른 서브 어레이의 리던던시 셀로 대체할 수 있다.The second
제1 및 제2 서브 어레이 그룹(511, 512)은 포함하는 서브 어레이들(611-618)의 수를 적게 하여 서브 어레이 그룹의 크기를 줄일 수 있다. 이에 따라, 서브 어레이 그룹들의 수가 증가하여 병행화(parallelism) 효율이 높아질 수 있다. 반면에, 서브 어레이 그룹 내 서브 어레이 수가 적어 구제 유연성이 줄어들 수 있다. 서브 어레이 사이즈 단위(granuality)와 구제 유연성 사이에 트레이드-오프(trade-off)가 존재함을 알 수 있다.The first and second
서브 어레이 그룹의 크기는 메모리 장치(500) 내 저장부(미도시)에 저장될 수 있다. 저장부는 퓨즈 또는 안티 퓨즈로 구성되는 비휘발성 소자를 포함할 수 있다. 서브 어레이 그룹의 크기는 모든 서브 어레이들을 포함하는 충분히 큰 수로 설정될 수 있다. 또한, 서브 어레이 그룹의 크기는 사용자 목적에 따라 특정할 수도 있다.The size of the sub array group may be stored in a storage unit (not shown) in the
제1 및 제2 서브 어레이 그룹(511, 512)은, 다수개의 워드라인들을 동시에 인에이블시키기 위해서, 동시에 인에이블되는 개수 만큼의 로우 디코더들 또는 래치 타입의 워드라인 드라이버들과 연결될 수 있다. 다수개의 로우 디코더들을 구비하는 것은 칩 면적 측면에서 큰 부담이 될 수 있기 때문에, 래치 타입의 워드라인 드라이버를 채용할 수 있다.The first and second
제1 및 제2 서브 어레이 그룹(511, 512) 각각은 다수개의 서브 어레이들을 포함하고, 서브 어레이들은 데이터 입출력 라인들(미도시)과 데이터 라인 센스 앰프 블락(미도시)을 공유하도록 설계되어있다. 서로 다른 서브 어레이들에 연속적으로 동작 명령이 인가될 수 있다. 서브 어레이들이 데이터 입출력 라인들을 공유하기 때문에, 서로 다른 서브 어레이들에 인가되는 명령 조합들에 타이밍 제한들(timing constraints)이 존재할 수 있다.Each of the first and second
도 7은 도 6의 서로 다른 서브 어레이들의 연속적인 커맨드들에 대한 타이밍 제한들을 설명하는 도면이다.FIG. 7 is a diagram illustrating timing constraints for successive commands of different subarrays of FIG. 6.
도 7을 참조하면, 도 6의 제1 서브 어레이 그룹(511) 내 다수개 서브 어레이들(611-618) 중 서브 어레이 하나를 서브 어레이 A라고 칭하고, 다른 하나의 서브 어레이를 서브 어레이 B라고 칭한다. 서브 어레이 A의 현재 커맨드와 서브 어레이 B의 다음 명령 사이의 타이밍을 살펴보면, 서브 어레이 A의 액티브 명령(ACT)과 서브 어레이 B의 액티브 명령(ACT) 사이에는 타이밍 제한이 없다. 이는 액티브 명령(ACT)은 로우 커맨드(row command)에 속하기 때문에, 서브 어레이 A와 서브 어레이 B가 공유하는 데이터 입출력 라인의 경로에 대한 충돌이 발생하지 않기 때문이다.Referring to FIG. 7, one of the plurality of sub arrays 611-618 in the first
서브 어레이 A의 액티브 명령(ACT)과 서브 어레이 B의 프리차아지 명령(PRE) 사이에도 타이밍 제한이 없다. 그리고, 서브 어레이 A의 액티브 명령(ACT)과 서브 어레이 B의 리프레쉬 명령(REF) 사이에도 타이밍 제한이 없다. 이는 액티브 명령(ACT)과 마찬가지로 프리차아지 명령(PRE)과 리프레쉬 명령(REF)도 로우 커맨드에 속하기 때문에 데이터 입출력 라인의 충돌이 발생하지 않기 때문이다.There is no timing restriction between the active command ACT of the sub array A and the precharge command PRE of the sub array B. There is no timing limitation between the active command ACT of the sub array A and the refresh command REF of the sub array B. This is because, like the active command ACT, the precharge command PRE and the refresh command REF belong to the low command, so that data input / output line collision does not occur.
서브 어레이 A의 액티브 명령(ACT) 후 서브 어레이 B의 기입/독출 명령(WR/RD)은 유효하지 않다. 왜냐하면, 기입 또는 독출 명령 동안 칼럼 선택 라인이 온 상태이고, 칼럼 선택 라인에 의해 데이터 입출력 라인으로의 경로가 형성되기 때문에, 데이터 입출력 라인을 공유하는 서브 어레이 그룹 내 서로 다른 서브 어레이들에서 2개의 워드라인들이 동시에 인에이블될 수 없기 때문이다. 달리 말하면, 서브 어레이 B에서 기입/독출 명령(WR/RD)을 하기 위해서는 액티브 명령을 이전에 하였을 것이고, 그렇게 되면 워드라인이 동시에 2개 인에이블된 상태에서 기입/독출 하기 때문에 유효하지 않다.The write / read command WR / RD of the sub array B is not valid after the active command ACT of the sub array A. Because the column select line is on during the write or read command, and the path to the data input / output line is formed by the column select line, two words in different sub arrays in the sub array group sharing the data input / output line. This is because the lines cannot be enabled at the same time. In other words, an active command may have been previously performed to perform the write / read command (WR / RD) in the sub array B, which is not valid because the word lines are written / read in two enabled states at the same time.
서브 어레이 A의 프리차아지 명령(PRE) 후, 서브 어레이 B의 액티브 명령(ACT), 프리차아지 명령(PRE) 또는 리프레쉬 명령(REF) 사이에는 타이밍 제한이 없다.After the precharge command PRE of the sub array A, there is no timing restriction between the active command ACT, the precharge command PRE or the refresh command REF of the sub array B.
서브 어레이 A의 프리차아지 명령(PRE) 후 서브 어레이 B의 기입 명령(WR) 사이에는 프리차아지-투-기입 시간(tPRE2WR) 간격이 필요하다. 그리고, 서브 어레이 A의 프리차아지 명령(PRE) 후 서브 어레이 B의 독출 명령(RD) 사이에는 프리차아지-투-독출 시간(tPRE2RD) 간격이 필요하다. 서브 어레이 A에서 프리차아지 명령(PRE)에 의해 해당 워드라인 1개가 오프되면, 서브 어레이 B에서의 기입 또는 독출 동작을 위한 1개의 워드라인 인에이블이 가능해진다. tPRE2WR 시간 및 tPRE2RD 시간은 서브 어레이 A의 워드라인이 오프되는 데 걸리는 시간으로 볼 수 있다.A precharge-to-write time interval tPRE2WR is required between the subarray B's write command WR after the subarray A's precharge command PRE. After the precharge command PRE of the sub array A, the precharge-to-read time period tPRE2RD is required between the read commands RD of the sub array B. When one word line is turned off by the precharge command PRE in the sub array A, one word line enable for the write or read operation in the sub array B becomes possible. The tPRE2WR time and tPRE2RD time can be viewed as the time taken for the word line of sub array A to turn off.
서브 어레이 A의 리프레쉬 명령(REF) 후, 서브 어레이 B의 액티브 명령(ACT), 프리차아지 명령(PRE) 또는 리프레쉬 명령(REF) 사이에는 타이밍 제한이 없다.After the refresh command REF of the sub array A, there is no timing restriction between the active command ACT, the precharge command PRE or the refresh command REF of the sub array B.
서브 어레이 A의 리프레쉬 명령(REF) 후 서브 어레이 B의 기입 명령(WR) 사이에는 리프레쉬-투-기입 시간(tREF2WR) 간격이 필요하다. 그리고, 서브 어레이 A의 리프레쉬 명령(REF) 후 서브 어레이 B의 독출 명령(RD) 사이에는 리프레쉬-투-독출 시간(tREF2RD) 간격이 필요하다. 서브 어레이 A의 리프레쉬 명령(REF)에 의해 1개의 워드라인이 리프레쉬되는 동안, 서브 어레이 B의 기입/독출 명령에 의해 다른 워드라인이 액티브되어 있다면, 리프레쉬 후 1개 워드라인이 오프되면, 서브 어레이 B에서의 기입 또는 독출 동작을 위한 1개의 워드라인 인에이블이 가능해진다. tREF2WR 시간 및 tREF2RD 시간은 서브 어레이 A의 워드라인이 오프되는 데 걸리는 시간으로 볼 수 있다.After the refresh command REF of the sub array A, the refresh-to-write time tREF2WR interval is required between the write commands WR of the sub array B. After the refresh command REF of the sub array A, a refresh-to-read time period tREF2RD is required between the read commands RD of the sub array B. If one word line is active by the write / read command of sub array B while one word line is refreshed by the refresh command REF of sub array A, if one word line is off after refresh, the sub array One word line enable for write or read operation in B is enabled. The tREF2WR time and tREF2RD time can be viewed as the time taken for the word line of sub array A to turn off.
서브 어레이 A의 기입 명령(WR) 후 서브 어레이 B의 액티브 명령(ACT) 사이에는 기입-투-액티브 시간(tWR2ACT) 간격이 필요하다. 서브 어레이 A의 독출 명령(RD) 후 서브 어레이 B의 액티브 명령(ACT) 사이에는 독출-투-액티브 시간(tRD2ACT) 간격이 필요하다. 서브 어레이 A의 기입/독출 명령(WR/RD)에 의해 메모리 셀에 데이터 기입되거나 또는 데이터 라인 센스 앰프에 독출 데이터가 래치되었을 때 칼럼 선택 라인이 오프되면, 서브 어레이 B에서의 액티브 동작이 가능해진다. tWR2ACT 시간 및 tRD2ACT 시간은 서브 어레이 A의 칼럼 선택 라인이 오프되는 데 걸리는 시간으로 볼 수 있다.A write-to-active time tWR2ACT interval is required between the write command WR of the sub array A and the active command ACT of the sub array B. A read-to-active time tRD2ACT interval is required between the read command RD of the sub array A and the active command ACT of the sub array B. If the column select line is turned off when data is written to the memory cell by the write / read command (WR / RD) of the sub array A or the read data is latched to the data line sense amplifier, the active operation in the sub array B becomes possible. . The tWR2ACT time and tRD2ACT time can be viewed as the time taken for the column select line of sub array A to turn off.
서브 어레이 A의 기입/독출 명령(WR/RD) 후 서브 어레이 B의 프리차아지 명령(PRE) 또는 기입/독출 명령(WR/RD)은 유효하지 않다. 왜냐하면, 데이터 입출력 라인을 공유하는 서브 어레이 그룹 내 서로 다른 서브 어레이들에서 2개의 워드라인들이 동시에 인에이블될 수 없기 때문이다.The precharge command PRE or the write / read command WR / RD of the sub array B is not valid after the write / read command WR / RD of the sub array A. This is because two word lines may not be enabled at the same time in different sub arrays in a sub array group sharing data input / output lines.
서브 어레이 A의 기입 명령(WR) 후 서브 어레이 B의 리프레쉬 명령(REF) 사이에는 기입-투-리프레쉬 시간(tWR2REF) 간격이 필요하다. 서브 어레이 A의 독출 명령(RD) 후 서브 어레이 B의 리프레쉬 명령(REF) 사이에는 독출-투-리프레쉬 시간(tRD2REF) 간격이 필요하다. 서브 어레이 A의 기입/독출 명령(WR/RD)에 의한 칼럼 선택 라인이 오프되면, 서브 어레이 B에서의 리프레쉬 동작이 가능해진다. tWR2REF 시간 및 tRD2REF 시간은 서브 어레이 A의 칼럼 선택 라인이 오프되는 데 걸리는 시간으로 볼 수 있다.After the write command WR of the sub array A, a write-to-refresh time period tWR2REF is required between the refresh commands REF of the sub array B. A read-to-refresh time interval tRD2REF is required between the read command RD of the sub array A and the refresh command REF of the sub array B. FIG. When the column select line is turned off by the write / read command WR / RD of the sub array A, the refresh operation in the sub array B becomes possible. The tWR2REF time and tRD2REF time can be seen as the time taken for the column select line of sub array A to turn off.
도 8은 본 명세서에서 설명되는 하나 이상의 히든 타이밍 파라미터 관리 방법 실시예를 구현하기 위하여 사용될 수 있는 메모리 시스템의 제1 예를 도시한 블락 다이어그램이다.FIG. 8 is a block diagram illustrating a first example of a memory system that may be used to implement one or more hidden timing parameter management method embodiments described herein.
도 8을 참조하면, 메모리 시스템(800)은 메모리 콘트롤러(810)와 메모리 모듈(820)을 포함한다. 메모리 콘트롤러(810)는 커맨드 신호들(CMD)과 어드레스 신호들(ADDR), 그리고 데이터들(DQ)을 메모리 모듈(820)로 제공할 수 있다. 메모리 모듈(820)은 다수개의 메모리 장치들(100)과 버퍼 칩(822)을 포함할 수 있다. 메모리 모듈(820)은 비휘발성 메모리 장치(824)를 더 포함할 수 있다.Referring to FIG. 8, the
메모리 모듈(820)에는 예컨대, 9개의 메모리 장치들(100)이 장착될 수 있다. 9개의 메모리 장치들(100) 중 하나는 나머지 8개의 메모리 장치(100)에서 발생되는 에러를 보정하기 위하여 사용될 수 있다. 즉, 8개 메모리 장치(100) 각각에서 발생되는 1 비트 에러를 보정하기 위하여, 8 비트의 패리티 비트가 필요하다. 이를 위하여, 1개의 메모리 장치(100)가 사용될 수 있다. 이에 따라, 메모리 콘트롤러(810)와 메모리 모듈(820) 사이에는 각 메모리 장치(100)로/로부터 입출력되는 X8 데이터들(DQ)의 총합인 X72 데이터들(DQ)이 전달될 수 있다.For example, nine
메모리 장치들(100)은 도 1 및 도 4에서 설명된 서브 뱅크 인터리빙 방식으로 동작하는 메모리 장치일 수 있다. 메모리 장치(100)는 적어도 2개 이상의 서브 뱅크들로 구성되는 다수개의 뱅크들을 포함할 수 있다. 메모리 장치(100)는 다수개의 뱅크들 중 어느 하나의 뱅크 내 서브 뱅크들을 연속적으로 하나씩 인터리브하게 동작시킬 수 있다.The
메모리 장치(100)는 하나의 뱅크에서의 연속적인 데이터 기입 동작이 서로 다른 뱅크들 사이의 로우 액티브-투-로우 액티브 시간인 tRRD 시간 간격으로 짧아질 수 있다. 이에 따라, 하나의 뱅크에서의 데이터 기입 동작은 메모리 셀 데이터 기입 시간(tWR'), /RAS 신호 인가 후 /CAS 신호 인가 사이의 시간(tRCD') 또는 비트라인 프리차아지 시간(tRP')을 길게 가질 수 있게 된다. tRCD', tWR', tRP' 시간은 서브 뱅크들의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않는다. 연속적인 데이터 기입 동작 타이밍에서 호스트, 예컨대 메모리 콘트롤러는 tRCD', tWR', tRP' 타이밍 파라미터 규정을 준수할 필요가 없다. tRCD', tWR', tRP' 시간은 메모리 콘트롤러에게 숨길 수 있다.The
또한, 메모리 장치(100)는 도 5에서 설명된 적어도 2개 이상의 서브 어레이 그룹들로 구성된 메모리 셀 어레이 블락들이 스택되는 다수개의 뱅크들을 포함하는 메모리 장치(500)일 수 있다. 메모리 장치(100)는 서브 어레이 그룹 내 활성화된 서브 어레이의 킵 어웨이 존을 벗어난 영역의 서브 어레이가 활성화될 수 있다. 또한, 킵 어웨이 존에 속하는 서브 어레이가 다른 서브 어레이 그룹에 속하는 경우, 다른 서브 어레이 그룹에 속하는 서브 어레이가 비활성화될 수 있다. 메모리 장치(100)는 서브 어레이 그룹 내 서브 어레이들에서 발생되는 결함 셀들이 해당 서브 어레이 그룹 내 해당 서브 어레이 또는 다른 서브 어레이의 리던던시 셀들로 대체될 수 있다. 메모리 장치(100)는 서로 다른 서브 어레이들에 연속적으로 인가되는 명령 조합들에 타이밍 제한들이 존재할 수 있다.In addition, the
버퍼 칩(822)은 메모리 콘트롤러(810)로부터 커맨드 신호들(CMD)과 어드레스 신호(ADDR)을 수신하여 메모리 장치들(100)로 전송할 수 있다. 메모리 콘트롤러(810)와의 인터페이스 속도가 월등히 높은 경우, 버퍼 칩(822)를 통하여 속도 차이로 발생하는 성능(Performance) 저하를 최소화할 수 있다.The
또한, 버퍼 칩(822)은 메모리 장치(100)의 동작이 선택적으로 리렉스(relax)되도록 제어할 수 있다. 버퍼 칩(822)은 수신되는 커맨드 신호(CMD)와 어드레스 신호(ADDR)가 메모리 장치(100)의 하나의 뱅크 내 서브 뱅크들을 억세스하는 지 여부를 모니터링한다.In addition, the
버퍼 칩(822)은 메모리 장치(100)의 서브 뱅크들을 선택하는 로우 어드레스 신호의 MSB 신호(RAMSB)를 모니터링할 수 있다. 서브 뱅크들이 억세스되는 경우, 버퍼 칩(822)은 하나의 뱅크에서의 데이터 기입 동작 중 메모리 셀 데이터 기입 시간(tWR'), /RAS 신호 인가 후 /CAS 신호 인가 사이의 시간(tRCD') 또는 비트라인 프리차아지 시간(tRP')을 길게 가질 수 있도록 메모리 장치(100)를 리렉스하게 동작시킬 수 있다.The
비휘발성 메모리 장치(824)는 메모리 장치(500, 도 5)의 서브 어레이 그룹의 크기, 즉 서브 어레이 그룹에 포함된 서브 어레이들의 개수를 저장할 수 있다. 비휘발성 메모리 장치(824)는 퓨즈, 안티 퓨즈, PROM 또는 플래쉬 메모리 등으로 구성될 수 있다. 비휘발성 메모리 장치(824)에 저장된 서브 어레이 그룹의 크기는 파워-업시 메모리 콘트롤러(810)로 제공될 수 있다.The
메모리 콘트롤러(810)는, 메모리 장치(100)의 서브 어레이 그룹 정보를 이용하여, 각 서브 어레이 사이의 바운더리가 되는 로우 어드레스와 각 서브 어레이 그룹을 구분하는 로우 어드레스 비트들을 계산할 수 있다. 이에 따라, 메모리 콘트롤러(810)는 메모리 장치(100)의 서브 어레이 그룹 내 활성화된 서브 어레이의 킵 어웨이 존을 벗어난 영역의 서브 어레이를 활성화시킬 수 있다. 또한, 킵 어웨이 존에 속하는 서브 어레이가 다른 서브 어레이 그룹에 속하는 경우 이 서브 어레이를 비활성화시킬 수 있다. 메모리 콘트롤러(810)는 메모리 장치(100)의 서브 어레이 그룹 내 서브 어레이들에서 발생되는 결함 셀들을 해당 서브 어레이 그룹 내 해당 서브 어레이 또는 다른 서브 어레이의 리던던시 셀들로 대체시킬 수 있다. 메모리 콘트롤러(810)는 메모리 장치(100)의 서로 다른 서브 어레이들에 연속적으로 인가되는 명령 조합들에 존재하는 타이밍 제한들을 준수할 수 있다.The
도 9는 본 명세서에서 설명되는 하나 이상의 히든 타이밍 파라미터 관리 방법 실시예를 구현하기 위하여 사용될 수 있는 메모리 시스템의 제2 예를 도시한 블락 다이어그램이다.FIG. 9 is a block diagram illustrating a second example of a memory system that may be used to implement one or more hidden timing parameter management method embodiments described herein.
도 9를 참조하면, 메모리 시스템(900)은 다수개의 호스트들(901, 902)과 메모리 콘트롤러(910), 그리고 메모리 장치(100)를 포함한다. 호스트들(901, 902)은 마이크로 프로세서 등으로 구성될 수 있다. 메모리 콘트롤러(910)는 호스트들(901, 902)로부터 요청되는 독출 또는 기입 명령(RD/WR)에 따라 메모리 장치(100)를 제어할 수 있다. 메모리 콘트롤러(910)는 호스트(901, 902)의 독출 또는 기입 명령(RD/WR)을 바탕으로 커맨드 신호(CMD)와 어드레스 신호(ADDR)를 발생하여 메모리 장치(100)로 전송할 수 있다. 또한, 메모리 콘트롤러(910)는 호스트(901, 902)의 독출 또는 기입 명령(RD/WR)에 따른 데이터들(DQ)을 메모리 장치(100)로/로부터 송수신할 수 있다.Referring to FIG. 9, the
메모리 장치들(100)은 도 1 및 도 4에서 설명된 서브 뱅크 인터리빙 방식으로 동작하는 메모리 장치일 수 있다. 메모리 장치(100)는 적어도 2개 이상의 서브 뱅크들로 구성되는 다수개의 뱅크들을 포함할 수 있다. 메모리 장치(100)는 다수개의 뱅크들 중 어느 하나의 뱅크 내 서브 뱅크들을 연속적으로 하나씩 인터리브하게 동작시킬 수 있다.The
메모리 장치(100)는 하나의 뱅크에서의 연속적인 데이터 기입 동작이 서로 다른 뱅크들 사이의 로우 액티브-투-로우 액티브 시간인 tRRD 시간 간격으로 짧아질 수 있다. 이에 따라, 하나의 뱅크에서의 데이터 기입 동작은 메모리 셀 데이터 기입 시간(tWR'), /RAS 신호 인가 후 /CAS 신호 인가 사이의 시간(tRCD') 또는 비트라인 프리차아지 시간(tRP')을 길게 가질 수 있게 된다. tRCD', tWR', tRP' 시간은 서브 뱅크들의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않는다. 서브 뱅크들의 연속적인 데이터 기입 동작 타이밍에서 메모리 콘트롤러(710)는 tRCD', tWR', tRP' 타이밍 파라미터 규정을 준수할 필요가 없다. tRCD', tWR', tRP' 시간은 메모리 콘트롤러(910)에게 숨길 수 있다.The
또한, 메모리 장치(100)는 도 5에서 설명된 적어도 2개 이상의 서브 어레이 그룹들로 구성된 메모리 셀 어레이 블락들이 스택되는 다수개의 뱅크들을 포함하는 메모리 장치(500)일 수 있다. 메모리 장치(100)는 서브 어레이 그룹 내 활성화된 서브 어레이의 킵 어웨이 존을 벗어난 영역의 서브 어레이가 활성화될 수 있다. 또한, 킵 어웨이 존에 속하는 서브 어레이가 다른 서브 어레이 그룹에 속하는 경우, 다른 서브 어레이 그룹에 속하는 서브 어레이가 비활성화될 수 있다. 메모리 장치(100)는 서브 어레이 그룹 내 서브 어레이들에서 발생되는 결함 셀들이 해당 서브 어레이 그룹 내 해당 서브 어레이 또는 다른 서브 어레이의 리던던시 셀들로 대체될 수 있다. 메모리 장치(100)는 서로 다른 서브 어레이들에 연속적으로 인가되는 명령 조합들에 타이밍 제한들이 존재할 수 있다.In addition, the
메모리 콘트롤러(910)는 호스트들(901, 902)로부터 요청되는 독출 또는 기입 명령(Rd/WR)에 따라 메모리 장치(100)의 커맨드 신호(CMD)와 어드레스 신호(ADDR)로 변환할 수 있다. 메모리 콘트롤러(910)는 트랜스액션 큐(Transaction Queue, 911), 커맨드 큐(Command Queue, 915), 그리고 모니터링부(916)를 포함할 수 있다. 트랜스액션 큐(911)은 다수개 호스트들(901, 902)로부터 요청되는 독출 또는 기입 명령(RD/WR)에 순서를 매기는 오더링부(912)와, 호스트(901, 902)의 독출 또는 기입 명령(RD/WR)을 메모리 장치(100)의 커맨드 신호(CMD)와 어드레스 신호(ADDR)로 발생하는 로직부(913)로 구성될 수 있다. 커맨드 큐(915)는 로직부(913)를 통해 발생되는 커맨드 신호(CMD)와 어드레스 신호(ADDR)를 순차적으로 저장한 후 메모리 장치(100)로 전송할 수 있다.The
모니터링부(916)는 커맨드 큐(915)에 저장된 커맨드 신호(CMD)와 어드레스 신호(ADDR)를 모니터링하여 메모리 장치(100)의 하나의 뱅크 내 서브 뱅크들을 억세스하는 지 여부를 판단할 수 있다. 모니터링부(916)는 메모리 장치(100)의 서브 뱅크들을 선택하는 로우 어드레스 신호의 MSB 신호(RAMSB)를 모니터링할 수 있다. 서브 뱅크들이 억세스되는 경우, 모니터링부(916)는 하나의 뱅크에서의 데이터 기입 동작 중 메모리 셀 데이터 기입 시간(tWR'), /RAS 신호 인가 후 /CAS 신호 인가 사이의 시간(tRCD') 또는 비트라인 프리차아지 시간(tRP')을 길게 가질 수 있도록 메모리 장치(100)를 리렉스하게 동작시킬 수 있다.The
메모리 콘트롤러(910)는, 메모리 장치(100)의 서브 어레이 그룹 정보를 이용하여, 각 서브 어레이 사이의 바운더리가 되는 로우 어드레스와 각 서브 어레이 그룹을 구분하는 로우 어드레스 비트들을 계산할 수 있다. 이에 따라, 메모리 콘트롤러(910)는 메모리 장치(100)의 서브 어레이 그룹 내 활성화된 서브 어레이의 킵 어웨이 존을 벗어난 영역의 서브 어레이를 활성화시킬 수 있다. 또한, 킵 어웨이 존에 속하는 서브 어레이가 다른 서브 어레이 그룹에 속하는 경우 이 서브 어레이를 비활성화시킬 수 있다. 메모리 콘트롤러(910)는 메모리 장치(100)의 서브 어레이 그룹 내 서브 어레이들에서 발생되는 결함 셀들을 해당 서브 어레이 그룹 내 해당 서브 어레이 또는 다른 서브 어레이의 리던던시 셀들로 대체시킬 수 있다. 메모리 콘트롤러(910)는 메모리 장치(100)의 서로 다른 서브 어레이들에 연속적으로 인가되는 명령 조합들에 존재하는 타이밍 제한들을 준수할 수 있다.The
메모리 콘트롤러(910)는, 도 10에 도시된 바와 같이, 메모리 장치(100)가 데이터 기입 동작에서 타이밍 파라미터 규정에 맞게 동작하는 지를 준수한다. 메모리 장치(100)가 도 3a의 뱅크 인터리빙 방식으로 동작하는 경우, 메모리 콘트롤러(910)는, 소정의 기입 데이터(DIN) 입력 후 다음 액티브 명령 전까지, 데이터 기입 동작 타이밍들 중에서 예컨대, tWR 시간과 tRP 시간 규정을 준수한다. tWR 시간은 예컨대, 최소한 15ns 정도로 규정되고, tRP 시간도 예컨대, 최소한 15ns 정도로 규정될 수 있다.As shown in FIG. 10, the
메모리 장치(100)가 도 3b 내지 도 3d의 서브 뱅크 인터리빙 방식으로 동작하는 경우, 예컨대 로우 어드레스 신호의 MSB 신호(RAMSB)의 토글링에 의해 서로 다른 서브 뱅크들이 선택되는 경우, 메모리 콘트롤러(910)는, 데이터 기입 동작 타이밍들 중에서 tWR 시간 규정과 tRP 시간 규정을 준수할 필요가 없다. 이 때, 메모리 콘트롤러(910)가 준수하는 메모리 장치(100)의 tWR 시간은 0ns 으로 규정하고, tRP 시간도 0ns 으로 규정될 수 있다. tRP 시간이 0ns 으로 규정됨에 따라, 메모리 장치(100)에서 실제적으로 동작되는 프리차아지 동작은 히든 프리차아지 동작이 된다.When the
한편, 메모리 장치(100)가 도 3b 내지 도 3d의 서브 뱅크 인터리빙 방식으로 동작하더라도, 로우 어드레스 신호의 MSB 신호(RAMSB)가 토글링 되지 않아 동일한 서브 뱅크들이 선택되는 경우가 발생할 수 있다. 이 경우, 메모리 장치(100)는 뱅크 인터리빙 방식에서 연속적인 동일 뱅크 억세스 동작과 유사하게 동작한다고 볼 수 있다. 메모리 콘트롤러(910)는, 데이터 기입 동작 타이밍들 중에서 tWR 시간 규정과 tRP 시간 규정을 준수할 필요가 있다. 이 때, 메모리 콘트롤러(910)가 준수하는 메모리 장치(100)의 tWR 시간은 예컨대, 최소한 25ns 으로 규정하고, tRP 시간도 예컨대, 최소한 15ns 으로 규정될 수 있다.Meanwhile, even when the
본 명세서에서 설명되는 하나 이상의 히든 타이밍 파라미터 관리 방법을 구현하는 메모리 장치는 도 11과 같은 반도체 메모리 장치, 예컨대, DDR-SDRAM에 포함될 수 있다.The memory device implementing the at least one hidden timing parameter management method described herein may be included in a semiconductor memory device such as the DDR-SDRAM as shown in FIG.
도 11을 참조하면, DDR-SDRAM(1100)은 DRAM 셀을 포함하는 메모리 셀 어레이(1101) 및 DRAM 셀을 구동하기 위한 각종 회로 블록들을 구비할 수 있다. 예컨대, 타이밍 레지스터(1102)는 칩 선택 신호(CS)가 비활성화 레벨(예컨대 로직 하이)에서 활성화 레벨(예컨대 로직 로우)로 변화될 때 활성화될 수 있다. 타이밍 레지스터(1202)는 외부로부터 클럭 신호(CLK), 클럭 인에이블 신호(CKE), 칩 선택신호(CSB), 로우(Row) 어드레스 스트로브 신호(RASB), 칼럼(Column) 어드레스 스트로브 신호(CASB), 기입 인에이블 신호(WEB) 및 데이터 입력/출력 마스크 신호(DQM) 등의 커맨드(command) 신호를 수신하고, 수신된 커맨드 신호를 처리하여 회로 블록들을 제어하기 위한 각종 내부 커맨드 신호들(LRAS, LCBR, LWE, LCAS, LWCBR, LDQM)을 생성할 수 있다. Referring to FIG. 11, the DDR-
타이밍 레지스터(1102)로부터 생성된 일부 내부 커맨드 신호들은 프로그래밍 레지스터(1204)에 저장된다. 예컨대, 데이터 출력에 관계된 레이턴시(Latency) 정보나 버스트 길이(Burst Length) 정보 등이 프로그래밍 레지스터(1104)에 저장될 수 있다. 프로그래밍 레지스터(1104)에 저장된 내부 커맨드 신호들은 레이턴시/버스트 길이 제어부(1106)로 제공될 수 있으며, 레이턴시/버스트 길이 제어부(1106)는 데이터 출력의 레이턴시나 버스트 길이를 제어하기 위한 제어 신호를 칼럼 버퍼(1108)를 통하여 칼럼 디코더(1110)나 출력 버퍼(1112)로 제공할 수 있다.Some internal command signals generated from
어드레스 레지스터(1120)는 외부로부터 어드레스 신호(ADD)를 수신할 수 있다. 로우 어드레스 신호는 로우 어드레스 버퍼(1122)를 통하여 로우 디코더(1124)로 제공될 수 있다. 또한, 칼럼 어드레스 신호는 칼럼 어드레스 버퍼(1108)를 통하여 칼럼 디코더(1110)로 제공될 수 있다. 로우 어드레스 버퍼(1122)는 리프레쉬 명령(LRAS, LCBR)에 응답하여 리프레쉬 카운터에서 발생하는 리프레쉬 어드레스 신호를 더 수신할 수 있으며, 로우 어드레스 신호나 리프레쉬 어드레스 신호 중 어느 하나를 로우 디코더(1124)로 제공할 수 있다. 또한, 어드레스 레지스터(1120)는 뱅크를 선택하기 위한 뱅크 신호를 뱅크 선택부(1126)로 제공할 수 있다.The
로우 디코더(1124)는 로우 어드레스 버퍼(1122)로부터 입력되는 로우 어드레스 신호 또는 리프레쉬 어드레스 신호를 디코딩하고, 메모리 셀 어레이(1101)의 워드라인을 활성화시킬 수 있다. 칼럼 디코더(1110)는 칼럼 어드레스 신호를 디코딩하고, 메모리 셀 어레이(1101)의 비트라인에 대한 선택 동작을 수행할 수 있다. 일예로서, 칼럼 선택 라인(Column selection Line)이 반도체 메모리 장치(1100)에 적용되어, 칼럼 선택 라인을 통한 선택 동작이 수행될 수 있다.The
감지 증폭기(1130)는 로우 디코더(1124)와 칼럼 디코더(1110)에 의해 선택된 메모리 셀의 데이터를 증폭하고, 증폭된 데이터를 출력 버퍼(1112)로 제공할 수 있다. 데이터 셀의 기록을 위한 데이터는 데이터 입력 레지스터(1132)를 통하여 메모리 셀 어레이(1101)로 제공되며, 입출력 컨트롤러(1134)는 데이터 입력 레지스터(1132)를 통한 데이터 전달 동작을 제어할 수 있다.The
메모리 셀 어레이(1101)는 적어도 2개 이상의 서브 뱅크들로 구성되는 다수개의 뱅크들을 포함할 수 있다. 메모리 셀 어레이(1101)에서, 다수개의 뱅크들 중 어느 하나의 뱅크 내 서브 뱅크들을 연속적으로 하나씩 인터리브하게 동작시킬 수 있다. 하나의 뱅크에서의 연속적인 데이터 기입 동작이 서로 다른 뱅크들 사이의 로우 액티브-투-로우 액티브 시간인 tRRD 시간 간격으로 짧아질 수 있다. 이에 따라, 하나의 뱅크에서의 데이터 기입 동작은 메모리 셀 데이터 기입 시간(tWR'), /RAS 신호 인가 후 /CAS 신호 인가 사이의 시간(tRCD') 또는 비트라인 프리차아지 시간(tRP')을 길게 가질 수 있게 된다. tRCD', tWR', tRP' 시간은 서브 뱅크들의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않는다. 서브 뱅크들의 연속적인 데이터 기입 동작 타이밍에서 메모리 콘트롤러는 tRCD', tWR', tRP' 타이밍 파라미터 규정을 준수할 필요가 없다. tRCD', tWR', tRP' 시간은 메모리 콘트롤러에게 숨길 수 있다.The
또한, 메모리 셀 어레이(1101)는 2개 이상의 서브 어레이 그룹들로 구성된 메모리 셀 어레이 블락들이 스택되는 다수개의 뱅크들을 포함할 수 있다. 메모리 셀 어레이(1101)에서, 서브 어레이 그룹 내 활성화된 서브 어레이의 킵 어웨이 존을 벗어난 영역의 서브 어레이가 활성화될 수 있다. 또한, 킵 어웨이 존에 속하는 서브 어레이가 다른 서브 어레이 그룹에 속하는 경우, 다른 서브 어레이 그룹에 속하는 서브 어레이가 비활성화될 수 있다. 메모리 셀 어레이(1101)에서, 서브 어레이 그룹 내 서브 어레이들에서 발생되는 결함 셀들이 해당 서브 어레이 그룹 내 해당 서브 어레이 또는 다른 서브 어레이의 리던던시 셀들로 대체될 수 있다. 메모리 셀 어레이(1101)에서, 서로 다른 서브 어레이들에 연속적으로 인가되는 명령 조합들에 타이밍 제한들이 존재할 수 있다.In addition, the
도 12은 도 11의 반도체 메모리 장치가 적용된 메모리 시스템의 일 구현예를 나타내는 도면이다.FIG. 12 is a diagram illustrating an implementation example of a memory system to which the semiconductor memory device of FIG. 11 is applied.
도 12를 참조하면, 메모리 시스템(1200)은 메모리 모듈(1210) 및 메모리 콘트롤러(1220)을 포함할 수 있다. 메모리 모듈(1210)은 모듈 보드(Module Board) 상에 적어도 하나 이상의 반도체 메모리 장치(1230)를 장착할 수 있다. 반도체 메모리 장치(1230)는 DRAM 칩으로 구현될 수 있으며, 각각의 반도체 메모리 장치(1230)는 다수 개의 반도체 레이어들을 포함할 수 있다. 반도체 레이어들은 하나 이상의 마스터 칩(1231)과 하나 이상의 슬레이브 칩(1232)을 포함할 수 있다. 반도체 레이어들 사이의 신호의 전달은 관통 실리콘 비아(TSV)를 통하여 수행될 수 있다.Referring to FIG. 12, the
마스터 칩(1231)과 슬레이브 칩(1232)은 본 발명의 실시예들에 따른 메모리 장치(100)를 포함할 수 있다. 메모리 장치들(100)은 도 1 및 도 4에서 설명된 서브 뱅크 인터리빙 방식으로 동작하는 메모리 장치일 수 있다. 메모리 장치(100)는 적어도 2개 이상의 서브 뱅크들로 구성되는 다수개의 뱅크들을 포함할 수 있다. 메모리 장치(100)는 다수개의 뱅크들 중 어느 하나의 뱅크 내 서브 뱅크들을 연속적으로 하나씩 인터리브하게 동작시킬 수 있다.The
메모리 장치(100)는 하나의 뱅크에서의 연속적인 데이터 기입 동작이 서로 다른 뱅크들 사이의 로우 액티브-투-로우 액티브 시간인 tRRD 시간 간격으로 짧아질 수 있다. 이에 따라, 하나의 뱅크에서의 데이터 기입 동작은 메모리 셀 데이터 기입 시간(tWR'), /RAS 신호 인가 후 /CAS 신호 인가 사이의 시간(tRCD') 또는 비트라인 프리차아지 시간(tRP')을 길게 가질 수 있게 된다. tRCD', tWR', tRP' 시간은 서브 뱅크들의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않는다. 서브 뱅크들의 연속적인 데이터 기입 동작 타이밍에서 메모리 콘트롤러는 tRCD', tWR', tRP' 타이밍 파라미터 규정을 준수할 필요가 없다. tRCD', tWR', tRP' 시간은 메모리 콘트롤러에게 숨길 수 있다.The
또한, 메모리 장치(100)는 도 5에서 설명된 적어도 2개 이상의 서브 어레이 그룹들로 구성된 메모리 셀 어레이 블락들이 스택되는 다수개의 뱅크들을 포함하는 메모리 장치(500)일 수 있다. 메모리 장치(100)는 서브 어레이 그룹 내 활성화된 서브 어레이의 킵 어웨이 존을 벗어난 영역의 서브 어레이가 활성화될 수 있다. 또한, 킵 어웨이 존에 속하는 서브 어레이가 다른 서브 어레이 그룹에 속하는 경우, 다른 서브 어레이 그룹에 속하는 서브 어레이가 비활성화될 수 있다. 메모리 장치(100)는 서브 어레이 그룹 내 서브 어레이들에서 발생되는 결함 셀들이 해당 서브 어레이 그룹 내 해당 서브 어레이 또는 다른 서브 어레이의 리던던시 셀들로 대체될 수 있다. 메모리 장치(100)는 서로 다른 서브 어레이들에 연속적으로 인가되는 명령 조합들에 타이밍 제한들이 존재할 수 있다.In addition, the
메모리 모듈(1210)은 시스템 버스를 통해 메모리 콘트롤러(1220)와 통신할 수 있다. 시스템 버스를 통하며 데이터(DQ), 커맨드/어드레스(CMD/ADD) 및 클록 신호(CLK) 등이 메모리 모듈(1210)과 메모리 콘트롤러(1220) 사이에서 송수신될 수 있다.The
도 13은 본 발명의 일실시예에 따른 메모리 시스템을 장착하는 컴퓨팅 시스템을 나타내는 블록도이다. FIG. 13 is a block diagram illustrating a computing system having a memory system according to an example embodiment. Referring to FIG.
도 13을 참조하면, 모바일 기기나 데스크 탑 컴퓨터와 같은 컴퓨팅 시스템(1300)에 본 발명의 반도체 메모리 장치가 램(1320)으로 장착될 수 있다. 램(1320)으로 장착되는 반도체 메모리 장치는 앞서 설명되었던 다수의 실시예들 중 어느 하나가 적용될 수 있다. 예컨대, 램(1320)은 앞선 실시예들 중 반도체 메모리 장치가 적용될 수 있으며, 또는 메모리 모듈 형태로 적용될 수도 있다. 또한, 램(1320)은 반도체 메모리 장치와 메모리 콘트롤러를 포함하는 개념일 수 있다. Referring to FIG. 13, a semiconductor memory device of the present invention may be mounted as a
본 발명의 일실시예에 따른 컴퓨팅 시스템(1300)은 중앙처리 장치(1310), 램(1320), 유저 인터페이스(1330)와 불휘발성 메모리(1340)를 포함하며, 이들 구성요소는 각각 버스(1350)에 전기적으로 연결되어 있다. 불휘발성 메모리(1340)는 SSD나 HDD와 같은 대용량 저장 장치가 사용될 수 있다.The
컴퓨팅 시스템(1300)에서, 램(1320)은, 본 발명의 실시예들에 따른 메모리 장치(100)를 포함할 수 있다. 메모리 장치들(100)은 도 1 및 도 4에서 설명된 서브 뱅크 인터리빙 방식으로 동작하는 메모리 장치일 수 있다. 메모리 장치(100)는 적어도 2개 이상의 서브 뱅크들로 구성되는 다수개의 뱅크들을 포함할 수 있다. 메모리 장치(100)는 다수개의 뱅크들 중 어느 하나의 뱅크 내 서브 뱅크들을 연속적으로 하나씩 인터리브하게 동작시킬 수 있다.In the
메모리 장치(100)는 하나의 뱅크에서의 연속적인 데이터 기입 동작이 서로 다른 뱅크들 사이의 로우 액티브-투-로우 액티브 시간인 tRRD 시간 간격으로 짧아질 수 있다. 이에 따라, 하나의 뱅크에서의 데이터 기입 동작은 메모리 셀 데이터 기입 시간(tWR'), /RAS 신호 인가 후 /CAS 신호 인가 사이의 시간(tRCD') 또는 비트라인 프리차아지 시간(tRP')을 길게 가질 수 있게 된다. tRCD', tWR', tRP' 시간은 서브 뱅크들의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않는다. 서브 뱅크들의 연속적인 데이터 기입 동작 타이밍에서 메모리 콘트롤러(710)는 tRCD', tWR', tRP' 타이밍 파라미터 규정을 준수할 필요가 없다. tRCD', tWR', tRP' 시간은 메모리 콘트롤러(710)에게 숨길 수 있다.The
또한, 메모리 장치(100)는 도 5에서 설명된 적어도 2개 이상의 서브 어레이 그룹들로 구성된 메모리 셀 어레이 블락들이 스택되는 다수개의 뱅크들을 포함하는 메모리 장치(500)일 수 있다. 메모리 장치(100)는 서브 어레이 그룹 내 활성화된 서브 어레이의 킵 어웨이 존을 벗어난 영역의 서브 어레이가 활성화될 수 있다. 또한, 킵 어웨이 존에 속하는 서브 어레이가 다른 서브 어레이 그룹에 속하는 경우, 다른 서브 어레이 그룹에 속하는 서브 어레이가 비활성화될 수 있다. 메모리 장치(100)는 서브 어레이 그룹 내 서브 어레이들에서 발생되는 결함 셀들이 해당 서브 어레이 그룹 내 해당 서브 어레이 또는 다른 서브 어레이의 리던던시 셀들로 대체될 수 있다. 메모리 장치(100)는 서로 다른 서브 어레이들에 연속적으로 인가되는 명령 조합들에 타이밍 제한들이 존재할 수 있다.In addition, the
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
Claims (20)
상기 뱅크 각각은 적어도 2개 이상의 서브 뱅크들을 포함하며,
상기 하나의 뱅크 내 상기 서브 뱅크들을 연속적으로 하나씩 동작시키는 서브 뱅크 인터리브 방식에서, 상기 서브 뱅크들 사이의 연속 동작은 서로 다른 상기 뱅크들 사이의 로우 액티브-투-로우 액티브 시간(tRRD) 간격을 준수하는 것을 특징으로 하는 메모리 장치.A plurality of banks in which a plurality of memory cells are arranged;
Each of the banks includes at least two subbanks,
In a subbank interleaving scheme in which the subbanks in the one bank are sequentially operated one by one, continuous operation between the subbanks conforms to a low active-to-low active time (tRRD) interval between the different banks. And a memory device.
상기 서브 뱅크들은 상기 메모리 셀들을 어드레싱하는 로우 어드레스 신호들 중 하나 이상의 비트를 이용하여 선택적으로 억세스되는 것을 특징으로 하는 메모리 장치.The method of claim 1,
And the subbanks are selectively accessed using one or more bits of row address signals addressing the memory cells.
상기 서브 뱅크들 사이의 연속적인 데이터 기입 동작에서 상기 메모리 셀로의 데이터 기입 시간(tWR)은 상기 뱅크들 사이의 연속적인 데이터 기입 동작에서 상기 메모리 셀로의 데이터 기입 시간 보다 길게 설정되는 것을 특징으로 하는 메모리 장치.The method of claim 1,
The data write time tWR to the memory cell in the continuous data write operation between the sub banks is set to be longer than the data write time to the memory cell in the continuous data write operation between the banks. Device.
상기 메모리 셀로의 데이터 기입 시간(tWR)은 상기 서브 뱅크들 사이의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않는 것을 특징으로 하는 메모리 장치.The method of claim 3,
And a data write time (tWR) to the memory cells is not included in an interval time interval of successive data write operations between the subbanks.
상기 서브 뱅크들 사이의 연속적인 데이터 기입 동작에서 상기 메모리 셀의 비트라인 프리차아지 시간(tRP)은 상기 뱅크들 사이의 연속적인 데이터 기입 동작에서 상기 메모리 셀의 비트라인 프리차아지 시간 보다 길게 설정되는 것을 특징으로 하는 메모리 장치.The method of claim 1,
The bit line precharge time tRP of the memory cell is set longer than the bit line precharge time of the memory cell in successive data write operations between the subbanks. Memory device, characterized in that.
상기 메모리 셀의 비트라인 프리차아지 시간(tRP)은 상기 서브 뱅크들 사이의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않는 것을 특징으로 하는 메모리 장치.The method of claim 5,
And the bit line precharge time (tRP) of the memory cells is not included in an interval time interval of successive data write operations between the subbanks.
상기 서브 뱅크들 사이의 연속적인 데이터 기입 동작에서 로우 액티브 커맨드와 칼럼 액티브 커맨드 사이의 시간(tRCD)은 상기 뱅크들 사이의 연속적인 데이터 기입 동작에서 로우 액티브 커맨드와 칼럼 액티브 커맨드 사이의 시간 보다 길게 설정되는 것을 특징으로 하는 메모리 장치.The method of claim 1,
The time tRCD between the row active command and the column active command in the continuous data write operation between the sub banks is set longer than the time between the row active command and the column active command in the continuous data write operation between the banks. Memory device, characterized in that.
상기 로우 액티브 커맨드와 칼럼 액티브 커맨드 사이의 시간(tRCD)은 상기 서브 뱅크들 사이의 연속적인 데이터 기입 동작의 인터벌 시간 간격에 포함되지 않는 것을 특징으로 하는 메모리 장치.The method of claim 7, wherein
And a time tRCD between the row active command and the column active command is not included in an interval time interval of successive data write operations between the subbanks.
상기 서브 뱅크들은 상기 메모리 셀들의 워드라인들이 배열되는 방향으로 배열되는 것을 특징으로 하는 메모리 장치.The method of claim 1,
And the sub banks are arranged in a direction in which word lines of the memory cells are arranged.
상기 서브 뱅크들은 상기 메모리 셀들의 비트라인들이 배열되는 방향으로 배열되는 것을 특징으로 하는 메모리 장치.The method of claim 1,
And the sub banks are arranged in a direction in which bit lines of the memory cells are arranged.
상기 서브 뱅크들은 서로 독립된 데이터 라인 센스 블락과 데이터 입출력 라인들과 연결되는 것을 특징으로 하는 메모리 장치.The method of claim 1,
And the sub banks are connected to independent data line sense blocks and data input / output lines.
상기 뱅크 각각은 다수개의 서브 어레이들을 포함하며,
상기 서브 어레이들을 적어도 2개 이상의 서브 어레이 그룹들로 나누고, 상기 서브 어레이 그룹 각각에 포함되는 상기 서브 어레이들에 인가되는 연속적인 명령 조합들 사이의 타이밍 제한들을 준수하는 것을 특징으로 하는 메모리 장치.A plurality of banks in which a plurality of memory cells are arranged;
Each of the banks comprises a plurality of sub-arrays,
Dividing the sub arrays into at least two sub array groups, and complying with timing restrictions between successive instruction combinations applied to the sub arrays included in each of the sub array groups.
상기 메모리 셀들을 어드레싱하는 로우 어드레스 신호들 중 하나 이상의 비트를 이용하여 선택적으로 억세스되는 것을 특징으로 하는 메모리 장치.The method of claim 12, wherein the sub-array groups
And is selectively accessed using one or more bits of the row address signals addressing the memory cells.
상기 서브 어레이 그룹 내 상기 서브 어레이 하나가 활성화되는 경우, 상기 활성화된 서브 어레이에 인접한 서브 어레이들이 킵 어웨이 존에 속하여 비활성화되는 것을 특징으로 하는 메모리 장치.The memory device of claim 12, wherein the memory device
And when one of the subarrays in the subarray group is activated, the subarrays adjacent to the activated subarray are deactivated belonging to a keep away zone.
상기 킵 어웨이 존에 속하는 상기 서브 어레이가 다른 서브 어레이 그룹에 속하는 경우, 상기 다른 서브 어레이 그룹에 속하는 상기 서브 어레이가 비활성화되는 것을 특징으로 하는 메모리 장치.15. The method of claim 14, wherein the memory device
And when the sub array belonging to the keep away zone belongs to another sub array group, the sub array belonging to the other sub array group is deactivated.
상기 서브 어레이 그룹 내 상기 서브 어레이에서 결함 셀이 발생되는 경우, 상기 결함 셀을 해당되는 상기 서브 어레이 그룹 내 해당 서브 어레이 또는 다른 서브 어레이의 리던던시 셀들로 대체하는 것을 특징으로 하는 메모리 장치.The memory device of claim 12, wherein the memory device
And when a defective cell is generated in the subarray in the subarray group, replacing the defective cell with redundancy cells of the subarray or another subarray in the corresponding subarray group.
상기 서브 어레이 그룹 각각에 포함되는 상기 서브 어레이들의 수를 나타내는 상기 서브 어레이 그룹의 크기를 저장하는 저장부를 더 구비하는 것을 특징으로 하는 메모리 장치.The memory device of claim 12, wherein the memory device
And a storage unit which stores the size of the sub array group indicating the number of the sub arrays included in each of the sub array groups.
퓨즈 또는 안티 퓨즈로 구성되는 비휘발성 소자인 것을 특징으로 하는 메모리 장치.The method of claim 17, wherein the storage unit
A nonvolatile device comprising a fuse or an anti-fuse.
서로 독립된 데이터 라인 센스 블락과 데이터 입출력 라인들과 연결되는 것을 특징으로 하는 메모리 장치.The method of claim 12, wherein each of the sub array groups
And a data line sense block and data input / output lines that are independent from each other.
상기 연속적인 명령들이 인가되는 상기 서브 어레이들에서, 이전 명령에 동작하는 상기 서브 어레이의 칼럼 선택 라인이 오프되는 시간으로 설정되는 것을 특징으로 하는 메모리 장치.13. The method of claim 12, wherein the timing constraints are
And in the sub arrays to which the consecutive commands are applied, a time at which the column select line of the sub array operating on the previous command is turned off.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/569,636 US8693269B2 (en) | 2011-08-08 | 2012-08-08 | Memory device for managing timing parameters |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20110078745 | 2011-08-08 | ||
KR1020110078745 | 2011-08-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130018487A true KR20130018487A (en) | 2013-02-25 |
KR101412072B1 KR101412072B1 (en) | 2014-06-26 |
Family
ID=47989422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120037553A KR101412072B1 (en) | 2011-08-08 | 2012-04-10 | Memory device for implementing hidden timing parameters management |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101412072B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3089678A1 (en) * | 2018-12-11 | 2020-06-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | RAM MEMORY REALIZED IN THE FORM OF AN INTEGRATED 3D CIRCUIT |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100297713B1 (en) * | 1998-09-01 | 2001-08-07 | 윤종용 | Multibank Semiconductor Memory Device |
US20050268022A1 (en) * | 2004-05-26 | 2005-12-01 | Pelley Perry H | Cache line memory and method therefor |
US7782703B2 (en) * | 2008-02-01 | 2010-08-24 | Qimonda North America Corp. | Semiconductor memory having a bank with sub-banks |
JP2010146252A (en) | 2008-12-18 | 2010-07-01 | Nec Engineering Ltd | Ddr memory controller |
-
2012
- 2012-04-10 KR KR1020120037553A patent/KR101412072B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3089678A1 (en) * | 2018-12-11 | 2020-06-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | RAM MEMORY REALIZED IN THE FORM OF AN INTEGRATED 3D CIRCUIT |
Also Published As
Publication number | Publication date |
---|---|
KR101412072B1 (en) | 2014-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10846169B2 (en) | Semiconductor memory devices, memory systems and methods of operating semiconductor memory devices | |
JP7271139B2 (en) | Semiconductor memory device and operating method thereof | |
US9984739B2 (en) | Apparatuses and methods for controlling wordlines and sense amplifiers | |
US10706953B2 (en) | Semiconductor memory devices and methods of operating semiconductor memory devices | |
US10956260B2 (en) | Semiconductor memory devices, and methods of operating semiconductor memory devices | |
US8644104B2 (en) | Memory system components that support error detection and correction | |
US8693269B2 (en) | Memory device for managing timing parameters | |
KR102091524B1 (en) | Memory device scrambling address | |
US9455047B2 (en) | Memory device to correct defect cell generated after packaging | |
KR102400991B1 (en) | Semiconductor memory device and memory system including the same | |
KR102384706B1 (en) | Semiconductor memory devices, memory systems including the same and method of operating semiconductor memory devices | |
US20110205828A1 (en) | Semiconductor memory with memory cell portions having different access speeds | |
KR102420897B1 (en) | Memory module, memory system inculding the same, and operation method thereof | |
US11450396B2 (en) | Semiconductor memory devices and methods of operating semiconductor memory devices | |
US11928363B2 (en) | Operating method of host device and storage device and storage device | |
KR20210147131A (en) | Method for accessing semiconductor memory module | |
KR101412072B1 (en) | Memory device for implementing hidden timing parameters management | |
US20240220149A1 (en) | Semiconductor memory device | |
US20230162781A1 (en) | Memory device | |
US20230289072A1 (en) | Semiconductor memory device and method of operating the same | |
KR20220016934A (en) | Memory system | |
KR20230067426A (en) | Memory device and memory system including the memory devisamece |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |