KR20130015575A - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20130015575A
KR20130015575A KR1020110077633A KR20110077633A KR20130015575A KR 20130015575 A KR20130015575 A KR 20130015575A KR 1020110077633 A KR1020110077633 A KR 1020110077633A KR 20110077633 A KR20110077633 A KR 20110077633A KR 20130015575 A KR20130015575 A KR 20130015575A
Authority
KR
South Korea
Prior art keywords
gate
data
line
subpixel
thin film
Prior art date
Application number
KR1020110077633A
Other languages
English (en)
Other versions
KR101830241B1 (ko
Inventor
김정현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110077633A priority Critical patent/KR101830241B1/ko
Publication of KR20130015575A publication Critical patent/KR20130015575A/ko
Application granted granted Critical
Publication of KR101830241B1 publication Critical patent/KR101830241B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본발명은 서로 평행하게 순차적으로 이격되는 제 1 내지 제 4 게이트배선과; 상기 제 1 내지 제 4 게이트배선과 교차하여 2행 2열의 매트릭스 형태로 배치되는 제 1 내지 제 4 부화소를 정의하는 데이트배선과; 상기 제 2 게이트배선 및 상기 데이터배선에 연결되어 상기 제 1 부화소에 형성되는 제 1 박막트랜지스터와; 상기 제 1 게이트배선 및 상기 데이터배선에 연결되어 상기 제 2 부화소에 형성되는 제 2 박막트랜지스터와; 상기 제 3 게이트배선 및 상기 데이터배선에 연결되어 상기 제 3 부화소에 형성되는 제 3 박막트랜지스터와; 상기 제 4 게이트배선 및 상기 데이터배선에 연결되어 상기 제 4 부화소에 형성되는 제 4 박막트랜지스터를 포함하는 액정표시장치를 제공한다.

Description

액정표시장치 및 그 구동방법{liquid crystal display device and method of driving the same}
본 발명은 액정표시장치에 관한 것으로서 보다 상세하게는 액정표시장치 및 그 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: liquid crystal display), 플라즈마표시장치(PDP: plasma display panel), 유기발광다이오드 (OLED: organic light emitting diode)와 같은 여러 가지 평판표시장치(FPD: flat panel display)가 활용되고 있다.
여기서 액정표시장치는 영상을 표현하는 액정패널과 액정패널을 구동하기 위한 구동회로부를 포함할 수 있다.
액정패널에는 다수의 데이터배선과 다수의 게이트배선이 교차하여 다수의 화소를 정의하고, 다수의 게이트배선과 다수의 데이터배선 각각의 교차부에는 박막트랜지스터가 형성된다.
구동회로부는 게이트배선을 구동하기 위한 게이트구동부와 데이터배선을 구동하기 위한 데이터구동부와, 게이트구동부와 데이터구동부를 제어하는 제어신호를 생성하는 타이밍제어부를 포함할 수 있다.
이하, 도 1 내지 도 3을 참조하여 일반적인 액정표시장치에 대해서 살펴본다.
도 1은 일반적인 액정표시장치의 액정패널을 도시한 도면으로서 액정패널의 화소 연결관계를 도시한 도면이고, 도 2는 도 1의 게이트배선에 출력되는 게이트전압의 파형도이고, 도 3은 도 1의 데이터배선에 출력되는 데이터전압의 파형도이다.
도 1에 도시된 바와 같이, 제 1 내지 제 8 게이트배선(GL1 내지 GL8)과 제 1 내지 제 3 데이터배선(DL1 내지 DL3)이 교차지점에는 박막트랜지스터(T)가 형성된다.
이때, 하나의 수평라인(HL)에 배치된 6개의 부화소(SP)는 두 개의 게이트배선과 3개의 데이터배선(DL1 내지 DL3)으로 구동된다.
다시 말하면, 하나의 데이터배선의 좌/우 양측에 박막트랜지스터(T)를 형성하여, 열 방향으로 이웃하는 두 개의 부화소(SP)는 하나의 데이터배선을 공유한다.
이때, 제 1 데이터배선을 제외한 제 2 및 제 3 데이터배선(DL2, DL3)의 좌측에 연결된 박막트랜지스터(T)는 하나의 수평라인(HL)을 형성하는 두 개의 게이트배선 중 후단의 게이트배선과 연결되고, 제 2 및 제 3 데이터배선(DL2, DL3)의 우측에 연결된 박막트랜지스터(T)는 전단의 게이트배선에 연결된다.
이와 같은 일반적인 액정표시장치의 구동방법은, 도 2에 도시된 바와 같이 제 1 내지 제 8 게이트배선(GL1 내지 GL8)에는 차례대로 게이트하이전압이 출력된다. 이와 같이 게이트하이전압을 출력하면, 액정패널의 부화소(SP)의 구동 방식은 지그-재그(zig-zag)로 구동된다.
또한, 도 3에 도시된 바와 같이 데이터전압의 출력은 2 도트 인버젼(2 dot inversion) 방식으로 출력된다.
이와 같이 액정표시장치를 구동할 경우, 액정패널의 영상은 수평 2도트 인버젼 방식으로 표현된다.
그러나 이와 같이 액정패널을 구동할 경우에는, 액정패널에 표현되는 영상은 극성의 불균형이 나타난다.
액정패널의 첫 번째 수평라인을 예를 들면, 7 번째부터 12 번째 부화소의 R, G, B의 데이터전압의 극성은 R 부화소의 경우 부극성(-), G 부화소의 경우 부극성(-), B 부화소의 경우 정극성(+), R 부화소의 경우 부극성(+), G 부화소의 경우 부극성(-), B 부화소의 경우 정극성(-)으로 나타나는 바, 4개의 부극성(-)과 2개의 정극성(+)으로 나타난다. 즉, 부극성(-)으로 치우치게 된다.
이와 같이 액정패널에서는 R, G, B 부화소의 극성의 치우침 및 불균형이 발생하여 딤(dim) 현상이 발생하는 문제점이 있다.
또한, 수직 2 도트 인버젼으로 데이터전압을 출력하게 되는 바 데이터구동부의 발열 증가 및 소비 전류 증가 등의 문제점이 있다.
또한, 액정패널에는 수평 2도트 인버젼으로 표현되는 바, 액정패널의 화질이 저하되는 문제점이 있다.
데이터구동부의 소비전류를 감소시키고, 액정패널에서 데이터전압의 극성 치우침을 제거하여, 액정패널의 화질 저하를 개선하는 액정표시장치 및 그 구동방법을 제공하는데 그 목적이 있다.
전술한 바와 같은 과제를 달성하기 위해, 본발명은, 서로 평행하게 순차적으로 이격되는 제 1 내지 제 4 게이트배선과; 상기 제 1 내지 제 4 게이트배선과 교차하여 2행 2열의 매트릭스 형태로 배치되는 제 1 내지 제 4 부화소를 정의하는 데이트배선과; 상기 제 2 게이트배선 및 상기 데이터배선에 연결되어 상기 제 1 부화소에 형성되는 제 1 박막트랜지스터와; 상기 제 1 게이트배선 및 상기 데이터배선에 연결되어 상기 제 2 부화소에 형성되는 제 2 박막트랜지스터와; 상기 제 3 게이트배선 및 상기 데이터배선에 연결되어 상기 제 3 부화소에 형성되는 제 3 박막트랜지스터와; 상기 제 4 게이트배선 및 상기 데이터배선에 연결되어 상기 제 4 부화소에 형성되는 제 4 박막트랜지스터를 포함하는 액정표시장치를 제공한다.
서로 평행하게 순차적으로 이격되는 제 5 내지 제 8 게이트배선을 더욱 포함하고, 상기 제 5 내지 제 8 게이트배선은 상기 데이터배선과 교차하여 2행 2열의 매트릭스 형태로 배치되는 제 5 내지 제 8 부화소를 정의하고, 상기 제 5 게이트배선 및 상기 데이터배선에 연결되어 상기 제 5 부화소에 형성되는 제 5 박막트랜지스터와; 상기 제 6 게이트배선 및 상기 데이터배선에 연결되어 상기 제 6 부화소에 형성되는 제 6 박막트랜지스터와; 상기 제 8 게이트배선 및 상기 데이터배선에 연결되어 상기 제 7 부화소에 형성되는 제 7 박막트랜지스터와; 상기 제 7 게이트배선 및 상기 데이터배선에 연결되어 상기 제 8 부화소에 형성되는 제 8 박막트랜지스터를 더욱 포함한다.
상기 제 1 내지 제 4 게이트배선에 턴온전압을 출력하는 게이트구동부를 더욱 포함하고, 상기 게이트구동부는 상기 제 2 게이트배선, 상기 제 4 게이트배선, 상기 제 1 게이트배선, 상기 제 3 게이트배선에 순차적으로 턴온전압을 출력한다.
상기 데이터배선에 4도트 인버젼으로 데이터전압을 출력하는 데이터구동부를 더욱 포함한다.
상기 데이터구동부는 서로 이웃하는 상기 데이터배선에 극성이 반전된 상기 데이터전압을 출력한다.
서로 평행하게 순차적으로 이격되는 제 1 내지 제 4 게이트배선과; 상기 제 1 내지 제 4 게이트배선과 교차하여 2행 2열의 매트릭스 형태로 배치되는 제 1 내지 제 4 부화소를 정의하는 데이트배선과; 상기 제 2 게이트배선 및 상기 데이터배선에 연결되어 상기 제 1 부화소에 형성되는 제 1 박막트랜지스터와; 상기 제 1 게이트배선 및 상기 데이터배선에 연결되어 상기 제 2 부화소에 형성되는 제 2 박막트랜지스터와; 상기 제 3 게이트배선 및 상기 데이터배선에 연결되어 상기 제 3 부화소에 형성되는 제 3 박막트랜지스터와; 상기 제 4 게이트배선 및 상기 데이터배선에 연결되어 상기 제 4 부화소에 형성되는 제 4 박막트랜지스터를 포함하는 액정표시장치의 구동방법에 있어서, 상기 제 2 게이트배선에 턴온전압을 출력하는 단계와; 상기 제 4 게이트배선에 턴온전압을 출력하는 단게와; 상기 제 1 게이트배선에 턴온전압을 출력하는 단계와; 상기 제 3 게이트배선에 순차적으로 턴온전압을 출력하는 단계를 포함하는 액정표시장치 구동방법을 제공한다.
서로 평행하게 순차적으로 이격되는 제 5 내지 제 8 게이트배선을 더욱 포함하고, 상기 제 5 내지 제 8 게이트배선은 상기 데이터배선과 교차하여 2행 2열의 매트릭스 형태로 배치되는 제 5 내지 제 8 부화소를 정의하고, 상기 제 5 게이트배선 및 상기 데이터배선에 연결되어 상기 제 5 부화소에 형성되는 제 5 박막트랜지스터와; 상기 제 6 게이트배선 및 상기 데이터배선에 연결되어 상기 제 6 부화소에 형성되는 제 6 박막트랜지스터와; 상기 제 8 게이트배선 및 상기 데이터배선에 연결되어 상기 제 7 부화소에 형성되는 제 7 박막트랜지스터와; 상기 제 7 게이트배선 및 상기 데이터배선에 연결되어 상기 제 8 부화소에 형성되는 제 8 박막트랜지스터를 더욱 포함하는 액정표시장치의 구동방법에 있어서, 상기 제 6 게이트배선에 턴온전압을 출력하는 단계와; 상기 제 8 게이트배선에 턴온전압을 출력하는 단게와; 상기 제 5 게이트배선에 턴온전압을 출력하는 단계와; 상기 제 7 게이트배선에 순차적으로 턴온전압을 출력하는 단계를 포함한다.
상기 데이터배선에 4 도트 인버젼으로 데이터전압을 출력하는 단계를 더욱 포함한다.
상기 데이터전압을 출력하는 단계는 서로 이웃하는 상기 데이터배선에 극성이 반전된 상기 데이터전압을 출력한다.
2행 2열의 매트릭스 형태로 배치되는 4개의 부화소로 구성된 제 1 단위그룹 및 제 2 단위그룹을 포함하고, 상기 제 1 단위그룹과 상기 제 2 단위그룹 각각은 수평 방향으로 반복 배치되고, 상기 제 1 단위그룹과 상기 제 2 단위그룹은 수직 방향으로 서로 교번하여 반복 배치되는 액정표시장치의 구동방법에 있어서, 상기 제 1 단위그룹과 상기 제 2 단위그룹을 순차적으로 구동하는 단계를 포함하고, 상기 제 1 단위그룹을 구동하는 단계는 1행 1열(1, 1)에 배치되는 상기 부화소, 2행 2열(2, 2)에 배치되는 상기 부화소, 1행 2열(1, 2)에 배치되는 상기 부화소, 2행 1열(2, 1)에 배치되는 상기 부화소 순서대로 구동되는 액정표시장치 구동방법을 제공한다.
상기 제 2 단위그룹을 구동하는 단계는 1행 2열(1, 2)에 배치되는 상기 부화소, 2행 1열(2, 1)에 배치되는 상기 부화소, 1행 1열(1, 1)에 배치되는 상기 부화소, 2행 2열(2, 2)에 배치되는 상기 부화소 순서대로 구동된다.
데이터전압의 극성을 4 도트 인버젼 방식으로 출력하는 바, 액정패널의 소비전류를 감소시킬 수 있다.
또한, 액정패널에서 표현되는 영상 데이터의 극성 치우침을 제거하는 바, 딤 현상을 방지하여 화질을 개선하는 효과가 있다.
도 1은 일반적인 액정표시장치의 부화소 연결관계가 나타난 액정패널을 개략적으로 도시한 평면도.
도 2는 일반적인 액정표시장치의 게이트전압의 파형도.
도 3은 일반적인 액정표시장치의 데이터전압의 파형도.
도 4는 본발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 구성도.
도 5는 본발명의 실시예에 따른 액정패널의 부화소 구동 순서가 나타난 4행 6열의 액정패널을 개략적으로 도시한 평면도.
도 6은 본발명의 실시예에 따른 부화소 연결관계가 나타난 액정패널의 일예.
도 7은 본발명의 실시예에 따른 게이트전압의 파형도의 일예.
도 8은 본발명의 실시예에 따른 데이터전압의 파형도의 일예.
도 9a는 본발명의 실시예에 따른 데이터전압의 파형도의 일예.
도 9b는 도 9a의 데이터전압의 파형도로 데이터전압을 출력하는 경우의 액정패널에서 표현되는 영상의 극성을 나타낸 도면.
이하, 도면을 참조하여 본발명의 실시예를 설명한다.
도 4는 본발명의 실시예에 따른 액정표시장치를 개략적으로 도시한 도면이다.
도 4에 도시한 바와 같이, 본발명의 실시예에 따른 액정표시장치(100)는 액정패널(200)과, 구동회로부(900)와, 백라이트(800)를 포함한다.
액정패널(200)에는, 제 1 방향 예를 들면 수평 방향(행 방향)으로 연장된 다수의 게이트배선1(GL11내지 GLn1) 및 다수의 게이트배선2(GL12 내지 GLn)가 있다. 그리고, 제 1 방향과 교차하는 제 2 방향 예를 들면 수직 방향(열 방향)으로 다수의 데이터배선(DL1 내지 DLm)이 연장되어 있다. 이와 같이 서로 교차하는 다수의 게이트배선1 및 다수의 게이트배선2(GL11 내지 GLn1 및 GL12 내지 GLn2)와 다수의 데이터배선(DL1 내지 DLm)은 매트릭스(matrix) 형태로 배치된 다수의 부화소(SP)를 정의한다.
액정패널(200)의 각 부화소(SP)는 박막트랜지스터(T), 액정커패시터(Clc)와, 스토리지커패시터(Cst)를 포함한다.
박막트랜지스터(T)는 다수의 게이트배선1 및 게이트배선2(GL11 내지 GLn1 및 GL12 내지 GLn2)과 다수의 데이터배선(DL1 내지 DLm) 각각의 교차부에 형성된다. 화소전극(미도시)은 박막트랜지스터(T)와 연결되어 있다. 한편, 화소전극에 대응하여 공통전극(미도시)이 형성된다. 화소전극에 데이터전압이 인가되고, 공통전극에 공통전압이 인가되면, 이들 사이에 전기장이 형성되어 액정을 구동하게 된다. 화소전극과 공통전극 그리고 이들 전극 사이에 위치하는 액정은 액정커패시터(Clc)를 구성하게 된다. 한편, 각 부화소(SP)에는, 스토리지커패시터(Cst)가 더욱 구성되며, 이는 화소전극에 인가된 데이터전압을 다음 프레임까지 저장하는 역할을 하게 된다.
각 부화소(SP)로서 예를 들면, 적색(red), 녹색(green), 청색(blue)을 표시하는 R, G, B 부화소(SP)가 사용될 수 있다. 여기서 수평 방향으로 서로 이웃하는 R, G, B 부화소(SP)는 영상표시의 단위인 화소를 구성하게 된다.
여기서 수평 방향으로 서로 이웃하는 2개의 부화소(SP)는 하나의 데이터배선을 서로 공유한다. 다수의 부화소(SP)는 수직방향으로 연장된 두 개의 열 단위로 구분되고, 구분 된 두 개의 열을 구성하는 다수의 부화소(SP)는 하나의 데이터배선(DL1 내지 DLm)을 공유한다. 이에 따라, 다수의 데이터배선(DL1 내지 DLm) 각각에는 좌/우 양측에 박막트랜지스터(T)가 형성된다.
또한, 다수의 데이터배선(DL1 내지 DLm)의 좌/우 양측에 형성되는 박막트랜지스터(T)는 다수의 게이트배선1(GL11 내지 GLn1)과 다수의 게이트배선2(GL12 내지 GLn2)에 각각 연결된다. 예를 들면 다수의 데이터배선(DL1 내지 DLm)의 좌측에 형성된 박막트랜지스터(T)가 다수의 게이트배선2(GL12 내지 GLn2)에 연결되는 경우에는 다수의 데이터배선(DL1 내지 DLm)의 우측에 형성된 박막트랜지스터(T)는 다수의 게이트배선1(GL11 내지 GLn1)에 연결된다.
백라이트(800)는, 빛을 액정패널(200)에 공급하는 역할을 하게 된다. 백라이트(800)의 광원으로, 냉음극형광램프(Cold Cathode Fluorescent Lamp : CCFL), 외부전극형광램프(External Electrode Fluorescent Lamp : EEFL), 발광다이오드(Light Emitting Diode : LED) 등이 사용될 수 있다.
구동회로부(900)는, 타이밍제어부(300)와, 게이트구동부(400)와, 데이터구동부(500)와, 감마전압공급부(600)와, 전원발생부(700)를 포함할 수 있다.
여기서, 타이밍제어부(300)는 TV시스템이나 비디오카드와 같은 외부시스템으로부터 영상데이터(RGB)와 수직동기신호와 수평동기신호와 메인클럭신호와 데이터인에이블신호 등의 제어신호(TCS)를 입력 받게 된다. 한편 도시하지는 않았지만, 이와 같은 신호들은 타이밍제어부(300)에 구성된 인터페이스(interface)를 통해 입력될 수 있다.
타이밍제어부(300)는 입력된 제어신호(TCS)를 사용하여 데이터구동부(500)를 제어하기 위한 데이터제어신호(DCS)를 생성한다.
데이터제어신호(DCS)는 소스스타트펄스(Source Start Pulse : SSP), 소스샘플링클럭(Source Sampling Clock : SSC), 소스출력인에이블신호(Source Output Enable : SOE), 극성신호(Polarity : POL) 등을 포함할 수 있다.
또한 타이밍제어부(300)는 외부의 시스템으로부터 영상데이터(RGB)를 전달받고, 이를 정렬하여 데이터구동부(500)에 전달하게 된다.
또한 타이밍제어부(300)는 입력된 제어신호(TCS)에 응답하여 게이트구동부(400)를 제어하기 위한 게이트제어신호(GCS)를 생성한다.
감마전압공급부(600)는 전원발생부(700)로부터 발생되는 고전위전압과 저전위전압을 분압하여 감마전압(Vgamma)을 생성하고 이를 데이터구동부(500)에 공급한다.
데이터구동부(500)는 타이밍제어부(300)로부터 공급되는 데이터제어신호(DCS)와 영상데이터(RGB)에 응답하여, 데이터전압을 다수의 데이터배선(DL1 내지 DLm)에 공급하게 된다. 즉, 감마전압(Vgamma)을 사용하여, 영상데이터(RGB)에 대응되는 데이터전압을 생성하고, 생성된 데이터전압을 대응하는 데이터배선(DL1 내지 DLm)에 공급한다.
전원발생부(700)는, 액정표시장치(100)를 구동함에 있어 필요한 다양한 구동전압들을 생성하게 된다. 예를 들면, 타이밍제어부(300)와 데이터구동부(500)와 게이트구동부(400)에 공급되는 전원전압과, 게이트구동부(400)에 공급되는 게이트하이전압(Vgh)과 게이트로우전압 등을 생성하게 된다.
게이트구동부(400)는 타이밍제어부(300)로부터 공급되는 게이트제어신호(GCS)에 응답하여 다수의 게이트배선1 및 게이트배선2(GL11 내지 GLn1 및 GL12 내지 GLn2)을 순차적으로 선택하고, 선택된 게이트배선1 및 게이트배선2(GL11 내지 GLn1 및 GL12 내지 GLn2)에 턴온(turn-on) 전압인 예를 들면 게이트하이전압(Vgh)을 출력하게 된다. 게이트하이전압(Vgh)에 의해 해당 게이트배선1 및 게이트배선2(GL11 내지 GLn1 및 GL12 내지 GLn2)에 연결된 박막트랜지스터(T)는 턴온된다.
한편 다음 프레임의 선택시까지는 게이트배선1 및 게이트배선2(GL11 내지 GLn1 및 GL12 내지 GLn2)에 턴오프(turn-off) 전압 예를 들면 게이트로우전압이 공급되어, 박막트랜지스터(T)는 턴오프 상태를 유지하게 된다.
이하, 도 5를 참조하여 본발명의 실시예에 따른 액정표시장치의 부화소(SP) 구동 순서를 살펴본다.
도 5는 본발명의 실시예에 따른 액정표시장치의 부화소(SP) 구동 순서가 나타난 액정패널(200)을 도시한 도면으로서, 부화소(SP)가 4행 6열 매트릭스(matrix) 형태로 배치된 액정패널(200)을 일예로서 도시한 도면이다.
도 5에 도시한 바와 같이 액정패널(200)에는 다수의 부화소(SP)가 4행 6열의 매트릭스 형태로 배치된다.
여기서 부화소(SP)로서 예를 들면 적색(red), 녹색(green), 청색(blue)을 표시하는 R, G, B 부화소(R, G, B)가 사용될 수 있으며, 수평 방향으로 서로 이웃하는 R, G, B 부화소(R, G, B)는 영상표시의 단위인 화소(P)를 구성하게 된다.
다시 말하면, 제 1 내지 제 4 행 각각에는 R, G, B 부화소(R, G, B)가 순차적으로 반복 배치된다.
본발명의 실시예에 따른 부화소(SP)는 예를 들면 X자 구동 방식으로 구동된다.
구체적으로, 2행 2열을 구성하는 4개의 부화소(SP)가 논리적 그루핑(grouping)되어 구동된다. 다수의 부화소(SP)가 4행 6열로 배치된 경우에는 예를 들면 제 1 내지 제 6 그룹(GP1 내지 GP6)을 형성하여 구동된다.
이때 제 1 내지 제 6 그룹(GP1 내지 GP6) 각각을 구성하는 4개의 부화소(SP)의 구동 순서는 사선 방향으로 배치된 2개의 부화소(SP)가 구동 된 후(① 방향), 나머지 사선 방향으로 배치된 2개의 부화소(SP)가 구동(② 방향)된다.
여기서 사선 방향은 액정패널(200)의 위에서 아래 방향으로 향하면서 경사지는 방향이다. 즉, 하나의 사선 방향에서는 2개의 행 중 첫 번째 행에 있는 부화소(SP)가 두 번째 행에 있는 부화소(SP) 보다 먼저 구동된다.
이에 따라 4개의 부화소(SP)는 위에서 아래 방향으로 진행되며 서로 교차되는 2개의 사선 방향의 순서(① 방향 및 ② 방향)로 구동된다.
이하 제 1 그룹(GP1)을 예로 들어서 설명한다.
먼저 제 1 행 및 제 1 열(1행, 1열)의 R 부화소(R)가 구동 된 후, 제 2 행 및 제 2 열(2행, 2열)의 G 부화소(G)가 구동된다. 즉, 그룹(GP)의 첫 번째 행 좌측에서 두 번째 행 우측 방향으로 구동된다(① 방향).
이어서 제 1 행 및 제 2 열(1행, 2열)의 G 부화소(G)가 구동 된 후, 제 2 행 및 제 1 열(2행, 1열)의 R 부화소(R)가 구동된다. 즉, 그룹(GP)의 첫 번째 행 우측에서 두 번째 행 좌측 방향으로 구동된다(② 방향).
또한 2개의 행을 구동한 후, 다음 2개의 행을 구동할 경우에는 이전의 2개의 행을 구동한 2 개의 사선의 구동 순서는 서로 반대가 된다.
예를 들면, 이전 구동된 2개의 행에서는 첫 번째 행 좌측에서 두 번째 행 우측으로 구동 된 후, 첫 번째 행 우측에서 두 번째 행 좌측으로 구동된 경우라면, 현재 구동되는 2개의 행에서는 첫 번째 행 우측에서 두 번째 행 좌측으로 구동된 후, 첫 번째 행 좌측에서 두 번째 행 우측으로 구동된다.
이에 따라 4개의 부화소(SP)는 위에서 아래 방향으로 진행되며 서로 교차되는 2개의 사선 방향의 순서(① 방향 및 ② 방향)로 구동된다.
이하 제 1 그룹(GP1)의 다음 2행을 구성하는 제 4 그룹(GP4)을 예로 들어서 설명한다.
먼저 제 3 행 및 제 2 열(3행, 2열)의 G 부화소(G)가 구동 된 후, 제 4 행 및 제 1 열(4행, 1열)의 R 부화소(R)가 구동된다. 즉, 그룹(GP)의 첫 번째 행 우측에서 그룹(GP)의 두 번째 행 좌측 방향으로 구동된다(① 방향).
이어서 제 3 행 및 제 1 열(3행, 1열)의 R 부화소(R)가 구동 된 후, 제 4 행 및 제 2 열(4행, 2열)의 G 부화소(G)가 구동된다. 즉, 그룹(GP)의 첫 번째 행 좌측에서 그룹(GP)의 두 번째 행 우측 방향으로 구동된다(② 방향).
전술한 바와 같이 본발명의 실시예에서는 2행 X 2열의 매트릭스로 배치된 4개의 부화소(SP)가 그루핑 되어 제 1 내지 제 6 그룹(GP1 내지 GP6)을 형성하여 X자 방식으로 구동된다.
여기서 하나의 행을 구성하는 다수의 그룹(GP1 내지 GP3 및 GP4 내지 GP6)은 동일한 순서로 4개의 부화소(SP)를 구동한다.
또한, 다음 행을 구성하는 다수의 그룹(GP)은 이전 행의 그룹(GP)에서 구동된 사선의 구동 순서와 반대가 된다.
예를 들면, 제 1 내지 제 3 그룹(GP1 내지 GP3) 각각을 구성하는 4개의 부화소(SP)는 첫 번째 행 좌측에서 두 번째 행 우측으로 구동된 후, 첫 번째 행 우측에서 두 번째 행 좌측으로 구동된다.
제 1 내지 제 3 그룹(GP1 내지 GP3)의 다음 행을 구성하는 제 4 내지 제 6 그룹(GP4 내지 GP6) 각각을 구성하는 4개의 부화소(SP)는 첫 번째 행 우측에서 두 번째 행 좌측으로 구동된 후, 첫 번째 행 좌측에서 두 번째 행 우측으로 구동된다.
여기서 설명의 편의를 위하여 이와 같이 구동되는 방식을 X자 구동방식으로 정의한다.
이하, 도 6을 더욱 참조하여 본발명의 실시예에 따른 액정표시장치에 대해서 보다 상세하게 살펴본다.
도 6은 본발명의 실시예에 따른 X자 구동방식을 하기 위한 액정패널의 부화소(SP) 연결관계가 나타난 액정패널을 개략적으로 도시한 도면으로서, 제 n 내지 n+7 게이트배선(GLn 내지 GLn+7)과 제 m 내지 제 m+2 데이터배선(DLm 내지 DLm+2)이 형성된 액정패널을 일예로서 도시한 도면이다.
먼저 도 6은 액정패널(200)의 일부를 도시한 도면으로서 도 6에 도시된 부분 이외의 상/하/좌/우에 다수의 부화소(SP)가 배치 될 수 있다.
여기서 액정패널(200)에는 R, G, B 부화소(R, G, B)가 수평방향을 따라서 차례대로 배열되어 있다.
또한 액정패널(200)에는 수평방향으로 연장된 제 n 내지 제 n+7 게이트배선(GLn 내지 GLn+7)와, 수직방향으로 연장된 제 m 내지 제 m+2 데이터배선(DLm 내지 DLm+2)이 형성되어 있다.
여기서 홀수 번째 위치하는 제 n, n+2, n+4, n+6 게이트배선(GLn, GLn+2, GLn+4, GLn+6)은 예를 들면 도 3의 게이트배선1에 대응할 수 있으며, 짝수 번째 위치하는 제 n+1, n+3, n+5, n+7 게이트배선(GLn+1, GLn+3, GLn+5, GLn+7)은 예를 들면 도 3의 게이트배선2에 대응할 수 있다.
여기서 홀수 번째 게이트배선(GLn, GLn+2, GLn+4, GLn+6)과 이에 대응되는 짝수 번째 게이트배선(GLn+1, GLn+3, GLn+5, GLn+7)은 대응되는 제 1 내지 제 4 수평라인(HL1 내지 HL4)에 위치하는 다수의 부화소(SP)를 정의한다.
예를 들면 제 n 게이트배선(GLn)과 이에 대응하는 제 n+1 게이트배선(GLn+1)은 대응되는 제 1 수평라인(HL1)에 위치하는 6개의 부화소(SP)를 정의하고, 제 n+2 게이트배선(GLn+2)과 이에 대응하는 제 n+3 게이트배선(GLn+3)은 대응되는 제 2 수평라인(HL2)에 위치하는 6개의 부화소(SP)를 정의한다.
즉, 하나의 수평라인에 위치하는 다수의 부화소(SP)는 대응되는 홀수 번째 게이트배선과 이에 대응되는 짝수 번째 게이트배선에 의해서 정의된다.
또한, 2행 2열의 매트릭스 형태로 배치된 4개의 부화소(SP)는 네 개의 게이트배선과 하나의 데이터 배선으로 정의된다.
예를 들면 제 1 및 제 2 수평라인(HL1, HL2) 및 제 1 및 제 2 수직라인(VL1, VL2)에 배치된 4 개의 부화소(SP)는 제 n 게이트배선(GLn) 내지 제 n+3 게이트배선(GLn+3)과 제 m 데이터배선(DLm)으로 정의된다.
또한, 제 3 및 제 4 수평라인(HL3, HL4) 및 제 1 및 제 2 수직라인(VL1, VL2)에 배치된 4개의 부화소(SP)는 제 n+4 게이트배선(GLn+4) 내지 제 n+7 게이트배선(GLn+7)과 제 m 데이터배선(DLm)으로 정의된다.
여기서, 서로 이웃하는 좌/우 부화소(SP)는 하나의 데이터배선을 공유하게 된다. 제 1 및 제 2 수직라인(VL1, VL2)에 위치한 부화소(SP)는 제 m 데이터배선(DLm)을, 제 3 및 제 4 수직라인(VL3, VL4)에 위치한 부화소(SP)는 제 m+1 데이터배선(DLm+1)을, 제 5 및 제 6 수직라인(VL5, VL6)에 위치한 부화소(SP)는 제 m+2 데이터배선(DLm+2)을 각각 공유한다.
다시 말하면 제 m 내지 제 m+2 데이터배선(DLm 내지 DLm+2)의 좌/우 양측에 박막트랜지스터(T)가 형성된다.
여기서 제 m 내지 제 m+2 데이터배선(DLm 내지 DLm+2)에 연결된 좌/우 박막트랜지스터(T) 각각은, 수평라인(HL)을 정의 하는 홀수 번째 게이트배선 또는 짝수 번째 게이트배선에 연결된다.
이하, 제 1 및 제 2 수평라인(HL1, HL2) 및 제 1 및 제 2 수직라인(VL1, VL2)에 배치된 4 개의 부화소(SP)를 구체적으로 예로 든다.
먼저 제 1 수평라인(HL1) 및 제 1 수직라인(VL1)에 배치된 부화소(SP)의 박막트랜지스터(T)는 짝수 번째 게이트배선인 제 n+1 게이트배선(GLn+1)에 연결되고, 제 1 수평라인(HL1) 및 제 2 수직라인(VL2)에 배치된 부화소(SP)의 박막트랜지스터(T)는 홀수 번째 게이트배선인 제 n 게이트배선(GLn)에 연결된다.
또한, 제 2 수평라인(HL2) 및 제 1 수직라인(VL1)에 배치된 부화소(SP)의 박막트랜지스터(T)는 홀수 번째 게이트배선인 제 n+2 게이트배선(GLn+2)에 연결되고, 제 2 수평라인(HL2) 및 제 2 수직라인(VL2)에 배치된 부화소(SP)의 박막트랜지스터(T)는 짝수 번째 게이트배선인 제 n+3 게이트배선(GLn+3)에 연결된다.
즉, 데이터배선(DL)에 연결되고 하나의 수평라인에 위치한 좌/우 박막트랜지스터(T) 짝수 번째 게이트배선 또는 홀수 번째 게이트배선 각각에 연결된다.
이하, 제 3 및 제 4 수평라인(HL3, HL4) 및 제 1 및 제 2 수직라인(VL1, VL2)에 배치된 4개의 부화소(SP)를 구체적으로 예로 든다.
먼저 제 3 수평라인(HL3) 및 제 1 수직라인(VL1)에 배치된 부화소(SP)의 박막트랜지스터(T)는 홀수 번째 게이트배선인 제 n+4 게이트배선(GLn+4)에 연결되고, 제 3 수평라인(HL3) 및 제 2 수직라인(VL2)에 배치된 부화소(SP)의 박막트랜지스터(T)는 짝수 번째 게이트배선인 제 n+5 게이트배선(GLn+5)에 연결된다.
또한, 제 4 수평라인(HL4) 및 제 1 수직라인(VL1)에 배치된 부화소(SP)의 박막트랜지스터(T)는 짝수 번째 게이트배선인 제 n+7 게이트배선(GLn+7)에 연결되고, 제 4 수평라인(HL2) 및 제 2 수직라인(VL2)에 배치된 부화소(SP)의 박막트랜지스터(T)는 홀수 번째 게이트배선인 제 n+6 게이트배선(GLn+6)에 연결된다.
즉, 데이터배선(DL)에 연결되고 하나의 수평라인에 위치한 좌/우 박막트랜지스터(T) 짝수 번째 게이트배선 또는 홀수 번째 게이트배선 각각에 연결된다.
이때, 2행 2열의 매트릭스 형태로 배치된 4개의 부화소(SP)는 수평 방향으로 반복 배치된다.
예를 들면, 제 1 수평라인 및 제 2 수평라인(HL1, HL2)에는 제 1 및 제 2 수직라인(VL1, VL2)에 배치된 4개의 부화소(SP)가 반복 배치된다.
또한, 제 3 수평라인 및 제 4 수평라인(HL3, HL4)에는 제 1 및 제 2 수직라인(VL1, VL2)에 배치된 4개의 부화소(SP)가 반복 배치된다.
또한, 제 1 수평라인 및 제 2 수평라인(HL1, HL2)에 배치된 부화소(SP)와 제 3 및 제 4 수평라인(HL3, HL4)에 배치된 부화소(SP)는 수직 방향으로 교번하여 반복 배치된다.
이하, 도 7을 참조하여 본발명의 실시예에 따른 게이트전압의 출력에 대해서 살펴본다.
도 7은 본발명의 실시예에 따른 X자 구동방식을 하기 위하여 도 6의 제 n 내지 제 n+7 게이트배선(GLn 내지 GLn+7)에 인가되는 게이트전압의 파형도를 일예로 나타낸 도면이다.
도 7에 도시한 바와 같이, 본발명의 실시예에서는 두 개의 수평라인으로 구분되어 순차적으로 구동된다. 구체적으로 두 개의 수평라인을 구성하는 4 개의 게이트배선에 순차적으로 턴온 전압인 예를 들면 게이트하이전압(Vgh)이 출력 된 후, 다음 두 개의 수평라인을 구성하는 4 개의 게이트배선에 순차적으로 게이트하이전압(Vgh)이 출력된다.
또한 두 개의 수평라인에서는 짝수 번째 게이트배선에 순차적으로 게이트하이전압(Vgh)이 출력 된 후, 홀수 번째 게이트배선에 순차적으로 게이트하이전압(Vgh)이 출력된다.
각각의 게이트배선(GLn 내지 GLn+7)에 게이트하이전압(Vgh)이 출력 된 후에는 다음 프레임시까지 게이트로우전압(Vgl)이 출력되어 턴오프 상태를 유지한다.
예를 들면, 제 1 수평라인 및 제 2 수평라인(HL1, HL2)을 구성하는 제 n 내지 n+3 게이트배선(GLn 내지 GLn+3)에 게이트하이전압(Vgh)이 출력 된 후, 제 3 수평라인 및 제 4 수평라인(HL1, HL2)을 구성하는 제 n+4 내지 제 n+7 게이트배선(GLn+4 내지 GLn+7)에 게이트하이전압(Vgh)이 출력된다.
또한, 제 1 및 제 2 수평라인(HL1, HL2)에서는 짝수 번째 게이트배선(GLn+1, GLn+3)에 차례대로 게이트하이전압(Vgh)이 출력된 후, 홀수 번째 게이트배선(GLn, GLn+2)에 차례대로 게이트하이전압(Vgh)이 출력된다. 다시 말하면, 제 n+1 게이트배선(GLn+1), 제 n+3 게이트배선(GLn+3), 제 n 게이트배선(GLn), 제 n+2 게이트배선(GLn+2) 순서대로 게이트하이전압(Vgh)이 출력된다.
마찬가지로, 제 3 및 제 4 수평라인(HL3, HL4)에서는 제 n+5 게이트배선(GLn+5), 제 n+7 게이트배선(GLn+7), 제 n+4 게이트배선(GLn+4), 제 n+6 게이트배선(GLn+6) 순서대로 게이트하이전압(Vgh)이 출력된다.
이와 같이 제 n 내지 제 n+7 게이트배선(GLn 내지 GLn+7)에 게이트하이전압을 출력함으로써 본발명의 실시예에 따른 X자 구동방식으로 액정패널(200)을 구동할 수 있다.
이하, 도 8을 참조하여 본발명의 실시예에 따른 데이터전압의 출력에 대해서 살펴본다.
도 8은 도 6의 제 m 내지 제 m+2 데이터배선(DLm 내지 DLm+2)에 인가되는 데이터전압의 파형도를 일예로 나타낸 도면이다.
도 8에 도시한 바와 같이, 본발명의 실시예에 따른 데이터전압은 각각의 데이터배선에 4도트 인버젼(4 dot inversion) 방식으로 출력된다. 다시 말하면, 데이터구동부(도 4의 500)는 각각의 데이터배선에4 도트 인버젼 방식으로 데이터전압을 출력한다.
도 6을 함께 참조하여 제 m 데이터배선(DLm)에 인가되는 데이터전압을 예로 들면, 제 m 데이터배선(DLm)의 좌측에 연결되어 있으며 첫 번째 구동되는 R부화소(R)와 제 m 데이터배선(DLm)의 우측에 연결되어 있으며 두 번째 구동되는 G부화소(G)에는 정극성(+)의 데이터전압이 인가된다. 여기서, 도시하지는 않았으나 m-2 데이터배선, m-1 데이터배선에는 정극성(+)의 데이터전압이 인가된다.
그 후, 데이터전압의 극성이 부극성(-)으로 반전된다.
따라서, 제 1 데이터배선(DL1)의 우측에 연결되어 있으며 세 번째 구동되는 G 부화소(G)에는 부극성(-)의 데이터전압이 인가되고, 4도트 인버젼 되는 바 6번째까지 순차적으로 구동되는 부화소(G, R, G, R)에는 부극성(-)의 데이터전압이 인가된다. 즉, 수평라인 마다 좌/우 교번되어 부극성(-)의 데이터전압이 인가된다.
이어서, 데이터전압의 극성이 정극성(+)으로 반전되고, 마찬가지로 7번째 및 8 번째 구동되는 부화소(R, G)에는 정극성(+)의 데이터전압이 인가된다. 마찬가지로, 수평라인 마다 좌/우 교번되어 정극성(+)의 데이터전압이 인가된다.
또한, 데이터배선 마다 출력되는 데이터전압의 극성이 반전된다.
예를 들면, 제 m 데이터배선(DLm)의 첫 번째 및 두 번째 구동되는 부화소(R, G)에 정극성(+) 데이터전압을 인가한 경우에는 제 m+1 데이터배선(DLm+1)의 첫 번째 및 두 번째 구동되는 부화소(B, R)에는 부극성(-) 데이터전압을 인가한다.
또한, 제 m 데이터배선(DLm)의 세 번째부터 여섯 번째까지 구동되는 부화소(G, R, G, R)에 부극성(-) 데이터전압을 인가한 경우에는 제 m+1 데이터배선(DLm+1)의 세 번째부터 여섯 번째까지 구동되는 부화소(R, B, R, B)에는 정극성(+) 데이터전압을 인가한다.
이와 같이 데이터전압을 출력할 경우, 액정패널(200)에는 영상데이터가 수평2 도트 인버젼 방식으로 표현된다.
전술한 바와 같이 본발명의 실시예에서는 액정패널을 X자 방식으로 구동한다. 또한 각각의 데이터배선에 대해서 데이터전압의 출력을 4 도트 인버젼 방식으로 구현하여도 액정패널에서는 수평 2 도트 인버젼 방식으로 표현된다.
이와 같은 본발명의 실시예는 데이터전압의 극성을 변경할 때 발생하는 소비전류를 확연하게 줄일 수 있을 뿐만 아니라, 데이터구동부의 발열 문제를 해결 할 수 있다.
이하, 도 9a 및 도 9b를 참조하여 본발명의 제 2 실시예를 살펴본다.
도 9a는 본발명의 제 2 실시예에 따른 데이터전압의 출력 극성을 보여주는 도면이고, 도 9b는 도 9a와 같이 데이터전압을 출력할 경우에 액정패널에 표현되는 영상의 극성을 보여주는 도면이다.
먼저, 본발명의 제 2 실시예에서는 도 9a 및 도 9b에 도시한 바와 같이, 4개의 데이터배선을 그룹으로 구분하여 데이터전압을 출력할 수 있다.
구체적으로 예를 들면 먼저 도 9a에 도시한 바와 같이, 제 1 내지 제 4 데이터배선(D1 내지 D4)에 데이터전압을 출력하고, 제 5 내지 제 8 데이터배선(D5 내지 D8)에는 제 1 내지 제 4 데이터배선(D1 내지 D4)에 출력된 데이터전압의 극성이 반전된 데이터전압이 출력된다.
다시 말하면, 제 5 데이터배선(D5)에는 제 1 데이터배선(D1)의 극성이 반전된 데이터전압이, 제 6 데이터배선(D6)에는 제 2 데이터배선(D2)의 극성이 반전된 데이터전압이, 제 7 데이터배선(D7)에는 제 3 데이터배선(D3)의 극성이 반전된 데이터전압이, 제 8 데이터배선(D8)에는 제 4 데이터배선(D4)의 극성이 반전된 데이터전압이 출력된다.
마찬가지로 도시하지는 않았으나 제 9 내지 제 12 데이터배선에는 제 5 내지 제 8 데이터배선(D5 내지 D8)의 극성이 반전된 데이터전압이 출력될 수 있다.
여기서 제 1 내지 제 4 데이터배선(D1 내지 D4)에 출력되는 데이터전압은 4 도트로 데이터전압이 출력되며, 제 1 및 제 4 데이터배선(D1, D4)에 출력되는 데이터전압의 극성이 동일하며, 제 2 및 제 3 데이터배선(D2, D3)에 출력되는 데이터전압의 극성이 동일하다.
예를 들면, 제 1 및 제 4 데이터배선(D1, D4)에는 정극성(+)의 데이터전압이 출력되고 부극성(-)의 데이터전압이 순차적으로 출력되는 경우라면, 제 2 및 제 3 데이터배선(D2, D3)에는 부극성(-)의 데이터전압이 출력되고 정극성(+)의 데이터전압이 순차적으로 출력된다.
이와 같이 구동함으로써, 순차적으로 배열된 6개의 R, G, B, R, G, B 부화소에 인가되는 데이터전압의 극성은 정극성(+)이 3개, 부극성(-)이 3개가 됨으로써 극성 비대칭이 제거된다. 이에 따라, 극성의 비대칭성에 의해서 발생하던 딤(dim)현상 및 색감차를 개선할 수 있다.
전술한 바와 같이 본발명의 실시예에서는 액정패널을 X자 방식으로 구동한다. 이때, X자 방식으로 구동하기 위하여 서술한 액정패널의 부화소 연결구조와 게이트하이전압의 출력은 일예로서, 다양하게 액정패널의 부화소 연결구조 및 게이트하이전압의 출력 순서의 변경을 통하여 X자 방식으로 구동할 수 있다.
전술한 본발명의 실시예는 본발명의 일예로서, 본발명의 정신에 포함되는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본발명은, 첨부된 특허청구범위 및 이와 등가되는 범위 내에서의 본발명의 변형을 포함한다.
100: 액정표시장치 200: 액정패널 400: 게이트구동부
500: 데이터구동부 GL: 게이트배선 DL: 데이터배선
HL1 내지 HL4: 제 1 내지 제 4 수평라인
VL1 내지 VL6: 제 1 내지 제 6 수직라인

Claims (11)

  1. 서로 평행하게 순차적으로 이격되는 제 1 내지 제 4 게이트배선과;
    상기 제 1 내지 제 4 게이트배선과 교차하여 2행 2열의 매트릭스 형태로 배치되는 제 1 내지 제 4 부화소를 정의하는 데이트배선과;
    상기 제 2 게이트배선 및 상기 데이터배선에 연결되어 상기 제 1 부화소에 형성되는 제 1 박막트랜지스터와;
    상기 제 1 게이트배선 및 상기 데이터배선에 연결되어 상기 제 2 부화소에 형성되는 제 2 박막트랜지스터와;
    상기 제 3 게이트배선 및 상기 데이터배선에 연결되어 상기 제 3 부화소에 형성되는 제 3 박막트랜지스터와;
    상기 제 4 게이트배선 및 상기 데이터배선에 연결되어 상기 제 4 부화소에 형성되는 제 4 박막트랜지스터를 포함하는
    액정표시장치.
  2. 제 1 항에 있어서,
    서로 평행하게 순차적으로 이격되는 제 5 내지 제 8 게이트배선을 더욱 포함하고,
    상기 제 5 내지 제 8 게이트배선은 상기 데이터배선과 교차하여 2행 2열의 매트릭스 형태로 배치되는 제 5 내지 제 8 부화소를 정의하고,
    상기 제 5 게이트배선 및 상기 데이터배선에 연결되어 상기 제 5 부화소에 형성되는 제 5 박막트랜지스터와;
    상기 제 6 게이트배선 및 상기 데이터배선에 연결되어 상기 제 6 부화소에 형성되는 제 6 박막트랜지스터와;
    상기 제 8 게이트배선 및 상기 데이터배선에 연결되어 상기 제 7 부화소에 형성되는 제 7 박막트랜지스터와;
    상기 제 7 게이트배선 및 상기 데이터배선에 연결되어 상기 제 8 부화소에 형성되는 제 8 박막트랜지스터를 더욱 포함하는
    액정표시장치.
  3. 제 1 항에 있어서,
    상기 제 1 내지 제 4 게이트배선에 턴온전압을 출력하는 게이트구동부를 더욱 포함하고,
    상기 게이트구동부는 상기 제 2 게이트배선, 상기 제 4 게이트배선, 상기 제 1 게이트배선, 상기 제 3 게이트배선에 순차적으로 턴온전압을 출력하는
    액정표시장치.
  4. 제 1 항에 있어서,
    상기 데이터배선에 4도트 인버젼으로 데이터전압을 출력하는 데이터구동부를 더욱 포함하는
    액정표시장치.
  5. 제 4 항에 있어서,
    상기 데이터구동부는
    서로 이웃하는 상기 데이터배선에 극성이 반전된 상기 데이터전압을 출력하는
    액정표시장치.
  6. 서로 평행하게 순차적으로 이격되는 제 1 내지 제 4 게이트배선과; 상기 제 1 내지 제 4 게이트배선과 교차하여 2행 2열의 매트릭스 형태로 배치되는 제 1 내지 제 4 부화소를 정의하는 데이트배선과; 상기 제 2 게이트배선 및 상기 데이터배선에 연결되어 상기 제 1 부화소에 형성되는 제 1 박막트랜지스터와; 상기 제 1 게이트배선 및 상기 데이터배선에 연결되어 상기 제 2 부화소에 형성되는 제 2 박막트랜지스터와; 상기 제 3 게이트배선 및 상기 데이터배선에 연결되어 상기 제 3 부화소에 형성되는 제 3 박막트랜지스터와; 상기 제 4 게이트배선 및 상기 데이터배선에 연결되어 상기 제 4 부화소에 형성되는 제 4 박막트랜지스터를 포함하는 액정표시장치의 구동방법에 있어서,
    상기 제 2 게이트배선에 턴온전압을 출력하는 단계와;
    상기 제 4 게이트배선에 턴온전압을 출력하는 단게와;
    상기 제 1 게이트배선에 턴온전압을 출력하는 단계와;
    상기 제 3 게이트배선에 순차적으로 턴온전압을 출력하는 단계를 포함하는
    액정표시장치 구동방법.
  7. 제 6 항에 있어서,
    서로 평행하게 순차적으로 이격되는 제 5 내지 제 8 게이트배선을 더욱 포함하고, 상기 제 5 내지 제 8 게이트배선은 상기 데이터배선과 교차하여 2행 2열의 매트릭스 형태로 배치되는 제 5 내지 제 8 부화소를 정의하고, 상기 제 5 게이트배선 및 상기 데이터배선에 연결되어 상기 제 5 부화소에 형성되는 제 5 박막트랜지스터와; 상기 제 6 게이트배선 및 상기 데이터배선에 연결되어 상기 제 6 부화소에 형성되는 제 6 박막트랜지스터와; 상기 제 8 게이트배선 및 상기 데이터배선에 연결되어 상기 제 7 부화소에 형성되는 제 7 박막트랜지스터와; 상기 제 7 게이트배선 및 상기 데이터배선에 연결되어 상기 제 8 부화소에 형성되는 제 8 박막트랜지스터를 더욱 포함하는 액정표시장치의 구동방법에 있어서,
    상기 제 6 게이트배선에 턴온전압을 출력하는 단계와;
    상기 제 8 게이트배선에 턴온전압을 출력하는 단게와;
    상기 제 5 게이트배선에 턴온전압을 출력하는 단계와;
    상기 제 7 게이트배선에 순차적으로 턴온전압을 출력하는 단계를 포함하는
    액정표시장치 구동방법.
  8. 제 6 항에 있어서,
    상기 데이터배선에 4 도트 인버젼으로 데이터전압을 출력하는 단계를 더욱 포함하는
    액정표시장치 구동방법.
  9. 제 8 항에 있어서,
    상기 데이터전압을 출력하는 단계는
    서로 이웃하는 상기 데이터배선에 극성이 반전된 상기 데이터전압을 출력하는
    액정표시장치 구동방법.
  10. 2행 2열의 매트릭스 형태로 배치되는 4개의 부화소로 구성된 제 1 단위그룹 및 제 2 단위그룹을 포함하고, 상기 제 1 단위그룹과 상기 제 2 단위그룹 각각은 수평 방향으로 반복 배치되고, 상기 제 1 단위그룹과 상기 제 2 단위그룹은 수직 방향으로 서로 교번하여 반복 배치되는 액정표시장치의 구동방법에 있어서,
    상기 제 1 단위그룹과 상기 제 2 단위그룹을 순차적으로 구동하는 단계를 포함하고,
    상기 제 1 단위그룹을 구동하는 단계는 1행 1열(1, 1)에 배치되는 상기 부화소, 2행 2열(2, 2)에 배치되는 상기 부화소, 1행 2열(1, 2)에 배치되는 상기 부화소, 2행 1열(2, 1)에 배치되는 상기 부화소 순서대로 구동되는
    액정표시장치 구동방법.
  11. 제 8 항에 있어서,
    상기 제 2 단위그룹을 구동하는 단계는 1행 2열(1, 2)에 배치되는 상기 부화소, 2행 1열(2, 1)에 배치되는 상기 부화소, 1행 1열(1, 1)에 배치되는 상기 부화소, 2행 2열(2, 2)에 배치되는 상기 부화소 순서대로 구동되는
    액정표시장치 구동방법.
KR1020110077633A 2011-08-04 2011-08-04 액정표시장치 및 그 구동방법 KR101830241B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110077633A KR101830241B1 (ko) 2011-08-04 2011-08-04 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110077633A KR101830241B1 (ko) 2011-08-04 2011-08-04 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20130015575A true KR20130015575A (ko) 2013-02-14
KR101830241B1 KR101830241B1 (ko) 2018-03-29

Family

ID=47895361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110077633A KR101830241B1 (ko) 2011-08-04 2011-08-04 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR101830241B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096235A1 (zh) * 2013-12-25 2015-07-02 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板和驱动方法
CN106094380A (zh) * 2016-08-24 2016-11-09 上海天马微电子有限公司 阵列基板、显示面板以及液晶显示装置
KR20190068324A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 유기 발광 표시 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096235A1 (zh) * 2013-12-25 2015-07-02 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板和驱动方法
GB2535935A (en) * 2013-12-25 2016-08-31 Shenzhen China Star Optoelect Array substrate, liquid crystal display panel and driving method
GB2535935B (en) * 2013-12-25 2020-05-13 Shenzhen China Star Optoelect Array substrate and liquid crystal display panel and driving method thereof
CN106094380A (zh) * 2016-08-24 2016-11-09 上海天马微电子有限公司 阵列基板、显示面板以及液晶显示装置
CN106094380B (zh) * 2016-08-24 2019-07-19 上海天马微电子有限公司 阵列基板、显示面板以及液晶显示装置
KR20190068324A (ko) * 2017-12-08 2019-06-18 엘지디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
KR101830241B1 (ko) 2018-03-29

Similar Documents

Publication Publication Date Title
US9905152B2 (en) Liquid crystal display
KR101341906B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101319345B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101441395B1 (ko) 액정 표시 장치 및 그의 구동 방법
CN102799036B (zh) 一种显示器及显示面板
KR101563265B1 (ko) 표시장치 및 그 구동 방법
US20140125647A1 (en) Liquid crystal display device and method of driving the same
KR20120018019A (ko) 액정표시장치 및 그 구동방법
KR20110138006A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR101730552B1 (ko) 횡전계 방식 액정표시장치 및 그 구동방법
US10942405B2 (en) Display device
KR102113621B1 (ko) 액정 표시 장치
KR101830241B1 (ko) 액정표시장치 및 그 구동방법
KR20130020308A (ko) 액정패널의 구동방법
KR101985245B1 (ko) 액정표시장치
KR101915067B1 (ko) 액정표시장치 및 그 구동방법
KR100542769B1 (ko) 액정표시장치 및 그 구동방법
KR20080049464A (ko) 액정 표시장치 및 그 구동 방법
KR20130051354A (ko) 액정표시장치 및 이의 구동방법
KR100855478B1 (ko) 액정표시패널과 그의 구동장치 및 구동방법
KR20080088141A (ko) 액정표시장치 및 이의 구동방법
KR20100007601A (ko) 액정표시장치
KR20180007456A (ko) 표시 장치
KR101712013B1 (ko) 액정표시장치 구동방법
KR101943480B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant