KR20130014004A - Resistance variable memory device and method for fabricating the same - Google Patents

Resistance variable memory device and method for fabricating the same Download PDF

Info

Publication number
KR20130014004A
KR20130014004A KR1020110075992A KR20110075992A KR20130014004A KR 20130014004 A KR20130014004 A KR 20130014004A KR 1020110075992 A KR1020110075992 A KR 1020110075992A KR 20110075992 A KR20110075992 A KR 20110075992A KR 20130014004 A KR20130014004 A KR 20130014004A
Authority
KR
South Korea
Prior art keywords
electrode
variable resistance
nanowires
insulating layer
memory device
Prior art date
Application number
KR1020110075992A
Other languages
Korean (ko)
Inventor
성민규
김숙주
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110075992A priority Critical patent/KR20130014004A/en
Publication of KR20130014004A publication Critical patent/KR20130014004A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A variable resistance memory device and a manufacturing method thereof are provided to improve a switching characteristic by controlling a conductivity filament within a variable resistance material layer. CONSTITUTION: A conductive film for a first electrode is formed on a substrate. A nanowire(12) made of variable resistance material is formed on the conductive film. An insulating layer(13) covering the nanowire is formed on the conductive film. Part of the insulating layer is removed to expose the nanowire. A conductive film for a second electrode is formed on the insulating layer.

Description

가변 저항 메모리 장치 및 그 제조 방법{RESISTANCE VARIABLE MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a variable resistance memory device and a method of manufacturing the same,

본 발명은 가변 저항 메모리 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 나노와이어(nano-wire)를 이용하는 가변 저항 메모리 장치 및 그 제조 방법에 관한 것이다.
The present invention relates to a variable resistance memory device and a method of manufacturing the same, and more particularly, to a variable resistance memory device using a nano-wire and a method of manufacturing the same.

가변 저항 메모리 장치란, 인가되는 전압에 따라 서로 다른 저항 상태 사이에서 스위칭하는 물질(이하, 가변 저항 물질이라 함)을 이용하여 데이터를 저장하는 장치를 의미한다. 가변 저항 물질로는, 금속 산화물이나 페로브스카이트(perovskite) 계열 물질 등이 이용되고 있다.The variable resistance memory device refers to a device that stores data using a material (hereinafter, referred to as a variable resistance material) that switches between different resistance states according to an applied voltage. As the variable resistance material, a metal oxide, a perovskite-based material, or the like is used.

이러한 가변 저항 메모리 장치의 스위칭 메커니즘을 간략히 설명하면 아래와 같다.The switching mechanism of the variable resistance memory device will be briefly described as follows.

소정 가변 저항 물질층의 초기 상태는 고저항 상태 즉, 오프 상태이다. 이러한 가변 저항 물질층의 양단에 특정 전압이 인가되면 고저항 상태에서 저저항 상태 즉, 온 상태로의 스위칭이 일어나는데, 이를 셋(set) 동작이라 한다. 일단 저저항 상태로 스위칭되면 또다른 특정 전압이 인가될 때까지는 그 상태를 유지하다가, 또다른 특정 전압이 인가되면 저저항 상태에서 고저항 상태로 스위칭하는데, 이를 리셋(reset) 동작이라 한다. 이때, 셋 동작 및 리셋 동작은, 가변 저항 물질층에 국부적으로 전도성 필라멘트(cunductive filament)가 생성되거나 생성된 전도헝 필라멘트가 끊어져 소멸되는 방식으로 수행된다.The initial state of the predetermined variable resistance material layer is a high resistance state, that is, an off state. When a specific voltage is applied across the variable resistance material layer, switching from a high resistance state to a low resistance state, that is, an on state occurs, which is called a set operation. Once switched to the low resistance state, the state is maintained until another specific voltage is applied, and when another specific voltage is applied, the state is switched from the low resistance state to the high resistance state, which is called a reset operation. At this time, the set operation and the reset operation are performed in such a manner that a conductive filament is locally formed in the variable resistance material layer or the generated conductive filament is broken and extinguished.

그런데, 이러한 전도성 필라멘트의 크기나 생성되는 위치는 임의로 조절하기 어렵기 때문에 셋 전압/전류 및 리셋 전압/전류가 일정하지 않은 등 스위칭의 균일도가 저하되는 문제가 있다. 게다가, 전도성 필라멘트의 크기가 큰 경우 즉, 하나의 전도성 필라멘트의 폭이 크거나 많은 개수의 전도성 필라멘트가 생성되는 경우에는, 흐르는 전류가 증가하므로 스위칭이 어렵고 동작에 필요한 파워가 증가하는 문제가 있다. However, since the size of the conductive filament or the position of the conductive filament is difficult to be arbitrarily adjusted, there is a problem that the uniformity of the switching is lowered such as the set voltage / current and the reset voltage / current are not constant. In addition, when the size of the conductive filament is large, that is, when the width of one conductive filament is large or a large number of conductive filaments are generated, there is a problem in that switching current is difficult and power required for operation is increased because the flowing current increases.

따라서, 위와 같은 문제들을 해결할 수 있는 가변 저항 메모리 장치의 개발이 요구되는 실정이다.
Therefore, the development of a variable resistance memory device that can solve the above problems is required.

본 발명이 해결하려는 과제는, 가변 저항 물질층 내의 전도성 필라멘트를 제어함으로써 향상된 스위칭 특성을 확보할 수 있는 가변 저항 메모리 장치 및 그 제조 방법을 제공하는 것이다.
SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a variable resistance memory device and a method of manufacturing the same, which may ensure improved switching characteristics by controlling conductive filaments in the layer of variable resistance material.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 가변 저항 메모리 장치는, 제1 전극; 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 개재되는 절연층; 및 상기 절연층을 관통하여 상기 제1 전극과 상기 제2 전극 사이에 연결되고, 가변 저항 물질로 이루어지는 나노 와이어를 포함한다.
According to one or more embodiments of the present invention, a variable resistance memory device includes: a first electrode; A second electrode; An insulating layer interposed between the first electrode and the second electrode; And nanowires passing through the insulating layer and connected between the first electrode and the second electrode and made of a variable resistance material.

또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 제조 방법은, 기판 상에 제1 전극용 도전막을 형성하는 단계; 상기 제1 전극용 도전막 상에 가변 저항 물질로 이루어지는 나노 와이어를 형성하는 단계; 상기 제1 전극용 도전막 상에 상기 나노와이어를 덮는 절연층을 형성하는 단계; 상기 나노 와이어가 노출되도록 상기 절연층 일부를 제거하는 단계; 및 상기 일부 제거된 절연층 상에 제2 전극용 도전막을 형성하는 단계를 포함한다.
In addition, a method of manufacturing a variable resistance memory device according to an embodiment of the present invention for solving the above problems, forming a conductive film for the first electrode on the substrate; Forming a nanowire made of a variable resistance material on the conductive film for the first electrode; Forming an insulating layer covering the nanowires on the conductive film for the first electrode; Removing a portion of the insulating layer to expose the nanowires; And forming a conductive film for the second electrode on the partially removed insulating layer.

상술한 본 발명에 의한 가변 저항 메모리 장치에 의하면, 가변 저항 물질층 내의 전도성 필라멘트를 제어함으로써 향상된 스위칭 특성을 확보할 수 있다.
According to the variable resistance memory device according to the present invention described above, improved switching characteristics can be secured by controlling the conductive filaments in the variable resistance material layer.

도 1은 본 발명의 일 실시예에 따른 가변 저항 메모리 장치를 나타내는 단면도이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 제조 방법을 나타내는 단면도이다.
도 7은 텅스텐 산화물(WO3) 위스커(whisker)가 형성된 것을 보여주는 사진이다.
도 8 및 도 9는 본 발명의 다른 일 실시예에 따른 가변 저항 메모리 장치의 제조 방법을 나타내는 단면도이다.
1 is a cross-sectional view illustrating a variable resistance memory device according to an exemplary embodiment of the present invention.
2 to 6 are cross-sectional views illustrating a method of manufacturing a variable resistance memory device according to an exemplary embodiment of the present invention.
7 is a photograph showing that a tungsten oxide (WO 3) whisker is formed.
8 and 9 are cross-sectional views illustrating a method of manufacturing a variable resistance memory device according to another exemplary embodiment of the present invention.

이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
Hereinafter, the most preferred embodiment of the present invention will be described. In the drawings, the thickness and spacing are expressed for convenience of description and may be exaggerated compared to the actual physical thickness. In describing the present invention, known configurations irrespective of the gist of the present invention may be omitted. It should be noted that, in the case of adding the reference numerals to the constituent elements of the drawings, the same constituent elements have the same number as much as possible even if they are displayed on different drawings.

도 1은 본 발명의 일 실시예에 따른 가변 저항 메모리 장치를 나타내는 단면도이다.1 is a cross-sectional view illustrating a variable resistance memory device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 가변 저항 메모리 장치는, 1 전극(11), 제2 전극(14), 제1 전극(11)과 제2 전극(14) 사이에 개재되는 절연층(13), 및 절연층(13)을 관통하여 제1 전극(11)과 제2 전극(14) 사이에서 연결되고 가변 저항 물질로 이루어지는 나노와이어(12)를 포함한다.Referring to FIG. 1, a variable resistance memory device according to an exemplary embodiment may be interposed between a first electrode 11, a second electrode 14, a first electrode 11, and a second electrode 14. An insulating layer 13 and a nanowire 12 connected between the first electrode 11 and the second electrode 14 through the insulating layer 13 and made of a variable resistance material.

구체적으로, 제1 전극(11) 및 제2 전극(14)은 각각 도전성 물질로서, 예컨대, 알루미늄(Al), 백금(Pt), 루테늄(Ru), 이리듐(Ir), 니켈(Ni), 질화티타늄(TiN), 티타늄(Ti), 코발트(Co), 크롬(Cr), 텅스텐(W), 구리(Cu), 지르코늄(Zr), 하프늄(Hf) 또는 이들의 합금으로 형성될 수 있다. Specifically, the first electrode 11 and the second electrode 14 are conductive materials, for example, aluminum (Al), platinum (Pt), ruthenium (Ru), iridium (Ir), nickel (Ni), and nitride. Titanium (TiN), titanium (Ti), cobalt (Co), chromium (Cr), tungsten (W), copper (Cu), zirconium (Zr), hafnium (Hf) or an alloy thereof.

절연층(13)은 산화물 또는 질화물을 포함할 수 있다.The insulating layer 13 may include an oxide or a nitride.

나노와이어(12)는 가변 저항 물질로서, 예컨대, 니켈 산화물(NiO), 티타늄 산화물(TiO2), 하프늄 산화물(HfO), 니오븀 산화물(Nb2O5), 아연 산화물(ZnO), 지르코늄 산화물(ZrO2), 텅스텐 산화물(WO3), 코발트 산화물(CoO), 망간 산화물(MnO2) 등의 전이 금속 산화물이나, STO(SrTiO), PCMO(PrCaMnO), GST(GeSbTe) 등의 페로브스카이트 계열 물질로 형성될 수 있다. 특히, 본 명세서에서는 텅스텐 산화물로 나노와이어(12)를 형성한 실험예를 보여주고 있으며, 이에 대해서는 도 6을 참조하여 후술하기로 한다.Nanowire 12 is a variable resistance material, for example, nickel oxide (NiO), titanium oxide (TiO 2), hafnium oxide (HfO), niobium oxide (Nb 2 O 5), zinc oxide (ZnO), zirconium oxide (ZrO 2), tungsten It may be formed of a transition metal oxide such as oxide (WO 3), cobalt oxide (CoO), manganese oxide (MnO 2), or a perovskite-based material such as STO (SrTiO), PCMO (PrCaMnO), or GST (GeSbTe). . In particular, the present specification shows an experimental example in which the nanowires 12 are formed of tungsten oxide, which will be described later with reference to FIG. 6.

본 도면에서는 두 개의 나노와이어(12)가 각각 제1 및 제2 전극(11, 14) 사이에 연결되어 있는 것을 도시하였으나 본 발명이 이에 한정되는 것은 아니다. 나노와이어(12)는 하나이거나 또는 복수개일 수 있다. 또한, 복수의 나노와이어(12) 중 일부는 본 도면에 도시된 바와 같이 제1 및 제2 전극(11, 14) 사이에서 연결될 수 있으나, 다른 일부는 제1 및 제2 전극(11, 14) 사이에서 연결되지 않을 수도 있다(도 1의 점선 참조). 이는, 후술하겠지만, 제조 방법에 따라 나노와이어(12)가 일정한 방향 및 높이로 성장하지 않을 수도 있기 때문이다. 본 발명에서는 복수의 나노와이어(12) 중 적어도 하나만 제1 및 제2 전극(11, 14) 사이에서 연결되어 있으면 족하다.In the drawing, two nanowires 12 are shown to be connected between the first and second electrodes 11 and 14, respectively, but the present invention is not limited thereto. The nanowires 12 may be one or plural. In addition, some of the plurality of nanowires 12 may be connected between the first and second electrodes 11 and 14 as shown in the figure, while others may be connected to the first and second electrodes 11 and 14. May not be connected between them (see dashed line in FIG. 1). This is because, as will be described later, the nanowire 12 may not grow in a certain direction and height depending on the manufacturing method. In the present invention, at least one of the plurality of nanowires 12 may be connected between the first and second electrodes 11 and 14.

이와 같은 가변 저항 메모리 장치에서는, 제1 전극(11) 및 제2 전극(14)에 인가되는 전압에 따라 이들 사이에서 연결된 나노와이어(12)에서만 전도성 필라멘트(F)의 생성/소멸이 발생한다. 나노와이어(12)를 둘러싼 절연층(13)이나 제1 및 제2 전극(11, 14) 사이에서 연결되지 않은 나노와이어(도 1의 점선 참조)에 전도성 필라멘트(F)가 생성되지 않음은 물론이다. In such a variable resistance memory device, the generation / destruction of the conductive filament F occurs only in the nanowires 12 connected therebetween according to the voltages applied to the first electrode 11 and the second electrode 14. The conductive filament F is not generated in the insulating layer 13 surrounding the nanowires 12 or the nanowires (see the dotted line in FIG. 1) that are not connected between the first and second electrodes 11 and 14. to be.

따라서, 전도성 피라멘트(F)의 위치나 크기가 나노와이어(12)의 폭 및 위치에 의해 한정되므로, 셋/리셋 동작이 다수 반복되더라도 전도성 필라멘트(F)의 크기나 위치는 일정하고 그에 따라 스위칭의 균일도가 향상될 수 있다. 게다가, 복수의 나노와이어(12)가 성장하더라도 이 중 일부(예를 들어, 하나)만 제1 및 제2 전극(11, 14) 사이에서 연결되게 한다면, 전도성 필라멘트(F)의 크기가 작아져 흐르는 전류가 감소하므로, 스위칭이 용이하고 동작 파워가 감소하는 장점이 있다.
Therefore, since the position or size of the conductive filament F is limited by the width and position of the nanowire 12, the size or position of the conductive filament F is constant and switching accordingly even if a plurality of reset / reset operations are repeated. The uniformity of can be improved. In addition, even if a plurality of nanowires 12 are grown, if only a portion (eg, one) of them is connected between the first and second electrodes 11 and 14, the size of the conductive filament F becomes small. Since the flowing current is reduced, there is an advantage that the switching is easy and the operating power is reduced.

도 2 내지 도 6은 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 제조 방법을 나타내는 단면도이다. 특히, 본 실시예는 전술한 나노와이어가 가변 저항 특성을 나타내는 금속 산화물인 경우의 제조 방법을 설명하고 있다.2 to 6 are cross-sectional views illustrating a method of manufacturing a variable resistance memory device according to an exemplary embodiment of the present invention. In particular, the present embodiment describes a manufacturing method in the case where the above-described nanowires are metal oxides exhibiting variable resistance characteristics.

도 2를 참조하면, 요구되는 소정의 하부 구조물을 갖는 기판(미도시됨) 상에 제1 전극 형성을 위한 제1 도전막(110)을 형성한다. Referring to FIG. 2, a first conductive layer 110 for forming a first electrode is formed on a substrate (not shown) having a predetermined lower structure.

이어서, 제1 도전막(110) 상에 금속층(122)을 형성한다. 금속층(122)은, 나노와이어가 소정 금속 산화물(예컨대, 텅스텐 산화물)로 이루어지는 경우 이에 포함되는 금속(예컨대, 텅스텐)으로 이루어진다. 금속층(122)의 형성은, ALD(Atomic Layer Deposition), CVD(Chemical Vapor Deposition), PVD(Physical Vapor Deposition) 등의 증착 방식으로 수행될 수 있고, 100nm 이하의 상대적으로 얇은 두께로 형성될 수 있다.Next, a metal layer 122 is formed on the first conductive film 110. The metal layer 122 is made of a metal (eg, tungsten) included in the nanowire when the nanowire is made of a predetermined metal oxide (eg, tungsten oxide). Formation of the metal layer 122 may be performed by a deposition method such as atomic layer deposition (ALD), chemical vapor deposition (CVD), physical vapor deposition (PVD), or the like, and may be formed with a relatively thin thickness of 100 nm or less. .

도 3을 참조하면, 도 2의 공정 결과물에 대해 산소 또는 질소 분위기에서 수십초 동안 소정 임계 온도(예컨대, 700도) 이상의 열처리 공정을 수행하면, 금속층(122)이 산화되면서 나노와이어(120)로 성장한다. 그에 따라, 제1 도전막(110) 상에는 금속층(122)의 산화물로 이루어지는 나노와이어(120)가 형성된다. Referring to FIG. 3, when the heat treatment process of the process resultant of FIG. 2 is performed over a predetermined threshold temperature (eg, 700 degrees) for several tens of seconds in an oxygen or nitrogen atmosphere, the metal layer 122 is oxidized to the nanowire 120. To grow. As a result, the nanowires 120 formed of the oxide of the metal layer 122 are formed on the first conductive film 110.

본 실시예에서는 금속층(122) 전부가 산화되어 나노와이어(120)로 변형된 경우를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예에서는 금속층의 일부만 산화될 수 있고, 이에 대하여는 도 8 및 도 9를 참조하여 후술하기로 한다.In the present embodiment, all of the metal layer 122 is oxidized to be transformed into the nanowire 120, but the present invention is not limited thereto. In another embodiment, only a part of the metal layer may be oxidized, which will be described later with reference to FIGS. 8 and 9.

또한, 본 실시예에서는, 8개의 나노와이어(120)가 동일한 높이로 형성된 경우를 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니다. 다른 실시예에서 나노와이어(120)의 개수는 변형될 수 있고, 나노와이어(120)의 높이나 성장 방향도 다양하게 변형될 수 있다.In addition, in the present embodiment, eight nanowires 120 are formed at the same height, but the present invention is not limited thereto. In other embodiments, the number of nanowires 120 may be modified, and the height or growth direction of the nanowires 120 may also be variously modified.

도 4를 참조하면, 나노와이어(120)가 형성된 제1 도전막(110)을 덮는 절연층(130)을 형성한다. 절연층(130)은 산화막 또는 질화막을 증착함으로써 형성될 수 있다.Referring to FIG. 4, an insulating layer 130 covering the first conductive layer 110 on which the nanowires 120 are formed is formed. The insulating layer 130 may be formed by depositing an oxide film or a nitride film.

도 5를 참조하면, 나노와이어(120)의 상면이 노출될 때까지 절연층(130)의 상부를 제거한다. 절연층(130)의 제거 공정은, CMP(Chemical Mechanical Polishing)나 에치백(etchback)으로 수행될 수 있다.Referring to FIG. 5, the upper portion of the insulating layer 130 is removed until the top surface of the nanowire 120 is exposed. The removal process of the insulating layer 130 may be performed by chemical mechanical polishing (CMP) or etchback.

본 실시예에서는 모든 나노와이어(120)가 동일한 높이로 형성되었기 때문에 절연층(130) 제거 공정에 의해 모든 나노와이어(120)의 상면이 노출된다. 그러나, 전술한 바와 같이 나노와이어(120)의 높이가 서로 상이한 경우에는, 나노와이어(120) 중 상대적으로 높이가 높은 일부의 상면이 노출될 때까지 절연층(130) 제거 공정을 수행할 수 있고, 그에 따라 상대적으로 높이가 낮은 나머지 일부는 절연층(130)으로 덮여 상면이 드러나지 않을 수 있다. 이를 일반화하면 다음과 같다.In this embodiment, since all the nanowires 120 are formed at the same height, the top surfaces of all the nanowires 120 are exposed by the insulating layer 130 removing process. However, as described above, when the heights of the nanowires 120 are different from each other, the process of removing the insulating layer 130 may be performed until the upper surface of some of the relatively high heights of the nanowires 120 is exposed. As a result, the remaining portion having a relatively low height may be covered with the insulating layer 130 so that the upper surface thereof may not be exposed. Generalizing this is as follows.

하부 전극(110) 상에 총 N개의 나노와이어가 형성된다고 할 때, 높이순으로 나노와이어를 그룹핑하여 제1 나노와이어 그룹, 제2 나노와이어 그룹,...,제t 나노와이어 그룹(t≤N)이라고 칭하기로 한다. 이때, 각각의 나노와이어 그룹은 하나 이상의 나노와이어를 포함한다. 상기 절연막(130)의 제거 공정은, 제t 나노와이어 그룹만 노출될 때까지 수행되거나, 또는 제t 내지 제t-i 나노와이어 그룹(1≤i≤t-1)이 노출될 때까지 수행될 수 있다. When a total of N nanowires are formed on the lower electrode 110, the nanowires are grouped in the order of height so that the first nanowire group, the second nanowire group, ..., the t-th nanowire group (t ≦ It is called N). Wherein each group of nanowires comprises one or more nanowires. The removal process of the insulating layer 130 may be performed until only the t-th nanowire group is exposed, or may be performed until the t-th to ti-th nanowire group 1≤i≤t-1. .

결과적으로, 본 절연막(130)의 제거 공정시 절연막(130)이 제거되는 두께를 조절함으로써 노출되는 나노와이어(120)의 개수를 조절할 수 있다. 노출되는 나노와이어(120)가 곧 후속 공정에 의하여 상부 전극과 연결되고 전도성 필라멘트 영역이 되므로, 결국 본 절연막(130) 제거 공정을 통하여 전도성 필라멘트의 크기나 위치를 더 제어할 수 있다.As a result, the number of exposed nanowires 120 may be adjusted by adjusting the thickness at which the insulating layer 130 is removed during the removal process of the insulating layer 130. Since the exposed nanowires 120 are directly connected to the upper electrode and become conductive filament regions by a subsequent process, the size or position of the conductive filaments may be further controlled through the removal process of the insulating layer 130.

도 6을 참조하면, 도 5의 공정 결과물 상에 제2 전극 형성을 위한 제2 도전막(140)을 형성한다.Referring to FIG. 6, a second conductive layer 140 for forming a second electrode is formed on the process resultant of FIG. 5.

이어서, 도시하지 않았으나, 제1 도전막(110), 나노와이어(120)를 갖는 절연층(130) 및 제2 도전막(140)을 패터닝함으로써, 도 1에 도시된 것과 같은 장치를 획득할 수 있다.
Subsequently, although not shown, the device as shown in FIG. 1 may be obtained by patterning the first conductive layer 110, the insulating layer 130 having the nanowires 120, and the second conductive layer 140. have.

이하에서는, 도 7을 참조하여, 전술한 제조 과정 중 도 3의 공정에 대한 구체적인 실험예를 설명하기로 한다. 특히, 실험적으로 텅스텐 산화물로 이루어지는 나노와이어가 형성 가능함을 설명한다.Hereinafter, with reference to FIG. 7, specific experimental examples of the process of FIG. 3 will be described. In particular, it will be described that nanowires made of tungsten oxide can be formed experimentally.

도 7은 텅스텐 산화물(WO3) 위스커(whisker)가 형성된 것을 보여주는 사진으로서, PVD 방식으로 텅스텐을 증착한 후 N2 분위기에서 950℃의 온도로 15초 동안 열처리한 결과물을 나타낸다. FIG. 7 is a photograph showing that a tungsten oxide (WO 3) whisker is formed, and shows a result of heat treatment for 15 seconds at a temperature of 950 ° C. in a N 2 atmosphere after depositing tungsten by PVD.

도 7을 참조하면, 여러 방향으로 신장되고 소정 길이를 갖는 텅스텐 산화물 위스커가 다수 형성되어 있음을 알 수 있다. 특히 텅스텐 산화물 위스커의 지름은 10nm 미만으로 nm 수준이므로, 이러한 텅스텐 산화물 위스커를 전술한 나노와이어로 이용할 수 있음은 물론이다.
Referring to FIG. 7, it can be seen that a plurality of tungsten oxide whiskers extending in various directions and having a predetermined length are formed. In particular, since the diameter of the tungsten oxide whisker is less than 10nm nm level, such a tungsten oxide whisker can be used as the nanowires described above.

도 8 및 도 9는 본 발명의 다른 일 실시예에 따른 가변 저항 메모리 장치의 제조 방법을 나타내는 단면도이다. 본 실시예를 설명함에 있어서는, 전술한 도 2 내지 도 6의 실시예와 동일한 부분에 대해서는 상세한 설명을 생략하고 차이점을 중심으로 설명하기로 한다.8 and 9 are cross-sectional views illustrating a method of manufacturing a variable resistance memory device according to another exemplary embodiment of the present invention. In describing the present embodiment, the same parts as in the above-described embodiment of FIGS. 2 to 6 will be omitted and detailed descriptions will be made based on differences.

도 8을 참조하면, 요구되는 소정의 하부 구조물을 갖는 기판(미도시됨) 상에 제1 전극 형성을 위한 제1 도전막(110)을 형성한다. Referring to FIG. 8, a first conductive layer 110 for forming a first electrode is formed on a substrate (not shown) having a predetermined lower structure.

이어서, 제1 도전막(110) 상에 금속층(124)을 형성한다. 이때, 금속층(124)은 도 2의 금속층(122)과 동일하면서 그 두께만 더 클 수 있다. Subsequently, a metal layer 124 is formed on the first conductive film 110. In this case, the metal layer 124 may be the same as the metal layer 122 of FIG. 2 but larger in thickness.

도 9를 참조하면, 도 8의 공정 결과물에 대해 산소 또는 질소 분위기에서 수십초 동안 소정 임계 온도(예컨대, 700도) 이상의 열처리 공정을 수행하면, 금속층(124)이 산화되면서 나노와이어(120)로 성장한다. Referring to FIG. 9, when the heat treatment process of the resultant of FIG. 8 is performed at a predetermined temperature (eg, 700 ° C.) or more for several tens of seconds in an oxygen or nitrogen atmosphere, the metal layer 124 is oxidized to the nanowire 120. To grow.

이때, 금속층(124)의 두께가 상대적으로 두꺼워서 금속층(124)의 상부만 산화되어 나노와이어(120)로 변형되고 금속층(124)의 하부는 변형되지 않고 잔류할 수 있다(도면부호 124' 참조). 그에 따라, 제1 도전막(110) 상에는 잔류 금속층(124') 및 금속 산화물로 이루어지는 나노와이어(120)가 형성된다. 잔류 금속층(124')은 제1 도전막(110)과 함께 나노와이어(120)의 일단에 전압 인가를 위한 하부 전극으로 기능할 수 있다. In this case, since the thickness of the metal layer 124 is relatively thick, only the upper portion of the metal layer 124 may be oxidized to be transformed into the nanowire 120, and the lower portion of the metal layer 124 may remain undeformed (see reference numeral 124 ′). . As a result, the nanowire 120 made of the residual metal layer 124 ′ and the metal oxide is formed on the first conductive film 110. The remaining metal layer 124 ′ may function as a lower electrode for applying a voltage to one end of the nanowire 120 together with the first conductive layer 110.

후속 공정은 도 4 내지 도 6의 공정과 실질적으로 동일하므로 그 상세한 설명을 생략한다.Subsequent processes are substantially the same as those of FIGS. 4 to 6, and thus detailed descriptions thereof will be omitted.

한편, 본 실시예에서 제1 도전막(110) 형성 공정은 생략될 수 있다. 즉, 소정 하부 구조물이 형성된 기판(미도시됨) 상에 바로 금속층(124)을 증착하고 금속층(124)의 상부를 나노와이어(120)로 변형시킬 수도 있다. 이러한 경우, 잔류 금속층(124')이 하부 전극으로서의 기능을 수행하므로, 공정 단계가 더욱 감소한다.In the present exemplary embodiment, the process of forming the first conductive layer 110 may be omitted. That is, the metal layer 124 may be directly deposited on the substrate (not shown) on which the predetermined lower structure is formed, and the upper portion of the metal layer 124 may be transformed into the nanowire 120. In this case, since the remaining metal layer 124 'functions as a lower electrode, the process step is further reduced.

본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
It is to be noted that the technical spirit of the present invention has been specifically described in accordance with the above-described preferred embodiments, but it is to be understood that the above-described embodiments are intended to be illustrative and not restrictive. In addition, it will be understood by those of ordinary skill in the art that various embodiments are possible within the scope of the technical idea of the present invention.

11: 제1 전극 12: 나노와이어
13: 절연층 14: 제2 전극
11: first electrode 12: nanowire
13: insulating layer 14: second electrode

Claims (5)

제1 전극;
제2 전극;
상기 제1 전극과 상기 제2 전극 사이에 개재되는 절연층; 및
상기 절연층을 관통하여 상기 제1 전극과 상기 제2 전극 사이에 연결되고, 가변 저항 물질로 이루어지는 나노 와이어를 포함하는
가변 저항 메모리 장치.
A first electrode;
A second electrode;
An insulating layer interposed between the first electrode and the second electrode; And
A nanowire connected between the first electrode and the second electrode through the insulating layer, the nanowire including a variable resistance material;
Variable resistance memory device.
제1 항에 있어서,
상기 나노와이어는, 복수개이고,
상기 나노와이어 중 적어도 하나가 상기 제1 전극과 상기 제2 전극 사이에 연결되는
가변 저항 메모리 장치.
The method according to claim 1,
The nanowire is a plurality,
At least one of the nanowires is connected between the first electrode and the second electrode
Variable resistance memory device.
기판 상에 제1 전극용 도전막을 형성하는 단계;
상기 제1 전극용 도전막 상에 가변 저항 물질로 이루어지는 나노 와이어를 형성하는 단계;
상기 제1 전극용 도전막 상에 상기 나노와이어를 덮는 절연층을 형성하는 단계;
상기 나노 와이어가 노출되도록 상기 절연층 일부를 제거하는 단계; 및
상기 일부 제거된 절연층 상에 제2 전극용 도전막을 형성하는 단계를 포함하는
가변 저항 메모리 장치의 제조 방법.
Forming a conductive film for a first electrode on the substrate;
Forming a nanowire made of a variable resistance material on the conductive film for the first electrode;
Forming an insulating layer covering the nanowires on the conductive film for the first electrode;
Removing a portion of the insulating layer to expose the nanowires; And
Forming a conductive film for a second electrode on the partially removed insulating layer;
A method of manufacturing a variable resistance memory device.
제3 항에 있어서,
상기 나노 와이어는 복수개이고,
상기 절연층 일부 제거 단계는,
상기 복수개의 나노 와이어 중 적어도 하나가 노출될때까지 수행되는
가변 저항 메모리 장치의 제조 방법.
The method of claim 3,
The nano wire is a plurality,
Part of removing the insulating layer,
Is performed until at least one of the plurality of nanowires is exposed.
A method of manufacturing a variable resistance memory device.
제3 항에 있어서,
상기 나노와이어 형성 단계는,
상기 제1 전극용 도전막 상에 금속층을 형성하는 단계; 및
상기 금속층이 형성된 결과물에 대해 산소 또는 질소 분위기에서 열처리를 수행하여, 상기 금속층의 산화물로 이루어지는 상기 나노와이어를 성장시키는 단계를 포함하는
가변 저항 메모리 장치의 제조 방법.
The method of claim 3,
The nanowire forming step,
Forming a metal layer on the conductive film for the first electrode; And
And heat-treating the resultant in which the metal layer is formed in an oxygen or nitrogen atmosphere to grow the nanowires formed of an oxide of the metal layer.
A method of manufacturing a variable resistance memory device.
KR1020110075992A 2011-07-29 2011-07-29 Resistance variable memory device and method for fabricating the same KR20130014004A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110075992A KR20130014004A (en) 2011-07-29 2011-07-29 Resistance variable memory device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110075992A KR20130014004A (en) 2011-07-29 2011-07-29 Resistance variable memory device and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20130014004A true KR20130014004A (en) 2013-02-06

Family

ID=47894387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110075992A KR20130014004A (en) 2011-07-29 2011-07-29 Resistance variable memory device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20130014004A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230055607A (en) * 2021-10-19 2023-04-26 고려대학교 산학협력단 Probabilistic memristive artificial neuron device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230055607A (en) * 2021-10-19 2023-04-26 고려대학교 산학협력단 Probabilistic memristive artificial neuron device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR101882850B1 (en) Resistance variable memory device and method for fabricating the same
Laurenti et al. Zinc oxide thin films for memristive devices: a review
KR100913395B1 (en) Memory devices and method for fabricating the same
JP4911037B2 (en) Resistance memory element and manufacturing method thereof
US20120235112A1 (en) Resistive switching memory and method for manufacturing the same
TW201637015A (en) Resistive switching memory cell
WO2016022304A1 (en) Fully isolated selector for memory device
KR20100077569A (en) Method for fabricating resistance memory device
US20100258778A1 (en) Resistive memory device and method for manufacturing the same
US10535818B2 (en) Resistance change memory device
TW201140813A (en) Non-volatile memory cell containing nanodots and method of making thereof
US11985911B2 (en) Methods for fabricating resistive random-access memory stacks
CN103597597B (en) Variable resistor element and manufacture method thereof
JP2017055082A (en) Manufacturing method for nonvolatile storage device
KR20130126325A (en) Resistance variable memory device and method for fabricating the same
KR101675582B1 (en) Resistive random access memory
KR20170089726A (en) switching device and method of fabricating the same, and resistive random access memory having the switching device as selection device
CN103633243B (en) Preparation method of resistive memory
WO2020139141A1 (en) Method of manufacturing a memristor having an electric field nano-concentrator
US20230292636A1 (en) Semiconductor device including resistance change layer and metal particle-embedded metal-organic framework layer and method of manufacturing the same
KR101776858B1 (en) Resistance variable memory device and method for fabricating the same
KR20130014004A (en) Resistance variable memory device and method for fabricating the same
KR101211011B1 (en) Resistance RAM device using Graphene and Method for operating the same
KR102286867B1 (en) Resistive switching device and memory device having the resistive switching device
US20110151617A1 (en) Memory and methods of forming the same to enhance scalability of non-volatile two-terminal memory cells

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid