KR20130012823A - Organic semiconductor pattern and method of forming the same and organic electronic device including the organic semiconductor pattern - Google Patents

Organic semiconductor pattern and method of forming the same and organic electronic device including the organic semiconductor pattern Download PDF

Info

Publication number
KR20130012823A
KR20130012823A KR1020110074231A KR20110074231A KR20130012823A KR 20130012823 A KR20130012823 A KR 20130012823A KR 1020110074231 A KR1020110074231 A KR 1020110074231A KR 20110074231 A KR20110074231 A KR 20110074231A KR 20130012823 A KR20130012823 A KR 20130012823A
Authority
KR
South Korea
Prior art keywords
organic semiconductor
semiconductor pattern
mold
lower layer
forming
Prior art date
Application number
KR1020110074231A
Other languages
Korean (ko)
Other versions
KR101804348B1 (en
Inventor
정종원
비.아케만 힐케
바오 지난
김도환
진용완
이상윤
구본원
Original Assignee
삼성전자주식회사
더 보드 어브 트러스티스 어브 더 리랜드 스탠포드 주니어 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 더 보드 어브 트러스티스 어브 더 리랜드 스탠포드 주니어 유니버시티 filed Critical 삼성전자주식회사
Priority to KR1020110074231A priority Critical patent/KR101804348B1/en
Publication of KR20130012823A publication Critical patent/KR20130012823A/en
Application granted granted Critical
Publication of KR101804348B1 publication Critical patent/KR101804348B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

PURPOSE: An organic semiconductor pattern, a method for manufacturing the same and an organic electronic device including the organic semiconductor pattern are provided to improve the performance of the organic electronic device by using a solubility organic semiconductor material. CONSTITUTION: A mold(50) has a first embossed part(50a), a second embossed part(50b) and a recessed part(50c). The first embossed part is positioned in the edge part of the mold. The recessed part is positioned between the first embossed part and the second embossed part. The first embossed part of the mold touches a lower layer(100). Organic semiconductor solution is supplied between the mold and the lower layer.

Description

유기 반도체 패턴 및 그 형성 방법과 상기 유기 반도체 패턴을 포함하는 유기 전자 소자{ORGANIC SEMICONDUCTOR PATTERN AND METHOD OF FORMING THE SAME AND ORGANIC ELECTRONIC DEVICE INCLUDING THE ORGANIC SEMICONDUCTOR PATTERN}ORGANIC SEMICONDUCTOR PATTERN AND METHOD OF FORMING THE SAME AND ORGANIC ELECTRONIC DEVICE INCLUDING THE ORGANIC SEMICONDUCTOR PATTERN}

유기 반도체 패턴 및 그 형성 방법과 상기 유기 반도체 패턴을 포함하는 유기 전자 소자에 관한 것이다.
An organic semiconductor pattern, a method of forming the same, and an organic electronic device including the organic semiconductor pattern.

액정 표시 장치(liquid crystal display, LCD) 및 유기 발광 표시 장치(organic light emitting diode display, OLED display)와 같은 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.Flat panel display devices such as liquid crystal displays (LCDs) and organic light emitting diode displays (OLED displays) include a plurality of pairs of field generating electrodes and an electro-optical active layer interposed therebetween. In the case of a liquid crystal display device, a liquid crystal layer is included as an electro-optical active layer, and an organic light emitting layer is included as an electro-optical active layer in an organic light emitting display device.

한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.One of the pair of field generating electrodes is typically connected to a switching element to receive an electrical signal, and the electro-optical active layer converts the electrical signal into an optical signal to display an image.

평판 표시 장치는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 포함한다. 이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.The flat panel display includes a thin film transistor (TFT) which is a three-terminal element as a switching element. Among these thin film transistors, organic thin film transistors (OTFTs) including organic semiconductors instead of inorganic semiconductors such as silicon (Si) have been actively studied.

유기 반도체는 공액 저분자 및 공액 고분자와 같은 공액성 화합물을 포함할 수 있으며, 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)로 제작될 수 있다.The organic semiconductor may include a conjugated compound such as a conjugated low molecule and a conjugated polymer, and may be formed into a fiber or a film due to the nature of the organic material, and thus may be manufactured as a flexible display device. Can be.

한편 유기 반도체의 질서도 및 결정성은 유기 박막 트랜지스터의 성능에 중요한 영향을 미친다.
On the other hand, the order and crystallinity of the organic semiconductor have a significant influence on the performance of the organic thin film transistor.

일 구현예는 유기 반도체의 질서도 및 결정성을 높일 수 있는 유기 반도체 패턴의 형성 방법을 제공한다.One embodiment provides a method of forming an organic semiconductor pattern capable of increasing order and crystallinity of an organic semiconductor.

다른 구현예는 상기 방법으로 형성된 유기 반도체 패턴을 제공한다.Another embodiment provides an organic semiconductor pattern formed by the above method.

또 다른 구현예는 상기 유기 반도체 패턴을 포함하는 유기 전자 소자를 제공한다.
Another embodiment provides an organic electronic device including the organic semiconductor pattern.

일 구현예에 따르면, 제1 양각부 및 상기 제1 양각부보다 높이가 낮은 제2 양각부를 가진 몰드를 준비하는 단계, 하부막 위에 상기 몰드를 배치하는 단계, 상기 하부막과 상기 몰드 사이에 유기 반도체 용액을 공급하는 단계, 그리고 모세관력(capillary force)에 의해 상기 하부막과 상기 제2 양각부 사이에 상기 유기 반도체 용액을 모으는 단계를 포함하는 유기 반도체 패턴의 형성 방법을 제공한다.According to one embodiment, preparing a mold having a first embossed portion and a second embossed portion having a lower height than the first embossed portion, disposing the mold on a lower layer, and between the lower layer and the mold A method of forming an organic semiconductor pattern includes supplying a semiconductor solution, and collecting the organic semiconductor solution between the lower layer and the second relief portion by capillary force.

상기 제1 양각부는 상기 몰드의 에지부에 위치할 수 있다.The first relief portion may be located at an edge portion of the mold.

상기 제2 양각부는 상기 제1 양각부 사이에 위치할 수 있다.The second relief portion may be positioned between the first relief portion.

상기 제2 양각부는 상기 제1 양각부보다 약 1 내지 100nm 만큼 높이가 낮을 수 있다.The second embossed portion may have a height lower than that of the first embossed portion by about 1 to 100 nm.

상기 몰드를 배치하는 단계에서 상기 제1 양각부는 상기 하부막에 접촉하고 상기 제2 양각부는 상기 하부막에 접촉하지 않을 수 있다.In the disposing of the mold, the first embossed portion may contact the lower layer and the second embossed portion may not contact the lower layer.

상기 몰드를 배치하는 단계에서 상기 제2 양각부와 상기 하부막 사이에 약 1 내지 100nm 의 간극(gap)을 가질 수 있다.In the disposing of the mold, a gap of about 1 to 100 nm may be provided between the second embossed portion and the lower layer.

상기 몰드는 소수성 물질을 포함할 수 있다.The mold may comprise a hydrophobic material.

상기 몰드는 불소 함유 화합물을 포함할 수 있다.The mold may comprise a fluorine containing compound.

상기 제조 방법은 상기 유기 반도체 용액을 공급하는 단계 후에 열처리하는 단계를 더 포함할 수 있다.The manufacturing method may further include heat treatment after supplying the organic semiconductor solution.

상기 유기 반도체 용액은 펜타센(pentacene), 테트라벤조포피린(tetrabenzoporphyrin), 페닐렌비닐렌(phenylenevinylene), 티닐렌비닐렌(thienylenevinylene), 플루오렌(fluorene), 플러렌(fullerene), 폴리티오펜(polythiophene), 폴리티에노티오펜(polythienothiophene), 폴리아릴아민(polyarylamine), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine), 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA), 페릴렌(perylene), 코로넨(coronene) 및 이들의 유도체에서 선택된 적어도 하나를 포함할 수 있다.The organic semiconductor solution may be pentacene, tetrabenzoporphyrin, phenylenevinylene, thienylenevinylene, fluorene, fullerene, polythiophene ), Polythienothiophene, polyarylamine, polyarylamine, phthalocyanine, metallized phthalocyanine, perylenetetracarboxylic dianhydride (PTCDA), naphthalenetetracarboxylic acid It may include at least one selected from dianhydride (naphthalenetetracarboxylic dianhydride (NTCDA), perylene, coronene, and derivatives thereof).

상기 유기 반도체 용액은 폴리(3-헥실티오펜)(poly(3-hexylthiophene, P3HT), 트리이소프로필실릴에티닐펜타센(triisopropylsilylethynyl pentacene, TIPS-pentacene) 및 페닐-C61-부티르산 메틸에스테르(phenyl-C61-butyric acid methyl ester, PCBM)에서 선택된 적어도 하나를 포함할 수 있다. The organic semiconductor solution is poly (3-hexylthiophene, P3HT), triisopropylsilylethynyl pentacene (TIPS-pentacene) and phenyl-C61-butyric acid methyl ester (phenyl- C61-butyric acid methyl ester (PCBM).

다른 구현예에 따르면, 상술한 방법으로 형성된 유기 반도체 패턴을 제공한다.According to another embodiment, an organic semiconductor pattern formed by the above method is provided.

또 다른 구현예에 따르면, 상기 유기 반도체 패턴을 포함하는 유기 전자 소자를 제공한다.
According to another embodiment, an organic electronic device including the organic semiconductor pattern is provided.

용해성 유기 반도체 물질을 기반으로 결정성 높은 유기 반도체 박막을 성장시킬 수 있으며, 이를 포함하는 유기 전자 소자의 성능을 개선할 수 있다.
It is possible to grow a highly crystalline organic semiconductor thin film based on the soluble organic semiconductor material, it is possible to improve the performance of the organic electronic device including the same.

도 1은 일 구현예에 따른 유기 반도체 패턴을 형성할 때 사용하는 몰드를 도시한 개략도이고,
도 2 내지 도 5는 일 구현예에 따른 유기 반도체 패턴의 형성 방법을 차례로 도시한 사시도이고,
도 6 내지 도 8은 일 구현예에 따른 방법으로 형성된 다양한 모양의 유기 반도체 패턴을 보여주는 사진이고,
도 9는 일 구현예에 따른 박막 트랜지스터를 도시한 단면도이고,
도 10은 비교예 1 및 실시예 1에 따른 박막 트랜지스터의 이동도를 보여주는 그래프이고,
도 11은 실시예 4에 따른 박막 트랜지스터의 이동도를 보여주는 그래프이다.
1 is a schematic view showing a mold used when forming an organic semiconductor pattern according to one embodiment,
2 to 5 are perspective views sequentially showing a method of forming an organic semiconductor pattern according to an embodiment;
6 to 8 are photographs showing organic semiconductor patterns of various shapes formed by a method according to an embodiment;
9 is a cross-sectional view illustrating a thin film transistor according to an embodiment;
10 is a graph showing the mobility of the thin film transistors according to Comparative Example 1 and Example 1,
11 is a graph showing the mobility of the thin film transistor according to the fourth embodiment.

이하, 본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.Hereinafter, exemplary embodiments of the present invention will be described in detail so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness is enlarged to clearly represent the layers and regions. Like parts are designated with like reference numerals throughout the specification. Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

이하 일 구현예에 따른 유기 반도체 패턴의 형성 방법에 대하여 도 1 내지 도 5를 참고하여 설명한다.Hereinafter, a method of forming an organic semiconductor pattern according to an embodiment will be described with reference to FIGS. 1 to 5.

도 1은 일 구현예에 따라 유기 반도체 패턴을 형성할 때 사용하는 몰드를 도시한 개략도이고, 도 2 내지 도 5는 일 구현예에 따른 유기 반도체 패턴의 형성 방법을 차례로 도시한 사시도이다.1 is a schematic diagram illustrating a mold used to form an organic semiconductor pattern according to one embodiment, and FIGS. 2 to 5 are perspective views sequentially illustrating a method of forming an organic semiconductor pattern according to one embodiment.

먼저, 유기 반도체 패턴을 형성하기 위한 몰드(mold)를 준비한다.First, a mold for forming an organic semiconductor pattern is prepared.

도 1을 참고하면, 몰드(50)는 제1 양각부(50a), 제2 양각부(50b), 그리고 제1 양각부(50a)와 제2 양각부(50b) 사이에 위치하는 음각부(50c)를 가진다.Referring to FIG. 1, the mold 50 may include a first embossed portion 50a, a second embossed portion 50b, and an engraved portion positioned between the first embossed portion 50a and the second embossed portion 50b. 50c).

제1 양각부(50a)는 몰드(50)의 에지 부분에 위치한다. 제1 양각부(50a)는 대향하는 한 쌍의 에지 부분에 위치할 수도 있고 대향하는 두 쌍의 에지 부분에 위치할 수도 있다.The first relief 50a is located at the edge portion of the mold 50. The first relief 50a may be located at the opposite pair of edge portions or at the two opposite edge portions.

제2 양각부(50b)는 제1 양각부(50a) 사이에 위치하며 제1 양각부(50a)와 높이가 다르다. 제2 양각부(50b)는 제1 양각부(50a)보다 높이가 낮으며, 제1 양각부(50a)와 제 2 양각부(50b)의 높이의 차이(d)는 약 1 내지 100nm 일 수 있다.The second relief 50b is positioned between the first relief 50a and is different in height from the first relief 50a. The second embossed portion 50b has a lower height than the first embossed portion 50a, and the difference d between the heights of the first embossed portion 50a and the second embossed portion 50b may be about 1 to 100 nm. have.

제2 양각부(50b)의 하부면은 형성하고자 하는 유기 반도체 패턴과 실질적으로 동일한 모양 및 크기를 가질 수 있다. 제2 양각부(50b)는 예컨대 수 내지 수백 마이크로미터의 폭을 가질 수 있으며, 예컨대 약 1 내지 800㎛의 폭을 가질 수 있다.The lower surface of the second relief portion 50b may have a shape and size substantially the same as that of the organic semiconductor pattern to be formed. The second relief 50b may, for example, have a width of several to several hundred micrometers, for example, may have a width of about 1 to 800 μm.

몰드(50)는 소수성 물질로 만들어질 수 있으며, 예컨대 불소 함유 화합물을 포함할 수 있다. 불소 함유 화합물은 예컨대 퍼플루오로폴리에테르(perfluoro polyether, PFPE)를 포함할 수 있다. 이와 같이 소수성 물질로 만들어진 몰드(50)를 사용함으로써 후술하는 바와 같이 유기 반도체 패턴 형성시 유기 반도체 용액과의 접착성이 개선되어 모세관력이 효율적으로 작용할 수 있다.Mold 50 may be made of a hydrophobic material, and may include, for example, a fluorine containing compound. The fluorine containing compound may include, for example, perfluoro polyether (PFPE). As described below, by using the mold 50 made of a hydrophobic material, adhesion to the organic semiconductor solution may be improved during the formation of the organic semiconductor pattern, thereby enabling the capillary force to work efficiently.

도 2를 참고하면, 상기 몰드(50)를 하부막(100) 위에 배치하고 가압한다.Referring to FIG. 2, the mold 50 is disposed on the lower layer 100 and pressed.

하부막(100)은 유기 반도체 패턴을 형성하고자 하는 기판 또는 박막일 수 있으며, 박막인 경우 예컨대 절연막 또는 도전막일 수 있다.The lower layer 100 may be a substrate or a thin film on which an organic semiconductor pattern is to be formed. In the case of the thin film, the lower layer 100 may be, for example, an insulating film or a conductive film.

이 때 몰드(50)의 제2 양각부(50b)는 제1 양각부(50a)보다 높이가 낮으므로, 몰드(50)의 제1 양각부(50a)는 하부막(100)에 접촉하고 몰드(50)의 제2 양각부(50b)는 하부막(100)과 접촉하지 않는다. 몰드(50)의 제2 양각부(50b)와 하부막(100) 사이에는 제1 양각부(50a)와 제2 양각부(50b) 사이의 높이 차이만큼의 간극(gap)(d)이 생길 수 있다. 따라서 몰드(50)의 제2 양각부(50b)와 하부막(100) 사이에 약 1 내지 100nm의 간극이 생길 수 있다.At this time, since the second relief portion 50b of the mold 50 is lower than the first relief portion 50a, the first relief portion 50a of the mold 50 contacts the lower layer 100 and the mold The second embossed portion 50b of 50 does not contact the lower layer 100. Between the second embossed portion 50b and the lower layer 100 of the mold 50, a gap d may be formed by the height difference between the first embossed portion 50a and the second embossed portion 50b. Can be. Therefore, a gap of about 1 to 100 nm may occur between the second relief portion 50b of the mold 50 and the lower layer 100.

도 3을 참고하면, 몰드(50)와 하부막(100) 사이에 유기 반도체 용액(150)을 공급한다. 유기 반도체 용액(150)은 예컨대 적하(dripping) 또는 침지(dipping)와 같은 방법으로 공급될 수 있다. Referring to FIG. 3, an organic semiconductor solution 150 is supplied between the mold 50 and the lower layer 100. The organic semiconductor solution 150 may be supplied in a manner such as, for example, dripping or dipping.

유기 반도체 용액(150)은 유기 반도체 물질 및 용매를 포함할 수 있다.The organic semiconductor solution 150 may include an organic semiconductor material and a solvent.

유기 반도체 물질은 용해성 유기 반도체 물질일 수 있으며, 예컨대 펜타센(pentacene), 테트라벤조포피린(tetrabenzoporphyrin), 페닐렌비닐렌(phenylenevinylene), 티닐렌비닐렌(thienylenevinylene), 플루오렌(fluorene), 플러렌(fullerene), 폴리티오펜(polythiophene), 폴리티에노티오펜(polythienothiophene), 폴리아릴아민(polyarylamine), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine), 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA), 페릴렌(perylene), 코로넨(coronene) 및 이들의 유도체에서 선택된 적어도 하나를 포함할 수 있다.The organic semiconductor material may be a soluble organic semiconductor material, for example, pentacene, tetrabenzoporphyrin, phenylenevinylene, thienylenevinylene, fluorene, fullerene fullerene, polythiophene, polythienothiophene, polyarylamine, polyarylamine, phthalocyanine, metallized phthalocyanine, perylenetetracarboxylic dianhydride, PTCDA), naphthalenetetracarboxylic dianhydride (NTCDA), perylene, coronene, and derivatives thereof.

유기 반도체 물질은 예컨대 폴리(3-헥실티오펜)(poly(3-hexylthiophene, P3HT), 트리이소프로필실릴에티닐펜타센(triisopropylsilylethynyl pentacene, TIPS-pentacene) 및 페닐-C61-부티르산 메틸에스테르(phenyl-C61-butyric acid methyl ester, PCBM)에서 선택된 적어도 하나를 포함할 수 있다.Organic semiconductor materials are, for example, poly (3-hexylthiophene (P3HT), triisopropylsilylethynyl pentacene (TIPS-pentacene) and phenyl-C61-butyric acid methyl ester (phenyl- C61-butyric acid methyl ester (PCBM).

용매는 유기 반도체 물질을 용해할 수 있으면 특히 한정되지 않으며, 예컨대 탈이온수, 메탄올, 에탄올, 프로판올, 이소프로판올, 2-메톡시에탄올, 2-에톡시에탄올, 2-프로폭시에탄올 2-부톡시에탄올, 메틸셀로솔브, 에틸셀로솔브, 디에틸렌글리콜메틸에테르, 디에틸렌글리콜에틸에테르, 디프로필렌글리콜메틸에테르, 톨루엔, 클로로포름, 크실렌, 헥산, 헵탄, 옥탄, 에틸아세테이트, 부틸아세테이트, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에틸에테르, 메틸메톡시프로피온산, 에틸에톡시프로피온산, 에틸락트산, 프로필렌글리콜메틸에테르아세테이트, 프로필렌글리콜메틸에테르, 프로필렌글리콜프로필에테르, 메틸셀로솔브아세테이트, 에틸셀로솔브아세테이트, 디에틸렌글리콜메틸아세테이트, 디에틸렌글리콜에틸아세테이트, 아세톤, 메틸이소부틸케톤, 시클로헥사논, 디메틸포름아미드(DMF), N,N-디메틸아세트아미드(DMAc), N-메틸-2-피롤리돈, γ-부틸로락톤, 디에틸에테르, 에틸렌글리콜디메틸에테르, 디글라임, 테트라히드로퓨란, 아세틸아세톤 및 아세토니트릴에서 선택된 적어도 하나를 포함할 수 있다. The solvent is not particularly limited as long as it can dissolve the organic semiconductor material, for example deionized water, methanol, ethanol, propanol, isopropanol, 2-methoxyethanol, 2-ethoxyethanol, 2-propoxyethanol 2-butoxyethanol, Methyl cellosolve, ethyl cellosolve, diethylene glycol methyl ether, diethylene glycol ethyl ether, dipropylene glycol methyl ether, toluene, chloroform, xylene, hexane, heptane, octane, ethyl acetate, butyl acetate, diethylene glycol dimethyl Ether, diethylene glycol dimethyl ethyl ether, methyl methoxy propionic acid, ethyl ethoxy propionic acid, ethyl lactic acid, propylene glycol methyl ether acetate, propylene glycol methyl ether, propylene glycol propyl ether, methyl cellosolve acetate, ethyl cellosolve acetate, Diethylene glycol methyl acetate, diethylene glycol ethyl acetate, acetone, Thiisobutyl ketone, cyclohexanone, dimethylformamide (DMF), N, N-dimethylacetamide (DMAc), N-methyl-2-pyrrolidone, γ-butylolactone, diethyl ether, ethylene glycol dimethyl At least one selected from ether, diglyme, tetrahydrofuran, acetylacetone and acetonitrile.

도 4를 참고하면, 몰드(50)와 하부막(100) 사이에 공급된 유기 반도체 용액(150)은 모세관력(capillary force)에 의해 하부막(100)과 제2 양각부(50b) 사이에 모인다. Referring to FIG. 4, the organic semiconductor solution 150 supplied between the mold 50 and the lower layer 100 may be disposed between the lower layer 100 and the second relief portion 50b by capillary force. Gather.

이어서 유기 반도체 용액(150) 중의 용매를 제거한다. 용매는 상온에서 수분간 방치하여 제거할 수도 있고, 용매의 비점보다 높은 온도로 열처리하여 제거할 수도 있다. Subsequently, the solvent in the organic semiconductor solution 150 is removed. The solvent may be removed by standing at room temperature for several minutes, or may be removed by heat treatment at a temperature higher than the boiling point of the solvent.

이에 따라 하부막(100)과 제2 양각부(50b) 사이에는 유기 반도체 물질만 남게 된다. 이 때 하부막(100)과 제2 양각부(50b) 사이의 공간이 실질적으로 매우 작으므로 유기 반도체 물질은 면방향, 즉 이차원적으로 성장하여 결정성 박막 필름인 유기 반도체 패턴(154)으로 형성된다. 유기 반도체 패턴(154)은 제2 양각부(50b)의 하부면과 실질적으로 동일한 패턴을 가질 수 있다.As a result, only the organic semiconductor material remains between the lower layer 100 and the second relief portion 50b. At this time, since the space between the lower layer 100 and the second relief portion 50b is substantially small, the organic semiconductor material grows in the plane direction, that is, two-dimensionally, and is formed of the organic semiconductor pattern 154 which is a crystalline thin film. do. The organic semiconductor pattern 154 may have a pattern substantially the same as a bottom surface of the second relief portion 50b.

도 5를 참고하면, 몰드(50)를 제거하고 하부막(100) 위에 유기 반도체 패턴(154)만 남긴다.Referring to FIG. 5, the mold 50 is removed and only the organic semiconductor pattern 154 is left on the lower layer 100.

이와 같이 높이가 다른 양각부를 가진 몰드를 사용하여 모세관력에 의해 유기 반도체 패턴을 형성함으로써 추가적인 후처리 없이 결정성 높은 유기 반도체 패턴을 형성할 수 있다. 따라서 용해성 유기 반도체 물질을 기반으로 결정성 높은 박막을 성장시킬 수 있으며, 이에 따라 상술한 방법으로 형성된 유기 반도체 패턴을 포함하는 소자의 성능을 개선할 수 있다. As described above, by forming the organic semiconductor pattern by capillary force using a mold having different heights, the highly crystalline organic semiconductor pattern may be formed without further post-treatment. Therefore, a thin film having high crystallinity may be grown based on the soluble organic semiconductor material, thereby improving the performance of the device including the organic semiconductor pattern formed by the above-described method.

또한 몰드의 양각부 형태에 따라서 다양한 모양의 유기 반도체 패턴을 형성할 수 있으며 원하는 위치에 선택적으로 유기 반도체 패턴을 형성할 수 있다. In addition, according to the shape of the embossed portion of the mold, it is possible to form an organic semiconductor pattern of various shapes and to selectively form an organic semiconductor pattern in a desired position.

도 6 내지 도 8은 일 구현예에 따른 방법으로 형성된 다양한 모양의 유기 반도체 패턴을 보여주는 사진이다.6 to 8 are photographs showing organic semiconductor patterns of various shapes formed by a method according to an embodiment.

도 6은 직사각형 모양의 제2 양각부를 가지는 몰드를 사용하여 형성된 직사각형 모양의 유기 반도체 패턴을 보여주고, 도 7은 정사각형 모양의 제2 양각부를 가지는 몰드를 사용하여 형성된 정사각형 모양의 유기 반도체 패턴을 보여주며, 도 8은 지그재그 모양의 제2 양각부를 가지는 몰드를 사용하여 형성된 지그재그 모양의 유기 반도체 패턴을 보여준다.6 illustrates a rectangular organic semiconductor pattern formed using a mold having a second embossed portion having a rectangular shape, and FIG. 7 illustrates a square organic semiconductor pattern formed using a mold having a second embossed portion having a square shape. 8 shows a zigzag-shaped organic semiconductor pattern formed by using a mold having a zigzag-shaped second embossed portion.

이하 상술한 유기 반도체 패턴(154)을 포함하는 박막 트랜지스터에 대하여 설명한다.Hereinafter, the thin film transistor including the organic semiconductor pattern 154 described above will be described.

도 9는 일 구현예에 따른 박막 트랜지스터를 도시한 단면도이다.9 is a cross-sectional view illustrating a thin film transistor according to an exemplary embodiment.

도 9를 참고하면, 일 구현예에 따른 박막 트랜지스터는 기판(110) 위에 게이트 전극(124)이 형성되어 있고 게이트 전극(124) 위에 기판 전면을 덮는 게이트 절연막(140)이 형성되어 있다. Referring to FIG. 9, in the thin film transistor according to the exemplary embodiment, the gate electrode 124 is formed on the substrate 110, and the gate insulating layer 140 covering the entire surface of the substrate is formed on the gate electrode 124.

게이트 절연막(140) 위에는 게이트 전극(124)과 중첩하는 유기 반도체 패턴(154)이 형성되어 있다. 유기 반도체 패턴(154)은 전술한 방법에 따라 형성될 수 있다.An organic semiconductor pattern 154 overlapping the gate electrode 124 is formed on the gate insulating layer 140. The organic semiconductor pattern 154 may be formed according to the method described above.

유기 반도체 패턴(154) 위에는 서로 마주하는 소스 전극(173) 및 드레인 전극(175)이 형성되어 있다. 소스 전극(173) 및 드레인 전극(175)은 유기 반도체 패턴(154)과 전기적으로 연결되어 있다. 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 유기 반도체 패턴(154)에 형성된다.
The source electrode 173 and the drain electrode 175 facing each other are formed on the organic semiconductor pattern 154. The source electrode 173 and the drain electrode 175 are electrically connected to the organic semiconductor pattern 154. A channel of the thin film transistor is formed in the organic semiconductor pattern 154 between the source electrode 173 and the drain electrode 175.

이하 실시예를 통해서 본 발명을 보다 상세하게 설명한다. 다만 하기의 실시예는 단지 설명의 목적을 위한 것이며 본 발명의 범위를 제한하는 것은 아니다.
The present invention will be described in more detail with reference to the following Examples. The following examples are for illustrative purposes only and are not intended to limit the scope of the invention.

실시예Example 1 One

유리 기판 위에 스퍼터링으로 몰리브덴 2000Å을 적층하고 패터닝하여 게이트 전극을 형성하였다. 이어서, 기판 위에 350℃에서 화학기상증착으로 약 4000Å의 질화규소를 적층하여 게이트 절연막을 형성하였다. 이어서 수 나노미터의 높이 차를 가지는 복수의 직사각형 양각부를 포함하는 퍼플루오로폴리에테르(PFPE) 몰드를 준비한 후, 상기 몰드를 게이트 절연막 위에 배치하였다. 이어서 몰드와 게이트 절연막 사이에 폴리(3-헥실티오펜)(P3HT) 및 클로로포름이 20mg/ml의 농도로 혼합된 유기 반도체 용액 5㎕을 적하하였다. 이어서 상온에서 수분간 두어 클로로포름을 휘발시킨 후 몰드를 제거하여 유기 반도체 패턴을 형성하였다. 이어서 알루미늄 1000 Å을 새도우 마스크를 사용하여 적층하여 소스 전극 및 드레인 전극을 형성하였다.
Molybdenum 2000 GPa was laminated and patterned on the glass substrate to form a gate electrode. Subsequently, about 4000 GPa of silicon nitride was laminated on the substrate by chemical vapor deposition at 350 DEG C to form a gate insulating film. Subsequently, a perfluoropolyether (PFPE) mold including a plurality of rectangular reliefs having a height difference of several nanometers was prepared, and the mold was disposed on the gate insulating film. Next, 5 µl of an organic semiconductor solution containing poly (3-hexylthiophene) (P3HT) and chloroform mixed at a concentration of 20 mg / ml was dropped between the mold and the gate insulating film. Subsequently, the mixture was allowed to stand at room temperature for several minutes to volatilize chloroform, and then the mold was removed to form an organic semiconductor pattern. Subsequently, 1000 mm aluminum was laminated using a shadow mask to form a source electrode and a drain electrode.

실시예Example 2  2

폴리(3-헥실티오펜)(P3HT) 대신 트리이소프로필실릴에티닐펜타센(TIPS-pentacene)을 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 박막 트랜지스터를 제조하였다.
A thin film transistor was manufactured in the same manner as in Example 1, except that triisopropylsilylethynylpentacene (TIPS-pentacene) was used instead of poly (3-hexylthiophene) (P3HT).

실시예Example 3 3

폴리(3-헥실티오펜)(P3HT) 대신 트리이소프로필실릴에티닐펜타센(TIPS-pentacene)을 사용하고 클로로포름 대신 톨루엔을 사용하고 유기 반도체 용액의 농도를 10mg/ml로 한 것을 제외하고는 실시예 1과 동일한 방법으로 박막 트랜지스터를 제조하였다.
Triisopropylsilylethynylpentacene (TIPS-pentacene) is used instead of poly (3-hexylthiophene) (P3HT), except that toluene is used instead of chloroform and the concentration of the organic semiconductor solution is 10 mg / ml. A thin film transistor was manufactured in the same manner as in Example 1.

실시예Example 4 4

폴리(3-헥실티오펜)(P3HT) 대신 페닐-C61-부티르산 메틸에스테르(PCBM)을 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 박막 트랜지스터를 제조하였다.
A thin film transistor was manufactured in the same manner as in Example 1, except that phenyl-C61-butyric acid methyl ester (PCBM) was used instead of poly (3-hexylthiophene) (P3HT).

비교예Comparative example 1 One

유기 반도체 패턴 형성시, 몰드를 사용하지 않고 폴리(3-헥실티오펜)(P3HT) 및 클로로포름이 20mg/ml의 농도로 혼합된 유기 반도체 용액을 스핀 코팅한 후 건조하여 유기 반도체를 형성한 것을 제외하고는 실시예 1과 동일한 방법으로 박막 트랜지스터를 제조하였다.
Except for forming an organic semiconductor by spin coating and then drying an organic semiconductor solution in which poly (3-hexylthiophene) (P3HT) and chloroform are mixed at a concentration of 20 mg / ml without using a mold when forming an organic semiconductor pattern. Then, a thin film transistor was manufactured in the same manner as in Example 1.

평가 - 1Rating-1

비교예 1에 따른 박막 트랜지스터를 3개 제조하여 각각 소자번호(Device number) 1, 2, 3으로 하고, 실시예 1에 따른 박막 트랜지스터를 11개 제조하여 소자번호 4 내지 14로 하여 이들의 이동도(mobility)를 비교하였다.Three thin film transistors according to Comparative Example 1 were manufactured to have device numbers 1, 2, and 3, and 11 thin film transistors according to Example 1 were prepared to have device numbers 4 to 14, and their mobility was obtained. (mobility) was compared.

도 10은 비교예 1 및 실시예 1에 따른 박막 트랜지스터의 이동도를 보여주는 그래프이다.10 is a graph showing the mobility of the thin film transistors according to Comparative Example 1 and Example 1.

도 10을 참고하면, 실시예 1에 따른 박막 트랜지스터(소자번호 4 내지 14)는 비교예 1에 따른 박막 트랜지스터(소자번호 1, 2, 3)와 비교하여 이동도가 높은 것을 알 수 있다.
Referring to FIG. 10, it can be seen that the thin film transistors according to the first embodiment (device Nos. 4 to 14) have high mobility compared to the thin film transistors according to the comparative example 1 (devices 1, 2 and 3).

평가 - 2Rating-2

실시예 1 내지 4에 따른 박막 트랜지스터의 이동도를 측정하였다.The mobility of the thin film transistors according to Examples 1 to 4 was measured.

실시예 1에 따른 박막 트랜지스터의 이동도는 평가 1에서 측정한 바와 같고, 실시예 4에 따른 박막 트랜지스터는 소자 15개를 제조하여 각각 소자번호(Device number) 1 내지 15로 하고 이들의 이동도를 측정하였다The mobility of the thin film transistor according to Example 1 was measured as in Evaluation 1, and the thin film transistor according to Example 4 was manufactured with 15 devices, each having a device number of 1 to 15, and the mobility thereof. Measured

그 결과에 대하여 표 1 및 도 11을 참고하여 설명한다.The results will be described with reference to Table 1 and FIG. 11.

도 11은 실시예 4에 따른 박막 트랜지스터의 이동도를 보여주는 그래프이다.11 is a graph showing the mobility of the thin film transistor according to the fourth embodiment.

이동도(㎠/Vs)Mobility (㎠ / Vs) 실시예 1Example 1 > 0.01 > 0.01 실시예 2Example 2 7.46 x 10-1 7.46 x 10 -1 실시예 3Example 3 9.41 x 10-1 9.41 x 10 -1 실시예 4Example 4 > 0.01> 0.01

실시예 1에 따른 박막 트랜지스터의 이동도는 평가 1에서 보는 바와 같이 모든 소자에 대하여 0.01㎠/Vs 보다 높게 측정되었으며, 실시예 2 및 3에 따른 박막 트랜지스터 또한 양호한 이동도를 나타내는 것으로 확인되었다.The mobility of the thin film transistor according to Example 1 was measured to be higher than 0.01 cm 2 / Vs for all devices as shown in Evaluation 1, and it was confirmed that the thin film transistors according to Examples 2 and 3 also exhibited good mobility.

도 11을 참고하면, 실시예 4에 따른 박막 트랜지스터 또한 약 0.01㎠/Vs 보다 높은 이동도를 나타냄을 확인하였다. Referring to FIG. 11, it was confirmed that the thin film transistor according to Example 4 also exhibited mobility higher than about 0.01 cm 2 / Vs.

이로부터 상술한 구현예에 따라 높이가 다른 양각부를 가진 몰드를 사용하여 모세관력에 의해 유기 반도체 패턴을 형성함으로써 유기 반도체 용액으로부터 결정성 높은 박막을 성장시킬 수 있고 이에 따라 소자의 성능을 개선할 수 있음을 확인할 수 있다.
From this, by forming the organic semiconductor pattern by capillary force using a mold having a different embossed portion according to the above-described embodiment, it is possible to grow a highly crystalline thin film from the organic semiconductor solution, thereby improving the performance of the device. It can be confirmed.

이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, And falls within the scope of the invention.

50: 몰드 50a: 제1 양각부
50b: 제2 양각부 50c: 음각부
100: 하부막 110: 기판
124: 게이트 전극 140: 게이트절연막
150: 유기반도체용액 154: 유기반도체패턴
173: 소스 전극 175: 드레인 전극
50: mold 50a: first embossed portion
50b: second embossed portion 50c: engraved portion
100: lower film 110: substrate
124: gate electrode 140: gate insulating film
150: organic semiconductor solution 154: organic semiconductor pattern
173: source electrode 175: drain electrode

Claims (13)

제1 양각부 및 상기 제1 양각부보다 높이가 낮은 제2 양각부를 가진 몰드를 준비하는 단계,
하부막 위에 상기 몰드를 배치하는 단계,
상기 하부막과 상기 몰드 사이에 유기 반도체 용액을 공급하는 단계, 그리고
모세관력(capillary force)에 의해 상기 하부막과 상기 제2 양각부 사이에 상기 유기 반도체 용액을 모으는 단계
를 포함하는 유기 반도체 패턴의 형성 방법.
Preparing a mold having a first relief portion and a second relief portion having a height lower than that of the first relief portion,
Disposing the mold on the lower layer;
Supplying an organic semiconductor solution between the lower layer and the mold, and
Collecting the organic semiconductor solution between the lower layer and the second relief by capillary force
Forming method of an organic semiconductor pattern comprising a.
제1항에서,
상기 제1 양각부는 상기 몰드의 에지부에 위치하는 유기 반도체 패턴의 형성 방법.
In claim 1,
The first embossed portion is formed on the edge portion of the mold.
제1항에서,
상기 제2 양각부는 상기 제1 양각부 사이에 위치하는 유기 반도체 패턴의 형성 방법.
In claim 1,
The second embossed portion is a method of forming an organic semiconductor pattern located between the first embossed portion.
제1항에서,
상기 제2 양각부는 상기 제1 양각부보다 1 내지 100nm 만큼 높이가 낮은 유기 반도체 패턴의 형성 방법.
In claim 1,
The second embossed portion has a height of 1 to 100 nm lower than that of the first embossed portion.
제1항에서,
상기 하부막 위에 상기 몰드를 배치하는 단계에서 상기 제1 양각부는 상기 하부막에 접촉하고 상기 제2 양각부는 상기 하부막에 접촉하지 않는 유기 반도체 패턴의 형성 방법.
In claim 1,
And disposing the mold on the lower layer, wherein the first embossed portion contacts the lower layer and the second embossed portion does not contact the lower layer.
제5항에서,
상기 하부막 위에 상기 몰드를 배치하는 단계에서 상기 제2 양각부와 상기 하부막 사이에 1 내지 100nm 의 간극(gap)을 가지는 유기 반도체 패턴의 형성 방법.
The method of claim 5,
The method of forming an organic semiconductor pattern having a gap of 1 to 100 nm between the second relief portion and the lower layer in the disposing of the mold on the lower layer.
제1항에서,
상기 몰드는 소수성 물질을 포함하는 유기 반도체 패턴의 형성 방법.
In claim 1,
And the mold comprises a hydrophobic material.
제7항에서,
상기 몰드는 불소 함유 화합물을 포함하는 유기 반도체 패턴의 형성 방법.
In claim 7,
The mold is a method of forming an organic semiconductor pattern containing a fluorine-containing compound.
제1항에서,
상기 유기 반도체 용액을 공급하는 단계 후에 열처리하는 단계를 더 포함하는 유기 반도체 패턴의 형성 방법.
In claim 1,
And heat-treating after supplying the organic semiconductor solution.
제1항에서,
상기 유기 반도체 용액은 펜타센(pentacene), 테트라벤조포피린(tetrabenzoporphyrin), 페닐렌비닐렌(phenylenevinylene), 티닐렌비닐렌(thienylenevinylene), 플루오렌(fluorene), 플러렌(fullerene), 폴리티오펜(polythiophene), 폴리티에노티오펜(polythienothiophene), 폴리아릴아민(polyarylamine), 프탈로시아닌(phthalocyanine), 금속화 프탈로시아닌(metallized phthalocyanine), 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA), 페릴렌(perylene), 코로넨(coronene) 및 이들의 유도체에서 선택된 적어도 하나를 포함하는 유기 반도체 패턴의 형성 방법.
In claim 1,
The organic semiconductor solution may be pentacene, tetrabenzoporphyrin, phenylenevinylene, thienylenevinylene, fluorene, fullerene, polythiophene ), Polythienothiophene, polyarylamine, polyarylamine, phthalocyanine, metallized phthalocyanine, perylenetetracarboxylic dianhydride (PTCDA), naphthalenetetracarboxylic acid A method of forming an organic semiconductor pattern comprising at least one selected from dianhydride (naphthalenetetracarboxylic dianhydride, NTCDA), perylene, coronene, and derivatives thereof.
제10항에서,
상기 유기 반도체 용액은 폴리(3-헥실티오펜)(poly(3-hexylthiophene, P3HT), 트리이소프로필실릴에티닐펜타센(triisopropylsilylethynyl pentacene, TIPS-pentacene) 및 페닐-C61-부티르산 메틸에스테르(phenyl-C61-butyric acid methyl ester, PCBM)에서 선택된 적어도 하나를 포함하는 유기 반도체 패턴의 형성 방법.
11. The method of claim 10,
The organic semiconductor solution is poly (3-hexylthiophene, P3HT), triisopropylsilylethynyl pentacene (TIPS-pentacene) and phenyl-C61-butyric acid methyl ester (phenyl- C61-butyric acid methyl ester (PCBM). The method of forming an organic semiconductor pattern comprising at least one selected from.
제1항 내지 제11항 중 어느 한 항에 따른 방법으로 형성된 유기 반도체 패턴.
An organic semiconductor pattern formed by the method according to any one of claims 1 to 11.
제12항에 따른 유기 반도체 패턴을 포함하는 유기 전자 소자.An organic electronic device comprising the organic semiconductor pattern of claim 12.
KR1020110074231A 2011-07-26 2011-07-26 Organic semiconductor pattern and method of forming the same and organic electronic device including the organic semiconductor pattern KR101804348B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110074231A KR101804348B1 (en) 2011-07-26 2011-07-26 Organic semiconductor pattern and method of forming the same and organic electronic device including the organic semiconductor pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110074231A KR101804348B1 (en) 2011-07-26 2011-07-26 Organic semiconductor pattern and method of forming the same and organic electronic device including the organic semiconductor pattern

Publications (2)

Publication Number Publication Date
KR20130012823A true KR20130012823A (en) 2013-02-05
KR101804348B1 KR101804348B1 (en) 2017-12-05

Family

ID=47893412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110074231A KR101804348B1 (en) 2011-07-26 2011-07-26 Organic semiconductor pattern and method of forming the same and organic electronic device including the organic semiconductor pattern

Country Status (1)

Country Link
KR (1) KR101804348B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101636453B1 (en) * 2015-01-29 2016-07-05 한림대학교 산학협력단 Organic thin film transistor and manufacturing method thereof
US10529937B2 (en) 2016-06-27 2020-01-07 Foundation Of Soongsil University-Industry Cooperation Method of manufacturing organic semiconductor device
US10991894B2 (en) 2015-03-19 2021-04-27 Foundation Of Soongsil University-Industry Cooperation Compound of organic semiconductor and organic semiconductor device using the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100636363B1 (en) 2004-09-17 2006-10-19 한국과학기술원 Manufacturing method for multilevel microstructures using a screen mask and an elastomer mold

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101636453B1 (en) * 2015-01-29 2016-07-05 한림대학교 산학협력단 Organic thin film transistor and manufacturing method thereof
JP2016143886A (en) * 2015-01-29 2016-08-08 インダストリー アカデミック コオペレーション ファウンデーション、ハルリム ユニヴァーシティ Organic thin film transistor and manufacturing method of the same
US10991894B2 (en) 2015-03-19 2021-04-27 Foundation Of Soongsil University-Industry Cooperation Compound of organic semiconductor and organic semiconductor device using the same
US10529937B2 (en) 2016-06-27 2020-01-07 Foundation Of Soongsil University-Industry Cooperation Method of manufacturing organic semiconductor device

Also Published As

Publication number Publication date
KR101804348B1 (en) 2017-12-05

Similar Documents

Publication Publication Date Title
US10409159B2 (en) Photopatternable compositions, patterned high k thin film dielectrics and related devices
CN102017209B (en) Organic thin film transistors and manufacturing method
US8946685B2 (en) Method of making an organic thin film transistor
CN110265548B (en) Indium-doped N-type organic thin film transistor and preparation method thereof
US8202759B2 (en) Manufacturing method of organic semiconductor device
KR20050023012A (en) Thin film transistor array panel using organic semiconductor and manufacturing method thereof
KR20080040119A (en) Method for fabricating organic thin film transistor using self assembled monolayer forming compound containing dichlorophosphoryl group
KR101958990B1 (en) Organic thin film transistor and method of manufacturing the same
KR20110056505A (en) Surface treated substrates for top gate organic thin film transistors
US9070881B2 (en) Method of manufacturing an organic semiconductor thin film
KR20160112030A (en) Thin-film transistor having dual gate electrode
Kim et al. Simultaneous enhancement of electron injection and air stability in N-type organic field-effect transistors by water-soluble polyfluorene interlayers
KR101804348B1 (en) Organic semiconductor pattern and method of forming the same and organic electronic device including the organic semiconductor pattern
US8981358B2 (en) Organic insulating layer composition, method of forming organic insulating layer, and organic thin film transistor including the organic insulating layer
KR100794570B1 (en) Vertical type organic thin film field effect transistor
KR101113166B1 (en) Orgainc phototransistor
Sandberg Polymer Field-Effect Transistors
JP5757142B2 (en) Method for manufacturing organic semiconductor element
TWI678739B (en) Transistor and method for manufacturing transistor
Albeltagi Development and Optimization of PVDF-Based Film for Organic Light-Emitting Transistors
US20070238318A1 (en) Method of fabricating a semiconductor device
KR100659118B1 (en) Method of patterning by use of fluorinated polymer, and method of manufacturing organic thin film transistor by use of the same
Phan Molecular Assembly and Device Physics of High-Mobility Organic Field-Effect Transistor Fabricated from Donor-Acceptor Copolymers
Sandberg 11 Polymer Field-Effect

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant