KR20130010607A - Input and output signal bridge module for the compatibility of vme cpu board - Google Patents

Input and output signal bridge module for the compatibility of vme cpu board Download PDF

Info

Publication number
KR20130010607A
KR20130010607A KR1020110071337A KR20110071337A KR20130010607A KR 20130010607 A KR20130010607 A KR 20130010607A KR 1020110071337 A KR1020110071337 A KR 1020110071337A KR 20110071337 A KR20110071337 A KR 20110071337A KR 20130010607 A KR20130010607 A KR 20130010607A
Authority
KR
South Korea
Prior art keywords
vme
board
cpu board
bridge module
bus
Prior art date
Application number
KR1020110071337A
Other languages
Korean (ko)
Other versions
KR101256431B1 (en
Inventor
연규옥
박민식
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020110071337A priority Critical patent/KR101256431B1/en
Publication of KR20130010607A publication Critical patent/KR20130010607A/en
Application granted granted Critical
Publication of KR101256431B1 publication Critical patent/KR101256431B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

PURPOSE: An I/O signal bridge module manufactured for the compatible of a VME CPU board is provided to solve a compatibility problem due to the sterilization of a CPU board by applying a User Defined I/O interface of a CPU board to a VME motherboard. CONSTITUTION: NON VME(Versa Module Eurocard) I/O(Input/Output) boards(10,11) define user definition input/output according to need of a board developer, connect the other boards through User defined I/O connection, and includes a P0 and P2 connector. A CPU board(12) controls communication between boards which use a VME bus having an address bus and a data bus as an SBC(Single Board Computer) board. [Reference numerals] (12) CPU board; (13) IO module #1; (14) IO module #2; (15) IO module #3; (18) Bridge module

Description

ＶＭＥＣＰＵ 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈{Input and output signal bridge module for the compatibility of VME CPU board}Input and output signal bridge module for the compatibility of VME CPU board

본 발명은 VME(Versa Module Eurocard) CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈에 관한 것으로, 보다 구체적으로는 CPU 보드의 단종으로 인한 호환성 문제를 해결하기 위해 CPU 보드의 User Defined I/O 인터페이스를 마더보드로 연결할 때 적용할 수 있는 신호변환용 브릿지 모듈을 제안하여 CPU 보드의 단종으로 인한 호환성 문제를 해결하는, VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈에 관한 것이다.
The present invention relates to an input / output signal bridge module manufactured for compatibility with a Versa Module Eurocard (VME) CPU board. More specifically, the present invention relates to a user defined I / O interface of a CPU board in order to solve a compatibility problem caused by the discontinuance of the CPU board. The present invention relates to an input / output signal bridge module designed for VME CPU board compatibility, which solves the compatibility problem caused by the discontinuance of the CPU board by proposing a signal conversion bridge module applicable when connecting to the motherboard.

내장형 컴퓨터 시스템 설계는 해당분야에서 CPU 보드에 종속된 데이터 버스(Data Bus)가 적용되어 시스템을 구성하는 것이 일반적이며, 시스템에 적용되는 CPU 보드의 경우 고신뢰성을 유지해야 하며 설계, 생산, 테스트 및 사후관리 등의 복잡한 문제가 발생한다. 따라서 통례적으로 전문적인 CPU 보드 제작회사에서 생산한 검증된 상용 제품을 적용하게 된다. Embedded computer system design is generally composed of a data bus that is dependent on the CPU board in the relevant field, and the system is generally used.In the case of the CPU board applied to the system, high reliability must be maintained and the design, production, test and Complex problems such as follow-up occur. As a result, it is common to apply proven commercial products produced by professional CPU board manufacturers.

그러나, 컴퓨터 시스템 성능의 발달로 인한 CPU 보드의 사용주기는 매우 짧으며, 기존에 사용하던 CPU 보드가 단종되어 개발된 시스템을 수정해야 하는 문제가 발생하는 문제점이 있었다. However, the use cycle of the CPU board due to the development of the computer system performance is very short, there is a problem that the problem that the existing CPU board is discontinued to modify the developed system.

도 1은 일반적인 VME bus 시스템 구성도를 나타낸다.1 shows a schematic diagram of a general VME bus system.

VME bus의 일반적인 시스템은 NON VME IO#1, #2(10, 11), CPU 보드(12), IO 모듈 #1,#2,#3(13,14,15), 전원부(16), Ethernet, RS422, Discrete(Hard Wired I/O, 2실선으로 연결(0V,5V)), VGA, Power(17)로 구성된다. Typical systems of the VME bus are NON VME IO # 1, # 2 (10, 11), CPU board 12, IO modules # 1, # 2, # 3 (13, 14, 15), power supply 16, Ethernet RS422, Discrete (Hard Wired I / O, 2V (0V, 5V)), VGA, Power (17).

VME bus는 P1 커넥터에 의해 각각 연결된다. The VME buses are each connected by a P1 connector.

VME bus를 사용하지 않는 NON VME IO#1, #2(10, 11)는 User defined IO 커넥션을 사용하고, VME 마더 보드의 Rear I/O shroud에 연결되는 P0, P2 피메일 커넥터를 사용한다.NON VME IO # 1, # 2 (10, 11), which do not use the VME bus, use User defined IO connections and use P0 and P2 female connectors that connect to the rear I / O shroud on the VME motherboard.

NON VME IO#1, #2(10, 11)는 보드 개발자에 의해 필요에 따라 사용자 정의 입출력(User defined I/O) 정의하여 사용하며, User defined I/O 커넥션으로 다른 보드들이 연결되고, User defined I/O를 위해 사용하는 P0, P2 피메일 커넥터를 사용한다. NON VME IO # 1, # 2 (10, 11) is used by the board developer to define user defined input / output (User defined I / O) as needed, and other boards are connected by user defined I / O connection. Use the P0 and P2 female connectors used for defined I / O.

참고로, VME는 Versa Module Eurocard의 약자로 보드규격인 Versa 보드를 유럽규격에 외형을 맞춘 것으로, PCI(Peripheral Component Interconnect)나 VESA(Video Electronics Standards Association) 등과 같이 컴퓨터(마이크로프로세서)의 인터페이스 버스 규격의 일종이다. For reference, VME stands for Versa Module Eurocard, and the Versa board, which is a board standard, is a European standard. The interface bus specification of a computer (microprocessor) such as Peripheral Component Interconnect (PCI) or Video Electronics Standards Association (VESA), etc. It is a kind of.

VME bus의 마스터/슬레이브 기능을 모두 지원하는 보드는 그리 흔하지 않으며 마스터 보드 기능을 위한 마이크로프로세서나 VMEbus DMA(Direct Memory Access) 컨트롤러가 있고, 슬레이브 보드에 VME bus에서 액세스할 수 있는 메모리를 가지고 있으며, 마스터/슬레이브 기능 이외에도 인터럽터 기능, 인터럽트 핸들러 기능, 시스템 컨트롤러 기능을 제공할 수도 있다.Boards that support both the master and slave functions of the VME bus are not uncommon, and there is a microprocessor or VMEbus Direct Memory Access (DMA) controller for the master board function, the slave board has memory accessible from the VME bus, In addition to the master / slave function, it also provides interrupter function, interrupt handler function and system controller function.

VME bus는 연속되는 어드레스로 계속 액세스할 경우가 있을 때 블록 전송(Block Transfer)이라는 전송방식을 규정해 놓고 있다. 즉 프로세서에서 burst 사이클과 유사하게 마스터 보드(master board)(예: CPU 보드)에서 블록 전송 사이클을 시작하면 슬레이브 보드(slave board)(예:IO 모듈 #1,#2,#3)는 연속적으로 데이터를 송수신한다. The VME bus defines a transfer method called block transfer when there is a need to continuously access a continuous address. In other words, when a processor initiates a block transfer cycle on a master board (such as a CPU board), similar to a burst cycle on a processor, slave boards (such as IO modules # 1, # 2, and # 3) continue to run. Send and receive data.

마스터 보드가 블록 전송 사이클을 시작했을 때, 해당되는 슬레이브 보드는 온 보드 어드레스 카운터(board address counter)에 어드레스를 래치(latch)해야 한다. When the master board initiates a block transfer cycle, the corresponding slave board must latch an address on the board address counter.

VME bus는 한 번에 전송할 수 있는 블록 전송(Block Transfer) 데이터의 양을 256byte 이내로 규정하고 있다. 블록 전송(Block Transfer) 동안, 다른 마스터가 VMEbus를 사용할 수 없기 때문에 256byte의 블록 전송 후 반드시 bus를 release 하게 한다. 한 번에 많은 양의 데이터를 보낼 때, 블록 전송 사이클을 여러 번 수행하게 하여 다른 마스터 보드가 VME bus를 액세스할 수 있게 한다.The VME bus defines the amount of Block Transfer data that can be transferred at one time within 256 bytes. During Block Transfer, make sure to release the bus after 256byte block transfer because no other master can use VMEbus. When sending a large amount of data at one time, the block transfer cycle can be performed multiple times, allowing other master boards to access the VME bus.

CPU 보드(12)는 VME 마더보드(VME mother board)에 주요 제어기능을 담당하는 SBC(Single Board Computer) 보드로써, 데이타 버스와 어드레스 버스를 구비한 VME bus를 사용하는 각 보드들(IO 모듈 #1,#2,#3) 사이의 통신을 제어한다. The CPU board 12 is a single board computer (SBC) board that performs main control functions on the VME mother board. Each board (IO module #) using the VME bus having a data bus and an address bus is provided. Control communication between 1, # 2, # 3).

VME bus에 연결된 IO 모듈(#1,#2,#3)(13,14,15)들은 VME 주소 할당, 데이타 버스 및 어드레스 버스를 통해 입출력 데이타를 송수신한다. IO modules (# 1, # 2, # 3) (13, 14, 15) connected to the VME bus transmit and receive I / O data via the VME address assignment, data bus and address bus.

전원부(16)는 3.3V, 5V, ±12V로 구동된다. The power supply unit 16 is driven at 3.3V, 5V, and ± 12V.

CPU 보드(12)와 VME bus를 통해 인터페이스를 갖는 IO모듈들(IO 모듈 #1,#2,#3)(13,14,15)은 데이타 버스와 어드레스 버스를 구비한 VME bus를 통해 연결된다. 이것은 표준으로 정해진 것으로 개발자 및 보드 개발 업체에서 임의로 Pin 맵 등 사양을 변경할 수 없다. 그러나, NON VME 시스템은 User Defined I/O가 다르기때문에 개발자의 필요에 의해 CPU 단종시 마더 보드를 새롭게 설계하거나 수정해야 하는 문제점이 있다. 이것이 VME bus를 사용하는 시스템의 호환성을 떨어뜨리는 요인으로 작용한다.
IO modules (IO modules # 1, # 2, # 3) (13, 14, 15) having an interface via the CPU board 12 and the VME bus are connected via a VME bus having a data bus and an address bus. . This is a standard. Developers and board developers cannot change specifications such as pin maps. However, the NON VME system has different user defined I / O. Therefore, when the CPU is discontinued due to the needs of the developer, there is a problem of newly designing or modifying the motherboard. This reduces the compatibility of systems using the VME bus.

종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 CPU 보드의 단종으로 인한 호환성 문제를 해결하기 위해 CPU 보드의 User Defined I/O 인터페이스를 VME 마더보드로 연결할 때 적용할 수 있는 신호변환용 브릿지 모듈을 제안하여 CPU 보드의 단종으로 인한 호환성 문제를 해결하는, VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈을 제공하는 것이다.
An object of the present invention for solving the problems of the prior art is a bridge module for signal conversion that can be applied when connecting the User Defined I / O interface of the CPU board to the VME motherboard to solve the compatibility problem caused by the end of the CPU board This paper proposes an I / O signal bridge module designed for VME CPU board compatibility that solves the compatibility problem caused by the discontinuance of the CPU board.

상기 본 발명의 목적을 달성하기 위해, VME(Versa Module Eurocard) CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈은, 보드 개발자에 의해 필요에 따라 사용자 정의 입출력(User defined I/O) 정의하여 사용하며, User defined I/O 커넥션으로 다른 보드들이 연결되고, User defined I/O를 위해 사용하는 P0 커넥터, P2 커넥터를 사용하는 적어도 하나 이상의 NON VME IO 보드(IO #1, #2); VME 마더보드에 주요 제어기능을 담당하는 SBC(Single Board Computer) 보드로써, 데이타 버스와 어드레스 버스를 구비한 VME bus를 사용하는 각 보드들(IO 모듈#1,#2,#3) 사이의 통신을 제어하는 CPU 보드; CPU 보드와 P1 커넥터에 의해 데이타 버스와 어드레스 버스를 구비한 VME bus를 통해 연결되고, VME 주소 할당, 데이타 버스(Data Bus) 및 어드레스 버스(Address Bus)를 통해 입출력 데이타를 송수신되는 CPU 보드와 VME bus를 통해 인터페이스를 갖는 IO모듈들(#1,#2,#3); 3.3V, 5V, ±12V로 구동되는 전원부; 상기 CPU 보드의 단종시, 상기 CPU 보드 및 테스트 보드로 상기 CPU 보드의 입출력신호의 User Defined I/O 인터페이스를 P0,P2 피메일 커넥터를 사용하여 연결하는 신호변환용 브릿지 모듈; 및 상기 브릿지 모듈의 입출력 신호들을 개발자의 의도에 따라 설계된 P0 커넥터 연결 기능(IDE(Integrated Drive Electronics)에 따른 하드디스크(HDD) 연결, PMC2(Peripheral Management Controller2, 주변장치 관리 제어기2), 이더넷(Ethernet(LPA, LPB))), P2 커넥터 연결 기능(키보드, 마우스, PMC1(Peripheral Management Controller 1, 주변장치 관리 제어기1), 직렬통신(C1,C2)(RS422), USB(0+/-,1+/-), VGA(R,G,B,H,V), 스피커, 리셋 버튼)을 시험하는 기능을 구비하는 테스트 보드를 포함한다.
In order to achieve the object of the present invention, the input / output signal bridge module manufactured for compatibility with the Versa Module Eurocard (VME) CPU board, the user defined input and output (User defined I / O) used as required by the board developer At least one NON VME IO board (IO # 1, # 2) using a P0 connector and a P2 connector to which other boards are connected via a User defined I / O connection; Single Board Computer (SBC) board that controls the main functions of the VME motherboard. Communication between each board (IO modules # 1, # 2, # 3) using the VME bus with data bus and address bus. CPU board to control; CPU board and VME connected by CPU board and P1 connector via VME bus with data bus and address bus, and sending and receiving I / O data through VME address allocation, data bus and address bus IO modules (# 1, # 2, # 3) having an interface via a bus; A power supply unit driven at 3.3V, 5V, and ± 12V; A signal conversion bridge module for connecting the user defined I / O interface of the input / output signals of the CPU board to the CPU board and the test board using the P0 and P2 female connectors when the CPU board is discontinued; And connecting the input / output signals of the bridge module to a P0 connector connection function (HDD) according to the IDE (Integrated Drive Electronics), PMC2 (Peripheral Management Controller 2), Ethernet (Ethernet) (LPA, LPB))), P2 connector connection functions (keyboard, mouse, Peripheral Management Controller 1, Peripheral Management Controller 1), serial communication (C1, C2) (RS422), USB (0 +/-, 1 +/-), VGA (R, G, B, H, V), speaker, reset button) includes a test board having the function of testing.

본 발명에 따른 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈은 CPU 보드의 단종시 CPU 보드의 User Defined I/O 인터페이스를 VME 마더보드로 연결할 때 적용할 수 있는 신호변환용 브릿지 모듈을 사용하여 CPU 보드의 단종으로 인한 호환성 문제를 해결하고, 시스템의 수정 설계 없이 다른 CPU보드를 적용할 수 있게 함으로써 호환성을 제공하였으며, 민, 군수를 막론하고 유사한 구조를 가지는 컴퓨터 시스템 분야에 적용 가능하므로 파급효과가 지대하다.
The I / O signal bridge module manufactured for VME CPU board compatibility according to the present invention uses a bridge module for signal conversion that can be applied when the user defined I / O interface of the CPU board is connected to the VME motherboard when the CPU board is discontinued. It solved the compatibility problem caused by the discontinuance of the CPU board and provided compatibility by allowing other CPU boards to be applied without modifying the design of the system.It can be applied to the computer system field with similar structure regardless of civil and military. Is great.

도 1은 일반적인 VMEbus 시스템 구성도를 나타낸다.
도 2는 본 발명에 따른 입출력신호 브릿지 모듈을 이용한 시스템 구성도를 나타낸다.
도 3은 설계된 입출력신호 브릿지 모듈의 커넥터 구조를 나타내는 그림이다.
도 4는 설계된 입출력신호 브릿지 모듈의 신호 블럭도를 나타낸다.
1 shows a general VMEbus system configuration.
2 illustrates a system configuration using an input / output signal bridge module according to the present invention.
3 is a diagram illustrating a connector structure of a designed input / output signal bridge module.
4 shows a signal block diagram of a designed input / output signal bridge module.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 그 구성과 동작을 상세하게 설명한다. Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail the configuration and operation.

도 2는 본 발명에 따른 입출력신호 브릿지 모듈을 이용한 시스템 구성도를 나타낸다.2 illustrates a system configuration using an input / output signal bridge module according to the present invention.

본 발명은 CPU 보드(12)의 입출력 신호를 VME(Versa Module Eurocard) 마더보드로 직접 연결하지 않고 브릿지 모듈(18)을 통해 연결하였다. 그러므로, CPU 보드(12)를 업그레이드할 경우, 새로운 보드의 사양에 따라 브릿지 모듈(18)을 변경하면 VME 마더보드나 다른 모듈들은 변경하지 않고 그대로 사용가능하다. 위와 같은 목적을 달성하기 위해 제작된 브릿지 모듈의 설계개념과 블록도는 다음과 같다.In the present invention, the input / output signals of the CPU board 12 are connected through the bridge module 18 without directly connecting to the Versa Module Eurocard (VME) motherboard. Therefore, when upgrading the CPU board 12, if the bridge module 18 is changed according to the specifications of the new board, the VME motherboard or other modules can be used without change. The design concept and block diagram of the bridge module manufactured to achieve the above purpose are as follows.

본 발명에 따른 입출력신호 브릿지 모듈을 이용한 시스템은 NON VME IO#1(10), NON VME IO#2(11), CPU 보드(12), IO 모듈 #1, #2, #3(13,14,15), 전원부(16), Ethernet, RS422, Discrete(Hard Wired I/O, 2실선으로 연결(0V,5V)), VGA, Power(17), 브릿지 모듈(18), 테스트 보드(20)로 구성된다The system using the input / output signal bridge module according to the present invention is NON VME IO # 1 (10), NON VME IO # 2 (11), CPU board 12, IO modules # 1, # 2, # 3 (13, 14) 15), power supply unit 16, Ethernet, RS422, Discrete (Hard Wired I / O, 2 wire connection (0V, 5V)), VGA, Power (17), bridge module 18, test board 20 Is composed of

VME bus는 P1 커넥터에 의해 각각 연결된다. The VME buses are each connected by a P1 connector.

VME bus를 사용하지 않는 NON VME IO#1, #2(10, 11)는 User defined IO 커넥션을 사용하고, P0, P2 피메일 커넥터를 사용한다. NON VME IO # 1, # 2 (10, 11), which do not use VME bus, use User defined IO connection and use P0, P2 female connector.

적어도 하나 이상의 NON VME IO#1, #2(10, 11)는 보드 개발자에 의해 필요에 따라 사용자 정의 입출력(User defined I/O) 정의하여 사용하며, User defined I/O 커넥션으로 다른 보드들이 연결되고, User defined I/O를 위해 사용하는 P0 커넥터, P2 커넥터를 사용하게 된다. At least one NON VME IO # 1, # 2 (10, 11) is used by the board developer to define user defined input / output (User defined I / O) as needed, and other boards are connected by user defined I / O connection. Then, use P0 connector and P2 connector for user defined I / O.

CPU 보드(12)는 VME 마더보드(VME mother board)에 주요 제어기능을 담당하는 SBC(Single Board Computer) 보드로써, 데이타 버스와 어드레스 버스를 구비한 VME bus를 사용하는 각 보드들(IO 모듈#1,#2,#3(13,14,15)) 사이의 통신을 제어한다. The CPU board 12 is a single board computer (SBC) board that performs main control functions on the VME mother board. Each board using the VME bus having a data bus and an address bus is provided. 1, # 2, # 3 (13, 14, 15) to control the communication.

CPU 보드(12)와 VME bus를 통해 인터페이스를 갖는 IO모듈들(IO 모듈 #1,#2,#3)(13,14,15)은 CPU 보드(12)와 P1 커넥터에 의해 데이타 버스와 어드레스 버스를 구비한 VME bus를 통해 연결되고, VME 주소 할당, 데이타 버스(Data Bus) 및 어드레스 버스(Address Bus)를 통해 입출력 데이타를 송수신한다. IO modules (IO modules # 1, # 2, # 3) (13, 14, 15) having an interface via the CPU board 12 and the VME bus are connected to the data bus and address by the CPU board 12 and the P1 connector. It is connected via a VME bus with a bus and transmits and receives I / O data through a VME address assignment, a data bus and an address bus.

CPU 보드(12)와 VME bus를 통해 인터페이스를 갖는 IO모듈들(IO 모듈 #1,#2,#3)(13,14,15)은 VME 주소 할당, 데이타 버스(Data Bus) 및 어드레스 버스(Address Bus)를 통해 입출력 데이타를 송수신한다. IO modules having interfaces via the CPU board 12 and the VME bus (IO modules # 1, # 2, # 3) (13, 14, 15) are assigned VME address assignment, data bus and address bus ( I / O data is transmitted and received through Address Bus).

전원부(16)는 3.3V, 5V, ±12V로 구동된다. The power supply unit 16 is driven at 3.3V, 5V, and ± 12V.

브릿지 모듈(18)은 CPU 보드(12)의 단종시, 호환성(Compatibility) 문제를 해결하기 위해 CPU 보드(12) 및 테스트 보드(20)로 CPU 보드(12)의 입출력신호의 User Defined I/O 인터페이스를 P0,P2 피메일 커넥터를 사용하여 연결한다. 브릿지 모듈(18)은 P0,P2 피메일 커넥터(Female Connector)를 사용하고, User defined I/O 커넥션을 통해 CPU 보드(12)와 테스트 보드(20)를 연결한다. The bridge module 18 is a user defined I / O of the input / output signal of the CPU board 12 to the CPU board 12 and the test board 20 to solve the compatibility problem when the CPU board 12 is discontinued Connect the interface using the P0 and P2 female connectors. The bridge module 18 uses P0 and P2 female connectors and connects the CPU board 12 and the test board 20 through a user defined I / O connection.

테스트 보드(20)는 브릿지 모듈(18)의 입출력 신호들을 개발자의 의도에 따라 설계된 P0 커넥터 연결 기능(IDE(Integrated Drive Electronics)에 따른 하드디스크(HDD) 연결, PMC2(Peripheral Management Controller 2, 주변장치 관리 제어기2), 이더넷(Ethernet(LPA, LPB))), P2 커넥터 연결 기능(키보드, 마우스, PMC1(Peripheral Management Controller 1, 주변장치 관리 제어기1), 직렬통신(C1,C2)(RS422), USB(0+/-,1+/-), VGA(R,G,B,H,V), 스피커, 리셋 버튼)을 시험하는 기능을 구비한다. The test board 20 connects the input / output signals of the bridge module 18 to the hard disk (HDD) connection according to the P0 connector connection function (IDE (Integrated Drive Electronics)) designed according to the developer's intention, Peripheral Management Controller 2 (PMC2), peripheral device. Management controller 2), Ethernet (Lthernet (LPA, LPB)), P2 connector connection function (keyboard, mouse, Peripheral Management Controller 1, Peripheral Management Controller 1), serial communication (C1, C2) (RS422), USB (0 +/-, 1 +/-), VGA (R, G, B, H, V), speaker, reset button).

도 3은 설계된 입출력신호 브릿지 모듈의 커넥터 구조를 나타내는 그림이다. P0, P2 피메일 커넥터(Female Connector)는 17mm press-in pins 스펙의 VME 마더보드의 후면으로 빠져나온 Rear I/O shroud와 브릿지 모듈(18)의 P0, P2 피메일 커넥터(Female Connector)와 연결된다. 3 is a diagram illustrating a connector structure of a designed input / output signal bridge module. The P0 and P2 female connectors connect to the rear I / O shroud exiting the rear of the VME motherboard with 17 mm press-in pins and the P0 and P2 female connectors on the bridge module (18). do.

브릿지 모듈(18)은 CPU 보드(12)의 Pin 맵에 맞춰 VME 마더보드와 CPU 보드 사이의 인터페이스를 제공한다. The bridge module 18 provides an interface between the VME motherboard and the CPU board in accordance with the pin map of the CPU board 12.

도 4는 설계된 입출력신호 브릿지 모듈의 신호 블럭도를 나타낸다.4 shows a signal block diagram of a designed input / output signal bridge module.

브릿지 모듈(18)의 입출력 신호들은 보드 개발자의 의도에 따라 설계된 P0 커넥터 연결 기능 및 P2 커넥터 연결 기능을 제공한다. The input / output signals of the bridge module 18 provide a P0 connector connection function and a P2 connector connection function designed according to the intention of the board developer.

입출력신호 브릿지 모듈(18)의 신호 설계 방법으로 P0, P2 커넥트의 구조의 일 실시예로, P0 피메일 커넥터는 보드 개발자의 의도에 따라 입출력 신호로 IDE(Integrated Drive Electronics)(32핀)에 따른 하드디스크(HDD) 연결, PMC2(Peripheral Management Controller 2, 주변장치 관리 제어기2)(35핀), 이더넷(Ethernet(LPA, LPB))(16핀) 연결 기능을 제공한다. In one embodiment of the structure of the P0 and P2 connectors as a signal design method of the input / output signal bridge module 18, the P0 female connector is an input / output signal according to the IDE (Integrated Drive Electronics) (32-pin) according to the intention of the board developer. It provides hard disk (HDD) connection, Peripheral Management Controller 2 (PMC2) (35 pin), and Ethernet (LPA, LPB) (16 pin) connection.

참고로, IDE(Integrated Drive Electronics)는 주로 PC 호환기의 내장 하드디스크 드라이브(HDD:Hard Disk Drive), 읽기 전용 콤팩트 디스크 기억장치(CD-ROM)을 연결하는 병렬 인터페이스 규격이다. For reference, IDE (Integrated Drive Electronics) is a parallel interface standard that mainly connects a PC compatible internal hard disk drive (HDD) and read-only compact disk storage (CD-ROM).

P2 피메일 커넥터는 보드 개발자의 의도에 따라 키보드(2핀), 마우스(2핀), PMC1(Peripheral Management Controller 1, 주변장치 관리 제어기1)(64핀), 직렬통신(C1,C2)(18핀), USB(0+/-,1+/-)(4핀), VGA(R,G,B,H,V)(5핀), 스피커, 리셋 버튼 기능을 구비한다. The P2 female connector is keyboard (2 pin), mouse (2 pin), PMC1 (Peripheral Management Controller 1, Peripheral Management Controller 1) (64 pin), serial communication (C1, C2) (18 Pins), USB (0 +/-, 1 +/-) (4 pins), VGA (R, G, B, H, V) (5 pins), speakers, and reset button functions.

본 발명에 따른 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈은 CPU 보드의 단종시 CPU 보드의 User Defined I/O 인터페이스를 VME 마더보드로 연결할 때 적용할 수 있는 신호변환용 브릿지 모듈을 사용하여 CPU 보드의 단종으로 인한 호환성 문제를 해결하고, 시스템의 수정 설계 없이 다른 CPU보드를 적용할 수 있게 함으로써 호환성을 제공하였다.The I / O signal bridge module manufactured for VME CPU board compatibility according to the present invention uses a bridge module for signal conversion that can be applied when the user defined I / O interface of the CPU board is connected to the VME motherboard when the CPU board is discontinued. The compatibility problem due to the discontinuance of the CPU board was solved, and compatibility was provided by allowing other CPU boards to be applied without designing a system.

이상에서 설명한 바와 같이, 이상에서 설명한 바와 같이, 이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니므로, 본 발명은 본 발명의 사상 및 특허 청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있으며 본 발명의 보호 범위는 아래의 특허 청구범위를 기준으로 그와 동등한 범위 내에 있는 모든 기술 사상에 대해서까지 포함되는 것으로 해석되어야할 것이다.
As described above, as described above, the preferred embodiment of the present invention has been exemplarily described above, but the scope of the present invention is not limited only to such specific embodiments, and therefore, the present invention is directed to the present invention. It may be modified, changed or improved in various forms within the scope of the spirit and claims, and the protection scope of the present invention is included for all technical spirits within the scope equivalent to the claims below. Should be interpreted as.

10, 11: NON VME IO#1, #2 12: CPU 보드
13,14,15: IO 모듈 #1, #2, #3 16: 전원부
17: Ethernet, RS422, Discrete, VGA, Power
18: 브릿지 모듈 20: 테스트 보드
P1: P1 커넥터 P0,P2: P0, P2 커넥터 10, 11: NON VME IO # 1, # 2 12: CPU board
13,14,15: IO module # 1, # 2, # 3 16: power supply
17: Ethernet, RS422, Discrete, VGA, Power
18: bridge module 20: test board
P1: P1 Connector P0, P2: P0, P2 Connector

Claims (4)

VME(Versa Module Eurocard) CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈에 있어서,
보드 개발자에 의해 필요에 따라 사용자 정의 입출력(User defined I/O) 정의하여 사용하며, User defined I/O 커넥션으로 다른 보드들이 연결되고, User defined I/O를 위해 사용하는 P0 커넥터, P2 커넥터를 사용하는 적어도 하나 이상의 NON VME IO 보드(IO #1, #2);
VME 마더보드에 주요 제어기능을 담당하는 SBC(Single Board Computer) 보드로써, 데이타 버스와 어드레스 버스를 구비한 VME bus를 사용하는 각 보드들(IO 모듈#1,#2,#3) 사이의 통신을 제어하는 CPU 보드;
CPU 보드와 P1 커넥터에 의해 데이타 버스와 어드레스 버스를 구비한 VME bus를 통해 연결되고, VME 주소 할당, 데이타 버스(Data Bus) 및 어드레스 버스(Address Bus)를 통해 입출력 데이타를 송수신하는 IO모듈들(#1,#2,#3);
3.3V, 5V, ±12V로 구동되는 전원부;
상기 CPU 보드의 단종시, 상기 CPU 보드 및 테스트 보드로 상기 CPU 보드의 입출력신호의 User Defined I/O 인터페이스를 P0,P2 피메일 커넥터를 사용하여 연결하는 신호변환용 브릿지 모듈; 및
상기 브릿지 모듈의 입출력 신호들을 개발자의 의도에 따라 설계된 P0 커넥터 연결 기능(IDE(Integrated Drive Electronics)에 따른 하드디스크(HDD) 연결, PMC2(Peripheral Management Controller2, 주변장치 관리 제어기2), 이더넷(Ethernet(LPA, LPB))), P2 커넥터 연결 기능(키보드, 마우스, PMC1(Peripheral Management Controller 1, 주변장치 관리 제어기1), 직렬통신(C1,C2)(RS422), USB(0+/-,1+/-), VGA(R,G,B,H,V), 스피커, 리셋 버튼)을 시험하는 기능을 구비하는 테스트 보드;
를 포함하는 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈.I / O signal bridge module manufactured for Versa Module Eurocard (VME) CPU board compatibility,
User defined I / O is defined and used by the board developer, and other boards are connected with User defined I / O connection, and P0 connector and P2 connector used for User defined I / O is used. At least one NON VME IO board (IO # 1, # 2) used;
Single Board Computer (SBC) board that controls the main functions of the VME motherboard. Communication between each board (IO modules # 1, # 2, # 3) using the VME bus with data bus and address bus. CPU board to control;
IO modules connected to the CPU board and the P1 connector via a VME bus having a data bus and an address bus, and transmit / receive I / O data through the VME address assignment, data bus, and address bus. # 1, # 2, # 3);
A power supply unit driven at 3.3V, 5V, and ± 12V;
A signal conversion bridge module for connecting the user defined I / O interface of the input / output signals of the CPU board to the CPU board and the test board using the P0 and P2 female connectors when the CPU board is discontinued; And
Input / output signals of the bridge module are designed according to the developer's intention, P0 connector connection function (HDD) connection according to IDE (Integrated Drive Electronics), PMC2 (Peripheral Management Controller2), Ethernet (Ethernet) LPA, LPB))), P2 connector connection functions (keyboard, mouse, Peripheral Management Controller 1, Peripheral Management Controller 1), serial communication (C1, C2) (RS422), USB (0 +/-, 1+ /-), A test board having a function of testing VGA (R, G, B, H, V), speaker, reset button);
I / O signal bridge module manufactured for VME CPU board compatible including. 제1항에 있어서,
상기 브릿지 모듈은
상기 CPU 보드의 Pin 맵에 맞춰 VME 마더보드와 상기 CPU 보드 사이의 인터페이스를 제공하는 것을 특징으로 하는 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈.The method of claim 1,
The bridge module
I / O signal bridge module manufactured for VME CPU board compatibility, characterized in that to provide an interface between the VME motherboard and the CPU board in accordance with the pin map of the CPU board. 제2항에 있어서,
상기 브릿지 모듈의 P0, P2 피메일 커넥터는 상기 VME 마더보드의 후면으로 빠져나온 Rear I/O shroud와 연결되는 것을 특징으로 하는 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈.The method of claim 2,
The P0 and P2 female connectors of the bridge module are connected to the rear I / O shroud exited to the rear of the VME motherboard. 제3항에 있어서,
상기 P0 피메일 커넥터는 보드 개발자의 의도에 따라 입출력 신호로 IDE(Integrated Drive Electronics)(32핀)에 따른 하드디스크(HDD) 연결, PMC2(Peripheral Management Controller 2, 주변장치 관리 제어기2)(35핀), 이더넷(Ethernet(LPA, LPB))(16핀) 연결하는 기능을 제공하고,
상기 P2 피메일 커넥터는 키보드(2핀), 마우스(2핀), PMC1(Peripheral Management Controller 1, 주변장치 관리 제어기1)(64핀), 직렬통신(C1,C2)(18핀), USB(0+/-,1+/-)(4핀), VGA(R,G,B,H,V)(5핀), 스피커, 리셋 버튼 기능을 구비하는 것을 특징으로 하는 VME CPU 보드 호환을 위해 제작된 입출력 신호 브릿지 모듈.
The method of claim 3,
The P0 female connector is a hard disk (HDD) connection according to the IDE (Integrated Drive Electronics) (32 pin) as an input / output signal according to the intention of the board developer, and a Peripheral Management Controller 2 (PMC2) (35 pin) ), Ethernet (LPA, LPB) (16-pin) connection,
The P2 female connector includes a keyboard (2 pins), a mouse (2 pins), a PMC1 (Peripheral Management Controller 1, peripheral management controller 1) (64 pins), serial communication (C1, C2) (18 pins), USB ( 0 +/-, 1 +/-) (4 pins), VGA (R, G, B, H, V) (5 pins), speaker, and reset button I / O signal bridge module manufactured.
KR1020110071337A 2011-07-19 2011-07-19 Input and output signal bridge module for the compatibility of VME CPU board KR101256431B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110071337A KR101256431B1 (en) 2011-07-19 2011-07-19 Input and output signal bridge module for the compatibility of VME CPU board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110071337A KR101256431B1 (en) 2011-07-19 2011-07-19 Input and output signal bridge module for the compatibility of VME CPU board

Publications (2)

Publication Number Publication Date
KR20130010607A true KR20130010607A (en) 2013-01-29
KR101256431B1 KR101256431B1 (en) 2013-04-18

Family

ID=47839784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110071337A KR101256431B1 (en) 2011-07-19 2011-07-19 Input and output signal bridge module for the compatibility of VME CPU board

Country Status (1)

Country Link
KR (1) KR101256431B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114064548A (en) * 2021-11-18 2022-02-18 中车大连电力牵引研发中心有限公司 Bus bridge device for realizing communication between EXMC and VME
CN114064548B (en) * 2021-11-18 2024-05-24 中车大连电力牵引研发中心有限公司 Bus bridge device for realizing EXMC and VME communication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1230238B (en) 1989-06-08 1991-10-18 Bull Hn Information Syst VME TO MULTIBUS II INTERFACE ADAPTER.
US5551012A (en) 1991-04-22 1996-08-27 Acer Incorporated Single socket upgradeable computer motherboard with automatic detection and socket reconfiguration for inserted CPU chip
US5414814A (en) 1992-05-08 1995-05-09 The United States Of America As Represented By The Secretary Of The Navy I/O interface between VME bus and asynchronous serial data computer
KR960010909B1 (en) * 1994-03-22 1996-08-13 주식회사 삼보컴퓨터 Circuit for changing p.c. mother board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114064548A (en) * 2021-11-18 2022-02-18 中车大连电力牵引研发中心有限公司 Bus bridge device for realizing communication between EXMC and VME
CN114064548B (en) * 2021-11-18 2024-05-24 中车大连电力牵引研发中心有限公司 Bus bridge device for realizing EXMC and VME communication

Also Published As

Publication number Publication date
KR101256431B1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
CN107111588B (en) Data transfer using PCIe protocol via USB port
US9934187B2 (en) Hot-pluggable computing system
CN111581128A (en) Method for dynamically providing virtualization function in USB device through virtual USB center
US20150026526A1 (en) Techniques for testing enclosure management controller using backplane initiator
US20140068317A1 (en) Peripheral device sharing in multi host computing systems
TW201341811A (en) Adapter module and motherboard testing device using the same
KR20110023836A (en) Computer including a carrier board and methods of assembly
US20120311220A1 (en) Computer bus with enhanced functionality
US20120079306A1 (en) Memory Reconfiguration During System Run-Time
TWI570566B (en) Implementing io expansion cards
CN112799985A (en) USB interface control method, USB control circuit and intelligent networking equipment mainboard
CN211427337U (en) Computer mainboard based on explain majestic treaters
US20130124772A1 (en) Graphics processing
CN203133695U (en) BMC (backboard management controller) card based on AST2300 control chip
KR101256431B1 (en) Input and output signal bridge module for the compatibility of VME CPU board
WO2023016379A1 (en) Computer system, control method based on pcie device, and related device
CN215932621U (en) PCIE-SATA interface circuit
TW201435600A (en) System and method for integrating thunderbolt chipset to PCIe card
JP2013037679A (en) Display with personal system (ps)/2 keyboard interface and motherboard supporting the display
CN116340220A (en) USB communication interface adapter
US20150095540A1 (en) External device and a transmission system and the method of the heterogeneous device
CN112306920A (en) Method for reducing hard disk logic controllers and server
CN206292783U (en) PXIe bus embedded type Zero greeve controllers
CN103019996A (en) PXI (PCI (peripheral component interconnect) extensions for instrumentation) controller and PXI host
CN203038267U (en) PXI (PCI extensions for instrumentation) controller and PXI host

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160519

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 7