KR20130009863A

KR20130009863A - 프레임 전송의 적어도 부분적인 중단

Info

Publication number: KR20130009863A
Application number: KR1020127031842A
Authority: KR
Inventors: 이그달 나우리; 엘리엘 루조운
Original assignee: 인텔 코오퍼레이션
Priority date: 2010-06-30
Filing date: 2011-06-30
Publication date: 2013-01-23
Also published as: RU2012157525A; US20120002680A1; KR101453182B1; JP5629954B2; EP2589201A2; JP2013534103A; BR112012031302A2; CN102934402A; EP2589201A4; RU2540815C2; WO2012003288A3; CN102934402B; WO2012003288A2; US8953631B2

Abstract

일 실시예는, 적어도 부분적으로 송신자로부터 의도된 수신자로 제2 프레임의 페이로드를 전송하는 것 및/또는 적어도 부분적으로 하나 이상의 들어오는 흐름 제어 통지를 처리하는 것을 위해, 적어도 부분적으로 송신자로부터 의도된 수신자로의 제1 프레임을 중단시키는 것을 가능하게 해주는 회로를 포함할 수 있다. 페이로드는, 적어도 부분적으로 하나 이상의 프레임 단편에서 의도된 수신자로 전송될 수 있다. 이 실시예를 벗어나지 않고 많은 수정, 변형 및 대안이 가능하다.

Description

프레임 전송의 적어도 부분적인 중단{INTERRUPTION, AT LEAST IN PART, OF FRAME TRANSMISSION}

본 개시 내용은, 프레임의 전송의 적어도 부분적인 중단에 관한 것이다.

한가지 종래의 통합 이더넷 네트워크 구성은 네트워크에서 상이한 부류의 네트워크 트래픽의 전송을 지원한다. 예를 들어, 2가지 이러한 부류는, 각각, 저지연 트래픽(low latency traffic) 및 벌크 트래픽(bulk traffic)일 수 있다. 네트워크에 의해 전달되기로 되어 있는 저지연 트래픽 대 벌크 트래픽의 비가, 예를 들어, 80% 벌크 트래픽 대 20% 저지연 트래픽의 비로 사전 설정되어 있을 수 있다. 저지연 트래픽의 전송이 시간상 분산되어 있을 수 있고, 각자의 저지연 프레임의 전송이 각자의 벌크 프레임의 전송 이후에 일어날 수 있다.

이 종래의 구성에서, 각각의 프레임은 보통 그의 최종 목적지에 도착하기 전에 다수의 홉을 지나간다. 각각의 이러한 홉에서, 수신된 저지연 프레임의 전송은, 벌크 프레임의 전송 후에, 전송 슬롯이 이용가능하게 될 때까지 큐잉된다(따라서 지연된다). 통계적으로, 각자의 저지연 프레임에 대한 각자의 홉 각각에서의 이 큐잉 지연은 평균 크기의 벌크 프레임을 전송하는 데 소요되는 시간의 약 1/2인 것으로 보일 수 있다. 이것은 의도된 최종 수신자에서의 주어진 저지연 프레임의 수신을 상당히 지연시킬 수 있다. 이 문제점을 더욱 악화시키는 것은 대부분의 벌크 프레임이 주어진 저지연 프레임보다 훨씬 더 클 수 있는 점보 프레임(jumbo frame)으로 이루어져 있다는 사실이다.

그에 부가하여, 네트워크에서 프레임을 폐기하지 않는 것이 요망되고 네트워크가 프레임 전송을 일시정지시키기 위해 흐름 제어 기법을 구현하는 경우, 네트워크 내의 각각의 홉은, 최악의 예상된 지연 상황 하에서, 그의 대응하는 링크 상대(link partner)가 일시정지 상태(paused state)에 들어가라는 명령을 수신하여 수행할 때까지, 들어오는 프레임을 저장할 충분한 버퍼 메모리를 할당받아야만 한다. 상기 문제점은 이 종래의 구성에서 예상될 수 있는 지연 시간의 양을 증가시키고, 따라서 이 종래의 구성에서 할당될 버퍼 메모리의 양도 증가시킨다. 안타깝게도, 이들 고려사항이 잠재적인 최악 경우의 지연 상황에 관한 것이고, 이러한 상황이 종종 일어날 가능성은 없기 때문에, 대부분의 시간에 이 버퍼 메모리의 대부분이 실제로 비어 있게(예컨대, 들어오는 프레임을 저장하는 데 활성으로 사용되지 않음) 될 것이다. 이것은 메모리 자원을 낭비한다.

이하의 상세한 설명이, 유사한 참조 번호가 유사한 부분을 나타내고 있는 도면을 참조하여 진행됨에 따라, 실시예의 특징 및 이점이 명백하게 될 것이다.
도 1은 시스템 실시예를 나타낸 도면.
도 2는 일 실시예에서의 어떤 유형의 프레임의 특징을 나타낸 도면.
도 3은 일 실시예에서의 어떤 유형의 프레임 단편(frame fragment)의 특징을 나타낸 도면.
도 4는 일 실시예에서의 스위치의 특징을 나타낸 도면.
도 5는 일 실시예에서의 어떤 유형의 프레임 단편의 특징을 나타낸 도면.
도 6은 일 실시예에서의 동작을 나타낸 도면.
도 7은 일 실시예에서의 어떤 유형의 프레임 단편의 특징을 나타낸 도면.
이하의 상세한 설명이 예시적인 실시예를 참조하면서 진행될 것이지만, 그의 많은 대안, 수정 및 변형이 기술 분야의 당업자에게는 명백하게 될 것이다. 그에 따라, 청구된 발명 대상은 광의로 보야야 한다.

도 1은 시스템 실시예(100)를 나타낸 것이다. 시스템(100)은 하나 이상의 무선 및/또는 유선 네트워크(50)를 통해 호스트(20)에 통신가능하게 연결되어 있을 수 있는 호스트(10)를 포함할 수 있다. 각각의 호스트(10, 20)는 지리적으로 서로로부터 원격지에 있을 수 있다. 일 실시예에서, "호스트 컴퓨터", "호스트", "서버", "클라이언트", "네트워크 노드", "종단국(end station)", "중간국(intermediate station)" 및 "노드"라는 용어는 서로 바꾸어 사용될 수 있고, 예를 들어, 하나 이상의 종단국, 이동 인터넷 장치, 스마트폰, 미디어 장치, 입/출력(I/O) 장치, 태블릿 컴퓨터, 가전 기기, 중간국, 네트워크 인터페이스, 클라이언트, 서버, 및/또는 그의 일부분을 의미할 수 있지만, 이들로 제한되지 않는다. 이 실시예에서, "네트워크"는, 적어도 부분적으로, 2개 이상의 엔터티가 서로 통신가능하게 연결되는 것을 허용하고, 용이하게 해주고 및/또는 가능하게 해주는 임의의 메커니즘, 수단, 방식 및/또는 그의 일부분일 수 있거나 그를 포함할 수 있다. 또한, 이 실시예에서, 제1 엔터티가 하나 이상의 명령 및/또는 데이터를 제2 엔터티로 전송하고 및/또는 그로부터 수신할 수 있는 경우, 제1 엔터티는 제2 엔터티에 "통신가능하게 연결"되어 있을 수 있다. 이 실시예에서, "무선 네트워크"는, 적어도 부분적으로, 적어도 2개의 엔터티가, 적어도 부분적으로, 무선 통신가능하게 연결될 수 있게 해주는 네트워크를 의미할 수 있다. 이 실시예에서, "유선 네트워크"는, 적어도 부분적으로, 적어도 2개의 엔터티가, 적어도 부분적으로, 비무선적으로 통신가능하게 연결될 수 있게 해주는 네트워크를 의미할 수 있다. 이 실시예에서, 데이터 및 정보는 서로 바꾸어 사용될 수 있고, 하나 이상의 명령(예를 들어, 하나 이상의 프로그램 명령어)일 수 있거나 그를 포함할 수 있고 및/또는 하나 이상의 이러한 명령은 데이터 및/또는 정보일 수 있거나 그를 포함할 수 있다. 또한, 이 실시예에서, "명령어"는 데이터 및/또는 하나 이상의 명령을 포함할 수 있다.

호스트(10)는 회로 보드(circuit board, CB)(74) 및 회로 카드(circuit card, CC)(75)를 포함할 수 있다. 이 실시예에서, CB(74)는, 예를 들어, 도시되지 않은 버스 커넥터/슬롯 시스템을 통해 CC(75)에 물리적으로 통신가능하게 연결되어 있을 수 있는 시스템 마더보드를 포함할 수 있다. CB(74)는 하나 이상의 단일 및/또는 다중-코어 호스트 프로세서(host processor, HP)(12) 및 컴퓨터 판독가능/기록가능 메모리(21)를 포함할 수 있다. 도면에 도시되어 있지 않지만, CB(74)는 또한 하나 이상의 칩셋[예컨대, 메모리, 입/출력 제어기 회로, 및/또는 네트워크 인터페이스 제어기(network interface controller, NIC) 회로를 포함함]을 포함할 수 있다. 하나 이상의 호스트 프로세서(12)는 하나 이상의 칩셋을 통해 메모리(21) 및 CC(75)에 통신가능하게 연결되어 있을 수 있다. CC(75)는 NIC 회로(118)를 포함할 수 있다.

다른 대안으로서 또는 그에 부가하여, 도면에 도시되어 있지 않지만, 회로(118) 및/또는 그의 기능 및 구성요소 중 일부 또는 전부가, 예를 들어, CB(74)에[예컨대, 하나 이상의 호스트 프로세서(12) 및/또는 하나 이상의 도시되지 않은 칩셋에] 포함되어 있을 수 있다. 또한, 다른 대안으로서, 하나 이상의 호스트 프로세서(12), 메모리(21), 하나 이상의 도시되지 않은 칩셋, 및/또는 그의 기능 및/또는 구성요소의 일부 또는 전부가, 예를 들어, 회로(118) 및/또는 CC(75)에 포함되어 있을 수 있다. 이 실시예를 벗어나지 않고 많은 다른 대안이 가능하다.

도 1에 도시된 바와 같이, 호스트(20)는 회로(118)에 의해 수행될 수 있는 각자의 동작과 동일하거나 실질적으로 유사할 수 있는 동작을 수행할 수 있는 NIC 회로(118')를 포함할 수 있고, 그 반대도 마찬가지이다. 도면에 도시되어 있지 않지만, 호스트(20)는 호스트(10)의 다른 각자의 구성요소와, 적어도 부분적으로, 유사하거나 동일할 수 있는 다른 각자의 구성요소 및/또는 기능을 전체적으로 또는 부분적으로 포함할 수 있다. 본 명세서에서 사용되는 바와 같이, "회로"는, 예를 들어, 아날로그 회로, 디지털 회로, 하드와이어드 회로, 프로그램가능 회로, 코프로세서 회로, 상태 기계 회로, 및/또는 프로그램가능 회로에 의해 실행될 수 있는 프로그램 명령어를 포함할 수 있는 메모리를 개별적으로 또는 임의의 조합으로 포함할 수 있다. 또한, 이 실시예에서, 프로세서, 프로세서 코어, 코어, 및 제어기 각각은 하나 이상의 산술 및/또는 논리 연산을, 적어도 부분적으로, 수행할 수 있는 각자의 회로(예를 들어, 하나 이상의 각자의 중앙 처리 장치 등)를 포함할 수 있다. 또한, 이 실시예에서, 칩셋은 하나 이상의 호스트 프로세서, 저장 장치, 대용량 저장 장치, 하나 이상의 노드, 및/또는 메모리 중 2개 이상을, 적어도 부분적으로, 통신가능하게 연결시킬 수 있는 회로를 포함할 수 있다. 도면에 도시되어 있지 않지만, 호스트(10)는 그래픽 사용자 인터페이스 시스템을 포함할 수 있다. 도시되지 않은 그래픽 사용자 인터페이스 시스템은 사람 사용자가 호스트(10), 호스트(20) 및/또는 시스템(100)에 명령을 입력하고 그의 동작을 모니터링할 수 있게 해줄 수 있는, 예컨대, 각자의 키보드, 포인팅 장치, 및 디스플레이 시스템을 포함할 수 있다.

메모리(21)는 다음과 같은 유형의 메모리 중 하나 이상을 포함할 수 있다: 반도체 펌웨어 메모리, 프로그램가능 메모리, 비휘발성 메모리, 판독 전용 메모리, 전기적 프로그램가능 메모리, 랜덤 액세스 메모리, 플래시 메모리, 자기 디스크 메모리, 광학 디스크 메모리, 하나 이상의 랜덤 액세스 메모리 셀(예컨대, 제어기 및/또는 스위치 기능을, 적어도 부분적으로, 구현할 수 있는 하나 이상의 집적 회로 칩에 내장되어 있음), 및/또는 다른 또는 나중에 개발되는 컴퓨터 판독가능 및/또는 기록가능 메모리. 하나 이상의 기계 판독가능 프로그램 명령어가 메모리(21) 및/또는 회로(118)에 저장될 수 있다. 노드(10)의 동작을 설명하면, 이들 명령어가 하나 이상의 호스트 프로세서(12) 및/또는 회로(118)에 의해 액세스되고 실행될 수 있다. 하나 이상의 호스트 프로세서(12) 및/또는 회로(118)에 의해 실행될 때, 이들 하나 이상의 명령어에 의해 하나 이상의 호스트 프로세서(12), 회로(118), 및/또는 그의 하나 이상의 구성요소가 시스템(100)의 이들 구성요소에 의해 수행되는 본 명세서에 기술된 동작을 수행할 수 있다.

일 실시예에서, 엔터티의 일부분, 서브셋 또는 단편이 엔터티의 전부, 그 초과 또는 그 미만을 포함할 수 있다. 또한, 일 실시예에서, 패킷 또는 프레임은 하나 이상의 심볼 및/또는 값을 포함할 수 있다. 그에 부가하여, 일 실시예에서, 적어도 부분적으로 값이, 및/또는 값을 발생 및/또는 생성하는 데 적어도 부분적으로 관여되어 있는 하나 이상의 알고리즘, 동작 및/또는 프로세스가, 적어도 부분적으로 사전 결정되어 있는 경우, 값은 "사전 결정"되어 있을 수 있다. 일 실시예에서, 스위치는 스위치의 하나 이상의 포트를 통해 프레임 및/또는 프레임 단편을 수신하고 스위치의 하나 이상의 다른 포트를 통해 프레임 및/또는 프레임 단편의 적어도 일부분을 프레임 또는 프레임 단편의 목적지 쪽으로 전달할 수 있는 엔터티이거나 그 엔터티를 포함할 수 있다. 일 실시예에서, 포트는 패킷을, 적어도 부분적으로 수신하고, 적어도 부분적으로 저장하며, 및/또는 적어도 부분적으로 전송할 수 있는 회로를 포함할 수 있다.

회로(118)는 하나 이상의 통신 프로토콜에 따라 하나 이상의 네트워크(50)를 통해 호스트(20)의 회로(118')와 데이터 및/또는 명령을 교환할 수 있다. 예를 들어, 이 실시예에서, 이들 하나 이상의 프로토콜은, 예컨대, 하나 이상의 이더넷 및/또는 TCP/IP(Transmission Control Protocol/Internet Protocol) 프로토콜과 호환가능할 수 있다.

예를 들어, 시스템(100)에서 이용될 수 있는 하나 이상의 이더넷 프로토콜은 IEEE(Institute of Electrical and Electronics Engineers, Inc.) 표준 802.3-2008(2008년 12월 26일)(예를 들어, "MAC Control Pause Operation(MAC 제어 일시정지 동작)"이라는 제목의 부록 31B를 포함함); IEEE 표준 802.1Q-2005(2006년 5월 19일); IEEE 표준 초안 P802.1Qau/D2.5(2009년 12월 18일); IEEE 표준 초안 P802.1Qaz/D1.2(2010년 3월 1일); IEEE 표준 초안 P802.1Qbb/D1.3(2010년 2월 10일)에 부합하거나 그와 호환가능할 수 있다. 시스템(100)에서 이용될 수 있는 TCP/IP 프로토콜은 IETF(Internet Engineering Task Force) RFC(Request For Comments) 791 및 793(1981년 9월 발표됨)에 기술된 프로토콜에 부합하거나 그와 호환가능할 수 있다. 이 실시예를 벗어나지 않고 이러한 데이터 및/또는 명령 교환을 위해 많은 상이한, 부가의 및/또는 기타 프로토콜(예를 들어, 앞서 언급한 것들을 포함함)이 사용될 수 있다(예컨대, 상기한, 관련된 및/또는 기타 프로토콜의 이전의 및/또는 나중에 개발되는 버전).

도 6은 실시예에서 수행될 수 있는 동작(600)을 나타낸 것이다. 예를 들어, 호스트(10), 호스트(20), 시스템(100)의 리셋 및/또는 네트워크(50)를 통한 호스트(10)와 호스트(20) 사이의 통신의 재설정 후에, 호스트(10)의 회로(118) 및 호스트(20)의 회로(118')는 하나 이상의(예컨대, 3개의) 각자의 제어 프레임(control frame, CF)(70)을 교환(예컨대, 송신 및/또는 수신)할 수 있다. 이들 하나 이상의 각자의 제어 프레임의 교환은, 적어도 부분적으로, 회로(118), 호스트(10), 회로(118') 및/또는 호스트(20)의 기능이 상대적으로 더 높은 우선순위의 하나 이상의 다른 프레임(52)의 하나 이상의 부분[예컨대, 페이로드(PL)(54) 및/또는 하나 이상의 다른 부분]을 적어도 부분적으로 전송하기 위해, 적어도 부분적으로, 상대적으로 더 낮은 우선순위의 하나 이상의 프레임(F)(40)의 전송(예컨대, 진행 중인 전송)을 적어도 부분적으로 중단(예컨대, 적어도 일시적으로 및/또는 적어도 부분적으로 연기)시킬 수 있는 것을 허용하고, 가능하게 해주고 및/또는 통보할 수 있다. 이 실시예에서, 페이로드는 프레임의 하나 이상의 부분(예를 들어, 이더넷 프레임, IP 패킷 및/또는 TCP 패킷의 페이로드의 하나 이상의 부분 등)을 포함할 수 있다.

예를 들어, 도 2에 도시된 바와 같이, 이 실시예에서, 하나 이상의 각자의 제어 프레임(70)은 IEEE 표준 802.3-2008, 부록 31B(2008년 12월 26일)와 호환되는 유형의 하나 이상의 이더넷 제어 일시정지 프레임(pause frame, PF) 202), 및/또는 IEEE 표준 초안 P802.1Qbb/D1.3(2010년 2월 10일)과 호환되는 유형의 이더넷 우선순위 흐름 제어 프레임(priority flow control frame, PFCF)(204)일 수 있거나 그를 포함할 수 있다. 이 실시예에서, 하나 이상의 PF(202) 및/또는 하나 이상의 PFCF(204)는 값 0x8808(즉, 16 진수 8808)을 포함하는 각자의 이더넷 유형 필드(도시되지 않음)를 포함할 수 있다. 또한, 이 실시예에서, 하나 이상의 PF(202) 및/또는 하나 이상의 PFCF(204)는 각자의 MAC 제어 연산 코드 필드(control opcode field)(FLD)(205 및 210)를 포함할 수 있다. 이들 제어 연산 코드 필드(205 및 210)는 하나 이상의 각자의 사전 결정된 필드값(field value, FV)(206 및 212)을 포함할 수 있다. 이들 사전 결정된 필드값(206 및 212)은 하나 이상의 사전 결정된 예약된 연산 코드(304)(예컨대, 0x0202)를 포함할 수 있다. 이 실시예에서, 하나 이상의 사전 결정된 연산 코드(304)는 하나 이상의 PF(202) 및/또는 PFCF(204)를 특수 제어 프레임으로서 지정할 수 있고, 그의 수신은 (1) 적어도 부분적으로 하나 이상의 프레임(52)의 하나 이상의 부분을 전송하기 위해, 하나 이상의 프레임(40)의 전송을 적어도 부분적으로 중단시킬 수 있는 기능, 및/또는 (2) 이러한 중단이 현재 개시되고 있는 것을 적어도 부분적으로 가능하게 해주고 및/또는 통보할 수 있다. 다른 대안으로서 또는 그에 부가하여, 이 실시예를 벗어나지 않고, 이러한 가능하게 해주는 것 및/또는 통보하는 것이 적어도 부분적으로, 예를 들어, IEEE 표준 초안 P802.1Qaz/D1.2(2010년 3월 1일)와 호환되는 DCBX(Data Center Bridging Exchange) 프로토콜에서 사용되는 하나 이상의 사전 결정된 및/또는 예약된 유형-길이 값(type-length-value, TLV)의 수신에 의해 행해질 수 있다.

이러한 기능이 허용되고, 가능하게 되며 및/또는 통보된 후에, 적어도 부분적으로, 회로(118)는 하나 이상의 네트워크(50)를 통해 하나 이상의 프레임(40)을 호스트(20)의 회로(118')로 적어도 부분적으로 송신하는 것을 시작할 수 있다[예컨대, 회로(118') 및/또는 호스트(20)는 하나 이상의 프레임(40)의 의도된 수신자일 수 있음]. 하나 이상의 프레임(40) 모두를 호스트(20)의 회로(118')로 완전히 전송하기 전에, 회로(118)는, (1) 하나 이상의 프레임 단편(FF)(60)에서, 하나 이상의 다른 프레임(52)의 하나 이상의 부분[예컨대, 페이로드(54)]을 호스트(20)로 전송하는 것 및/또는 (2) 예컨대, 호스트(10) 및/또는 호스트(20)에서 하나 이상의 들어오는 흐름 제어 통지(flow control notification, FCN)(71)를 적어도 부분적으로 처리하는 것을 위해, 적어도 부분적으로 회로(118) 및/또는 호스트(10)가 하나 이상의 프레임(40)을 회로(118') 및/또는 호스트(20)로 전송하는 것을, 적어도 부분적으로 중단시키는 것을 회로(118') 및/또는 호스트(20)에 적어도 부분적으로 통보할 수 있다[도 6의 동작(602)을 참조]. 회로(118)는, 적어도 부분적으로 하나 이상의 부가의 CF(70)를 하나 이상의 네트워크(50)를 통해 호스트(20) 내의 회로(118')에 발행함으로써 적어도 부분적으로 이것을 통보할 수 있다. 도 6의 동작(603)에 나타낸 바와 같이, 회로(118')는 하나 이상의 부가의 CF(70)를 적어도 부분적으로 수신할 수 있고, 그렇게 함에 있어서, 이러한 통보를 적어도 부분적으로 수신할 수 있다. 적어도 부분적으로 동작(602 및/또는 603)의 실행 후에 또는 그와 동시에, 회로(118) 및/또는 호스트(10)에서 하나 이상의 프레임(40)을 회로(118') 및/또는 호스트(20)로 적어도 부분적으로 전송하는 것이 적어도 부분적으로 중단될 수 있다. 따라서, 이 실시예에서, 회로(118) 및/또는 회로(118')는 (1) 하나 이상의 프레임 단편(FF)(60)에서, 하나 이상의 다른 프레임(52)의 하나 이상의 부분[예컨대, 페이로드(54)]을 호스트(20)로 적어도 부분적으로 전송하고 및/또는 (2) 하나 이상의 들어오는 흐름 제어 통지(71)를 적어도 부분적으로 처리하기 위해, 하나 이상의 프레임(40)을 회로(118) 및/또는 호스트(10)로부터 회로(118') 및/또는 호스트(20)로 적어도 부분적으로 전송하는 것을 적어도 부분적으로 중단시키는 것을 허용할 수 있다. 이 실시예에서, 엔터티가, 적어도 부분적으로, 이벤트 또는 사건의 결과일 수 있는 하나 이상의 동작을 적어도 부분적으로 용이하게 해주는 것, 가능하게 해주는 것, 구현하는 것, 요청하는 것, 지시하는 것, 명령하는 것 및/또는 실행하는 것을 적어도 부분적으로 할 수 있는 경우 엔터티가 그 이벤트 또는 사건을 "허용"한다고 말해질 수 있다.

이 실시예에서, 각자의 부가적인 CF(70) 각각을 적어도 부분적으로 전송하는 것은 (예컨대, 각각의 사용자 우선순위 레벨에 따라 및 각자의 통신 링크 각각에 따라, 병렬로) 단일의 각자의 프레임 단편과 연관되고 및/또는 그와 인터리빙되어 있을 수 있다. 부가적인 CF(70)가 이들 제한을 초과하여 회로(118')에 의해 수신되는 경우, 이 결과, 연관된 우선순위 레벨과 관련하여 회로(118')가 프레임 재수집(frame recollection)을 리셋할 수 있다. 그렇지만, 이 실시예를 벗어나지 않고, 다수의 프레임 단편이 단일의 각자의 부가적인 CF(70)와 연관되어 있을 수 있거나, 그 반대도 마찬가지이다. 또한, 이 실시예에서, 호스트(10)에 의해 전송되기 위해 남아 있을지도 모르는 하나 이상의 프레임(40)의 페이로드가 (1) 최소 이더넷 페이로드 길이(예컨대, 46 바이트)보다 크기도 하고 (2) 시스템(100)에서 구현될 수 있는 버퍼링에 대응하기도 하도록, 하나 이상의 프레임(40)의 전송이 중단될 수 있다. 후자의 고려사항의 결과로서, 이 실시예에서, 이러한 남아 있는 페이로드는 최대의 허용된 페이로드 크기(예컨대, 점보 이더넷 프레임의 경우 9000 바이트 또는 보통의 이더넷 프레임의 경우 1500 바이트)와 250 바이트의 차보다 작을 수 있다. 물론, 상기한 바는 단지 예시적인 것이며, 이 실시예를 벗어나지 않고 달라질 수 있다.

동작(602), 동작(603) 및/또는 동작(604)을 적어도 부분적으로 실행한 후에, 회로(118)는 (1) 하나 이상의 FF(60)를 하나 이상의 네트워크(50)를 통해 회로(118')로 적어도 부분적으로 전송할 수 있고, 및/또는 (2) 회로(118), 회로(118'), 호스트(10) 및/또는 호스트(20)는 하나 이상의 흐름 제어 통지(71)를 적어도 부분적으로 처리할 수 있다[도 6의 동작(605) 참조]. 하나 이상의 FF(60)는 PL(54)의 하나 이상의 각자의 부분 및 하나 이상의 사전 정의된 값(predetermined value, PV)(74)을 포함할 수 있다. 하나 이상의 PV(74)는 하나 이상의 FF(60)가 실제로 하나 이상의 FF(60)라는 것을 회로(118') 및/또는 호스트(20)에 적어도 부분적으로 통보할 수 있다. 회로(118)는 하나 이상의 직접 메모리 액세스 동작을 통해 메모리(21)로부터 페이로드(54)를 적어도 부분적으로 수신할 수 있다. 다른 대안으로서 또는 그에 부가하여, 회로(118)는 다른 유형의 데이터 전송 동작을 통해 및/또는 시스템(100) 내의 다른 구성요소로부터 페이로드(54)를 적어도 부분적으로 수신할 수 있다.

도 3에 도시된 바와 같이, 예를 들어, 페이로드(54)의 크기에 따라, 하나 이상의 FF(60)는 다수의 FF(60A, 60B, . . . 60N)를 포함할 수 있다. 물론, 이들 FF(60A, 60B, . . . 60N)의 수 및 크기, 및/또는 FF(60A, 60B . . . 60N)에 포함된 특정의 내용 및/또는 필드가 이 실시예를 벗어나지 않고 달라질 수 있다. 이 일례에서, 회로(118)에 의해 전송될 제1 FF(60A)는 하나 이상의 목적지 주소(destination address, DA)(312A), 하나 이상의 소스 주소(source address, SA)(314A), 하나 이상의 가상 LAN(virtual local area network, VLAN) 태그(316A), 하나 이상의 이더넷 유형/길이 값(318), 페이로드(payload, PL)(310A), 및/또는 하나 이상의 순환 중복 검사(cyclical redundancy check, CRC) 필드(302A)를 포함할 수 있다. 하나 이상의 목적지 주소(312A)는 회로(118') 및/또는 호스트(20)를 적어도 부분적으로 지정하고 및/또는 식별해줄 수 있다. 하나 이상의 소스 주소(314A)는 회로(118) 및/또는 호스트(10)를 적어도 부분적으로 지정하고 및/또는 식별해줄 수 있다. 하나 이상의 VLAN 태그(316A)는 회로(118') 및/또는 호스트(20)를 적어도 부분적으로 포함할 수 있는 하나 이상의 가상 지역망(virtual area network)(도시되지 않음)을 적어도 부분적으로 지정하고 및/또는 식별해줄 수 있다. 하나 이상의 태그(316A)는 IEEE 표준 802.1Q-2005(2006년 5월 19일)와 호환될 수 있다. 하나 이상의 이더넷 유형/길이 값(318)은 적어도 부분적으로 이더넷 프레임(40)의 유형 및 FF(60A, 60B . . . 60N)의 길이의 합을 나타낼 수 있다. 페이로드(310A)는 페이로드(54)의 각자의 부분을 포함할 수 있다. 하나 이상의 CRC 필드(302A)는 적어도 부분적으로 하나 이상의 PV(74)를 포함할 수 있다.

이 일례에서, 하나 이상의 PV(74)는 하나 이상의 틀린 CRC 값을 포함하는 하나 이상의 프레임 단편[예컨대, FF(60A)]에 대한 하나 이상의 틀린(예컨대, 오류있는 및/또는 유효하지 않은) CRC 값일 수 있거나 그를 포함할 수 있다. 예를 들어, 하나 이상의 틀린 CRC 값은 0xA5A5A5A5 등의 사전 결정된 예약된 틀린 CRC 값일 수 있거나 그를 포함할 수 있지만, 이 실시예를 벗어나지 않고 많은 대안의 값이 가능하다. 예를 들어, (예컨대, 우연히) 주어진 프레임 단편에 대한 올바른 CRC 값이 0xA5A5A5A5인 경우, 하나 이상의 PV(74)가 0xAAAAAAAA 등의 하나 이상의 상이한 사전 결정된 값을 포함할 수 있다. 이 실시예를 벗어나지 않고 많은 다른 및/또는 대안의 값이 가능하다. 이 일례에서, 이 사전 결정된 틀린 CRC 값은 회로(118')가 (예컨대, 보통의 이더넷 프레임을 수신한 것과 대조적으로) 하나 이상의 프레임 단편(60A)을 수신했다는 것을 회로(118') 및/또는 호스트(20)에 통보할 수 있다.

이 일례에서, 하나 이상의 후속 FF(60B)는 하나 이상의 목적지 주소(312B), 하나 이상의 소스 주소(314B), 하나 이상의 VLAN 태그(316B), 하나 이상의 CRC 필드(302B) 및/또는 하나 이상의 PV(74) - 이들의 기능 및/또는 내용은 하나 이상의 목적지 주소(312A), 하나 이상의 소스 주소(314A), 하나 이상의 VLAN 태그(316A), 하나 이상의 CRC 필드(302A) 및/또는 하나 이상의 PV(74)와, 각각 동일하거나 유사할 수 있음 - 를 포함할 수 있다. 페이로드(310B)는 페이로드(54)의 다른 각자의 부분을 포함할 수 있다.

이 일례에서, 하나 이상의 FF(60)에 포함되어 있는 하나 이상의 최종 프레임 단편[예컨대, FF(60N)]은 하나 이상의 목적지 주소(312N), 하나 이상의 소스 주소(314N), 하나 이상의 VLAN 태그(316N), 및/또는 하나 이상의 CRC 필드(302N) - 이들의 기능 및/또는 내용은 하나 이상의 목적지 주소(312A), 하나 이상의 소스 주소(314A), 하나 이상의 VLAN 태그(316A), 및 하나 이상의 CRC 필드(302A)와, 각각 동일하거나 유사할 수 있음 - 를 포함할 수 있다. 하나 이상의 최종 FF(60N)에서, 하나 이상의 CRC 필드(302N)는, 적어도 부분적으로 하나 이상의 사전 결정된 값(74')을 포함할 수 있다. 하나 이상의 PV(74')는 하나 이상의 최종 FF(60N)에 대한 하나 이상의 틀린 CRC 값일 수 있거나 그를 포함할 수 있다. 예를 들어, 이들 하나 이상의 틀린 CRC 값은 0xA9A9A9A9 등의 사전 결정된, 예약된 틀린 CRC 값일 수 있거나 그를 포함할 수 있지만, 이 실시예를 벗어나지 않고 많은 대안의 값이 가능하다. 예를 들어, (예컨대, 우연히) 주어진 최종 프레임 단편에 대한 올바른 CRC 값이 0xA9A9A9A9인 경우, 하나 이상의 PV(74')가 0xA6A6A6A6 등의 하나 이상의 상이한 사전 결정된 값을 포함할 수 있다. 이 실시예를 벗어나지 않고 많은 다른 및/또는 대안의 값이 가능하다. 이 일례에서, 이 사전 결정된 틀린 CRC 값은 PV(74)에 포함되어 있을 수 있는 것과 상이할 수 있으며, 회로(118')가 FF(60) 내의 하나 이상의 최종 프레임 단편(60N)을 수신했다는 것을 회로(118') 및/또는 호스트(20)에 통보할 수 있다(예컨대, 신호할 수 있다). 하나 이상의 최종 FF(60N)는 또한 하나 이상의 누적된 CRC 값(313)을 적어도 부분적으로 포함할 수 있는 하나 이상의 다른 CRC 필드(315)를 포함할 수 있다. 하나 이상의 누적된 CRC 값(313)은 적어도 부분적으로 프레임(52)에 대한 올바른 CRC 값이었을 하나 이상의 FF(60)에 대한 누적된 CRC 값일 수 있거나 그를 포함할 수 있다. 예를 들어, 이 누적된 CRC 값은 (1) 제1 하나 이상의 FF(60A)의, 하나 이상의 CRC 필드(302A)의 내용을 제외한, 전체 내용, 및 (2) FF(60) 내의 다른 프레임 단편[즉, 제1 하나 이상의 FF(60A) 이외의 것]의 각자의 페이로드에 적어도 부분적으로 기초하여 계산될 수 있다.

다른 대안으로서 또는 그에 부가하여, 하나 이상의 PV(74') 및/또는 하나 이상의 CRC 필드(302N)는 하나 이상의 최종 FF(60N)에 대한 하나 이상의 유효한 CRC 값을 포함할 수 있다. 다른 대안 및/또는 부가가 가능하다.

예를 들어, 다른 대안으로서 또는 그에 부가하여, 제1 하나 이상의 FF(60A) 내의 하나 이상의 CRC 필드(302A)에서의 하나 이상의 PV(74)는 제1 하나 이상의 FF(60A)에 대한 하나 이상의 반전된 CRC 값을 포함할 수 있다. 이 실시예에서, 엔터티의 또는 엔터티에 대한 반전된 CRC 값은 엔터티에 대해 계산된 유효한 CRC 값의 논리(예컨대, 부울) 부정 및/또는 산술 부정(예컨대, 1 및/또는 2의 보수)일 수 있거나 그를 포함할 수 있다. 이 실시예에서, 이러한 반전된 CRC 값은 엔터티에 대한 실제의 유효한 CRC와 적절히 떨어진 충돌 확률을 가지는 알고리즘에 적어도 부분적으로 기초하여 발생될 수 있다. 그에 부가하여 또는 다른 대안으로서, 하나 이상의 중간 FF[예컨대, 하나 이상의 FF(60B)]는, 하나 이상의 CRC 필드(302B) 내에, 하나 이상의 중간 FF(60B)에 대한 하나 이상의 반전된 CRC 값 및/또는 하나 이상의 중간 FF(60B) 및 하나 이상의 선행 FF[예컨대, 하나 이상의 FF(60A)]에 대한 하나 이상의 반전된 누적된 CRC 값을 포함할 수 있다. 게다가, 그에 부가하여 또는 다른 대안으로서, 하나 이상의 CRC 값(313)이 적어도 부분적으로 하나 이상의 FF(60)에 대한 반전된 누적된 CRC 값[예컨대, 프레임(52)에 대한 올바른 CRC 값의 반전]일 수 있거나 그를 포함할 수 있으며, 및/또는 하나 이상의 CRC 필드(302N)가 제거될 수 있다. 유익하게도, 이러한 반전된 및/또는 누적된 CRC 값을 사용함으로써, CRC 계산 및/또는 유효성 검사 회로 모듈의 수 및/또는 복잡도가 감소될 수 있다.

도 7을 참조하면, 역시 그에 부가하여 또는 다른 대안으로서, 각자의 FF(60A, 60B, . . . 60N) 내의 각자의 하나 이상의 CRC 값(302A, 302B, . . . 302N)이 적어도 부분적으로 하나 이상의 각자의 FF(60A, 60B, . . . 60N)에 대한 하나 이상의 각자의 유효한 CRC 값일 수 있거나 그를 포함할 수 있다. 도 7에 도시된 이 구성에서, 각자의 FF(60A, 60B, . . . 60N) 각각은 적어도 부분적으로 하나 이상의 각자의 계층-1 단편 끝 순서 집합(layer-1 end-of-fragment order set)(702)을 포함할 수 있는 하나 이상의 사전 결정된 값(74)을 포함할 수 있다. 각자의 순서 집합(702)은 적어도 부분적으로 각자의 프레임 단편의 각자의 끝을 나타낼 수 있는 하나 이상의 각자의 사전 결정된 심볼 및/또는 값 시퀀스일 수 있고 및/또는 그를 포함할 수 있다.

이제 도 4를 참조하면, 하나 이상의 네트워크(50)는, 예를 들어, 스위치(402) 등의 하나 이상의 스위치를 포함할 수 있다. 도 4에 도시된 바와 같이, 스위치(402)는 하나 이상의(이 실시예에서, 복수의) 인그레스 포트(ingress port)(404A . . . 404N), 하나 이상의(이 실시예에서, 복수의) 이그레스 포트(egress port)(406A . . . 406N), 및 메모리(410)를 포함할 수 있다. 시스템(100)의 동작을 설명하면, 호스트(10) 내의 회로(118)는 적어도 부분적으로 스위치(402)를 통해 하나 이상의 FF(60)를 호스트(20) 내의 회로(118')로 전송할 수 있다. 이 실시예에서, 인그레스 포트는 적어도 부분적으로 하나 이상의 프레임 및/또는 프레임 단편을 수신할 수 있는 포트일 수 있다. 또한, 이 실시예에서, 이그레스 포트는 적어도 부분적으로 하나 이상의 프레임 및/또는 프레임 단편을 전송할 수 있는 포트일 수 있다. 스위치(402) 및/또는 인그레스 포트(404A . . . 404N)는 각자의 이그레스 포트(406A . . . 406N)에 대해, 예를 들어, 컷스루(cut-through) 동작 모드 및/또는 저장후 전달(store-and-forward) 동작 모드를 비롯한 복수의 모드에서 동작할 수 있다. 일 실시예에서, 컷스루 동작 모드에서, 적어도 부분적으로 인그레스 포트에서 수신된 프레임 또는 프레임 단편은 프레임 또는 프레임 단편이 인그레스 포트에 의해 완전히 수신되기 전에 이그레스 포트로부터의 프레임 또는 프레임 단편의 전송이 시작할 수 있도록 (예컨대, 스위치로부터 프레임 또는 프레임 단편을 전달하기 위해), 적어도 부분적으로 이그레스 포트로부터 전송될 수 있다. 일 실시예에서, 컷스루 모드에서, 인그레스 포트로부터 이그레스 포트로의 전송이 일단 시작되면, 이러한 전송은 중단되지 않을 수 있다. 일 실시예에서, 저장후 전달 동작 모드에서, 적어도 부분적으로 인그레스 포트에서 수신된 프레임 또는 프레임 단편은 먼저 수신되고 및/또는 이그레스 포트로 전송되기 전에 (예컨대, 스위치로부터 전달되기 위해), 적어도 일시적으로 메모리(410)에 저장된다. 이하에 따르면, 이 실시예에서, 스위치(402)는 별도의 각자의 개별 인그레스 포트, 이그레스 포트 및/또는 사용자 우선순위 레벨에 기초하여 이들 2가지 동작 모드 중 각자의 동작 모드에서 동작할 수 있다. 그렇지만, 이 실시예에서, 컷스루 동작 모드에서, 상대적으로 더 낮은 링크 속도를 가지는 각자의 인그레스 포트는 하나 이상의 프레임 또는 프레임 단편을 상대적으로 더 높은 링크 속도를 가지는 각자의 이그레스 포트로 전송하지 못할 수 있다. 또한, 이 실시예에서, 컷스루 동작 모드가 별도의 각자의 사용자 우선순위 레벨 및/또는 내부 전달 경로(예컨대, 스위치의 각자의 인그레스 포트로부터 각자의 이그레스 포트로의 스위치 내의 각자의 내부 전송 경로)에 기초하여 인에이블 또는 디스에이블될 수 있다.

수신 이전에, 적어도 부분적으로 제1 하나 이상의 FF(60A), 인그레스 포트(404A . . . 404N) 및/또는 스위치(402)는 하나 이상의 이그레스 포트(406A) - 이를 통해 하나 이상의 FF(60)가 적어도 부분적으로 호스트(20) 내의 회로(118')로 전송될 수 있음 - 에 대하여 컷스루 동작 모드에서 동작할 수 있다. 그렇지만, 하나 이상의 인그레스 포트(예컨대, 404A)가 적어도 부분적으로 제1 하나 이상의 FF(60A)를 수신한 후에, 인그레스 포트(404A . . . 404N) 및/또는 스위치(402)는 적어도 이들 하나 이상의 이그레스 포트(406A)에 대하여, 스위치(402)에 의해 수신된 동일한 사용자 우선순위 레벨의 임의의 추가의 프레임 단편에 대해, 적어도 일시적으로 저장후 전달 동작 모드에서 동작할 수 있다. 그 결과, 이들 하나 이상의 이그레스 포트(406A)는, 적어도 부분적으로, 제1 하나 이상의 FF(60A)를 하나 이상의 인그레스 포트(404A)로부터 즉각 수신할 수 있고, 적어도 부분적으로, 이들을 회로(118')로 전달할 수 있다. 그렇지만, 이 저장후 전달 동작 모드에 있는 동안, 스위치(404)에 의해 수신될 수 있고 하나 이상의 이그레스 포트(406A)로 전송되어야 하는 동일한 우선순위 레벨의 임의의 부가적인 프레임 단편[예컨대, FF(60B . . . 60N), 및/또는 하나 이상의 FF(60)에 포함되어 있지 않을 수 있는 동일한 우선순위 레벨의 다른 프레임 단편]은 먼저 완전히 수신되고, 스위치(404)로부터 전달하기 위해 하나 이상의 이그레스 포트(406A)로 전송되기 전에, 적어도 일시적으로 메모리(410)에 저장될 수 있다. 또한, 이 저장후 전달 동작 모드에 있는 동안에, 그 다음 후속 프레임 단편(예컨대, 60B)이 하나 이상의 이그레스 포트(406A)로부터 아직 전송할 수 없지만 그 프레임 단편의 사용자 우선순위 레벨이 현재 하나 이상의 이그레스 포트(406A)로부터 전송하도록 스케줄링되어 있는 경우에, 상이한 흐름에 속하지만 동일한 우선순위 레벨을 갖는 상이한 프레임 또는 프레임 단편이 그 대신에 하나 이상의 이그레스 포트(406A)에 의해 전송될 수 있다. 이 상이한 프레임 및/또는 프레임 단편의 하나 이상의 이그레스 포트(406A)에 의한 전송은 또한 그 자체가, 상대적으로 더 높은 우선순위 레벨의 프레임을 위해 적어도 부분적으로 상기 개시 내용에 따라 중단될 수 있다.

예를 들어, 도 5에 도시된 바와 같이, 하나 이상의 FF(60)는 흐름 정보(504)를 포함할 수 있고, 하나 이상의 FF(502)[하나 이상의 FF(60)에 포함되어 있지 않음]는 흐름 정보(506)를 포함할 수 있다. 흐름 정보(504)는, 예를 들어, 하나 이상의 목적지 주소(312A), 하나 이상의 소스 주소(314A) 및/또는 하나 이상의 VLAN 태그(316A)에 있는 값에 포함되어 있고 및/또는 그 값으로 표시되는 정보를 포함할 수 있다. 흐름 정보(506)는 상이한 흐름에 대응하는 유사한 정보를 포함할 수 있다. 하나 이상의 VLAN 태그(316A)는, 적어도 부분적으로 하나 이상의 FF(60)의 사용자 우선순위 레벨에 대응할 수 있고 및/또는 그를 나타낼 수 있는 서비스 품질 정보를 포함할 수 있다. 이와 마찬가지로, 흐름 정보(506)는, 이 일례에서 하나 이상의 FF(60)와 동일한 사용자 우선순위 레벨을 나타낼 수 있는 유사한 VLAN 태그 정보를 포함할 수 있다. 상기한 동작을 수행할 시에, 스위치(402), 인그레스 포트(404A . . . 404N), 및/또는 이그레스 포트(406A . . . 406N)는 프레임 단편에서의 이들 흐름 유형 및/또는 사용자 우선순위 레벨 정보 및/또는 프레임 단편에 적어도 부분적으로 기초하여, 적어도 부분적으로 상이한 흐름 및/또는 우선순위 레벨에 속하는 각자의 프레임 단편 및/또는 각자의 프레임 사이를 구별할 수 있다. 예를 들어, 이러한 각자의 흐름 정보 및/또는 각자의 사용자 우선순위 레벨 정보는, 적어도 부분적으로, 각자의 프레임 및/또는 프레임 단편이 속할 수 있는 하나 이상의 각자의 흐름 및/또는 하나 이상의 각자의 우선순위 레벨을 식별해줄 수 있다. 호스트(10) 및/또는 호스트(20)는 또한, 적어도 부분적으로 상이한 각자의 흐름 및/또는 우선순위 레벨에 속하는 프레임들 및/또는 프레임 단편들 사이를 구별하기 위해 이러한 흐름 및/또는 사용자 우선순위 레벨 정보를 이용할 수 있다.

물론, 잘 알 것인 바와 같이, 이 실시예를 벗어나지 않고, 이러한 흐름 정보에 포함되어 있는 특정의 정보 유형 또는 유형들이 소스/목적지 주소 및/또는 VLAN 정보로 제한되지 않고 달라질 수 있다. 예를 들어, 앞서 언급한 바와 같이, 이더넷 및/또는 TCP/IP 프로토콜 이외에 및/또는 그에 부가하여 하나 이상의 통신 프로토콜이 시스템(100)에서 이용될 수 있다. 하나 이상의 이러한 다른 및/또는 부가적인 프로토콜이 시스템(100)에서 사용되는 경우, 이 실시예를 벗어나지 않고 이러한 흐름 정보의 특정의 유형, 파라미터 및/또는 특성이 달라질 수 있다. 또한, 예를 들어, 저장후 전달 동작 모드에서, 동일한 각자의 링크의 상대를 통해 전송되는 각자의 로컬 흐름들 사이를 구별하기 위해 각자의 우선순위 레벨이 사용될 수 있고, 사용자 우선순위를 2개의 각자의 그룹으로 그룹화하는 것에 의존하는 최소한의 구별이 사용될 수 있다. 그에 부가하여, 시스템(100) 내의 단일의 각자의 물리 링크가 복수의 가상 링크를 전달하는 데 사용되는 경우, 이 실시예의 교시가 각자의 가상 링크 각각에 적용될 수 있다.

이 실시예에서, 스위치(402)는 동일한 각자의 흐름에 속하는 프레임 단편이 동일한 각자의 경로를 통해 그의 목적지로 라우팅되도록 허용하는 방식으로 상기한 동작을 수행할 수 있다. 이것을 용이하게 해주기 위해, 이 실시예의 한가지 가능한 구현에서, 상기한 동작을 수행할 시에, 이 저장후 전달 동작 모드에 있는 동안 스위치(402)는 동일한 우선순위 레벨의 최대 2개의 각자의 프레임 단편 집합[예컨대, 하나 이상의 FF(60) 및 하나 이상의 FF(502)]이 동일한 하나 이상의 이그레스 포트로부터 전송될 수 있게 해줄 수 있다. 스위치(402)가 3개 이상의 이러한 프레임 단편 집합이 동일한 하나 이상의 이그레스 포트로부터의 전송을 위해 동시에 보내지고 있다는 것을 탐지하는 경우, 스위치(402)는 그 우선순위 레벨에 속하는 모든 이러한 전송을 리셋할 수 있고, 적어도 이러한 전송을 위해 컷스루 동작이 재개될 수 있다. 유리하게도, 스위치(402)의 이전에 기술한 동작은 동일한 각자의 우선순위 레벨에 속하는 흐름에 대한 재수집을 감소시킬 수 있다. 그렇지만, 이 실시예를 벗어나지 않고, 동일한 각자의 흐름에 속하는 프레임 단편이 동일한 각자의 경로를 통해 그의 목적지로 라우팅될 수 있게 해주는 많은 다른 및/또는 대안의 방식이 있다는 것을 잘 알 것이다. 그에 따라, 상기한 바는 제한하는 것이 아닌 예시적인 일례로 보아야 한다.

그에 부가하여, 주어진 프레임 단편 집합 내의 하나 이상의 단편[예컨대, 하나 이상의 FF(60B)]이 (예컨대, 오류, 혼잡 또는 재수집 실패로 인해) 폐기되는 경우, 스위치(402)는 유효하지 않은 누적된 CRC 값(313)(예컨대, 이 실시예의 상기한 교시에 따라 유효하지 않음)을 포함하는 더미 최종 단편(dummy final fragment)을 그 다음 홉[예컨대, 호스트(20)]으로 전달할 수 있다. 유리하게도, 이 결과 그 다음 홉에서 재수집이 종료될 수 있다.

이제 도 6으로 돌아가서, 앞서 언급한 바와 같이, 동작(605)의 일부로서, 회로(118), 회로(118'), 호스트(10) 및/또는 호스트(20)는, 적어도 부분적으로, 하나 이상의 흐름 제어 통지(71)를 처리할 수 있다. 하나 이상의 통지(71)는, 적어도 부분적으로 회로(118), 회로(118'), 호스트(10) 및/또는 호스트(20)에 의해 수신될 수 있고, [예컨대, 시스템(100)에서 이용되는 하나 이상의 통신 프로토콜과 호환되는] 하나 이상의 흐름 제어 기법이 적어도 부분적으로 회로(118), 회로(118'), 호스트(10) 및/또는 호스트(20)에 의해 구현될 수 있게 해줄 수 있다. 유리하게도, 적어도 부분적으로 하나 이상의 흐름 제어 통지(71)를 처리하는 것을 위해, 적어도 부분적으로 하나 이상의 프레임(40)의 전송을 중단시킴으로써, 이것은, 적어도 부분적으로 이러한 들어오는 흐름 제어 통지(71)가 회로(118), 회로(118'), 호스트(10) 및/또는 호스트(20)에 의해 더 빠르게 응답되고 및/또는 처리될 수 있게 해줄 수 있다.

하나 이상의 FF(60)가 적어도 부분적으로 회로(118)에 의해 전송되고 및/또는 하나 이상의 흐름 제어 통지(71)가 적어도 부분적으로 처리된 후에[동작(605) 참조], 회로(118)는 적어도 부분적으로 그의 전송이 이전에 중단되었던 하나 이상의 프레임(40)의 전송을 재시작할 수 있다[도 6의 동작(606) 참조]. 회로(118')는 하나 이상의 프레임 FF(60) 및 하나 이상의 프레임(40)을 적어도 부분적으로 수신하고 적어도 부분적으로 처리할 수 있다. 회로(118')가 하나 이상의 FF(60)에서 오류(예컨대, 하나 이상의 CRC 관련 오류)를 탐지하는 경우, 회로(118')는 이것을 회로(118)에 신호할 수 있고, 회로(118)는 재전송을 위해 하나 이상의 프레임(52)을 재스케줄링할 수 있다.

따라서, 일 실시예는 적어도 부분적으로 송신자로부터 의도된 수신자로 제2 프레임의 페이로드를 전송하는 것 및/또는 적어도 부분적으로 하나 이상의 들어오는 흐름 제어 통지를 처리하는 것을 위해, 적어도 부분적으로 송신자로부터 의도된 수신자로의 제1 프레임의 전송을 적어도 부분적으로 중단시키는 것을 가능하게 해주는 회로를 포함할 수 있다. 페이로드는 적어도 부분적으로 하나 이상의 프레임 단편에서 의도된 수신자로 전송될 수 있다. 회로는 적어도 부분적으로 하나 이상의 제어 프레임을 발행하여 의도된 수신자로 보냄으로써, 적어도 부분적으로 제1 프레임의 전송의 중단을 적어도 부분적으로 통보할 수 있다. 하나 이상의 프레임 단편이 적어도 부분적으로 하나 이상의 프레임 단편에 포함되어 있는 하나 이상의 사전 결정된 값에 의해 적어도 부분적으로 표시될 수 있다.

유리하게도, 이 실시예는 상대적으로 더 높은 우선순위 프레임(예컨대, 저지연 프레임)에 포함된 정보가 통합 이더넷 네트워크 내의 의도된 수신자에 의해 수신될 수 있는 데 수반되는 지연 시간을 감소시킬 수 있다. 또한 유리하게도, 이 실시예는 이러한 네트워크에서 할당되는 버퍼 메모리의 양이 감소될 수 있게 해줄 수 있다. 게다가, 이 실시예는 네트워크 신뢰성에 악영향을 주지 않을 수 있고, 흐름 제어 기법이 네트워크에서 구현될 수 있게 해줄 수 있다. 또한 유리하게도, 이 실시예는 기존의 및/또는 제안된 이더넷 표준과 호환될 수 있고, 타임아웃의 사용을 수반하지 않을 수 있으며, 재수집을 위한 프레임 단편 번호 부여(frame fragment numbering)를 구현하지 않을 수 있다.

이 실시예를 벗어나지 않고 많은 변형, 수정 및 대안이 가능하다. 예를 들어, 이 실시예에서, 적어도 부분적으로 제1 프레임의 전송을 적어도 부분적으로 중단시키는 것이 (예컨대, 하나 이상의 도시되지 않은 별도의 대역외 유선 및/또는 무선 통신 링크를 통해 전송되는) 하나 이상의 대역외 메시지를 통해 통보될 수 있다. 그에 따라, 이 실시예는 광의적으로 모든 이러한 대안, 수정 및 변형을 포함하는 것으로 보아야 한다.

Claims

적어도 부분적으로 제2 프레임의 페이로드를 송신자로부터 의도된 수신자로 전송하는 것 - 상기 페이로드는 적어도 부분적으로 하나 이상의 프레임 단편에서 상기 의도된 수신자로 전송될 것임 -; 및
적어도 부분적으로 하나 이상의 들어오는 흐름 제어 통지를 처리하는 것 중 적어도 하나를 위해,
적어도 부분적으로 제1 프레임을 상기 송신자로부터 상기 의도된 수신자로 전송하는 것을 적어도 부분적으로 중단하는 것을 가능하게 하는 회로를 포함하는 장치.
제1항에 있어서, 상기 회로는 적어도 부분적으로 하나 이상의 제어 프레임을 상기 의도된 수신자에게 발행함으로써, 적어도 부분적으로 상기 제1 프레임을 전송하는 것을 적어도 부분적으로 중단시키는 것을 통보하고, 상기 하나 이상의 프레임 단편은 적어도 부분적으로 상기 하나 이상의 프레임 단편에 포함되어 있는 하나 이상의 사전 결정된 값에 의해 적어도 부분적으로 표시되며,
상기 하나 이상의 제어 프레임은
하나 이상의 이더넷 일시정지 프레임; 및
하나 이상의 이더넷 우선순위 흐름 제어 프레임 중 적어도 하나를 포함하고,
상기 하나 이상의 제어 프레임은 적어도 부분적으로 상기 페이로드를 전송하는 것을 위해 적어도 부분적으로 상기 제1 프레임을 전송하는 것이 중단되어야 한다는 것을 적어도 부분적으로 나타내는 하나 이상의 필드값을 포함하는 장치.
제2항에 있어서, 상기 하나 이상의 사전 결정된 값은 적어도 부분적으로 상기 하나 이상의 프레임 단편에서의 하나 이상의 순환 중복 검사(cyclical redundancy check, CRC) 필드에 포함되어 있고,
상기 하나 이상의 필드값은 하나 이상의 사전 결정된 연산 코드를 포함하는 장치.
제1항에 있어서, 상기 송신자는 적어도 부분적으로 상기 하나 이상의 프레임 단편을 스위치를 통해 상기 의도된 수신자로 전송하고,
상기 스위치는 인그레스(ingress) 포트들 및 이그레스(egress) 포트를 포함하며, 상기 인그레스 포트들 중 적어도 하나는 적어도 부분적으로 상기 하나 이상의 프레임 단편을 수신하고, 상기 이그레스 포트는 적어도 부분적으로 상기 하나 이상의 프레임 단편을 상기 의도된 수신자로 송신하며,
상기 하나 이상의 프레임 단편 중 제1 프레임 단편을 수신하기 전에, 상기 인그레스 포트들은 상기 이그레스 포트에 대해 컷스루(cut-through) 동작 모드에서 동작하고,
상기 하나 이상의 프레임 단편 중 상기 제1 프레임 단편을 수신한 후에, 상기 인그레스 포트들은 상기 이그레스 포트에 대해 저장후 전달(store-and-forward) 동작 모드에서 동작하는 장치.
제4항에 있어서, 상기 스위치는 적어도 부분적으로 하나 이상의 다른 프레임 단편을 전송하고,
하나 이상의 다른 프레임 단편은 상기 제2 프레임과 동일한 우선순위를 가지며,
상기 스위치는 상기 프레임 단편들에 포함되어 있는 각자의 정보에 적어도 부분적으로 기초하여 상기 프레임 단편들 사이를 적어도 부분적으로 구별하며, 상기 각자의 정보는 적어도 부분적으로 하나 이상의 각자의 흐름을 식별하는 장치.
제1항에 있어서, 회로 카드는 적어도 부분적으로 상기 회로를 포함하고,
상기 회로 카드는 제1 호스트에 있는 회로 보드에 결합되며,
상기 회로 보드는 메모리 및 호스트 프로세서를 포함하고,
상기 회로는 하나 이상의 직접 메모리 액세스 동작을 통해 상기 메모리로부터 상기 페이로드를 적어도 부분적으로 수신하는 장치.
제1항에 있어서, 상기 회로는 적어도 부분적으로 하나 이상의 제어 프레임을 상기 의도된 수신자에게 발행함으로써, 적어도 부분적으로 상기 제1 프레임을 전송하는 것을 적어도 부분적으로 중단시키는 것을 통보하고, 상기 하나 이상의 프레임 단편은 적어도 부분적으로 상기 하나 이상의 프레임 단편에 포함되어 있는 하나 이상의 사전 결정된 값에 의해 적어도 부분적으로 표시되며,
상기 하나 이상의 사전 결정된 값은 적어도 부분적으로 상기 하나 이상의 프레임 단편에서의 하나 이상의 순환 중복 검사(CRC) 필드에 포함되어 있으며, 상기 하나 이상의 사전 결정된 값은 상기 하나 이상의 프레임 단편에 대한 하나 이상의 틀린 CRC 값을 포함하고,
상기 하나 이상의 프레임 단편은 또한, 적어도 부분적으로, 상기 하나 이상의 프레임 단편에 대한 하나 이상의 누적된 CRC 값을 포함하는 하나 이상의 다른 CRC 필드를 포함하는 장치.
머신에 의해 실행될 때, 동작들을 수행하게 되는 하나 이상의 명령어를 저장하는 컴퓨터 판독가능 메모리로서, 상기 동작들은
적어도 부분적으로 제2 프레임의 페이로드를 송신자로부터 의도된 수신자로 전송하는 것 - 상기 페이로드는 적어도 부분적으로 하나 이상의 프레임 단편에서 상기 의도된 수신자로 전송됨 -; 및
적어도 부분적으로 하나 이상의 들어오는 흐름 제어 통지를 처리하는 것 중 적어도 하나를 위해,
적어도 부분적으로 제1 프레임을 상기 송신자로부터 상기 의도된 수신자로 전송하는 것을 적어도 부분적으로 중단하는 것을 가능하게 하는 동작을 포함하는 컴퓨터 판독가능 메모리.
제8항에 있어서, 상기 동작들은 또한, 적어도 부분적으로 하나 이상의 제어 프레임을 상기 의도된 수신자에게 발행함으로써, 적어도 부분적으로 상기 제1 프레임을 전송하는 것을 적어도 부분적으로 중단시키는 것을 통보하는 동작을 포함하고, 상기 하나 이상의 프레임 단편은, 적어도 부분적으로 상기 하나 이상의 프레임 단편에 포함되어 있는 하나 이상의 사전 결정된 값에 의해 적어도 부분적으로 표시되며,
상기 하나 이상의 제어 프레임은
하나 이상의 이더넷 일시정지 프레임; 및
하나 이상의 이더넷 우선순위 흐름 제어 프레임 중 적어도 하나를 포함하고,
상기 하나 이상의 제어 프레임은 적어도 부분적으로 상기 페이로드를 전송하기 위해, 적어도 부분적으로 상기 제1 프레임을 전송하는 것이 중단되어야 한다는 것을 적어도 부분적으로 나타내는 하나 이상의 필드값을 포함하는 컴퓨터 판독가능 메모리.
제9항에 있어서, 상기 하나 이상의 사전 결정된 값은 적어도 부분적으로 상기 하나 이상의 프레임 단편에서의 하나 이상의 순환 중복 검사(CRC) 필드에 포함되고,
상기 하나 이상의 필드값은 하나 이상의 사전 결정된 연산 코드를 포함하는 컴퓨터 판독가능 메모리.
제8항에 있어서, 상기 송신자는 적어도 부분적으로 상기 하나 이상의 프레임 단편을 스위치를 통해 상기 의도된 수신자로 전송하고,
상기 스위치는 인그레스 포트들 및 이그레스 포트를 포함하며, 상기 인그레스 포트들 중 적어도 하나는 적어도 부분적으로 상기 하나 이상의 프레임 단편을 수신하고, 상기 이그레스 포트는 적어도 부분적으로 상기 하나 이상의 프레임 단편을 상기 의도된 수신자로 송신하며,
상기 하나 이상의 프레임 단편 중 제1 프레임 단편을 수신하기 전에, 상기 인그레스 포트들이 상기 이그레스 포트에 대해 컷스루 동작 모드에서 동작하고,
상기 하나 이상의 프레임 단편 중 상기 제1 프레임 단편을 수신한 후에, 상기 인그레스 포트들이 상기 이그레스 포트에 대해 저장후 전달 동작 모드에서 동작하는 컴퓨터 판독가능 메모리.
제11항에 있어서, 상기 스위치는 적어도 부분적으로 하나 이상의 다른 프레임 단편을 전송하고,
하나 이상의 다른 프레임 단편은 상기 제2 프레임과 동일한 우선순위를 가지며,
상기 스위치는 상기 프레임 단편들에 포함되어 있는 각자의 정보에 적어도 부분적으로 기초하여 상기 프레임 단편들 사이를 적어도 부분적으로 구별하며, 상기 각자의 정보는 적어도 부분적으로 하나 이상의 각자의 흐름을 식별하는 컴퓨터 판독가능 메모리.
제8항에 있어서, 회로 카드는 적어도 부분적으로 회로를 포함하고,
상기 회로 카드는 제1 호스트에 있는 회로 보드에 결합되며,
상기 회로 보드는 메모리 및 호스트 프로세서를 포함하고,
상기 회로는 하나 이상의 직접 메모리 액세스 동작을 통해 상기 메모리로부터 상기 페이로드를 적어도 부분적으로 수신하는 컴퓨터 판독가능 메모리.
제8항에 있어서, 상기 동작들은 또한, 적어도 부분적으로 하나 이상의 제어 프레임을 상기 의도된 수신자에게 발행함으로써, 적어도 부분적으로 상기 제1 프레임을 전송하는 것을 적어도 부분적으로 중단시키는 것을 통보하는 동작을 포함하고, 상기 하나 이상의 프레임 단편은 적어도 부분적으로 상기 하나 이상의 프레임 단편에 포함되어 있는 하나 이상의 사전 결정된 값에 의해 적어도 부분적으로 표시되며,
상기 하나 이상의 사전 결정된 값은 적어도 부분적으로 상기 하나 이상의 프레임 단편에서의 하나 이상의 순환 중복 검사(CRC) 필드에 포함되어 있으며, 상기 하나 이상의 사전 결정된 값은 상기 하나 이상의 프레임 단편에 대한 하나 이상의 틀린 CRC 값을 포함하고,
상기 하나 이상의 프레임 단편은 또한, 적어도 부분적으로 상기 하나 이상의 프레임 단편에 대한 하나 이상의 누적된 CRC 값을 포함하는 하나 이상의 다른 CRC 필드를 포함하는 컴퓨터 판독가능 메모리.
적어도 부분적으로 제2 프레임의 페이로드를 송신자로부터 의도된 수신자로 전송하는 것 - 상기 페이로드는 적어도 부분적으로 하나 이상의 프레임 단편에서 상기 의도된 수신자로 전송됨 -; 및
적어도 부분적으로 하나 이상의 들어오는 흐름 제어 통지를 처리하는 것 중 적어도 하나를 위해,
적어도 부분적으로 제1 프레임을 상기 송신자로부터 상기 의도된 수신자로 전송하는 것을 적어도 부분적으로 중단하는 것을 가능하게 하는 단계를 포함하는 방법.
제15항에 있어서, 상기 방법은 또한, 적어도 부분적으로 하나 이상의 제어 프레임을 상기 의도된 수신자에게 발행함으로써, 적어도 부분적으로, 상기 제1 프레임을 전송하는 것을 적어도 부분적으로 중단시키는 것을 통보하는 단계를 포함하고, 상기 하나 이상의 프레임 단편은 적어도 부분적으로 상기 하나 이상의 프레임 단편에 포함되어 있는 하나 이상의 사전 결정된 값에 의해 적어도 부분적으로 표시되며,
상기 하나 이상의 제어 프레임은
하나 이상의 이더넷 일시정지 프레임; 및
하나 이상의 이더넷 우선순위 흐름 제어 프레임 중 적어도 하나를 포함하고,
상기 하나 이상의 제어 프레임은 적어도 부분적으로 상기 페이로드를 전송하기 위해, 적어도 부분적으로 상기 제1 프레임을 전송하는 것이 중단되어야 한다는 것을 적어도 부분적으로 나타내는 하나 이상의 필드값을 포함하는 방법.
제16항에 있어서, 상기 하나 이상의 사전 결정된 값은 적어도 부분적으로 상기 하나 이상의 프레임 단편에서의 하나 이상의 순환 중복 검사(CRC) 필드에 포함되고,
상기 하나 이상의 필드값은 하나 이상의 사전 결정된 연산 코드를 포함하는 방법.
제15항에 있어서, 상기 송신자는 적어도 부분적으로 상기 하나 이상의 프레임 단편을 스위치를 통해 상기 의도된 수신자로 전송하고,
상기 스위치는 인그레스 포트들 및 이그레스 포트를 포함하며, 상기 인그레스 포트들 중 적어도 하나는 적어도 부분적으로 상기 하나 이상의 프레임 단편을 수신하고, 상기 이그레스 포트는 적어도 부분적으로 상기 하나 이상의 프레임 단편을 상기 의도된 수신자로 송신하며,
상기 하나 이상의 프레임 단편 중 제1 프레임 단편을 수신하기 전에, 상기 인그레스 포트들이 상기 이그레스 포트에 대해 컷스루 동작 모드에서 동작하고,
상기 하나 이상의 프레임 단편 중 상기 제1 프레임 단편을 수신한 후에, 상기 인그레스 포트들이 상기 이그레스 포트에 대해 저장후 전달 동작 모드에서 동작하는 방법.
제18항에 있어서, 상기 스위치는 적어도 부분적으로 하나 이상의 다른 프레임 단편을 전송하고,
하나 이상의 다른 프레임 단편은 상기 제2 프레임과 동일한 우선순위를 가지며,
상기 스위치는 상기 프레임 단편들에 포함되어 있는 각자의 정보에 적어도 부분적으로 기초하여 상기 프레임 단편들 사이를 적어도 부분적으로 구별하며, 상기 각자의 정보는 적어도 부분적으로 하나 이상의 각자의 흐름을 식별하는 방법.
제15항에 있어서, 회로 카드는 적어도 부분적으로 회로를 포함하고,
상기 회로 카드는 제1 호스트에 있는 회로 보드에 결합되며,
상기 회로 보드는 메모리 및 호스트 프로세서를 포함하고,
상기 회로는 하나 이상의 직접 메모리 액세스 동작을 통해 상기 메모리로부터 상기 페이로드를 적어도 부분적으로 수신하는 방법.
제15항에 있어서, 상기 방법은 또한, 적어도 부분적으로 하나 이상의 제어 프레임을 상기 의도된 수신자에게 발행함으로써, 적어도 부분적으로 상기 제1 프레임을 전송하는 것을 적어도 부분적으로 중단시키는 것을 통보하는 단계를 포함하고, 상기 하나 이상의 프레임 단편은 적어도 부분적으로 상기 하나 이상의 프레임 단편에 포함되어 있는 하나 이상의 사전 결정된 값에 의해 적어도 부분적으로 표시되며,
상기 하나 이상의 사전 결정된 값은 적어도 부분적으로 상기 하나 이상의 프레임 단편에서의 하나 이상의 순환 중복 검사(CRC) 필드에 포함되어 있으며, 상기 하나 이상의 사전 결정된 값은 상기 하나 이상의 프레임 단편에 대한 하나 이상의 틀린 CRC 값을 포함하고,
상기 하나 이상의 프레임 단편은 또한, 적어도 부분적으로 상기 하나 이상의 프레임 단편에 대한 하나 이상의 누적된 CRC 값을 포함하는 하나 이상의 다른 CRC 필드를 포함하는 방법.
제1항에 있어서, 상기 회로는 적어도 부분적으로 하나 이상의 제어 프레임을 상기 의도된 수신자에게 발행함으로써, 적어도 부분적으로 상기 제1 프레임을 전송하는 것을 적어도 부분적으로 중단시키는 것을 통보하고, 상기 하나 이상의 프레임 단편은 하나 이상의 사전 결정된 값에 의해 적어도 부분적으로 표시되며,
상기 하나 이상의 사전 결정된 값은
하나 이상의 순서 집합(ordered set); 및
하나 이상의 반전된 순환 중복 검사 값 중 적어도 하나를 포함하는 장치.