KR20130000244A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20130000244A
KR20130000244A KR1020110060830A KR20110060830A KR20130000244A KR 20130000244 A KR20130000244 A KR 20130000244A KR 1020110060830 A KR1020110060830 A KR 1020110060830A KR 20110060830 A KR20110060830 A KR 20110060830A KR 20130000244 A KR20130000244 A KR 20130000244A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
light
electrode layer
Prior art date
Application number
KR1020110060830A
Other languages
English (en)
Inventor
김소정
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110060830A priority Critical patent/KR20130000244A/ko
Publication of KR20130000244A publication Critical patent/KR20130000244A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 발광소자는, 지지부재와, 지지부재 상에 배치되는 제1 전극층과, 제1 전극층상에 배치되며 제1 반도체층, 제2 반도체층, 및 활성층을 포함하는 복수의 발광 구조물과, 발광 구조물 사이에 배치되는 절연층, 및 발광 구조물 상에 배치되는 제2 전극층을 포함하고, 절연층은 광 투과성을 갖게 형성된다.

Description

발광소자{Light emitting device}
실시예는 발광다이오드를 포함하는 발광소자에 관한 것이다.
LED(Light Emitting Diode; 발광 다이오드)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 점차 LED의 사용 영역이 넓어지고 있는 추세이다.
보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다. 이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.
이와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등에 요구되는 휘도가 높이지는 바, LED의 발광효율을 증가시키는 것이 중요하다.
실시예는 발광효율이 개선된 발광소자를 제공하는 데 있다.
실시예에 따른 발광소자는, 지지부재와, 지지부재 상에 배치되는 제1 전극층과, 제1 전극층상에 배치되며 제1 반도체층, 제2 반도체층, 및 활성층을 포함하는 복수의 발광 구조물과, 발광 구조물 사이에 배치되는 절연층, 및 발광 구조물 상에 배치되는 제2 전극층을 포함하고, 절연층은 광 투과성을 갖게 형성된다.
실시예에 따른 발광소자는 발광 구조물 사이에 투광성 절연층이 형성되어 활성층의 측면 발광이 가능해져서 발광 효율이 개선될 수 있다.
도 1a는 실시예에 따른 발광소자를 나타낸 도면,
도 1b는 실시예에 따른 발광소자의 평면도,
도 2는 실시예에 따른 발광소자를 나타낸 도면,
도 3은 실시예에 따른 발광소자를 나타낸 도면,
도 4는 실시예에 따른 발광소자를 나타낸 도면,
도 5는 실시예에 따른 발광소자를 나타낸 도면,
도 6은 실시예에 따른 발광소자를 나타낸 도면,
도 7은 실시예에 따른 발광소자를 나타낸 도면,
도 8a 내지 도 8e 는 실시예에 따른 발광소자를 제조하는 방법을 순서대로 나타낸 도면,
도 9a 내지 도 9d 는 실시예에 따른 발광소자를 제조하는 방법을 순서대로 나타낸 도면,
도 10a는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 사시도,
도 10b는 실시예에 따른 발광소자를 포함한 발광소자 패키지의 단면도,
도 11a는 실시예에 따른 발광소자를 포함하는 조명 시스템을 도시한 사시도,
도 11b은 도 11a의 조명 시스템의 C - C' 단면을 도시한 단면도,
도 12는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도, 그리고,
도 13은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
실시예에 대한 설명에서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴이나 타 구조물의 "위(on)"에, "아래(under)"에, 상측(upper)에, 또는 하측(lower)에 형성되는 것으로 기재되는 경우에 있어, "위(on)", "아래(under)", 상측(upper), 및 하측(lower)은 "직접(directly)" 또는 "다른 층, 또는 구조물을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다.
또한 각 층, 또는 구조물들간의 위치관계에 대한 설명은 본 명세서, 또는 본 명세서에 첨부되는 도면을 참조하도록 한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기와 면적은 실제크기나 면적을 전적으로 반영하는 것은 아니다.
도 1a 내지 1b를 참조하면, 발광소자(100)는 지지부재(110), 지지부재(110) 상에 배치되는 제1 반도체층(122), 활성층(124), 및 제2 반도체층(126)을 포함한 복수의 발광 구조물(120), 발광 구조물(120) 사이에 충진되는 절연층(130), 발광 구조물(120)과 절연층(130) 상에 형성되는 전류 확산층(140), 및 전극층(150)을 포함할 수 있다.
지지부재(110)는 광 투과성을 갖는 사파이어(Al2O3), GaN, SiC, ZnO, Si, GaP 그리고 GaAs 등의 재질을 포함할 수 있다. 또는, 지지부재(110)는 열전도성이 우수한 물질을 이용하여 형성할 수 있으며, 또한 전도성 물질로 형성할 수 있는데, 예를 들어 Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr 중에서 선택된 어느 하나로 형성하거나 둘 이상의 합금으로 형성할 수 있으며, 또는 전도성 세라믹으로 형성될 수 있고, 서로 다른 둘 이상의 물질을 적층하여 형성될 수도 있다. 또한 지지부재(110)은 Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 와 같은 캐리어 웨이퍼로 구현될 수 있다. 또한, 지지부재(110)은 단일층일 수 있고, 이중 구조 또는 그 이상의 다중 구조일 수 있다.
한편, 지지부재(110)는 발광소자(100)를 제조 후, 플립 칩 본딩(flip chip bonding) 방식과 같은 공정에 의해 열 전도성이 우수한 재질로 대체될 수 있으며, 이에 한정하지 아니한다.
한편, 지지부재(110)의 상면에는 광 추출 효율을 높이기 위해 PSS(PSS : Patterned SubStrate) 구조가 마련될 수 있다. 본 명세서에서 언급되는 지지부재 (110)는 PSS 구조를 가지거나, 또는 가지지 않을 수 있다.
한편, 지지부재(110) 상에는 지지부재(110)과 제1 반도체층(122) 간의 격자 부정합을 완화하고 반도체층이 용이하게 성장될 수 있도록 하는 버퍼층(미도시)이 위치할 수 있다. 버퍼층(미도시)은 예를 들어 저온 분위기에서 형성할 수 있으며, GaN, InN, AlN, AlInN, InGaN, AlGaN, 및 InAlGaN 과 같은 재질 중 선택할 수 있다.
버퍼층(미도시)은 지지부재(110)상에 다결정으로 성장할 수 있으며, 다결정으로 성장한 버퍼층(미도시)은 버퍼층(미도시)상에 성장하는 제1 반도체층(122)의 결정성을 향상시킬 수 있다.
한편, 지지부재(110) 상에는 제1 전극층(112)이 형성될 수 있으며, 제1 전극층(112)은 오믹층(ohmic layer)(미도시), 반사층(reflective layer)(미도시), 본딩층(bonding layer)(미도시) 중 적어도 한 층을 포함할 수 있다. 예를 들어 제1 전극층(112)은 오믹층/반사층/본딩층의 구조이거나, 오믹층/반사층의 적층 구조이거나, 반사층(오믹 포함)/본딩층의 구조일 수 있으나, 이에 대해 한정하지는 않는다. 예컨대, 제1 전극층(112)은 절연층상에 반사층 및 오믹층이 순차로 적층된 형태일 수 있다.
반사층(미도시)은 오믹층(미도시) 및 절연층(미도시) 사이에 배치될 수 있으며, 반사특성이 우수한 물질, 예를들어 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성되거나, 상기 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 또한 반사층(미도시)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다. 또한 반사층(미도시)을 발광 구조물(120)(예컨대, 제1 반도체층(122)과 오믹 접촉하는 물질로 형성할 경우, 오믹층(미도시)은 별도로 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
오믹층(미도시)은 발광 구조물(120)의 하면에 오믹 접촉되며, 층 또는 복수의 패턴으로 형성될 수 있다. 오믹층(미도시)은 투광성 전극층과 금속이 선택적으로 사용될 수 있으며, 예를 들어, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다. 오믹층(미도시)은 제1 반도체층(122)에 캐리어의 주입을 원활히 하기 위한 것으로, 반드시 형성되어야 하는 것은 아니다.
또한 제1 전극층(112)은 본딩층(미도시)을 포함할 수 있으며, 이때 본딩층(미도시)은 배리어 금속(barrier metal), 또는 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있으며 이에 한정하지 않는다.
제1 전극층(112) 상에는 복수의 발광 구조물(120)이 배치될 수 있으며, 복수의 발광 구조물(120)은 서로 이격되게 배치될 수 있다. 즉, 도 1a 및 도 1b 를 참조하면, 각각의 발광 구조물(120)은 서로 접촉하지 않도록 거리를 갖고 이격되게 배치될 수 있다. 따라서, 지지부재(110)와 후술하는 제2 전극층(150) 사이에는 수개의 발광 구조물(120)이 발광 기둥의 형태로 배치될 수 있다.
복수의 발광 구조물(120)은 제1 반도체층(122), 활성층(124), 및 제2 반도체층(126)을 포함할 수 있다.
버퍼층(미도시) 상에는 제1 반도체층(122) 및 제2 반도체층(126)이 위치할 수 있으며, 제1 반도체층(122)과 제2 반도체층(126) 사이에 활성층(124)이 위치할 수 있다.
제1 반도체층(122) 및 제2 반도체층(126) 중 하나는 p 형 반도체층이며, 하나는 n 형 반도체층일 수 있다.
예컨대, 제1 반도체층(122)이 n 형 반도체층일 경우, 활성층(124)에 전자를 제공할 수 있다. 제1 반도체층(122)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
또한, 제1 반도체층(122)아래에 언도프트 반도체층(미도시)을 더 포함할 수 있으나, 이에 대해 한정하지는 않는다. 언도프트 반도체층은 제1 반도체층(122)의 결정성 향상을 위해 형성되는 층으로, n형 도펀트가 도핑되지 않아 제1 반도체층(122)에 비해 낮은 전기전도성을 갖는 것을 제외하고는 제1 반도체층(122)과 같을 수 있다.
또한, 제2 반도체층(126)은 활성층(124)에 정공을 주입하도록 p형 반도체층으로 구현될 수 있다. 제2 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 활성층(124)과 제2 반도체층(126) 사이에 중간층(미도시)이 형성될 수 있으며, 중간층(미도시)은 제2 반도체층(126)으로부터 활성층(124)으로 주입되는 전자가 과잉 주입되는 것을 방지하는 전자 차단층(Electron blocking layer)일 수 있다. 중간층(140)은 큰 밴드갭을 가짐으로써, 제1 반도체층(126), 예를 들어, n형 반도체층으로부터 주입된 전자가 활성층(124) 을 지나 제2 반도체층(126), 예를 들어, p형 GaN층에 도달하여 정공주입효율을 저하시키는 것을 방지할 수 있다.
상기 제1 반도체층(122)과 제2 반도체층(126) 사이에는 활성층(124)이 형성될 수 있다. 활성층(124)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 단일 또는 다중 양자 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(124)이 양자우물구조로 형성된 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0 ≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 다중 양자우물구조를 갖을 수 있다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전성 클래드층(미도시)이 형성될 수 있다. 도전성 클래드층(미도시)은 AlGaN계 반도체로 형성될 수 있으며, 상기 활성층(124)의 밴드 갭보다는 큰 밴드 갭을 가질 수 있다.
상술한 제1 반도체층(122), 활성층(124) 및 제2 반도체층(126)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 제1 반도체층(122) 및 제2 반도체층(126) 내의 도전형 도펀트의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 복수의 반도체층은 다양한 도핑 농도 분포를 갖도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상술한 바와 같이 제1 반도체층(122)이 p형 반도체층으로 구현되고, 제2 반도체층(126)이 n형 반도체층으로 구현될 수 있으며, 제2 반도체층(126) 상에는 n형 또는 p형 반도체층을 포함하는 제3 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 발광 소자(100)는 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
발광 구조물(120) 사이에는 절연층(130)이 배치될 수 있다. 바람직하게는, 절연층(130)은 투광성을 갖는 물질일 수 있으며, 예컨대 SiO2, SI3N4, SIiO2 와 Si3N4 의 조합, 폴리아미드, ZrO2/SiO2, HfO2/SiO2 등이 포함될 수 있다. 이러한 절연층(130)은 예를 들어, 강화학기상증착법(PECVD), 스퍼터링 방법 등의 증착 방법이 사용될 수 있으며, 이에 한정하지 아니한다.
지재부재(110) 상에 수개의 발광 구조물(120)이 배치되며, 발광 구조물(120) 사이에 투광성을 갖는 절연층(130)이 배치됨에 따라서, 발광 구조물(120) 내의 활성층(124)에서 생성되는 광이 절연층(130)을 통해 측방향으로 진행할 수 있게 되어 발광소자(100)의 발광 효율이 개선될 수 있다.
바람직하게는, 절연층(130)이 배치되는 영역의 상부 면적은 발광소자(100)의 상부 면적의 10% 내지 50% 일 수 있다. 절연층(130)의 점유 면적이 10% 보다 작으면, 활성층(124)으로부터 생성된 광이 절연층(130)을 통해 측방향으로 진행하기 어려우며, 절연층(130)의 점유 면적이 50% 보다 크면 활성층(124)의 면적이 작아져서 발광 효율이 떨어질 수 있다.
발광 구조물(120) 및 절연층(130) 상에는 전류 확산층(140)이 형성될 수 있다.
바람직하게는, 전류 확산층(140)은 광 투과성을 갖는 투광성 전극층(140)일 수 있으며, 이에 한정하지 아니한다.
투광성 전극층(140)은 제2 반도체층(126), 및 절연층(130) 상에 형성될 수 있으며,ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있다. 투광성 전극층(140)이 형성됨으로써, 전류군집현상을 방지할 수 있다.
전류 확산층(140)상에는 제2 전극층(150)이 형성될 수 있으며, 제2 전극층(150)은 적어도 하나의 패드 또는/및 소정 패턴을 갖는 전극을 포함할 수 있다. 제2 전극층(150)은 전류 확산층(140) 상의 센터 영역, 외측 영역 또는 모서리 영역에 배치될 수 있으며, 이에 대해 한정하지는 않는다.
제2 전극층(150)은 전도성 물질, 예를들어 In, Co, Si, Ge, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, 및 WTi 중에서 선택된 금속 또는 합금을 이용하여 단층 또는 다층으로 형성될 수 있다.
도 2는 실시예에 따른 발광소자를 나타낸 도면이다.
도 2를 참조하면, 각각의 발광 구조물(220)에 포함된 활성층(224)은 서로 상이한 높이를 가질 수 있다. 도 2에서는 각각의 활성층(224)의 높이가 서로 상이하게 도시되었으나, 이에 한정하지 아니하며, 적어도 하나의 활성층(224)이 타 활성층(224)와 상이한 높이를 갖도록 형성될 수 있다.
활성층(224)이 서로 상이한 높이를 갖도록 형성됨에 따라서, 활성층(224)으로부터 생성되는 광의 생성 높이가 발광 구조물(220) 마다 상이하여 발광소자(200)의 측면 발광이 강화되며 발광소자(200)의 발광 효율이 개선될 수 있다.
도 3은 실시예에 따른 발광소자를 나타낸 도면이다.
도 3을 참조하면, 발광 구조물(320)의 높이 L2와 절연층(330)의 높이 L1 은 서로 상이할 수 있다. 한편, 도 3 에서는 발광 구조물(320)의 높이 L2 가 절연층(330)의 높이보다 높게 형성되었으나, 이에 한정하지 아니하며, 그 역도 가능하고, 또는 적어도 하나의 발광 구조물(320)은 절연층(330)보다 높게 형성되며 적어도 하나의 발광 구조물(320)은 절연층(330)보다 낮게 형성될 수 있다.
발광 구조물(320)과 절연층(330)의 높이가 상이하게 형성되어 발광 구조물(320)과 절연층(330)의 상면이 요철과 같은 구조를 갖게 형성됨으로써, 전류 확산층(340)과 발광 구조물(320) 및 절연층(330)의 접촉 면적이 증대되어 전류 확산층(340)과 발광 구조물(320) 및 절연층(330) 사이의 결합이 신뢰성있게 형성될 수 있으며, 아울러 발광소자(300)의 신뢰성이 향상될 수 있다.
도 4는 실시예에 따른 발광소자를 나타낸 도면이다.
도 4를 참조하면, 절연층(430)의 측면에는 광 추출 구조(460)가 형성될 수 있다.
광 추출 구조(460)는 절연층(430)의 측면의 일부 또는 전체 영역에 형성될 수 있다. 광 추출 구조(460)는 절연층(430)의 측면의 적어도 일 영역에 대해 에칭을 수행함으로써 형성될 수 있다. 상기 에칭 과정은 습식 또는/및 건식 에칭 공정을 포함하며, 에칭 과정을 거침에 따라서, 절연층(430)의 측면은 광 추출 구조(460)를 형성하는 러프니스를 포함하며, 러프니스는 랜덤한 크기로 불규칙하게 형성될 수 있다. 러프니스는 평탄하지 않는 상면으로서, 텍스쳐(texture) 패턴, 요철 패턴, 평탄하지 않는 패턴(uneven pattern) 중 적어도 하나를 포함할 수 있다.
러프니스는 측 단면이 원기둥, 다각기둥, 원뿔, 다각뿔, 원뿔대, 다각뿔대 등 다양한 형상을 갖도록 형성될 수 있으며, 바람직하게 뿔 형상을 포함한다.
한편, 상기 광추출구조(460)는 PEC(photo electro chemical) 등의 방법으로 형성될 수 있으며, 이에 한정하지 아니한다. 광추출구조(460)가 절연층(430)의 측면에 형성됨에 따라서 활성층(424)으로부터 생성된 빛이 절연층(430)의 측면으로부터 전반사되어 재흡수되거나 산란되는 것이 방지될 수 있으므로, 발광소자(400)의 광 추출 효율의 향상에 기여할 수 있다.
도 5 는 실시예에 따른 발광소자를 나타낸 도면이다.
도 5를 참조하면, 제2 전극층(550) 하부에는 삽입층(560)이 형성될 수 있다.
삽입층(560)은 적어도 일 영역이 제2 전극층(550)과 수직방향으로 중첩되게 배치될 수 있다. 한편, 도 5 에서는 삽입층(560)이 전류 확산층(540)의 내부에 형성되게 도시되었으나, 이에 한정하지 아니하며, 삽입층(560)은 제2 전극층(550)과 접하게 배치되거나 발광 구조물(520) 또는 절연층(530)과 접하게 배치될 수 있으며, 이에 한정하지 아니한다.
바람직하게는, 삽입층(560)은 전류 제한층(CBL : current blocking layer) 및 반사층 중 적어도 하나를 포함할 수 있다.
전류 제한층은, 전류가 제2 전극층(550)의 하부에 밀집되어 흐르는 전류군집현상을 방지하기 위해 형성된다. 이러한 전류제한층은 이산화규소(SiO2), 또는 이산화규소(SiO2)를 포함하는 산화알루미늄(Al2O3)으로 구성될 수도 있다.
반사층은, 활성층(524)으로부터 생성되어 상부로 진행하는 광이 제2 전극층(550)에 의해서 흡수되는 것을 방지하기 위해서 마련될 수 있다. 이러한 반사층은, Ag, Al 과 같은 반사율을 갖는 금속, 또는 굴절률이 서로 상이한 수개의 층으로 형성된 DBR(Distributed Bragg Reflector) 층일 수 있다.
제2 전극층(550)과 발광 구조물(520) 사이에 삽입층(560)이 형성되고 삽입층(560)이 반사층을 포함함으로써, 활성층(524)으로부터 생성되어 상부로 진행하는 광이 전극층(550)에 의해서 흡수되는 것이 방지될 수 있고, 따라서 발광소자(550)의 발광 효율이 개선될 수 있다.
또한, 삽입층(560)이 전류 제한층을 포함함으로써, 제2 전극층(550)을 통해 제공된 전류가 제2 전극층(550)의 하부 영역으로만 흐르는 것이 방지되고 넓은 경로로 흐를 수 있으며, 따라서 발광소자(100)의 발광 효율이 개선될 수 있다.
도 6 및 도 7은 실시예에 따른 발광소자를 나타낸 도면이다.
도 6은 수평형(lateral) 발광소자이며, 도 7 은 수직형(vertical) 발광소자를 나타낸다. 이하에서는 도 6 및 도 7을 참조하여 설명하되, 도 1 내지 도 5에서 설명한 내용과 중복되는 부분에 대해서는 생략하기로 한다.
도 6을 참조하면, 실시예에 따른 발광소자는, 지지부재(610)와, 지지부재(610) 상에 형성되는 제1 전극층(612)과, 제1 전극층(612) 상에 형성되며 제1 반도체층(622). 활성층(624). 및 제2 반도체층(626)을 포함한 복수의 발광 구조물(620)과, 발광 구조물(620) 사이에 충진되는 절연층(630)과, 발광 구조물(620) 및 절연층(630) 상에 형성되는 전류 확산층(640)과, 전류 확산층(640) 상에 형성되는 제2 전극층(650), 및 적어도 하나의 발광 구조물(620)이 식각되어 제1 반도체층(622)의 적어도 일 영역이 노출되고, 노출된 제1 반도체층(622)의 상면에 형성되는 제3 전극층(654)을 포함할 수 있다.
여기서, 제1 반도체층(622)의 일부가 노출되게 하는 방법은 소정의 식각 방법을 사용할 수 있으며, 이에 한정하지 아니한다. 또한, 식각방법은 습식 식각, 건식 식각방법을 사용할 수 있다.
한편, 각각의 발광 구조물(620)의 활성층(624)의 높이, 각각의 발광 구조물(620), 및 각각의 절연층(630)의 높이 및 삽입층(미도시), 광 추출 구조(미도시)에 관한 설명은 상술한 바와 같다.
도 7을 참조하면, 실시예에 따른 발광소자(700)는, 지지부재(710)와, 지지부재(710) 상에 형성되는 제1 전극층(720)과, 제1 전극층(720) 상에 형성되는 제1 반도체층(732). 활성층(734). 및 제2 반도체층(736)을 포함한 복수의 발광 구조물(730)과, 발광 구조물(730) 사이에 충진되는 절연층(740)과, 발광 구조물(730) 및 절연층(740) 상에 형성되는 전류 확산층(750)과, 전류 확산층(750) 상에 형성되는 제2 전극층(760)을 포함할 수 있다.
한편, 각각의 발광 구조물(730)의 활성층(724)의 높이, 각각의 발광 구조물(730), 및 각각의 절연층(740)의 높이 및 삽입층(미도시), 광 추출 구조(미도시)에 관한 설명은 상술한 바와 같다.
도 8a 내지 도 8e 는 실시예에 따른 발광소자의 제조방법을 순서대로 나타낸 도면이다.
먼저 도 8a 에 도시된 바와 같이 지지부재(810)를 마련한다. 지지부재(810)는 그 상면에 반도체층이 성장되는 성장 기판일 수 있으며,광 투과성을 갖는 사파이어(Al2O3), GaN, SiC, ZnO, Si, GaP 그리고 GaAs 등의 재질, 또는 금속, 및 금속 산화물, 세라믹 중 어느 하나를 포함할 수 있으며 이에 한정하지 아니한다.
다음으로, 도 8b 에 도시된 바와 같이 제1 전극층(812)및 반도체층을 형성하여 발광 구조물(820)을 형성한다. 한편, 도 8b 에서는 제1 반도체층(822)의 두께가 제2 반도체층(824)의 두께보다 두껍게 형성되었으나, 이에 한정하지 아니한다.
다음으로, 도 8c 에 도시된 바와 같이 발광 구조물(820)을 식각하여 발광 기둥과 같은 형태의 수개의 발광 구조물(820)을 형성한다. 이때, 식각 방법은 소정의 에칭 방법이 사용될 수 있으며, 이에 한정하지 아니한다.
다음으로, 도 8d 에 도시된 바와 같이 발광 구조물(820) 사이에 절연층(830)을 형성할 수 있다. 이때, 절연층(830)의 재질 및 절연층(830)의 형성 방법은 도 1 에 관한 설명에서 상술한 바와 같다.
이어서, 도 8e 에 도시된 바와 같이 절연층(830) 및 발광 구조물(820) 상에 전류 확산층(840) 및 제2 전극층(850)을 형성할 수 있다.
도 9a 내지 도 9d 는 실시예에 따른 발광소자의 제조방법을 순서대로 나타낸 도면이다. 단, 도 8a 내지 도 8e 에서 설명한 내용과 중복되는 부분에 대해서는 생략하기로 한다.
먼저 도 9a 에 도시된 바와 같이 지지부재(910)를 마련할 수 있으며, 다음으로 도 9b 에 도시된 바와 같이 제1 전극층(912) 및 수개의 발광 구조물(920)을 형성할 수 있다. 즉, 발광 구조물(920)은 도 8b 에서 설명한 바와 달리, 서로 이격되게 형성된 수개의 발광 구조물(920)이 소정의 에칭 공정이 없이 지지부재(910) 상에 형성될 수 있다.
이어서, 도 9c 에 도시된 바와 같이 발광 구조물(920) 사이에 절연층(930)을 충진하고, 도 9d 에 도시된 바와 같이 절연층(930) 및 발광 구조물(920) 상에 전류 확산층(940) 및 제2 전극층(950)을 형성할 수 있다.
도 10a 내지 도 10b 는 실시예에 따른 발광소자 패키지를 나타낸 사시도 및 단면도이다.
도 10a 내지 도 10b 를 참조하면, 발광소자 패키지(1000)는 캐비티(1020)가 형성된 몸체(1010), 몸체(1010)에 실장되는 제1 및 제2 리드 프레임(1040, 1050)과, 제1 및 제2 리드 프레임(1040, 1050)과 전기적으로 연결되는 발광소자(1030), 및 발광소자(1030)를 덮도록 캐비티(1020)에 충진되는 봉지재(미도시)를 포함할 수 있다.
몸체(1010)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 알루미늄(Al), 알루미늄 나이트라이드(AlN), 액정폴리머(PSG, photo sensitive glass), 폴리아미드9T(PA9T), 신지오택틱폴리스티렌(SPS), 금속 재질, 사파이어(Al2O3), 베릴륨 옥사이드(BeO), 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나로 형성될 수 있다. 몸체(1010)는 사출 성형, 에칭 공정 등에 의해 형성될 수 있으나 이에 대해 한정하지는 않는다.
몸체(1010)의 내면은 경사면이 형성될 수 있다. 이러한 경사면의 각도에 따라 발광소자(1030)에서 방출되는 광의 반사각이 달라질 수 있으며, 이에 따라 외부로 방출되는 광의 지향각을 조절할 수 있다.
광의 지향각이 줄어들수록 발광소자(1030)에서 외부로 방출되는 광의 집중성은 증가하고, 반대로 광의 지향각이 클수록 발광소자(1030)에서 외부로 방출되는 광의 집중성은 감소한다.
한편, 몸체(1010)에 형성되는 캐비티(1020)를 위에서 바라본 형상은 원형, 사각형, 다각형, 타원형 등의 형상일 수 있으며, 모서리가 곡선인 형상일 수도 있으나 이에 한정되는 것은 아니다.
발광소자(1030)는 제1 리드 프레임(1040) 상에 실장되며, 예를 들어, 적색, 녹색, 청색, 백색 등의 빛을 방출하는 발광소자 또는 자외선을 방출하는 UV(Ultra Violet) 발광소자일 수 있으나, 이에 대해 한정하지는 않는다. 또한, 발광소자(1030)는 한 개 이상 실장될 수 있다.
또한, 발광소자(1030)는 그 전기 단자들이 모두 상부 면에 형성된 수평형 타입(Horizontal type)이거나, 또는 상, 하부 면에 형성된 수직형 타입(Vertical type), 또는 플립 칩(flip chip) 모두에 적용 가능하다.
한편, 실시예에 따른 발광소자(1030)는 수개의 발광 구조물(미도시) 및 발광 구조물(미도시) 사이에 충진되는 절연층(미도시)을 포함하여, 발광소자(1030) 및 발광소자 패키지(1000)의 발광 효율이 개선될 수 있다.
봉지재(미도시)는 발광소자(1030)를 덮도록 캐비티(1020)에 충진될 수 있다.
봉지재(미도시)는 실리콘, 에폭시, 및 기타 수지 재질로 형성될 수 있으며, 캐비티(1020) 내에 충진한 후, 이를 자외선 또는 열 경화하는 방식으로 형성될 수 있다.
또한 봉지재(미도시)는 형광체를 포함할 수 있으며, 형광체는 발광소자(1030)에서 방출되는 광의 파장에 종류가 선택되어 발광소자 패키지(1000)가 백색광을 구현하도록 할 수 있다.
이러한 형광체는 발광소자(1030)에서 방출되는 광의 파장에 따라 청색 발광 형광체, 청록색 발광 형광체, 녹색 발광 형광체, 황녹색 발광 형광체, 황색 발광 형광체, 황적색 발광 형광체, 오렌지색 발광 형광체, 및 적색 발광 형광체중 하나가 적용될 수 있다.
즉, 형광체는 발광소자(1030)에서 방출되는 제1 빛을 가지는 광에 의해 여기 되어 제2 빛을 생성할 수 있다. 예를 들어, 발광소자(1030)가 청색 발광 다이오드이고 형광체가 황색 형광체인 경우, 황색 형광체는 청색 빛에 의해 여기되어 황색 빛을 방출할 수 있으며, 청색 발광 다이오드에서 발생한 청색 빛 및 청색 빛에 의해 여기 되어 발생한 황색 빛이 혼색됨에 따라 발광소자 패키지(1000)는 백색 빛을 제공할 수 있다.
이와 유사하게, 발광소자(1030)가 녹색 발광 다이오드인 경우는 magenta 형광체 또는 청색과 적색의 형광체를 혼용하는 경우, 발광소자(1030)가 적색 발광 다이오드인 경우는 Cyan형광체 또는 청색과 녹색 형광체를 혼용하는 경우를 예로 들 수 있다.
이러한 형광체는 YAG계, TAG계, 황화물계, 실리케이트계, 알루미네이트계, 질화물계, 카바이드계, 니트리도실리케이트계, 붕산염계, 불화물계, 인산염계 등의 공지된 형광체일 수 있다.
제1 및 제2 리드 프레임(1040, 1050)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P), 알루미늄(Al), 인듐(In), 팔라듐(Pd), 코발트(Co), 실리콘(Si), 게르마늄(Ge), 하프늄(Hf), 루테늄(Ru), 철(Fe) 중에서 하나 이상의 물질 또는 합금을 포함할 수 있다. 또한, 제1 및 제2 리드 프레임(1040, 1050)은 단층 또는 다층 구조를 가지도록 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 제2 리드 프레임(1040, 1050)은 서로 이격되어 서로 전기적으로 분리된다. 발광소자(1030)는 제1 및 제2 리드 프레임(1040, 1050)상에 실장되며, 제1 및 제2 리드 프레임(1040, 1050)은 발광소자(1030)와 직접 접촉하거나 또는 솔더링 부재(미도시)와 같은 전도성을 갖는 재료를 통해서 전기적으로 연결될 수 있다. 또한, 발광소자(1030)는 와이어 본딩을 통해 제1 및 제2 리드 프레임(1040, 1050)과 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다. 따라서 제1 및 제2 리드 프레임(1040, 1050)에 전원이 연결되면 발광소자(1030)에 전원이 인가될 수 있다. 한편, 수개의 리드 프레임(미도시)이 몸체(1010)내에 실장되고 각각의 리드 프레임(미도시)이 발광소자(1030)와 전기적으로 연결될 수 있으며, 이에 한정하지 아니한다.
실시 예에 따른 발광소자 패키지(1000)는 복수개가 기판 상에 어레이되며, 발광소자 패키지(1000)의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 11a 는 실시예에 따른 발광소자 패키지를 포함하는 조명장치를 도시한 사시도이며, 도 11b 는 도 11a 의 조명장치의 C-C' 단면을 도시한 단면도이다.
도 11a 및 도 11b 를 참조하면, 조명장치(1100)는 몸체(1110), 몸체(1110)와 체결되는 커버(630) 및 몸체(1110)의 양단에 위치하는 마감캡(650)을 포함할 수 있다.
몸체(1110)의 하부면에는 발광소자 모듈(1140)이 체결되며, 몸체(1110)는 발광소자 패키지(1144)에서 발생된 열이 몸체(1110)의 상부면을 통해 외부로 방출할 수 있도록 전도성 및 열발산 효과가 우수한 금속재질로 형성될 수 있다.
발광소자 패키지(1144)는 PCB(1142) 상에 다색, 다열로 실장되어 어레이를 이룰 수 있으며, 동일한 간격으로 실장되거나 또는 필요에 따라서 다양한 이격 거리를 가지고 실장될 수 있어 밝기 등을 조절할 수 있다. 이러한 PCB(1142)로 MPPCB(Metal Core PCB) 또는 FR4 재질의 PCB 등을 사용할 수 있다.
특히, 발광소자 패키지(1144)는 발광소자(미도시)를 포함하며 발광소자(미도시)는 활성층 수개의 발광 구조물(미도시) 및 발광 구조물(미도시) 사이에 충진되는 절연층(미도시)을 포함하여, 발광소자 패키지(1144) 및 조명장치(1100)의 발광 효율이 개선될 수 있다.
커버(1130)는 몸체(1110)의 하부면을 감싸도록 원형의 형태로 형성될 수 있으나, 이에 한정되지 않음은 물론이다.
커버(1130)는 내부의 발광소자 모듈(1140)을 외부의 이물질 등으로부터 보호한다. 또한, 커버(1130)는 발광소자 패키지(1144)에서 발생한 광의 눈부심을 방지하고, 외부로 광을 균일하게 방출할 수 있도록 확산입자를 포함할 수 있으며, 또한 커버(1130)의 내면 및 외면 중 적어도 어느 한 면에는 프리즘 패턴 등이 형성될 수 있다. 또한 커버(1130)의 내면 및 외면 중 적어도 어느 한 면에는 형광체가 도포될 수도 있다.
한편, 발광소자 패키지(1144)에서 발생한 광은 커버(1130)를 통해 외부로 방출되므로 커버(1130)는 광 투과율이 우수하여야 하며, 발광소자 패키지(1144)에서 발생한 열에 견딜 수 있도록 충분한 내열성을 구비하고 있어야 하는바, 커버(1130)는 폴리에틸렌 테레프탈레이트(Polyethylen Terephthalate; PET), 폴리카보네이트(Polycarbonate; PC) 또는 폴리메틸 메타크릴레이트(Polymethyl Methacrylate; PMMA) 등을 포함하는 재질로 형성되는 것이 바람직하다.
마감캡(1150)은 몸체(1110)의 양단에 위치하며 전원장치(미도시)를 밀폐하는 용도로 사용될 수 있다. 또한 마감캡(1150)에는 전원핀(1152)이 형성되어 있어, 실시예에 따른 조명장치(1100)는 기존의 형광등을 제거한 단자에 별도의 장치 없이 곧바로 사용할 수 있게 된다.
도 12 는 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다.
도 12 는 에지-라이트 방식으로, 액정표시장치(1200)는 액정표시패널(1210)과 액정표시패널(1210)로 빛을 제공하기 위한 백라이트 유닛(1270)을 포함할 수 있다.
액정표시패널(1210)은 백라이트 유닛(1270)으로부터 제공되는 광을 이용하여 화상을 표시할 수 있다. 액정표시패널(1210)은 액정을 사이에 두고 서로 대향하는 컬러 필터 기판(1212) 및 박막 트랜지스터 기판(1214)을 포함할 수 있다.
컬러 필터 기판(1212)은 액정표시패널(1210)을 통해 디스플레이되는 화상의 색을 구현할 수 있다.
박막 트랜지스터 기판(1214)은 구동 필름(1217)을 통해 다수의 회로부품이 실장되는 인쇄회로 기판(1218)과 전기적으로 접속되어 있다. 박막 트랜지스터 기판(1214)은 인쇄회로 기판(1218)으로부터 제공되는 구동 신호에 응답하여 인쇄회로 기판(1218)으로부터 제공되는 구동 전압을 액정에 인가할 수 있다.
박막 트랜지스터 기판(1214)은 유리나 플라스틱 등과 같은 투명한 재질의 다른 기판상에 박막으로 형성된 박막 트랜지스터 및 화소 전극을 포함할 수 있다.
백라이트 유닛(1270)은 빛을 출력하는 발광소자 모듈(1220), 발광소자 모듈(1220)로부터 제공되는 빛을 면광원 형태로 변경시켜 액정표시패널(1210)로 제공하는 도광판(1230), 도광판(1230)으로부터 제공된 빛의 휘도 분포를 균일하게 하고 수직 입사성을 향상시키는 다수의 필름(1250, 1266, 1264) 및 도광판(1230)의 후방으로 방출되는 빛을 도광판(1230)으로 반사시키는 반사 시트(1240)로 구성된다.
발광소자 모듈(1220)은 복수의 발광소자 패키지(1224)와 복수의 발광소자 패키지(1224)가 실장되어 어레이를 이룰 수 있도록 PCB기판(1222)을 포함할 수 있다.
특히, 발광소자 패키지(1224)는 발광소자(미도시)를 포함하며 발광소자(미도시)는 수개의 발광 구조물(미도시) 및 발광 구조물(미도시) 사이에 충진되는 절연층(미도시)을 포함하여, 발광소자 패키지(1224) 및 백라이트 유닛(1270)의 발광 효율이 개선될 수 있다.
한편, 백라이트 유닛(1270)은 도광판(1230)으로부터 입사되는 빛을 액정 표시 패널(1210) 방향으로 확산시키는 확산필름(1266)과, 확산된 빛을 집광하여 수직 입사성을 향상시키는 프리즘필름(1250)으로 구성될 수 있으며, 프리즘필름(1250)를 보호하기 위한 보호필름(1264)을 포함할 수 있다.
도 13 은 실시예에 따른 발광소자를 포함하는 액정표시장치의 분해 사시도이다. 다만, 도 12 에서 도시하고 설명한 부분에 대해서는 반복하여 상세히 설명하지 않는다.
도 13 은 직하 방식으로, 액정표시장치(1300)는 액정표시패널(1310)과 액정표시패널(1310)로 빛을 제공하기 위한 백라이트 유닛(1370)을 포함할 수 있다.
액정표시패널(1310)은 도 12에서 설명한 바와 동일하므로, 상세한 설명은 생략한다.
백라이트 유닛(1370)은 복수의 발광소자 모듈(1323), 반사시트(1324), 발광소자 모듈(1323)과 반사시트(1324)가 수납되는 하부 섀시(1330), 발광소자 모듈(1323)의 상부에 배치되는 확산판(1340) 및 다수의 광학필름(1360)을 포함할 수 있다.
발광소자 모듈(1323) 복수의 발광소자 패키지(1322)와 복수의 발광소자 패키지(1322)가 실장되어 어레이를 이룰 수 있도록 PCB기판(1321)을 포함할 수 있다.
특히, 발광소자 패키지(1322)는 발광소자(미도시)를 포함하며 발광소자(미도시)는 수개의 발광 구조물(미도시) 및 발광 구조물(미도시) 사이에 충진되는 절연층(미도시)을 포함하여, 발광소자 패키지(1322) 및 백라이트 유닛(1370)의 발광 효율이 개선될 수 있다.
반사 시트(1324)는 발광소자 패키지(1322)에서 발생한 빛을 액정표시패널(1310)이 위치한 방향으로 반사시켜 빛의 이용 효율을 향상시킨다.
한편, 발광소자 모듈(1323)에서 발생한 빛은 확산판(1340)에 입사하며, 확산판(1340)의 상부에는 광학 필름(1360)이 배치된다. 광학 필름(1360)은 확산 필름(1366), 프리즘필름(1350) 및 보호필름(1364)를 포함하여 구성될 수 있다.
한편, 실시예에 따른 발광소자는 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
또한, 이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
100 : 발광소자 110 : 지지부재
120 : 발광 구조물 130 : 절연층
460 : 광 추출 구조 560 : 삽입층

Claims (21)

  1. 지지부재;
    상기 지지부재 상에 배치되는 제1 전극층;
    상기 제1 전극층상에 배치되며 제1 반도체층, 제2 반도체층, 및 활성층을 포함하는 복수의 발광 구조물;
    상기 발광 구조물 사이에 배치되는 절연층; 및
    상기 발광 구조물 상에 배치되는 제2 전극층;을 포함하고,
    상기 절연층은 광 투과성을 갖는 발광소자.
  2. 제1항에 있어서.
    상기 복수의 발광 구조물은,
    서로 이격되게 형성되며, 상기 제1 전극층 및 상기 제2 전극층에 의해서 서로 전기적으로 연결되는 발광소자.
  3. 제1항에 있어서,
    상기 절연층의 상면 면적은,
    상기 발광소자의 상면 면적 대비 10 % 내지 50% 인 발광소자.
  4. 제1항에 있어서,
    상기 활성층과 상기 지지부재 사이의 거리는,
    적어도 두개의 서로 상이한 거리를 갖는 발광소자.
  5. 제1항에 있어서,
    상기 발광 구조물의 높이와 상기 절연층의 높이는,
    서로 상이한 발광소자.
  6. 제1항에 있어서,
    상기 발광 구조물 중 적어도 하나는,
    상기 절연층의 높이보다 높게 형성된 발광소자.
  7. 제1항에 있어서,
    상기 발광 구조물 중 적어도 하나는,
    상기 절연층의 높이보다 낮게 형성된 발광소자.
  8. 제1항에 있어서,
    상기 절연층은 발광소자의 측면을 형성하며,
    상기 측면에 형성된 광 추출 구조를 포함하는 발광소자.
  9. 제8항에 있어서,
    상기 광 추출 구조는 러프니스를 갖는 요철구조인 발광소자.
  10. 제1항에 있어서,
    상기 제1 전극층은,
    반사층, 오믹층, 및 본딩층 중 적어도 하나를 포함하는 발광소자.
  11. 제10항에 있어서,
    상기 반사층은,
    서로 상이한 굴절율을 갖는 수개의 층이 적층된 DBR 층을 포함하는 발광소자.
  12. 제1항에 있어서,
    상기 제1 전극층은,
    투광성 전극층을 포함하는 발광소자.
  13. 제1항에 있어서,
    상기 지지부재는,
    사파이어(Al2O3), GaN, ZnO, AlO, Si 중 적어도 하나를 포함하는 발광소자.
  14. 제13항에 있어서,
    상기 제1 반도체층은 상기 제1 전극층을 향하는 하면, 및 상기 제2 전극층을 향하는 상면을 포함하며,
    상기 활성층 및 상기 제2 반도체층의 일부가 제거되어 상기 제1 반도체층의 상면의 적어도 일 영역이 노출되고,
    상기 영역 상에 제3 전극층이 배치되는 발광소자.
  15. 제14항에 있어서,
    상기 제2 전극층과 상기 발광 구조물 사이에 배치된 투광성 전극층을 포함하는 발광소자.
  16. 제15항에 있어서,
    상기 제2 전극층과 상기 발광 구조물 사이에 배치된 삽입층을 포함하며,
    상기 삽입층은 하부의 활성층에서 생성된 빛을 반사하는 반사층, 및 전류 제한층 중 적어도 하나를 포함한 발광소자.
  17. 제16항에 있어서,
    상기 삽입층은, 상기 제2 전극층과 적어도 일 영역이 수직방향으로 중첩되게 배치된 발광소자.
  18. 제1항에 있어서,
    상기 지지부재는,
    Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt, Cr, Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, Ga2O3 중 적어도 하나를 포함하는 발광소자.
  19. 제18항에 있어서,
    상기 제2 전극층과 상기 발광 구조물 사이에 배치된 투광성 전극층을 포함하는 발광소자.
  20. 제19항에 있어서,
    상기 제2 전극층과 상기 발광 구조물 사이에 배치된 삽입층을 포함하며,
    상기 삽입층은 하부의 활성층에서 생성된 빛을 반사하는 반사층, 및 전류 제한층 중 적어도 하나를 포함한 발광소자.
  21. 제20항에 있어서,
    상기 삽입층은, 상기 전극층과 적어도 일 영역이 수직방향으로 중첩되게 배치된 발광소자.
KR1020110060830A 2011-06-22 2011-06-22 발광소자 KR20130000244A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110060830A KR20130000244A (ko) 2011-06-22 2011-06-22 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110060830A KR20130000244A (ko) 2011-06-22 2011-06-22 발광소자

Publications (1)

Publication Number Publication Date
KR20130000244A true KR20130000244A (ko) 2013-01-02

Family

ID=47833867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110060830A KR20130000244A (ko) 2011-06-22 2011-06-22 발광소자

Country Status (1)

Country Link
KR (1) KR20130000244A (ko)

Similar Documents

Publication Publication Date Title
US9343629B2 (en) Light emitting device
KR101762787B1 (ko) 발광소자, 발광소자 패키지 및 조명 시스템
JP2014150257A (ja) 発光素子
KR20130031932A (ko) 발광 소자
KR102075119B1 (ko) 발광소자
KR101907618B1 (ko) 발광소자
KR20120133836A (ko) 발광소자
KR101860318B1 (ko) 발광 소자
KR102035180B1 (ko) 발광소자
KR20130017357A (ko) 발광소자
KR101818753B1 (ko) 발광소자
KR101863732B1 (ko) 발광소자
KR101865405B1 (ko) 발광소자
KR20130013968A (ko) 발광소자
KR20120037772A (ko) 발광소자
KR20130025452A (ko) 발광 소자
KR101832165B1 (ko) 발광소자
KR20120045536A (ko) 발광소자 및 이의 제조방법
KR102065383B1 (ko) 발광소자
KR20130070283A (ko) 발광 소자
KR20130000244A (ko) 발광소자
KR101843731B1 (ko) 발광소자
KR101843726B1 (ko) 발광소자
KR20140029585A (ko) 발광소자
KR20130070660A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal