KR20120137393A - 패킷 처리 라인카드들에서의 에너지 소비를 감소시키기 위한 방법 - Google Patents

패킷 처리 라인카드들에서의 에너지 소비를 감소시키기 위한 방법 Download PDF

Info

Publication number
KR20120137393A
KR20120137393A KR1020127025393A KR20127025393A KR20120137393A KR 20120137393 A KR20120137393 A KR 20120137393A KR 1020127025393 A KR1020127025393 A KR 1020127025393A KR 20127025393 A KR20127025393 A KR 20127025393A KR 20120137393 A KR20120137393 A KR 20120137393A
Authority
KR
South Korea
Prior art keywords
traffic
packet
microprocessors
function
line card
Prior art date
Application number
KR1020127025393A
Other languages
English (en)
Other versions
KR101418271B1 (ko
Inventor
크리스티앙 도리즈
게오르그 포스트
Original Assignee
알까뗄 루슨트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 루슨트 filed Critical 알까뗄 루슨트
Publication of KR20120137393A publication Critical patent/KR20120137393A/ko
Application granted granted Critical
Publication of KR101418271B1 publication Critical patent/KR101418271B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 패킷 송신 네트워크의 패킷 처리 라인카드에서 에너지 소비를 감소시키기 위한 방법에 관한 것으로, 상기 패킷 처리 라인카드는 패킷 트래픽 처리를 목표로 한 복수의 마이크로프로세서들을 포함하고, 활성 마이크로프로세서들의 개수는 평균과 패킷 트래픽의 통계적 분포를 나타내는 파라미터를 포함하는 적어도 2개의 통계적 파라미터들의 반복되는 추정에 기초하여 트래픽 추정기의 연산의 함수로서 동적으로 조정된다.

Description

패킷 처리 라인카드들에서의 에너지 소비를 감소시키기 위한 방법{METHOD FOR REDUCING ENERGY CONSUMPTION IN PACKET PROCESSING LINECARDS}
본 발명은 패킷 기반 네트워크 분야에 관한 것이며, 보다 상세하게는 패킷 처리 라인카드들에 관한 것이다.
패킷 처리 라인 카드들은 네트워크 노드들에서 인터넷 프로토콜(IP: Internet Protocol) 레이어로부터 물리적인 레이어로, 다른 네트워크 레이어들에서 송신된 집계 데이터를 처리하는 데 사용된다.
이러한 프로세스는 패킷 전송 네트워크에서의 주요 에너지 소비를 나타내며, 상승 트래픽은 연산 및 냉각 비용을 증가시키기 쉽고, 라우터들의 신뢰성을 저하시킬 수도 있다.
또한, 다른 시간 스케일들에 있어서의 큰 변동에 대응하는 데이터 전송의 폭주적인 양태는 상기 패킷 처리 라인카드들의 치수화를 곤란하게 하여 오프-피크 트래픽 동안 에너지 낭비를 초래한다.
따라서, 패킷 처리 라인카드들의 에너지 소비를 감소시킬 수 있게 하는 해결책을 개발하는 것이 필수적이 되고 있다.
본 발명의 하나의 목적은 종래 기술의 상술한 단점들을 극복하고 종래 기술의 기존의 해결책들에 대한 대안책을 제공하여 네트워크 노드들의 패킷 처리 라인카드들에서의 에너지 소비의 감소를 제공하는 것이다.
패킷 송신 네트워크의 패킷 처리 라인카드에서 에너지 소비를 감소시키기 위한 방법으로서, 상기 패킷 처리 라인카드는 패킷 트래픽 처리를 목표로 한 복수의 마이크로프로세서들을 포함하고, 활성 마이크로프로세서들의 개수는 평균과 패킷 트래픽의 통계적 분포를 나타내는 파라미터를 포함하는 적어도 2개의 통계적 파라미터들의 반복되는 추정에 기초하여 트래픽 추정기의 연산의 함수로서 동적으로 조정되는 에너지 소비 감소 방법에 의해 달성된다.
본 발명의 다른 양태에 따르면, 패킷 트래픽의 통계적 분포를 나타내는 파라미터는 패킷 트래픽의 통계적 모멘트를 포함한다.
본 발명의 추가적인 양태에 따르면, 패킷 트래픽의 통계적 모멘트는 패킷 트래픽의 표준 편차를 포함한다.
본 발명의 추가적인 양태에 따르면, 패킷 트래픽의 통계적 분포를 나타내는 파라미터는 패킷 트래픽의 퀀타일(qunatile)을 포함한다.
본 발명의 다른 양태에 따르면, 반복되는 추정은 트래픽 추정기의 연산에 대한 복수의 시간 범위들을 사용하여 달성된다.
본 발명의 추가적인 양태에 따르면, 비활성 마이크로프로세서는 낮은 소비 모드로 설정된다.
본 발명의 추가적인 양태에 따르면, 활성 마이크로프로세서들의 구동 전압은 트래픽 추정기의 연산의 함수로 동적으로 조정된다.
본 발명의 다른 양태에 따르면, 활성 마이크로프로세서들의 클럭 속도는 트래픽 추정기의 연산의 함수로 동적으로 조정된다.
본 발명의 추가적인 양태에 따르면, 활성 마이크로프로세서들의 개수의 결정은 미리 정해진 서비스 품질(Quality of Service)을 준수하기 위해 마이크로프로세서들의 최대 부하를 고려한다.
본 발명의 다른 양태에 따르면, 마이크로프로세서의 비활성의 매우 짧은 기간들을 감소시키기 위하여, 마이크로프로세서를 비활성시키기 전에 지연이 도입된다.
본 발명의 추가적인 양태에 따르면, 패킷 트래픽은 패킷 흐름들을 포함하고, 상기 패킷 흐름들은 이들의 서비스 품질(QoS) 값의 함수로 소팅(sorting)되고, 혼잡의 경우에, 가장 중요한 흐름들이 마이크로프로세서들에 의해 우선 처리된다.
본 발명의 추가적인 양태에 따르면, 마이크로프로세서들은 패킷들의 특정 클래스들을 처리하여, 마이크로프로세서를 활성화 또는 비활성화시키는 결정이 상기 마이크로프로세서의 패킷 클래스-특정 구성을 고려한다.
본 발명의 다른 양태에 따르면, 공통 엔드-투-엔드(end-to-end) 흐름에 속하는 패킷들이 수신의 연대기 순서로 처리되도록 상기 패킷 처리 라인카드가 구성된다.
본 발명의 추가적인 양태에 따르면, 데이터 동기화가 공통 리소스들의 액세스의 규제에 의해 보장되도록 패킷 처리 라인카드가 구성된다.
또한, 본 발명은 패킷 처리 라인카드로서,
패킷 트래픽을 처리하도록 구성된 복수의 마이크로프로세서들,
패킷 트래픽을 감시하기 위한 수단,
평균과 패킷 트래픽의 통계적 분포를 나타내는 파라미터를 포함하는 적어도 2개의 통계적 파라미터들의 반복되는 추정의 함수로 트래픽 부하를 연산하도록 구성된 트래픽 추정기,
상기 트래픽 추정기에 의해 연산된 트래픽 부하 추정의 함수로 활성 마이크로프로세서들의 필요한 개수를 결정하도록 구성된 결정 수단, 및
결정 수단의 결정의 함수로 마이크로프로세서들을 활성화시키거나 비활성화시키도록 구성된 활성화 수단을 포함하는, 패킷 처리 라인카드에 관한 것이다.
본 발명의 다른 양태에 따르면, 패킷 처리 라인카드의 마이크로프로세서들의 개수는 평균과 패킷 트래픽의 통계적 분포를 나타내는 파라미터를 포함하는 적어도 2개의 통계적 파라미터들에 기초하고, 패킷 처리 라인카드(1)에 의해 처리되는 최대 트래픽을 고려하고, 전체 에너지 효율이 최대로 유지되는 선험적 트래픽 추정을 이용한 연산의 결과에 대응한다.
도 1은 본 발명에 따른 패킷 처리 라인카드의 도면.
도 2는 마이크로프로세서의 클럭 주파수의 함수인 마이크로프로세서의 구동 전압을 도시하는 다른 모델들의 플롯.
도 3은 다른 모델들에 대한, 마이크로프로세서들의 개수의 함수인 소비 감소 계수(전력 소비로 나누어진 정규화된 비트 처리 속도)의 플롯.
도 4는 다른 패킷-손실 확률들에 대한, 마이크로프로세서들의 개수의 함수인 용량 손실 계수(폭주 트래픽에 대한 정규화된 전체 패킷 처리 속도)의 플롯.
도 5는 다른 모델들에 대한, 마이크로프로세서들의 개수의 함수인 이득 계수(전력 소비로 나누어진 정규화된 패킷 처리 속도)의 플롯.
도 6은 통계 파라미터들의 함수인 활성 프로세서들의 최적 개수를 결정하는 데 사용되는 룩업 테이블의 일례의 도면.
도 7은 2개의 다른 트래픽 상황에 대응하는 2개의 라인카드 구성의 도면.
도 8은 처리되는 트래픽의 함수인 라인카드 전력 소비의 플롯.
본 발명의 실시예들은 복수의 마이크로프로세서들 중에서 패킷 처리 부하가 분산되도록, 감소된 처리 클럭 속도를 갖는 복수 또는 어레이의 마이크로프로세서들을 패킷 처리 라인카드들에서 사용하는 것에 관한 것이다.
이러한 해결책은 트래픽의 함수인 활성 마이크로프로세서들의 개수를 적합하게 하고 (그 제한된 처리 클럭 속도로 인한) 마이크로프로세서들의 전력 분산을 제한함으로써 에너지 소비를 감소시킬 수 있게 하며, 그에 따라 냉각 비용을 감소시킨다.
하지만, 상당한 에너지 소비 감소를 얻기 위해서는, 임의의 시간에서 트래픽의 함수인 마이크로프로세서들의 어레이 구성의 결정과 연관된 마이크로프로세서들의 필요한 개수의 결정이 필수적이다.
따라서, 본 발명의 실시예들은 활성화될 필요가 있는 마이크로프로세서 어레이의 개수를 동적으로 결정할 수 있게 하는 트래픽 추정기의 사용을 언급한다.
도 1은 패킷 처리 라인카드(1)의 구성의 일례를 나타내며, 여기에서 입력 패킷들(3)이 패킷 FIFO(First In First Out) 장비(5)에서 수신되고, 복수의 마이크로프로세서들(9)에 의해 달성되는 복수의 프로세스들을 거치는 데이터 교환 유닛(파이프라인 또는 버스 또는 스위치)(7)으로 송신된다. 상기 프로세스들은 라인카드를 통해 전달되는 패킷 흐름에 대한 정보를 포함하는 전용 룩업 테이블(11)을 판독하고 선택적으로 업데이트한다.
또한, 파이프라인(7)에서 처리된 패킷의 트래픽에 관한 통계 데이터가 트래픽 추정기(13)의 입력으로서 송신된다. 상기 추정기(13)에 의해 예측된 트래픽의 계산에 기초하여, 마이크로프로세서 스케줄러(15)는 작업 로직 툴들(17) 및 스위치들(19)을 통해 마이크로프로세서들(9)을 제어한다.
또한, 본 발명의 일 실시예에 따르면, 트래픽 추정기(13)는 스위치들(19)의 클럭 속도와 마이크로프로세서들(9)의 구동 전압을 직접 제어한다(점선으로 된 화살표 21 및 23으로 나타냄). 모든 프로세스들이 완료되었으면, 패킷들은 패킷 FIFO 장비(5)를 통해 데이터 교환 유닛(7)의 외부의 출력 패킷들(25)로서 그 착신지로 전달된다.
도 1에 나타낸 마이크로프로세서들(9)의 어레이는 4개의 마이크로프로세서들(9)을 포함하지만, 패킷 처리 라인카드(1)의 치수화에 의존하여 임의의 개수의 마이크로프로세서들(9)이 어레이 내에 집결될 수 있다. 또한, 적응 유닛들(추정기(13), 스케줄러(15), 스위치들(19)...)의 에너지 소비는 마이크로프로세서(9) 에너지 소비에 대해 무시할 수 있으므로, 라인카드(1)의 치수화(트래픽 조건의 선험적인 최악의 경우에 최소화된 전력 소비를 생성하기 위한 마이크로프로세서들의 최적 개수의 결정)는 마이크로프로세서들(9)의 소비에만 기초할 수 있다.
마이크로프로세서들(9)의 어레이를 이용하기 위한 첫번째 단계는 패킷 처리 라인카드(1)를 치수화하는 것이며, 즉, 이는 최적의 에너지 소비에 도달하기 위해 마이크로프로세서들(9)의 개수와 상기 마이크로프로세서들(9)의 용량을 결정하는 것이다.
본 발명의 실시예들에서, 이러한 치수화는 라인카드 설계의 단계에 대응하며, 트래픽 추정을 이용하고 본 명세서에서 설명되는 전력 소비의 모델들에 기초하여 선험적이고 통계적으로 달성된다:
마이크로프로세서(9)의 전력 소비는 아래와 같이 규정될 수 있다.
Figure pct00001
여기에서, k는 마이크로프로세서(9)의 상수이고, v는 클럭 주파수의 클럭 속도이고, V는 마이크로프로세서(9)의 구동 전압이다.
또한, γ 및 V는 이하의 모델 관계식에 의해 링크된다.:
Figure pct00002
여기에서, γ는 마이크로프로세서 기술에 의존하는 파라미터이고, Vmin 및 Vmax는 마이크로프로세서(9)에 대해 각각 최소 및 최대 구동 전압으로 기능하는 값들이며, vmin 및 vmax는 마이크로프로세서(9)에 대하여 각각의 전압 Vmin 및 Vmax에 대응하는 최대 클럭 속도로 기능하는 값들이다.
상술한 식의 hυ(υ) 함수는 γ 파라미터의 다른 값들에 대해 도 2에 나타내어진다. 상기 h 함수는, 활성 프로세서들의 개수가 결정된 경우에 마이크로프로세서들(9)의 최적의 클럭 속도 및 구동 전압을 결정하는 데 사용될 수 있다.
명목 클럭 속도 vmax에서 동작하는 단일 마이크로프로세서를 동일한 처리 용량에 대응하는
Figure pct00003
에 의해 규정되는 명목 클럭 속도 vn에서 동작하는 N개의 동일한 마이크로프로세서로 대체함으로써, 전력 소비 이득 G(전력 소비로 나누어진 정규화된 비트 속도임)가 아래에 의해 규정된다:
Figure pct00004
이러한 이득은 γ 파라미터의 다른 값들에 대해 도 3에 나타내어진다.
따라서, 도 3에 기초하여, 그 처리 용량이 복수의 마이크로프로세서들의 용량들의 합인 단일 마이크로프로세서 대신 복수의 동일한 마이크로프로세서들을 사용하는 것이 전체 에너지 소비를 감소시킬 수 있다는 것을 알 수 있다. 또한, 본 예에서 사용된 모델 파라미터들의 선택된 세트로 이득이 대략 6의 임계값을 초과할 수 없다는 것을 보여준다.
또한, 복수의 독립한 패킷 흐름들의 결집을 고려하고, 패킷 흐름들의 각각의 부분적인 결집의 속도 스토캐스틱(stochastic) 프로세스가 Gaussian 분포를 따른다는 것을 고려하면, 도달될 수 있는 처리 파이프라인 속도(Pr)는 Guerin의 법칙에 의해 아래와 같이 주어진다:
Figure pct00005
여기에서 P는 독립 패킷 흐름 결집들의 개수이고, μ 및 σ는 각각 패킷 흐름 결집 속도의 Gaussian 분포의 평균 및 표준 편차이고, α는 신뢰 계수이고, 그 값은 데이터 교환 유닛(7)(파이프라인)을 과부화시키지 않는 원하는 확률에 의존한다.
Guerin의 법칙은 통계적인 멀티플렉싱 효과, 즉, 다수의 흐름들의 결집이 전체 트래픽의 변동(흐름의 오프를 보상하는 흐름 피크)을 감쇠시킬 수 있게 하는 사실을 고려할 수 있게 한다는 것에 유의해야 한다.
따라서, 패킷 흐름 프로세스의 병렬화에 대응하는 복수의 마이크로프로세서들의 사용은 통계적 멀티플렉싱의 효율의 감소로 귀결된다. 실제로, 복수의 마이크로프로세서들의 병렬화의 경우에, 소정의 마이크로프로세서에 대한 결집된 흐름들의 개수가 감소되면, 통계적 멀티플렉싱의 효율도 감소된다. 단일 마이크로프로세서에 대한 효율의 이러한 감소는 속도 손실 계수 RLF에 의해 주어진다:
Figure pct00006
여기에서, N은 마이크로프로세서들의 개수이다.
데이터 교환 유닛(7) 또는 파이프라인을 과부하시키지 않는 원하는 다른 확률들에 대응하는, α 파라미터의 다른 값들에 대한 마이크로프로세서들의 개수의 함수인 이러한 속도 손실 계수 또는 정규화된 전체 패킷 처리 속도가 도 4에 도시된다. 플롯은 클럭 주파수 f에서의 단일 프로세서와 주파수 f/N에서의 N 프로세서들을 비교한다.
상술한 설명의 부분은, 필적하는 처리 용량을 갖는 복수의 마이크로프로세서들의 어레이에 의한 단일 마이크로프로세서의 교체는 한편으로는 (전력 소비 이득 G에 대응하는) 전력 소비의 감소로 귀결되고, 다른 한편으로는 (속도 손실 계수 RLF에 대응하는) 통계적인 멀티플렉싱의 효율의 손실로 귀결된다는 것을 보여준다. 따라서, 전체 에너지 소비를 최적화하기 위해서, 데이터 교환 유닛들 또는 파이프들에 기입할 때 통계적 멀티플렉싱으로 인한 손실을 고려하여, 양쪽 파라미터들 사이의 최적의 트레이드-오프에 대응하고, 패킷 당 에너지 소비의 최소화로 귀결되는 마이크로프로세서의 개수를 결정하는 것이 목적이다.
이러한 트레이드-오프는 아래의 식에 의해 규정되는 에너지 효율 이득 EEG의 최대화에 의해 규정될 수 있다:
Figure pct00007
10-8의 확률에 대응하는 α 파라미터와 γ 파라미터의 다른 값들에 대하여 마이크로프로세서의 개수의 함수인 이러한 에너지 효율 이득(전력 소비로 나누어진 정규화된 패킷 속도)의 표현이 도 5에 도시된다.
상술한 다른 표현으로부터, 에너지 효율의 최대화로 귀결되는 처리 트래픽의 함수인 최적의 병렬의 정도(또는 프로세서들의 개수)가 존재하며, 이 정도는 마이크로프로세서들의 기술적인 특성과 패킷 트래픽의 변동에 의존한다는 것을 알 수 있다.
따라서, 라인카드(1)가 처리할 것으로 생각되는 트래픽의 최대량을 고려하여(실제로는 최대 평균 및 최대 표준 편차를 고려하여), 마이크로프로세서들(9)의 개수의 관점에서의 최적의 치수화가 라인카드(1)의 에너지 소비를 최소화하도록 규정될 수 있다.
마이크로프로세서들의 특징 외에, 이러한 최적화의 어플리케이션은 상술한 실시예에서 평균 및 표준 편차인 처리되는 흐름들의 통계적 파라미터들의 지식을 필요로 한다.
처리되는 패킷 흐름들의 평균뿐만 아니라 표준 편차도 이용하는 이러한 방법의 사용은 마이크로프로세서들(9)의 최적화된 개수의 향상된 결정으로 귀결되는 보다 적은 데이터 경로들에서의 병렬화로 인한 통계적 멀티플렉싱의 손실을 고려할 수 있게 한다.
또한, 트래픽량의 함수인 마이크로프로세서들(9)의 최적의 개수의 결정은 그 컨셉션 프로세스 동안 라인카드(1)를 치수화하는 것뿐만 아니라 사용 중에 활성화될 필요가 있는 마이크로프로세서들(9)의 최적의 개수를 동적으로 결정하는 데에도 사용될 수 있으며, 비활성 마이크로프로세서들은 낮은 소비 모드 또는 슬립 모드로 설정되어 있다. 실제로, 에너지 소비를 더욱 감소시키기 위해서, 본 발명의 실시예들의 사상은, 에너지를 절약하기 위해서 트래픽이 피크 기간들에 대하여 감소될 때 휴지(idle) 마이크로프로세서들의 어레이를 비활성화시키는 것이다. 따라서, 이전의 식들에 기초하여, 도 1에 나타낸 트래픽 추정기(13)는 활성화될 필요가 있는 마이크로프로세서들(9)의 최적의 개수를 예측된 트래픽의 함수로 결정할 수 있다. 실제로, 패킷 비트 속도의 통계적 파라미터들(평균 및 표준 편차)은 마이크로프로세서들(9)의 활성화 또는 비활성화를 결정할 수 있게 하는 다양한 시점들에서 추정된다.
반복은 주기적일 수 있지만(예들 들어, 이러한 통계자료는 패킷 입력 바이트의 순간량의 10ms 측정들의 최후의 200으로부터 도출될 수 있고, 매 100 측정마다 업데이트될 수 있어, 마이크로프로세서 스케줄러(15)에 매 초 새로운 측정 메트릭을 기입함), 샘플 간격들도 시간에 따라 변할 수 있으며, 예를 들어 2개의 추정 사이의 지연은 큰 변동의 트래픽의 경우에 감소될 수 있다.
또한, 시간 간격의 선택은 트래픽이 갖는 속성, 예들 들면 소수의 또는 다수의 흐름들의 결집인지 여부에 의존할 수 있다. 노드에서 이용가능한 패킷 버퍼들의 사이즈도 간격의 사이즈에 영향을 미칠 수 있다.
통상적인 구현에서, m개의 연속적인 간격들 t1-t0, t2-t1...tm-tm -1에서 패킷 트래픽 b1, b2...bm이 감시된다. i=1...m에 있어서 순간 속도 ri=bi/(ti-ti -1)가 그 후에 연산되어 아래의 통계적 파라미터를 생성한다:
Figure pct00008
및
Figure pct00009
패킷 트래픽의 통계적 분포를 나타내는 다른 파라미터들 또는 메트릭들이 트래픽 추정기(13)에 의해 사용될 수 있다는 것에도 유의해야 한다. 이러한 메트릭들은 이하와 같이 규정되는 2차 이상의 통계적 모멘트들을 칭한다:
Figure pct00010
여기에서, p는 모멘트의 차수일 뿐만 아니라, 상술한 속도 샘플 세트들의 다른 시간 스케일들에서의 자기 상관이다. 퀀타일(quantile)들과 같은 메트릭들도 사용될 수 있고, 2(평균 및 표준 편차)보다 높은 메트릭들의 수가 필요에 따라 사용된다. 또한, 패킷 트래픽 측정의 시간적 상관이 추가적으로 사용될 수 있으며, 예들 들어 Hurst 파라미터를 포함하는 모델들을 사용하여 처리 부하의 보다 향상된 예측을 생성한다.
또한, 연산에 사용되는 메트릭들과는 독립적으로, 트래픽량의 함수로 활성화되는 마이크로프로세서들의 최적의 개수의 값들은, 연산 부하를 감소시키고 프로세스를 더욱 고속으로 하기 위해서, 도 1에 나타낸 패킷-전달 룩업 테이블들(11)과는 다른, 트래픽 추정 유닛(13)에 부착된 추가적인 리소스-계획 룩업 테이블(14)에 미리 계산되어 저장될 수 있다. 추가적인 룩업 테이블의 예가 도 6에 나타내어지며, 여기에서 최적의 마이크로프로세서들의 개수는 평균 및 표준 편차의 함수로 주어진다. 도 6의 예에서의 표준 편차에 대한 경우에서와 같이, 주로 메모리 사이즈를 감소시키기 위해서, 추가적인 룩업 테이블은 메트릭들의 모든 가능한 값들을 포함하지 않을 수 있다. 이 경우에, 연산된 값이 중간값(intermediate value)에 대응하는 경우(본 예에서는 σ=6), 원하는 값을 도출하기 위해 인터폴레이션이 실시된다. 따라서, 룩업 테이블(14)의 사이즈는 이용가능한 메모리와 인터폴레이션을 연산하는 처리 용량 사이의 트레이드-오프이다.
마이크로프로세서들(9)의 개수에 대해서와 동일한 방식으로, 활성 마이크로프로세서들의 (에너지 효율 방식의) 최적의 클럭 속도와 구동 전압이 패킷 트래픽의 통계적 파라미터들에 기초하여 결정될 수 있고, 추가적인 룩업 테이블에 저장될 수 있어, 트래픽 추정기(13) 또는 스케줄러(15)가 도 1에 나타낸 상기 클럭 속도와 구동 전압을 제어한다.
따라서, 트래픽의 동적인 추정은 미리 규정된 서비스 품질(QoS: quality of service)에 대한 합당한 개수의 마이크로프로세서를 활성화시킬 수 있게 하여, 각 프로세서에 대한 작업 부하가 너무 크거나 너무 작지 않다.
16개의 마이크로프로세서들의 어레이에 대해 도 7에 나타낸 바와 같이, 트래픽이 라인카드들의 전체 용량의 80%에 대응한다면, 20%의 마이크로프로세서들(9)과 대응하는 메모리들(예를 들어 판독 전용 메모리)(10)이 슬립 모드로 설정된다(도면의 a 부분). 이러한 비활성화는 마이크로프로세서의 클럭 속도를 제로로 설정함으로써 달성될 수 있다. 트래픽이 전체 용량의 30%로 하강한다면, 마이크로프로세서들의 70%가 슬립 모드로 설정된다(도면의 b 부분).
따라서, 라인카드의 전체 소비는 도 8에 나타낸 바와 같이 트래픽의 함수로 계단의 단계들로서 변동하고, 단계는 마이크로프로세서의 활성화에 대응한다.
또한, 마이크로프로세서들의 어레이는, 이하의 제약이 준수되는 것으로 구성되어야 한다:
- 공통 엔드-투-엔드(common end-to-end) 흐름에 속하는 패킷들은 순서대로 처리되어야 한다. 이러한 제약은 동일한 마이크로프로세서에서 해시값의 사용에 의해 검출된 공통 흐름의 패킷들을 처리함으로써 준수될 수 있으며, 마이크로프로세서의 활성화 또는 비활성화의 경우에는 패킷들을 이웃 마이크로프로세서로/로부터 리라우팅(re-routing)함으로써 준수될 수 있다.
- (라우팅 테이블들과 같이) 공유된 공통 리소스들을 동시에 판독 및 업데이트하는 것은 회피되어야 한다. 소정의 마이크로프로세서에 의해 판독 또는 업데이트하는 동안 다른 마이크로프로세서들로의 리소스 액세스는 락킹(locking)되어야 한다. 이러한 제약들은 본 기술 분야에서 잘 알려진 바와 같이 멀티-코어, 멀티-태스크 시스템에서 처리될 수 있지만, 리소스로의 액세스 전에 대기 시간으로 인한 처리에서의 지연을 도입할 수도 있다. 전체 패킷 처리 전력에서의 관련된 손실은 트래픽 변동으로 인한 손실보다는 작은 것으로 고려되며, 통계적 트래픽 모델의 일부로서 고려될 수 있다.
- 수요의 폭주 시에, 웨이크-업(wake-up) 지연은, 야기된 네트워크 지연이 미리 정해진 서비스 품질(QoS: Quality of Service)을 준수하도록 짧아야만 한다. 따라서, 매우 짧은 비활성화 주기들을 (에너지를 절약하는 데 기여하지 않으면서 지연을 야기하는 것을) 방지하기 위해 마이크로프로세서의 비활성화 전에 지연이 도입된다.
- 병렬 스트림들로 트래픽을 분리하는 것은 감소된 통계적 멀티플렉싱 효율로 인한 보다 높은 대역폭 보유를 필요로 하며: 이러한 대역폭 할당은 본 발명의 트래픽 추정 유닛(13)의 의도이다.
또한, 본 발명의 실시예에 따르면, 패킷 트래픽은 패킷 클래스들로 분할되고, 마이크로프로세서들이 특수화되어 (특정의 포워딩(forwarding)/큐잉(queuing)/드롭핑(dropping) 알고리즘을 이용하여) 패킷의 특정 클래스를 처리한다.
이러한 구성으로, 마이크로프로세서들의 클래스 사양이 마이크로프로세서들의 활성화 및 비활성화를 결정하는 데 고려된다.
추가적인 실시예에 따르면, 패킷 라인카드의 혼잡의 경우에, 패킷 흐름들은 이들의 서비스 품질(QoS: quality-of-service) 값에 따라 소팅되어, 가장 중요한 흐름들이 우선 처리된다.
따라서, 본 발명에서는 패킷 라인카드(1)의 단일 마이크로프로세서를 마이크로프로세서들(9)의 어레이로 교체함으로써, 정확한 트래픽 추정기(13)의 사용에 의해 상기 어레이의 동적 구성(마이크로프로세서들의 어레이의 활성화 및 비활성화)뿐만 아니라 치수화도 최적화된다. 상기 추정기(13)는 복수의 마이크로프로세서들의 사용으로 인한 통계적 멀티플렉싱의 감소를 고려하면서 패킷 트래픽을 나타내는 다른 통계적 파라미터들의 함수인 처리 부하를 결정한다. 이러한 트래픽 분석은 트래픽의 양에 대한 처리 용량을 동적으로 조정할 수 있게 하여, 패킷 처리 라인카드(1)의 전체 에너지 소비의 상당한 감소로 귀결된다.

Claims (16)

  1. 패킷 송신 네트워크의 패킷 처리 라인카드(1)에서 에너지 소비를 감소시키기 위한 방법으로서,
    상기 패킷 처리 라인카드(1)는 패킷 트래픽 처리를 목표로 한 복수의 마이크로프로세서들(9)을 포함하고,
    활성 마이크로프로세서들(9)의 개수는 평균과 상기 패킷 트래픽의 통계적 분포를 나타내는 파라미터를 포함하는 적어도 2개의 통계적 파라미터들의 반복되는 추정에 기초하여 트래픽 추정기(13)의 연산의 함수로서 동적으로 조정되는, 에너지 소비 감소 방법.
  2. 제 1 항에 있어서,
    상기 패킷 트래픽의 통계적 분포를 나타내는 파라미터는 상기 패킷 트래픽의 통계적 모멘트를 포함하는, 에너지 소비 감소 방법.
  3. 제 2 항에 있어서,
    상기 패킷 트래픽의 통계적 모멘트는 상기 패킷 트래픽의 표준 편차를 포함하는, 에너지 소비 감소 방법.
  4. 제 1 항에 있어서,
    상기 패킷 트래픽의 통계적 분포를 나타내는 파라미터는 상기 패킷 트래픽의 퀀타일(qunatile)을 포함하는, 에너지 소비 감소 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 반복되는 추정은 상기 트래픽 추정기의 연산에 대한 복수의 시간 범위들을 사용하여 달성되는, 에너지 소비 감소 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    비활성 마이크로프로세서(9)는 낮은 소비 모드로 설정되는, 에너지 소비 감소 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 활성 마이크로프로세서들(9)의 구동 전압은 상기 트래픽 추정기(13)의 연산의 함수로 동적으로 조정되는, 에너지 소비 감소 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 활성 마이크로프로세서들(9)의 클럭 속도는 상기 트래픽 추정기(13)의 연산의 함수로 동적으로 조정되는, 에너지 소비 감소 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 활성 마이크로프로세서들(9)의 개수의 결정은 미리 정해진 서비스 품질(QoS: Quality of Service)을 준수하기 위해 상기 마이크로프로세서들(9)의 최대 부하를 고려하는, 에너지 소비 감소 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    마이크로프로세서(9)의 비활성의 매우 짧은 기간들을 감소시키기 위하여, 상기 마이크로프로세서(9)를 비활성시키기 전에 지연이 도입되는, 에너지 소비 감소 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 패킷 트래픽은 패킷 흐름들을 포함하고, 상기 패킷 흐름들은 이들의 서비스 품질 값의 함수로 소팅(sorting)되고, 혼잡의 경우에, 가장 중요한 흐름들이 상기 마이크로프로세서들(9)에 의해 우선 처리되는, 에너지 소비 감소 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 마이크로프로세서들(9)은 패킷들의 특정 클래스들을 처리하여, 마이크로프로세서(9)를 활성화 또는 비활성화시키는 결정이 상기 마이크로프로세서(9)의 패킷 클래스-특정 구성을 고려하는, 에너지 소비 감소 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    공통 엔드-투-엔드(end-to-end) 흐름에 속하는 패킷들이 수신의 연대기 순서로 처리되도록 상기 패킷 처리 라인카드(1)가 구성되는, 에너지 소비 감소 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    데이터 동기화가 공통 리소스들의 액세스의 규제에 의해 보장되도록 상기 패킷 처리 라인카드(1)가 구성되는, 에너지 소비 감소 방법.
  15. 패킷 처리 라인카드(1)로서,
    패킷 트래픽을 처리하도록 구성된 복수의 마이크로프로세서들(9);
    상기 패킷 트래픽을 감시하기 위한 수단;
    평균과 상기 패킷 트래픽의 통계적 분포를 나타내는 파라미터를 포함하는 적어도 2개의 통계적 파라미터들의 반복되는 추정의 함수로 트래픽 부하를 연산하도록 구성된 트래픽 추정기(13);
    상기 트래픽 추정기(13)에 의해 연산된 트래픽 부하 추정의 함수로 활성 마이크로프로세서들(9)의 필요한 개수를 결정하도록 구성된 결정 수단; 및
    상기 결정 수단의 결정의 함수로 상기 마이크로프로세서들(9)을 활성화시키거나 비활성화시키도록 구성된 활성화 수단을 포함하는, 패킷 처리 라인카드.
  16. 제 15 항에 있어서,
    상기 패킷 처리 라인카드의 마이크로프로세서들의 개수는 상기 평균과 상기 패킷 트래픽의 통계적 분포를 나타내는 파라미터를 포함하는 적어도 2개의 통계적 파라미터들에 기초하고, 상기 패킷 처리 라인카드(1)에 의해 처리되는 최대 트래픽을 고려하고, 전체 에너지 효율이 최대로 유지되는 선험적 트래픽 추정을 이용한 연산의 결과에 대응하는, 패킷 처리 라인카드.
KR1020127025393A 2010-03-31 2011-03-25 패킷 처리 라인카드들에서의 에너지 소비를 감소시키기 위한 방법 KR101418271B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10290171.7A EP2372962B1 (en) 2010-03-31 2010-03-31 Method and system for reducing energy consumption in packet processing linecards
EP10290171.7 2010-03-31
PCT/EP2011/054591 WO2011120879A1 (en) 2010-03-31 2011-03-25 Method for reducing energy consumption in packet processing linecards

Publications (2)

Publication Number Publication Date
KR20120137393A true KR20120137393A (ko) 2012-12-20
KR101418271B1 KR101418271B1 (ko) 2014-07-11

Family

ID=42320990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127025393A KR101418271B1 (ko) 2010-03-31 2011-03-25 패킷 처리 라인카드들에서의 에너지 소비를 감소시키기 위한 방법

Country Status (7)

Country Link
US (1) US9001658B2 (ko)
EP (1) EP2372962B1 (ko)
JP (1) JP5553933B2 (ko)
KR (1) KR101418271B1 (ko)
CN (1) CN102823206B (ko)
TW (1) TWI499242B (ko)
WO (1) WO2011120879A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9210039B2 (en) 2012-05-10 2015-12-08 Intel Corporation Generating and/or receiving at least one packet to facilitate, at least in part, network path establishment
CN106789751B (zh) * 2012-05-10 2020-07-28 英特尔公司 基于资源可用性的网络路由
WO2014032254A1 (zh) * 2012-08-30 2014-03-06 华为终端有限公司 一种控制中央处理器的方法和装置
EP2725450A4 (en) 2012-08-30 2015-07-08 Huawei Device Co Ltd METHOD AND DEVICE FOR CONTROLLING A CENTRAL UNIT
US10069683B2 (en) 2013-09-27 2018-09-04 Nxp Usa, Inc. Apparatus for optimising a configuration of a communications network device
US20150261721A1 (en) * 2014-03-13 2015-09-17 Lantiq Deutschland Gmbh Flow control between processing devices
CN104978604B (zh) * 2014-04-04 2019-09-17 中国移动通信集团福建有限公司 一种基于业务能力模型的模拟仿真方法和装置
CN108833299B (zh) * 2017-12-27 2021-12-28 北京时代民芯科技有限公司 一种基于可重构交换芯片架构的大规模网络数据处理方法
CN109410850B (zh) * 2018-12-24 2021-02-12 惠科股份有限公司 一种过驱动亮度值查找表的调试方法、使用方法和显示面板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312892C (zh) * 1999-06-30 2007-04-25 倾向探测公司 用于监控网络流量的方法和设备
US7149795B2 (en) * 2000-09-18 2006-12-12 Converged Access, Inc. Distributed quality-of-service system
US7382787B1 (en) * 2001-07-30 2008-06-03 Cisco Technology, Inc. Packet routing and switching device
US7256505B2 (en) * 2003-03-05 2007-08-14 Microstrain, Inc. Shaft mounted energy harvesting for wireless sensor operation and data transmission
US20030236995A1 (en) * 2002-06-21 2003-12-25 Fretwell Lyman Jefferson Method and apparatus for facilitating detection of network intrusion
US7219249B1 (en) * 2002-12-03 2007-05-15 The Research Foundation Of State University Of New York System and method for reducing power requirements of microprocessors through dynamic allocation of datapath resources
US7742757B2 (en) * 2003-10-14 2010-06-22 At&T Mobility Ii Llc Location announcement for mobile devices
US7610497B2 (en) * 2005-02-01 2009-10-27 Via Technologies, Inc. Power management system with a bridge logic having analyzers for monitoring data quantity to modify operating clock and voltage of the processor and main memory
ATE441140T1 (de) * 2005-02-15 2009-09-15 Abb Research Ltd Diagnoseeinrichtung für ein prozesssteuersystem
US8228818B2 (en) * 2005-06-24 2012-07-24 At&T Intellectual Property Ii, Lp Systems, methods, and devices for monitoring networks
JP4825580B2 (ja) * 2005-09-05 2011-11-30 アラクサラネットワークス株式会社 ネットワーク接続装置の消費電力低減方法及び装置
US7739470B1 (en) * 2006-10-20 2010-06-15 Emc Corporation Limit algorithm using queue depth to control application performance
US7844839B2 (en) * 2006-12-07 2010-11-30 Juniper Networks, Inc. Distribution of network communications based on server power consumption
US8014280B2 (en) * 2007-09-28 2011-09-06 Qualcomm Incorporated Admission control based on QoS performance in a wireless communication network
JP5206040B2 (ja) * 2008-03-13 2013-06-12 日本電気株式会社 パケット処理装置、省電力装置及び電源供給方法
WO2009124069A1 (en) * 2008-04-02 2009-10-08 Marvell World Trade Ltd. Reduced power transmission
US7912082B2 (en) * 2008-06-09 2011-03-22 Oracle America, Inc. Shared virtual network interface
US8031612B2 (en) * 2008-09-11 2011-10-04 Intel Corporation Altering operation of a network interface controller based on network traffic
US8589329B2 (en) * 2009-07-10 2013-11-19 Alcatel Lucent Method and apparatus for incremental tracking of multiple quantiles

Also Published As

Publication number Publication date
EP2372962B1 (en) 2017-08-16
EP2372962A1 (en) 2011-10-05
CN102823206A (zh) 2012-12-12
WO2011120879A1 (en) 2011-10-06
KR101418271B1 (ko) 2014-07-11
JP2013524596A (ja) 2013-06-17
JP5553933B2 (ja) 2014-07-23
TW201218691A (en) 2012-05-01
CN102823206B (zh) 2016-04-13
US20130039204A1 (en) 2013-02-14
US9001658B2 (en) 2015-04-07
TWI499242B (zh) 2015-09-01

Similar Documents

Publication Publication Date Title
KR101418271B1 (ko) 패킷 처리 라인카드들에서의 에너지 소비를 감소시키기 위한 방법
Wang et al. Carpo: Correlation-aware power optimization in data center networks
EP1430642B1 (en) Method and system for congestion avoidance in packet switching devices
Carpio et al. DiffFlow: Differentiating short and long flows for load balancing in data center networks
WO2015023191A1 (en) Power balancing to increase workload density and improve energy efficiency
EP2670085B1 (en) System for performing Data Cut-Through
Shi et al. An openflow-based load balancing strategy in SDN
WO2011029358A1 (zh) 报文调度方法和装置
EP1065833B1 (en) Method and apparatus for managing communications between nodes in a bi-directional ring network
JP2009253481A (ja) パケット転送装置
WO2018004978A1 (en) Technologies for adaptive routing using network traffic characterization
Liang et al. Effective idle_timeout value for instant messaging in software defined networks
De Pellegrini et al. Blind, adaptive and robust flow segmentation in datacenters
EP3425862B1 (en) Automatically cycling among packet traffic flows subjecting them to varying drop probabilities in a packet network
Bolla et al. Energy-aware load balancing for parallel packet processing engines
US20180199292A1 (en) Fabric Wise Width Reduction
Di Tacchio et al. Cross-layer optimization of big data transfer throughput and energy consumption
Zhang et al. A Dynamic Flow Table Management Method Based on Real-time Traffic Monitoring
JP2014131339A (ja) ネットワーク中継装置
Karpowicz On the design of energy-efficient service rate control mechanisms: Cpu frequency control for linux
JP2014103439A (ja) 通信装置、通信システム、通信装置の制御方法及び通信装置の制御プログラム
Yang et al. Traffic Management for Distributed Machine Learning in RDMA-enabled Data Center Networks
Song et al. Fine-grained power scaling algorithms for energy efficient routers
Sampath Kumar A Real and Accurate Data Traffic Control in Wireless Sensor Networks Using CSMA Model
Joshi et al. Power and buffer overflow optimization in wireless sensor nodes

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 5