KR20120130938A - Light emitting device including a graphene pattern layer and method of manufacturing the same - Google Patents

Light emitting device including a graphene pattern layer and method of manufacturing the same Download PDF

Info

Publication number
KR20120130938A
KR20120130938A KR1020110049016A KR20110049016A KR20120130938A KR 20120130938 A KR20120130938 A KR 20120130938A KR 1020110049016 A KR1020110049016 A KR 1020110049016A KR 20110049016 A KR20110049016 A KR 20110049016A KR 20120130938 A KR20120130938 A KR 20120130938A
Authority
KR
South Korea
Prior art keywords
graphene
layer
pattern layer
light emitting
emitting device
Prior art date
Application number
KR1020110049016A
Other languages
Korean (ko)
Other versions
KR101835004B1 (en
Inventor
박성수
윤대호
이문상
강봉균
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020110049016A priority Critical patent/KR101835004B1/en
Publication of KR20120130938A publication Critical patent/KR20120130938A/en
Application granted granted Critical
Publication of KR101835004B1 publication Critical patent/KR101835004B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A light emitting device including a graphene pattern layer and a manufacturing method thereof are provided to improve the external quantum efficiency and to prevent total internal reflection of the light emitting device by using graphene as an electrode. CONSTITUTION: A first semiconductor layer(30) is formed on a substrate. An active layer is formed on the first semiconductor layer. A second semiconductor layer(50) is arranged on the active layer. A graphene pattern layer(60) is arranged on the second semiconductor layer. A polymer pattern layer is formed on the graphene pattern layer.

Description

그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법{Light emitting device including a graphene pattern layer and method of manufacturing the same}Light emitting device including a graphene pattern layer and a method for manufacturing the light emitting device including a graphene pattern layer and method of manufacturing the same

그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법에 관한 것이다. 더 상세하게는 그래핀 패턴층을 전극층으로 사용하고, 그래핀 패턴층의 패턴에 의해서 발광 소자의 외부 양자 효율을 향상시킬 수 있는 발광 소자 및 그 제조 방법에 관한 것이다.A light emitting device including a graphene pattern layer and a method of manufacturing the same. More specifically, the present invention relates to a light emitting device capable of improving an external quantum efficiency of a light emitting device by using a graphene pattern layer as an electrode layer, and a pattern of the graphene pattern layer, and a manufacturing method thereof.

발광 다이오드(Light emitting diode, LED)와 같은 발광 소자는 반도체의 pn 접합에서 전자와 정공의 재결합을 통해서 발광원을 구성하여, 다양한 색의 빛을 구현할 수 있는 반도체 소자를 말한다. 이와 같은 발광 소자는 수명이 길고, 소형화 및 경량화가 가능하며, 빛의 지향성이 우수하여 저전압 구동이 가능하다. 또한, 이러한 발광 소자는 충격 및 진동에 강하고, 예열 시간과 복잡한 구동이 필요하지 않으며, 다양한 형태로 패키징할 수 있어 다양한 용도로 적용이 가능하다. A light emitting device such as a light emitting diode (LED) refers to a semiconductor device capable of realizing various colors of light by forming a light emitting source through recombination of electrons and holes in a pn junction of a semiconductor. Such a light emitting device has a long lifespan, can be downsized and lightweight, and has low light driving because of excellent light directivity. In addition, the light emitting device is resistant to shock and vibration, does not require preheating time and complicated driving, and can be packaged in various forms, and thus it is applicable to various uses.

그러나, 반도체 발광 소자 특히, 질화물 반도체 발광 소자는 낮은 광 추출 효율은 보이는데, 이는 질화 갈륨(굴절률 약 2.5)과 빛이 방출되는 공기(굴절률 약 1.0) 사이의 큰 굴절률 차이에 의해서, 발광 소자에서 발생된 빛의 상당 부분이 외부로 방출되지 않고 전반사되어 소멸되기 때문이다. 따라서, 발광 소자의 광 추출 효율을 높이기 위한 연구가 진행되고 있다.However, semiconductor light emitting devices, in particular nitride semiconductor light emitting devices, exhibit low light extraction efficiency, which occurs in light emitting devices due to a large difference in refractive index between gallium nitride (refractive index of about 2.5) and air from which light is emitted (refractive index of about 1.0). This is because a large part of the light is totally reflected and extinguished without being emitted to the outside. Therefore, research for improving the light extraction efficiency of the light emitting device is in progress.

그래핀 패턴층에 의해서 내부 전반사를 방지하여, 광 추출 효율이 향상된 발광 소자를 제공한다. 난반사를 유도하는 폴리머 패턴층을 구비하여 외부 양자 효율이 향상된 발광 소자를 제공한다. 또한, 식각 공정을 사용하지 않고, 자기 조립되는 그래핀과 폴리머를 사용하여, 그래핀 패턴층과 폴리머 패턴층을 형성하는 발광 소자의 제조 방법을 제공한다.Internal graphene is prevented by the graphene pattern layer, thereby providing a light emitting device having improved light extraction efficiency. Provided is a light emitting device having a polymer pattern layer that induces diffuse reflection to improve external quantum efficiency. In addition, the present invention provides a method of manufacturing a light emitting device in which a graphene pattern layer and a polymer pattern layer are formed using graphene and a polymer that are self-assembled without using an etching process.

개시된 발광 소자는The light emitting device disclosed

기판;Board;

상기 기판 상에 마련된 제1반도체층;A first semiconductor layer provided on the substrate;

상기 제1반도체층 상에 마련된 활성층;An active layer provided on the first semiconductor layer;

상기 활성층 상에 마련된 제2반도체층; 및A second semiconductor layer provided on the active layer; And

상기 제2반도체층 상에 마련된 그래핀 패턴층;을 포함할 수 있다.It may include; a graphene pattern layer provided on the second semiconductor layer.

상기 그래핀 패턴층 상에 마련된 폴리머 패턴층을 더 포함할 수 있다.It may further include a polymer pattern layer provided on the graphene pattern layer.

상기 그래핀 패턴층은 그래핀(graphene) 또는 환원된 그래핀 산화물(reduced graphene oxide)을 포함할 수 있다.The graphene pattern layer may include graphene or reduced graphene oxide.

상기 기판과 상기 제1반도체층 사이에 마련된 버퍼층을 더 포함할 수 있다.The semiconductor device may further include a buffer layer provided between the substrate and the first semiconductor layer.

상기 그래핀 패턴층은 폴리머를 더 포함할 수 있다.The graphene pattern layer may further include a polymer.

상기 그래핀 패턴층과 상기 폴리머 패턴층 중에서 적어도 하나는 서로 이격되어 나란하게 마련된 복수 개의 띠 형태를 가질 수 있다.At least one of the graphene pattern layer and the polymer pattern layer may have a plurality of strips arranged side by side to be spaced apart from each other.

상기 그래핀 패턴층과 상기 폴리머 패턴층은 서로 소정 각도 기울어져 교차하도록 마련될 수 있다.The graphene pattern layer and the polymer pattern layer may be provided to cross each other at an angle.

상기 그래핀 패턴층과 상기 폴리머 패턴층 중에서 적어도 하나는 동심원 형태를 가질 수 있다.At least one of the graphene pattern layer and the polymer pattern layer may have a concentric shape.

개시된 발광 소자의 제조 방법은The manufacturing method of the disclosed light emitting device

기판 상에 제1반도체층을 형성하는 단계;Forming a first semiconductor layer on the substrate;

상기 제1반도체층 상에 활성층을 형성하는 단계;Forming an active layer on the first semiconductor layer;

상기 활성층 상에 제2반도체층을 형성하는 단계; 및Forming a second semiconductor layer on the active layer; And

상기 제2반도체층 상에 그래핀 패턴층을 형성하는 단계;를 포함할 수 있다.It may include; forming a graphene pattern layer on the second semiconductor layer.

상기 그래핀 패턴층 상에 폴리머 패턴층을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a polymer pattern layer on the graphene pattern layer.

상기 그래핀 패턴층은 그래핀 또는 환원된 그래핀 산화물이 자기 조립되어 형성될 수 있다.The graphene pattern layer may be formed by self-assembly of graphene or reduced graphene oxide.

상기 폴리머 패턴층은 폴리머가 자기 조립되어 형성될 수 있다.The polymer pattern layer may be formed by self-assembling a polymer.

상기 그래핀 패턴층을 형성하는 단계는Forming the graphene pattern layer is

그래핀 산화물을 환원시키는 단계;Reducing graphene oxide;

상기 제2반도체층 상에 컨테이너를 접촉시키는 단계;Contacting the container on the second semiconductor layer;

상기 환원된 그래핀 산화물이 분산된 용매를 상기 제2반도체층과 상기 컨테이너의 접촉면에 주입하는 단계;를 포함할 수 있다.And injecting a solvent in which the reduced graphene oxide is dispersed into a contact surface of the second semiconductor layer and the container.

상기 그래핀 패턴층은 환원된 그래핀 산화물과 폴리머를 혼합하여 형성될 수 있다.The graphene pattern layer may be formed by mixing a reduced graphene oxide and a polymer.

상기 컨테이너는 원통형(cylindrical) 컨테이너, 다각기둥형(polyprism) 컨테이너, 구면형(spherical) 컨테이너 또는 비구면형(aspherical) 컨테이너일 수 있다.The container may be a cylindrical container, a polyprism container, a spherical container or an aspherical container.

개시된 그래핀 패턴층을 포함하는 발광 소자는 전기 전도도와 투명도가 우수한 그래핀을 전극으로 사용하며, 그래핀 패턴층은 발광 소자의 내부 전반사를 방지하여, 광 추출 효율을 향상시킬 수 있다. 개시된 발광 소자는 그래핀 패턴층 상에 폴리머 패턴층을 더 구비하여, 난반사를 유도하여 광 추출 효율을 더욱 향상시킬 수 있다. 또한, 개시된 그래핀 패턴층을 포함하는 발광 소자의 제조 방법은 그래핀 패턴층과 폴리머 패턴층을 자기 조립 그래핀과 폴리머로 형성하며, 식각 공정에 의해서 형성하지 않기 때문에 발광 소자의 신뢰성과 수명이 향상될 수 있다.The light emitting device including the disclosed graphene pattern layer uses graphene having excellent electrical conductivity and transparency as an electrode, and the graphene pattern layer prevents total internal reflection of the light emitting device, thereby improving light extraction efficiency. The disclosed light emitting device may further include a polymer pattern layer on the graphene pattern layer to induce diffused reflection to further improve light extraction efficiency. In addition, in the method of manufacturing a light emitting device including the graphene pattern layer disclosed, the graphene pattern layer and the polymer pattern layer are formed of self-assembled graphene and a polymer, and are not formed by an etching process. Can be improved.

도 1은 개시된 그래핀 패턴층을 포함하는 발광 소자의 개략적인 단면도이다.
도 2a 내지 도 2d는 다양한 그래핀 패턴층의 개략적인 평면도이다.
도 3a 내지 도 3d는 다양한 그래핀 패턴층과 폴리머 패턴층 사이의 개략적인 관계를 도시한 평면도이다.
도 4는 개시된 다른 그래핀 패턴층을 포함하는 발광 소자의 개략적인 단면도이다.
도 5a 내지 도 5g는 개시된 그래핀 패턴층을 포함하는 발광 소자의 제조 방법을 도시한 개략적인 단면도이다.
도 6a 및 도 6b는 그래핀 패턴층과 폴리머 패턴층을 형성하는 방법을 도시한 개략적인 단면도이다.1 is a schematic cross-sectional view of a light emitting device including the disclosed graphene pattern layer.
2A through 2D are schematic plan views of various graphene pattern layers.
3A to 3D are plan views illustrating schematic relationships between various graphene pattern layers and polymer pattern layers.
4 is a schematic cross-sectional view of a light emitting device including another disclosed graphene pattern layer.
5A to 5G are schematic cross-sectional views illustrating a method of manufacturing a light emitting device including the disclosed graphene pattern layer.
6A and 6B are schematic cross-sectional views illustrating a method of forming a graphene pattern layer and a polymer pattern layer.

이하, 첨부된 도면을 참조하여, 개시된 그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법에 대해서 상세하게 설명한다. 이하의 도면들에서, 동일한 참조 부호는 동일한 구성 요소를 지칭하며, 도면상에서 각 구성 요소의 크기는 설명의 명료성과 편의성을 위해서 과장되어 있을 수 있다.Hereinafter, a light emitting device including the disclosed graphene pattern layer and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. In the following drawings, the same reference numerals refer to the same components, the size of each component in the drawings may be exaggerated for clarity and convenience of description.

도 1은 개시된 그래핀 패턴층(60)을 포함하는 발광 소자(100)의 개략적인 단면도이다. 개시된 발광 소자(100)는 수평형 발광 소자일 수 있다.1 is a schematic cross-sectional view of a light emitting device 100 including the disclosed graphene pattern layer 60. The disclosed light emitting device 100 may be a horizontal light emitting device.

도 1을 참조하면, 개시된 발광 소자(100)는 기판(10), 기판(10) 상에 순차적으로 마련된 제1반도체층(30), 활성층(40), 제2반도체층(50) 및 제2반도체층(50) 상에 마련된 그래핀 패턴층(60)을 포함할 수 있다. 개시된 발광 소자(100)는 그래핀 패턴층(60) 상에 마련된 폴리머 패턴층(70)을 더 포함할 수 있다. 그리고, 개시된 발광 소자(100)는 기판(10)과 제1반도체층(30) 사이에 마련된 버퍼층(20)을 더 포함할 수 있다.Referring to FIG. 1, the disclosed light emitting device 100 includes a substrate 10, a first semiconductor layer 30, an active layer 40, a second semiconductor layer 50, and a second layer sequentially provided on the substrate 10. It may include a graphene pattern layer 60 provided on the semiconductor layer 50. The disclosed light emitting device 100 may further include a polymer pattern layer 70 provided on the graphene pattern layer 60. In addition, the disclosed light emitting device 100 may further include a buffer layer 20 provided between the substrate 10 and the first semiconductor layer 30.

기판(10)은 반도체 단결정 성장용 기판일 수 있으며, 예를 들어, 사파이어, Si, SiC, ZnO, GaAs, MgAl2O4, MgO, LiAlO2, LiGaO2 , GaN 등의 재료로 이루어질 수 있다. 사파이어 기판(10)은 질화물 박막의 성장이 비교적 용이한 (0001) 결정면(crystal face)을 가지고, 고온에서 안정하기 때문에 질화물 성장용 기판으로 사용될 수 있다.The substrate 10 may be a substrate for growing a semiconductor single crystal, and may be made of, for example, sapphire, Si, SiC, ZnO, GaAs, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 , GaN, or the like. The sapphire substrate 10 has a (0001) crystal face that is relatively easy to grow a nitride thin film, and can be used as a substrate for nitride growth because it is stable at high temperatures.

버퍼층(20)은 기판(10) 상에 마련될 수 있으며, 기판(10)과 제1반도체층(30) 사이의 격자 상수 및 열 팽창 계수의 차이에 의한 응력 등을 완화시킬 수 있다. 버퍼층(20)은 예를 들어, ZnO, BN, AlN, GaN, Al1 -xGaxN(0＜x≤1) 등으로 이루어질 수 있다.The buffer layer 20 may be provided on the substrate 10, and may relieve stress due to a difference in lattice constant and thermal expansion coefficient between the substrate 10 and the first semiconductor layer 30. The buffer layer 20 may be formed of, for example, ZnO, BN, AlN, GaN, Al 1- x Ga x N (0 <x ≦ 1), or the like.

제1반도체층(30)은 버퍼층(20) 상에 마련될 수 있으며, 제1도전형 불순물로 도핑된 질화물 반도체로 이루어질 수 있다. 제1반도체층(30)을 형성하는 상기 질화물 반도체는 예를 들어, GaN, AlGaN, InGaN 등을 포함할 수 있다. 상기 제1도전형 불순물은 n형 불순물일 수 있으며, 상기 n형 불순물은 예를 들어, P, As, Sb, Si, Sn, Ge, Se, Te 등을 포함할 수 있다. 제1반도체층(30)은 예를 들어, AlxInyGa(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임) 등으로 이루어진 반도체 재료를 제1도전형 불순물로 도핑하여 형성될 수 있다. 제1반도체층(30)은 유기 금속 화학 증착법(metal-organic chemical vapor deposition, MOCVD), 수소 기상 증착법(hydride vapor phase epitaxy, HVPE), 분자빔에피택시법(molecular beam epitaxy, MBE) 등으로 형성될 수 있다. 한편, 제1반도체층(30)은 제1도전형 불순물의 도핑 농도를 순차적으로 증가시키거나 감소시키면서 형성될 수 있다. 즉, 제1반도체층(30)은 제1도전형 불순물의 도핑 농도가 단계적으로 변하는 반도체층일 수 있다. 또한, 제1반도체층(30)은 제1도전형 불순물의 도핑 농도가 서로 다른 복수 개의 반도체층을 포함할 수 있다.The first semiconductor layer 30 may be provided on the buffer layer 20 and may be formed of a nitride semiconductor doped with a first conductive impurity. The nitride semiconductor forming the first semiconductor layer 30 may include, for example, GaN, AlGaN, InGaN, or the like. The first conductive impurity may be an n-type impurity, and the n-type impurity may include, for example, P, As, Sb, Si, Sn, Ge, Se, Te, or the like. The first semiconductor layer 30 is made of, for example, Al x In y Ga (1-xy) N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), or the like. The semiconductor material may be formed by doping with a first conductive impurity. The first semiconductor layer 30 is formed by metal-organic chemical vapor deposition (MOCVD), hydrogen vapor phase epitaxy (HVPE), molecular beam epitaxy (MBE), or the like. Can be. Meanwhile, the first semiconductor layer 30 may be formed while sequentially increasing or decreasing the doping concentration of the first conductive impurity. That is, the first semiconductor layer 30 may be a semiconductor layer in which the doping concentration of the first conductive impurity is changed in stages. In addition, the first semiconductor layer 30 may include a plurality of semiconductor layers having different doping concentrations of the first conductive impurities.

활성층(40)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 제1반도체층(30) 상에 예를 들어, 인듐 함량에 따라 밴드갭 에너지가 조절되는 In1-xGaxN(0<x≤1) 등의 반도체 재료로 이루어질 수 있다. 또한, 활성층(40)은 서로 다른 In 함량을 갖는 양자 장벽층과 양자 우물층이 서로 교대로 적층된 다중 양자 우물(multi-quantumn well, MQW)층일 수 있다. 여기에서, 양자 장벽층은 In1 -xGaxN(0＜x≤1)로 이루어질 수 있으며, 양자 우물층은 In1 -yGayN(0＜y≤1)로 이루어질 수 있다. 한편, 활성층(40)은 MOCVD, HVPE, MBE 등으로 형성될 수 있다. The active layer 40 emits light having a predetermined energy by recombination of electrons and holes, and In 1-x Ga on which the bandgap energy is adjusted according to, for example, indium content on the first semiconductor layer 30. and a semiconductor material such as x N (0 <x ≦ 1). In addition, the active layer 40 may be a multi-quantum well (MQW) layer in which quantum barrier layers having different In contents and quantum well layers are alternately stacked. Herein, the quantum barrier layer may be formed of In 1- x Ga x N (0 <x ≦ 1), and the quantum well layer may be formed of In 1- y Ga y N (0 <y ≦ 1). On the other hand, the active layer 40 may be formed of MOCVD, HVPE, MBE and the like.

제2반도체층(50)은 활성층(40) 상에 제2도전형 불순물로 도핑된 질화물 반도체로 이루어질 수 있다. 제2반도체층(50)을 형성하는 상기 질화물 반도체는 예를 들어, GaN, AlGaN, InGaN 등을 포함할 수 있다. 상기 제2도전형 불순물은 p형 불순물일 수 있으며, 상기 p형 불순물은 예를 들어, B, Al, Mg, Zn, Be, C 등을 포함할 수 있다. 예를 들어, 제2반도체층(50)은 AlxInyGa(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임) 등으로 이루어진 반도체 재료를 제2도전형 불순물로 도핑하여 형성될 수 있다. 제2반도체층(50)은 MOCVD, HVPE, MBE 등으로 형성될 수 있다. 제2반도체층(50)은 제2도전형 불순물의 도핑 농도를 순차적으로 증가시키거나 감소시키면서 형성될 수 있다. 즉, 제2반도체층(50)은 제2도전형 불순물의 도핑 농도가 단계적으로 변하는 반도체층일 수 있다. 또한, 제2반도체층(50)은 제2도전형 불순물의 도핑 농도가 서로 다른 복수 개의 반도체층을 포함할 수 있다. 한편, 제1 및 제2반도체층(30, 50)은 각각 n형 및 p형 반도체층이라고 설명되었으나, 이와 반대로 각각 p형 및 n형 반도체층일 수 있다.The second semiconductor layer 50 may be formed of a nitride semiconductor doped with a second conductive impurity on the active layer 40. The nitride semiconductor forming the second semiconductor layer 50 may include, for example, GaN, AlGaN, InGaN, or the like. The second conductive impurity may be a p-type impurity, and the p-type impurity may include, for example, B, Al, Mg, Zn, Be, C, or the like. For example, the second semiconductor layer 50 is made of Al x In y Ga (1-xy) N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), or the like. It may be formed by doping a semiconductor material with a second conductive impurity. The second semiconductor layer 50 may be formed of MOCVD, HVPE, MBE, or the like. The second semiconductor layer 50 may be formed while sequentially increasing or decreasing the doping concentration of the second conductive impurity. That is, the second semiconductor layer 50 may be a semiconductor layer in which the doping concentration of the second conductive impurity is changed in stages. In addition, the second semiconductor layer 50 may include a plurality of semiconductor layers having different doping concentrations of the second conductive impurities. Meanwhile, although the first and second semiconductor layers 30 and 50 are described as n-type and p-type semiconductor layers, respectively, the first and second semiconductor layers 30 and 50 may be p-type and n-type semiconductor layers, respectively.

그래핀 패턴층(60)은 제2반도체층(70) 상에 마련될 수 있으며, 그래핀(graphene)으로 이루어질 수 있다. 그래핀은 탄소원자들이 2차원 상에서 벌집 모양의 배열을 이루면서 원자 한 층의 두께를 가지는 전도성 물질이다. 그래핀은 구조적, 화학적으로 매우 안정적이며, 우수한 전도체로서 실리콘보다 빠른 전하 이동도를 가지고, 구리보다 많은 전류를 흐르게 할 수 있다. 또한, 그래핀은 투명도가 우수한데, 투명 전극인 ITO(indium tin oxide)보다 높은 투명도를 갖는다. 또한, 그래핀 패턴층(60)은 환원된 그래핀 산화물(reduced graphene oxide)로 이루어질 수 있다. 환원된 그래핀 산화물은 그래핀 산화물이 산(acid) 처리에 의해서 환원된 것으로서, 그래핀보다 면저항(sheet resistance)이 작을 수 있다. 따라서, 그래핀 패턴층(60)은 발광 소자(100)의 전극으로 사용되어, 전극의 광 투과율과 전류 확산이 향상되고 오믹 컨택 저항이 감소할 수 있다. 그래핀 패턴층(60) 상에는 제2전극 패드(55)가 더 마련될 수 있다. 제2전극 패드(55)는 외부 전원으로부터 그래핀 패턴층(60)에 전기를 인가할 수 있으며, p형 전극 패드일 수 있다. The graphene pattern layer 60 may be provided on the second semiconductor layer 70 and may be made of graphene. Graphene is a conductive material with carbon atoms in a honeycomb arrangement in two dimensions, one layer thick. Graphene is structurally and chemically very stable and is a good conductor, having faster charge mobility than silicon, and allowing more current to flow than copper. In addition, graphene has excellent transparency, and has higher transparency than indium tin oxide (ITO), which is a transparent electrode. In addition, the graphene pattern layer 60 may be made of reduced graphene oxide. The reduced graphene oxide is a graphene oxide is reduced by acid treatment (acid), may have a lower sheet resistance (sheet resistance) than graphene. Accordingly, the graphene pattern layer 60 may be used as an electrode of the light emitting device 100, so that light transmittance and current spreading of the electrode may be improved and ohmic contact resistance may be reduced. The second electrode pad 55 may be further provided on the graphene pattern layer 60. The second electrode pad 55 may apply electricity to the graphene pattern layer 60 from an external power source, and may be a p-type electrode pad.

그래핀 패턴층(60)의 패턴은 용매에 분산된 환원된 그래핀 산화물이 용매가 증발되면서 자기 조립되어 형성될 수 있다. 개시된 발광 소자(100)는 식각 공정 없이 그래핀 패턴을 형성하여, 식각 공정에 의한 반도체층의 손상을 방지할 수 있다. 따라서, 개시된 발광 소자(100)는 그 신뢰성과 수명이 향상될 수 있다. 아울러, 그래핀 패턴층(60)의 패턴은 활성층(40)에서 방출된 광을 산란시켜서, 발광 소자(100)의 외부 양자 효율을 향상시킬 수 있다. 한편, 그래핀 패턴층(60)은 폴리머를 더 포함할 수 있다. 그래핀 패턴층(60)이 포함할 수 있는 다양한 그래핀 패턴의 형태는 도 2a 내지 도 2d를 참조하여, 후술하기로 한다.The pattern of the graphene pattern layer 60 may be formed by self-assembly of the reduced graphene oxide dispersed in the solvent as the solvent evaporates. The disclosed light emitting device 100 may form a graphene pattern without an etching process, thereby preventing damage to the semiconductor layer by the etching process. Therefore, the disclosed light emitting device 100 may improve its reliability and lifespan. In addition, the pattern of the graphene pattern layer 60 may scatter light emitted from the active layer 40, thereby improving external quantum efficiency of the light emitting device 100. Meanwhile, the graphene pattern layer 60 may further include a polymer. The shape of the various graphene patterns that the graphene pattern layer 60 may include will be described later with reference to FIGS. 2A to 2D.

폴리머 패턴층(70)은 그래핀 패턴층(60) 상에 마련될 수 있다. 폴리머 패턴층(70)은 예를 들어, polybromide, PVC, PMMA, PC, PET, Styrene copolyemer 등과 같은 폴리머로 이루어질 수 있다. 폴리머 패턴층(70)은 식각 공정 없이, 용매에 분산된 폴리머가 용매가 증발되면서 자기 조립되어 형성될 수 있다. 따라서, 폴리머 패턴층(70)은 식각 공정에 의한 반도체층의 손상 없이, 활성층(40)에서 방출된 광의 난반사를 유도하여 발광 소자(100)의 외부 양자 효율을 향상시킬 수 있다. 또한, 폴리머 패턴층(70)은 그 하부에 마련된 그래핀 패턴층(60)의 그래핀 패턴의 굴곡에 의해서, 굴곡지게 마련될 수 있다. 즉, 그래핀 패턴층(60)의 패턴이 소정의 높이를 갖기 때문에, 패턴 상에서는 그 패턴에 따라 볼록하게 형성될 수 있다. 반면에, 패턴이 없는 제2반도체층(50) 상에서는 오목하게 형성될 수 있다. 폴리머 패턴층(70)이 포함할 수 있는 다양한 형태는 도 2a 내지 도 2d를 참조하여, 후술하기로 한다.The polymer pattern layer 70 may be provided on the graphene pattern layer 60. The polymer pattern layer 70 may be made of, for example, a polymer such as polybromide, PVC, PMMA, PC, PET, styrene copolyemer, or the like. The polymer pattern layer 70 may be formed by self-assembly of a polymer dispersed in a solvent as the solvent evaporates without an etching process. Therefore, the polymer pattern layer 70 may improve the external quantum efficiency of the light emitting device 100 by inducing diffuse reflection of light emitted from the active layer 40 without damaging the semiconductor layer by the etching process. In addition, the polymer pattern layer 70 may be provided to be bent by the bending of the graphene pattern of the graphene pattern layer 60 provided below. That is, since the pattern of the graphene pattern layer 60 has a predetermined height, it may be formed convexly according to the pattern on the pattern. On the other hand, it may be formed concave on the second semiconductor layer 50 without a pattern. Various forms that the polymer pattern layer 70 may include will be described later with reference to FIGS. 2A to 2D.

또한, 제1전극 패드(35)가 제1반도체층(30) 상에서 활성층(40)과 제2반도체층(50)과 이격되어 마련될 수 있다. 즉, 제1전극 패드(35)는 활성층(40)과 제2반도체층(50)을 메사 에칭하고, 메사 에칭에 의해서 노출된 제1반도체층(30) 상에 마련될 수 있다. 여기에서, 제1전극 패드(35)는 n형 전극 패드일 수 있다.In addition, the first electrode pad 35 may be spaced apart from the active layer 40 and the second semiconductor layer 50 on the first semiconductor layer 30. That is, the first electrode pad 35 may be mesa-etched on the active layer 40 and the second semiconductor layer 50, and may be provided on the first semiconductor layer 30 exposed by mesa etching. Here, the first electrode pad 35 may be an n-type electrode pad.

도 2a 내지 도 2d는 다양한 그래핀 패턴층의 개략적인 평면도이다.2A through 2D are schematic plan views of various graphene pattern layers.

도 2a를 참조하면, 그래핀 패턴층(61)은 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 그래핀 패턴을 포함할 수 있다. 띠 형태의 그래핀 패턴은 y축 방향으로 길게 연장될 수 있으며, x축 방향으로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 띠 형태의 그래핀 패턴의 너비 즉, x축 방향에서의 길이는 약 0.1 ㎛내지 약 20 ㎛일 수 있다. 띠 형태의 그래핀 패턴의 높이 즉, 그래핀 패턴층(61)의 높이는 약 0.01 ㎛내지 약 20 ㎛일 수 있다. 그리고, 띠 형태의 그래핀 패턴 사이의 거리는 약 0.1 ㎛내지 약 20 ㎛일 수 있다. Referring to FIG. 2A, the graphene pattern layer 61 may include a graphene pattern provided in a plurality of strips arranged side by side to be spaced apart from each other. The strip-shaped graphene pattern may extend in the y-axis direction and may be arranged side by side at regular intervals in the x-axis direction. The width of the band-shaped graphene pattern, that is, the length in the x-axis direction may be about 0.1 μm to about 20 μm. The height of the stripped graphene pattern, that is, the height of the graphene pattern layer 61 may be about 0.01 μm to about 20 μm. In addition, the distance between the stripped graphene patterns may be about 0.1 μm to about 20 μm.

도 2b를 참조하면, 그래핀 패턴층(63)은 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 그래핀 패턴을 포함할 수 있다. 띠 형태의 그래핀 패턴은 x축 방향으로 길게 연장될 수 있으며, y축 방향으로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 띠 형태의 그래핀 패턴의 너비 즉, y축 방향에서의 길이는 약 0.1 ㎛내지 약 20 ㎛일 수 있다. 띠 형태의 그래핀 패턴의 높이 즉, 그래핀 패턴층(63)의 높이는 약 0.01 ㎛내지 약 20 ㎛일 수 있다. 그리고, 띠 형태의 그래핀 패턴 사이의 거리는 약 0.1 ㎛내지 약 20 ㎛일 수 있다. Referring to FIG. 2B, the graphene pattern layer 63 may include a graphene pattern provided in a plurality of strips arranged side by side to be spaced apart from each other. The strip-shaped graphene pattern may extend in the x-axis direction and may be arranged side by side at regular intervals in the y-axis direction. The width of the band-shaped graphene pattern, that is, the length in the y-axis direction may be about 0.1 μm to about 20 μm. The height of the stripped graphene pattern, that is, the height of the graphene pattern layer 63 may be about 0.01 μm to about 20 μm. In addition, the distance between the stripped graphene patterns may be about 0.1 μm to about 20 μm.

도 2c를 참조하면, 그래핀 패턴층(65)은 도 2a 및 도 2b에 각각 도시된 x축 방향으로 길게 연장된 띠 형태의 그래핀 패턴과 y축 방향으로 길게 연장된 띠 형태의 그래핀 패턴을 모두 포함할 수 있다.Referring to FIG. 2C, the graphene pattern layer 65 includes a stripped graphene pattern extending in the x-axis direction and a stripped graphene pattern extending in the y-axis direction shown in FIGS. 2A and 2B, respectively. It can include both.

도 2d를 참조하면, 그래핀 패턴층(67)은 동심원 형태로 마련된 그래핀 패턴을 포함할 수 있다. 동심원 형태의 그래핀 패턴의 지름 방향의 너비는 약 0.1 ㎛내지 약 20 ㎛일 수 있다. 동심원 형태의 그래핀 패턴의 높이 즉, 그래핀 패턴층(67)의 높이는 약 0.01 ㎛내지 약 20 ㎛일 수 있다. 그리고, 동심원 형태의 그래핀 패턴 사이의 거리는 약 0.1 ㎛내지 약 20 ㎛일 수 있다. 또한, 동심원 형태의 그래핀 패턴은 폴리머를 더 포함할 수 있다. 한편, 도 2a 내지 도 2d에서는 그래핀 패턴층(61, 63, 65, 67)에 포함된 다양한 형태의 그래핀 패턴이 도시되었는데, 폴리머 패턴층(도 1의 70)에 포함된 폴리머 패턴의 형태도 이와 같을 수 있다. 즉, 폴리머 패턴층(70)에 포함된 폴리머 패턴 역시, 도 2a 내지 도 2d에 도시된 바와 같이, 서로 이격되어 나란하게 마련된 복수 개의 띠 형태이거나 동심원 형태일 수 있다.Referring to FIG. 2D, the graphene pattern layer 67 may include a graphene pattern provided in a concentric shape. The radial width of the concentric graphene pattern may be about 0.1 μm to about 20 μm. The height of the concentric graphene pattern, that is, the height of the graphene pattern layer 67 may be about 0.01 μm to about 20 μm. The distance between the concentric graphene patterns may be about 0.1 μm to about 20 μm. In addition, the concentric graphene pattern may further include a polymer. Meanwhile, in FIGS. 2A to 2D, various types of graphene patterns included in the graphene pattern layers 61, 63, 65, and 67 are illustrated, and shapes of the polymer patterns included in the polymer pattern layer 70 in FIG. 1. This may also be the same. That is, the polymer pattern included in the polymer pattern layer 70 may also have a plurality of bands or concentric circles provided side by side and spaced apart from each other, as shown in FIGS. 2A to 2D.

도 3a 내지 도 3d는 다양한 그래핀 패턴층과 폴리머 패턴층 사이의 개략적인 관계를 도시한 평면도이다.3A to 3D are plan views illustrating schematic relationships between various graphene pattern layers and polymer pattern layers.

도 3a를 참조하면, 그래핀 패턴층(61)은 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 그래핀 패턴을 포함할 수 있다. 띠 형태의 그래핀 패턴은 y축 방향으로 길게 연장될 수 있으며, x축 방향으로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 그리고, 폴리머 패턴층(71)은 그래핀 패턴층(61) 상에 마련되며, 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 폴리머 패턴을 포함할 수 있다. 그래핀 패턴과 폴리머 패턴은 길게 연장된 방향이 서로 다를 수 있다. 예를 들어, 그래핀 패턴과 폴리머 패턴은 길게 연장된 방향이 서로 수직하게 교차하도록 배열될 수 있다. 즉, 복수 개의 그래핀 패턴은 y축 방향으로 길게 연장되고, x축 방향으로 서로 이격되어 마련될 수 있다. 이와 반대로, 복수 개의 폴리머 패턴은 그래핀 패턴 상에서, x축 방향으로 길게 연장되고, y축 방향으로 서로 이격되어 마련될 수 있다. 도 3a에 도시된 형태는 그래핀 패턴층(61)과 폴리머 패턴층(71)의 상대적인 배열 관계를 도시한 것으로, 이에 도시된 바와 달리 그래핀 패턴이 x축 방향으로 길게 연장되고, 폴리머 패턴이 y축 방향으로 길게 연장될 수도 있다.Referring to FIG. 3A, the graphene pattern layer 61 may include a graphene pattern provided in the form of a plurality of bands arranged side by side to be spaced apart from each other. The strip-shaped graphene pattern may extend in the y-axis direction and may be arranged side by side at regular intervals in the x-axis direction. In addition, the polymer pattern layer 71 may be provided on the graphene pattern layer 61, and may include a polymer pattern provided in a plurality of band forms spaced apart from each other. The graphene pattern and the polymer pattern may have different elongated directions. For example, the graphene pattern and the polymer pattern may be arranged such that the elongated direction crosses each other perpendicularly. That is, the plurality of graphene patterns may extend in the y-axis direction and be spaced apart from each other in the x-axis direction. On the contrary, the plurality of polymer patterns may be elongated in the x-axis direction on the graphene pattern and spaced apart from each other in the y-axis direction. 3A illustrates a relative arrangement relationship between the graphene pattern layer 61 and the polymer pattern layer 71. Unlike this, the graphene pattern extends in the x-axis direction and the polymer pattern is extended. It may extend in the y-axis direction.

도 3b를 참조하면, 그래핀 패턴층(61)은 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 그래핀 패턴을 포함할 수 있다. 띠 형태의 그래핀 패턴은 y축 방향으로 길게 연장될 수 있으며, x축 방향으로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 그리고, 폴리머 패턴층(73)은 그래핀 패턴층(61) 상에 마련되며, 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 폴리머 패턴을 포함할 수 있다. 그래핀 패턴과 폴리머 패턴은 길게 연장된 방향이 서로 다를 수 있다. 예를 들어, 그래핀 패턴과 폴리머 패턴은 길게 연장된 방향이 서로 소정 각도(θ)로 기울어지게 배열될 수 있다. 즉, 그래핀 패턴과 폴리머 패턴은 서로 소정 각도(θ)로 기울어져서 교차하도록 형성될 수 있다.Referring to FIG. 3B, the graphene pattern layer 61 may include a graphene pattern provided in a plurality of strips arranged side by side to be spaced apart from each other. The strip-shaped graphene pattern may extend in the y-axis direction and may be arranged side by side at regular intervals in the x-axis direction. In addition, the polymer pattern layer 73 may be provided on the graphene pattern layer 61, and may include a polymer pattern provided in a plurality of band forms spaced apart from each other. The graphene pattern and the polymer pattern may have different elongated directions. For example, the graphene pattern and the polymer pattern may be arranged such that the elongated directions are inclined at a predetermined angle θ. That is, the graphene pattern and the polymer pattern may be formed to cross each other at an inclined angle θ.

도 3c를 참조하면, 그래핀 패턴층(61)은 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 그래핀 패턴을 포함할 수 있다. 띠 형태의 그래핀 패턴은 y축 방향으로 길게 연장될 수 있으며, x축 방향으로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 그리고, 폴리머 패턴층(75)은 그래핀 패턴층(61) 상에 마련되며, 동심원 형태로 마련된 폴리머 패턴을 포함할 수 있다.Referring to FIG. 3C, the graphene pattern layer 61 may include a graphene pattern provided in the form of a plurality of strips arranged side by side to be spaced apart from each other. The strip-shaped graphene pattern may extend in the y-axis direction and may be arranged side by side at regular intervals in the x-axis direction. The polymer pattern layer 75 may be provided on the graphene pattern layer 61 and may include a polymer pattern formed in a concentric shape.

도 3d를 참조하면, 그래핀 패턴층(67)은 동심원 형태로 마련된 그래핀 패턴을 포함할 수 있다. 그리고, 폴리머 패턴층(77)은 그래핀 패턴층(67) 상에 마련되며, 서로 이격되어 나란하게 마련된 복수 개의 띠 형태로 마련된 폴리머 패턴을 포함할 수 있다. 띠 형태의 폴리머 패턴은 y축 방향으로 길게 연장될 수 있으며, x축 방향으로 일정한 간격으로 이격되어 나란하게 배열될 수 있다. 이렇게 각 층에 포함된 그래핀 패턴과 폴리머 패턴은 개시된 발광 소자 내에서 전반사를 방지하여, 광 추출 효율을 향상시킬 수 있도록 마련될 수 있다.Referring to FIG. 3D, the graphene pattern layer 67 may include a graphene pattern provided in a concentric shape. In addition, the polymer pattern layer 77 may be provided on the graphene pattern layer 67, and may include a polymer pattern provided in a plurality of band forms spaced apart from each other. The strip-shaped polymer pattern may extend in the y-axis direction and may be arranged side by side at regular intervals in the x-axis direction. As such, the graphene pattern and the polymer pattern included in each layer may be provided to prevent total reflection in the disclosed light emitting device, thereby improving light extraction efficiency.

도 4는 다른 개시된 그래핀 패턴층(60)을 포함하는 발광 소자(200)의 개략적인 단면도이다. 개시된 발광 소자(200)는 수직형 발광 소자로서, 도 1에 도시된 발광 소자(100)와의 차이점을 위주로 상세하게 설명하기로 한다. 4 is a schematic cross-sectional view of a light emitting device 200 including another disclosed graphene pattern layer 60. The disclosed light emitting device 200 is a vertical light emitting device, and will be described in detail based on differences from the light emitting device 100 illustrated in FIG. 1.

도 4를 참조하면, 개시된 발광 소자(200)는 기판(10), 기판(10) 상에 순차적으로 마련된 제1반도체층(30), 활성층(40), 제2반도체층(50) 및 제2반도체층(50) 상에 마련된 그래핀 패턴층(60)을 포함할 수 있다. 개시된 발광 소자(200)는 그래핀 패턴층(60) 상에 마련된 폴리머 패턴층(70)을 더 포함할 수 있다. 그리고, 개시된 발광 소자(200)는 기판(10)과 제1반도체층(30) 사이에 마련된 버퍼층(20)을 더 포함할 수 있다.Referring to FIG. 4, the disclosed light emitting device 200 includes a substrate 10, a first semiconductor layer 30, an active layer 40, a second semiconductor layer 50, and a second layer sequentially provided on the substrate 10. It may include a graphene pattern layer 60 provided on the semiconductor layer 50. The disclosed light emitting device 200 may further include a polymer pattern layer 70 provided on the graphene pattern layer 60. In addition, the disclosed light emitting device 200 may further include a buffer layer 20 provided between the substrate 10 and the first semiconductor layer 30.

또한, 개시된 발광 소자(200)는 기판(10)과 제1반도체층(30) 사이에 제1전극(37)을 더 포함할 수 있다. 제1전극(37)은 버퍼층(20) 상에 마련될 수 있다. 제1전극(37)은 금속으로 이루어질 수 있으며, 예를 들어, Cu, Ni, Au, Ag 및 이들의 합금 등으로 이루어질 수 있다. 제1전극(37)은 n형 전극일 수 있다. 한편, 전도성 기판이 기판(10)으로 사용되는 경우, 기판(10)이 제1전극으로 사용될 수 있다.In addition, the disclosed light emitting device 200 may further include a first electrode 37 between the substrate 10 and the first semiconductor layer 30. The first electrode 37 may be provided on the buffer layer 20. The first electrode 37 may be made of metal, and may be made of, for example, Cu, Ni, Au, Ag, an alloy thereof, or the like. The first electrode 37 may be an n-type electrode. On the other hand, when the conductive substrate is used as the substrate 10, the substrate 10 may be used as the first electrode.

그래핀 패턴층(60)과 폴리머 패턴층(70)은 도 2a 내지 도 2d에 도시된 형태의 패턴을 포함할 수 있으나, 이에 한정되는 것은 아니다. 그리고, 그래핀 패턴층(60)의 그래핀 패턴과 폴리머 패턴층(70)의 폴리머 패턴의 상대적인 배치 관계는 도 3a 내지 도 3d에 도시된 관계를 만족할 수 있으나, 이에 한정되는 것은 아니다. 개시된 발광 소자(200)는 그래핀 패턴층(60)을 제2전극으로 사용하여, 제2전극의 광 투과율과 전류 확산이 향상되고 오믹 컨택 저항이 감소할 수 있다. 또한, 그래핀 패턴층(60)과 폴리머 패턴층(70)의 패턴은 식각 공정 없이, 용매에 분산된 환원 그래핀 산화물과 폴리머가 용매가 증발되면서 각각 자기 조립되어 형성될 수 있다. 그래서, 식각 공정에 의한 반도체층의 손상을 방지하여 발광 소자(200)의 신뢰성과 수명을 향상시킬 수 있다. 아울러, 그래핀 패턴층(60)과 폴리머 패턴층(70)의 패턴은 활성층(40)에서 방출된 광을 산란시켜서, 발광 소자(200)의 내부에서 전반사되는 것을 방지할 수 있다.The graphene pattern layer 60 and the polymer pattern layer 70 may include a pattern in the form shown in FIGS. 2A to 2D, but is not limited thereto. The relative arrangement relationship between the graphene pattern of the graphene pattern layer 60 and the polymer pattern of the polymer pattern layer 70 may satisfy the relationship illustrated in FIGS. 3A to 3D, but is not limited thereto. The disclosed light emitting device 200 may use the graphene pattern layer 60 as a second electrode, thereby improving light transmittance and current spreading of the second electrode and decreasing ohmic contact resistance. In addition, the patterns of the graphene pattern layer 60 and the polymer pattern layer 70 may be formed by self-assembly of the reduced graphene oxide and the polymer dispersed in the solvent as the solvent evaporates without an etching process. Thus, damage to the semiconductor layer due to the etching process may be prevented, thereby improving reliability and lifespan of the light emitting device 200. In addition, the patterns of the graphene pattern layer 60 and the polymer pattern layer 70 may scatter the light emitted from the active layer 40, thereby preventing total reflection inside the light emitting device 200.

도 5a 내지 도 5g는 개시된 그래핀 패턴층을 포함하는 발광 소자의 제조 방법을 도시한 개략적인 단면도이다.5A to 5G are schematic cross-sectional views illustrating a method of manufacturing a light emitting device including the disclosed graphene pattern layer.

도 5a를 참조하면, 기판(10)을 준비하고, 기판(10) 상에 버퍼층(20)을 형성할 수 있다. 기판(10)은 반도체 단결정 성장용 기판일 수 있으며, 예를 들어, 사파이어, Si, SiC, ZnO, GaAs, MgAl2O4, MgO, LiAlO2, LiGaO2 , GaN 등의 재료로 형성할 수 있다. 버퍼층(20)은 예를 들어, ZnO, BN, AlN, GaN, Al1 -xGaxN(0＜x≤1) 등으로 형성할 수 있으며, 기판(10)과 제1반도체층(30) 사이의 격자 상수 및 열 팽창 계수의 차이에 의한 응력 등을 완화할 수 있다.Referring to FIG. 5A, a substrate 10 may be prepared and a buffer layer 20 may be formed on the substrate 10. The substrate 10 may be a substrate for semiconductor single crystal growth, and may be formed of a material such as sapphire, Si, SiC, ZnO, GaAs, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 , GaN, or the like. . The buffer layer 20 may be formed of, for example, ZnO, BN, AlN, GaN, Al 1- x Ga x N (0 <x ≦ 1), and the substrate 10 and the first semiconductor layer 30. The stress due to the difference between the lattice constant and the coefficient of thermal expansion can be alleviated.

도 5b를 참조하면, 버퍼층(20) 상에 제1반도체층(30)을 형성할 수 있다. 제1반도체층(30)은 질화물 반도체를 제1도전형 불순물로 도핑하여 형성할 수 있다. 제1반도체층(30)은 예를 들어, GaN, AlGaN, InGaN 등을 n형 불순물로 도핑하여 형성할 수 있다. n형 불순물은 예를 들어, P, As, Sb, Si, Sn, Ge, Se, Te 등을 포함할 수 있다. 한편, 제1반도체층(30)은 제1도전형 불순물의 도핑 농도를 순차적으로 증가시키거나 감소시키면서 형성할 수 있다. 즉, 제1반도체층(30)은 제1도전형 불순물의 도핑 농도가 단계적으로 변하는 반도체층일 수 있다. 또한, 제1반도체층(30)은 제1도전형 불순물의 도핑 농도가 서로 다른 복수 개의 반도체층을 적층하여 형성할 수 있다.Referring to FIG. 5B, the first semiconductor layer 30 may be formed on the buffer layer 20. The first semiconductor layer 30 may be formed by doping the nitride semiconductor with a first conductive impurity. For example, the first semiconductor layer 30 may be formed by doping GaN, AlGaN, InGaN, or the like with n-type impurities. The n-type impurity may include, for example, P, As, Sb, Si, Sn, Ge, Se, Te, and the like. Meanwhile, the first semiconductor layer 30 may be formed while sequentially increasing or decreasing the doping concentration of the first conductive impurity. That is, the first semiconductor layer 30 may be a semiconductor layer in which the doping concentration of the first conductive impurity is changed in stages. In addition, the first semiconductor layer 30 may be formed by stacking a plurality of semiconductor layers having different doping concentrations of the first conductive impurities.

도 5c를 참조하면, 제1반도체층(30) 상에 활성층(40)을 형성할 수 있다. 활성층(40)은 In1 -xGaxN(0<x≤1)로 이루어진 반도체 재료로 형성할 수 있다. 또한, 활성층(40)은 서로 다른 In 함량을 갖는 양자 장벽층과 양자 우물층을 서로 교대로 적층하여 형성할 수 있다. 즉, 활성층(40)은 In1 -xGaxN(0＜x≤1)로 이루어진 복수 개의 양자 장벽층과 In1 -yGayN(0＜y≤1)로 이루어진 복수 개의 양자 우물층이 서로 교대로 적층된 다중 양자 우물(MQW)층일 수 있다.Referring to FIG. 5C, the active layer 40 may be formed on the first semiconductor layer 30. The active layer 40 may be formed of a semiconductor material consisting of In 1- x Ga x N (0 <x ≦ 1). In addition, the active layer 40 may be formed by alternately stacking quantum barrier layers and quantum well layers having different In contents. That is, the active layer 40 includes a plurality of quantum barrier layers made of In 1- x Ga x N (0 <x≤1) and a plurality of quantum well layers made of In 1- y Ga y N (0 <y≤1). These may be multiple quantum well (MQW) layers stacked alternately with each other.

도 5d를 참조하면, 활성층(40) 상에 제2반도체층(50)을 형성할 수 있다. 제2반도체층(50)은 질화물 반도체를 제2도전형 불순물로 도핑하여 형성할 수 있다. 제2반도체층(50)은 예를 들어, GaN, AlGaN, InGaN 등을 p형 불순물로 도핑하여 형성할 수 있다. p형 불순물은 예를 들어, B, Al, Mg, Zn, Be, C 등을 포함할 수 있다. 한편, 제2반도체층(50)은 제2도전형 불순물의 도핑 농도를 순차적으로 증가시키거나 감소시키면서 형성할 수 있다. 즉, 제2반도체층(50)은 제2도전형 불순물의 도핑 농도가 단계적으로 변하는 반도체층일 수 있다. 또한, 제2반도체층(50)은 제2도전형 불순물의 도핑 농도가 서로 다른 복수 개의 반도체층을 적층하여 형성할 수 있다. 여기에서, 제1 및 제2반도체층(30, 50)과 활성층(40)은 MOCVD, HVPE, MBE 등의 방법으로 형성할 수 있다. 한편, 제1 및 제2반도체층(30, 50)은 각각 n형 및 p형 반도체층이라고 설명되었으나, 이와 반대로 각각 p형 및 n형 반도체층일 수 있다.Referring to FIG. 5D, a second semiconductor layer 50 may be formed on the active layer 40. The second semiconductor layer 50 may be formed by doping the nitride semiconductor with the second conductive impurity. The second semiconductor layer 50 may be formed by doping GaN, AlGaN, InGaN, or the like with p-type impurities, for example. The p-type impurity may include, for example, B, Al, Mg, Zn, Be, C, and the like. Meanwhile, the second semiconductor layer 50 may be formed while sequentially increasing or decreasing the doping concentration of the second conductive impurity. That is, the second semiconductor layer 50 may be a semiconductor layer in which the doping concentration of the second conductive impurity is changed in stages. In addition, the second semiconductor layer 50 may be formed by stacking a plurality of semiconductor layers having different doping concentrations of the second conductive impurities. Here, the first and second semiconductor layers 30 and 50 and the active layer 40 may be formed by a method such as MOCVD, HVPE, MBE. Meanwhile, although the first and second semiconductor layers 30 and 50 are described as n-type and p-type semiconductor layers, respectively, the first and second semiconductor layers 30 and 50 may be p-type and n-type semiconductor layers, respectively.

도 5e를 참조하면, 제2반도체층(50) 상에 그래핀 패턴층(60)을 형성할 수 있다. 그래핀 패턴층(60)은 그래핀으로 형성할 수 있다. 또한, 그래핀 패턴층(60)은 환원된 그래핀 산화물로 형성할 수 있다. 먼저, 환원된 그래핀 산화물을 준비한다. 예를 들어, 그래핀 산화물을 poly(1-vinyl-3-ethylimidazolium) bromide의 poly(ionic liquid)(PIL)와 혼합한다. 그러면, PIL-modified 그래핀 산화물(PIL:Graphene oxide)을 얻을 수 있으며, 이를 산처리하여 환원시킨다. 예를 들어, PIL:그래핀 산화물을 하이드라진 수화물(hydrazine monohydrate)과 혼합하면, 환원된 PIL:그래핀 산화물을 얻을 수 있다. 다음으로, 환원된 PIL:그래핀 산화물로 그래핀 패턴을 형성한다. 제2반도체층(50) 상에 컨테이너를 접촉시키고, 제2반도체층(50)과 컨테이너의 접촉 부분 또는 컨테이너 내부에 환원된 PIL:그래핀 산화물을 분산시킨 용매를 주입한다. 그리고, 약 100℃ 내지 300℃의 온도로, 예를 들어, 약 200℃로 가열하여 용매를 증발시키면, 환원된 PIL:그래핀 산화물이 자기 조립되면서 그래핀 패턴을 형성할 수 있다.Referring to FIG. 5E, the graphene pattern layer 60 may be formed on the second semiconductor layer 50. The graphene pattern layer 60 may be formed of graphene. In addition, the graphene pattern layer 60 may be formed of reduced graphene oxide. First, the reduced graphene oxide is prepared. For example, graphene oxide is mixed with poly (ionic liquid) (PIL) of poly (1-vinyl-3-ethylimidazolium) bromide. Then, PIL-modified graphene oxide (PIL: Graphene oxide) can be obtained, which is reduced by acid treatment. For example, by mixing PIL: graphene oxide with hydrazine monohydrate, reduced PIL: graphene oxide can be obtained. Next, a graphene pattern is formed from the reduced PIL: graphene oxide. The container is contacted on the second semiconductor layer 50, and a solvent in which the reduced PIL: graphene oxide is dispersed is injected into the contact portion of the second semiconductor layer 50 and the container. Then, when the solvent is evaporated by heating to a temperature of about 100 ° C to 300 ° C, for example, about 200 ° C, the reduced PIL: graphene oxide may self-assemble to form a graphene pattern.

도 5f를 참조하면, 그래핀 패턴층(60) 상에 제2전극 패드(55)를 형성할 수 있다. 제2전극 패드(55)는 외부 전원으로부터 그래핀 패턴층(60)에 전기를 인가할 수 있으며, p형 전극 패드일 수 있다. 다음, 활성층(40)과 제2반도체층(50)을 메사 에칭하여, 제1반도체층(30)을 노출시킨다. 그리고, 노출된 제1반도체층(30) 상에 활성층(40) 및 제2반도체층(50)과 이격되도록 제1전극 패드(35)를 형성할 수 있다. 제1전극 패드(35)는 n형 전극 패드일 수 있다.Referring to FIG. 5F, a second electrode pad 55 may be formed on the graphene pattern layer 60. The second electrode pad 55 may apply electricity to the graphene pattern layer 60 from an external power source, and may be a p-type electrode pad. Next, the active layer 40 and the second semiconductor layer 50 are mesa-etched to expose the first semiconductor layer 30. The first electrode pad 35 may be formed on the exposed first semiconductor layer 30 to be spaced apart from the active layer 40 and the second semiconductor layer 50. The first electrode pad 35 may be an n-type electrode pad.

도 5g를 참조하면, 그래핀 패턴층(60) 상에 폴리머 패턴층(70)을 형성할 수 있다. 폴리머 패턴층(70)은 예를 들어, poly bromide, PVC, PMMA, PC, PET, Styrene copolyemer 등으로 형성할 수 있다. 폴리머 패턴층(70)은 식각 공정 없이, 용매에 분산된 폴리머가 용매를 증발될 때 자기 조립되게 하여 형성할 수 있다. 먼저, 폴리머를 용매에 분산시킨다. 용매로는 예를 들어, NMP(n-methyl pyrolidone), PMA(Propylene glycol monomethyl ether acetate), DBE(Dibasic ester), DMC(Dimethyl carbonate), Cyclohexane, 물 등을 사용할 수 있다. 그래핀 패턴층(60) 상에 컨테이너를 접촉시키고, 그래핀 패턴층(60)과 컨테이너의 접촉 부분 또는 컨테이너 내부에 폴리머를 분산시킨 용매를 주입한다. 그리고, 약 100℃ 내지 300℃의 온도로, 예를 들어, 약 200℃로 가열하여 용매를 증발시키면, 폴리머가 자기 조립되면서 폴리머 패턴을 형성할 수 있다. 이렇게, 그래핀 패턴층(60)과 폴리머 패턴층(70)은 건식 또는 습식 식각 공정, 포토리소그래피 공정 등을 사용하지 않고 형성되므로, 이들 공정에 의한 반도체층의 손상을 방지하여 발광 소자(100)의 신뢰성과 수명을 향상시킬 수 있다.Referring to FIG. 5G, the polymer pattern layer 70 may be formed on the graphene pattern layer 60. The polymer pattern layer 70 may be formed of, for example, poly bromide, PVC, PMMA, PC, PET, styrene copolyemer, or the like. The polymer pattern layer 70 may be formed by allowing the polymer dispersed in the solvent to self-assemble when the solvent is evaporated without an etching process. First, the polymer is dispersed in a solvent. As the solvent, for example, n-methyl pyrolidone (NMP), propylene glycol monomethyl ether acetate (PMA), dibasic ester (DBE), dimethyl carbonate (DMC), cyclohexane, water and the like can be used. The container is contacted on the graphene pattern layer 60, and a solvent in which the polymer is dispersed in the contact portion of the graphene pattern layer 60 and the container or inside the container is injected. Then, when the solvent is evaporated by heating at a temperature of about 100 ° C to 300 ° C, for example, about 200 ° C, the polymer may self-assemble and form a polymer pattern. As such, since the graphene pattern layer 60 and the polymer pattern layer 70 are formed without using a dry or wet etching process, a photolithography process, or the like, the light emitting device 100 may be prevented from being damaged by these processes. It can improve the reliability and lifespan.

도 6a 및 도 6b는 그래핀 패턴층과 폴리머 패턴층을 형성하는 방법을 도시한 개략적인 단면도이다.6A and 6B are schematic cross-sectional views illustrating a method of forming a graphene pattern layer and a polymer pattern layer.

도 6a를 참조하면, 제2반도체층(50) 상에 컨테이너(80)를 접촉시킨다. 미리 준비된 환원된 그래핀 산화물을 분산시킨 용매를 제2반도체층(50)과 컨테이너(80)의 접촉 부분에 주입한다. 이 용매는 모세관 현상에 의해서 제2반도체층(50)과 컨테이너(80)의 접촉 부분으로 이동하게 된다. 그리고, 챔버 안의 온도를 약 100℃ 내지 300℃로, 예를 들어, 약 200℃로 가열하여 용매를 증발시키면, 환원된 그래핀 산화물이 자기 조립되면서 그래핀 패턴층(60)을 형성할 수 있다. 컨테이너(80)는 원통형(cylindrical) 컨테이너 또는 구면형(spherical) 컨테이너일 수 있다. 컨테이너(80)의 단면 형상은 반원일 수 있다. 컨테이너(80)가 원통형인 경우, 그래핀 패턴은 일 방향으로 연장된 띠 형태일 수 있다. 한편, 컨테이너(80)가 구면형인 경우, 그래핀 패턴은 동심원 형태일 수 있다. 이렇게, 그래핀 패턴의 모양과 패턴 사이의 간격은 컨테이너(80)의 형상에 따라서 결정될 수 있다. 컨테이너(80)의 형상은 제2반도체층(50)과 컨테이너(80) 사이에 모세관 현상이 잘 일어나도록 형성할 수 있다. 예를 들어, 컨테이너(80)는 원통형(cylindrical) 렌즈 또는 구면형(spherical) 렌즈를 사용할 수 있다.Referring to FIG. 6A, the container 80 is contacted on the second semiconductor layer 50. A solvent in which the reduced graphene oxide prepared in advance is dispersed is injected into the contact portion between the second semiconductor layer 50 and the container 80. The solvent moves to the contact portion of the second semiconductor layer 50 and the container 80 by capillary action. When the temperature in the chamber is heated to about 100 ° C. to 300 ° C., for example, about 200 ° C. to evaporate the solvent, the graphene pattern layer 60 may be formed while the reduced graphene oxide self-assembles. . The container 80 may be a cylindrical container or a spherical container. The cross-sectional shape of the container 80 may be a semicircle. When the container 80 is cylindrical, the graphene pattern may be in the form of a band extending in one direction. On the other hand, when the container 80 is spherical, the graphene pattern may be concentric. As such, the shape of the graphene pattern and the distance between the patterns may be determined according to the shape of the container 80. The shape of the container 80 may be formed so that the capillary phenomenon occurs well between the second semiconductor layer 50 and the container 80. For example, the container 80 may use a cylindrical lens or a spherical lens.

도 6b를 참조하면, 제2반도체층(50) 상에 컨테이너(85)를 접촉시킨다. 환원된 그래핀 산화물을 분산시킨 용매를 컨테이너(85) 내부에 주입한다. 컨테이너(85)로부터 넘쳐나온 용매는 모세관 현상에 의해서 제2반도체층(50)과 컨테이너(80)의 접촉 부분으로 이동하게 된다. 그리고, 챔버 내에서 약 100℃ 내지 300℃로, 예를 들어, 약 200℃로 가열하여 용매를 증발시키면, 환원된 그래핀 산화물이 자기 조립되면서 그래핀 패턴층(60)을 형성할 수 있다. 컨테이너(85)는 다각기둥형(polyprism) 컨테이너 또는 비구면형(spherical) 컨테이너일 수 있다. 컨테이너(85)의 단면 형상은 다각형일 수 있다. 컨테이너(85)가 다각기둥형인 경우, 그래핀 패턴은 일 방향으로 연장된 띠 형태일 수 있다. 한편, 컨테이너(85)가 비구면형인 경우, 그래핀 패턴은 동심원 형태일 수 있다. 예를 들어, 컨테이너(85)는 다각기둥형(polyprism) 렌즈 또는 비구면형(spherical) 렌즈를 사용할 수 있다. 도 6a 및 도 6b에 도시된 방법과 같은 방법으로, 그래핀 패턴층(60) 상에 폴리머 패턴층(도 1의 70)을 형성할 수 있다. 폴리머 패턴층(70)을 형성하는 경우, 이미 형성된 그래핀 패턴에 대해서 컨테이너(80, 85)를 소정 각도(θ) 기울어 지게 배치한 뒤, 폴리머가 분산된 용매를 그래핀 패턴층(60)과 컨테이너(80, 85) 사이에 주입한다. 그리고, 약 100℃ 내지 300℃로, 예를 들어, 약 200℃로 가열하여 용매를 증발시키면, 폴리머가 자기 조립되면서 폴리머 패턴층(70)을 형성할 수 있다. Referring to FIG. 6B, the container 85 is contacted on the second semiconductor layer 50. A solvent in which the reduced graphene oxide is dispersed is injected into the container 85. The solvent overflowed from the container 85 moves to the contact portion between the second semiconductor layer 50 and the container 80 by capillary action. Then, when the solvent is evaporated by heating to about 100 ° C. to 300 ° C., for example, about 200 ° C., the graphene pattern layer 60 may be formed while the reduced graphene oxide is self-assembled. The container 85 may be a polyprism container or a spherical container. The cross-sectional shape of the container 85 may be polygonal. When the container 85 is a polygonal column, the graphene pattern may have a strip shape extending in one direction. On the other hand, when the container 85 is aspherical, the graphene pattern may be concentric. For example, the container 85 may use a polyprism lens or a spherical lens. In the same manner as shown in FIGS. 6A and 6B, the polymer pattern layer 70 of FIG. 1 may be formed on the graphene pattern layer 60. When the polymer pattern layer 70 is formed, the containers 80 and 85 are inclined at a predetermined angle (θ) with respect to the graphene pattern already formed, and then the solvent in which the polymer is dispersed is separated from the graphene pattern layer 60. Inject between the containers (80, 85). When the solvent is evaporated by heating to about 100 ° C. to 300 ° C., for example, about 200 ° C., the polymer pattern layer 70 may be formed while the polymer self-assembles.

이러한 본 발명인 그래핀 패턴층을 포함하는 발광 소자 및 그 제조 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.The light emitting device including the graphene pattern layer which is the present invention and a method of manufacturing the same have been described with reference to the embodiment shown in the drawings for clarity, but this is merely illustrative, and those skilled in the art are It will be appreciated that various modifications and other equivalent embodiments are possible. Accordingly, the true scope of the present invention should be determined by the appended claims.

10: 기판 20: 버퍼층
30: 제1반도체층 40: 활성층
50: 제2반도체층 60: 그래핀 패턴층
70: 폴리머 패턴층 100, 200: 발광 소자10: substrate 20: buffer layer
30: first semiconductor layer 40: active layer
50: second semiconductor layer 60: graphene pattern layer
70: polymer pattern layer 100, 200: light emitting element

Claims (15)

기판;
상기 기판 상에 마련된 제1반도체층;
상기 제1반도체층 상에 마련된 활성층;
상기 활성층 상에 마련된 제2반도체층; 및
상기 제2반도체층 상에 마련된 그래핀 패턴층;을 포함하는 발광 소자.Board;
A first semiconductor layer provided on the substrate;
An active layer provided on the first semiconductor layer;
A second semiconductor layer provided on the active layer; And
A light emitting device comprising a; graphene pattern layer provided on the second semiconductor layer. 제 1 항에 있어서,
상기 그래핀 패턴층 상에 마련된 폴리머 패턴층을 더 포함하는 발광 소자.The method of claim 1,
Light emitting device further comprises a polymer pattern layer provided on the graphene pattern layer. 제 1 항에 있어서,
상기 그래핀 패턴층은 그래핀(graphene) 또는 환원된 그래핀 산화물(reduced graphene oxide)을 포함하는 발광 소자.The method of claim 1,
The graphene pattern layer includes a graphene (graphene) or reduced graphene oxide (reduced graphene oxide). 제 1 항에 있어서,
상기 기판과 상기 제1반도체층 사이에 마련된 버퍼층을 더 포함하는 발광 소자.The method of claim 1,
The light emitting device further comprises a buffer layer provided between the substrate and the first semiconductor layer. 제 1 항에 있어서,
상기 그래핀 패턴층은 폴리머를 더 포함하는 발광 소자.The method of claim 1,
The graphene pattern layer further comprises a polymer. 제 2 항에 있어서,
상기 그래핀 패턴층과 상기 폴리머 패턴층 중에서 적어도 하나는 서로 이격되어 나란하게 마련된 복수 개의 띠 형태를 가지는 발광 소자.The method of claim 2,
At least one of the graphene pattern layer and the polymer pattern layer is a light emitting device having a plurality of strips provided side by side spaced apart from each other. 제 6 항에 있어서,
상기 그래핀 패턴층과 상기 폴리머 패턴층은 서로 소정 각도 기울어져 교차하도록 마련된 발광 소자.The method according to claim 6,
The graphene pattern layer and the polymer pattern layer is a light emitting device provided to cross at a predetermined angle to each other. 제 2 항에 있어서,
상기 그래핀 패턴층과 상기 폴리머 패턴층 중에서 적어도 하나는 동심원 형태를 가지는 발광 소자.The method of claim 2,
At least one of the graphene pattern layer and the polymer pattern layer has a concentric circle shape. 기판 상에 제1반도체층을 형성하는 단계;
상기 제1반도체층 상에 활성층을 형성하는 단계;
상기 활성층 상에 제2반도체층을 형성하는 단계; 및
상기 제2반도체층 상에 그래핀 패턴층을 형성하는 단계;를 포함하는 발광 소자의 제조 방법.Forming a first semiconductor layer on the substrate;
Forming an active layer on the first semiconductor layer;
Forming a second semiconductor layer on the active layer; And
Forming a graphene pattern layer on the second semiconductor layer; manufacturing method of a light emitting device comprising a. 제 9 항에 있어서,
상기 그래핀 패턴층 상에 폴리머 패턴층을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.The method of claim 9,
The method of manufacturing a light emitting device further comprising the step of forming a polymer pattern layer on the graphene pattern layer. 제 9 항에 있어서,
상기 그래핀 패턴층은 그래핀 또는 환원된 그래핀 산화물이 자기 조립되어 형성되는 발광 소자의 제조 방법.The method of claim 9,
The graphene pattern layer is a method of manufacturing a light emitting device is formed by self-assembled graphene or reduced graphene oxide. 제 10 항에 있어서,
상기 폴리머 패턴층은 폴리머가 자기 조립되어 형성되는 발광 소자의 제조 방법.11. The method of claim 10,
The polymer pattern layer is a method of manufacturing a light emitting device is formed by self-assembled polymer. 제 9 항에 있어서,
상기 그래핀 패턴층을 형성하는 단계는
그래핀 산화물을 환원시키는 단계;
상기 제2반도체층 상에 컨테이너를 접촉시키는 단계;
상기 환원된 그래핀 산화물이 분산된 용매를 상기 제2반도체층과 상기 컨테이너의 접촉면에 주입하는 단계;를 포함하는 발광 소자의 제조 방법.The method of claim 9,
Forming the graphene pattern layer is
Reducing graphene oxide;
Contacting the container on the second semiconductor layer;
And injecting a solvent in which the reduced graphene oxide is dispersed into the contact surface of the second semiconductor layer and the container. 제 9 항에 있어서,
상기 그래핀 패턴층은 환원된 그래핀 산화물과 폴리머를 혼합하여 형성되는 발광 소자의 제조 방법.The method of claim 9,
The graphene pattern layer is a method of manufacturing a light emitting device is formed by mixing a reduced graphene oxide and a polymer. 제 11 항에 있어서,
상기 컨테이너는 원통형(cylindrical) 컨테이너, 다각기둥형(polyprism) 컨테이너, 구면형(spherical) 컨테이너 또는 비구면형(aspherical) 컨테이너인 발광 소자의 제조 방법.The method of claim 11,
And the container is a cylindrical container, a polyprism container, a spherical container or an aspherical container.
KR1020110049016A 2011-05-24 2011-05-24 Light emitting device including a graphene pattern layer and method of manufacturing the same KR101835004B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110049016A KR101835004B1 (en) 2011-05-24 2011-05-24 Light emitting device including a graphene pattern layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110049016A KR101835004B1 (en) 2011-05-24 2011-05-24 Light emitting device including a graphene pattern layer and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120130938A true KR20120130938A (en) 2012-12-04
KR101835004B1 KR101835004B1 (en) 2018-03-06

Family

ID=47514905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110049016A KR101835004B1 (en) 2011-05-24 2011-05-24 Light emitting device including a graphene pattern layer and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101835004B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088798A1 (en) * 2012-12-07 2014-06-12 3M Innovative Properties Company Electrically conductive articles

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014088798A1 (en) * 2012-12-07 2014-06-12 3M Innovative Properties Company Electrically conductive articles
CN104838449A (en) * 2012-12-07 2015-08-12 3M创新有限公司 Electrically conductive articles
US10076026B2 (en) 2012-12-07 2018-09-11 3M Innovative Properties Company Electrically conductive articles
US11449181B2 (en) 2012-12-07 2022-09-20 3M Innovative Properties Company Electrically conductive articles

Also Published As

Publication number Publication date
KR101835004B1 (en) 2018-03-06

Similar Documents

Publication Publication Date Title
KR101881064B1 (en) Nitride Semiconductor light emitting device and manufacturing method of the same
US9595637B2 (en) Nanostructure semiconductor light emitting device having rod and capping layers of differing heights
KR20100027411A (en) Semiconductor light emitting device and fabrication method thereof
US20080265272A1 (en) Light Emitting Device Having Zener Diode Therein And Method Of Fabricating The Same
KR20120029270A (en) Light emitting device including graphene layer
KR20130011767A (en) Light emitting device
WO2009075552A2 (en) Semiconductor light emitting device and method of fabricating the same
CN101635328A (en) Vertical iii-nitride light emitting diodes on patterned substrates with embedded bottom electrodes
KR20130139113A (en) Semiconductor light emitting device and method for manufacturing the same
CN108565319B (en) Nitride semiconductor structure and semiconductor light emitting element
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20130066308A (en) Light emitting device
KR102264678B1 (en) Light emitting diode comprising porous transparent electrode
US20160190388A1 (en) Semiconductor light emitting device
US8664020B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR20120047107A (en) Graphene photonic crystal light emitting device
KR101129089B1 (en) Method Of Fabricating Light Emitting Diode Of Parellel Type
KR101835004B1 (en) Light emitting device including a graphene pattern layer and method of manufacturing the same
KR20110117963A (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR20120046632A (en) Light emitting device inculding graphene layer and nanocrystal layer
KR102249630B1 (en) Light emitting device and lighting system
US20140353578A1 (en) Light-emitting device
KR20140036396A (en) Light emitting diode comprising porous transparent electrode and method of fabricating the same
KR20130111031A (en) Semiconductor light emitting device
KR101198357B1 (en) Light emission Diode and Manufacturing Method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right