KR20120123194A

KR20120123194A - Phase-shift mask with assist phase regions

Info

Publication number: KR20120123194A
Application number: KR1020120037323A
Authority: KR
Inventors: 로버트 엘. 흐시에; 워렌 더블유. 플랙
Original assignee: 울트라테크 인크.
Priority date: 2011-04-25
Filing date: 2012-04-10
Publication date: 2012-11-08

Abstract

PURPOSE: A phase shift mask is provided to ensure the identical structure and the identical performance of light emitting diodes by forming the rough surfaces of substrates. CONSTITUTION: A phase shift mask(112) is used for a photolithography imaging system with resolution limit. The phase shift mask includes a plurality of auxiliary phase regions and checkered type arrays in phase-shift region(R0, Rπ). The checkered type array includes a peripheral part, and the size of the checkered type array is more than or equal to the resolution limit. The auxiliary phase regions are adjacently arrayed to at least part of the peripheral part. The size of each auxiliary phase region is less than the resolution limit.

Description

PHASE-SHIFT MASK WITH ASSIST PHASE REGIONS

관련 특허출원의 상호 참조Cross Reference of Related Patent Application

본 출원은 2010년 12월 21일자 출원된 미국 특허출원 제12/928,862호(발명의 명칭: "위상-시프트 마스크를 사용한 포토리소그래피 LED 제조")의 부분계속출원으로서, 참조에 의해 본 명세서에 포함된다.This application is incorporated herein by reference in its entirety as a partial application of US patent application Ser. No. 12 / 928,862, filed December 21, 2010, entitled "Manufacturing Photolithography LEDs Using Phase-Shift Masks." do.

본 발명은 포토리소그래피(photolithography)에서 사용되는 위상-시프트 마스크(phase-shift mask)에 관한 것이고, 구체적으로는 보조 위상 영역을 갖는 위상-시프트 마스크에 관한 것이다.The present invention relates to a phase-shift mask used in photolithography, and more particularly to a phase-shift mask having an auxiliary phase region.

위상-시프트 마스크는 반도체 집적 회로 및 LED(light-emitting diode)를 형성하기 위한 다양한 포토리소그래피 응용에서 사용된다. 위상-시프트 마스크의 투과 영역은 상대 위상 차이를 갖는 반면 크롬-도금 유리 마스크에서는 투과 영역이 모두 동일한 상대 위상을 갖는 점에서 위상-시프트 마스크는 종래의 크롬-도금 유리 마스크와 상이하다. 위상-시프트 마스크에서 투과 영역에 대해 위상 차이를 선택하는 이점은, 더욱 선명한 이미지 강도(이미지 콘트라스트)를 제공하는 방식으로 전기장 진폭이 가산되도록 투과 영역들이 구성될 수 있다는 것이다. 그 결과 포토레지스트에 피처(feature)를 인쇄할 때 이미징 분해능이 증가된다. Phase-shift masks are used in various photolithography applications for forming semiconductor integrated circuits and light-emitting diodes (LEDs). The phase-shift mask is different from the conventional chromium-plated glass mask in that the transmission region of the phase-shift mask has a relative phase difference, whereas in the chromium-plated glass mask, the transmission regions all have the same relative phase. The advantage of selecting a phase difference for the transmissive region in the phase-shift mask is that the transmissive regions can be configured such that the electric field amplitude is added in a manner that provides a sharper image intensity (image contrast). The result is increased imaging resolution when printing features on the photoresist.

위상-시프트 마스크의 한 예는 교대하는(alternating) 위상-시프트 영역, 즉 0°와 180°(π) 위상 영역의 주기적 패턴을 포함하는 것이 가능하다. 이와 같은 위상-시프트 마스크는 반복 패턴의 피처 분해능을 강화하는데 유용하다. 그러나, 개선된 이미지 콘트라스트는 리소그래피 노광 필드의 에지(주변부)에서 중단되는데 이는 반복 패턴이 종료해야 하기 때문이다. 그 결과, 필드 에지에 인접하여 형성된 피처 패턴은 다른 점에서는 유익한 위상 간섭의 불연속에 의해 왜곡되는 경향이 있다. 과거에 이 문제는, 실제 장치를 형성하는데 최종적으로 사용되지 않을 웨이퍼 상의 영역에 상기 왜곡된 피처가 인쇄되도록 위상-시프트 마스크와 이미징 필드를 구성함으로써, 해결되어 왔다. 그러나, 모든 제조 응용이 이러한 융통성을 갖지는 않으며, 따라서 종래의 위상이 교대하는 위상-시프트 마스크는 사용될 수 없다.One example of a phase-shift mask is possible to include alternating phase-shift regions, ie periodic patterns of 0 ° and 180 ° (π) phase regions. Such phase-shift masks are useful for enhancing feature resolution of repeating patterns. However, the improved image contrast ceases at the edge (peripheral) of the lithographic exposure field because the repeating pattern must end. As a result, feature patterns formed adjacent to the field edges tend to be distorted by discontinuities in beneficial phase interference in other respects. In the past, this problem has been solved by constructing a phase-shift mask and imaging field such that the distorted feature is printed on an area on the wafer that will not be finally used to form the actual device. However, not all manufacturing applications have this flexibility, so conventional phase-shifted phase-shift masks cannot be used.

필드 에지에서의 왜곡된 피처가 문제가 될 수 있는 제조 응용의 한 예는 LED 제조이다. LED는 LED 제조 및 LED 설계에서 지속적인 개선으로 인해 점점 더 효율화되고 있다. 그러나 LED 발광 효율의 일반적인 한계는 LED 내에서 발생된 광의 내부 전반사에 기인한다. 예를 들면, 질화갈륨(GaN)-기반 LED에서, n-도핑된 및 p-도핑된 GaN 층은 표면을 갖는 반도체 기판(예컨대, 사파이어)에 의해 지지된다. n-도핑된 및 p-도핑된 GaN 층들은 활성층을 사이에 포함하고, GaN 층들 중 하나는 공기와 접하는 표면을 갖는다. 광은 상기 활성층에서 생성되어 모든 방향으로 균등하게 방출된다. 그러나 GaN은 약 3의 비교적 높은 굴절률을 갖는다. 그 결과, GaN-공기 계면에는 최대입사각도 콘("출구(exit cone)")이 존재하며, 그 내부에서는 광이 p-GaN-공기 계면을 나가지만, 그 외부에서는 광이 스넬의 법칙(Snell's Law)에 따라 GaN 구조물 내로 반사된다.One example of a manufacturing application where distorted features at the field edge can be a problem is LED manufacturing. LEDs are becoming more and more efficient due to continuous improvements in LED manufacturing and LED design. However, the general limitation of LED luminous efficiency is due to total internal reflection of the light generated within the LED. For example, in gallium nitride (GaN) -based LEDs, the n-doped and p-doped GaN layers are supported by a semiconductor substrate having a surface (eg, sapphire). The n-doped and p-doped GaN layers include an active layer between and one of the GaN layers has a surface in contact with air. Light is generated in the active layer and emitted evenly in all directions. However, GaN has a relatively high refractive index of about 3. As a result, there is a maximum incident angle cone (“exit cone”) at the GaN-air interface, where light exits the p-GaN-air interface, but outside it, Snell's law Law is reflected into the GaN structure.

LED 발광 효율을 개선하기 위해, 어떤 LED는 거친(roughened) 기판 표면으로 제조되어 왔다. 거친 기판 표면은 내부적으로 반사된 광을 산란하여, 그 광의 일부를 상기 출구 콘 내에 유지시켜 LED를 나가도록 하며, 그에 의해 LED의 발광 효율을 향상시킨다.In order to improve LED luminous efficiency, some LEDs have been fabricated with roughened substrate surfaces. The rough substrate surface scatters internally reflected light, keeping some of the light within the exit cone to exit the LED, thereby improving the luminous efficiency of the LED.

제조 환경에 있어서, LED가 동일한 구조와 동일한 성능을 갖도록 제어 가능하고 일관된 거친 기판 표면 형성 방법을 갖는 것이 바람직하다. 이를 위해서, 상기 거친 기판 표면은 전술한 피처 패턴 왜곡 없이 형성되는 것이 바람직하다.In a manufacturing environment, it is desirable to have a controllable and consistent method of forming a rough substrate surface such that the LEDs have the same structure and the same performance. To this end, the rough substrate surface is preferably formed without the aforementioned feature pattern distortion.

(요약)(summary)

본 발명의 일 측면은 분해능 한계를 갖는 포토리소그래피 이미징 시스템에서 사용되는 위상-시프트 마스크이다. 상기 위상-시프트 마스크는 분해능 한계 이상의 크기를 갖는 위상-시프트 영역(R)의 바둑판 모양 어레이를 갖는다. 인접한 위상-시프트 영역(R)은 180°의 상대 위상 차이를 갖고, 상기 어레이는 주변부(perimeter)를 갖는다. 상기 위상-시프트 마스크는 또한 복수의 보조 위상 영역(R')을 갖는다. 보조 위상 영역(R')은 상기 주변부의 적어도 일부에 바로 인접하여 정렬되고, 각각의 보조 위상 영역(R')은 상기 분해능 한계 미만의 크기를 갖고 상기 인접 위상-시프트 영역(R))에 대해 180°의 상대 위상-시프트 차이를 갖는다.One aspect of the present invention is a phase-shift mask used in photolithographic imaging systems having a resolution limit. The phase-shift mask has a checkered array of phase-shift regions R having a magnitude above the resolution limit. Adjacent phase-shift regions R have a relative phase difference of 180 ° and the array has a perimeter. The phase-shift mask also has a plurality of auxiliary phase regions R '. Auxiliary phase region R 'is arranged immediately adjacent to at least a portion of the periphery, and each auxiliary phase region R' has a magnitude less than the resolution limit and with respect to the adjacent phase-shift region R). It has a relative phase-shift difference of 180 degrees.

상기 위상-시프트 마스크에서, 상기 주변부는 바람직하게는 4개의 에지(edge)를 포함한다. 상기 위상-시프트 영역은 바람직하게는 상기 4개의 에지 각각에 인접하여 정렬된다.In the phase-shift mask, the periphery preferably comprises four edges. The phase-shift region is preferably aligned adjacent to each of the four edges.

상기 위상-시프트 마스크에서, 상기 주변부는 바람직하게는 상기 4개의 에지에 의해 한정되는 4개의 코너를 포함한다. 상기 보조 위상 영역(R')은 상기 4개의 코너에 인접하여 각각 정렬된다.In the phase-shift mask, the periphery preferably comprises four corners defined by the four edges. The auxiliary phase regions R 'are each aligned adjacent to the four corners.

상기 위상-시프트 마스크에서, 상기 보조 위상 영역(R')은 바람직하게는 상기 바둑판 모양 어레이의 전체 주변부에 바로 인접하여 정렬된다.In the phase-shift mask, the auxiliary phase region R 'is preferably aligned immediately adjacent the entire periphery of the checkered array.

상기 위상-시프트 마스크는 바람직하게는 상기 보조 위상 영역(R')에 의해 한정된 주변부에 바로 인접한 불투명 층을 추가로 포함한다.The phase-shift mask preferably further comprises an opaque layer immediately adjacent to the periphery defined by the auxiliary phase region R '.

본 발명의 또 하나의 측면은 분해능 한계와 파장을 갖는 포토리소그래피 이미징 시스템에서 사용되는 위상-시프트 마스크이다. 상기 위상-시프트 마스크는 마스크 바디(body)를 갖는다. 상기 마스크 바디는 표면을 갖고 상기 포토리소그래피 이미징 시스템 파장을 거의 투과시킨다. 상기 위상-시프트 마스크는, 상기 마스크 바디 표면에 의해 지지되고 상기 분해능 한계 이상의 크기를 갖는 위상-시프트 영역(R)의 바둑판 모양 어레이를 포함하고, 인접한 영역(R)은 180°의 위상 차이를 갖는다. 상기 바둑판 모양 어레이는 복수의 에지와 4개의 코너를 포함하는 주변부를 갖는다. 상기 위상-시프트 마스크는 또한 상기 기판 표면에 의해 지지된 복수의 보조 위상 영역(R')을 포함한다. 각각의 보조 위상 영역(R')은 상기 분해능 한계 미만의 크기를 갖는다. 상기 보조 위상 영역(R')은 상기 주변부를 둘러싸도록 상기 복수의 에지와 4개의 코너에 바로 인접하여 정렬되고, 각 보조 위상 영역(R')은 상기 인접 위상-시프트 영역(R) 및 인접 보조 위상 영역(R')에 대해 180°의 위상-시프트 차이를 갖는다.Another aspect of the invention is a phase-shift mask used in photolithographic imaging systems having a resolution limit and wavelength. The phase-shift mask has a mask body. The mask body has a surface and nearly transmits the photolithographic imaging system wavelength. The phase-shift mask comprises a checkered array of phase-shift regions R supported by the mask body surface and having a size above the resolution limit, with adjacent regions R having a phase difference of 180 °. . The checkered array has a perimeter comprising a plurality of edges and four corners. The phase-shift mask also includes a plurality of auxiliary phase regions R 'supported by the substrate surface. Each auxiliary phase region R 'has a magnitude less than the resolution limit. The auxiliary phase regions R 'are arranged immediately adjacent to the plurality of edges and four corners to surround the periphery, and each auxiliary phase region R' is adjacent to the adjacent phase-shift region R and the adjacent auxiliary regions. It has a phase-shift difference of 180 degrees with respect to the phase region R '.

본 발명의 또 하나의 측면은 반도체 기판을 포토리소그래피 패터닝하는 방법이다. 상기 방법은 포토레지스트 층을 지지하는 표면을 갖는 반도체 기판을 제공하는 단계를 포함한다. 상기 방법은 또한 상기 포토레지스트 층상에 위상-시프트 마스크 패턴을 포토리소그래피 이미징하는 단계를 포함한다. 상기 위상-시프트 마스크 패턴은 위상-시프트 영역(R)의 바둑판 모양 어레이를 포함하고, 이Another aspect of the invention is a method of photolithographic patterning a semiconductor substrate. The method includes providing a semiconductor substrate having a surface supporting a photoresist layer. The method also includes photolithographic imaging of a phase-shift mask pattern on the photoresist layer. The phase-shift mask pattern includes a checkered array of phase-shift regions R,

각각 분해능 한계 미만의 크기를 갖는 복수의 보조 위상 영역(R')을 포함하고, 인접 위상-시프트 영역(R)은 180°의 위상 차이를 갖는다. 상기 바둑판 모양 어레이는 주변부를 갖는다. 그리고 복수의 보조 위상 영역(R') 각각은 상기 분해능 한계 미만의 크기를 갖는다. 상기 보조 위상 영역(R')은 상기 주변부의 적어도 일부에 바로 인접하여 정렬된다. 각 보조 위상 영역(R')은 상기 인접 위상-시프트 영역(R)에 대해 180°의 위상-시프트 차이를 갖는다. 상기 방법은 포토레지스트 피처(feature)의 주기적 어레이를 형성하기 위해 상기 포토레지스트 층을 처리하는 단계를 추가로 포함한다.Each includes a plurality of auxiliary phase regions R 'having a magnitude less than the resolution limit, and adjacent phase-shift regions R have a phase difference of 180 degrees. The checkered array has a periphery. And each of the plurality of auxiliary phase regions R 'has a magnitude less than the resolution limit. The auxiliary phase region R 'is aligned immediately adjacent to at least a portion of the periphery. Each auxiliary phase region R 'has a phase-shift difference of 180 degrees with respect to the adjacent phase-shift region R. As shown in FIG. The method further includes processing the photoresist layer to form a periodic array of photoresist features.

상기 방법은 바람직하게는 거친 기판 표면을 규정하는 기판 포스트의 어레이를 생성하기 위해 상기 포토레지스트 피처를 처리하는 단계를 추가로 포함한다. 상기 방법은 또한 바람직하게는 상기 거친 기판 표면 위에 p-n 접합 다층 구조체를 형성하는 단계를 추가로 포함한다.The method further includes processing the photoresist feature to produce an array of substrate posts that preferably define a rough substrate surface. The method also preferably further comprises forming a p-n bonded multilayer structure on the rough substrate surface.

상기 방법에서, 상기 반도체 기판은 사파이어(sapphire)로 만들어진다.In the method, the semiconductor substrate is made of sapphire.

상기 방법에서, 상기 포토리소그래피 이미징은 공칭 365 nm의 파장과 단위 배율을 갖는다.In the method, the photolithographic imaging has a wavelength and unit magnification of nominal 365 nm.

상기 방법에서, 상기 기판 포스트는 1㎛ 이하의 치수를 갖는다. 또한 상기 방법은 바람직하게는 0.5 이하의 개구수에서 포토리소그래피 이미징을 수행하는 단계를 추가로 포함한다.In the method, the substrate post has a dimension of 1 μm or less. The method also preferably further comprises performing photolithography imaging at a numerical aperture of 0.5 or less.

상기 방법에서, 상기 위상-시프트 마스크는 바람직하게는 상기 보조 위상 영역(R')에 의해 한정된 주변부에 바로 인접한 불투명 층을 추가로 포함한다.In the method, the phase-shift mask preferably further comprises an opaque layer immediately adjacent to the periphery defined by the auxiliary phase region R '.

상기 방법에서, 상기 포토리소그래피 이미징은 바람직하게는 실질적으로 전체의 기판에 대해 상기 포토레지스트 층 내에 실질적으로 연속인 포토레지스트 포스트 어레이를 생성하기 위해 노광 필드를 함께 스티칭(stitching)하는 단계를 포함한다.In the method, the photolithographic imaging preferably includes stitching the exposure fields together to produce a substantially continuous array of photoresist posts in the photoresist layer over substantially the entire substrate.

본 발명의 또 하나의 측면은 발광다이오드(LED)를 형성하는 방법이다. 상기 방법은 서브-분해능 보조 위상 영역 어레이에 의해 둘러싸인 주변부를 갖는 바둑판 모양 위상-시프트 패턴을 갖는 위상-시프트 마스크를 통해 조명 광을 투과시키는 것을 포함하고, 내부에 포토레지스트 포스트 어레이를 형성하기 위해 반도체 기판에 의해 지지된 포토레지스트를 포토리소그래피 노광하는 단계를 포함한다. 상기 방법은 또한 거친 기판 표면을 규정하는 기판 포스트 어레이를 형성하기 위해 상기 포토레지스트 포스트 어레이를 처리하는 단계를 포함한다. 상기 방법은 상기 거친 기판 표면 위에 p-n 다층 구조체를 형성하여 상기 LED를 형성하는 단계를 추가로 포함한다. 상기 거친 기판 표면은 상기 p-n 다층 구조체에 의해 발생된 광을 산란시켜 상기 LED에 의해 방출된 광량을 거칠지 않은 기판 표면을 갖는 LED에 비해 증가시키는 작용을 한다. Another aspect of the invention is a method of forming a light emitting diode (LED). The method includes transmitting illumination light through a phase-shift mask having a checkered phase-shift pattern having a periphery surrounded by a sub-resolution auxiliary phase region array, the semiconductor to form a photoresist post array therein. Photolithographic exposure of the photoresist supported by the substrate. The method also includes processing the photoresist post array to form a substrate post array that defines a rough substrate surface. The method further includes forming the LED by forming a p-n multilayer structure on the rough substrate surface. The rough substrate surface acts to scatter light generated by the p-n multilayer structure to increase the amount of light emitted by the LED compared to an LED having a non-rough substrate surface.

상기 방법에서, 상기 위상-시프트 마스크는 바람직하게는 상기 서브-분해능 보조 위상 영역에 의해 한정된 주변부에 바로 인접한 불투명 층을 추가로 갖는다.In the method, the phase-shift mask preferably further has an opaque layer immediately adjacent to the periphery defined by the sub-resolution auxiliary phase region.

상기 방법에서, 상기 포토레지스트를 포토리소그래피 노광하는 단계는 바람직하게는 0.5 이하의 개구수에서 실행된다.In the method, the photolithographic exposure of the photoresist is preferably performed at a numerical aperture of 0.5 or less.

상기 방법에서, 상기 포토레지스트를 포토리소그래피 노광하는 단계는 바람직하게는 공칭 365 nm의 파장에서 단위 배율로 실행된다.In the method, the photolithographic exposure of the photoresist is preferably performed at unit magnification at a wavelength of nominal 365 nm.

상기 방법에서, 상기 포토레지스트를 포토리소그래피 노광하는 단계는 바람직하게는 실질적으로 전체의 기판에 대해 실질적으로 연속인 포토레지스트 포스트 어레이를 생성하기 위해 노광 필드를 함께 스티칭하는 단계를 포함한다.In the method, photolithographic exposing the photoresist preferably includes stitching the exposure fields together to create a photoresist post array that is substantially continuous over the entire substrate.

상기 방법은 바람직하게는 상기 위상-시프트 마스크의 보조 위상 영역에 대응하는 노광 필드의 부분을 중첩시키는 단계를 추가로 포함한다.The method preferably further comprises superimposing a portion of the exposure field corresponding to the auxiliary phase region of the phase-shift mask.

본 발명의 추가적인 특징 및 이점은 아래의 발명의 상세한 설명에서 제시되며, 부분적으로는 상세한 설명, 청구범위 및 첨부 도면에서 제시된 실시예를 실시함으로써 명백하거나 인식될 수 있을 것이다. 특허청구범위는 본 명세서의 일부를 구성하고, 참조에 의해 아래의 상세한 설명에 병합된다.Additional features and advantages of the invention will be set forth in the description which follows, and in part will be obvious or apparent from the practice of the embodiments set forth in the description, claims and appended drawings. The claims form part of this specification and are incorporated into the following detailed description by reference.

전술한 포괄적인 설명과 다음에 기술되는 상세한 설명 모두는 주장하고자 하는 본 발명의 속성 및 특성을 이해하기 위한 개요 또는 골격을 제공하려는 것임을 이해해야 한다. 첨부한 도면은 본 발명의 이해를 돕기 위해 제시된 것이며, 본 명세서에 포함되는 것으로서 그 일부를 구성한다. 도면들은 본 발명의 다양한 실시예를 제공하며, 상세한 설명과 함께 본 발명의 원리와 동작을 설명하는 기능을 한다.It is to be understood that both the foregoing general description and the following detailed description are intended to provide an overview or framework for understanding the nature and characteristics of the invention as claimed. The accompanying drawings are presented to help the understanding of the present invention, and constitute a part thereof as included in the present specification. The drawings provide various embodiments of the invention, and together with the description serve to explain the principles and operations of the invention.

본 발명에 의하면, 거친 기판 표면을 형성하여 LED가 동일한 구조와 동일한 성능을 갖도록 하고, 그에 의해 LED의 발광 효율을 향상시킬 수 있다.According to the present invention, it is possible to form a rough substrate surface so that the LEDs have the same structure and the same performance, thereby improving the luminous efficiency of the LEDs.

도 1은 포스트(post) 어레이(array)에 의해 규정된(defined) 거친 기판 표면을 포함하는 예시적인 GaN-기반 LED의 도식적 단면도이고,
도 2는 거친 사파이어 기판 표면을 규정하는 균일한 포스트 어레이를 갖고 또한 도 1에 도시된 것과 같은 LED에 대해서 포스트 치수(㎛)와 LED (광) 방출 증가(%)의 관계를 측정한 그래프이고,
도 3은 예시적인 균일한 포스트 어레이의 일부에 대한 사시도이고,
도 4는 포스트 어레이 내의 4개의 인접한 포스트의 확대 사시도로서, 포스트의 에지간(edge-to-edge) 간격(S), 포스트 직경(D) 및 포스트 높이(H)가 표시되어 있고,
도 5는 포토리소그래피 이미징을 실행하고 본 발명의 방법을 통상 수행하기 위해 사용되는 일반화된 포토리소그래피 시스템의 도식적 다어그램이고,
도 6은 도 5에 도시된 포토리소그래피 시스템의 예에 대한 더욱 상세한 도식적 다이어그램이고,
도 7은 노광 필드, 전체(global) 및 세부 정렬 마크를 갖는 예시적인 기판의 평면도로서, 상기 노광 필드를 나타내는 인셋(Inset) A, 상기 노광 필드 내의 LED 영역을 나타내는 인셋 B, 및 상기 LED 영역 내에 형성된 포토레지스트 포스트 어레이를 나타내는 인셋 C를 또한 포함하고,
도 8a는 예시적인 위상-시프트 마스크의 일부에 대한 도식적 다이어그램으로서, 마스크 패턴은 0°위상 시프트를 갖는 투과 영역(R₀)과 180°(π) 위상 시프트를 갖는 투과 영역(R_π)을 갖는 영역(R)을 포함하고,
도 8b는 도 8a의 위상-시프트 마스크의 4개 영역(R)에 대한 확대도이고,
도 9a는 서브마이크론(sub-micron) 포스트 어레이를 형성하기 위해 사용될 수 있는 위상-시프트 마스크의 또 다른 예의 도식적 다이어그램으로서, 위상-시프트 영역들은 이격되어 있고 다각형 형상을 가지며,
도 9b는 도 9a와 유사한 도면으로서, 위상-시프트 영역들은 원 형상이며,
도 10은 영역(R₀, R_π) 및 L/2 = 0.6을 갖는 도 9a와 유사한 위상-시프트 마스크를 사용하고 3㎛ 두께를 갖는 포토레지스트 내에 형성된 포스트 어레이의 예에 대한 주사 전자 현미경 이미지이고,
도 11a는 도 8a의 바둑판 모양 어레이를 갖는 크롬이 도금되지 않은 위상-시프트 마스크의 예의 평면도로서, 서브-분해능 보조 위상 영역을 포함하며,
도 11b는 메인 바둑판 모양 위상-시프트 패턴과 보조 위상 영역의 대응하는 구성예를 포함하는 위상-마스크 패턴의 일부를 보여주는 도 11a에서 AA로 표시된 인셋 영역의 일 예의 상세도이고,
도 11c는 도 11b와 유사한 도면이지만 보조 위상 영역 구성이 코너 보조 위상 영역을 추가로 포함하며,
도 12a는 서브-분해능 보조 위상 영역을 포함하지 않는 바둑판 모양-패턴 위상-시프트 마스크에 의해 형성된 포토레지스트 포스트 어레이의의 일 예를 도시하고, 주변 포스트가 내부(중앙) 포스트에 대해 어떻게 왜곡되는지 보여주며,
도 12b는 도 12a와 유사한 도면이지만, 바둑판 모양-패턴 위상-시프트 마스크가 서브-분해능 보조 위상 영역을 포함하고 주변부 포토레지스트 포스트가 내부 포스트와 실질적으로 동일한 것을 보여주며,
도 13은 포토리소그래피 모델링 소프트웨어를 사용하여 발생된 데이터에 기초하여 포토레지스트 층 내에 형성된 (포지티브) 포토레지스트 포스트의 2D 모형 어레이의 단면도로서 서브-분해능 보조 위상 영역의 유익한 효과를 도시하며,
도 14a는 내지 14e는 본 발명에 의해 LED를 형성하는 과정에서 위상-시프트 마스크와 포토리소그래피 처리 기법을 가지고 포토리소그래피 이미징을 사용하여 기판 표면에 포스트 어레이를 형성하기 위해 처리되는 기판의 단면도 예를 도시한다.1 is a schematic cross-sectional view of an exemplary GaN-based LED that includes a rough substrate surface defined by a post array,
FIG. 2 is a graph measuring the relationship between post dimensions (μm) and LED (light) emission increase (%) for an LED such as that shown in FIG. 1 with a uniform post array defining a rough sapphire substrate surface,
3 is a perspective view of a portion of an exemplary uniform post array,
4 is an enlarged perspective view of four adjacent posts in a post array, in which the edge-to-edge spacing S, post diameter D and post height H are shown;
5 is a schematic diagram of a generalized photolithography system used for performing photolithography imaging and for performing the method of the present invention,
FIG. 6 is a more detailed schematic diagram of the example of the photolithography system shown in FIG. 5;
7 is a plan view of an exemplary substrate having an exposure field, global and detailed alignment marks, inset A representing the exposure field, inset B representing the LED area within the exposure field, and within the LED area. Also includes inset C representing the formed photoresist post array,
Figure 8a is an exemplary phase-with a schematic diagram of a portion of shift mask, a mask pattern is a transmitting region having a 0 ° phase with shift transmission region (R ₀₎ and 180 ° (π) phase shift (R _π) Region R,
FIG. 8B is an enlarged view of four regions R of the phase-shift mask of FIG. 8A,
9A is a schematic diagram of another example of a phase-shift mask that may be used to form a sub-micron post array, wherein the phase-shift regions are spaced apart and have a polygonal shape,
FIG. 9B is a view similar to FIG. 9A wherein the phase-shift regions are circular;
FIG. 10 is a scanning electron microscopy image of an example of a post array formed in a photoresist having a 3 μm thickness using a phase-shift mask similar to FIG. 9A with regions R ₀ , R _π and L / 2 = 0.6 ,
FIG. 11A is a top view of an example of a chromium-free, phase-shift mask having the checkered array of FIG. 8A, including a sub-resolution auxiliary phase region, and FIG.
FIG. 11B is a detailed view of an example of an inset region labeled AA in FIG. 11A showing a portion of a phase-mask pattern including corresponding configurations of a main checkered phase-shift pattern and an auxiliary phase region, FIG.
FIG. 11C is a view similar to FIG. 11B but the auxiliary phase region configuration further includes a corner auxiliary phase region,
12A shows an example of an array of photoresist posts formed by a checkered-pattern phase-shift mask that does not include a sub-resolution auxiliary phase region, and shows how the peripheral posts are distorted relative to the inner (center) posts. Giving,
FIG. 12B is a view similar to FIG. 12A, showing that the checkered-pattern phase-shift mask includes a sub-resolution auxiliary phase region and the peripheral photoresist post is substantially the same as the inner post, and FIG.
FIG. 13 is a cross-sectional view of a 2D model array of (positive) photoresist posts formed in a photoresist layer based on data generated using photolithography modeling software, illustrating the beneficial effects of sub-resolution auxiliary phase regions; FIG.
14A-14E illustrate cross-sectional examples of substrates that are processed to form post arrays on substrate surfaces using photolithography imaging with a phase-shift mask and photolithography processing technique in the process of forming LEDs by the present invention. do.

이제 본 발명의 다양한 실시예가 첨부한 도면을 참조하여 설명될 것이다. 가능한 한, 도면에서 동일하거나 유사한 부분을 지칭하기 위해 동일한 또는 유사한 참조 부호가 사용된다. 도면의 척도는 필수적인 것은 아니며, 당업자는 본 발명의 주요 측면을 예시하기 위해 도면이 간략화된 것임을 인식할 것이다. 예를 들면, 본 명세서에서 개시되는 위상-시프트 마스크와 관련하여, 그러한 마스크는 수많은 위상 영역을 갖는 것이 가능하고, 특정 도면에서는 한정된 수의 위상 영역이 예시로서 도시된다.Various embodiments of the present invention will now be described with reference to the accompanying drawings. Wherever possible, the same or similar reference numerals are used to refer to the same or similar parts in the drawings. The scales of the drawings are not essential and those skilled in the art will recognize that the drawings are simplified to illustrate the main aspects of the invention. For example, with respect to the phase-shift mask disclosed herein, it is possible for such a mask to have a number of phase regions, in which a limited number of phase regions are shown by way of example.

본 발명의 보조 위상 영역을 갖는 위상-시프트 마스크의 측면이 LED의 제조와 관련하여 예로서 설명된다. 따라서, 포토리소그래피를 사용하는 LED 제조 및 구조에 관한 정보가 이하에서 제시된다.Aspects of the phase-shift mask having an auxiliary phase region of the present invention are described by way of example in connection with the manufacture of LEDs. Thus, information regarding LED fabrication and structure using photolithography is presented below.

LEDLED 구조의 예 Example of structure

도 1은 예시적인 GaN-기반 LED(10)의 도식적 단면도이다. GaN-기반 LED의 예는 미국 특허 제6,455,877호, 제7,259,399호 및 제7,436,001호에 기재되어 있으며, 그 내용은 참조에 의해 본 명세서에 병합된다. 본 발명은 GaN-기반 LED에 한정되지 않으며, 포토리소그래피 이미징 및 처리 기법을 사용하여 형성되고 또한 여기서 설명되는 포스트 어레이에 의해 형성된 거친 기판 표면으로 인해 광 방출 효율이 개선되는 임의의 타입의 LED를 지향한다.1 is a schematic cross-sectional view of an exemplary GaN-based LED 10. Examples of GaN-based LEDs are described in US Pat. Nos. 6,455,877, 7,259,399, and 7,436,001, the contents of which are incorporated herein by reference. The invention is not limited to GaN-based LEDs, but is directed to any type of LED that is formed using photolithographic imaging and processing techniques and also has improved light emission efficiency due to the rough substrate surface formed by the post array described herein. do.

LED(10)는 표면(22)을 갖는 기판(20)을 포함한다. 기판(20)의 재료의 예는 사파이어, SiC, GaN, Si 등을 포함한다. 기판(20) 위에는 다층 구조체(30)가 배치되고, 다층 구조체(30)는 n-도핑된 GaN 층("n-GaN 층")(40) 및 표면(52)을 갖는 p-도핑된 GaN 층("p-GaN 층")(50)을 포함한다. n-GaN 층(40)과 p-GaN 층(50) 사이에는 활성층(60)이 개재하고, n-GaN 층(40)은 기판(20)에 인접한다. 다른 Ga-기반 LED 실시예에서는, GaN 다층 구조체(30)는 역전되어 p-GaN 층(50)이 기판(20)과 인접할 수 있다. 활성층(60)은 예컨대 도핑되지 않은 GaInN/GaN 초격자와 같은 다중 양자 웰(MQW: multiple quantum well) 구조체를 포함한다. 따라서 GaN 다층 구조체(30)는 p-n 접합부를 획정하고, 또한 여기서는 더욱 일반적으로 p-n 접합 다층 구조체로 지칭된다. 실시예에서, 표면(52)은 그것을 관통하는 LED 발광 효율을 증가시키기 위해 거칠게 가공될 수 있다.LED 10 includes a substrate 20 having a surface 22. Examples of the material of the substrate 20 include sapphire, SiC, GaN, Si, and the like. A multilayer structure 30 is disposed over the substrate 20, the multilayer structure 30 having a p-doped GaN layer having an n-doped GaN layer (“n-GaN layer”) 40 and a surface 52. ("p-GaN layer") 50. An active layer 60 is interposed between the n-GaN layer 40 and the p-GaN layer 50, and the n-GaN layer 40 is adjacent to the substrate 20. In other Ga-based LED embodiments, the GaN multilayer structure 30 may be inverted such that the p-GaN layer 50 is adjacent to the substrate 20. Active layer 60 includes multiple quantum well (MQW) structures, such as, for example, undoped GaInN / GaN superlattices. GaN multilayer structure 30 thus defines a p-n junction, and more commonly referred to herein as a p-n junction multilayer structure. In an embodiment, the surface 52 may be roughened to increase the LED luminous efficiency therethrough.

기판(20)의 표면(22)은 기판(20)의 표면(22) 거칠기를 규정하는 포스트(72)의 어레이를 포함한다. 아래에서 더욱 상세히 설명되는 예에서, 포스트(72)의 어레이(70)는 기판(20)의 표면(22)의 내부로 에칭되므로 포스트(72)는 기판 재료로 만들어진다. LED 발광 효율을 증가시키기 위해, 포스트(72)는 바람직하게는 방출된 LED 파장(λ_LED)보다 2배 내지 10배 더 큰 치수(예컨대, 직경 또는 폭(D))를 갖는다. 방출된 LED 파장(λ_LED)은 예컨대 400 ~ 700 nm가 될 수 있지만, GaN 층(40, 50) 내 LED 파장은 GaN 굴절률(n) 때문에 대략 2.5배 더 작으며, 따라서 GaN 층(40, 50)에서 LED 파장은 대략 150 내지 250 nm(즉, λ_LED/n)라는 것을 주목하는 것이 중요하다. 일 예에서, n-GaN 층(40) 내에서 광을 효율적으로 산란시키기 위해, 포스트(72)는 약 0.5 ㎛ 내지 약 3 ㎛의 치수를 갖는다. 또한 일 예에서, 포스트(72) 사이의 에지간 간격(S)은 0.5 ㎛ 내지 3 ㎛이고, 포스트 높이(H)는 최대 약 3 ㎛가 될 수 있다(도 3 및 도 4 참조).Surface 22 of substrate 20 includes an array of posts 72 that define the surface 22 roughness of substrate 20. In the example described in greater detail below, the posts 72 are made of substrate material because the array 70 of posts 72 is etched into the surface 22 of the substrate 20. In order to increase the LED luminous efficiency, the post 72 preferably has a dimension (eg diameter or width D) that is 2 to 10 times larger than the emitted LED wavelength λ _LED . The emitted LED wavelength (λ _LED ) can be for example 400 to 700 nm, but the LED wavelength in the GaN layer 40, 50 is approximately 2.5 times smaller due to the GaN refractive index n, thus the GaN layer 40, 50 It is important to note that the LED wavelength is approximately 150 to 250 nm (ie λ _LED / n). In one example, the posts 72 have dimensions of about 0.5 μm to about 3 μm to efficiently scatter light within the n-GaN layer 40. Also in one example, the inter-edge spacing S between the posts 72 may be between 0.5 μm and 3 μm and the post height H may be up to about 3 μm (see FIGS. 3 and 4).

도 1에서 LED(10)는 GaN 다층 구조체(30) 내에 형성된 경사부(80)를 갖는 것으로 도시되어 있다. 경사부(80)는 2개의 전기 접점(90) 중 하나, 즉 n-접점(90n)을 지지하는 선반으로서 기능하는 n-GaN 층(40)의 노출면부(42)를 형성한다. n-접점의 재료의 예는 Ti/Au, Ni/Au, Ti/Al 또는 이것들의 조합을 포함한다. 다른 전기 접점(90)은 p-접점(90p)으로, 이것은 p-GaN 층(50)의 표면(52) 위에 정렬된다. p-접점의 재료의 예는 Ni/Au 및 Cr/Au를 포함한다. 예를 들어 거리(d1)는 약 4 ㎛이고, 거리(d2)는 약 1.4 ㎛이다. LED(10)는 통상 1 mm x 1mm의 정사각형이다.In FIG. 1, the LED 10 is shown to have an inclined portion 80 formed in the GaN multilayer structure 30. The inclined portion 80 forms an exposed surface portion 42 of the n-GaN layer 40 which functions as a shelf supporting one of the two electrical contacts 90, namely the n-contact 90n. Examples of n-contact materials include Ti / Au, Ni / Au, Ti / Al or combinations thereof. The other electrical contact 90 is a p-contact 90p, which is aligned over the surface 52 of the p-GaN layer 50. Examples of p-contact materials include Ni / Au and Cr / Au. For example, the distance d1 is about 4 μm and the distance d2 is about 1.4 μm. The LED 10 is typically 1 mm x 1 mm square.

LEDLED 발광 효율 향상 Improved luminous efficiency

도 2는 도 1에 도시된 것과 같은, 사파이어 기판(20)에서 거친 표면(22)을 규정하는 포스트(72)의 균일한 어레이(70)를 갖는 LED(10)에 대해서 측정된 포스트 치수(㎛) 대비 LED (광) 방출(%)의 증가를 도시한 것이다. 도 3은 균일한 포스트(72) 어레이(70)의 일부에 대한 사시도이다. 도 4는 어레이(70) 내 4개의 포스트에 대한 사시도로서, 에지간 간격(S), 포스트 직경(D) 및 포스트 높이(H)를 표시하고 있다. 도 2에서 포스트 치수는 수평축을 따라 (D, S, H) 형식으로 주어져 있다. 거칠지 않은 사파이어 표면(22)을 갖는 LED(10)에 대한 LED 발광이 "0" 위치에서 기준으로서 도시되어 있으며, LED 광 방출의 증가는 이 기준 값(0%)에 대해 측정된다. 도면에서 포스트 치수는 일반적으로 "0" 또는 "거칠지 않은" 위치의 우측으로 갈수록 높이가 증가하고 폭은 더 좁아진다.FIG. 2 shows the measured post dimensions (μm) for an LED 10 having a uniform array 70 of posts 72 defining a rough surface 22 in the sapphire substrate 20, as shown in FIG. 1. The increase in LED (light) emission (%) is shown. 3 is a perspective view of a portion of the uniform post 72 array 70. 4 is a perspective view of four posts in the array 70, showing the inter-edge spacing S, post diameter D, and post height H. FIG. In Figure 2 the post dimensions are given in the form (D, S, H) along the horizontal axis. LED light emission for the LED 10 with a rough sapphire surface 22 is shown as a reference at the "0" position, and the increase in LED light emission is measured against this reference value (0%). In the figures, the post dimensions generally increase in height and narrower in width toward the right of the "0" or "rough" position.

도 2에서, LED 광 방출은 일반적으로 포스트(72)의 높이가 높을수록 그리고 폭이 좁을수록 증가하는 것을 알 수 있다. 균일한 어레이(70)에 대해서, 오버레이 (overlay) 요건은 엄격하지 않으며 가끔의 흠은 특별히 문제되지 않는다. 그러나, 포스트(72)를 형성하기 위해 사용되는 대량 프로세스의 반복 가능성과 일관성만큼, 포스트(72)의 사이즈는 중요하다. 포스트(72)는 임의의 합리적인 단면 형상을 갖는 것이 가능하고 예로서 둥근 단면을 갖는 원기둥 형상의 포스트로서 도시되어 있다. 포스트(72)는 원기둥 형상이 아닐 수 있으며(즉, 경사지거나 또는 직선이 아닌 측벽을 가짐), 직사각형 또는 정사각형 단면 형상, 강낭콩 유형 형상 등을 갖는 것이 가능하다. 도 14e는 일 예로서 피라미드형 포스트(72)를 도시하고 있다. 일 예에서, 포토레지스트 포스트(72')는 원통형이 될 수 있지만 기판(20)의 표면(22)에 후속적으로 형성된 대응하는 포스트(72)는 포토레지스트 포스트(72')로부터 기판 포스트(72)를 형성하기 위해 사용되는 프로세스로 인해 원통형이 아니다.In FIG. 2, it can be seen that the LED light emission generally increases with a higher height and a narrower width of the post 72. For the uniform array 70, the overlay requirements are not stringent and occasional flaws are not particularly problematic. However, the size of the post 72 is as important as the repeatability and consistency of the bulk process used to form the post 72. The post 72 can have any reasonable cross-sectional shape and is shown as a cylindrical post with a round cross section, for example. The post 72 may not be cylindrical (ie, have sidewalls that are not sloped or straight), and may have rectangular or square cross-sectional shapes, kidney bean type shapes, and the like. 14E illustrates pyramidal post 72 as an example. In one example, the photoresist post 72 ′ may be cylindrical but the corresponding post 72 subsequently formed on the surface 22 of the substrate 20 may have a substrate post 72 from the photoresist post 72 ′. Is not cylindrical due to the process used to form it.

일반적으로 말해서, (이하에서 설명되는 것처럼) 포스트(72)를 형성하기 위해 사용되는 포토리소그래피 이미징 프로세스의 분해능 한계(resolution limit) 또는 그 근처에서 형성된 포스트(72)의 예는 날카로운 에지(edge)보다는 둥글게 된 단면 형상을 갖는다. 따라서, 포스트 직경 또는 폭(D)는 본 명세서에서 포스트(72)의 단면 크기의 대표적인 또는 효과적인 치수를 의미하며 어떤 특정 형상으로 제한되지 않는다. 예를 들면, 포스트 직경(D)은 타원 단면 형상을 갖는 포스트의 주축 직경을 지칭할 수 있다.Generally speaking, an example of a post 72 formed at or near the resolution limit of a photolithographic imaging process used to form the post 72 (as described below) is more than a sharp edge. It has a rounded cross-sectional shape. Thus, the post diameter or width D means herein a representative or effective dimension of the cross-sectional size of the post 72 and is not limited to any particular shape. For example, the post diameter D can refer to the major axis diameter of a post having an elliptical cross-sectional shape.

전술한 바와 같이, 포스트(72)는 서브마이크론 직경(D), 예컨대 D = 0.5 ㎛을 갖는 것이 가능하다. 현재의 포토리소그래피 기법을 사용하여 그러한 포스트(72)를 형성한다면 통상 0.5 ㎛의 피처(feature)를 이미징할 수 있는 포토리소그래피 시스템이 필요할 것이다. 그러나 그와 같은 포토리소그래피 시스템은 통상 핵심층(즉, 가장 작은 치수를 갖는 층들)을 형성하기 위한 종래의 반도체 집적회로 제조를 위해 설계되고 일반적으로 LED 제조를 위해서는 너무 비싼 것으로 여겨진다.As mentioned above, it is possible for the post 72 to have a submicron diameter D, for example D = 0.5 μm. Forming such a post 72 using current photolithography techniques would require a photolithography system capable of imaging features typically of 0.5 μm. However, such photolithography systems are typically designed for conventional semiconductor integrated circuit fabrication to form the core layer (ie, the layers with the smallest dimension) and are generally considered too expensive for LED fabrication.

본 발명의 측면들은 매끄러운 기판 표면을 갖는 동일한 LED에 비해 증가된 LED 발광 효율을 갖는 LED(10)를 제조하기 위해 기판(20)의 표면(22) 위에 포스트(72)의 어레이(70)를 형성하는 포토리소그래피 시스템 및 방법을 포함한다. 그러나 여기서 설명된 포토리소그래피 시스템 및 방법은 선택형의 위상-시프트 마스크와 조합하여 비핵심층(non-critical layer) 포토리소그래피 시스템을 사용하여 실행되는데 적합하다. 위상-시프트 마스크는 원하는 치수를 갖는 포스트(72)를 형성하기 위해 포토리소그래피 시스템의 개구수 및 조명(즉, "시그마(sigma)")에 매칭된다. 이것에 의해 포토리소그래피 시스템은 종래의 크롬-도금 유리(chrome-on-glass) 비-위상-시프트(non-phase-shift) 마스크를 사용하여 가능한 것보다 훨씬 더 작은 포스트(72)를 적당한 초점심도(DOF)로 인쇄하는 것이 가능하다.Aspects of the present invention form an array 70 of posts 72 over the surface 22 of the substrate 20 to produce an LED 10 having increased LED luminous efficiency relative to the same LED with a smooth substrate surface. Photolithography systems and methods. However, the photolithography systems and methods described herein are suitable for implementation using a non-critical layer photolithography system in combination with an optional phase-shift mask. The phase-shift mask is matched to the numerical aperture and illumination (ie, "sigma") of the photolithography system to form the post 72 with the desired dimensions. This allows the photolithography system to produce a much smaller post 72 with adequate depth of focus than would be possible using a conventional chrome-on-glass non-phase-shift mask. It is possible to print in (DOF).

포토리소그래피Photolithography 이미징Imaging

2개의 교차하는 코히런트(coherent) 광선을 사용하여 포토레지스트 내에 격자 모양의 구조물이 생성될 수 있다는 것이 주지되어 있다. 정상 조건하에서, 입사각 θ와 파장 λ을 갖는 2개의 코히런트 광선은 간섭하여 포토레지스트 내에 주기적인 격자 모양 구조물을 생성할 수 있으며, 상기 주기(P)는 P=λ/(2*Sinθ)로 주어진다. 4개의 코히런트 광선, 즉 x 방향에서 2개의 광선과 y 방향에서 2개의 광선을 중첩함으로써 x-y 평면에서 2차원 그리드 모양(바둑판 모양(checkerboard)) 패턴이 만들어질 수 있다.It is noted that lattice-like structures can be created in the photoresist using two intersecting coherent rays. Under normal conditions, two coherent light beams having an angle of incidence θ and a wavelength λ can interfere to produce a periodic grating structure in the photoresist, where the period P is given by P = λ / (2 * Sinθ). . By superimposing four coherent rays, i.e. two rays in the x direction and two rays in the y direction, a two-dimensional grid shape (checkerboard) pattern can be made in the x-y plane.

도 5는 일반화된 포토리소그래피 시스템(100)의 도식적 다이어그램이고, 도 6은 예시적인 포토리소그래피 시스템(100)의 더욱 상세한 도식적 다이어그램이다. 기준으로서 X-Y-Z 직교 좌표계가 표시되어 있다. 포토리소그래피 시스템(100)은 포토리소그래피 이미징을 수행하며, 상기 이미징의 결과로서 광감응성 재료, 즉 포토레지스트의 노광이 일어나기 때문에, 이것은 본 명세서에서 "포토리소그래피 노광"이라고도 지칭된다. 포토리소그래피 이미징 또는 포토리소그래피 노광은 일반적으로 마스크를 통과하는 광을 캡처하여 그 광을 DOF 내의 이미지 평면에 이미징하는 것을 의미하며, 여기서 상기 이미지를 기록하기 위해 일반적으로 DOF 내에 광감응성 재료가 정렬된다.5 is a schematic diagram of a generalized photolithography system 100, and FIG. 6 is a more detailed schematic diagram of an exemplary photolithography system 100. As a reference, an X-Y-Z rectangular coordinate system is indicated. Photolithography system 100 performs photolithographic imaging, which is also referred to herein as “photolithography exposure” because the exposure of a photosensitive material, ie photoresist, occurs as a result of the imaging. Photolithographic imaging or photolithography exposure generally means capturing light passing through a mask and imaging the light in the image plane in the DOF, where the photosensitive material is generally aligned in the DOF to record the image.

도 5 및 도 6을 참조하면, 포토리소그래피 시스템(100)은 시스템 축(A1)을 따라서 조명기(106), 마스크 스테이지(110), 투영렌즈(120) 및 이동식 기판 스테이지(130)를 포함한다. 마스크 스테이지(110)는 포토리소그래피 시스템(100)에 의해 사용된 광의 노광 파장을 투과시키는 위상-시프트 마스크(112)를 지지한다. 위상 마스크(112)는 그 위에 형성된 위상-시프트 마스크 패턴(115)을 지지하는 표면(114)을 갖는 바디(111)를 갖는다.5 and 6, the photolithography system 100 includes an illuminator 106, a mask stage 110, a projection lens 120, and a movable substrate stage 130 along the system axis A1. The mask stage 110 supports a phase-shift mask 112 that transmits an exposure wavelength of light used by the photolithography system 100. Phase mask 112 has a body 111 having a surface 114 that supports a phase-shift mask pattern 115 formed thereon.

두께 d와 굴절률 n을 갖는 재료 층에 의해 발생된 위상 시프트의 양은 △ψ=2π(n-1)d/λ이며, 여기서 λ는 포토리소그래피 이미징 파장이다. 위상 마스크(112)의 재료의 예로는 석영 또는 용융 실리카가 있다. 일 예에서 위상-시프트 마스크 패턴(115)는, 상이한 두께를 갖는 영역을 생성하기 위해 위상 마스크(112)의 표면(114)을 선택적으로 에칭하거나, 상이한 두께의 영역을 생성하기 위해 위상 마스크(112)의 표면(114)에 위상-시프팅 재료를 선택적으로 부가하거나, 또는 이들 방법을 조합하는 것에 의해 형성된다.The amount of phase shift generated by the material layer with thickness d and refractive index n is Δψ = 2π (n-1) d / λ, where λ is the photolithography imaging wavelength. Examples of the material of the phase mask 112 are quartz or fused silica. In one example, phase-shift mask pattern 115 selectively etches surface 114 of phase mask 112 to create regions with different thicknesses, or phase mask 112 to create regions of different thicknesses. Is formed by selectively adding a phase-shifting material to the surface 114 of c), or by combining these methods.

이동식 기판 스테이지(130)는 기판(20)을 지지한다. 기판(20)은 웨이퍼의 형태일 수 있다. 일 예에서, 포토리소그래피 시스템(100)은 약 0.3의 개구수를 갖고 또한 i-라인(공칭(nominally) 365 nm)과 같은 중간-자외선 파장에서 동작하는 1:1 시스템(즉, 단위 배율 시스템(unit magnification system))이다. 또 다른 예에서, 축소 포토리소그래피 시스템이 사용될 수 있다. 일 예에서, 포토리소그래피 시스템(100)은 반도체 공정에서 비핵심층을 처리하는데 사용하기에 적합하다. 본 명세서에서 개시된 포토리소그래피 시스템 및 방법을 실행하는데 적합한 포토리소그래피 시스템(100)의 예는 미국 캘리포니아주 새너제이에 주소를 둔 Ultratech, Inc.에서 입수 가능한 Sapphire^TM 100 포토리소그래피 시스템이다.The movable substrate stage 130 supports the substrate 20. The substrate 20 may be in the form of a wafer. In one example, photolithography system 100 has a numerical aperture of about 0.3 and also operates at a 1: 1 system (i.e., unit magnification system) that operates at mid-ultraviolet wavelengths such as i-line (nominally 365 nm). unit magnification system). In another example, a reduced photolithography system can be used. In one example, photolithography system 100 is suitable for use in processing non-core layers in semiconductor processes. An example of a photolithography system 100 suitable for implementing the photolithography systems and methods disclosed herein is a Sapphire ^™ 100 photolithography system available from Ultratech, Inc., San Jose, California, USA.

투영렌즈(120)는 직경(DP)을 갖는 퓨플(pupil)(P)을 규정하고 또한 퓨플 평면(PP)을 규정하는 가변 구경조리개(AS: aperture stop)를 포함한다. 조명기(106)는 퓨플(P)의 일부를 채우는 소스 이미지(SI)를 제공하여 위상-시프트 마스크(112)를 조명하도록 구성된다. 일 예에서, 소스 이미지(SI)는 직경(DSI)을 갖는 균일한 원형 디스크이다. 포토리소그래피 시스템(100)의 부분 코히런스 인자(partial coherence facor)는 σ = DSI/DP로서 정의되며, 여기서 퓨플(P)은 원형으로 가정된다. 단순하고 균일한 디스크가 아닌 다른 소스 이미지(SI)에 대해, 부분 코히런스(σ)의 정의는 더욱 복잡해진다. 일 예에서, 위상-시프트 마스크(112)의 조명은 쾰러 조명(Kohler illumination) 또는 그것의 변형이다.The projection lens 120 includes a variable aperture (AS) that defines a pulp P having a diameter DP and also defines a pulp plane PP. Illuminator 106 is configured to illuminate phase-shift mask 112 by providing a source image SI that fills a portion of puple P. In one example, the source image SI is a uniform circular disk having a diameter DSI. The partial coherence facor of photolithography system 100 is defined as σ = DSI / DP, where puple P is assumed to be circular. For source images SI other than simple and uniform discs, the definition of partial coherence σ becomes more complicated. In one example, the illumination of the phase-shift mask 112 is Kohler illumination or a variant thereof.

포토리소그래피 시스템(100)은 또한 머신-비젼(machine-vision) 정렬시스템을 이용하는, 도시된 직접 렌즈를 통해 보는(through-the-lens) 정렬시스템과 같은 광학 정렬시스템(150)을 포함한다. 광학 정렬시스템의 예는 미국 특허 제5,402,205호, 제5,621,813호 및 제6,898,306호, 및 미국 특허출원 제12/592,735호에 개시되어 있으며, 이것들은 참조에 의해 본 명세서에 병합된다.Photolithography system 100 also includes an optical alignment system 150, such as a through-the-lens alignment system, shown using a machine-vision alignment system. Examples of optical alignment systems are disclosed in US Pat. Nos. 5,402,205, 5,621,813 and 6,898,306, and US Patent Application 12 / 592,735, which are incorporated herein by reference.

도 7은 포토리소그래피 시스템(100)에 의해 형성된 노광 필드(EF)를 갖고, 또한 전체 정렬을 위해 사용되는 전체 정렬 마크(136G)와 세부 정렬을 위한 세부 정렬 마크(136F)를 포함하는 기판(20)의 평면도이다(인셋 A 참조). 도시된 예에서 2가지 유형의 정렬 마크(136)는 노광 필드(EF) 사이 또는 근처의 노광 필드 스크라이브 영역(137)에 있다. 노광 필드(EF)는 LED(10)를 형성하는 포토리소그래피 프로세스에서 위상-시프트 마스크(112)를 사용한 그것들의 형성과 관련하여 아래에서 더욱 상세히 설명된다.FIG. 7 shows a substrate 20 having an exposure field EF formed by the photolithography system 100 and also including a full alignment mark 136G used for full alignment and a detailed alignment mark 136F for detailed alignment. ) (See inset A). In the example shown, two types of alignment marks 136 are in the exposure field scribe area 137 between or near the exposure field EF. The exposure field EF is described in more detail below with respect to their formation using the phase-shift mask 112 in the photolithography process for forming the LED 10.

도 6을 다시 참조하면, 광학 정렬시스템(150)의 예는 축(A2)을 따라 정렬되고 또한 파장(λ_A)의 정렬광(153)을 방출하는 광원(152)을 포함한다. 빔 스플리터(154)는 축(A2)과 직교 축(A3) 사이의 교차점에 정렬되어 있다. 폴드 미러(158)는 축(A3)을 굴곡시켜 시스템 축(A1)과 평행한 축(A4)을 형성한다. 축(A4)은 마스크(112)와 투영렌즈(120)를 통과하여 기판(20)으로 진행한다. 광학 정렬시스템(150)은 또한 렌즈(156) 및 폴드 미러(158)의 반대측 빔 스플리터(154)에 인접하여 축(A3)을 따라 정렬된 이미지 센서(160)를 포함한다. 이미지 센서(160)는 이미지 센서(160)에 의해 캡처된 디지털 이미지를 처리하도록 구성된 이미지 처리 유닛(164)에 전기적으로 접속되어 있다. 이미지 처리 유닛(164)은 디스플레이 유닛(170) 및 이동식 기판 스테이지(130)에 전기적으로 접속되어 있다.Referring again to FIG. 6, an example of optical alignment system 150 includes a light source 152 that is aligned along axis A2 and that emits alignment light 153 of wavelength λ _A. Beam splitter 154 is aligned at the intersection between axis A2 and Cartesian axis A3. Fold mirror 158 flexes axis A3 to form axis A4 parallel to system axis A1. The axis A4 passes through the mask 112 and the projection lens 120 to the substrate 20. Optical alignment system 150 also includes image sensor 160 aligned along axis A3 adjacent to beam splitter 154 opposite of lens 156 and fold mirror 158. Image sensor 160 is electrically connected to image processing unit 164 configured to process digital images captured by image sensor 160. The image processing unit 164 is electrically connected to the display unit 170 and the movable substrate stage 130.

포토리소그래피 시스템(100)의 일반적인 동작에서, 조명기(106)의 광(108)은 위상-시프트 마스크(112) 및 그 위의 위상-시프트 마스크 패턴(115)을 조명하고, 위상-시프트 마스크 패턴(115)은 투영 렌즈(120)로부터의 노출광(121)을 통해 기판(20)의 표면(22) 위, 즉 선택 노광 필드(EF)(도 7) 위에 이미징된다. 정렬 패턴(115W)은 기판 정렬 마크(136)를 형성한다. 기판(20)의 표면(22)은 위상-시프트 마스크 패턴(115)이 기판에 전사되어 기록될 수 있도록 통상 포토레지스트 층(135)(도 5 참조)과 같은 광감응성 재료로 코팅된다.In general operation of photolithography system 100, light 108 of illuminator 106 illuminates phase-shift mask 112 and phase-shift mask pattern 115 thereon, and the phase-shift mask pattern ( 115 is imaged on the surface 22 of the substrate 20, ie on the selective exposure field EF (FIG. 7) through the exposure light 121 from the projection lens 120. Alignment pattern 115W forms substrate alignment mark 136. The surface 22 of the substrate 20 is typically coated with a photosensitive material such as photoresist layer 135 (see FIG. 5) so that the phase-shift mask pattern 115 can be transferred to and recorded on the substrate.

포토리소그래피 시스템(100)은 포토리소그래피 처리 기법과 조합하여 포토리소그래피 이미징(포토리소그래피 노광)을 사용하여 비교적 많은(예컨대, 수천의) LED(10)를 형성하기 위해 사용된다. LED(10)를 구성하는 층들은 예컨대 스텝-반복 또는 스텝-스캔 방식으로 형성된 다음 함께 처리된다. 따라서, 노광 필드(EF)의 어레이(70)를 형성하기 위해 포토레지스트 층(135) 위에 위상-시프트 마스크 패턴(115)을 이미징하기 전에, 위상-시프트 마스크 패턴(115)이 이전에 형성된 층에, 특히 이전에 형성된 노광 필드(EF)에 적절히 정렬되어야 한다. 이것은 전술한 기판 정렬 마크(136) 중 하나 이상과, 광학 정렬시스템(150)에서 하나 이상의 마스크 정렬 마크(116)인 정렬 기준을 사용하여, 위상-시프트 마스크(112)에 대해 기판(20)을 정렬함으로써 달성된다.Photolithography system 100 is used to form relatively many (eg, thousands) of LEDs 10 using photolithography imaging (photolithography exposure) in combination with photolithography processing techniques. The layers that make up the LED 10 are formed, for example, in a step-repeat or step-scan fashion and then processed together. Thus, before imaging the phase-shift mask pattern 115 over the photoresist layer 135 to form an array 70 of exposure fields EF, the phase-shift mask pattern 115 is formed on the previously formed layer. In particular, it should be properly aligned with the previously formed exposure field EF. This is accomplished by using one or more of the substrate alignment marks 136 described above and an alignment criterion, which is one or more mask alignment marks 116 in the optical alignment system 150, to position the substrate 20 relative to the phase-shift mask 112. Is achieved by alignment.

따라서 광학 정렬시스템(150)의 동작에서, 광원(152)으로부터의 정렬광(153)은 축(A2)을 따라 진행하고 빔 스플리터(154)에 의해 반사되어 축(A3)을 따라 렌즈(156)를 향해 나아간다. 정렬광(153)은 렌즈(156)를 통과하고 폴드 미러(158)에 의해 반사되어 위상-시프트 마스크(112)와 투영렌즈(120)를 통과하여 기판 정렬 마크(136)를 포함하는 기판(20)의 표면(22)의 일부를 조명한다. 정렬광(153)의 일부(153R)는 기판(20)의 표면(22)과 기판 정렬 마크(136)에서 반사되어 다시 투영렌즈(120)와 위상-시프트 마스크(112)를 통해, 구체적으로는 마스크 정렬 마크(116)을 통해 진행한다. 기판 정렬 마크(136)가 회절성을 갖는 경우, 기판 정렬 마크(136)로부터의 회절광이 모아진다.Thus, in operation of optical alignment system 150, alignment light 153 from light source 152 travels along axis A2 and is reflected by beam splitter 154 to reflect lens 156 along axis A3. Towards Alignment light 153 passes through lens 156 and is reflected by fold mirror 158 and passes through phase-shift mask 112 and projection lens 120 to include substrate alignment mark 136. Part of surface 22). A portion 153R of alignment light 153 is reflected from surface 22 and substrate alignment mark 136 of substrate 20 and again through projection lens 120 and phase-shift mask 112, specifically, Proceed through mask alignment mark 116. When the substrate alignment mark 136 has diffraction, diffracted light from the substrate alignment mark 136 is collected.

투영렌즈(120)와 렌즈(156)의 조합은 반사된 광 부분(153R)으로부터 기판 정렬 마크(136) 및 마스크 정렬 마크(116)의 중첩된 이미지를 이미지 센서(160) 위에 형성한다. 여기서, 마스크 정렬 마크(116)는 정렬 기준으로 기능을 한다. 비축(off-axis) 시스템과 같은 다른 유형의 광학 정렬시스템에서, 상기 정렬 기준은 리소그래피 시스템 기준에 기초하여 교정된 광학 정렬시스템 광학 축이다.The combination of the projection lens 120 and the lens 156 forms a superimposed image of the substrate alignment mark 136 and the mask alignment mark 116 on the image sensor 160 from the reflected light portion 153R. Here, the mask alignment mark 116 functions as an alignment reference. In other types of optical alignment systems, such as off-axis systems, the alignment criteria are optical alignment system optical axes calibrated based on lithography system criteria.

이미지 센서(160)는 캡처된 디지털 이미지를 나타내는 전기 신호(S1)를 생성하고 그것을 이미지 처리 유닛(164)에 보낸다. 이미지 처리 유닛(164)은 수신된 디지털 이미지의 이미지 처리를 (메모리 유닛(165)과 같은 컴퓨터로 읽을 수 있는 매체에 기록된 이미지 처리 소프트웨어를 통해) 수행한다. 구체적으로는, 이미지 처리 유닛(164)은 상기 중첩된 기판 및 마스크 정렬 마크 이미지의 패턴 인식을 수행하여 그것들의 상대적인 변위(displacement)를 측정하고 이동식 기판 스테이지(130)에 전송되는 대응하는 스테이지 제어 신호(S2)를 생성한다. 이미지 처리 유닛(164)은 또한 이미지 신호(S3)를 디스플레이 유닛(170)에 전송하여 상기 중첩된 기판 및 마스크 정렬 마크 이미지를 표시한다.Image sensor 160 generates an electrical signal S1 representing the captured digital image and sends it to image processing unit 164. The image processing unit 164 performs image processing of the received digital image (via image processing software recorded on a computer readable medium such as the memory unit 165). Specifically, the image processing unit 164 performs pattern recognition of the superimposed substrate and mask alignment mark images to measure their relative displacement and to transmit corresponding stage control signals to the movable substrate stage 130. (S2) is generated. The image processing unit 164 also transmits an image signal S3 to the display unit 170 to display the superimposed substrate and mask alignment mark images.

스테이지 제어 신호(S2)에 응답하여, 이동식 기판 스테이지(130)는 마스크와 기판 정렬 마크(116, 136)의 이미지가 정렬될 때까지(즉, 직접 중첩될 때까지) X-Y 평면에서 (또한 초점 맞춤을 위해 필요하다면 Z-평면에서) 이동하며, 위상-시프트 마스크(112) 및 기판(20)의 적절한 정렬을 지시한다.In response to the stage control signal S2, the movable substrate stage 130 is also focused (in the XY plane) until the image of the mask and substrate alignment marks 116, 136 are aligned (ie, directly overlapped). Move in the Z plane, if necessary, to indicate proper alignment of the phase-shift mask 112 and the substrate 20.

다시 도 5를 참조하면, 위상-시프트 마스크 패턴(115)의 이미징은 회절 프로세스로 볼 수 있으며 이에 의해 위상-시프트 마스크(112)에 입사하는 광(108)이 위상-시프트 마스크 패턴(115)에 의해 회절되어 (회절된) 노출광(121)을 형성하며, 이 (회절된) 노출광(121)의 일부(즉, 가장 낮은 회절 차수, 예컨대 0차 및 플러스 및 마이너스 1차)는 투영렌즈(120)에 의해 캡처되고 포토레지스트 층(135) 위에 이미징된다. 투영렌즈(120)에 의해 형성된 이미지의 품질은 투영렌즈(120)의 수차뿐만 아니라, 투영렌즈가 집속하는 회절 차수의 수와 직접 관련이 있다. 0차 회절 빔은 단지 이미지의 "DC" 백그라운드 세기 레벨에 기여하는 직진 성분이며 따라서 일반적으로 바람직하지 않다.Referring again to FIG. 5, imaging of the phase-shift mask pattern 115 can be viewed as a diffraction process whereby light 108 incident on the phase-shift mask 112 is incident on the phase-shift mask pattern 115. Are diffracted to form (diffracted) exposed light 121, a portion of which (diffracted) exposed light 121 (ie, the lowest diffraction orders such as zero order and plus and minus first order) is projected to 120 is captured and imaged over photoresist layer 135. The quality of the image formed by the projection lens 120 is directly related to the number of diffraction orders that the projection lens focuses, as well as the aberration of the projection lens 120. The zero-order diffraction beam is a straight component that only contributes to the "DC" background intensity level of the image and is therefore generally undesirable.

따라서 포토리소그래피 이미징 프로세스를 회절 프로세스라고 볼 때, 포토리소그래피 시스템(100)은 원하는 이미지를 형성하기 위해 이 회절 회절프로세스를 최적화도록 구성될 수 있다. 특히, 그 내부의 위상-시프트 마스크(112) 및 위상-시프트 영역(R)의 적절한 설계에 의해, 0차 회절 빔이 제거될 수 있다. 또한, 투영렌즈(120)의 구경조리개(AS: aperture stop)의 개구의 크기를 적절히 선택함으로써, 포토리소그래피 이미징 프로세스에 어느 회절 차수가 기여할 것인지 선택할 수 있다. 구체적으로, 구경조리개(AS)의 크기는 오직 2개의 1차 회절 빔만이 투영렌즈(120)에 의해 캡처되도록 조정될 수 있다.Thus, considering the photolithographic imaging process as a diffraction process, the photolithography system 100 can be configured to optimize this diffraction diffraction process to form the desired image. In particular, by proper design of the phase-shift mask 112 and phase-shift region R therein, the zero-order diffraction beam can be eliminated. Further, by appropriately selecting the size of the aperture of the aperture stop (AS) of the projection lens 120, it is possible to select which diffraction orders to contribute to the photolithography imaging process. Specifically, the size of the aperture AS may be adjusted such that only two primary diffraction beams are captured by the projection lens 120.

또한, 전술한 그리드 모양 또는 바둑판 모양 패턴은, 1차 빔이 x-방향과 y-방향 모두에서 생성되도록 위상-시프트 마스크(112) 위에 2차원의 주기적 위상-시프트 마스크 패턴(115)을 생성함으로써, 기판(20)에 형성될 수 있다. 그러나 0차 빔이 거의 제거되는 것을 확실히 하기 위해 주의해야 하며, 그러기 위해서 투과된 0차 빔에 대한 전기장의 진폭은 실질적으로 0이 되어야 한다. 이것은 일 실시예에서 상이한 위상-시프트 영역(R)이 동일한 면적을 갖도록 위상-시프트 마스크(112)를 구성함으로써 달성된다.In addition, the aforementioned grid or checkered pattern can be generated by generating a two-dimensional periodic phase-shift mask pattern 115 over the phase-shift mask 112 such that the primary beam is generated in both the x- and y-directions. , May be formed on the substrate 20. However, care must be taken to ensure that the zeroth order beam is nearly eliminated, so that the amplitude of the electric field for the transmitted zeroth order beam should be substantially zero. This is accomplished in one embodiment by configuring the phase-shift mask 112 such that different phase-shift regions R have the same area.

위상-Phase- 시프트shift 마스크의 예 Mask example

도 8a는 예시적인 위상-시프트 마스크(112)의 일부에 대한 도식적 다이어그램으로서, 위상-시프트 마스크 패턴(115)은 0°위상 시프트하는 투광성 위상-시프트 영역(R₀)과 180°(π) 위상 시프트하는 투광성 위상-시프트 영역(R_π)을 갖는 투광성 위상-시프트 피처 또는 영역(R)을 포함한다. FIG. 8A is a schematic diagram of a portion of an exemplary phase-shift mask 112, in which the phase-shift mask pattern 115 is a translucent phase-shift region R ₀ and a 180 ° phase with a 0 ° phase shift. A transmissive phase-shift feature or region R having a transmissive phase-shift region R _π shifting.

도 8b는 도 8a의 위상-시프트 마스크(112)의 4개의 위상-시프트 영역(R)의 확대도이다. 위상-시프트 영역(R₀, R_π)은 치수(측면 길이)(L)를 갖는 정사각형이고, 위상-시프트 영역(R)은 균등한 면적을 갖고 바둑판 형상으로 구성되어 있다. 일 실시예에서, 위상-시프트 영역(R)은 임의의 합리적인 형상을 가질 수 있으며, 구체적으로는 원 형상, 타원 형상 및 다각형 형상 중 적어도 하나일 수 있다.FIG. 8B is an enlarged view of four phase-shift regions R of the phase-shift mask 112 of FIG. 8A. The phase-shift regions R ₀ , R _π are squares having dimensions (side lengths) L, and the phase-shift regions R have an equal area and are formed in a checkerboard shape. In one embodiment, the phase-shift region R may have any reasonable shape, specifically, at least one of a circle shape, an ellipse shape, and a polygonal shape.

포토리소그래피 시스템(100)은, 위상-시프트 마스크(112)가 바둑판 모양 위상-시프트 마스크 패턴(115)을 갖는 구성일 때, 포토리소그래피 이미징을 수행하여 포토레지스트 층(135) 내에 약 L/2의 치수, 즉 위상-시프트 마스크(112)의 위상-시프트 영역(R)의 치수(L)의 거의 절반을 갖는 대응하는 주기적(예컨대, 바둑판 모양) 피처를 형성한다. 구체적으로는, 이미징 프로세스 동안의 2배의 공간-주기가 존재하며, 이에 의해 위상-시프트 마스크 패턴(115)의 공간 주기는 기판(20)의 표면(22)에서 실질적으로 2배로 되며, 따라서 기판(20)에 2배 많은 명암 영역이 생성된다. 이것은 0차 회절 빔이 제거되어 위상-시프트 마스크(112)의 원래 공간 주기을 재생성하는 각 1차 빔과 0차 빔의 조합을 허용하기 때문이다. 0차 빔을 제거함으로써, 상기 2개의 1차 빔만이 이미징된다. 이들 2개의 1차 빔이 조합될 때, 원래 위상-시프트 마스크 패턴(115)의 공간 주기의 2배를 가진 사인곡선 패턴을 생성한다. 따라서, L = 1 ㎛일 때, L/2 = 0.5 ㎛의 치수를 갖는 포토레지스트 피처가 형성될 수 있다.The photolithography system 100 performs photolithography imaging when the phase-shift mask 112 has a checkered phase-shift mask pattern 115 to produce a photolithography of about L / 2 in the photoresist layer 135. A corresponding periodic (eg, checkerboard) feature is formed having almost half the dimension, ie, the dimension L of the phase-shift region R of the phase-shift mask 112. Specifically, there is twice the space-period during the imaging process, whereby the space period of the phase-shift mask pattern 115 is substantially doubled at the surface 22 of the substrate 20 and thus the substrate Twice as many dark and dark areas are created at (20). This is because the zero-order diffraction beam is eliminated to allow a combination of each primary and zero order beam to recreate the original spatial period of the phase-shift mask 112. By removing the zero order beam, only the two primary beams are imaged. When these two primary beams are combined, they produce a sinusoidal pattern with twice the spatial period of the original phase-shift mask pattern 115. Thus, when L = 1 μm, photoresist features having dimensions of L / 2 = 0.5 μm can be formed.

포토리소그래피 이미징에서의 경험 법칙에 의하면 이미징 파장(λ_I)과 NA를 갖는 포토리소그래피 시스템(100)에 의해 인쇄 가능한(즉, 선명한 피처가 포토레지스트 층(135) 내에 이미징됨) 최소 피처 사이즈(FS)는 FS = k ₁λ_I/NA이고, 여기서 k ₁은 특정 포토리소그래피 프로세스에 종속하는 통상 0.5와 1 사이의 값으로 가정되는 상수이다. DOF는 k ₂λ_I/NA²로 주어지고, 여기서 k ₂는 특정 포토리소그래피 프로세스에 종속하는 또 하나의 프로세스-기반 상수이고 종종 약 1.0이다. 따라서 피처 사이즈(FS)와 DOF 사이에 트레이드오프(tradeoff)가 존재한다.According to the rule of thumb in photolithography imaging, the minimum feature size FS printable (i.e., sharp features are imaged within the photoresist layer 135) by the photolithography system 100 having an imaging wavelength λ _I and NA ) Is FS = k ₁ λ _I / NA, where k ₁ is a constant that is typically assumed to be a value between 0.5 and 1 depending on the particular photolithography process. DOF is given by k ₂ λ _I / NA ² , where k ₂ is another process-based constant that is dependent on a particular photolithography process and is often about 1.0. Thus, there is a tradeoff between feature size FS and DOF.

LED 제조를 위해 사용된 기판(20)은 전통적으로 반도체 칩 제조를 위해 사용된 기판만큼 평평하지 않다. 사실, 대부분의 LED 기판(20)은 기판(20)의 표면(22)에서 (정점-저부간) 수십 마이크로미터를 초과하고 각 노광 필드(EF) 위에서 (정점-저부간) 약 5㎛인 (MOCVD 처리에 기인하는) 뒤틀림(warpage)을 갖는다. 이 비평평도(non-planarity)는 일반적으로 기판의 비평탄도(non-flatness)의 양에 대한 부수적인(attendant) 제한된 DOF 때문에 LED(10)를 형성하기 위해 포토리소그래피 이미징 프로세스를 사용하는데 큰 문제로 여겨져 왔다.The substrate 20 used for LED fabrication is not as flat as the substrate traditionally used for semiconductor chip fabrication. In fact, most LED substrates 20 exceed tens of micrometers (between vertex-bottom) at the surface 22 of the substrate 20 and are about 5 μm (between the vertex-bottom) above each exposure field (EF). Warpage) due to the MOCVD process. This non-planarity is a major problem in using the photolithographic imaging process to form the LED 10 due to the typically limited DOF of the amount of non-flatness of the substrate. Has been considered.

종래의 포토리소그래피 포토레지스트를 사용하는 전통적인 포토리소그래피 프로세스에서, 포토레지스트 내에 생성될 수 있는 최소 피처 사이즈(라인 폭)는 0.7*λ_I/NA(즉, k ₁ = 0.7)로 주어진다. 사이즈가 1 ㎛인 피처를 인쇄하는 것이 바람직한 상황에서, 필요한 NA는 이미징 파장 λ_I= 365 nm를 사용할 때 0.255이다. 이 NA에서, 비수차 이미징 시스템에 대한 DOF는 5.6 ㎛이며, 이것은 전형적인 LED 기판(20)의 필드 내 기판 비평탄도에 속한다. 이것은 전체 노광 필드(EF)를 DOF 내에 있도록 하는 것이 어려울 것임을 의미한다. 따라서 DOF 외부에 형성되는 포스트(72)는 필요한 사이즈 및 형상 요건을 충족시키지 못할 것이다.In traditional photolithography processes using conventional photolithography photoresists, the minimum feature size (line width) that can be created in the photoresist is 0.7 * λ _I / NA (ie, k ₁ = 0.7). In situations where it is desirable to print a feature having a size of 1 μm, the required NA is 0.255 when using the imaging wavelength λ _I = 365 nm. In this NA, the DOF for the aberration imaging system is 5.6 μm, which belongs to the in-plane substrate flatness of a typical LED substrate 20. This means that it will be difficult to keep the entire exposure field EF in the DOF. Thus, the post 72 formed outside the DOF will not meet the required size and shape requirements.

그러나 위상-시프트 마스크(112)와 종래의 포토리소그래피 포토레지스트를 사용할 때, 인쇄 가능한 최소 피처 사이즈는 0.3*λ_I/NA(즉, k ₁ = 0.3)로 주어진다. 이것은 종래의 마스크를 사용하는 것에 비해 필요한 NA를 약 절반 정도 감소시키고 DOF를 약 4배 증가시키는 실질적인 효과를 갖는다. 따라서 주어진 포스트 직경(D), NA = k ₁λ_I/D에 대해, DOF는 다음과 같다:However, when using the phase-shift mask 112 and conventional photolithography photoresist, the minimum printable feature size is 0.3 * λ _I / NA (ie k ₁ = 0.3). This has the substantial effect of reducing the required NA by about half and increasing the DOF by about four times compared to using a conventional mask. Thus for a given post diameter (D), NA = k ₁ λ _I / D, the DOF is as follows:

DOF = k ₂λ_I/NA² = k ₂λ_I/[k ₁λ_I/D]²= k ₂D²/k ₁ ²λ_I DOF = k ₂ λ _I / NA ² = k ₂ λ _I / [ k ₁ λ _I / D] ² = k ₂ D ² / k ₁ ² λ _I

예를 들면, 직경 D = 1㎛를 갖는 포스트(72)를 얻기 위해 이미징 파장 λ_I = 365 nm를 사용하여 포토레지스트를 포토리소그래피 노광하기 위해서 필요한 NA는 이제 겨우 0.11이고, DOF는 이제 30 ㎛ 이상이므로 평탄하지 않은 LED 기판(20)에 대한 각 노광 필드(EF)는 DOF 내로 들어올 것이다.For example, the NA required for photolithographic exposure of the photoresist using the imaging wavelength λ _I = 365 nm to obtain a post 72 having a diameter D = 1 μm is now only 0.11 and the DOF is now 30 μm or more. Therefore, each exposure field EF for the uneven LED substrate 20 will enter into the DOF.

일 예에서, 여기서 설명된 방법을 수행하기 위해 사용된 포토리소그래피 시스템(100)은 종래의 임계수준 투영렌즈 NA(예컨대, 0.5 이상)에 비해 상대적으로 낮은 투영렌즈 NA(예컨대, 0.5 이하)를 갖고, 또한 종래의 임계수준 이미징 파장(예컨대, 193 nm 파장의 깊은 UV)에 비해 상대적으로 큰 이미징 파장(예컨대, 약 λ_I = 365 nm, 또는 다른 수은 선들 중 어떤 것)을 갖는다. 따라서 더 낮은-NA와 더 긴-파장의 포토리소그래피 시스템(100)은 집적 회로의 반도체 제조에서 임계수준을 위해 사용된 더 높은-NA와 더 짧은-파장의 발전된 포토리소그래피 시스템보다 구입, 조작 및 유지하는데 일반적으로 훨씬 덜 비싸기 때문에 선호된다.In one example, the photolithography system 100 used to perform the method described herein has a relatively low projection lens NA (eg, 0.5 or less) compared to conventional threshold level projection lenses (eg, 0.5 or more). It also has a relatively large imaging wavelength (eg, about λ _I = 365 nm, or any of the other mercury lines) compared to conventional threshold imaging wavelengths (eg, deep UV at 193 nm wavelength). The lower-NA and longer-wavelength photolithography system 100 is therefore purchased, manipulated and maintained than the higher-NA and shorter-wavelength advanced photolithography systems used for critical levels in semiconductor fabrication of integrated circuits. It is generally preferred because it is much less expensive.

도 9a는 서브마이크론(sub-micron) 크기를 갖는 포스트(72)의 어레이(70)를 형성하기 위해 사용될 수 있는 또 하나의 위상-시프트 마스크(112)의 예에 대한 도식적 다이어그램이다. 도 9a의 위상-시프트 마스크(112)는, 불투명한 배경부(117)를 갖고 위상-시프트 영역(R₀, R_π)은 치수 L/2를 가지며 서로 이격되어 있는 점을 제외하고는, 도 8a 및 8b의 그것과 유사하다. 위상-시프트 영역(R₀, R_π)은 다각형 위상-시프트 영역의 예시 유형으로서 8각형으로 도시되어 있다. 도 9b는 도 9a와 유사하지만, 위상-시프트 영역(R)이 원형인 예시적인 위상-시프트 마스크 영역(112)을 도시한다.9A is a schematic diagram of an example of another phase-shift mask 112 that may be used to form an array 70 of posts 72 having sub-micron size. The phase-shift mask 112 of FIG. 9A has an opaque background 117 and the phase-shift regions R ₀ , R _π have dimensions L / 2 and are spaced apart from each other. Similar to that of 8a and 8b. The phase-shift regions R ₀ , R _π are shown in octagon as an example type of polygonal phase-shift region. FIG. 9B is similar to FIG. 9A, but shows an exemplary phase-shift mask region 112 in which the phase-shift region R is circular.

불투명 배경부(117)는 크롬 또는 알루미늄과 같은 흡수체 층으로 코팅될 수 있다. 위상-시프트 영역((R₀, R_π)은 실질적으로 동일한 치수 L/2를 갖는 포토레지스트 층(135) 내에 인쇄되며, 이것은 1 ㎛ 설계 포토리소그래피 시스템(100)의 전통적인 분해능 한계를 초과한다. 도 9a 및 9b의 위상-시프트 마스크(112)의 구성의 이점은 포스트(72)의 어레이(70)를 형성하는 최종 포토리소그래피 이미지의 기하구조 및 간격을 제어하는 것이 더 용이하다는 점이다.Opaque background 117 may be coated with an absorber layer, such as chromium or aluminum. The phase-shift region (R ₀ , R _π ) is printed in photoresist layer 135 having substantially the same dimension L / 2, which exceeds the traditional resolution limit of 1 μm design photolithography system 100. An advantage of the configuration of the phase-shift mask 112 of FIGS. 9A and 9B is that it is easier to control the geometry and spacing of the final photolithographic image forming the array 70 of posts 72.

도 10은 도 8a의 위상-시프트 마스크(112)와 유사한 것을 사용하고 또한 3 ㎛ 두께를 갖는 네거티브 포토레지스트 층(135) 내에 형성된 포토레지스트 포스트(72')의 어레이(70')의 예에 대한 주사전자현미경(SEM) 이미지이며, 위상-시프트 영역(R₀, R_π)은 L/2 = 0.6이다. 각 포토레지스트 포스트(72')의 직경(폭)(D)은 약 0.6 ㎛이다. 포토레지스트 포스트(72')의 형상은, 2개의 파선 원(73)이 설명의 편의상 포토레지스트 포스트(72')의 실제 크기 및 형상의 추정치(estimation)를 나타내도록 변할 수 있다(예컨대, 언더컷(undercut)되거나, 경사진 측벽을 갖거나 등등).FIG. 10 illustrates an example of an array 70 'of photoresist posts 72' formed in a negative photoresist layer 135 using a similar to the phase-shift mask 112 of FIG. 8A and having a thickness of 3 [mu] m. Scanning electron microscope (SEM) image with phase-shift regions R ₀ , R _π = L / 2 = 0.6. The diameter (width) D of each photoresist post 72 'is about 0.6 mu m. The shape of the photoresist post 72 ′ may be varied such that the two dashed circles 73 represent an estimate of the actual size and shape of the photoresist post 72 ′ for convenience of description (eg, undercut ( undercut), with inclined sidewalls, and the like).

보조 위상 영역을 갖는 위상-Phase-with secondary phase region 시프트shift 마스크 Mask

도 11a는 도 8a에 도시된 것과 유사한 크롬이 도금되지 않은 위상-시프트 마스크(112)이 일 예의 평면도이다. 도 11b는 AA로 표시된 도 11a의 인셋 영역의 상세도이다. 도 11a의 위상-시프트 마스크(112)는 위상-시프트 마스크(112)의 표면(114)에 의해 지지된 위상-시프트 마스크 패턴(115)을 포함하고 도 8a에 도시된 것과 유사하다. 위상-시프트 마스크 패턴(115)은 위상-시프트(또는 "위상") 영역( R₀, R_π)이 교대로 나타나는 중심(또는 내부 또는 메인) 바둑판 모양 어레이(115C)를 갖는다. 바둑판 모양 어레이(115C)는 에지(115E)와 4개의 코너(115PC)를 포함하는 주변부(115P)를 갖는다. 위상-시프트 영역(R)은 단지 π(180도)의 위상 시프트 차이를 가질 필요가 있고 이 조건을 총족시키는 임의의 위상 영역(R)의 조합, 예컨대 R_π/2 및 R₃ _π/2 등이 사용될 수 있다. 위상-시프트 영역(R)은 일반적으로, 위상-시프트 마스크(112)가 사용되는 특정 포토리소그래피 시스템(100)의 분해능 한계 이상의 크기를 갖게 된다. 즉, 위상-시프트 영역(R)은 포토레지스트 층(135)이나 유사한 매체에 적합한 또는 유용한 피처를 형성하는 크기를 갖게 된다.FIG. 11A is a top view of an example of a chromium-free phase-shift mask 112 similar to that shown in FIG. 8A. FIG. 11B is a detail of the inset region of FIG. 11A, denoted AA. FIG. The phase-shift mask 112 of FIG. 11A includes a phase-shift mask pattern 115 supported by the surface 114 of the phase-shift mask 112 and is similar to that shown in FIG. 8A. The phase-shift mask pattern 115 has a center (or internal or main) checkered array 115C in which phase-shift (or "phase") regions R ₀ , R _π are alternately shown. The checkered array 115C has a periphery 115P that includes an edge 115E and four corners 115PC. The phase-shift region R only needs to have a phase shift difference of π (180 degrees) and any combination of phase regions R which satisfies this condition, such as R _{π / 2} and R ₃ _{π / 2,} etc. This can be used. The phase-shift region R generally has a magnitude above the resolution limit of the particular photolithography system 100 in which the phase-shift mask 112 is used. That is, the phase-shift region R is sized to form suitable or useful features for the photoresist layer 135 or similar media.

위상-시프트 마스크 패턴(115)은 추가로 에지(115E)에서 중심 바둑판 모양 어레이(115C)를 둘러싸는 보조 패턴 또는 어레이(115A)를 포함한다. 보조 패턴 또는 어레이(115A)는 주변부(115P)의 적어도 일부에서, 예컨대 하나 이상의 에지(115E)에서 바로 인접하여 정렬된 서브-분해능 보조 위상 영역(영역)(R')을 포함한다. 여기서, 서브-분해능은, 상기 보조 위상 영역(R')이 분해능 한계를 갖는 포토리소그래피 이미징 시스템에 의해 이미징될 때, 예를 들면 포토레지스트 포스트(72')와 같은 레지스트 피처와 같은 적합한 또는 유용한 피처로 보통 간주될 수 있는 것을 형성하지 않는 것을 의미한다. 각 보조 위상 영역(R')은 바둑판 모양 어레이(115C)의 인접 위상-시프트 영역(R)의 위상과 반대의 위상을 갖는다. 보조 위상 영역(R')은 보조 패턴(115A)에 대한 주변부(118)를 한정한다. Phase-shift mask pattern 115 further includes an auxiliary pattern or array 115A that surrounds central checkered array 115C at edge 115E. Auxiliary pattern or array 115A includes sub-resolution auxiliary phase regions (regions) R 'aligned at least at a portion of periphery 115P, such as immediately adjacent at least one edge 115E. Here, the sub-resolution is a suitable or useful feature when the auxiliary phase region R 'is imaged by a photolithography imaging system having a resolution limit, for example a resist feature such as a photoresist post 72'. It does not mean that it does not form what can usually be considered. Each auxiliary phase region R 'has a phase opposite to that of the adjacent phase-shift region R of the checkered array 115C. The auxiliary phase region R 'defines a peripheral portion 118 for the auxiliary pattern 115A.

일 예에서, 주어진 보조 위상 영역(R')이 서브-분해능인지 여부의 결정은, 포토레지스트 층과 같은 광감응성 매체에 위상-시프트 마스크(112)를 실제로 포토리소그래피 이미징함으로써, 그리고 위상-시프트 마스크(112)가 무엇을 인쇄하기 위해 사용되는지에 기초하여 포토레지스트 층(135)에 형성된 보조 위상 영역(R')의 어느 것이 적합하거나 유용한 피처로 간주될 수 있는지 확인함으로써, 결정될 수 있다.In one example, determining whether a given auxiliary phase region R 'is sub-resolution is achieved by actually photolithographic imaging of phase-shift mask 112 on a photosensitive medium, such as a photoresist layer, and a phase-shift mask. Based on what 112 is used to print, it can be determined by identifying which of the auxiliary phase regions R 'formed in the photoresist layer 135 can be considered suitable or useful features.

일 예에서, 보조 위상 영역(R')의 적어도 일부는 바둑판 모양 어레이(115C)의 인접 위상 시프트 영역(R)과 동일한 하나의 치수와, 인접 위상-시프트 영역(R)보다 실질적으로 더 작은(예컨대, 1/2 이하의 크기) 또 다른 치수를 갖는다.In one example, at least a portion of the auxiliary phase region R 'is one dimension the same as the adjacent phase shift region R of the checkered array 115C and substantially smaller than the adjacent phase-shift region R ( For example, a size of 1/2 or less).

일 예에서, 위상-시프트 마스크 패턴(115)의 외측의 표면(114)(즉, 보조 위상 영역(R')의 바로 인접한 주변부(118))는 불투명 백그라운드 섹션(117)을 포함하므로 노광 필드(EF)는 날카로운 에지를 갖는다(도 11a 참조).In one example, the surface 114 of outer phase of phase-shift mask pattern 115 (ie, immediately adjacent periphery 118 of auxiliary phase region R ′) includes an opaque background section 117, so that the exposure field ( EF) has sharp edges (see FIG. 11A).

일 예에서, 보조 위상 영역(R')은 위상-시프트 마스크 패턴(115)의 스테핑(stepping) 영역의 외측에 위치되어 있다. 즉, 바둑판 모양 어레이(115C)만이 노광 필드(EF) 내 실제로 이미징되는 영역 내에 놓인다. 노광 필드(EF)가 스티칭(stitching) 될 때, 보조 위상 영역(R')와 관련된 비인쇄 영역은 다음 노광 필드(EF) 내의 패턴과 중첩한다.In one example, the auxiliary phase region R 'is located outside of the stepping region of the phase-shift mask pattern 115. That is, only the checkered array 115C lies in the area that is actually imaged in the exposure field EF. When the exposure field EF is stitched, the non-printed region associated with the auxiliary phase region R 'overlaps the pattern in the next exposure field EF.

도 11c는 도 11b와 유사하지만 위상-시프트 마스크 패턴(115)의 또 다른 예를 보여주며 보조 위상 영역 구성은 하나 이상의 코너(115PC)에 각각 배치된 하나 이상의 보조 위상 영역(R')을 추가로 포함한다. 도 11b에서 코너 보조 위상 영역(R')은 상기 바둑판 모양 어레이 패턴을 유지하기 위해 π 위상 시프트를 갖는다. 또한, 일 예에서, 코너 보조 위상 영역(R')은 에지(115E)에 인접하여 정렬된 코너 외의 보조 위상 영역(R')보다 더 작다. 따라서, 일 실시예에서, 보조 위상 영역(R')은 주변부(115P)를 둘러싸도록(예컨대, 바로 둘러싸도록) 구성된다. 또 다른 실시예에서, 보조 위상 영역(R')은 주변부(115P)를 적어도 부분적으로 둘러싸도록 구성된다.FIG. 11C is similar to FIG. 11B but shows another example of a phase-shift mask pattern 115 wherein the auxiliary phase region configuration further comprises one or more auxiliary phase regions R ′ each disposed at one or more corners 115PC. Include. In FIG. 11B the corner auxiliary phase region R 'has a π phase shift to maintain the checkered array pattern. Also, in one example, the corner auxiliary phase region R 'is smaller than the auxiliary phase region R' outside the corners aligned adjacent to the edge 115E. Thus, in one embodiment, the auxiliary phase region R 'is configured to surround (eg, immediately surround) the peripheral portion 115P. In yet another embodiment, the auxiliary phase region R 'is configured to at least partially surround the periphery 115P.

노광 필드(EF)는 포토레지스트 포스트(72')의 큰 어레이(70')를 형성하기 위해 함께 스티칭될 수 있다. 이것은 LED(10)를 형성하는 것이 LED 프로세스에서 제 1 패턴 층으로서 기판(20)에 포스트(72)의 어레이(70)를 형성하는 것을 포함하기 때문이다. 노광 필드(EF) 사이를 움직이는 포토리소그래피 시스템(100)을 사용하면, 스크라이브 라인(scribe line)을 병합하는 프로세스를 구축하는 것이 가능하다. 그러나 이것이 종래의 LED 제조 프로세스가 풀(full) 웨이퍼 정렬기를 사용하여 개발된 방법은 아니다. 현재, LED 제조에서, 웨이퍼(기판(20)) 위의 어디에도 스크라이브 영역(스크라이브 라인으로도 불린다)(137)은 존재하지 않는다. 오히려, 실질적으로 전체 웨이퍼는 어떤 실질적인 브레이크 없는 포토레지스트 포스트(72')의 어레이(70'), 즉 실질적으로 연속적인 어레이(70')와 그에 따른 실질적으로 연속적인 어레이(70)를 포함하도록 구성된다.The exposure field EF can be stitched together to form a large array 70 'of photoresist posts 72'. This is because forming the LED 10 includes forming an array 70 of posts 72 on the substrate 20 as a first pattern layer in the LED process. Using the photolithography system 100 moving between the exposure fields EF, it is possible to build a process of merging scribe lines. However, this is not how conventional LED fabrication processes have been developed using full wafer aligners. Currently, in LED fabrication, there is no scribe region (also called a scribe line) 137 anywhere on the wafer (substrate 20). Rather, the substantially entire wafer is configured to include an array 70 'of any substantially break-free photoresist post 72', ie a substantially continuous array 70 'and thus a substantially continuous array 70. do.

이 구성의 포스트(72)는, LED(10)를 형성하는데 사용된 후속 층들이 어레이(70)에 정렬할 필요가 없기 때문에, 가능하다. 이것에 의해, 다이(die) 크기에 관계없이 임의의 LED 장치를 위해 사용될 수 있는 점에서, 어레이(70)를 가진 웨이퍼가 일반적인 것이 될 수 있다. 그렇게 형성된 어레이(70)는 디바이스에 특유한 것은 아니므로, 디바이스 제조자 대신에 웨이퍼 공급자에 의해 형성되는 것이 가능하다. 각 타입의 어레이(70)(예컨대, 포스트(72)에 대한 각 포스트 크기)에 대해 단 하나의 위상-시프트 마스크(112)가 필요하기 때문에, 위상-시프트 마스크(112)의 비용은 동일한 어레이(70)를 사용하는 모든 디바이스에 대해 분할될 수 있다.The post 72 of this configuration is possible because the subsequent layers used to form the LED 10 do not need to align to the array 70. This allows a wafer with an array 70 to be general in that it can be used for any LED device regardless of die size. The array 70 thus formed is not device-specific, so it is possible to be formed by a wafer supplier instead of a device manufacturer. Since only one phase-shift mask 112 is required for each type of array 70 (e.g., each post size for post 72), the cost of phase-shift mask 112 is equal to the same array ( Can be split for all devices using 70).

위상-시프트 마스크(112)에서, 바둑판 모양 어레이(115C)는 노광 필드(EF)의 내측 부분에 대해서 무한의 어레이로서 효과적으로 기능한다. 실제로, 예를 들면, 위상-시프트 마스크(112)는 수천 개의 LED를 형성하는데 사용되고, 여기서 각 LED는 수천 개의 포스트(72)를 형성하는 것을 포함하며(도 1 참조), 따라서 바둑판 모양 어레이(115C) 및 보조 패턴(115A)을 구성하는 수천 개의 위상-시프트 영역(R, R')이 존재한다. 그러나 위상-시프트 마스크 패턴(115)이 단지 바둑판 모양 어레이(115C)만을 포함하여 그 주변부(115P)가 대응하는 리소그래피 노광 필드(EF)의 경계에서 종료하는 경우, 상기 노광 필드(EF)의 주변부(118)에서의 피처는 에지(115E)를 넘어서 위상 간섭이 부족하기 때문에 왜곡된다.In the phase-shift mask 112, the checkered array 115C effectively functions as an infinite array for the inner portion of the exposure field EF. In practice, for example, phase-shift mask 112 is used to form thousands of LEDs, where each LED includes forming thousands of posts 72 (see FIG. 1), and thus checkerboard array 115C. ) And thousands of phase-shift regions R and R 'that make up the auxiliary pattern 115A. However, if the phase-shift mask pattern 115 includes only the checkered array 115C and its periphery 115P terminates at the boundary of the corresponding lithographic exposure field EF, the periphery of the exposure field EF ( The feature at 118 is distorted because of the lack of phase interference beyond edge 115E.

도 12a는 위상-시프트 마스크(112)를 사용한 포토레지스트 포스트(72')의 (네거티브) 어레이(70')의 형성을 도시하고 있으며 위상-시프트 마스크 패턴(115)은 바둑판 모양 어레이(115C)만을 포함한다. 어레이(70')는 노광 필드(EF)의 주변부에 형성된 주변 포스트(72'P) 및 주변 포스트(72'P)의 내부에 형성된 내측 또는 중심 포스트(72'C)를 포함한다. 주변 포스트(72'P)는 내측 포스트(72'C)에 비해서 왜곡되어 있다. 주변 포스트(72'P)와 내측 또는 중심 포스트(72'C)는 이들 2개 타입의 포스트 사이를 구별하기 위해 도시의 편의상 점선으로 분리 표시되어 있다.FIG. 12A illustrates the formation of a (negative) array 70 'of photoresist posts 72' using phase-shift mask 112 and phase-shift mask pattern 115 only checkerboard array 115C. Include. The array 70 'includes a peripheral post 72'P formed at the periphery of the exposure field EF and an inner or center post 72'C formed inside the peripheral post 72'P. The peripheral post 72'P is distorted as compared with the inner post 72'C. Peripheral posts 72'P and inner or center posts 72'C are separated by dashed lines for convenience of illustration to distinguish between these two types of posts.

도 12b는 도 12a와 유사하지만 도 11b에 도시된 주변을 둘러싸는 구성으로 보조 위상 영역(R')을 추가로 포함하는 위상-시프트 마스크(112)를 구비한다. 그 결과로서 포토레지스트 포스트(72')의 어레이(70')는 보조 위상 영역(R')에 의해 내측 포스트(72'C)와 실질적으로 같은 형상을 갖는 주변 포스트(72'P)를 포함한다. 위상-시프트 마스크(112)를 위한 이 구성은 인접 포토레지스트 영역의 노광을 감소시키고(및 최소화하는데 사용 가능하고), 후속적으로 노광되는 인접 노광 필드(EF)의 포토레지스트 패턴이 틈 없이 함께 스티칭되는 것을 가능하게 한다.FIG. 12B is similar to FIG. 12A but includes a phase-shift mask 112 that further includes an auxiliary phase region R ′ in a surrounding configuration shown in FIG. 11B. As a result, the array 70 'of photoresist posts 72' includes a peripheral post 72'P having a shape substantially the same as the inner post 72'C by the auxiliary phase region R '. . This configuration for the phase-shift mask 112 reduces (and can be used to minimize) the exposure of adjacent photoresist regions, and stitches the photoresist pattern of the subsequently exposed adjacent exposure field (EF) together without gaps. Makes it possible to become

도 13은 PROLITH^® 포토리소그래피 이미징 시뮬레이션 소프트웨어를 사용하여 생성된 데이터를 기초로 포토레지스트 층(135)에 형성된 (포지티브) 포토레지스트 포스트(72')의 2D 모형 어레이(70')의 단면도이며, 상기 소프트웨어는 미국 캘리포니아주 밀피타스 KLA-Tencor로부터 입수 가능하다. 포토리소그래피 노광 시뮬레이션에서 사용된 위상-시프트 마스크(112)는 그 좌측에만 0.4 ㎛ 폭의 보조 위상 영역(R')을 갖는 바둑판 모양 (교대) 패턴으로 정렬된 수 개의 1.6 ㎛ 사각형 위상-시프트 영역(R)을 포함했다. 상기 시뮬레이션된 포토리소그래피 노광은 개구수(NA) 0.28, 및 (0.7)λ/NA ~ 1 ㎛의 피처 분해능 한계를 포토리소그래피 투영기에 제공하는 부분 코히런스 인자 σ = 0.57을 갖는 투영 렌즈와 365 nm의 i-라인 파장을 사용했다.Figure 13 is a cross-sectional view of the "2D model array (70) (positive) photoresist posts 72 'formed in the photoresist layer 135 on the basis of the data generated by using the PROLITH ^® photolithographic imaging simulation software, the The software is available from Milpitas KLA-Tencor, California, USA. The phase-shift mask 112 used in the photolithography exposure simulation consists of several 1.6 μm square phase-shift regions (aligned) in a checkerboard (alternative) pattern with an auxiliary phase region R ′ of 0.4 μm width only on its left side ( R) included. The simulated photolithography exposure is 365 nm with a projection lens having a partial coherence factor sigma = 0.57 which gives the photolithographic projector a feature resolution limit of numerical aperture (NA) 0.28 and (0.7) λ / NA to 1 μm. i-line wavelength was used.

포토레지스트 층(135)의 맨 좌측 레지스트 벽부(W135L)의 벽부(W72')의 형상은 맨 좌측 포토레지스트 포스트(72')의 형상과 매우 유사하고, 이것은 차례로 인접 포스트(중심 또는 내측 포스트에 대해 72'C로 표시됨)와 매우 유사하며, 이는 노광 필드(EF)의 좌측 에지까지 계속해서 양호한 피처 형성을 나타낸다. 한편, 위상-시프트 마스크(112)의 비보조 우측 에지와 관련된 포토레지스트 층(135)의 레지스트 벽부(W135R)는 다른 포토레지스트 벽부에 비해 왜곡되어 있으며, 이는 노광 필드(EF)의 우측 에지에 최적이 아닌 피처 형성을 나타낸다.The shape of the wall portion W72 'of the leftmost resist wall portion W135L of the photoresist layer 135 is very similar to the shape of the leftmost photoresist post 72', which in turn is relative to the adjacent post (center or inner post). Very similar to 72'C, which continues to show good feature formation up to the left edge of the exposure field EF. On the other hand, the resist wall portion W135R of the photoresist layer 135 associated with the unassisted right edge of the phase-shift mask 112 is distorted relative to the other photoresist wall portions, which is optimal for the right edge of the exposure field EF. Not feature formation.

주어진 위상-시프트 마스크(112) 위의 위상-시프트 영역(R)의 수(N)와 보조 위상 영역(R')의 수(N')는 노광 필드(EF)의 크기 및 어레이(70) 내 포스트(72)의 피치(pitch)에 좌우된다. 노광 필드 치수(S_EF)와 포스트(72)의 피치(P₇₂)에 대해, 위상-시프트 영역(R)의 수(N)는 N = (S_EF/P₇₂)²으로 주어진다. 예를 들면, S_EF = 10mm와 P₇₂ = 0.0016 mm에 대해, N = (10/0.0016)² = 3.9 x 10⁷이다. 위상-시프트 마스크(112)의 4개의 에지 모두에 정렬된 보조 위상 영역(R')의 수(N')는 N' = 4*(10/0.0016) = 2.5 x 10⁴으로 주어진다. 이 수(N)는 보조 위상 영역(R')이 바둑판 모양 어레이(115C)의 4개의 코너에 추가되는 경우 4배 증가한다.The number N of phase-shift regions R and the number N 'of auxiliary phase regions R' above a given phase-shift mask 112 are within the size of the exposure field EF and within the array 70. It depends on the pitch of the post 72. For the exposure field dimension S _EF and the pitch P ₇₂ of the post 72, the number N of phase-shift regions R is given by N = (S _EF / P ₇₂ ) ² . For example, S _EF = 10 mm and P ₇₂ = 0.0016 mm, N = (10 / 0.0016) ² = 3.9 x 10 ⁷ . The number N 'of auxiliary phase regions R' aligned to all four edges of the phase-shift mask 112 is given by N '= 4 * (10 / 0.0016) = 2.5 x 10 ⁴ . This number N increases four times when the auxiliary phase region R 'is added to four corners of the checkered array 115C.

거친 기판 표면을 형성하는 방법의 예Example of how to form a rough substrate surface

따라서 본 발명의 일 측면은 전술한 보조 위상 영역(R')을 갖는 위상-시프트 마스크(112)를 사용하는 포토리소그래피 처리 기법 및 포토리소그래피 이미징을 사용하여 LED(10)를 형성하는 과정에서 포스트(72)의 어레이(70)를 갖는 거친 기판 표면(22)을 형성하는 방법을 포함한다. 이제 포스트(72)의 어레이(70)를 형성하는 방법의 예가 도 6, 도 14a 내지 14e를 참조하여 설명된다.Accordingly, an aspect of the present invention provides a post lithography process in the process of forming the LED 10 using photolithography processing technique and photolithography imaging using the phase-shift mask 112 having the auxiliary phase region R 'described above. A method of forming a rough substrate surface 22 having an array 70 of 72. An example of a method of forming the array 70 of posts 72 is now described with reference to FIGS. 6, 14A-14E.

먼저 도 14a를 참조하면, 상기 방법은 기판(20)의 표면(22) 위에 포토레지스트 층(135)을 갖는 기판(20)을 제공하는 단계를 포함한다. 그 다음 상기 방법은 포토리소그래피 시스템(100)의 이동식 기판 스테이지(130) 위에 코팅된 기판(20)을 정렬하는 단계를 포함한다(도 6 참조). 바둑판 모양 어레이(115C) 및 보조 패턴(115A)을 포함하는 전술한 것과 같은 위상-시프트 마스크(112)(예컨대, 도 11a 내지 도 11c 참조)가 포토리소그래피 시스템(100)의 마스크 스테이지(110)에 정렬된다. 그 다음에 상기 방법은 포토리소그래피 이미징을 수행하기 위해 포토리소그래피 시스템(100)을 동작시키는 단계를 포함하고 이에 의해 위상-시프트 마스크(112)는 조명광(108)에 의해 노광되고 그 결과 위상-시프트 마스크 패턴(115)로부터 (회절된) 노출광(121)이 캡처되고 투영렌즈(120)에 의해 이미징되어 노광 필드(EF) 위의 포토레지스트 층(135)을 노광시켜 거의 전체 노광 필드(EF) 위에 포토레지스트 포스트(72')의 어레이(70')를 형성한다. 이것이 도 14b에 도시되어 있다.Referring first to FIG. 14A, the method includes providing a substrate 20 having a photoresist layer 135 over a surface 22 of the substrate 20. The method then includes aligning the coated substrate 20 over the movable substrate stage 130 of the photolithography system 100 (see FIG. 6). A phase-shift mask 112 as described above (see, eg, FIGS. 11A-11C) comprising a checkered array 115C and an auxiliary pattern 115A is applied to the mask stage 110 of the photolithography system 100. Aligned. The method then includes operating the photolithography system 100 to perform photolithography imaging whereby the phase-shift mask 112 is exposed by the illumination light 108 and consequently the phase-shift mask. The exposure light 121 (diffracted) from the pattern 115 is captured and imaged by the projection lens 120 to expose the photoresist layer 135 over the exposure field EF and over the entire exposure field EF. An array 70 'of photoresist posts 72' is formed. This is shown in Figure 14b.

도 7을 참조하면, 다수의 LED 영역(10')이 각 노광 필드(EF)에 대해 포토레지스트 층(135) 내에 형성된다. 따라서 위상-시프트 마스크 패턴(115)이 15 mm x 30 mm의 영역을 갖고, 또한 각 LED(10)가 1 mm 사각형인 경우에, 각 노광 필드(EF)와 관련된 450개의 LED 영역(10')이 존재하며, 각 노광 필드 역시 포토리소그래피 시스템(100)이 단위 배율로 동작할 때 15 mm x 30 mm이다. 도 7의 인셋 B는 LED(10)의 형성과 관련된 LED 영역(10')의 LED 영역(10') 어레이(10A')를 보여준다. LED 영역(10')은 스크라이브 영역(11)에 의해 분리되어 있다. 그러나 포토레지스트 포스트(72')의 어레이(70')는 인셋 A에 표시된 스크라이브 영역(137)을 포함하는 노광 필드(EF) 위의 모든 곳에 형성되어 있다(도 7의 인셋 C 참조). 노광 필드 경계에서 필드간 스티칭(stitching)이 필요할 수도 있다. 위상-시프트 마스크(112)는 노광 필드(EF)의 주변에 형성된 피처의 왜곡을 완화시키도록 구성되기 때문에, 이것은 스티칭 프로세스를 용이하게 하고 노광 필드(EF)의 일부가 스크라이브 영역(137) 내에 존재하도록 할 필요를 제거한다.Referring to FIG. 7, a plurality of LED regions 10 ′ are formed in the photoresist layer 135 for each exposure field EF. Thus, in the case where the phase-shift mask pattern 115 has an area of 15 mm x 30 mm and each LED 10 is 1 mm square, 450 LED areas 10 'associated with each exposure field EF are provided. Is present, and each exposure field is also 15 mm x 30 mm when the photolithography system 100 operates at a unit magnification. Inset B of FIG. 7 shows an array of LED regions 10 ′ 10 A ′ of LED regions 10 ′ associated with the formation of LEDs 10. The LED region 10 'is separated by the scribe region 11. However, the array 70 'of photoresist posts 72' is formed everywhere on the exposure field EF including the scribe region 137 indicated in inset A (see inset C in FIG. 7). Inter-field stitching may be necessary at the exposure field boundary. Since the phase-shift mask 112 is configured to mitigate distortion of the features formed around the exposure field EF, this facilitates the stitching process and a portion of the exposure field EF is present in the scribe area 137. Eliminate the need to do so.

이제 도 14c를 참조하면, 도 14b의 노광된 포토레지스트 층(135)은 노광되지 않은 레지스트(네거티브 포토레지스트)를 제거하거나 또는 노광된 레지스트(포지티브 포토레지스트)을 제거하여 포토레지스트 포스트(72') 또는 그것의 보완적인 피처의 어레이(70')를 남기기 위해 처리된다. 그 다음에 이 포토레지스트 어레이(70')는 화살표(200)에 의해 표시된 바와 같이 표준 포토리소그래피 에칭 기법을 사용하여 에칭되어 포토레지스트 패턴을 기판(20) 내로 전사하고, 그에 의해 도 14d에 도시된 바와 같이 기판 표면(22) 내에 포스트(72) 어레이(70)를 형성한다.Referring now to FIG. 14C, the exposed photoresist layer 135 of FIG. 14B may remove unexposed resist (negative photoresist) or remove exposed resist (positive photoresist) to remove photoresist post 72 ′. Or to leave an array 70 'of its complementary features. This photoresist array 70 'is then etched using a standard photolithography etch technique as indicated by arrow 200 to transfer the photoresist pattern into substrate 20 and thereby shown in FIG. 14D. As described, an array of posts 72 is formed in the substrate surface 22.

도 14e는 도 14d와 유사한 도면으로서 어레이(70) 내의 포스트(72)가 타원형이 아닌 형상, 즉 도시된 바와 같이 피라미드 형상을 갖는 예를 도시한다. 기판(20)의 표면(22) 내에 형성된 그와 같은 포스트(72)의 형상은 전술한 에칭 기법을 사용하여 피라미드 모양이 아닌 포토레지스트 포스트(72')로부터 얻어질 수 있다.FIG. 14E shows an example similar to FIG. 14D in which the post 72 in the array 70 has a non-elliptical shape, that is, a pyramid shape as shown. The shape of such a post 72 formed in the surface 22 of the substrate 20 can be obtained from a photoresist post 72 'that is not pyramidal using the etching technique described above.

기판(20)은 포스트에 의해 적절히 거칠게 된 기판 표면(22)을 갖는 복수의 LED 영역(10')을 포함하므로, LED(10)는 표준 포토리소그래피-기반 LED 제조 기법을 사용하여 제조된다. 이것은 예를 들면 기판(20)의 거친 표면(22) 위에 GaN 다층 구조체(30)를 형성하고 다음에 도 1에 도시된 바와 같이 층(40, 50)에 각각 p-접점(90p)와 n-접점(90n)을 부가하는 것을 포함한다.Since the substrate 20 includes a plurality of LED regions 10 'having a substrate surface 22 appropriately roughened by the posts, the LED 10 is manufactured using standard photolithography-based LED fabrication techniques. This forms, for example, a GaN multilayer structure 30 on the rough surface 22 of the substrate 20 and then p-contacts 90p and n− respectively in layers 40 and 50, as shown in FIG. 1. Adding the contact 90n.

본 발명의 사상과 범위를 벗어나지 않으면서 본 발명에 다양한 수정 및 변경이 이루어질 수 있음은 당업자에게 명백할 것이다. 따라서 본 발명은 첨부된 청구범위의 청구항 및 그 균등물의 범위 내에 속하는 한 본 발명의 수정 및 변형을 포함하는 것을 의도한다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention. Thus, it is intended that the present invention cover modifications and variations of this invention provided they come within the scope of the appended claims and their equivalents.

Claims

In a phase-shift mask used in a photolithography imaging system having a resolution limit,
A checkered array of phase-shift regions (R) having a periphery and having a magnitude above the resolution limit; And
A plurality of auxiliary phase regions R ′ arranged immediately adjacent at least a portion of the periphery,
The adjacent phase-shift region R has a relative phase difference of 180 °,
Each auxiliary phase region (R ') has a magnitude less than the resolution limit and has a relative phase-shift difference of 180 [deg.] With respect to the adjacent phase-shift region (R).

The method of claim 1,
The perimeter comprises four edges,
The phase-shift region is aligned adjacent to each of the four edges.

The method of claim 2,
The perimeter comprises four corners defined by the four edges,
A secondary phase region (R ') is aligned adjacent to each of the four corners.

4. The method according to any one of claims 1 to 3,
The auxiliary phase region (R ') is aligned immediately adjacent the entire periphery of the checkered array.

The method according to any one of claims 1 to 3,
And a opaque layer immediately adjacent to the periphery defined by the auxiliary phase region (R ').

A phase-shift mask used in a photolithography imaging system having a resolution limit and wavelength,
A mask body that substantially transmits the photolithographic imaging system wavelength and has a surface;
A checkered array of phase-shift regions (R) supported by the mask body surface and having a size above the resolution limit; And
A plurality of auxiliary phase regions R 'each having a size below the resolution limit and supported by the substrate surface,
The adjacent region R has a phase difference of 180 ° and the checkered array has a periphery comprising a plurality of edges and four corners,
The auxiliary phase regions R 'are arranged immediately adjacent to the plurality of edges and four corners to surround the periphery, and each auxiliary phase region R' is adjacent to the adjacent phase-shift region R and the adjacent auxiliary regions. A phase-shift mask having a phase-shift difference of 180 degrees with respect to the phase region R '.

The method according to claim 6,
And a opaque layer immediately adjacent to the periphery defined by the auxiliary phase region (R ').

In the method of photolithographic patterning a semiconductor substrate,
Providing a semiconductor substrate having a surface supporting a photoresist layer;
Photolithographic imaging of a phase-shift mask pattern on the photoresist layer; And
Processing the photoresist layer to form a periodic array of photoresist features,
The phase-shift mask pattern is,
A checkered array of phase-shift regions R having a periphery; And
A plurality of auxiliary phase regions R 'each having a magnitude less than the resolution limit,
The adjacent phase-shift region R has a phase difference of 180 °,
The auxiliary phase regions R ′ are immediately aligned adjacent at least a portion of the periphery and each auxiliary phase region R ′ has a phase-shift difference of 180 ° with respect to the adjacent phase-shift region R, A method of photolithographic patterning a semiconductor substrate.

The method of claim 8,
Processing the photoresist feature to produce an array of substrate posts defining a rough substrate surface; And
And forming a pn junction multilayer structure on the rough substrate surface.

10. The method according to claim 8 or 9,
And the semiconductor substrate is made of sapphire.

10. The method according to claim 8 or 9,
Wherein the photolithographic imaging has a wavelength and unit magnification of nominal 365 nm.

The method of claim 9,
The substrate post has a dimension of 1 μm or less,
Further comprising performing photolithography imaging at a numerical aperture of less than or equal to 0.5.

10. The method according to claim 8 or 9,
And the phase-shift mask further comprises an opaque layer immediately adjacent the periphery defined by the auxiliary phase region (R ').

10. The method according to claim 8 or 9,
Wherein the photolithographic imaging comprises stitching together an exposure field to create a substantially continuous array of photoresist posts in the photoresist layer relative to the entire substrate.

In the method of forming a light emitting diode (LED),
Transmitting illumination light through a phase-shift mask having a checkered phase-shift pattern having a periphery surrounded by a sub-resolution auxiliary phase region array, the semiconductor substrate for forming a photoresist post array therein; Photolithographic exposure of the supported photoresist;
Processing the photoresist post array to form a substrate post array that defines a rough substrate surface; And
Forming a pn multilayer structure on the rough substrate surface to form the LED,
Wherein the rough substrate surface scatters light generated by the pn multilayer structure to increase the amount of light emitted by the LED compared to an LED having a non-rough substrate surface.

The method of claim 15,
And the phase-shift mask further has an opaque layer immediately adjacent the periphery defined by the sub-resolution auxiliary phase region.

17. The method according to claim 15 or 16,
Photolithographic exposing the photoresist is performed at a numerical aperture of 0.5 or less.

The method of claim 17,
Photolithographic exposing the photoresist is performed at a unit magnification at a wavelength of nominal 365 nm.

17. The method according to claim 15 or 16,
Photolithographic exposing the photoresist comprises suspending the exposure field together to create a photoresist post array that is substantially continuous over the entire substrate.

The method of claim 19,
Overlapping a portion of an exposure field corresponding to an auxiliary phase region of the phase-shift mask.