KR20120120752A - Operating method for non-volatile memory - Google Patents

Operating method for non-volatile memory Download PDF

Info

Publication number
KR20120120752A
KR20120120752A KR1020110038504A KR20110038504A KR20120120752A KR 20120120752 A KR20120120752 A KR 20120120752A KR 1020110038504 A KR1020110038504 A KR 1020110038504A KR 20110038504 A KR20110038504 A KR 20110038504A KR 20120120752 A KR20120120752 A KR 20120120752A
Authority
KR
South Korea
Prior art keywords
voltage
data
bit
confirmation
memory cells
Prior art date
Application number
KR1020110038504A
Other languages
Korean (ko)
Inventor
차재원
김덕주
박성훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110038504A priority Critical patent/KR20120120752A/en
Publication of KR20120120752A publication Critical patent/KR20120120752A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

PURPOSE: A method for operating a nonvolatile memory is provided to reduce the malfunction of the nonvolatile memory by preventing the incorrect determination of a logic value of flag data. CONSTITUTION: A nonvolatile memory includes a plurality of memory cells which store data of multi bits. Threshold voltages of the plurality of the memory cells are included in one voltage distribution among first to fourth voltage distributions. If a first bit of the data is programmed in the plurality of the memory cells, it is checked whether a threshold voltage of a programmed flag cell is higher or lower than a confirmation voltage between the second voltage distribution and the third voltage distribution(S201). If the threshold voltage of the flag cell is lower than the confirmation voltage, the first bit of the data is programmed in the plurality of the memory cells(S202). [Reference numerals] (AA) Start; (BB) Yes; (CC) No; (DD) Finish; (EE) Is a threshold voltage of a flag cell higher than a confirmation voltage(R1) ?; (S201) Checking a threshold voltage of a flag cell using a confirmation voltage(R1); (S202) Programming a first bit in a memory cell

Description

비휘발성 메모리의 동작방법{OPERATING METHOD FOR NON-VOLATILE MEMORY}Operation method of nonvolatile memory {OPERATING METHOD FOR NON-VOLATILE MEMORY}

본 발명은 비휘발성 메모리의 동작방법에 관한 것이다.
The present invention relates to a method of operating a nonvolatile memory.

비휘발성 메모리는 데이터를 저장하는 메모리 셀 어레이를 포함한다. 메모리 셀 어레이는 복수의 메모리 블록(memory block)으로 구성된다. 각각의 메모리 블록은 복수의 페이지(page)로 구성된다. 각각의 페이지는 복수의 메모리 셀로 구성된다. 각각의 메모리 셀은 자신에게 저장된 데이터에 따라 문턱 전압 분포가 달라진다. 비휘발성 메모리 장치는 메모리 블록 단위로 소거 동작을 수행하고, 페이지 단위로 쓰기 또는 읽기 동작을 수행한다.Nonvolatile memory includes an array of memory cells that store data. The memory cell array is composed of a plurality of memory blocks. Each memory block is composed of a plurality of pages. Each page consists of a plurality of memory cells. Each memory cell has a different threshold voltage distribution depending on the data stored therein. Nonvolatile memory devices perform erase operations in units of memory blocks and write or read operations in units of pages.

한편 비휘발성 메모리 시스템은 메모리 영역의 집적도를 향상시키기 위해 메모리 셀이 싱글 레벨 셀(이하 SLC; Single Level Cell)로부터 멀티 레벨 셀(이하 MLC; Multi Level Cell)로 발전해 왔다. 1비트 데이터를 저장하는 메모리 셀을 SLC라 하고, 2비트 이상의 데이터를 저장하는 메모리 셀을 MLC라 한다. SLC는 문턱 전압에 따라 소거 상태(또는 이레이즈 상태)와 프로그램 상태를 갖는다. MLC는 문턱 전압에 따라 소거 상태와 복수의 프로그램 상태를 갖는다.Meanwhile, in the nonvolatile memory system, memory cells have evolved from single level cells (hereinafter referred to as SLCs) to multi-level cells (hereinafter referred to as MLCs) to improve the density of memory regions. A memory cell that stores one bit of data is called an SLC, and a memory cell that stores two or more bits of data is called an MLC. The SLC has an erased state (or an erased state) and a program state depending on the threshold voltage. The MLC has an erase state and a plurality of program states according to the threshold voltage.

이하에서는 2비트의 데이터를 저장하는 MLC과 관련된 사항에 대해 설명한다. 2비트의 데이터는 최하위 비트(Least Significant Bit; 이하 LSB) 데이터와 최상위 비트(Most Significant Bit; 이하 MSB) 데이터를 포함하는데, LSB 데이터가 프로그램된 후에 MSB 데이터가 프로그램된다.Hereinafter, matters related to MLC storing two bits of data will be described. Two-bit data includes Least Significant Bit (LSB) data and Most Significant Bit (MSB) data. After the LSB data is programmed, the MSB data is programmed.

MLC를 프로그램하는 과정은 SLC을 프로그램하는 과정보다 복잡하다. 따라서 MLC의 프로그램 상태가 어떤지 나타내는 플래그 데이터(flag data)를 플래그 셀(flag cell)에 저장하고, MLC에 어떤 동작을 가하기 전에 플래그 셀을 확인하여 MLC의 프로그램 상태를 확인한다. 플래그 데이터의 대표적인 예가 MLC에 MSB 데이터까지 프로그램되었는지 여부를 나타내는 플래그 데이터이다. MLC에 MSB 데이터까지 프로그램된 경우 플래그 셀은 프로그램되고, MLC에 MSB 데이터까지 프로그램되지 않은 경우 플래그 셀은 이레이즈 상태에 있게 된다.The process of programming an MLC is more complicated than the process of programming an SLC. Therefore, the flag data indicating the program state of the MLC is stored in the flag cell, and the flag cell is checked before the operation of the MLC to confirm the program state of the MLC. A representative example of flag data is flag data indicating whether or not MLC has been programmed up to MSB data. The flag cell is programmed when the MSB data has been programmed in the MLC, and the flag cell is in an erased state when the MSB data has not been programmed in the MLC.

한편 플래그 데이터를 신뢰도를 확보하기 위해서 같은 플래그 데이터를 다수의 플래그 셀에 저장하되 플래그 데이터를 읽을 때는 메이저리티 체크(majority check)를 통해 플래그 셀에 저장된 플래그 데이터의 논리값을 판단하게 된다. 메이저리티 체크는 다수의 플래그 셀에 저장된 값을 독출한 결과 '0'이 많으면 플래그 데이터의 논리값을 '0'으로 결정하고, '1'이 많으면 플래그 데이터의 논리값을 '1'로 결정하는 것을 말한다. 같은 데이터를 저장했다가 독출했는데 위와 같이 플래그 셀마다 서로 다른 논리값이 독출되는 이유는 플래그 셀이나 프로그램 동작 등에 문제가 있는 경우 플래그 데이터가 제대로 저장되지 않을 수 있기 때문이다.
Meanwhile, in order to secure the reliability of the flag data, the same flag data is stored in a plurality of flag cells, but when the flag data is read, the logical value of the flag data stored in the flag cell is determined through a majority check. The majority check is to determine the logical value of the flag data as '0' when there are many '0's as a result of reading the values stored in the plurality of flag cells, and to determine the logical value of the flag data as' 1 'when there are many'1's. Say. The same data is stored and read, but different logic values are read out for each flag cell as described above because flag data may not be stored properly when there is a problem in the flag cell or program operation.

도 1은 프로그램된 데이터의 값에 따른 MLC의 문턱전압의 분포를 나타낸 도면이다.1 is a diagram illustrating a distribution of threshold voltages of an MLC according to values of programmed data.

제1분포도(110)는 MLC에 LSB 데이터만 프로그램된 경우 MLC의 문턱전압의 분포를 나타낸다. MLC에는 1비트의 데이터(LSB 데이터)만 프로그램되어 있으므로 MLC의 문턱전압의 분포는 2개로 나뉘게 된다. 이레이즈(erase) 분포(111)는 프로그램하지 않은 MLC의 문턱전압의 분포이다(이레이즈 데이터를 저장함, 소거 상태). 프로그램 분포(112)는 프로그램한 MLC의 문턱전압의 분포이다(프로그램 데이터를 저장함, 프로그램 상태). 일반적으로 이레이즈 데이터는 논리값 '1'에 대응되고, 프로그램 데이터는 논리값 '0'에 대응된다.The first distribution diagram 110 shows the distribution of the threshold voltage of the MLC when only LSB data is programmed in the MLC. Since only one bit of data (LSB data) is programmed in the MLC, the threshold voltage distribution of the MLC is divided into two. The erase distribution 111 is a distribution of threshold voltages of the MLC which are not programmed (stores erase data, and erases). The program distribution 112 is a distribution of threshold voltages of the programmed MLC (storing program data, program state). In general, the erase data corresponds to a logic value '1', and the program data corresponds to a logic value '0'.

MLC가 소거 상태인지 프로그램 상태인지를 판단하기 위해 검증(verify) 동작시 MLC의 플로팅(floating) 게이트에 제1확인전압(R0)을 인가한다. 제1확인전압(R0)은 이레이즈 분포(111)와 프로그램 분포(112)의 사이에 위치한다. 참고로 이레이즈 분포(111)와 프로그램 분포(112) 안에 표시된 값은 이레이즈 분포(111)와 프로그램 분포(112)의 논리값을 나타낸다.In order to determine whether the MLC is in an erased state or a program state, a first confirmation voltage R0 is applied to a floating gate of the MLC during a verify operation. The first confirmation voltage R0 is positioned between the erase distribution 111 and the program distribution 112. For reference, the values displayed in the erase distribution 111 and the program distribution 112 represent logical values of the erase distribution 111 and the program distribution 112.

제2분포도(120)는 MLC에 MSB 데이터까지 프로그램된 경우 MLC의 문턱전압의 분포를 나타낸다. MLC에는 2비트의 데이터(LSB 데이터, MSB 데이터)가 프로그램되어 있으므로 MLC의 문턱전압의 분포는 4개(이하 제1 내지 4분포(121 내지 124)라 함)로 나뉘게 된다. 제1 내지 4분포(121 내지 124)는 각각 '11', '01', '10', '00'인 데이터 값에 대응된다. MLC에 4개의 값 중 어떤 값이 저장되었는지 판단하기 위해 검증 동작시 MLC의 플로팅 게이트에 제1 내지 3확인전압(RO 내지 R2)을 인가한다. 참고로 제1 내지 4분포(121 내지 124) 안에 표시된 값 중 위에 표시된 값은 제1 내지 4분포(121 내지 124)의 MSB 데이터의 논리값을 나타낸다. 또한 제1 내지 4분포(121 내지 124) 안에 표시된 값 중 아래에 표시된 값은 제1 내지 4분포(121 내지 124)의 LSB 데이터의 논리값을 나타낸다.The second distribution diagram 120 shows the distribution of the threshold voltage of the MLC when the MLC is programmed up to the MSB data. Since two bits of data (LSB data, MSB data) are programmed in the MLC, the threshold voltage distribution of the MLC is divided into four (hereinafter, referred to as first to fourth distributions 121 to 124). The first to fourth distributions 121 to 124 correspond to data values of '11', '01', '10', and '00', respectively. In order to determine which of four values are stored in the MLC, first to third confirmation voltages RO to R2 are applied to the floating gate of the MLC during the verify operation. For reference, the values displayed above among the values displayed in the first to fourth distributions 121 to 124 represent logical values of the MSB data of the first to fourth distributions 121 to 124. In addition, the values displayed below among the values displayed in the first to fourth distributions 121 to 124 represent logical values of the LSB data of the first to fourth distributions 121 to 124.

MSB 데이터를 프로그램시 문턱전압의 분포가 어떻게 나뉘는지 살펴보면 다음과 같다. 이레이즈 분포(111)에서 프로그램되는 MSB 데이터의 논리값에 따라 제1, 2분포(121, 122)로 나뉘게 되고, 프로그램 분포(112)에서 프로그램되는 MSB 데이터의 논리값에 따라 제3, 4분포(123, 124)로 나뉘게 된다.The following shows how the distribution of threshold voltages is divided when programming MSB data. The first and second distributions 121 and 122 are divided according to the logical values of the MSB data programmed in the erasure distribution 111, and the third and fourth distributions are defined according to the logical values of the MSB data programmed in the program distribution 112. (123, 124).

MSB 데이터의 프로그램이 수행되지 않은 MLC들에 대한 플래그 데이터를 저장하는 플래그 셀의 문턱전압은 제1분포(121)를 나타내고, MSB 데이터의 프로그램이 수행된 MLC들에 대한 플래그 데이터를 저장하는 플래그 셀의 문턱전압은 제3분포(123)를 나타낸다. The threshold voltage of the flag cell storing flag data for MLCs on which the MSB data has not been programmed represents the first distribution 121, and the flag cell storing flag data for MLCs on which the MSB data has been programmed. Threshold voltage represents the third distribution 123.

한편 어떤 MLC에 대해 MSB 데이터를 프로그램하기 전에 먼저 당해 MLC에 이미 MSB 데이터가 프로그램되었는지 여부를 확인하게 된다. 확인결과 MLC에 이미 MSB 데이터가 프로그램되었다면 MSB 데이터를 프로그램을 하지 않고, 그렇지 않다면 당해 MLC에 MSB 데이터를 프로그램한다. On the other hand, before programming MSB data for a certain MLC, it is first checked whether the MSB data is already programmed in the MLC. If the MSB data is already programmed in the MLC, the MSB data is not programmed. Otherwise, the MSB data is programmed in the MLC.

이때 상술한 MSB 데이터가 프로그램되었는지 여부를 나타내는 플래그 데이터를 저장하는 플래그 셀들에 저장된 값을 독출하여 메이저리티 체크 수행하여 플래그 데이터의 논리값을 결정한다. 플래그 셀들에 저장된 값은 플래그 셀의 문턱전압이 제1확인전압(RO)보다 높은지 낮은지 확인하는 방식으로 이루어진다. 플래그 데이터의 논리값은 플래그 셀들에서 독출된 값 중 '0'의 개수와 '1'의 개수를 카운팅하여 그 수가 많은 값으로 결정된다.At this time, a value stored in flag cells storing flag data indicating whether the aforementioned MSB data is programmed is read, and a majority check is performed to determine a logical value of the flag data. The values stored in the flag cells are determined by checking whether the threshold voltage of the flag cells is higher or lower than the first confirmation voltage RO. The logical value of the flag data is determined by counting the number of '0' and the number of '1' among the values read out from the flag cells.

그런데 플래그 셀의 문턱전압은 주변 워드라인에 인가되는 전압의 영향을 받게 된다. 이로 인해 MSB 데이터가 프로그램되지 않은 MLC에 대응되는 플래그 셀들의 문턱전압의 분포가 제1분포(121)에서 조금씩 오른쪽으로 움직일 수 있다. 이로인해 플래그 셀의 문턱전압이 제1확인전압(R0)보다 높아지면 플래그 데이터의 논리값이 잘못 결정될 수도 있다. 플래그 데이터의 논리값이 잘못 결정되면 MSB 데이터가 프로그램되지 않은 MLC에 대해 MSB 데이터가 프로그램된 것으로 인식되어 MSB 데이터를 프로그램하는 단계를 건너뜀으로써 오류가 발생하게 된다.However, the threshold voltage of the flag cell is affected by the voltage applied to the peripheral word line. As a result, the distribution of the threshold voltages of the flag cells corresponding to the MLC in which the MSB data is not programmed may slightly move to the right in the first distribution 121. As a result, when the threshold voltage of the flag cell is higher than the first confirmation voltage R0, the logic value of the flag data may be incorrectly determined. If the logical value of the flag data is incorrectly determined, an error occurs by skipping the step of programming the MSB data because the MSB data is recognized as programmed for the MLC in which the MSB data is not programmed.

본 발명은 플래그 셀의 문턱전압을 확인하기 위한 확인전압의 레벨을 높여서 플래그 데이터의 논리값이 잘못 결정될 가능성을 줄인 비휘발성 메모리의 동작방법을 제공한다.
The present invention provides a method of operating a nonvolatile memory, which reduces the possibility that a logic value of flag data is incorrectly determined by increasing the level of a confirmation voltage for identifying a threshold voltage of a flag cell.

멀티 비트의 데이터를 저장할 수 있는 다수의 메모리 셀을 포함하고, 상기 다수의 메모리 셀의 문턱전압은 제1 내지 제4전압분포 중 하나의 전압분포에 포함되는 비휘발성 메모리의 동작방법에 있어서, 본 발명에 따른 비휘발성 메모리의 동작방법은, 데이터의 제1비트가 상기 다수의 메모리 셀에 프로그램되면 프로그램되는 플래그 셀의 문턱전압이 상기 제2전압분포와 상기 제3전압분포 사이의 확인전압보다 높은지 낮은지를 확인하는 단계; 및 상기 플래그 셀의 문턱전압이 상기 확인전압보다 낮은 경우 상기 다수의 메모리 셀에 상기 데이터의 제1비트를 프로그램하는 단계를 포함할 수 있다.In the method of operating a non-volatile memory including a plurality of memory cells capable of storing multi-bit data, the threshold voltage of the plurality of memory cells is included in one of the first to fourth voltage distributions, A method of operating a nonvolatile memory according to the present invention includes determining whether a threshold voltage of a flag cell programmed when a first bit of data is programmed into the plurality of memory cells is higher than a confirmation voltage between the second voltage distribution and the third voltage distribution. Checking whether it is low; And programming the first bit of the data into the plurality of memory cells when the threshold voltage of the flag cell is lower than the confirmation voltage.

또한 멀티 비트의 데이터를 저장할 수 있는 다수의 메모리 셀을 포함하는 비휘발성 메모리의 동작방법에 있어서, 본 발명에 따른 비휘발성 메모리의 동작방법은, 데이터의 제1비트가 상기 다수의 메모리 셀에 프로그램된 경우 프로그램되는 플래그 셀의 문턱전압 및 상기 다수의 메모리 셀의 문턱전압이 제1확인전압보다 높은 제2확인전압보다 높은지 낮은지를 확인하는 단계; 및 상기 플래그 셀의 문턱전압이 상기 제2확인전압보다 높은 경우 상기 다수의 메모리 셀의 문턱전압이 상기 제1확인전압보다 높은지 낮은지 및 상기 다수의 메모리 셀의 문턱전압이 상기 제2확인전압보다 높은 제3확인전압보다 높은지 낮은지를 확인하는 단계를 포함할 수 있다.
In addition, in a method of operating a nonvolatile memory including a plurality of memory cells capable of storing multi-bit data, in the method of operating a nonvolatile memory according to the present invention, a first bit of data is programmed into the plurality of memory cells. Determining whether the threshold voltage of the flag cell to be programmed and the threshold voltages of the plurality of memory cells are higher or lower than a second confirmation voltage higher than a first confirmation voltage; And when the threshold voltage of the flag cell is higher than the second confirmation voltage, whether the threshold voltages of the plurality of memory cells are higher or lower than the first confirmation voltage, and the threshold voltages of the plurality of memory cells are higher than the second confirmation voltage. The method may include checking whether the voltage is higher or lower than the high third confirmation voltage.

본 발명은 플래그 셀의 문턱전압을 확인하기 위한 확인전압의 레벨을 높임으로써 플래그 데이터의 논리값이 잘못 결정될 가능성을 줄였다. 결과적으로 비휘발성 메모리가 오동작할 가능성을 줄였다.
The present invention reduces the possibility that the logic value of the flag data is incorrectly determined by increasing the level of the confirmation voltage for confirming the threshold voltage of the flag cell. As a result, the possibility of nonvolatile memory malfunctioning is reduced.

도 1은 프로그램된 데이터의 값에 따른 MLC의 문턱전압의 분포를 나타낸 도면,
도 2는 본 발명의 일실시예에 따른 비휘발성 메모리의 동작방법을 나타낸 순서도,
도 3은 본 발명의 다른 일실시예에 따른 비휘발성 메모리의 동작방법을 나타낸 순서도.1 is a diagram illustrating a distribution of threshold voltages of an MLC according to values of programmed data;
2 is a flowchart illustrating a method of operating a nonvolatile memory according to an embodiment of the present invention;
3 is a flowchart illustrating a method of operating a nonvolatile memory according to another embodiment of the present invention.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 2는 본 발명의 일실시예에 따른 비휘발성 메모리의 동작방법을 나타낸 순서도이다. 도 2의 비휘발성 메모리의 동작방법은 멀티 비트의 데이터를 저장하는 메모리 셀(상술한 MLC에 해당함)에 MSB 데이터를 프로그램(저장과 동일한 의미임)하는 프로그램 동작에 관한 것이다.2 is a flowchart illustrating a method of operating a nonvolatile memory according to an embodiment of the present invention. The method of operating the nonvolatile memory of FIG. 2 relates to a program operation of programming (meaning the same as storing) MSB data in a memory cell (corresponding to MLC described above) that stores multi-bit data.

도 2에 도시된 바와 같이, 멀티 비트의 데이터를 저장할 수 있는 다수의 메모리 셀을 포함하고, 다수의 메모리 셀의 문턱전압은 제1 내지 제4전압분포(121 내지 124) 중 하나의 전압분포에 포함되는 비휘발성 메모리의 동작방법에 있어서, 비휘발성 메모리의 동작방법은, 데이터의 제1비트가 다수의 메모리 셀에 프로그램되면 프로그램되는 플래그 셀의 문턱전압이 제2전압분포(122)와 제3전압분포(123) 사이의 확인전압(R1)보다 높은지 낮은지를 확인하는 단계(S201) 및 플래그 셀의 문턱전압이 확인전압(R1)보다 낮은 경우 다수의 메모리 셀에 데이터의 제1비트를 프로그램하는 단계를 포함한다.As shown in FIG. 2, a plurality of memory cells capable of storing multi-bit data may be included, and threshold voltages of the plurality of memory cells may be included in one of the first to fourth voltage distributions 121 to 124. In the operating method of the nonvolatile memory included, the operating method of the nonvolatile memory includes a threshold voltage of a flag cell to be programmed when a first bit of data is programmed into a plurality of memory cells. Checking whether the voltage is higher than or lower than the confirmation voltage R1 between the voltage distributions 123 and programming the first bit of data into a plurality of memory cells when the threshold voltage of the flag cell is lower than the confirmation voltage R1. Steps.

이하에서 메모리 셀에 저장되는 데이터는 2비트이며, 데이터의 제1비트는 데이터의 상위 비트이고, 데이터의 제2비트는 데이터의 하위 비트이다. 데이터의 상위 비트는 MSB 데이터에 대응하고, 데이터의 하위 비트는 LSB 데이터에 대응한다.Hereinafter, data stored in a memory cell is two bits, a first bit of data is an upper bit of data, and a second bit of data is a lower bit of data. The upper bits of the data correspond to the MSB data, and the lower bits of the data correspond to the LSB data.

이하 도 1 및 도 2를 참조하여 비휘발성 메모리의 동작방법에 대해 설명한다. 도 1에 도시된 바와 같이 제1 내지 4분포(121 내지 124)의 순서대로 점점 전압레벨이 높아진다.Hereinafter, a method of operating a nonvolatile memory will be described with reference to FIGS. 1 and 2. As shown in FIG. 1, the voltage levels gradually increase in the order of the first to fourth distributions 121 to 124.

상술한 바와 같이 다수의 메모리 셀에 2비트의 데이터를 프로그램하는 경우 먼저 LSB 데이터를 프로그램하고, 다음으로 MSB 데이터를 프로그램해야한다. MSB 데이터를 먼저 프로그램할 수는 없다. 따라서 MSB 데이터에 대응하는 데이터의 제1비트를 프로그램하기 위해서는 LSB 데이터에 대응하는 데이터의 제2비트가 프로그램 완료되어야 한다. 따라서 이하에서는 다수의 메모리 셀에 데이터의 제2비트가 프로그램 완료된 것으로 가정하고 설명한다. 참고로 LSB 데이터를 프로그램하는 동작과 MSB 데이터를 프로그램하는 동작이 연속적으로 이루어질 필요는 없다. 또한 일반적으로 MSB 데이터와 LSB 데이터는 서로 독립적인 데이터이다.As described above, when two bits of data are programmed into a plurality of memory cells, LSB data must be programmed first and then MSB data must be programmed. MSB data cannot be programmed first. Therefore, in order to program the first bit of data corresponding to the MSB data, the second bit of data corresponding to the LSB data must be programmed. Therefore, hereinafter, it is assumed that the second bit of data is programmed in a plurality of memory cells. For reference, the operation of programming the LSB data and the operation of programming the MSB data need not be performed continuously. In general, MSB data and LSB data are independent data.

프로그램 동작이 시작되면 제2분포(122)와 제3분포(123) 사이의 전압레벨을 가지는 확인전압(R1)을 이용하여 플래그 셀의 문턱전압이 확인전압(R1)보다 높은지 낮은지를 확인한다(이하 '확인단계'(S201)라 함). 비휘발성 메모리의 메모리 셀은 프로그램이 완료된 후 메모리 셀에 프로그램 펄스를 인가게 되면 오버 프로그램(over program)(메모리 셀의 문턱전압이 의도한 것보다 높아지는 것)되어 오류가 발생할 수 있다. 따라서 다수의 메모리 셀이 오버 프로그램되는 것을 막기 위해 다수의 메모리 셀에 데이터의 제1비트가 프로그램되었는지 여부를 확인한다. 다수의 메모리 셀에 데이터의 제1비트가 프로그램되었는지 여부를 확인하는 방법은 다음과 같다.When the program operation starts, it is checked whether the threshold voltage of the flag cell is higher or lower than the confirmation voltage R1 by using the confirmation voltage R1 having a voltage level between the second distribution 122 and the third distribution 123 ( Hereinafter referred to as 'confirmation step' (S201)). When a program pulse is applied to a memory cell after the program is completed, the memory cell of the nonvolatile memory may cause an over program (a threshold voltage of the memory cell higher than intended) and cause an error. Accordingly, to prevent overprogramming of the plurality of memory cells, it is determined whether the first bit of data is programmed in the plurality of memory cells. A method of checking whether a first bit of data is programmed in a plurality of memory cells is as follows.

상술한 바와 같이 데이터의 제1비트가 프로그램된 다수의 메모리 셀에 대응되는 플래그 셀의 문턱전압은 제3분포(123)를 가지도록 프로그램된다. 또한 데이터의 제1비트가 프로그램되지 않는 다수의 메모리 셀에 대응되는 플래그 셀의 문턱전압은 제1분포(121)를 나타낸다. 즉 다수의 메모리 셀에 데이터의 제1비트가 프로그램된 경우 다수의 메모리 셀에 대응되는 플래그 셀의 문턱전압은 확인전압(R1)보다 높고, 다수의 메모리 셀에 데이터의 제1비트가 프로그램되지 않은 경우 다수의 메모리 셀에 대응되는 플래그 셀의 문턱전압은 확인전압(R1)보다 낮다. 따라서 플래그 셀의 문턱전압이 확인전압(R1)보다 높은지 낮은지를 확인하면 다수의 메모리 셀에 데이터의 제1비트가 프로그램되었는지 여부를 확인할 수 있다.As described above, the threshold voltage of the flag cell corresponding to the plurality of memory cells in which the first bit of data is programmed is programmed to have the third distribution 123. In addition, a threshold voltage of a flag cell corresponding to a plurality of memory cells in which the first bit of data is not programmed represents the first distribution 121. That is, when the first bit of data is programmed in the plurality of memory cells, the threshold voltage of the flag cell corresponding to the plurality of memory cells is higher than the confirmation voltage R1, and the first bit of data is not programmed in the plurality of memory cells. In this case, the threshold voltages of the flag cells corresponding to the plurality of memory cells are lower than the confirmation voltage R1. Therefore, if the threshold voltage of the flag cell is higher or lower than the confirmation voltage R1, it may be determined whether the first bit of data is programmed in the plurality of memory cells.

'확인단계'(S201)에서 플래그 셀의 문턱전압의 전압레벨을 확인한 결과, 플래그 셀의 문턱전압이 확인전압(R1)보다 높으면 다수의 메모리 셀에 데이터의 제1비트가 프로그램된 것이므로 프로그램 동작이 완료(도 2의 종료)된다. 상술한 바와 같이 중복하여 프로그램 펄스를 인가함으로써 생기는 오버 프로그램을 방지하기 위함이다.As a result of checking the voltage level of the threshold voltage of the flag cell in the 'confirmation step' (S201), if the threshold voltage of the flag cell is higher than the confirmation voltage R1, the first bit of data is programmed in the plurality of memory cells, and thus the program operation is performed. It is completed (end of FIG. 2). This is to prevent the over program caused by applying the program pulse in duplicate as described above.

'확인단계'(S201)에서 플래그 셀의 문턱전압의 전압레벨을 확인한 결과, 플래그 셀의 문턱전압이 확인전압(R1)보다 낮으면 다수의 메모리 셀에 데이터의 제1비트가 프로그램되지 않은 것이므로 다수의 메모리 셀에 데이터의 제1비트를 프로그램한다(이하 '프로그램 단계'(S202)라 함). '프로그램 단계'(S202)가 완료되면 다수의 메모리 셀들의 문턱전압은 다수의 메모리 셀에 저장된 데이터의 값에 따라서 제1 내지 4분포(121 내지 124) 중 하나의 분포에 속하게 된다.As a result of checking the voltage level of the threshold voltage of the flag cell in the 'confirmation step' (S201), if the threshold voltage of the flag cell is lower than the confirmation voltage R1, the first bit of data is not programmed in the plurality of memory cells. The first bit of data is programmed into the memory cell (hereinafter referred to as a 'program step' (S202)). When the 'program step' S202 is completed, the threshold voltages of the plurality of memory cells belong to one of the first to fourth distributions 121 to 124 according to values of data stored in the plurality of memory cells.

메모리 셀에 데이터의 제1비트(MSB 데이터)를 프로그램하는 동작(데이터의 제1비트를 프로그램하기 위한 프로그램 펄스를 인가하는 과정)은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 잘 알고 있는 부분에 해당하므로 더 이상의 상세한 설명은 생략한다.The operation of programming a first bit of data (MSB data) into a memory cell (a process of applying a program pulse for programming the first bit of data) is well known to those of ordinary skill in the art. The detailed description thereof will be omitted since it corresponds to the portion thereof.

플래그 셀의 문턱전압은 다수의 메모리 셀에 데이터의 제1비트가 프로그램되었는지 여부에 따라 제1분포(121) 또는 제3분포(123) 중 하나의 분포에 포함된다. 따라서 본 발명에 따른 비휘발성 메모리의 동작방법과 같이 확인전압(R1)의 레벨로도 플래그 데이터를 독출할 수 있다. 종래의 RO레벨의 전압보다 높은 확인전압(R1)을 이용하는 경우 다수의 메모리 셀에 데이터의 제1비트가 프로그램되지 않았음에도 주변의 영향을 받아 문턱전압이 제1분포(121)에서 벗어난 플래그 셀에 저장된 플래그 데이터의 논리값도 정확하게 독출할 수 있다는 장점이 있다. 플래그 셀의 문턱전압이 제1분포(121)에서 벗어났다고 하더라도 확인전압(R1)보다 낮은 레벨을 가지면 독출된 플래그 데이터는 여전히 플래그 셀에 대응되는 다수의 메모리 셀에 데이터의 제1비트가 프로그램되지 않았음을 나타내기 때문이다. 이는 메이저리티 체크를 이용하는 경우에도 마찬가지이다. 각각의 플래그 셀이 오류가 날 가능성이 줄어들므로 메이저리티 체크의 결과에도 오류가 발생할 가능성이 많이 줄어들게 된다.
The threshold voltage of the flag cell is included in one distribution of the first distribution 121 or the third distribution 123 depending on whether the first bit of data is programmed in the plurality of memory cells. Therefore, the flag data can be read at the level of the confirmation voltage R1 as in the method of operating the nonvolatile memory according to the present invention. In the case of using the confirmation voltage R1 higher than the voltage of the conventional RO level, even though the first bit of data is not programmed in the plurality of memory cells, the threshold voltage is applied to the flag cell deviating from the first distribution 121 due to the surrounding influence. The logical value of the stored flag data can also be read accurately. Even if the threshold voltage of the flag cell is out of the first distribution 121, if the level of the flag cell has a lower level than the confirmation voltage R1, the read flag data is still not programmed in the plurality of memory cells corresponding to the flag cell. Because it represents a sound. The same applies to the case of using the majority check. Since each flag cell is less likely to fail, the likelihood of an error occurring in the majority check is greatly reduced.

도 3은 본 발명의 다른 일실시예에 따른 비휘발성 메모리의 동작방법을 나타낸 순서도이다. 도 2의 비휘발성 메모리의 동작방법은 멀티 비트의 데이터를 저장하는 메모리 셀(상술한 MLC에 해당함)에 저장된 데이터 중 MSB 데이터를 독출하는 동작에 관한 것이다.3 is a flowchart illustrating a method of operating a nonvolatile memory according to another exemplary embodiment of the present invention. The method of operating the nonvolatile memory of FIG. 2 relates to an operation of reading MSB data among data stored in a memory cell (corresponding to MLC described above) that stores multi-bit data.

도 3에 도시된 바와 같이, 멀티 비트의 데이터를 저장할 수 있는 다수의 메모리 셀을 포함하는 비휘발성 메모리의 동작방법에 있어서, 비휘발성 메모리의 동작방법은 데이터의 제1비트가 다수의 메모리 셀에 프로그램된 경우 프로그램되는 플래그 셀의 문턱전압 및 다수의 메모리 셀의 문턱전압이 제1확인전압(R0)보다 높은 제2확인전압(R1)보다 높은지 낮은지를 확인하는 단계(S301) 및 플래그 셀의 문턱전압이 제2확인전압(R1)보다 높은 경우 다수의 메모리 셀의 문턱전압이 제1확인전압(R0)보다 높은지 낮은지 및 다수의 메모리 셀의 문턱전압이 제2확인전압(R1)보다 높은 제3확인전압(R2)보다 높은지 낮은지를 확인하는 단계를 포함한다.As shown in FIG. 3, in a method of operating a nonvolatile memory including a plurality of memory cells capable of storing multiple bits of data, the method of operating a nonvolatile memory includes a method in which a first bit of data is stored in a plurality of memory cells. Step S301 of checking whether the threshold voltage of the programmed flag cell and the threshold voltages of the plurality of memory cells is higher or lower than the second confirmation voltage R1 higher than the first confirmation voltage R0 when programmed, and the threshold of the flag cell When the voltage is higher than the second confirmation voltage R1, the threshold voltages of the plurality of memory cells are higher or lower than the first confirmation voltage R0, and the threshold voltages of the plurality of memory cells are higher than the second confirmation voltage R1. And checking whether it is higher or lower than the third confirmation voltage R2.

이하에서 메모리 셀에 저장되는 데이터는 2비트이며, 데이터의 제1비트는 데이터의 상위 비트이고, 데이터의 제2비트는 데이터의 하위 비트이다. 데이터의 상위 비트는 MSB 데이터에 대응하고, 데이터의 하위 비트는 LSB 데이터에 대응한다.Hereinafter, data stored in a memory cell is two bits, a first bit of data is an upper bit of data, and a second bit of data is a lower bit of data. The upper bits of the data correspond to the MSB data, and the lower bits of the data correspond to the LSB data.

이하 도 1 및 도 2를 참조하여 비휘발성 메모리의 동작방법에 대해 설명한다. 도 1에 도시된 바와 같이 제1 내지 4분포(121 내지 124)의 순서대로 점점 전압레벨이 높아진다. 플래그 셀에 관한 설명은 도 2의 설명에서 상술한 바와 동일하므로 생략한다.Hereinafter, a method of operating a nonvolatile memory will be described with reference to FIGS. 1 and 2. As shown in FIG. 1, the voltage levels gradually increase in the order of the first to fourth distributions 121 to 124. Description of the flag cell is the same as described above in the description of FIG.

다수의 메모리 셀의 문턱전압은 데이터의 제1비트가 프로그램된 경우 점점 전압레벨이 높아지는 제1 내지 4전압분포(121 내지 124) 중 하나의 전압분포에 포함된다. 제1확인전압(RO)은 제1전압분포(121)와 제2전압분포(122)의 사이의 전압레벨을 가진다. 제2확인전압(R1)은 제2전압분포(122)와 제3전압분포(123)의 사이의 전압레벨을 가진다. 제3확인전압(R2)은 제3전압분포(123)와 제4전압분포(124)의 사이의 전압레벨을 가진다.Threshold voltages of a plurality of memory cells are included in one of the first to fourth voltage distributions 121 to 124 where the voltage level gradually increases when the first bit of data is programmed. The first confirmation voltage RO has a voltage level between the first voltage distribution 121 and the second voltage distribution 122. The second confirmation voltage R1 has a voltage level between the second voltage distribution 122 and the third voltage distribution 123. The third confirmation voltage R2 has a voltage level between the third voltage distribution 123 and the fourth voltage distribution 124.

독출 동작이 시작되면 제2확인전압(R1)을 이용하여 플래그 셀의 문턱전압 및 다수의 메모리 셀의 문턱전압이 제2확인전압(R1)보다 높은지 낮은지를 확인한다(이하 '제1확인 단계'(S301)라 함). 다수의 메모리 셀 중 문턱전압이 제2확인전압(R1)보다 높은 메모리 셀들은 제3, 4분포(123, 124) 중 하나의 분포에 포함된 것이고, 다수의 메모리 셀 중 문턱전압이 제2확인전압(R1)보다 낮은 메모리 셀들은 제1, 2분포(121, 122) 중 하나의 분포에 포함된 것이다.When the read operation is started, the second check voltage R1 is used to determine whether the threshold voltage of the flag cell and the threshold voltages of the plurality of memory cells are higher or lower than the second check voltage R1 (hereinafter, referred to as 'first check step'). (S301)). Memory cells having a threshold voltage higher than the second confirmation voltage R1 among the plurality of memory cells are included in the distribution of one of the third and fourth distributions 123 and 124, and the threshold voltage of the plurality of memory cells is determined as the second. Memory cells lower than the voltage R1 are included in one of the first and second distributions 121 and 122.

'제1확인 단계'(S301)에서 플래그 셀의 문턱전압을 확인한 결과 플래그 셀의 문턱전압이 제2확인전압(R1)보다 낮으면 다수의 메모리 셀에는 데이터의 제1비트가 프로그램되지 않은 것이거나 데이터의 제1비트가 제대로 프로그램되지 않은 것이다. 데이터의 제1비트를 프로그램하지 않은 경우 데이터의 제1비트(MSB 데이터)를 '1'(이레이즈 값, 보통 프로그램되지 않았음을 나타냄)로 간주하는 것이 일반적이므로 플래그 셀의 문턱전압이 제2확인전압(R1)보다 낮으면 다수의 메모리 셀에 저장된 데이터의 제1비트를 '1'(이레이즈 값)으로 결정한다(S303).If the threshold voltage of the flag cell is lower than the second check voltage R1 as a result of checking the threshold voltage of the flag cell in the first checking step S301, the first bit of data is not programmed in the plurality of memory cells. The first bit of data is not programmed correctly. If the first bit of data is not programmed, it is common to regard the first bit of data (MSB data) as '1' (an erase value, indicating that it is not programmed normally), so the threshold voltage of the flag cell is second. If it is lower than the confirmation voltage R1, the first bit of data stored in the plurality of memory cells is determined as '1' (an erase value) (S303).

'제2확인전압 확인 단계'(S301)에서 플래그 셀의 문턱전압을 확인한 결과 플래그 셀의 문턱전압이 제2확인전압(R1)보다 높으면 다수의 메모리 셀에 저장된 데이터의 제1비트의 값을 알기 위해서는 다수의 메모리 셀의 문턱전압이 제1 내지 4분포(121 내지 124) 중 어떤 분포에 포함되는지 확인해야 한다. 이를 위해 다수의 메모리 셀의 문턱전압이 제1확인전압(RO)보다 높은지 낮은지 및 다수의 메모리 셀의 문턱전압이 제3확인전압(R2)보다 높은지 낮은지 확인한다(이하 '제2확인 단계'(S302)라 함). '제1확인 단계'(S301)에서 이미 다수의 메모리 셀의 문턱전압이 제2확인전압(R1)보다 높은지 낮은지 확인했으므로 '제2확인 단계(S302)만 거치면 다수의 메모리 셀의 문턱전압이 제1 내지 4분포(121 내지 124) 중 어떤 분포에 포함되는지 알 수 있다.When the threshold voltage of the flag cell is higher than the second check voltage R1 as a result of confirming the threshold voltage of the flag cell in the 'second confirmation voltage checking step' (S301), the value of the first bit of data stored in the plurality of memory cells is known. In order to determine whether the threshold voltages of the plurality of memory cells are included in the distribution of the first to fourth distributions 121 to 124. To this end, it is checked whether the threshold voltages of the plurality of memory cells are higher or lower than the first confirmation voltage RO and whether the threshold voltages of the plurality of memory cells are higher or lower than the third confirmation voltage R2 (hereinafter, referred to as 'second confirmation step'). (S302). Since the threshold voltages of the plurality of memory cells are already higher or lower than the second identification voltage R1 in the first verification step S301, the threshold voltages of the plurality of memory cells are increased only after the second verification step S302. It can be seen from which distribution among the first to fourth distributions 121 to 124.

예를 들어 메모리 셀의 문턱전압이 제1확인전압(R0)보다 낮은 경우 메모리 셀의 문턱전압은 제1분포(121)에 속하며 메모리 셀에 저장된 데이터의 제1비트의 값은 '1'이 된다. 메모리 셀의 문턱전압이 제1확인전압(R0)보다 높고 제2확인전압(R1)보다 낮은 경우 메모리 셀의 문턱전압은 제2분포(122)에 속하며 메모리 셀에 저장된 데이터의 제1비트의 값은 '0'이 된다. 메모리 셀의 문턱전압이 제2확인전압(R1)보다 높고 제3확인전압(R2)보다 낮은 경우 메모리 셀의 문턱전압은 제3분포(123)에 속하며 메모리 셀에 저장된 데이터의 제1비트의 값은 '1'이 된다. 메모리 셀의 문턱전압이 제3확인전압(R2)보다 높은 경우 메모리 셀의 문턱전압은 제4분포(124)에 속하며 메모리 셀에 저장된 데이터의 제1비트의 값은 '0'이 된다. 메모리 셀의 문턱전압이 속한 분포에 따라 위와 같은 값이 데이터의 제1비트의 값으로 독출된다.
For example, when the threshold voltage of the memory cell is lower than the first confirmation voltage R0, the threshold voltage of the memory cell belongs to the first distribution 121 and the value of the first bit of data stored in the memory cell is '1'. . When the threshold voltage of the memory cell is higher than the first confirmation voltage R0 and lower than the second confirmation voltage R1, the threshold voltage of the memory cell belongs to the second distribution 122 and the value of the first bit of data stored in the memory cell. Becomes '0'. When the threshold voltage of the memory cell is higher than the second confirmation voltage R1 and lower than the third confirmation voltage R2, the threshold voltage of the memory cell belongs to the third distribution 123 and the value of the first bit of data stored in the memory cell. Becomes '1'. When the threshold voltage of the memory cell is higher than the third identification voltage R2, the threshold voltage of the memory cell belongs to the fourth distribution 124 and the value of the first bit of data stored in the memory cell is '0'. The above value is read as the value of the first bit of data according to the distribution of the threshold voltage of the memory cell.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

Claims (11)

멀티 비트의 데이터를 저장할 수 있는 다수의 메모리 셀을 포함하고, 상기 다수의 메모리 셀의 문턱전압은 제1 내지 제4전압분포 중 하나의 전압분포에 포함되는 비휘발성 메모리의 동작방법에 있어서,
데이터의 제1비트가 상기 다수의 메모리 셀에 프로그램되면 프로그램되는 플래그 셀의 문턱전압이 상기 제2전압분포와 상기 제3전압분포 사이의 확인전압보다 높은지 낮은지를 확인하는 단계; 및
상기 플래그 셀의 문턱전압이 상기 확인전압보다 낮은 경우 상기 다수의 메모리 셀에 상기 데이터의 제1비트를 프로그램하는 단계
를 포함하는 비휘발성 메모리의 동작방법.
In the method of operating a non-volatile memory including a plurality of memory cells capable of storing multi-bit data, the threshold voltage of the plurality of memory cells is included in one voltage distribution of the first to fourth voltage distribution,
Checking whether a threshold voltage of a flag cell to be programmed is higher or lower than a confirmation voltage between the second voltage distribution and the third voltage distribution when a first bit of data is programmed into the plurality of memory cells; And
Programming the first bit of the data into the plurality of memory cells when the threshold voltage of the flag cell is lower than the confirmation voltage
Method of operating a nonvolatile memory comprising a.
제 1항에 있어서,
상기 플래그 셀은,
프로그램된 경우 문턱전압이 상기 확인전압보다 높고, 프로그램되지 않은 경우 문턱전압이 상기 확인전압보다 낮은 비휘발성 메모리의 동작방법.
The method of claim 1,
The flag cell,
A method of operating a nonvolatile memory when the threshold voltage is higher than the confirmation voltage when programmed and the threshold voltage is lower than the confirmation voltage when not programmed.
제 1항에 있어서,
데이터는 2비트이며, 상기 데이터의 제1비트는 데이터의 상위 비트이고, 데이터의 제2비트는 데이터의 하위 비트인 비휘발성 메모리의 동작방법.
The method of claim 1,
Data is two bits, the first bit of the data is the upper bit of the data, the second bit of the data is the lower bit of the data operating method.
제 3항에 있어서,
상기 플래그 셀의 문턱전압이 상기 확인전압보다 높은 경우 상기 다수의 메모리 셀에 상기 데이터의 제1비트를 프로그램하는 동작이 완료되는 비휘발성 메모리의 동작방법.
The method of claim 3, wherein
And if the threshold voltage of the flag cell is higher than the confirmation voltage, programming the first bit of the data into the plurality of memory cells is completed.
제 1항에 있어서,
상기 문턱전압의 전압분포는,
상기 제1 내지 제4전압분포의 순서대로 전압레벨이 높아지는 비휘발성 메모리의 동작방법.
The method of claim 1,
The voltage distribution of the threshold voltage is
And a voltage level of the first to fourth voltage distributions is increased.
멀티 비트의 데이터를 저장할 수 있는 다수의 메모리 셀을 포함하는 비휘발성 메모리의 동작방법에 있어서,
데이터의 제1비트가 상기 다수의 메모리 셀에 프로그램된 경우 프로그램되는 플래그 셀의 문턱전압 및 상기 다수의 메모리 셀의 문턱전압이 제1확인전압보다 높은 제2확인전압보다 높은지 낮은지를 확인하는 단계; 및
상기 플래그 셀의 문턱전압이 상기 제2확인전압보다 높은 경우 상기 다수의 메모리 셀의 문턱전압이 상기 제1확인전압보다 높은지 낮은지 및 상기 다수의 메모리 셀의 문턱전압이 상기 제2확인전압보다 높은 제3확인전압보다 높은지 낮은지를 확인하는 단계
를 포함하는 비휘발성 메모리의 동작 방법.
A method of operating a nonvolatile memory including a plurality of memory cells capable of storing multi-bit data,
Determining whether a threshold voltage of a flag cell to be programmed and a threshold voltage of the plurality of memory cells is higher or lower than a second confirmation voltage higher than a first confirmation voltage when a first bit of data is programmed into the plurality of memory cells; And
When the threshold voltage of the flag cell is higher than the second confirmation voltage, whether the threshold voltages of the plurality of memory cells are higher or lower than the first confirmation voltage and the threshold voltages of the plurality of memory cells are higher than the second confirmation voltage. Checking whether the voltage is higher or lower than the third confirmation voltage
Method of operating a nonvolatile memory comprising a.
제 6항에 있어서,
상기 플래그 셀의 문턱전압이 상기 제2확인전압보다 높은 경우,
상기 다수의 메모리 셀의 문턱전압이 상기 제1확인전압보다 높은지 낮은지를 확인한 결과, 상기 다수의 메모리 셀의 문턱전압이 상기 제2확인전압보다 높은지 낮은지를 확인한 결과 및 상기 다수의 메모리 셀의 문턱전압이 상기 제3확인전압보다 높은지 낮은지를 확인한 결과에 따라 결정되는 상기 다수의 메모리 셀에 저장된 상기 데이터의 제1비트의 값을 독출하는 비휘발성 메모리의 동작방법.
The method according to claim 6,
When the threshold voltage of the flag cell is higher than the second confirmation voltage,
As a result of checking whether the threshold voltages of the plurality of memory cells are higher or lower than the first confirmation voltage, as a result of checking whether the threshold voltages of the plurality of memory cells are higher or lower than the second confirmation voltage and the threshold voltages of the plurality of memory cells And a method of reading a value of a first bit of the data stored in the plurality of memory cells determined according to a result of checking whether the value is higher or lower than the third confirmation voltage.
제 6항에 있어서,
상기 플래그 셀은,
프로그램된 경우 문턱전압이 상기 제2확인전압보다 높고, 프로그램되지 않은 경우 문턱전압이 상기 제2확인전압보다 낮은 비휘발성 메모리의 동작방법.
The method according to claim 6,
The flag cell,
The threshold voltage is higher than the second confirmation voltage when programmed, and the threshold voltage is lower than the second confirmation voltage when not programmed.
제 6항에 있어서,
데이터는 2비트이며, 상기 데이터의 제1비트는 데이터의 상위 비트이고, 데이터의 제2비트는 데이터의 하위 비트인 비휘발성 메모리의 동작방법.
The method according to claim 6,
Data is two bits, the first bit of the data is the upper bit of the data, the second bit of the data is the lower bit of the data operating method.
제 9항에 있어서,
상기 플래그 셀의 문턱전압이 상기 제2확인전압보다 낮은 경우 상기 데이터의 제1비트의 값을 이레이즈 값으로 결정하는 비휘발성 메모리의 동작방법.
The method of claim 9,
And determining the value of the first bit of the data as an erase value when the threshold voltage of the flag cell is lower than the second confirmation voltage.
제 6항에 있어서,
상기 다수의 메모리 셀의 문턱전압은,
상기 다수의 메모리 셀에 상기 데이터의 제1비트가 프로그램된 경우 점점 전압레벨이 높아지는 제1 내지 4전압분포 중 하나의 전압분포에 포함되고, 상기 제1확인전압은 상기 제1전압분포와 상기 제2전압분포의 사이에 있고, 상기 제2확인전압은 상기 제2전압분포와 상기 제3전압분포의 사이에 있고, 상기 제3확인전압은 상기 제3전압분포와 상기 제4전압분포의 사이에 있는 비휘발성 메모리의 동작방법.The method according to claim 6,
Threshold voltages of the plurality of memory cells,
When the first bit of the data is programmed in the plurality of memory cells, the voltage level is included in one of the first to fourth voltage distributions, the voltage level of which is gradually increased. The second confirmation voltage is between the second voltage distribution and the third voltage distribution, and the third confirmation voltage is between the third voltage distribution and the fourth voltage distribution. Operating method of nonvolatile memory.
KR1020110038504A 2011-04-25 2011-04-25 Operating method for non-volatile memory KR20120120752A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110038504A KR20120120752A (en) 2011-04-25 2011-04-25 Operating method for non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110038504A KR20120120752A (en) 2011-04-25 2011-04-25 Operating method for non-volatile memory

Publications (1)

Publication Number Publication Date
KR20120120752A true KR20120120752A (en) 2012-11-02

Family

ID=47507365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110038504A KR20120120752A (en) 2011-04-25 2011-04-25 Operating method for non-volatile memory

Country Status (1)

Country Link
KR (1) KR20120120752A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021331A (en) * 2018-01-08 2019-07-16 三星电子株式会社 Memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021331A (en) * 2018-01-08 2019-07-16 三星电子株式会社 Memory device

Similar Documents

Publication Publication Date Title
US11817155B2 (en) Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage
CN108122588B (en) Nonvolatile memory device and memory device including the same
US8887011B2 (en) Erased page confirmation in multilevel memory
JP4754486B2 (en) Technology to detect over-programmed memory
JP4680904B2 (en) Technology for detecting over-programmed memory cells after programming of adjacent memory cells
US7508704B2 (en) Non-volatile semiconductor storage system
KR101214285B1 (en) Memory system and operating method thereof
KR102192910B1 (en) Semiconductor device and memory system and operating method thereof
JP4912460B2 (en) Detecting individual size margin in nonvolatile memory read operation improvement and detection by compensation in selected state
US8503233B2 (en) Method of twice programming a non-volatile flash memory with a sequence
US7782667B2 (en) Method of operating a flash memory device
JP2013143155A (en) Nonvolatile semiconductor memory device and write-in method thereof
US9256525B2 (en) Semiconductor memory device including a flag for selectively controlling erasing and writing of confidential information area
JP2008047273A (en) Semiconductor storage device and its control method
US9384839B2 (en) Write sequence providing write abort protection
US11183250B2 (en) Memory controller, memory device and memory system having improved threshold voltage distribution characteristics and related operating methods
JP2009104729A (en) Nonvolatile semiconductor memory device
CN106898378B (en) Semiconductor memory device and programming method of nand flash memory
WO2014046887A1 (en) Block and page level bad bit line and bits screening method for non-volatile memory
TWI648743B (en) Semiconductor device and method of operating same
US9053011B2 (en) Selective protection of lower page data during upper page write
JP5784788B2 (en) Nonvolatile semiconductor memory device and writing method thereof
KR20120120731A (en) Data decision method and memory
US20110238889A1 (en) Semiconductor memory device from which data can be read at low power
CN109215716B (en) Method and device for improving reliability of NAND type floating gate memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application