KR20120119275A - 횡전계 방식 액정표시소자 - Google Patents

횡전계 방식 액정표시소자 Download PDF

Info

Publication number
KR20120119275A
KR20120119275A KR1020110037089A KR20110037089A KR20120119275A KR 20120119275 A KR20120119275 A KR 20120119275A KR 1020110037089 A KR1020110037089 A KR 1020110037089A KR 20110037089 A KR20110037089 A KR 20110037089A KR 20120119275 A KR20120119275 A KR 20120119275A
Authority
KR
South Korea
Prior art keywords
disposed
data line
block
liquid crystal
pixel
Prior art date
Application number
KR1020110037089A
Other languages
English (en)
Other versions
KR101847650B1 (ko
Inventor
박창배
박병현
송지원
김정환
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110037089A priority Critical patent/KR101847650B1/ko
Publication of KR20120119275A publication Critical patent/KR20120119275A/ko
Application granted granted Critical
Publication of KR101847650B1 publication Critical patent/KR101847650B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

본 발명은 제 1 기판상에 서로 교차하도록 배치되어 다수의 화소영역을 정의하는 게이트 배선과 데이터 배선; 상기 게이트 배선과 평행하도록 배치된 공통배선; 상기 게이트 배선과 데이터 배선과 연결되며, 상기 각 화소영역에 배치된 박막트랜지스터; 상기 공통배선과 전기적으로 연결되며, 상기 각 화소영역에 다수개로 분기되어 배치된 공통전극; 상기 박막트랜지스터와 전기적으로 연결되며, 상기 각 화소영역에 분기되며 상기 공통전극과 교대로 배치되어 다수개의 블록을 형성하는 화소전극; 및 상기 제 1 기판과 대향하는 제 2 기판 사이에 개재된 액정층;을 포함하며,
상기 데이터 배선과 가장 인접한 블록과 상기 화소영역 내에 배치된 다른 내부블록들은 서로 다른 폭을 가지도록 형성하여, 최대 투과효율을 얻을 수 있는 횡전계방식 액정표시소자를 제공한다

Description

횡전계 방식 액정표시소자{IN-PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY}
본 발명은 액정표시장치에 관한 것으로, 최대 투과 효율을 가질 수 있는 횡전계 방식 액정표시소자에 관한 것이다.
일반적으로 액정표시장치는 저소비 전력으로 구동될 뿐만 아니라 박형화의 가능으로 최근 디스플레이 산업분야에서 널리 이용되고 있다.
이와 같은 액정표시장치는 이격되어 마주하는 컬러필터 어레이 기판과 박막트랜지스터 어레이 기판, 두 기판 사이에 개재된 액정층을 구비한 액정표시소자를 포함할 수 있다.
액정표시소자는 액정의 성질과 패턴의 구조에 따라서 여러 가지 다양한 모드가 있다. 예를 들면, 액정표시소자의 모드는 TN 모드(Twisted Nematic Mode), 멀티도메인 모드(Multi-Domain Mode), OCB 모드(Optically Compensated Birefringence Mode), 횡전계방식(In-Plane Switching Mode) 및 VA 모드(Vertical Alignment)등일 수 있다.
이중 횡전계 방식 액정표시소자는 게이트 배선과 데이터 배선의 교차에 의해 정의된 다수의 화소를 포함하며, 각 화소에 서로 교대로 배치되어 블럭을 형성하는 공통전극과 화소전극을 포함할 수 있다. 여기서, 블럭은 각 화소에서 다수개로 형성될 수 있다.
이때, 데이터 배선은 화소 영역의 최외곽에 배치된 블럭, 즉 데이터 배선과 인접한 블럭에서 발생되는 전계에 영향을 주게 되어, VAC(view angle crosstalk)를 발생시킬 수 있다. 이를 개선하기 위해, 데이터 배선과 인접한 전극은 다른 전극에 비해 큰 폭을 가지도록 형성된다.
하지만, 데이터 배선과 인접한 전극의 폭을 증가시켜, VAC의 발생을 방지할 수 있었으나, 데이터 배선과 인접한 최외곽에 배치된 블럭은 다른 블럭에 비해 다른 세기의 전계가 형성되었다. 이로 인해, 데이터 배선과 인접한 최외곽 블럭과 화소영역내에 배치된 다른 내부 블럭은 서로 다른 V-T 곡선 거동을 가지게 되어, 모든 블럭에서 최대 투과효율을 갖는 전계를 형성하지 못하는 문제점이 발생하였다.
따라서, 본 발명은 횡전계방식 액정표시소자에서 발생될 수 있는 문제점을 해결하기 위하여 창안된 것으로서, 구체적으로 서로 다른 폭을 갖는 최외곽 블럭과 내부 블럭을 구비하여 모든 블럭에서 동일한 전계를 형성함으로써, 최대 투과효율을 가질 수 있는 횡전계방식 액정표시소자를 제공함에 그 목적이 있다.
본 발명에 따른 해결 수단의 횡전계방식 액정표시소자를 제공한다. 상기 횡전계방식 액정표시소자는 제 1 기판상에 서로 교차하도록 배치되어 다수의 화소영역을 정의하는 게이트 배선과 데이터 배선; 상기 게이트 배선과 평행하도록 배치된 공통배선; 상기 게이트 배선과 데이터 배선과 연결되며, 상기 각 화소영역에 배치된 박막트랜지스터; 상기 공통배선과 전기적으로 연결되며, 상기 각 화소영역에 다수개로 분기되어 배치된 공통전극; 상기 박막트랜지스터와 전기적으로 연결되며, 상기 각 화소영역에 분기되며 상기 공통전극과 교대로 배치되어 다수개의 블록을 형성하는 화소전극; 및 상기 제 1 기판과 대향하는 제 2 기판 사이에 개재된 액정층;을 포함하며,
상기 데이터 배선과 가장 인접한 블록과 상기 화소영역 내에 배치된 다른 내부블록들은 서로 다른 폭을 가질 수 있다.
여기서, 상기 공통전극은 상기 화소전극에 비해 상기 데이터 배선과 인접하도록 배치될 수 있다.
또한, 상기 데이터 배선과 가장 인접한 블록은 상기 화소영역 내에 배치된 다른 내부블록에 비해 큰 폭을 가질 수 있다.
또한, 상기 데이터 배선과 가장 인접한 블록은 상기 화소영역 내에 배치된 다른 내부블록에 비해 1.05 내지 1.5배로 큰 폭을 가질 수 있다.
또한, 상기 데이터 배선과 가장 인접하여 배치된 공통전극의 일부는 그 하부에 배치된 공통배선의 일부와 중첩되도록 형성될 수 있다.
또한, 상기 화소전극은 상기 공통전극에 비해 상기 데이터 배선과 인접하도록 배치될 수 있다.
또한, 상기 데이터 배선과 가장 인접한 불록은 상기 화소영역 내에 배치된 다른 내부블록에 비해 작은 폭을 가질 수 있다.
또한, 상기 화소영역 내에 배치된 다른 내부블록은 상기 데이터 배선과 가장 인접한 블록에 비해 1.05 내지 1.5배로 큰 폭을 가질 수 있다.
또한, 상기 데이터 배선과 가장 인접한 화소전극의 일부는 상기 화소전극 하부에 배치된 상기 공통배선의 일부와 중첩되어 형성된 캐패시터를 더 포함할 수 있다.
본 발명의 실시예에 따른 횡전계방식 액정표시소자는 서로 다른 폭을 갖는 최외곽 블럭과 내부 블럭을 구비하여 모든 블럭에서 동일한 전계를 형성함으로써, 최대 투과효율을 가질 수 있다.
또한, 본 발명의 실시예에 따른 횡전계방식 액정표시소자는 투과효율의 증대로 인해, 소비전력을 낮출 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시소자의 박막 트랜지스터 어레이 기판의 평면도이다.
도 2는 도 1에 도시된 I-I'선과 대응된 횡전계방식 액정표시소자의 단면도이다.
도 3은 도 1에 도시된 Ⅱ-Ⅱ'선과 대응된 횡전계방식 액정표시소자의 박막 트랜지스터 어레이 기판의 단면도이다.
도 4는 종래 액정표시소자의 V-T 곡선 거동을 보여주는 그래프이다.
도 5는 종래 액정표시소자의 전극 위치에 따른 투과율을 보여주는 그래프이다.
도 6은 본발명의 제 1 실시예에 따른 액정표시소자의 V-T 곡선 거동을 보여주는 그래프이다.
도 7은 본 발명의 제 1 실시예에 따른 액정표시소자의 전극 위치에 따른 투과율을 보여주는 그래프이다.
도 8은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시소자의 단면도이다.
본 발명의 실시예들은 액정표시소자의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다.
따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 횡전계방식 액정표시소자의 박막 트랜지스터 어레이 기판의 평면도이다.
도 2는 도 1에 도시된 I-I'선과 대응된 횡전계방식 액정표시소자의 단면도이다.
도 3은 도 1에 도시된 Ⅱ-Ⅱ'선과 대응된 횡전계방식 액정표시소자의 박막 트랜지스터 어레이 기판의 단면도이다.
도 1 내지 도 3을 참조하면, 횡전계방식 액정표시소자는 제 1 및 제 2 기판(100, 200)과 제 1 및 제 2 기판(100, 200)사이에 개재된 액정층(300)을 포함할 수 있다.
제 1 기판(100) 및 제 2 기판(200)은 이격 공간을 가지며 서로 마주하도록 합착되어 있다. 제 1 및 제 2 기판(100, 200)은 광을 투과할 수 있는 투명한 기판, 예를 들면 유리 기판 또는 플라스틱 기판으로 이루어질 수 있으며, 본 발명의 실시예에서 제 1 및 제 2 기판(100, 200)의 재질을 한정하는 것은 아니다.
액정층(300)은 제 1 및 제 2 기판(100, 200)의 이격 공간에 충진되어 있을 수 있다. 액정층(300)은 후술될 전극부에 의해 형성된 전계에 따라 액정표시소자를 투과하는 광 투과율이 조절되어 영상을 표시하게 된다.
신호 배선부는 제 1 기판(100)의 내측면에 배치되어 있다. 신호배선부는 서로 교차하도록 배치된 게이트 배선(101)과 데이터 배선(102)을 포함할 수 있다. 이때, 게이트 배선(101)과 데이터 배선(102) 사이에 게이트 절연막(110)이 개재되어, 게이트 배선(101)과 데이터 배선(102)은 서로 절연되어 있을 수 있다. 여기서, 게이트 배선(101)과 데이터 배선(102)의 교차로 인해 화소영역이 정의될 수 있다.
데이터 배선(102)은 반도체 패턴(122)과 동일한 마스크 공정을 이용하여 형성할 수 있다. 이에 따라, 데이터 배선(102) 하부에 더미 반도체 패턴이 더 배치될 수 있다.
이에 더하여, 신호 배선부는 공통배선(103)을 더 포함할 수 있다. 여기서, 공통배선(103)은 게이트 배선(101)과 평행하며 각 화소영역을 가로지르도록 배치될 수 있다. 이때, 각 화소영역의 양측에 데이터 배선(102)과 평행하도록 공통배선(103)으로부터 연장된 공통배선 연장부(103a)가 더 배치될 수 있다.
박막트랜지스터(120)는 각 화소영역에 배치되며 게이트 배선(101) 및 데이터 배선(102)과 전기적으로 연결되어 있다. 박막트랜지스터(120)는 제 1 기판(100)상에 배치된 게이트 전극(121), 게이트 전극(121)을 포함한 제 1 기판(100)상에 배치된 게이트 절연막(110), 게이트 전극(121)과 대응된 게이트 절연막(110) 상에 배치된 반도체 패턴(122), 반도체 패턴(122)의 채널 영역을 사이에 두고 반도체 패턴(122)상에 이격되어 배치된 소스 및 드레인 전극(123, 124)을 포함할 수 있다. 여기서, 반도체 패턴(122)은 비정질 실리콘으로 형성된 활성 패턴(122a)과 활성 패턴(122a)상에 배치되며 불순물이 주입된 비정질 실리콘으로 형성된 오믹콘택 패턴(122b)을 포함할 수 있다. 이때, 오믹콘택 패턴(122b)은 활성패턴(122a)과 소스 전극(123) 사이 및 활성패턴(122a)과 드레인 전극(124) 사이에 각각 개재될 수 있다.
박막트랜지스터(120)를 포함한 제 1 기판(100)상에 보호층(130)이 배치될 수 있다. 보호층(130)은 실리콘 질화막 또는 실리콘 산화막과 같은 무기 절연물질로 형성될 수 있다.
이에 더하여, 도면에는 도시되지 않았으나, 보호층(130)을 포함하는 제 1 기판(100) 상에 평탄층이 배치될 수 있다. 여기서, 평탄층은 보호층(130) 보다 낮은 유전율을 갖는 유기 절연물질로 형성될 수 있다. 예를 들면, 유기 절연물질은 포토 아크릴계 수지 및 벤조사이클로 부텐(BCB) 수지등일 수 있다. 이때, 제 1 기판(100) 상에 저유전율을 갖는 유기 절연물질로 형성된 평탄층을 구비함에 따라, 전극부와 신호배선부사이 또는 신호배선부들 사이의 커플링 발생을 최소화할 수 있으므로, 전극부와 신호배선부 또는 신호배선부들을 중첩되도록 형성할 수 있다. 이에 따라, 액정표시장치의 비투과 영역을 줄일 수 있어, 결국 액정표시장치의 개구율을 향상시킬 수 있다.
전극부는 각 화소영역에서 서로 교대로 어긋나게 배치되어 다수의 블럭(B1, B2)을 형성하는 공통전극(150)과 화소전극(140)을 포함할 수 있다.
공통전극(150)은 각 화소영역에서 다수개로 분기되어 있을 수 있다. 여기서, 데이터 배선(102)과 인접한 공통전극(150)은 공통배선 연장부(103a)와 전기적으로 연결될 수 있다. 즉, 공통전극(150)은 공통배선 연장부(103a)를 통해 공통배선(103)과 전기적으로 연결될 수 있다. 여기서, 화소영역의 최외곽에 배치된 공통전극(150)은 데이터 배선(102)과 가장 인접하여 배치될 수 있다. 이때, 공통배선 연장부(103a)와 화소영역의 최외곽에 배치된 공통전극(150)은 일부 중첩되도록 형성되어, 화소영역의 최외곽에 배치된 공통전극(150)과 데이터 배선(102) 사이의 이격 공간에서 광이 누설되는 것을 줄일 수 있다.
또한, 데이터 배선(102)에 의한 전계 형성에 미치는 영향을 줄이기 위해, 데이터 배선(102)과 인접한 공통전극(150)은 화소영역에 형성된 다른 공통전극(150)에 비해 큰 폭을 가진다.
화소전극(140)은 박막트랜지스터(120)의 드레인 전극(124)과 전기적으로 연결되어 있을 수 있다. 여기서, 화소전극(140)은 각 화소영역에서 다수개로 분기되어 있을 수 있다. 이때, 화소전극(140)은 공통전극(150)과 이격공간을 가지며 교대로 배치되어, 각 화소영역에 다수의 블럭(B1, B2)이 배치될 수 있다.
여기서, 각 화소영역 배치된 다수의 블럭(B1, B2)에서 동일한 전계를 형성하기 위해, 데이터 배선(102)과 가장 인접한 블록(B1), 즉 화소영역의 최외곽에 배치된 블록(B1)은 다른 내부 블록(B2)들과 대비하여 다른 폭을 가지도록 형성할 수 있다. 이때, 액정표시소자는 모든 블록에서 동일하게 최대 투과효율을 얻기 위해, 데이터 배선(102)과 가장 인접한 블록(B1)의 폭(W1)은 다른 내부 블록(B2)의 폭(W2)에 비해 크게 형성할 수 있다.
하기, 도 4 내지 도 7을 참조하며 본 발명의 실시예를 더욱 구체적으로 설명하기로 한다.
도 4는 종래 액정표시소자의 V-T 곡선 거동을 보여주는 그래프이며, 도 5는 종래 액정표시소자의 전극 위치에 따른 투과율을 보여주는 그래프이다.
여기서, 종래 액정표시소자는 데이터 배선(102)과 인접한 공통전극(150)은 다른 공통전극(150)에 비해 큰 폭을 가지도록 형성하며, 각 화소영역에 배치된 블록들이 같은 폭을 가지도록 형성할 수 있다. 이때, 각 화소영역의 블록들은 14.5㎛로 동일한 폭을 가지도록 형성하였다.
도 4에서와 같이, 최외곽 블록의 T-V 곡선(C1)과 내부 블록의 T-V 곡선(C2)이 다르게 측정되었다. 여기서, 최외곽 블록(B1)이 최대 투과율을 얻기 위한 전원전압이 내부 블록(B2)이 최대 투과율을 얻기 위한 전원전압보다 작았다. 이때, 종래 액정표시소자의 전원전압은 설정 T-V 곡선(S)에서 측정된 최대 투과율에 대응하여 모든 블록에 공통적으로 인가될 수 있다. 여기서, 설정 T-V 곡선(S)은 최외곽 블록의 T-V 곡선(C1)과 내부 블록의 T-V 곡선(C2)의 평균값으로 구해질 수 있다.
도 5에서와 같이, 설정 T-V 곡선(S)으로부터 최대 투과율에 대응한 전원전압, 예컨대 9.8V가 인가되었을 때, 최외곽 블록(B1)의 투과율이 내부 블록(B2)의 투과율보다 저하되는 것을 확인할 수 있었다.
여기서, 최외곽 블록(B1)은 다른 내부 블록(B2)에 비해 큰 폭을 갖는 공통전극(150)을 구비함에 따라, 최외곽 블록(B1)은 다른 내부 블록(B2)에 비해 큰 전계를 형성할 수 있다. 이에 따라, 최외곽 블록(B1)은 다른 내부 블록(B2)에 비해 작은 전원전압에서 최대 투과율을 가질 수 있으나, 실질적으로 최외곽 블록(B1)에는 최대 투과율을 구현하는 전원전압보다 큰 전원전압이 인가되기 때문에, 최외곽 블록(B1)의 투과율이 내부 블록(B2)의 투과율보다 저하될 수 있다.
도 6은 본발명의 제 1 실시예에 따른 액정표시소자의 V-T 곡선 거동을 보여주는 그래프이며, 도 7은 본 발명의 제 1 실시예에 따른 액정표시소자의 전극 위치에 따른 투과율을 보여주는 그래프이다.
여기서, 본 발명의 실시예에 따른 액정표시소자는 내부 블록(B2)에 비해 큰 폭을 갖는 최외곽 블록(B1)을 포함할 수 있다. 여기서, 내부 블록(B2)의 폭은 14.1㎛로 형성하였으며, 최외곽 블록(B1)의 폭은 16.1㎛로 형성하였다.
도 6에서와 같이, 본 발명의 실시예에 따른 액정표시소자에서, 최외곽 블록(B1)의 T-V 곡선(C1)과 내부 블록의 T-V 곡선(C2)이 일치하는 것을 확인할 수 있었다. 이때, 본 발명의 실시예에 따른 액정표시소자는 모든 블록에서 동일한 T-V 곡선을 가짐에 따라, 별도로 설정 T-V 곡선(S)을 설정할 필요가 없다.
도 7에서와 같이, 설정 T-V 곡선(S) 즉, 최외곽 블록의 T-V 곡선(C1)과 내부 블록의 T-V 곡선(C2)에서 측정된 최대 투과율에 대응한 전원전압, 예컨대 9.8V가 인가되었을 때, 모든 블록에서 동일한 최대 투과율을 발생하는 것을 확인할 수 있었다. 이는, 최외곽 블록(B1)의 폭을 증대시킴에 따라 최외곽 블록(B1)에 발생된 전계는 감소되어, 결국 내부 블록(B2)에 발생된 전계와 일치될 수 있기 때문이다.
이에 따라, 최외곽 블록(B1)은 내부 블록(B2)에 비해 큰 폭을 가지도록 형성하여, 최외곽 블록(B1)과 내부 블록(B2)은 동일한 전원전압에서 동일한 전계를 형성할 수 있으므로, 모든 블록에서 동일하게 최대 투과효율을 가질 수 있다.
여기서, 최외곽 블록(B1), 즉 데이터 배선(102)과 가장 인접한 블록(B1)은 다른 내부 블록(B2)에 비해 1.05 내지 1.5배로 큰 폭을 가질 수 있다. 이때, 최외곽 블록(B1)은 다른 내부 블록(B2)에 비해 1.05배 미만으로 형성할 경우, 최대 투과효율을 가질 수 없으며, 1.5배를 초과할 경우, 오히려 같은 내부 블록(B2)이 최외곽 블록(B1)에 비해 높은 전계를 형성할 수 있기 때문이다.
또한, 액정표시소자의 투과율 및 전원전압을 측정한 결과, 액정표시소자가 47인치인 경우, 투과율이 종래와 대비하여 0.6% 증가하였으며, 전원전압은 종래와 대비하여 0.1V 감소하는 것을 확인할 수 있었다.
이에 따라, 본 발명의 실시예에서와 같이, 최외곽 블록(B1)은 내부 블록(B2)에 비해 큰 폭을 가지도록 형성함에 따라, 투과율을 증가시키며, 소비전력을 낮출 수 있었다.
본 발명의 실시예에서 도시하지 않았으나, 제 2 기판(200)은 백라이트 광원에서 제공된 광을 필터링하여 일정한 색상을 제공하는 컬러필터 패턴과 광 누설을 방지하기 위한 블랙 매트릭스를 더 포함할 수 있다.
도 8은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시소자의 단면도이다. 여기서, 화소전극과 공통전극의 배치형태를 제외하고, 앞서 설명한 제 1 실시예와 동일한 기술적 구성을 구비하므로, 제 1 실시예와 반복된 설명은 생략하기로 한다.
도 8을 참조하면, 본 발명의 실시예에 따른 횡전계 방식 액정표시소자는 제 1 기판(100)상에 서로 교차하도록 배치되어 다수의 화소영역을 정의하는 게이트 배선(101)과 데이터 배선(102)과, 게이트 배선(101)과 평행하도록 배치된 공통배선(103)과, 게이트 배선(101)과 데이터 배선(102)과 연결되며 각 화소영역에 배치된 박막트랜지스터(120)와, 공통배선(103)과 전기적으로 연결되며, 각 화소영역에 다수개로 분기된 공통전극(150)과, 박막트랜지스터(120)와 전기적으로 연결되며 각 화소영역에 분기되며 공통전극(150)과 블록을 형성하며 교대로 배치된 화소전극(140), 제 1 기판(100)과 대향하는 제 2 기판(200) 사이에 개재된 액정층(300)을 포함할 수 있다.
여기서, 액정표시소자는 투과율을 향상시키기 위해, 데이터 배선(102)과 가장 인접한 블록, 즉 화소영역의 최외곽에 배치된 최외곽 블록(B1)은 화소 영역내에 배치된 다른 내부 블록(B2)들과 다른 폭을 가지도록 형성한다.
화소영역에 공통배선(103)으로부터 연장된 공통배선 연장부(103a)가 배치될 수 있다. 여기서, 공통배선 연장부(103a)는 데이터 배선(102)과 평행하도록 배치될 수 있다.
화소전극(140)은 데이터 배선(102)과 가장 인접하도록 배치되며, 공통배선 연장부(103a)와 중첩되도록 배치되어, 캐패시터를 형성할 수 있다.
화소영역의 최외곽에 배치된 최외곽 블록(B1)은 데이터 배선(102)과 인접한 화소전극(140)과 상기 화소전극(140)과 이웃한 공통전극(150)에 의해 형성될 수 있다. 여기서, 데이터 배선(102)과 가장 인접한 화소전극(140)은 데이터 배선(102)으로 인한 VAC를 방지하기 위해, 화소영역내의 다른 화소전극(140)에 비해 큰 폭을 가진다. 이때, 화소영역 내의 최외곽 블록(B1)을 형성하는 화소전극(140)은 공통배선 연장부(103a)와 중첩되는 면적 증대로 인해 캐패시턴스가 증가하게 되어, 최외곽 블록(B1)은 다른 내부 블록(B2)에 비해 작은 전계가 형성될 수 있다.
여기서, 최외곽 블록(B1)과 다른 내부 블록(B2)은 서로 동일한 전계를 형성하기 위해, 최외곽 블록(B1)의 폭(W3)은 다른 내부 블록(B2)의 폭(W4)에 비해 작게 형성할 수 있다. 이때, 내부 블록(B2)은 최외곽 블록(B1), 즉 데이터 배선(102)과 가장 인접한 블록(B1)에 비해 1.05 내지 1.5배로 큰 폭을 가질 수 있다. 이에 따라, 최외곽 블록(B1)의 전계 특성은 다른 내부 블록의 전계 특성과 대응되도록 증가될 수 있어, 결국 최외곽 블록(B1)과 내부 블록(B2)은 동일한 전계 특성을 가질 수 있다. 이에 따라, 각 화소영역에 배치된 모든 블록(B1, B2)은 동일한 전원 전압에서 최대 투과효율을 가질 수 있다.
따라서, 본 발명의 실시예들에서와 같이, 데이터 배선과 인접한 전극을 다른 전극에 비해 큰 폭을 가지도록 형성하는 횡전계방식 액정표시소자에 있어서, 최외곽 블럭은 화소영역내의 다른 내부 블럭과 대비하여 다른 폭으로 형성함에 따라, 화소영역내의 모든 블럭에서 동일한 전계를 형성할 수 있다.
이에 따라, 본 발명의 실시예에 따른 횡전계방식 액정표시소자는 최대 투과효율을 가질 수 있으며, 또한, 투과효율의 증대로 인해, 소비전력을 낮출 수 있다.
100 : 제 1 기판 101 : 게이트 배선
102 : 데이터 배선 103 : 공통배선
103a : 공통배선 연장부 110 : 게이트 절연막
120 : 박막트랜지스터 130 : 보호층
140 : 화소전극 150 : 공통전극
200 : 제 2 기판 300 : 액정층
B1 : 최외곽 블록 B2 : 내부 블록

Claims (9)

  1. 제 1 기판상에 서로 교차하도록 배치되어 다수의 화소영역을 정의하는 게이트 배선과 데이터 배선;
    상기 게이트 배선과 평행하도록 배치된 공통배선;
    상기 게이트 배선과 데이터 배선과 연결되며, 상기 각 화소영역에 배치된 박막트랜지스터;
    상기 공통배선과 전기적으로 연결되며, 상기 각 화소영역에 다수개로 분기되어 배치된 공통전극;
    상기 박막트랜지스터와 전기적으로 연결되며, 상기 각 화소영역에 분기되며 상기 공통전극과 교대로 배치되어 다수개의 블록을 형성하는 화소전극; 및
    상기 제 1 기판과 대향하는 제 2 기판 사이에 개재된 액정층;
    을 포함하며,
    상기 데이터 배선과 가장 인접한 블록과 상기 화소영역 내에 배치된 다른 내부블록들은 서로 다른 폭을 갖는 횡전계방식 액정표시소자.
  2. 제 1 항에 있어서,
    상기 공통전극은 상기 화소전극에 비해 상기 데이터 배선과 인접하도록 배치된 횡전계방식 액정표시소자.
  3. 제 2 항에 있어서,
    상기 데이터 배선과 가장 인접한 블록은 상기 화소영역 내에 배치된 다른 내부블록에 비해 큰 폭을 갖는 횡전계방식 액정표시소자.
  4. 제 3 항에 있어서,
    상기 데이터 배선과 가장 인접한 블록은 상기 화소영역 내에 배치된 다른 내부블록에 비해 1.05 내지 1.5배로 큰 폭을 갖는 횡전계방식 액정표시소자.
  5. 제 2 항에 있어서,
    상기 데이터 배선과 가장 인접하여 배치된 공통전극의 일부는 그 하부에 배치된 공통배선의 일부와 중첩되도록 형성되는 횡전계방식 액정표시소자.
  6. 제 1 항에 있어서,
    상기 화소전극은 상기 공통전극에 비해 상기 데이터 배선과 인접하도록 배치된 횡전계방식 액정표시소자.
  7. 제 6 항에 있어서,
    상기 데이터 배선과 가장 인접한 불록은 상기 화소영역 내에 배치된 다른 내부블록에 비해 작은 폭을 갖는 횡전계방식 액정표시소자.
  8. 제 7 항에 있어서,
    상기 화소영역 내에 배치된 다른 내부블록은 상기 데이터 배선과 가장 인접한 블록에 비해 1.05 내지 1.5배로 큰 폭을 갖는 횡전계방식 액정표시소자.
  9. 제 6 항에 있어서,
    상기 데이터 배선과 가장 인접한 화소전극의 일부는 상기 화소전극 하부에 배치된 상기 공통배선의 일부와 중첩되어 형성된 캐패시터를 더 포함하는 횡전계방식 액정표시소자.
KR1020110037089A 2011-04-21 2011-04-21 횡전계 방식 액정표시소자 KR101847650B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110037089A KR101847650B1 (ko) 2011-04-21 2011-04-21 횡전계 방식 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110037089A KR101847650B1 (ko) 2011-04-21 2011-04-21 횡전계 방식 액정표시소자

Publications (2)

Publication Number Publication Date
KR20120119275A true KR20120119275A (ko) 2012-10-31
KR101847650B1 KR101847650B1 (ko) 2018-05-25

Family

ID=47286562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110037089A KR101847650B1 (ko) 2011-04-21 2011-04-21 횡전계 방식 액정표시소자

Country Status (1)

Country Link
KR (1) KR101847650B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016058184A1 (zh) * 2014-10-14 2016-04-21 深圳市华星光电技术有限公司 液晶显示面板及其阵列基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016058184A1 (zh) * 2014-10-14 2016-04-21 深圳市华星光电技术有限公司 液晶显示面板及其阵列基板

Also Published As

Publication number Publication date
KR101847650B1 (ko) 2018-05-25

Similar Documents

Publication Publication Date Title
US8614779B2 (en) Lateral electric field type active-matrix addressing liquid crystal display device
KR102135792B1 (ko) 곡면 액정 표시 장치
JP5175127B2 (ja) 液晶表示装置
US9612490B2 (en) Liquid crystal display
JP6339810B2 (ja) 液晶表示装置
KR102155051B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR20080073825A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
EP2302445B1 (en) Liquid crystal display device and method of driving the same
JP2014145992A (ja) 液晶表示装置
US9880428B2 (en) Display device
US9400409B2 (en) Liquid crystal display
KR20080061128A (ko) 표시 기판 및 이를 갖는 표시 장치
KR20170024210A (ko) 액정 표시 장치
KR20060110167A (ko) 어레이 기판 및 이의 제조 방법과, 이를 구비한 액정 표시패널
KR20090054194A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR20080056813A (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101847650B1 (ko) 횡전계 방식 액정표시소자
KR101429903B1 (ko) 횡전계방식 액정표시장치 및 그 제조 방법
US9508295B2 (en) Display device
KR102294632B1 (ko) 프린지 필드 스위칭 모드 액정표시장치
KR20080043428A (ko) 액정표시장치
KR20150146109A (ko) 액정 표시 장치
KR20070073171A (ko) 표시 기판 및 이를 갖는 액정 표시 패널
JP2010139919A (ja) Ｅｃｂモードの液晶表示パネル。
KR101925503B1 (ko) 횡전계형 액정표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant