KR20120118992A - Circuit for protecting speaker line of digital audio amplifier - Google Patents
Circuit for protecting speaker line of digital audio amplifier Download PDFInfo
- Publication number
- KR20120118992A KR20120118992A KR1020110036686A KR20110036686A KR20120118992A KR 20120118992 A KR20120118992 A KR 20120118992A KR 1020110036686 A KR1020110036686 A KR 1020110036686A KR 20110036686 A KR20110036686 A KR 20110036686A KR 20120118992 A KR20120118992 A KR 20120118992A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- unit
- circuit
- audio amplifier
- gate driving
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
- H04R3/007—Protection circuits for transducers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/171—A filter circuit coupled to the output of an amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
Description
본 발명은 디지털 오디오 증폭기의 스피커 라인 보호회로에 관한 것으로, 더욱 상세하게는 D급 디지털 오디오 증폭기의 출력단인 스피커 라인에서 내부회로의 쇼트나 AC 성분의 누전전기로 인한 과전류의 발생을 방지하여 구동회로의 파손을 예방할 수 있는 디지털 오디오 증폭기의 스피커 라인 보호회로에 관한 것이다.The present invention relates to a loudspeaker line protection circuit of a digital audio amplifier, and more particularly, to a driving circuit by preventing an overcurrent caused by a short circuit of an internal circuit or a short circuit of an AC component in a loudspeaker line which is an output terminal of a class D digital audio amplifier. The present invention relates to a speaker line protection circuit of a digital audio amplifier, which can prevent breakage of the circuit.
일반적으로, 오디오 신호를 디지털 방식으로 변환하여 출력하는 오디오 출력 증폭기는, 그 종류에 따라 Class-A급, B급 및 AB급 타입과 Class-D급 타입으로 크게 분류된다.In general, audio output amplifiers for converting and outputting an audio signal digitally are classified into Class-A, Class B, Class AB, and Class-D types according to their types.
일예로서, 상기 Class-AB급 타입의 오디오 출력 증폭기의 경우에는, 증폭기로부터 출력되는 오디오 신호를 피드백(Feed Back) 받아서 그 출력 변동분에 대한 신호 보상을 진행하도록 되어 있어서 오디오의 성능은 우수하지만, 입력전압과 출력전압의 차이를 오디오 증폭기가 가져가도록 되어 있기 때문에 신호 손실이 크다는 단점이 있다.For example, in the case of the Class-AB type audio output amplifier, the audio signal outputted from the amplifier is fed back and signal compensation is performed for the output variation. Since the audio amplifier takes the difference between the voltage and the output voltage, the signal loss is large.
이에 비해, Class-D급 타입의 오디오 출력 증폭기의 경우에는, 입력신호를 PWM(Pulse Width Modulation) 신호의 형태로 변환하도록 하는 디지털 앰프의 형태로 이루어진 것으로서, 다른 타입의 증폭기에 비해서 신호 증폭이 용이하고 효율이 좋다는 장점으로 인해 주로 사용되고 있다.In contrast, the Class-D type audio output amplifier is a digital amplifier that converts an input signal into a pulse width modulation (PWM) signal, which makes signal amplification easier than other amplifiers. It is mainly used because of its good efficiency.
즉, 도 1에 도시된 바와 같이, 종래의 Class-D급 타입의 디지털(PWM) 오디오 증폭기는 아날로그 신호를 그에 대응되는 펄스 폭들을 갖는 PWM 신호로 변환하되, 스위칭 드라이버(switching Driver)를 통해 소정치로 증폭된 PWM 신호에 따라 스위칭용 FET를 펄스 폭에 대응하는 간격으로 스위칭하고, 증폭된 PWM 파형을 저역통과필터(LPF)를 통과시킴으로써, 도 2에 도시된 바와 같이 생성되는 아날로그적 출력파형으로 변환함으로써, 최종적으로 증폭된 아날로그 오디오 신호를 얻도록 구성되어 있다.That is, as shown in Figure 1, a conventional Class-D type digital (PWM) audio amplifier converts an analog signal into a PWM signal having a corresponding pulse width, but through a switching driver (switching driver) Analog output waveforms generated as shown in FIG. 2 by switching the switching FETs at intervals corresponding to the pulse widths according to the statically amplified PWM signals and passing the amplified PWM waveforms through a low pass filter (LPF). By converting to a digital audio signal, the analog audio signal is finally obtained.
그러나, 상기와 같은 종래의 디지털 오디오 증폭기는, 출력단인 스피커 라인에서 그라운드와의 쇼트나, 스피커의 +, - 양단 간의 쇼트 또는 AC 성분의 누전전기 유입으로 인하여 과전류가 발생되기 때문에 오디오 증폭기의 구동회로를 파손시키는 문제점이 있다.However, in the conventional digital audio amplifier as described above, the driving circuit of the audio amplifier is generated because an overcurrent occurs due to a short to ground at the output line, a short between the + and-ends of the speaker, or a leakage current of AC component. There is a problem that breaks.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 그 목적은 디지털 오디오 증폭기의 출력단인 스피커 라인에서 내부회로의 쇼트나 누전전기로 인한 과전류의 발생을 사전에 방지하여 오디오 증폭기의 구동회로의 파손을 예방할 수 있는 디지털 오디오 증폭기의 스피커 라인 보호회로를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to prevent damage to a driving circuit of an audio amplifier in advance by preventing an overcurrent caused by a short circuit of an internal circuit or a short circuit in a speaker line which is an output terminal of a digital audio amplifier. It is to provide a speaker line protection circuit of a digital audio amplifier which can be prevented.
상기의 목적을 달성하기 위한 본 발명에 따른 디지털 오디오 증폭기의 스피커 라인 보호회로는, 아날로그 오디오신호를 입력받아 디지털 PWM 신호로 변환하는 제 1 게이트 구동회로부(100)와, 상기 아날로그 오디오신호를 위상반전시켜 인버트된 아날로그 오디오 신호를 발생시키는 위상반전회로부(150)와, 상기 위상반전회로부(150)로부터의 상기 인버트된 아날로그 오디오 신호를 입력받아 인버트된 디지털 PWM 신호로 변환하는 제 2 게이트 구동회로부(100')와, 상기 제 1 게이트 구동회로부(100)의 상기 디지털 PWM 신호에 의해 스위칭되는 제 1 스위칭부(200)와, 상기 제 2 게이트 구동회로부(100')의 상기 인버트된 디지털 PWM 신호에 의해 스위칭되는 제 2 스위칭부(200')와, 상기 제 1 스위칭부(200) 및 제 2 스위칭부(200')로부터의 출력신호를 스피커 라인를 통해 출력하는 출력회로부(300)를 포함하는 디지털 오디오 증폭기의 스피커 라인을 보호하는 회로로서, 상기 제 1 및 제 2 스위칭부(200 및 200')의 스위치 온 저항값을 감지하여 과전류로 인한 이상 신호 발생시 상기 제 1 및 제 2 게이트 구동회로부(100 및 100')의 동작을 정지시키는 과전류 검출회로부(400)를 포함한다.The speaker line protection circuit of the digital audio amplifier according to the present invention for achieving the above object, the first gate
바람직하게, 상기 과전류 검출회로부(400)는, + 전원(+VBB)이 상기 제 1 및 제 2 스위칭부(200 및 200')에 공급될 때의 스위치 온 저항값의 변화를 감지하는 하이레벨 전압 감지부(410)와, - 전원(-VEE)이 상기 제 1 및 제 2 스위칭부(200 및 200')에 공급될 때의 스위치 온 저항값의 변화를 감지하는 로우레벨 전압 감지부(420)와, 상기 하이레벨 전압 감지부(410) 및 로우레벨 전압 감지부(420)의 감지에 따라 이상감지 신호를 보내어 제 1 및 제 2 게이트 구동회로부(100, 100')의 동작을 정지시키는 동작신호 차단부(450)를 포함한다.Preferably, the
더 바람직하게, 상기 과전류 검출회로부(400)는, 상기 하이레벨 전압 감지부(410) 및 로우레벨 전압 감지부(420)를 통한 이상 신호 감지시, 상기 제 1 및 제 2 게이트 구동회로부(100, 100')의 동작을 즉시 정지시키기 위한 신호 절체부(430)를 더 포함한다.More preferably, the
또한, 상기 과전류 검출회로부(400)는, 상기 하이레벨 전압 감지부(410) 및 로우레벨 전압 감지부(420)를 통한 이상 신호 감지시, 발광다이오드(LED1)을 통해 경고 메시지를 발하는 경고 메시지 알림부(440)를 더 포함하는 것이 바람직하다.In addition, the overcurrent
또한, 상기 제 1 및 제 2 스위칭부(200 및 200')의 출력단에는, 외부의 누전전기를 필터링하여 제 1 및 제 2 게이트 구동회로부(100 및 100')의 파손을 방지하는 제 1 및 제 2 누전전기 차단필터(250 및 250')가 각각 연결되어 있는 것이 바람직하다.In addition, the output terminals of the first and
한편, 상기 디지털 오디오 증폭기의 입력단(INT)에 기준전압 이상이 공급되는 것을 차단하는 리미터 회로부(500)가 연결되어 있는 것이 바람직하다.On the other hand, it is preferable that the
바람직하게, 상기 리미터 회로부(500)는, 기준전압 이상의 전압이 들어오면 직렬로 연결된 분배 저항(R8 및 R9)을 통해 전압을 분배하고, 상기 분배저항 R8 및 R9 사이에 연결된 커패시터(C5)를 통해 DC 성분을 제거하며, 상기 커패시터(C)에 애노드와 캐소드가 순차적으로 연결된 다이오드(D3)와 상기 다이오드(D3)의 캐소드와 연결되어 그라운드된 커패시터(C4)에 의해 전파 정류하여 DC 신호를 실효치로 변환한 후, 상기 다이오드(D3)의 캐소드에 베이스가 연결된 트랜지스터(Q3)에 바이어스 전압을 공급하여 상기 트랜지스터(Q3)를 온 시킴과 동시에 레이저 다이오드 저항(LDR1)에 동작 전압을 공급하여 출력 전압이 기준 입력전압 이상으로 공급되는 것을 방지하도록 구성되어 있다.Preferably, the
본 발명에 따른 디지털 오디오 증폭기의 스피커 라인 보호회로에 따르면, 증폭기 구동회로의 입력단에 리미터 회로부를 설치하고, 또한 구동회로의 일측에 과전류 검출 회로부를 설치함으로써, 스피커 라인에서 그라운드와의 쇼트나, 스피커의 +, - 양단 간의 쇼트에 의한 과전류의 발생을 사전에 방지하여 오디오 증폭기의 구동회로의 파손을 방지할 수 있는 장점이 있다.According to the loudspeaker line protection circuit of the digital audio amplifier according to the present invention, by providing a limiter circuit portion at the input terminal of the amplifier driving circuit and an overcurrent detecting circuit portion at one side of the driving circuit, a short from the speaker line to ground or a speaker There is an advantage in that it is possible to prevent the occurrence of overcurrent by short between both ends of + and-to prevent damage to the driving circuit of the audio amplifier.
또한, 증폭기 구동회로의 출력단에 CR 필터를 설치함으로써, AC 성분의 누전 전기 유입을 차단하여 오디오 증폭기의 구동회로의 파손을 방지할 수 있는 장점이 있다.In addition, by providing a CR filter at the output terminal of the amplifier driving circuit, it is possible to block the leakage current of the AC component to prevent damage to the driving circuit of the audio amplifier.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the detailed description of the embodiments with reference to the accompanying drawings.
도 1은 종래의 D급 타입의 디지털 오디오 증폭기를 개략적으로 나타낸 회로도.
도 2는 도 1의 D급 증폭기의 스위칭 파형과 이를 필터링한 출력 파형을 나타낸 도면.
도 3은 본 발명에 적용되는 일실시예의 디지털 오디오 증폭기의 개념도.
도 4는 본 발명의 일실시예에 따른 CR 필터인 누전전기 차단필터(250, 250')가 적용된 디지털 오디오 증폭기의 개략 회로도이다.
도 5는 도 4의 제 1 게이트 구동회로부(100)의 상세회로도.
도 6은 도 4의 제 2 게이트 구동회로부(100')의 상세회로도.
도 7은 도 4의 위상반전회로부(150)의 상세회로도.
도 8은 본 발명의 일실시예에 따른 과전류 검출회로부(400)의 상세회로도.
도 9는 본 발명의 일실시예에 따른 리미터 회로부(500)의 상세회로도.1 is a circuit diagram schematically showing a conventional class D type digital audio amplifier.
FIG. 2 is a diagram illustrating a switching waveform of the class D amplifier of FIG. 1 and an output waveform obtained by filtering the same. FIG.
3 is a conceptual diagram of a digital audio amplifier of an embodiment applied to the present invention.
4 is a schematic circuit diagram of a digital audio amplifier to which an earth
FIG. 5 is a detailed circuit diagram of the first gate
FIG. 6 is a detailed circuit diagram of the second gate
7 is a detailed circuit diagram of the phase
8 is a detailed circuit diagram of an
9 is a detailed circuit diagram of the
이하, 첨부한 도면을 참조하여 본 발명에 따른 디지털 오디오 증폭기의 스피커 라인 보호회로를 상세하게 설명하기로 한다.Hereinafter, a speaker line protection circuit of a digital audio amplifier according to the present invention will be described in detail with reference to the accompanying drawings.
참고로, 본 출원인에 의해 출원되어 등록된 등록특허 제 10-993788호(디지털 오디오 증폭회로)는 본 명세서에서 참조되어 진다.For reference, Patent No. 10-993788 (Digital Audio Amplification Circuit), filed and registered by the present applicant, is referred to herein.
우선, 도면들 중, 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지기능 또는 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.First, it should be noted that, in the drawings, the same components or parts have the same reference numerals as much as possible. In addition, in describing the present invention, a detailed description of related known functions or configurations will be omitted in order not to obscure the subject matter of the present invention.
도 3은 본 발명에 적용되는 일실시예의 디지털 오디오 증폭기의 개념도이고, 도 4는 본 발명의 일실시예에 따른 CR 필터가 적용된 디지털 오디오 증폭기의 개략 회로도이다.3 is a conceptual diagram of a digital audio amplifier of an embodiment applied to the present invention, and FIG. 4 is a schematic circuit diagram of a digital audio amplifier to which a CR filter according to an embodiment of the present invention is applied.
또한, 도 5는 도 4의 제 1 게이트 구동회로부(100)의 상세회로도이고, 도 6은 도 4의 제 2 게이트 구동회로부(100')의 상세회로도이며, 도 7은 도 4의 위상반전회로부(150)의 상세회로도이다.5 is a detailed circuit diagram of the first gate
먼저, 도 3에 도시된 바와 같이, 본 발명에 적용되는 디지털 오디오 증폭기는, 제 1 게이트 구동회로부(100)에서 PWM 신호가 제 1 스위칭부(200)의 스위칭용 FET1 및 FET2에 의해 스위칭되면서 증폭되어지고, 제 1 인덕터(L1) 및 제 1 커패시터(C8)로 이루어지는 LC 저역통과필터인 제 1 저역필터부(240)에 의해 아날로그 신호로 변환되어져 출력회로부(300)의 스피커를 통해 출력되어진다.First, as shown in FIG. 3, in the digital audio amplifier according to the present invention, the PWM signal is amplified in the first gate
한편, 상기 PWM 신호는 위상반전회로부(150)에 의해 인버트된 PWM 신호로 변환되고, 상기 인버트된 PWM 신호가 제 2 게이트 구동회로부(100')에서 제 2 스위칭부(200')의 스위칭용 FET4 및 FET5에 의해 스위칭되면서 증폭되어지고, 제 2 인덕터(L2) 및 제 2 커패시터(C17)로 이루어지는 LC 저역통과필터인 제 2 저역필터부(240')에 의해 아날로그 신호로 변환되어져 출력회로부(300)의 스피커를 통해 역시 출력되어진다.On the other hand, the PWM signal is converted into a PWM signal inverted by the phase
여기서, 위와 같은 구성을 도 4 내지 도 7을 참조하여 구체적으로 설명한다.Here, the above configuration will be described in detail with reference to FIGS. 4 to 7.
먼저, 도 4의 입력단(INT)에는 아날로그 출력이 입력되어지는 바, 이는 먼저 제 1 게이트 구동회로부(100)의 제 1 게이트 구동 IC(도 5의 110)를 통해 PCM(Pulse-Code-Modulation) 방식에 의해 일례로 384kHz +6V의 PWM 신호로 변환되어지며, 이 PWM 신호는 제 1 스위칭부(200)의 스위칭용 FET1 및 FET2를 온(ON)/오프(OFF)시킨다.First, an analog output is input to the input terminal INT of FIG. 4, which is first pulse-code-modulated (PCM) through the first gate driving IC (110 of FIG. 5) of the first gate
이때, 저항 R2(도 5의 R2)는 게인을 조정하는 소자이며, 나머지는 상기 제 1 게이트 구동 IC의 주변소자들이다.At this time, the resistor R2 (R2 in Fig. 5) is a device for adjusting gain, and the rest are peripheral elements of the first gate driving IC.
이제, 상기 제 1 스위칭부(200)의 스위칭용 FET1 및 FET2에 의해 스위칭되면서 일례로 384kHz +85V로 증폭되어진 PWM 신호는, 상기 FET1 및 FET2와 병렬접속된 RC 직렬회로의 제 1 서지보상회로부(220)에 의해 서지신호가 보상되어 접점(X)를 통해 출력되고, 도 4의 인덕터(L1) 및 커패시터(C8)로 이루어지는 LC 저역통과필터인 제 1 저역필터부(240)에 의해 일례로 20kHz +50V의 아날로그 신호로 변환되어져, 제 1 스너버회로부(260)를 통해 출력회로부(400)의 스피커를 통해 출력되어진다.Now, the PWM signal amplified at 384 kHz + 85V while being switched by the switching FET1 and FET2 of the
한편, 도 4의 입력단(INT)에는 입력되는 오디오 신호의 위상을 반전시키는 위상반전회로부(150)가 접속되는바, 상기 위상반전회로부(150)의 상세회로는 도 7에 도시되어 있고, 위상반전된 신호(OUT)는 도 4의 제 2 게이트 구동회로부(100')로 입력되어진다. On the other hand, a phase
역시 반전된 아날로그 신호는 제 2 게이트 구동회로부(100')의 제 2 게이트 구동 IC(도 6의 110')를 통해 PCM(Pulse-Code-Modulation) 방식에 의해 일례로 384kHz -6V의 PWM 신호로 변환되어지며, 이 반전된 PWM 신호는 제 2 스위칭부(200')의 스위칭용 FET4 및 FET5를 온/오프시킨다.The inverted analog signal is also converted into a PWM signal of 384 kHz -6V by the pulse-code-modulation (PCM) method through the second gate driving IC (110 'of FIG. 6) of the second gate driving circuit unit 100'. The inverted PWM signal turns on / off the switching FET4 and FET5 of the second switching unit 200 '.
이때에도, 저항 R2(도 6의 R2)는 게인을 조정하는 소자이며, 나머지는 상기 제 2 게이트 구동 IC의 주변소자들이다.Also at this time, the resistor R2 (R2 in Fig. 6) is a device for adjusting gain, and the rest are peripheral elements of the second gate driving IC.
역시, 상기 제 2 스위칭부(200')의 스위칭용 FET4 및 FET5에 의해 스위칭되면서 일례로 384kHz -85V로 증폭되어진 PWM 신호는, 상기 FET4 및 FET5와 병렬접속된 RC 직렬회로의 제 2 서지보상회로부(220')에 의해 서지신호가 보상되어 접점(Y)를 통해 출력되고, 도 4의 인덕터(L2) 및 커패시터(C17)로 이루어지는 LC 저역통과필터인 제 2 저역필터부(240')에 의해 일례로 20kHz -50V의 아날로그 신호로 변환되어져, 제 2 스너버회로부(260')를 통해 출력회로부(300)의 스피커를 통해 출력되어지는 바, 이때 최종 출력되는 오디오 신호는 20Hz 내지 20kHz의 가청주파수를 갖는 일례로 신호 대 잡음비 100~105dBm로 증폭된 오디오 신호이다.Also, the PWM signal amplified at 384 kHz -85V while being switched by the switching FETs 4 and FET 5 of the
이때, 도 4에 도시된 바와 같이, 상기 제 1 및 제 2 저역필터부(240 및 240')의 출력단에는 본 발명의 일예에 따른 CR 필터인 제 1 및 제 2 누전전기 차단필터(250 및 250')가 설치되어 외부의 누전전기로 인한 제 1 및 제 2 게이트 구동회로부(100 및 100')의 파손을 방지한다.At this time, as shown in Figure 4, the output terminal of the first and second low
즉, 누전전기가 본 발명에 적용되는 디지털 오디오 증폭기에 유입되는 경우, PWM 스위칭 캐리어 주파수 384kHz가 AC 이기 때문에 누전전기 AC와 쇼트를 하게 되면 AC와 큰 전위의 AC가 서로 충돌하여 스파크를 일으키면서 전위가 높은 누전전기가 출력단인 스피크 라인으로 유입되게 되는데, 이때 제 1 및 제 2 게이트 구동회로부(100 및 100')가 파괴된다. 따라서, 이를 방지하기 위해 CR 필터인 제 1 및 제 2 누전전기 차단필터(250 및 250')를 설치하여 오디오 증폭기의 출력 에너지는 스피커의 출력라인으로 전달되게 하고, 외부로부터의 누전전기 성분은 오디오 증폭기로 유입되는 것을 차단하는 역할을 한다.That is, when the leakage current flows into the digital audio amplifier applied to the present invention, since the PWM switching carrier frequency 384 kHz is AC, when the leakage current is shorted with the AC, the AC and the large potential AC collide with each other to generate a potential The high leakage current flows into the loudspeaker output line, and the first and second gate driving
구체적으로, PWM 스위칭출력이 제 1 및 제 2 누전전기 차단필터(250 및 250')의 커패시터(C22H 및 C23L)를 +(높은) 전위로 충전하여 -(낮은) 전위로 방전하게 하여 출력단인 스피커 라인 측으로 출력에너지가 전달되게 하는 반면, AC 성분의 누전전기가 유입되더라도 커패시터(C22H 및 C23L)의 스피커 라인으로 통하는 -(낮은) 전위로 유입되기 때문에 충전이 오디오 증폭기로 전달되지 않는다. 이때, 충전은 +(높은) 전위에서 -(낮은) 전위로 되고, 방전은 이와 반대로 된다.Specifically, the PWM switching output charges the capacitors C22H and C23L of the first and second short-circuit cutoff filters 250 and 250 'to the + (high) potential and discharges them to the-(low) potential to output the speaker. While allowing output energy to be delivered to the line side, no charge is delivered to the audio amplifier even though AC leakage current flows into the-(low) potential through the speaker lines of the capacitors C22H and C23L. At this time, the charge is changed from the + (high) potential to the-(low) potential, and the discharge is reversed.
한편, 상기 제 1 및 제 2 누전전기 차단필터(250 및 250')의 저항(R50H 및 R51L)은 두가지의 기능을 수행하는 바, 첫번째는 PWM 스위칭 출력이 상기 커패시터(C22H 및 C23L) 전위가 충전에서 방전으로 이어지는 중에 완전히 방전되지 않으므로, 저항 용량값이 너무 낮으면 오디오 증폭기의 출력 임피던스가 낮아지기 때문에 저항 용량값이 높아도 커패시터(C22H 및 C23L)의 방전 전위가 높으므로 저항을 통하여 방전에 문제가 없게 되는 방전용 저항의 기능을 수행하고, 두번째는 AC 성분의 누전전기가 오디오 증폭기에 유입되는 경우에 AC 성분이 스피커 라인을 통해서 커패시터(C22H 및 C23L)의 -(낮은) 전위이기 때문에 그라운드(GND)로 바이패스하는 기능을 수행한다.On the other hand, the resistors R50H and R51L of the first and second short circuit breaker filters 250 and 250 'perform two functions. First, a PWM switching output is charged with the capacitors C22H and C23L. Since the discharge capacity is too low, the output impedance of the audio amplifier is low when the resistance capacitance value is too low. Therefore, even if the resistance capacitance value is high, the discharge potential of the capacitors C22H and C23L is high. Second, the ground (GND) because the AC component is the-(low) potential of the capacitors (C22H and C23L) through the speaker line when an AC leakage current is introduced into the audio amplifier. Bypasses the function.
참고로, 상기 도 4에 도시된 제 1 및 제 2 게이트 구동회로부(100 및 100')는 도 5 및 도 6에 각각 도시된 바와 같이, 상기 제 1 및 제 2 게이트 구동 IC(110, 110')를 각각 포함하고 있는 바, 이에 대해서 도 5 및 도 6을 참조하여 상술하면, 디지털 오디오 증폭기는 진폭이 3~5V인 PWM(Pulse Width Modulation) 신호로 D급 출력단의 파워 MOSFET을 직접 구동할 수는 없고, PWM 신호를 증폭하거나 타이밍을 조정해야 한다.For reference, the first and second gate driving
즉, 상기 제 1 및 제 2 게이트 구동 IC(110, 110')는 각각, 아날로그 오디오 신호를 디지털 PWM 신호로 변조하고 변조된 디지털 PWM 신호의 기준전위를 그라운드에서 출력단의 출력단자(도 4의 Vs)로 시프트하는 변조 및 레벨 시프터(112)와, PWM 입력신호가 상승할 때에 지연을 발생시키는 데드 타임을 생성하는 데드 타임 생성회로(113)와, 제 1 및 제 2 스위칭부(200 및 200')의 FET 들을 스위칭하는 게이트 드라이버(114)와, 리미터 회로부 및 과전류 검출회로부에서 이상 신호 검출시 상기 변조 및 레벨 시프터(112)의 시프트 동작을 정지시켜 오디오 증폭기 전체의 동작을 제어하는 보호제어 회로부(115)와, 부트스트랩회로(예컨대, 도 5의 D3, R5, C10) 및 비교부(111) 등으로 구성되어 있다.That is, the first and second
즉, 본 발명에 적용되는 일실시예의 디지털 오디오 증폭회로는, BTL 풀브릿지 형태의 PWM 신호 스위칭 전압 고효율 SMPS 공급 승압 증폭 구동회로로서, D급 디지털 오디오 증폭회로 출력단의 FET가 ON/OFF 스위치처럼 동작하고, 펄스상의 입력신호가 게이트에 인가되고 출력전류는 0A에서 최대값(VBB/RL)까지 증가하며, 스위치 ON일 때는 최대전류가 MOSFET를 통과하지만 이 때의 드레인과 소스간 저항 값은 매우 작아 원리적으로 손실은 제로이고, 스위치 OFF시는 전류가 흐르지 않기 때문에 역시 손실은 제로이므로, 손실이 매우 작으면서, 작은 전압으로도 높은 증폭도를 실현할 수 있다.That is, the digital audio amplifying circuit of one embodiment applied to the present invention is a BTL full bridge type PWM signal switching voltage high efficiency SMPS supply step-up amplification driving circuit, and the FET at the output of the class D digital audio amplifying circuit operates like an ON / OFF switch. The pulsed input signal is applied to the gate and the output current increases from 0A to the maximum value (V BB /RL).When switched on, the maximum current passes through the MOSFET, but the resistance value between the drain and source is very high. The loss is zero in principle, and the loss is zero because no current flows when the switch is turned off. Thus, the loss is very small and high amplification can be achieved even at a small voltage.
한편, 상기와 같이 구성된 디지털 오디오 증폭기에 접속되는 본 발명의 일실시예에 따른 과전류 검출회로부(400)에 대하여, 도 8을 참조하여 설명한다.On the other hand, the
도 8은 본 발명의 일실시예에 따른 과전류 검출회로부(400)의 상세회로도로서, 도 4의 오디오 증폭기의 제 1 게이트 구동회로부(100, 도 5참조) 및 제 2 게이트 구동회로부(100', 도 6 참조)의 일측에 연결된다.FIG. 8 is a detailed circuit diagram of the overcurrent
먼저, 본 발명의 일실시예에 따른 과전류 검출회로부(400)는, 도 4의 오디오 증폭기의 출력단인 스피커 라인에서 그라운드와의 쇼트나, 스피커의 +, - 양단 간의 쇼트, 또는 AC 성분의 누전전기가 유입되면, 제 1 및 제 2 스위칭부(200 및 200')의 스위칭용 FET의 드레인(D)과 소오스(S)간에 과전류가 흘러 파괴되는데, 이 파괴를 방지하기 위하여 과전류를 검출하여 제 1 및 제 2 게이트 구동회로부(100, 100')의 동작을 정지시켜 전체 회로를 보호하게 된다.First, the
즉, 상기 과전류 검출회로부(400)는 제 1 및 제 2 스위칭부(200 및 200')의 스위칭용 FET의 드레인(D)과 소오스(S)간의 스위치 온 저항값을 감지하여, 쇼트 및 누전전기의 유입과 같은 이상 신호가 감지되면, 제 1 및 제 2 게이트 구동 IC(110, 110')의 PWM 변조를 정지시켜 오디오 증폭기의 동작을 정지시키고, 정상적인 상태일 때 오디오 증폭기의 동작을 다시 복귀시키는 방식을 사용하며, 도 8에 도시된 바와 같이, 하이레벨 전압 감지부(410), 로우레벨 전압 감지부(420), 신호 절체부(430), 경고 메시지 알림부(440) 및 동작신호 차단부(450)로 구성된다.That is, the
여기서, 상기 하이레벨 전압 감지부(410)는, 전원(+VBB)이 스위칭부(200 및 200')의 스위칭용 FET의 드레인(D)에 걸리는 전압으로서의 스위치 온 저항값의 변화를 감지하는 수단이다.Here, the high
즉, 상기 스위치 온 저항값이 수십 mΩ이므로 상기 FET의 드레인(D)과 소오스(S) 간에 기준이상의 과전류가 흐르면 상기 스위치 온 저항값이 파괴가 되는데, 이때 상기 스위치 온 저항값이 작아질 때의 변화는 상기 FET의 드레인(D)에 걸리는 전압이 순간적으로 아주 작은 전압으로 낮아지게 되므로, 상기 하이레벨 전압 감지부(410)는 이 작은 전압을 보상하여 감지 전압을 높이기 위한 에미터 접지 방식의 전압증폭회로이다.That is, since the switch-on resistance value is several tens of mΩ, if an overcurrent flows between the drain D and the source S of the FET, the switch-on resistance value is destroyed, when the switch-on resistance value becomes small. Since the voltage applied to the drain D of the FET is momentarily lowered to a very small voltage, the high-
구체적으로, 상기 하이레벨 전압 감지부(410)는, 상기 FET의 드레인(D)으로부터 하이 입력단자(FET-H)를 통해 인가되는 +VBB의 큰 전압을 제너다이오드(D13H)를 통해 하강시키고, 상기 제너다이오드(D13H)의 애노드에 직렬로 연결된 저항들(R43 및 R44)의 분배전압을 통해 상기 R43 및 R44 저항들 사이에 베이스가 연결된 트랜지스터(Q21)의 바이어스 전압을 세팅시키게 구성된다.In detail, the high
이때, 상기 트랜지스터(Q21)의 증폭 이득(G)은 상기 트랜지스터(Q21)의 콜렉터와 이미터에 각각 연결된 저항들(R39 및 R40)의 제산(G=R39/R40)으로 결정되며, 상기 트랜지스터(Q21)의 바이어스 전류 보상은 베이스와 콜렉터에 연결된 저항(R41) 및 베이스와 그라운드에 연결된 저항(R42)을 통해 이루어진다.In this case, the amplification gain G of the transistor Q21 is determined as the division (G = R39 / R40) of the resistors R39 and R40 connected to the collector and emitter of the transistor Q21, respectively. The bias current compensation of Q21 is made through a resistor R41 connected to the base and the collector and a resistor R42 connected to the base and the ground.
이어서, 상기 로우레벨 전압 감지부(420)는, 전원(-VEE)이 스위칭부(200 및 200')의 스위칭용 FET의 소오스(S)에 걸리는 전압으로서의 스위치 온 저항값의 변화를 감지하는 수단이다.Subsequently, the low level
즉, 상기 스위치 온 저항값이 수십 mΩ이므로 상기 FET의 드레인(D)과 소오스(S) 간에 기준이상의 과전류가 흐르면 상기 스위치 온 저항값이 파괴가 되는데, 이때 상기 스위치 온 저항값이 작아질 때의 변화는 상기 FET의 소오스(S)에 걸리는 전압이 순간적으로 아주 작은 전압으로 낮아지게 되므로, 상기 로우레벨 전압 감지부(420)는 이 작은 전압을 보상하여 감지 전압을 높이기 위한 에미터 접지 방식의 전압증폭회로이다.That is, since the switch-on resistance value is several tens of mΩ, if an overcurrent flows between the drain D and the source S of the FET, the switch-on resistance value is destroyed, when the switch-on resistance value becomes small. Since the voltage applied to the source S of the FET is momentarily lowered to a very small voltage, the low-level
구체적으로, 상기 로우레벨 전압 감지부(420)는, 상기 FET의 소오스(S)로부터 로우 입력단자(FET-L)를 통해 인가되는 -VEE의 큰 전압을 제너다이오드(D17)를 통해 하강시키고, - 전압의 전위차를 만들기 위해 상기 제너다이오드(D17)의 캐소드에 병렬 연결된 저항(R36)과 제너다이오드(D16)를 통해 - 전압을 만들어서 전위차가 높은 + 전압을 공급하며, 상기 제너다이오드(D17)의 캐소드에 직렬로 연결된 저항(R34)과, 상기 저항(R34)에 순차적으로 연결되어 그라운드되는 저항들(R36 및 R37)의 분배전압을 통해 상기 저항(R34)에 베이스가 연결된 트랜지스터(Q22)의 바이어스 전압을 세팅시키게 구성된다.In detail, the low
이때, 상기 트랜지스터(Q22)의 증폭 이득(G)은 상기 트랜지스터(Q22)의 콜렉터와 이미터에 각각 연결된 저항들(R45 및 R46)의 제산(G=R45/R46)으로 결정되며, 상기 트랜지스터(Q22)의 바이어스 전류 보상은 베이스와 콜렉터에 연결된 저항(R47) 및 베이스와 그라운드에 연결된 저항(R48)을 통해 이루어진다.In this case, the amplification gain G of the transistor Q22 is determined by dividing (G = R45 / R46) of the resistors R45 and R46 connected to the collector and emitter of the transistor Q22, respectively. The bias current compensation of Q22) is made through a resistor R47 connected to the base and the collector and a resistor R48 connected to the base and the ground.
한편, 상기 하이레벨 전압 감지부(410)와 로우레벨 전압 감지부(420)에는 예를 들어 5.1V의 제너 정전압 다이오드 D12와 D14가 각각 연결되어 있는데, 상기 하이레벨 전압 감지부(410)의 트랜지스터(Q21)와 로우레벨 전압 감지부(420)의 트랜지스터(Q22)의 전압증폭도는 5.1V 이상이므로 과전류로 인하여 상기 스위치 온 저항값이 떨어지면 감지전압 분배값(분배전압으로 세팅된 저항값(R43, R44, R34, R36, R37))에 의해 상기 제너 정전압 다이오드(D12 및 D14)는 5.1V 이하가 되어 동작을 안하게 된다.Meanwhile, for example, Zener constant voltage diodes D12 and D14 of 5.1 V are connected to the high
이어서, 신호 절체부(430)는 상기 제너 정전압 다이오드(D12 및 D14)의 애노드에 저항(R23 및 R33)을 통해 연결되는 바, 상기 저항(R23 및 R33)은 베이스와 연결된 트랜지스터(Q17 및 Q19)의 바이어스 저항이며, 상기 스위치 온 저항값이 떨어질 때 상기 트랜지스터(Q17 및 Q19)를 빨리 오프시키기 위하여 상기 저항(R23)과 상기 트랜지스터(Q17) 사이에 연결되어 그라운드된 시정수(R22 및 C10)와, 상기 저항(R33)과 상기 트랜지스터(Q19) 사이에 연결되어 그라운드된 시정수(R32 및 C15)를 갖는다.Subsequently, the
이때, 상기 시정수 C10 및 C15의 값을 작게하면 충전에서 방전시 저항 R22 및 C10을 통하여 전위가 그라운드로 빠르게 바이패스하며, 상기 제 1 및 제 2 스위칭부(200 및 200')의 스위칭용 FET가 정상적인 스위치 온 저항값을 유지하면 상기 제너 정전압 다이오드(D12 및 D14)의 동작전압이 5.1V 이상이므로 상기 트랜지스터(Q17 및 Q19)가 온 상태이다.In this case, if the values of the time constants C10 and C15 are reduced, the potential quickly bypasses to the ground through the resistors R22 and C10 during charging and discharging, and the switching FETs of the first and
여기서, 상기 트랜지스터 Q17의 콜렉터에 이미터가 연결된 PNP 트랜지스터 Q16A가 구비되고 상기 트랜지스터 Q16A의 콜렉터에 베이스가 연결된 트랜지스터 Q15가 구비되며, 또한 상기 트랜지스터 Q19의 콜렉터에 이미터가 연결된 PNP 트랜지스터 Q18A가 구비되고 상기 트랜지스터 Q18A의 콜렉터에 베이스가 연결된 트랜지스터 Q16이 구비되어, 상기 트랜지스터(Q16A 및 Q18A)가 상기 트랜지스터(Q14 및 Q15)의 원활한 바이어스 전압을 공급하게 되는데, 상기 스위칭용 FET가 정상적인 스위치 온 저항값을 유지하면 상기 제너 정전압 다이오드(D12 및 D14)의 동작전압이 5.1V 이상이 되므로 상기 트랜지스터(Q17 및 Q19)는 온 상태가 되고 상기 트랜지스터(Q14 및 Q15)는 오프 상태가 되어, 상기 트랜지스터 Q15 및 Q14에 각각 연결된 다이오드 D10 및 D11이 전압을 출력하여 출력접점(D)이 온 된다.Here, the collector of the transistor Q17 is provided with a PNP transistor Q16A having an emitter connected thereto, and the transistor Q15 having a base connected to the collector of the transistor Q16A is provided, and a PNP transistor Q18A having an emitter connected to the collector of the transistor Q19 is provided. A transistor Q16 having a base connected to the collector of the transistor Q18A is provided so that the transistors Q16A and Q18A supply a smooth bias voltage of the transistors Q14 and Q15. If so, the operating voltages of the Zener constant voltage diodes D12 and D14 are 5.1 V or more, so that the transistors Q17 and Q19 are turned on and the transistors Q14 and Q15 are turned off, and the transistors Q15 and Q14 are turned off. Diodes D10 and D11 respectively connected to the output voltage, so that the output contact (D) It is on.
그러나, 과전류로 인하여 상기 스위칭용 FET가 스위치 온 저항값이 떨어지면, 상기 제너 정전압 다이오드(D12 및 D14)은 동작전압이 5.1V 이하가 되어 동작하지 않게 되므로 상기 트랜지스터(Q17 및 Q19)는 오프 상태가 되고 상기 트랜지스터(Q14 및 Q15)는 온 상태가 되어, 상기 다이오드 D10 및 D11가 출력을 하지 않게 되므로 출력접점(D)가 오프된다. 이때, 상기 다이오드 D10 및 D11은 상기 스위칭용 FET의 상측파와 하측파의 과전류 입력을 별도로 구분하여 감지한다.However, when the switching FET has a low switch-on resistance due to overcurrent, the Zener constant voltage diodes D12 and D14 are not operated because the operating voltage is 5.1 V or less, so that the transistors Q17 and Q19 are off. The transistors Q14 and Q15 are turned on so that the diodes D10 and D11 do not output, so the output contact D is turned off. In this case, the diodes D10 and D11 separately detect the overcurrent inputs of the upper wave and the lower wave of the switching FET.
한편, 상기 경고 메시지 알림부(440)는 과전류가 검출되거나 제 1 및 제 2 게이트 구동 IC(110, 110')가 외부의 원인으로 비정상적인 상태가 되면 출력단(CSD)을 통해 보호제어 회로부(115 및 115')에 이상감지 신호를 보냄과 동시에 발광다이오드(LED1)을 통해 경고 메시지를 알려주는 수단이다.On the other hand, the warning
즉, 상기 경고 메시지 알림부(440)는 A 지점의 출력단(CSD)이 하이 신호일 때 스위칭 수단인 FET3의 소오스(S) 및 드레인(D)의 VCC 전압과 동위상의 신호가 되어 게이트(G)는 로우 출력 신호를 보내기 때문에, 상기 FET3의 게이트(G)에 베이스가 연결된 트랜지스터 Q10은 오프가 되어, 상기 FET3와 상기 트랜지스터 Q10 사이에 연결된 발광다이오드(LED1)는 동작하지 않는다.That is, when the output terminal CSD of the point A is a high signal, the warning
이때, 상기 트랜지스터 Q10이 오프이면 상기 트랜지스터 Q10의 콜렉터에 베이스가 연결된 트랜지스터 Q11은 온 되고, 상기 트랜지스터 Q11의 콜렉터에 베이스가 연결된 트랜지스터 Q13은 오프가 되어 상기 신호 절체부(430)의 출력접점(D)이 오프된다.At this time, when the transistor Q10 is off, the transistor Q11 connected to the base of the collector of the transistor Q10 is turned on, and the transistor Q13 connected to the base of the collector of the transistor Q11 is turned off to output an output contact point D of the signal switching unit 430. ) Is off.
또한, 과전류가 검출되거나 제 1 및 제 2 게이트 구동 IC(110, 110')가 외부의 원인으로 비정상적인 상태가 되면, A 지점의 출력단(CSD)은 후술하는 감지신호 전달부(450)의 트랜지스터 Q20에 의해 하이에서 로우 신호로 바뀌어 상기 FET3의 소오스(S) 및 드레인(D)의 VCC 전압과 역위상의 신호가 된다. 따라서, 상기 FET3의 게이트(G)는 하이 출력 신호를 보내어 경고 메시지 알림부(440)의 트랜지스터 Q10은 온 상태가 되어 발광다이오드(LED1)을 동작시키게 되며, 상기 트랜지스터 Q10이온이면 Q11은 오프이고 Q13은 온 되므로 상기 신호 절체부(430)의 출력접점(D)의 전위는 그라운드로 바이패스 된다.In addition, when an overcurrent is detected or the first and second
한편, 상기 동작신호 차단부(450)는 과전류가 검출되거나 제 1 및 제 2 게이트 구동 IC(110, 110')가 외부의 원인으로 비정상적인 상태가 되면 출력단(CSD)을 통해 보호제어 회로부(115 및 115')에 이상감지 신호를 보내어 제 1 및 제 2 게이트 구동회로부(100, 100')의 동작을 정지시키는 수단이다.On the other hand, when the overcurrent is detected or the first and second
즉, 상기 동작신호 차단부(450)는 상기 스위칭용 FET에 과전류가 검출되면 상기 신호 절체부(430)의 출력접점(D)이 하이에서 로우 상태로 변환되는데, 이때 상기 출력접점(D)에 베이스가 연결된 트랜지스터 Q22A는 온 상태이고 상기 트랜지스터 Q22A의 콜렉터에 베이스가 연결된 트랜지스터 Q20은 온 상태가 되므로 상기 출력단(CSD)은 하이 상태에서 로우 상태가 된다. 따라서, 상기 동작신호 차단부(450)가 신호를 차단하면 보호제어 회로부(115 및 115')가 하이 상태에서 로우 상태로 되므로, 상기 제 1 및 제 2 스위칭부(200 및 200')의 스위칭용 FET의 동작이 정지된다.That is, when the overcurrent is detected in the switching FET, the operation
상기 구성에 대한 동작을 간략하게 설명하면, 정상 동작시에는 도 8의 하이레벨 전압 감지부(410)의 하이 입력단자(FET-H)와 로우레벨 전압 감지부(420)의 로우 입력단자(FET-L)에 AC 출력이 걸리게 되어, 도 8의 Q21 및 Q22가 '온'이므로 에미터 접지 전압증폭회로가 전압증폭하여 D12 및 D14에 5.1V의 출력전압이 발생된다.Briefly describing the operation of the configuration, in the normal operation, the high input terminal (FET-H) of the high-
그러면, 신호 절체부(430)의 Q17 및 Q19가 '온'되고, Q15 및 Q14가 '오프'이므로 D10 및 D11이 동작하게 되어 출력접점(D)이 '온'되므로, 동작신호 차단부(450)의 Q21 및 Q22가 '온'되고 Q20이 '오프'되어, 출력단(CSD)이 '하이' 상태이므로, 제 1 및 제 2 게이트 구동회로부(100 및 100')는 정상적인 동작을 수행한다.Then, since Q17 and Q19 of the
이와 동시에, 경고 메시지 알림부(440)의 FET3의 드레인(D)과 소오스(S)가 VCC 전압과 동위상이어서 게이트(G)가 로우 신호를 출력하기 때문에, 발광다이오드(LED1)는 동작을 하지 않게 되며, 이때 Q10은 '오프'이고, Q11은 '온'이며 Q13은 '오프'상태가 되어 상기 신호 절체부(430)가 '오프' 상태이다.At the same time, since the gate G outputs a low signal because the drain D and the source S of the FET3 of the warning
한편, 오디오 증폭기의 출력단인 스피커 라인에서 그라운드와의 쇼트나, 스피커의 +, - 양단 간의 쇼트, 또는 AC 성분의 누전전기가 유입되어 과전류가 흐르는 이상 동작시에는, 도 8의 하이레벨 전압 감지부(410)의 하이 입력단자(FET-H)와 로우레벨 전압 감지부(420)의 로우 입력단자(FET-L)에 연결된 Q21 및 Q22가 '오프'이므로 D12 및 D14는 동작하게 된다.On the other hand, the high-level voltage detector of FIG. 8 when a short with the ground, a short between the + and-ends of the speaker, or a short circuit of AC component flows and an over current flows. Since Q21 and Q22 connected to the high input terminal FET-H of 410 and the low input terminal FET-L of the low level
그러면, 신호 절체부(430)의 Q17 및 Q19가 '오프'되고, Q15 및 Q14가 '온'이므로, D10 및 D11이 동작을 하지 않게 되어 출력접점(D)가 '오프'가 되므로, 동작신호 차단부(450)의 Q21 및 Q22가 '오프'되고 Q20이 '온'되어, 출력단(CSD)이 '로우' 상태이므로, 제 1 및 제 2 게이트 구동회로부(100 및 100')는 동작을 하지 않게 된다.Then, since Q17 and Q19 of the
이와 동시에, 경고 메시지 알림부(440)의 FET3의 드레인(D)과 소오스(S)가 VCC 전압과 역위상이 되어서 게이트(G)가 하이 신호를 출력하기 때문에, 발광다이오드(LED1)는 동작하여 경고 메시지를 발하며, 이때 Q10은 '온'이고, Q11은 '오프'이며 Q13은 '온'상태가 되어 상기 출력접점(D)이 그라운드 레벨로 된다.At the same time, since the drain D and the source S of the FET3 of the warning
이하, 도 4의 오디오 증폭기의 입력단(INT)에 접속되는 리미터 회로부에 대하여, 도 9를 참조하여 설명한다.Hereinafter, the limiter circuit portion connected to the input terminal INT of the audio amplifier of FIG. 4 will be described with reference to FIG. 9.
도 9는 본 발명의 일실시예에 따른 리미터 회로부(500)의 상세회로도이다.9 is a detailed circuit diagram of the
먼저, 리미터 회로부(500)는 도 4의 입력단(INT)에 예를 들어 기준입력 전압 1Vrms 이상의 전압이 공급되어 제 1 및 제 2 게이트 구동회로부(100, 100')가 피크치 이상으로 증폭되는 경우, 출력단인 스피커 라인이 쇼트되면 상기 제 1 및 제 2 게이트 구동회로부(100, 100')에 순간적으로 과전류가 흐르게 되어 파괴되는데, 이 파괴를 방지하기 위하여 디지털 오디오 증폭기의 입력단(INT)에 기준전압 이상이 공급되는 것을 차단하여 전체 회로를 보호하게 된다.First, when the
즉, 상기 리미터 회로부(500)는 출력측 전압이 기준전압 1Vrms 이상이 되면, 직렬로 연결된 분배 저항(R8 및 R9)을 통해 전압을 분배한다. 이때, 상기 분배저항 R8 및 R9 사이에 연결된 커패시터(C5)를 통해 들어오는 전압은 AC 성분의 오디오 신호인데, 상기 커패시터(C5)가 상기 오디오 신호에서 DC 성분을 제거한다.That is, the
여기서, 상기 커패시터(C5)를 통하는 AC 성분은, 상기 커패시터(C5)에 애노드와 캐소드가 순차적으로 연결된 다이오드(D3)와 상기 다이오드의 캐소드와 연결되어 그라운드된 커패시터(C4)에 의해 전파 정류되어 DC 신호를 실효치로 변환된 후, 상기 다이오드(D3)의 캐소드에 베이스가 연결된 트랜지스터(Q3)에 바이어스 전압을 공급하여 상기 트랜지스터(Q3)를 온 시킴과 동시에 레이저 다이오드 저항(LDR1)에 동작 전압을 공급하여 출력 전압이 기준 입력전압 이상으로 공급되는 것을 방지한다.Here, the AC component through the capacitor C5 is full-wave rectified by a diode D3 having an anode and a cathode sequentially connected to the capacitor C5, and a capacitor C4 connected with the cathode of the diode and grounded. After the signal is converted to an effective value, a bias voltage is supplied to a transistor Q3 having a base connected to the cathode of the diode D3 to turn on the transistor Q3 and simultaneously supply an operating voltage to the laser diode resistor LDR1. This prevents the output voltage from being supplied above the reference input voltage.
이때, 상기 트랜지스터(Q3)의 콜렉터에 트랜지스터(Q2)의 베이스가 연결되어 있고, 상기 트랜지스터(Q2)의 이미터에 애노드와 캐소드가 순차적으로 제너 다이오드(D1)가 연결되어 있으며, 상기 트랜지스터(Q2)의 콜렉터에 트랜지스터(Q1)의 콜렉터가 연결되어 있고, 상기 트랜지스터(Q1)의 베이스에 캐소드와 애노드가 순차적으로 연결되어 그라운드된 제너 다이오드(D2)가 연결되어 있으며, 상기 트랜지스터(Q1)의 이미터가 상기 레이저 다이오드 저항(LDR1)에 연결되어 구성된 정전압 회로가 추가로 구성되어, 상기 레이저 다이오드 저항(LDR1)이 수십 mA의 충분한 전류를 공급할 수 있도록 한다. At this time, the base of the transistor Q2 is connected to the collector of the transistor Q3, the anode and the cathode are sequentially connected to the zener diode D1 to the emitter of the transistor Q2, and the transistor Q2 Is connected to the collector of the transistor Q1, the cathode and the anode are sequentially connected to the base of the transistor Q1, and the grounded zener diode D2 is connected to the collector of the transistor Q1. Is further configured with a constant voltage circuit configured to be connected to the laser diode resistor LDR1 so that the laser diode resistor LDR1 can supply sufficient current of several tens of mA.
즉, 상기 리미터 회로부(500)는 출력 전압이 기준전압 이상으로 높으면, 트랜지스터(Q3)가 온 되면서 레이저 다이오드 저항(LD1)에 동작 전압을 공급하여, 전압이 기준전압 이상으로 공급되지 않도록 출력과 입력을 서로 비교하는 궤환 방식의 회로로서, 제 1 및 제 2 게이트 구동회로부(100 및 100')가 파손되는 것을 방지한다. 이때, 미설명 부호 510은 기준전압과 출력전압을 비교하는 비교기(ICB)이다.That is, when the output voltage is higher than the reference voltage, the
이상에서는 본 발명의 일실시예에 따라 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 변경 및 변형한 것도 본 발명에 속함은 당연하다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, Of course.
100 : 제 1 게이트 구동회로부 100' : 제 2 게이트 구동회로부
150 : 위상반전회로부 200 : 제 1 스위칭부
200' : 제 2 스위칭부 300 : 출력회로부
400 : 과전류 검출회로부 410 : 하이레벨 전압 감지부
420 : 로우레벨 전압 감지부 430 : 신호 절체부
440 : 경고 메시지 알림부 450 : 동작신호 차단부
500 : 리미터 회로부100: first gate driver circuit part 100 ': second gate driver circuit part
150: phase inversion circuit unit 200: first switching unit
200 ': second switching unit 300: output circuit unit
400: overcurrent detection circuit unit 410: high level voltage detection unit
420: low level voltage detection unit 430: signal switching unit
440: warning message notification unit 450: operation signal blocking unit
500: limiter circuit
Claims (7)
상기 제 1 및 제 2 스위칭부(200 및 200')의 스위치 온 저항값을 감지하여 과전류로 인한 이상 신호 발생시 상기 제 1 및 제 2 게이트 구동회로부(100 및 100')의 동작을 정지시키는 과전류 검출회로부(400)를 포함하는 것을 특징으로 하는 디지털 오디오 증폭기의 스피커 라인 보호회로.A first gate driving circuit unit 100 which receives an analog audio signal and converts it into a digital PWM signal, a phase inversion circuit unit 150 for generating an inverted analog audio signal by phase inverting the analog audio signal, and the phase inversion circuit unit A second gate driving circuit unit 100 ′ which receives the inverted analog audio signal from the input unit 150 and converts the inverted analog audio signal into an inverted digital PWM signal, and switches by the digital PWM signal of the first gate driving circuit unit 100. A first switching unit 200 to be switched, a second switching unit 200 'switched by the inverted digital PWM signal of the second gate driving circuit unit 100', the first switching unit 200 and A circuit for protecting a speaker line of a digital audio amplifier including an output circuit unit 300 for outputting an output signal from the second switching unit 200 'through a speaker line,
Detecting the switch-on resistance of the first and second switching unit (200 and 200 ') to detect the over-current to stop the operation of the first and second gate driving circuit unit (100 and 100') when an abnormal signal is generated due to overcurrent Speaker line protection circuit of a digital audio amplifier comprising a circuit unit (400).
상기 과전류 검출회로부(400)는,
+ 전원(+VBB)이 상기 제 1 및 제 2 스위칭부(200 및 200')에 공급될 때의 스위치 온 저항값의 변화를 감지하는 하이레벨 전압 감지부(410)와,
- 전원(-VEE)이 상기 제 1 및 제 2 스위칭부(200 및 200')에 공급될 때의 스위치 온 저항값의 변화를 감지하는 로우레벨 전압 감지부(420)와,
상기 하이레벨 전압 감지부(410) 및 로우레벨 전압 감지부(420)의 감지에 따라 이상감지 신호를 보내어 제 1 및 제 2 게이트 구동회로부(100, 100')의 동작을 정지시키는 동작신호 차단부(450)를 포함하는 것을 특징으로 하는 디지털 오디오 증폭기의 스피커 라인 보호회로.The method of claim 2,
The overcurrent detection circuit 400,
A high level voltage detector 410 for detecting a change in a switch-on resistance value when + power (+ VBB) is supplied to the first and second switching units 200 and 200 ';
A low level voltage sensing unit 420 for detecting a change in the value of the switch-on resistance when the power source (-VEE) is supplied to the first and second switching units 200 and 200 ';
An operation signal blocking unit for stopping an operation of the first and second gate driving circuit units 100 and 100 ′ by sending an abnormal detection signal according to the detection of the high level voltage detector 410 and the low level voltage detector 420. Speaker line protection circuit of a digital audio amplifier, characterized in that it comprises a (450).
상기 과전류 검출회로부(400)는,
상기 하이레벨 전압 감지부(410) 및 로우레벨 전압 감지부(420)를 통한 이상 신호 감지시, 상기 제 1 및 제 2 게이트 구동회로부(100, 100')의 동작을 즉시 정지시키기 위한 신호 절체부(430)를 더 포함하는 것을 특징으로 하는 디지털 오디오 증폭기의 스피커 라인 보호회로.The method of claim 2,
The overcurrent detection circuit 400,
Signal switching unit for immediately stopping the operation of the first and second gate driving circuit unit (100, 100 ') when detecting the abnormal signal through the high level voltage detector 410 and the low level voltage detector 420 Speaker line protection circuit of the digital audio amplifier, characterized in that it further comprises (430).
상기 과전류 검출회로부(400)는,
상기 하이레벨 전압 감지부(410) 및 로우레벨 전압 감지부(420)를 통한 이상 신호 감지시, 발광다이오드(LED1)을 통해 경고 메시지를 발하는 경고 메시지 알림부(440)를 더 포함하는 것을 특징으로 하는 디지털 오디오 증폭기의 스피커 라인 보호회로.4. The method according to claim 2 or 3,
The overcurrent detection circuit 400,
When the detection of the abnormal signal through the high-level voltage detector 410 and the low-level voltage detector 420, further comprises a warning message notification unit 440 for emitting a warning message through the light emitting diode (LED1). Speaker line protection circuit of digital audio amplifier.
상기 제 1 및 제 2 스위칭부(200 및 200')의 출력단에는, 외부의 누전전기를 필터링하여 제 1 및 제 2 게이트 구동회로부(100 및 100')의 파손을 방지하는 제 1 및 제 2 누전전기 차단필터(250 및 250')가 각각 연결되어 있는 것을 특징으로 하는 디지털 오디오 증폭기의 스피커 라인 보호회로.The method of claim 1,
At the output terminals of the first and second switching units 200 and 200 ′, first and second short circuits are provided to filter external leakage electricity to prevent damage to the first and second gate driving circuit units 100 and 100 ′. An electrical cut-off filter (250 and 250 ') is connected to the speaker line protection circuit of the digital audio amplifier, characterized in that.
상기 디지털 오디오 증폭기의 입력단(INT)에 기준전압 이상이 공급되는 것을 차단하는 리미터 회로부(500)가 연결되어 있는 것을 특징으로 하는 디지털 오디오 증폭기의 스피커 라인 보호회로.The method of claim 1,
And a limiter circuit unit 500 is connected to the input terminal INT of the digital audio amplifier to block supply of more than a reference voltage.
상기 리미터 회로부(500)는,
기준전압 이상의 전압이 들어오면 직렬로 연결된 분배 저항(R8 및 R9)을 통해 전압을 분배하고, 상기 분배저항 R8 및 R9 사이에 연결된 커패시터(C5)를 통해 DC 성분을 제거하며, 상기 커패시터(C5)에 애노드와 캐소드가 순차적으로 연결된 다이오드(D3)와 상기 다이오드(D3)의 캐소드와 연결되어 그라운드된 커패시터(C4)에 의해 전파 정류하여 DC 신호를 실효치로 변환한 후, 상기 다이오드(D3)의 캐소드에 베이스가 연결된 트랜지스터(Q3)에 바이어스 전압을 공급하여 상기 트랜지스터(Q3)를 온 시킴과 동시에 레이저 다이오드 저항(LDR1)에 동작 전압을 공급하여 출력 전압이 기준 입력전압 이상으로 공급되는 것을 방지하도록 구성되어 있는 것을 특징으로 하는 디지털 오디오 증폭기의 스피커 라인 보호회로.The method according to claim 6,
The limiter circuit unit 500,
When a voltage above the reference voltage comes in, the voltage is distributed through the distribution resistors R8 and R9 connected in series, the DC component is removed through the capacitor C5 connected between the distribution resistors R8 and R9, and the capacitor C5 An anode and a cathode are sequentially connected to the diode D3 and the cathode of the diode D3 and rectified by a grounded capacitor C4 to convert the DC signal into an effective value, and then the cathode of the diode D3. By supplying a bias voltage to the transistor (Q3) connected to the base to turn on the transistor (Q3) and at the same time supplying an operating voltage to the laser diode resistor (LDR1) to prevent the output voltage is supplied above the reference input voltage Speaker line protection circuit of a digital audio amplifier, characterized in that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110036686A KR101216529B1 (en) | 2011-04-20 | 2011-04-20 | Circuit for protecting speaker line of digital audio amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110036686A KR101216529B1 (en) | 2011-04-20 | 2011-04-20 | Circuit for protecting speaker line of digital audio amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120118992A true KR20120118992A (en) | 2012-10-30 |
KR101216529B1 KR101216529B1 (en) | 2012-12-31 |
Family
ID=47286321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110036686A KR101216529B1 (en) | 2011-04-20 | 2011-04-20 | Circuit for protecting speaker line of digital audio amplifier |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101216529B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101469064B1 (en) * | 2014-05-14 | 2014-12-04 | 가락전자 주식회사 | Method and system for analyzing broadcasting line in real time |
KR101658488B1 (en) * | 2015-03-24 | 2016-09-23 | 주식회사 위즈커뮤니케이션즈 | Touch screen stamp and data transfer method using the same |
CN113809996A (en) * | 2021-09-23 | 2021-12-17 | 深圳市鼎芯无限科技有限公司 | Power amplifier bias protection circuit and circuit board using same |
CN113891521A (en) * | 2021-11-05 | 2022-01-04 | 深圳市角度控光智能照明技术有限公司 | PWM chopping dimming redundant circuit and chopping dimming method thereof |
WO2022119306A1 (en) * | 2020-12-01 | 2022-06-09 | 엘지이노텍 주식회사 | Light source driving apparatus |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102046414B1 (en) | 2018-09-21 | 2019-12-02 | 광운대학교 산학협력단 | System including a charging circuit using audio signal of power amplifier and a protection circuit of high frequency speaker |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4801357B2 (en) * | 2005-02-21 | 2011-10-26 | ローム株式会社 | Signal amplification circuit and electronic device using the same |
US7671675B2 (en) | 2007-08-20 | 2010-03-02 | Rohm Co., Ltd. | Output limiting circuit, class D power amplifier and audio equipment |
-
2011
- 2011-04-20 KR KR1020110036686A patent/KR101216529B1/en active IP Right Grant
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101469064B1 (en) * | 2014-05-14 | 2014-12-04 | 가락전자 주식회사 | Method and system for analyzing broadcasting line in real time |
KR101658488B1 (en) * | 2015-03-24 | 2016-09-23 | 주식회사 위즈커뮤니케이션즈 | Touch screen stamp and data transfer method using the same |
WO2022119306A1 (en) * | 2020-12-01 | 2022-06-09 | 엘지이노텍 주식회사 | Light source driving apparatus |
CN113809996A (en) * | 2021-09-23 | 2021-12-17 | 深圳市鼎芯无限科技有限公司 | Power amplifier bias protection circuit and circuit board using same |
CN113809996B (en) * | 2021-09-23 | 2024-01-23 | 深圳市鼎芯无限科技有限公司 | Bias protection circuit of power amplifier and circuit board using same |
CN113891521A (en) * | 2021-11-05 | 2022-01-04 | 深圳市角度控光智能照明技术有限公司 | PWM chopping dimming redundant circuit and chopping dimming method thereof |
CN113891521B (en) * | 2021-11-05 | 2023-09-19 | 深圳市角度控光智能照明技术有限公司 | PWM chopping dimming redundant circuit and chopping dimming method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR101216529B1 (en) | 2012-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101216529B1 (en) | Circuit for protecting speaker line of digital audio amplifier | |
US10199916B2 (en) | Resistor emulation and gate boost | |
US7268621B2 (en) | Digital amplifier | |
US7692488B2 (en) | Output DC offset protection for class D amplifiers | |
US8427804B2 (en) | Power amplifier | |
KR20130062716A (en) | Power amplifier | |
CN109863659A (en) | Short-circuit detecting for half-bridge peak value and holding pre-driver | |
JP4881440B2 (en) | Inverter with improved overcurrent protection circuit, power supply and electronic ballast circuit | |
US7564275B2 (en) | Switching circuit and a method of driving a load | |
KR20090127033A (en) | Inverter circuit | |
US3555358A (en) | Overload protection network for solid state amplifier | |
US7362180B2 (en) | Protection circuit of digital amplifier | |
JP2009268013A (en) | Amplifier for audio | |
US7205843B2 (en) | Protection circuit for power amplifier | |
US20090180223A1 (en) | Low side driver with short to battery protection | |
JP5109243B2 (en) | Short detection circuit | |
JP2007288995A (en) | Device for detecting disconnection from power source and device for protecting electronic apparatus | |
KR101748727B1 (en) | Leakage current detector | |
US20220345125A1 (en) | Circuit arrangement for controlling a plurality of semiconductor switches connected in parallel | |
JP2009219015A (en) | Overcurrent protection circuit, and class-d amplifier | |
JP2004056254A (en) | Power amplifier | |
US20230396245A1 (en) | Overcurrent protection circuit for fast switching semiconductors, and method of protecting fast switching semiconductors from overcurrents | |
JPH11239029A (en) | Pulse width modulation amplifier circuit | |
CN114128116B (en) | Power conversion device, semiconductor switch driving device, and control method | |
KR100993788B1 (en) | Digital audio amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160121 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20181220 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20191220 Year of fee payment: 8 |