KR20120111391A - 발광 다이오드 칩 및 그의 제조 방법 - Google Patents

발광 다이오드 칩 및 그의 제조 방법 Download PDF

Info

Publication number
KR20120111391A
KR20120111391A KR1020110029832A KR20110029832A KR20120111391A KR 20120111391 A KR20120111391 A KR 20120111391A KR 1020110029832 A KR1020110029832 A KR 1020110029832A KR 20110029832 A KR20110029832 A KR 20110029832A KR 20120111391 A KR20120111391 A KR 20120111391A
Authority
KR
South Korea
Prior art keywords
sapphire substrate
light emitting
emitting diode
layer
type semiconductor
Prior art date
Application number
KR1020110029832A
Other languages
English (en)
Inventor
이규호
서대웅
인치현
김창훈
이성현
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020110029832A priority Critical patent/KR20120111391A/ko
Publication of KR20120111391A publication Critical patent/KR20120111391A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083—Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 발광 다이오드 칩 및 그의 제조 방법에 관한 것이다. 본 발명에 의하면, 그 일측 표면 상에는 발광 다이오드를 구비하고, 그 타측 표면에는 요철 패턴을 구비한 사파이어 기판을 포함하며, 상기 요철 패턴은 적어도
Figure pat00030
방향으로 구비된 홈 라인(groove line)의 단면은 대칭 구조로 구비되어 있는 발광 다이오드 칩이 제공된다.

Description

발광 다이오드 칩 및 그의 제조 방법{LIGHT EMITTING DIODE CHIP AND METHOD FOR THE SAME}
본 발명은 발광 다이오드 칩 및 그의 제조 방법에 관한 것이다.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.
상기 발광 다이오드는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때, 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 빛의 형태로 방출된다.
종래의 발광 다이오드 칩은 기판, 예컨대 사파이어 기판 상에 발광 다이오드를 형성하고, 상기 사파이어 기판의 후면을 연마한 후, 상기 사파이어 기판을 개별 칩으로 분리시키는 개별화를 하고, 개별화된 칩을 서브마운트(submount)에 실장하여 플립 칩(Flip chip) 형태의 발광 다이오드 칩을 형성하였다.
이러한 종래의 발광 다이오드 칩은 상기 사파이어 기판을 통해 광이 외부로 방출되나, 광이 추출되는 표면은 단순히 연마가 이루어진 표면 만을 제공하여 광 추출 효율이 나쁘다는 문제점이 있었다.
본 발명의 목적은 광 추출 효율이 높은 발광 다이오드 칩 및 그의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 광 추출 효율을 높이기 위해 기판, 특히 사파이어 기판의 표면에 요철 패턴을 구비한 발광 다이오드 칩 및 그의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 그 일측 표면 상에는 발광 다이오드를 구비하고, 그 타측 표면에는 요철 패턴을 구비한 사파이어 기판을 포함하며, 상기 요철 패턴은 적어도
Figure pat00001
방향으로 구비된 홈 라인(groove line)의 단면은 대칭 구조로 구비되어 있는 발광 다이오드 칩이 제공된다.
상기 발광 다이오드는 상기 사파이어 기판 상에 구비되되, 그 일부의 표면이 노출된 제1형 반도체층; 상기 제1형 반도체층 상에 구비된 활성층; 상기 활성층 상에 구비된 제2형 반도체층; 상기 제1형 반도체층 및 제2형 반도체층 상에 각각 구비된 패드들; 및 상기 패드들 상에 각각 구비된 범프들을 더 포함할 수 있다.
상기 발광 다이오드 칩은 서브마운트를 더 포함하며, 상기 반도체 구조체층을 포함하는 상기 사파이어 기판이 상기 서브마운트 상에 실장되되, 상기 범프들에 의해 지지되어 실장될 수 있다.
상기 요철 패턴은 적어도
Figure pat00002
방향,
Figure pat00003
방향 및
Figure pat00004
방향으로 구비된 홈 라인의 단면은 비대칭 구조로 구비될 수 있다.
상기 사파이어 기판의 타측 표면 중 상기 요철 패턴이 구비되지 않은 표면에는 복수 개의 돌기를 구비할 수 있다.
상기 목적을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 사파이어 기판을 준비하는 단계; 상기 사파이어 기판의 일측 표면 상에 반도체 구조체층, 패드들 및 범프들을 포함하는 발광 다이오드를 형성하는 단계; 상기 사파이어 기판의 타측 표면에 레이저 빔을 이용하여 레이저 홈 라인을 적어도 하나 형성하는 단계; 상기 사파이어 기판의 타측 표면을 황산과 인산의 혼합 용액으로 식각하여 요철 패턴을 형성하는 단계; 및 상기 사파이어 기판을 분할하는 단계를 포함하는 발광 다이오드 칩 제조 방법이 제공된다.
상기 발광 다이오드 칩 제조 방법은 상기 사파이어 기판의 타측 표면에 레이저 홈 라인을 형성하기 이전에, 상기 발광 다이오드들을 보호하는 보호막을 상기 사파이어 기판의 일측 표면 상에 형성하는 단계를 더 포함할 수 있다.
상기 발광 다이오드 칩 제조 방법은 상기 사파이어 기판을 분할한 후, 분할된 상기 사파이어 기판을 상기 범프들을 이용하여 서브마운트 상에 실장하는 단계를 더 포함할 수 있다.
상기 황산과 인산의 혼합 용액은 황산 대 인산의 비가 3:1일 수 있다.
상기 혼합 용액은 250 내지 350℃의 온도일 수 있다.
상기 발광 다이오드 칩 제조 방법은 상기 사파이어 기판의 타측 표면에 레이저 홈 라인을 형성하는 단계 이전에, 상기 사파이어 기판의 타측 표면을 연마하는 단계를 더 포함할 수 있다.
본 발명에 의하면, 광 추출 효율이 높은 발광 다이오드 칩 및 그의 제조 방법을 제공하는 효과가 있다.
또한, 본 발명에 의하면, 광 추출 효율을 높이기 위해 기판, 특히 사파이어 기판의 표면에 요철 패턴을 구비한 발광 다이오드 칩 및 그의 제조 방법을 제공하는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드 칩을 도시한 단면도이다.
도 2는 도 1에 도시된 발광 다이오드 칩의 기판의 타측 표면을 도시한 평면도이다.
도 3은 도 2의 A-A'선을 따라 절취한 단면도이다.
도 4는 도 2의 B-B'선을 따라 절취한 단면도이다.
도 5 내지 도 9는 본 발명의 일 실시 예에 따른 발광 다이오드 칩을 제조하는 방법을 보여주는 단면도들이다.
도 10 내지 도 12는 도 5 내지 도 9를 참조하여 설명하는 발광 다이오드 칩을 제조하는 과정의 SEM 사진들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드 칩을 도시한 단면도이다. 이때, 도 2는 도 1에 도시된 발광 다이오드 칩의 기판의 타측 표면을 도시한 평면도이고, 도 3은 도 2의 A-A'선을 따라 절취한 단면도이고, 도 4는 도 2의 B-B'선을 따라 절취한 단면도이다.
도 1을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드 칩(100)은 발광 다이오드를 구비할 수 있다. 이때, 상기 발광 다이오드는 사파이어 기판(110) 및 상기 사파이어 기판(110)의 일측 표면 상에 구비된 반도체 구조체층(120)을 포함할 수 있다. 또한, 상기 발광 다이오드는 패시베이션층(130), 패드들(140) 및 범프들(150)을 더 포함할 수 있다. 이때, 상기 반도체 구조체층(120) 상에 상기 패시베이션층(130), 패드들(140) 및 범프들(150)이 순차적으로 구비될 수 있다. 상기 발광 다이오드 칩(100)은 서브마운트(160)를 더 포함할 수 있으며, 상기 발광 다이오드는 상기 서브마운트(160) 상에 실장되어 구비될 수 있다.
상기 사파이어 기판(110)은 그 타측 표면에 요철 패턴(112) 및 복수 개의 돌기(114)를 구비할 수 있다.
상기 요철 패턴(112)은 도 2 내지 도 4에 도시된 바와 같이 상기 사파이어 기판(110)의 타측 표면에 구비된 여러 개의 홈 라인(groove line)으로 이루어질 수 있고, 상기 요철 패턴(112)의 홈 라인들은 그 홈 라인이 형성되는 상기 사파이어 기판(110)의 방향에 따라 다른 형태의 단면을 가질 수 있다. 이때, 도 3은 상기 사파이어 기판(110)의
Figure pat00005
방향에 수직하는 면을 보여주는 단면도이고, 도 4는 상기 사파이어 기판(110)의
Figure pat00006
방향에 수직하는 면을 보여주는 단면도이다.
즉, 도 2 및 도 3을 참조하여 설명하면, 상기 요철 패턴(112)의 홈 라인이 상기 사파이어 기판(110)의
Figure pat00007
방향을 따라 형성되어 있는 경우, 상기 요철 패턴(112)의 홈 라인은 대략 V자 형태이며, 상기 요철 패턴(112)의 홈 라인에서 가장 깊이 식각된 부분을 기준으로 양측의 식각면(112a, 112b)이 서로 대칭적인 형태를 이루고 있을 수 있다.
또한, 도 2 및 도 4를 참조하여 설명하면, 상기 요철 패턴(112)의 홈 라인이 상기 사파이어 기판(110)의
Figure pat00008
방향을 따라 형성되어 있는 경우, 상기 요철 패턴(112)의 홈 라인은 대략 V자 형태이기는 하나, 상기 요철 패턴(112)의 홈 라인에서 가장 깊이 식각된 부분을 기준으로 양측의 식각면(112c,112d)이 서로 비대칭인 형태로 이루고 있을 수 있다. 즉, 양측의 식각면(112c, 112d) 중 어느 한쪽의 식각면(112c)은 도 4에 도시된 바와 같이 기울기가 다른 두 개의 식각 경사면(112c1, 112c2)을 가지도록 형성될 수 있다. 이때, 상기 식각 경사면(112c1, 112c2)들 중 어느 하나의 식각 경사면은 다른 식각 경사면에 비해 그 기울기가 더 클 수 있다.
한편, 도들에서는 도시하고 있지 않지만, 상기 사파이어 기판(110)의
Figure pat00009
방향뿐만 아니라
Figure pat00010
방향 및
Figure pat00011
방향으로 상기 요철 패턴(112)의 홈 라인들이 형성되어 있는 경우, 상기
Figure pat00012
방향 및
Figure pat00013
방향으로 형성된 상기 요철 패턴(112)의 홈 라인들의 형태는 상기 사파이어 기판(110)의
Figure pat00014
방향으로 형성된 요철 패턴(112)의 홈 라인들과 동일한 형태로 구비될 수 있다.
상기 돌기(114)들은 도 2 내지 도 4에 도시된 바와 같이 상기 요철 패턴(112)이 형성되지 않은 상기 사파이어 기판(110)의 타측 표면의 일정 위치에 구비될 수 있다. 이때 상기 돌기(114)들의 위치는 상기 사파이어 기판(110)의 타측 표면에 불규칙하게 구비될 수 있다. 상기 돌기(114)들 각각은 원뿔, 삼각뿔, 사각뿔, 오각뿔 및 육각뿔을 포함하는 다각뿔 형태로 구비될 수 있다.
그러므로 본 발명의 일 실시 예에 따른 발광 다이오드 칩(100)은 상기 사파이어 기판(110)의 일측 표면 상에 구비된 발광 다이오드의 반도체 구조체층(120)에서 광이 발광하여 상기 사파이어 기판(110)의 타측 표면 방향으로 추출하는 형태로 구비되는 경우, 상기 요철 패턴(112) 및 돌기(114)들은 상기 사파이어 기판(110)의 타측 표면 방향으로 추출되는 광의 광 추출 효율을 높이는 역할을 한다. 즉, 상기 반도체 구조체층(120), 정확하게는 활성층(124)에서 발광된 광이 상기 사파이어 기판(110)의 타측 표면 방향으로 추출할 때, 상기 광의 진행 경로에 따라 상기 광이 상기 사파이어 기판(110)의 타측 표면에서 전반사를 일으켜 광이 추출하지 못하는 현상이 발생 될 수 있는데, 상기 요철 패턴(112) 및 돌기(114)들은 상기 사파이어 기판(110)의 타측 표면에서 발생되는 전반사를 감소시켜 상기 광이 사파이어 기판(110)의 타측 표면으로 추출될 확률을 높여 발광 다이오드 칩(100)의 광 추출 효율을 높이는 역할을 한다.
상기 반도체 구조체층(120)은 상기 사파이어 기판(110)의 일측 표면 상에 구비될 수 있다.
상기 반도체 구조체층(120)은 제1형 반도체층(122), 활성층(124) 및 제2형 반도체층(126)을 포함할 수 있으며, 상기 사파이어 기판(110)과 제1형 반도체층(122) 사이에 버퍼층(미도시)을 구비할 수 있다.
상기 버퍼층(미도시)은 상기 사파이어 기판(110)과 제1형 반도체층(122) 사이의 격자 부정합을 완화하기 위해 구비될 수 있다. 또한, 상기 버퍼층(미도시)은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우, 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다.
상기 제1형 반도체층(122)은 상기 사파이어 기판(110) 상에 구비될 수 있으며, 도 1에 도시된 바와 같이 그 일부가 노출된 형태로 구비될 수 있는데, 이는 상기 활성층(124) 및 제2형 반도체층(126)의 일부를 메사 식각하여 노출될 수 있다. 상기 메사 식각 시 상기 제1형 반도체층(122)의 일부도 식각될 수 있다.
상기 제1형 반도체층(122)은 제1형 불순물, 예컨대 N형 불순물이 도핑된 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있고, 상기 제1형 반도체층(122)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제1형 반도체층(122)은 초격자층을 포함할 수 있다.
상기 활성층(124)은 상기 제1형 반도체층(122) 상에 구비될 수 있으며, 상기 활성층(124)은 단일층 또는 복수층으로 이루어질 수 있다. 또한, 상기 활성층(124)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.
상기 제2형 반도체층(126)은 상기 활성층(124) 상에 구비될 수 있으며, 상기 제2형 반도체층(126)은 제2형 불순물, 예컨대, P형 불순물이 도핑된 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있고, 상기 제2형 반도체층(126)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제2형 반도체층(126)은 초격자층을 포함할 수 있다.
또한, 상기 반도체 구조체층(120)은 상기 활성층(124)과 제2형 반도체층(126) 사이에 블로킹층(미도시)을 포함할 수 있다. 상기 블로킹층(미도시)은 전자와 정공의 재결합 효율을 높이기 위해 구비될 수 있으며, 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 블로킹층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, 예컨대, AlGaN을 포함하여 이루어질 수 있다.
상기 패시베이션층(130)은 상기 반도체 구조체층(120)을 구비한 사파이어 기판(110) 상에 구비될 수 있다. 상기 패시베이션층(130)은 그 하부의 상기 반도체 구조체층(120)을 외부 환경으로부터 보호하는 역할을 하며, 실리콘 산화막을 포함하는 절연막으로 이루어질 수 있다.
상기 패시베이션층(130)은 메사 식각으로 노출된 상기 제1형 반도체층(122) 표면의 일부를 노출시키는 제1개구부(132) 및 상기 제2형 반도체층(126) 표면의 일부를 노출시키는 제2개구부(134)를 구비할 수 있다.
상기 패드들(140)은 제1패드(142) 및 제2패드(144)를 포함할 수 있다. 상기 제1패드(142)는 상기 제1개구부(132)를 통해 노출된 상기 제1형 반도체층(122)과 접촉하여 구비될 수 있다. 상기 제2패드(144)는 상기 제2개구부(134)를 통해 노출된 상기 제2형 반도체층(126)과 접촉하여 구비될 수 있다. 이때, 상기 패시베이션층(130)이 구비되지 않은 경우에는 상기 제1패드(142) 및 제2패드(144)는 각각 상기 제1형 반도체층(122) 및 제2형 반도체층(126)의 일정 위치에 상기 반도체층들과 접촉하여 구비될 수 있다.
이때, 도에서는 도시하고 있지 않지만, 상기 제2형 반도체층(126)은 그 상부가 제2형 불순물이 고농도로 도핑된 고농도 도핑 제2형 반도체층(미도시)을 포함할 수 있고, 상기 제2형 반도체층(126)과 상기 제2패드(144) 사이에는 오믹 콘택을 위한 콘택층(미도시)을 더 포함할 수도 있다.
상기 패드들(140)은 Ni, Cr, Ti, Al, Ag 또는 Au 등을 포함하여 이루어질 수 있다. 상기 콘택층(미도시)은 ITO, ZnO 또는 IZO 등과 같은 TCO와 Ni/Au 등과 같은 콘택 물질을 포함하여 이루어질 수 있다.
상기 범프들(150)은 제1범프(152) 및 제2범프(154)를 포함할 수 있다. 상기 제1범프(152)는 상기 제1패드(142) 상에 구비될 수 있고, 상기 제2범프(154)는 상기 제2패드(144) 상에 구비될 수 있다. 상기 범프들(150)은 Au를 포함하여 이루어질 수 있다. 한편, 상기 범프들(150)은 스터드 펌프(Stud Bump)로 형성될 수도 있고, 상기 범프들(150)을 이루는 물질을 증착 또는 코팅한 후 식각하여 형성할 수도 있다. 이때, 도에서는 도시하고 있지 않지만 이후 설명하는 바와 같이 상기 사파이어 기판(110) 상에 구비된 구조들, 예컨대, 반도체 구조체층(120), 패시베이션층(130), 패드들(140) 및 범프들(150)을 덮어 보호하는 보호막을 더 포함할 수 있다. 이때, 상기 보호막은 상기 적어도 상기 범프들(150) 즉, 제1범프(152) 및 제2범프(154)의 일부분 또는 끝단부의 표면만은 노출시키는 형태로 구비될 수 있다.
상기 서브마운트(160)는 그 일측 표면 상에 제1전극(162) 및 제2전극(164)을 포함할 수 있다. 상기 발광 다이오드 칩(100)은 상기 범프들(150)을 구비한 반도체 구조체층(120)을 구비한 상기 사파이어 기판(110)이 상기 서브마운트(160) 상에 실장되어 구비될 수 있다. 이때, 상기 제1범프(152)는 상기 제1전극(162)에 실장되고, 상기 제2범프(154)는 상기 제2전극(164)에 실장되어 상기 사파이어 기판(110)은 상기 범프들(150)에 의해 지지되어 실장될 수 있다.
도 5 내지 도 9는 본 발명의 일 실시 예에 따른 발광 다이오드 칩을 제조하는 방법을 보여주는 단면도들이다. 이때, 도 10 내지 도 12는 도 5 내지 도 9를 참조하여 설명하는 발광 다이오드 칩을 제조하는 과정에서 사파이어 기판의 단면을 보여주는 SEM 사진들이다.
도 5를 참조하여 설명하면, 우선 사파이어 기판(110)을 준비한다. 이어서, 상기 사파이어 기판(110)의 일측 표면 상에 제1형 반도체층(122), 활성층(124) 및 제2형 반도체층(126)을 포함하는 복수의 반도체층을 형성한다.
이때, 상기 사파이어 기판(110)과 제1형 반도체층(122) 사이에 버퍼층(미도시), 상기 활성층(124)과 제2형 반도체층(126) 사이에 블로킹층(미도시) 및 상기 제2형 반도체층(126) 상에 고농도 도핑 제2형 반도체층(미도시)을 형성하는 공정을 더 진행할 수 있다.
상기 반도체층들은 에피텍셜 성장으로 형성할 수도 있고, 화학적 기상 증착법 또는 물리적 기상 증착법 등 다양한 형성 방법으로 상기 기판(110) 상에 형성할 수 있다.
도 6을 참조하여 설명하면, 상기 사파이어 기판(110) 상에 형성된 상기 반도체층들을 식각하여 제1형 반도체층(122), 활성층(124) 및 제2형 반도체층(126)을 포함하는 반도체 구조체층(120)을 형성할 수 있다. 이때, 상기 반도체 구조체층(120)을 형성하는 식각 공정은 상기 반도체층들의 일부, 즉, 적어도 상기 제2형 반도체층(126) 및 활성층(124)을 식각하여 상기 제1형 반도체층(122)의 일부를 노출시키는 메사 식각 공정과 상기 제2형 반도체층(126), 활성층(124) 및 제1형 반도체층(122)을 포함하는 반도체층들을 식각하여 분리하는 반도체층 분리 식각 공정을 포함할 수 있다.
이어서, 상기 반도체 구조체층(120)이 형성된 사파이어 기판(110) 상에 패시베이션층(130)을 형성할 수 있다. 이때, 상기 패시베이션층(130)은 상기 사파이어 기판(110) 상에 상기 반도체 구조체층(120)을 외부 환경으로부터 보호할 수 있는 절연 물질 또는 보호 물질을 형성한 후, 상기 제1형 반도체층(122)의 일부를 노출하는 제1개구부(132) 및 상기 제2형 반도체층(126)의 일부를 노출하는 제2개구부(134)를 형성함으로써 형성할 수 있다.
이어서, 상기 반도체 구조체층(120)의 상기 제1형 반도체층(122) 및 제2형 반도체층(126) 상에 각각 형성된 제1패드(142) 및 제2패드(144)를 포함하는 패드들(140) 및 상기 제1패드(142) 및 제2패드(144) 상에 각각 형성된 제1범프(152) 및 제2범프(154)를 포함하는 범프들(150)을 형성할 수 있다.
이어서, 상기 반도체 구조체층(120), 패드들(140) 및 범프들(150)이 형성된 상기 사파이어 기판(110) 상에 하부 구조들을 보호하는 보호막(170)을 형성한다.
상기 보호막(170)은 이후 상기 사파이어 기판(110)을 습식 식각하는 습식 식각 공정에서 이용되는 식각 용액에 식각되지 않는 물질로 형성하는 것이 바람직하다. 한편, 이후 상기 사파이어 기판(110)의 타측 표면을 습식 식각할 때, 습식 식각 용액으로부터 상기 사파이어 기판(110)의 일측 표면 상에 형성된 구조물이 보호할 수 있으면, 상기 보호막(170)은 생략될 수 있다.
도 7을 참조하여 설명하면, 상기 사파이어 기판(110)의 일측 표면 상에 반도체 구조체층(120), 패드들(140) 및 범프들(150)을 형성한 후, 상기 사파이어 기판(110)의 타측 표면에 레이저 빔을 이용하여 레이저 홈 라인(116)을 형성한다.
상기 레이저 홈 라인(116)은 도 10에 도시된 바와 같이 그 단면이 깊이에 비해 폭이 좁은 V형 홈으로 형성될 수 있다. 이때, 상기 레이저 홈 라인(116)은 다양한 방향으로 형성될 수 있다. 예컨대, 상기 레이저 홈 라인(116)은
Figure pat00015
방향,
Figure pat00016
방향,
Figure pat00017
방향 및
Figure pat00018
방향으로 형성할 수 있다. 상기 레이저 홈 라인(116)의 형성 방향은 이후 공정에서 형성되는 요철 패턴(112)의 형상에 영향을 주므로 적절히 선택한다.
이때, 상기 레이저 홈 라인(116)을 형성하기 이전에 상기 사파이어 기판(110)의 타측 표면을 연마하여 상기 사파이어 기판(110)의 두께를 얇게 할 수도 있고, 상기 사파이어 기판(110)의 타측 표면을 거칠기를 낮추는 평탄화 공정을 진행할 수 있다. 상기 연마 또는 평탄화 공정은 CMP(Chemical Mechanical Polishing) 공정으로 이루어질 수 있다. 상기 사파이어 기판(110)의 타측 표면을 연마하는 공정은 생략될 수도 있다.
도 8을 참조하여 설명하면, 상기 레이저 홈 라인(116)이 형성된 상기 사파이어 기판(110)의 타측 표면을 황산과 인산이 혼합된 혼합 용액으로 식각하여 상기 요철 패턴(112)을 형성한다. 이때, 상기 혼합 용액은 황산 대 인산이 3 대 1로 혼합된 용액일 수 있다. 또한, 상기 혼합 용액은 250 내지 350℃의 온도, 바람직하게는 대략 300℃의 온도로 가열된 상태로 상기 사파이어 기판(110)의 타측 표면을 식각하는데 이용될 수 있다.
이때, 상기 요철 패턴(112)은 상기 레이저 홈 라인(116)의 형성 방향에 따라 그 단면 형상이 달라질 수 있다. 즉, 상기 레이저 홈 라인(116)이 상기 사파이어 기판(110)의
Figure pat00019
방향을 따라 형성되어 있는 경우, 상기 요철 패턴(112)의 홈 라인은 대략 V자 형태이며, 상기 요철 패턴(112)의 홈 라인에서 가장 깊이 식각된 부분을 기준으로 양측의 식각면(112a, 112b)이 서로 대칭적인 형태를 이루고 있을 수 있다(도 2, 도 3 및 도 11 참조).
또한, 상기 레이저 홈 라인(116)이 상기 사파이어 기판(110)의
Figure pat00020
방향을 따라 형성되어 있는 경우, 상기 요철 패턴(112)의 홈 라인은 대략 V자 형태이기는 하나, 상기 요철 패턴(112)의 홈 라인에서 가장 깊이 식각된 부분을 기준으로 양측의 식각면(112c,112d)이 서로 비대칭인 형태로 이루고 있을 수 있다(도 2, 도 4 도 12 참조). 즉, 양측의 식각면(112c, 112d) 중 어느 한쪽의 식각면(112c)은 기울기가 다른 두 개의 식각 경사면(112c1, 112c2)을 가지도록 형성될 수 있다. 또한, 상기 레이저 홈 라인(116)이 상기 사파이어 기판(110)의
Figure pat00021
방향 및
Figure pat00022
방향으로 형성되어 있는 경우, 상기
Figure pat00023
방향 및
Figure pat00024
방향으로 형성된 상기 요철 패턴(112)의 홈 라인들의 형태는 상기 사파이어 기판(110)의
Figure pat00025
방향으로 형성된 요철 패턴(112)의 홈 라인들과 동일한 형태로 구비될 수 있다.
한편, 상기 레이저 홈 라인(160)이 형성되지 않은 상기 사파이어 기판(110)의 타측 표면에는 불규칙하게 복수 개의 돌기(114)가 형성된다. 상기 돌기(114)들은 상기 사파이어 기판(110)의 타측 표면이 상기 황산과 인산이 혼합된 혼합 용액에 노출되므로써 형성될 수 있다. 상기 돌기(114)들은 원뿔, 삼각뿔, 사각뿔, 오각뿔 및 육각뿔을 포함하는 다각뿔 형태로 형성될 수 있다.
상기 보호막(170)은 상기 사파이어 기판(110)의 타측 표면에 상기 요철 패턴(112) 및 돌기(114)들을 형성한 후 제거될 수 있다. 또한, 도에서는 도시하고 있지 않지만, 상기 보호막(170)을 완전히 제거하지 않고, 상기 범프들(150)만이 노출되도록 상기 보호막(170)의 일부를 평탄화 공정 등을 실시한 후 다음 공정을 진행할 수 있다.
도 9를 참조하여 설명하면, 우선, 상기 사파이어 기판(110)과는 별개로 서브마운트(160)를 준비한다. 이때, 상기 서브마운트(160)는 그 일측 표면 상에 제1전극(162) 및 제2전극(164)을 구비할 수 있다.
그리고, 그 일측 표면 상에는 상기 반도체 구조체층(120), 패드들(140) 및 범프들(150)이 형성되고, 그 타측 표면 상에는 상기 요철 패턴(112) 및 돌기(114)들이 형성된 상기 사파이어 기판(110)을 분할하여 개별화하고, 분할된 상기 사파이어 기판(110)의 상기 제1범프(152) 및 제2범프(154)가 상기 제1전극(162) 및 제2전극(164)에 각각 위치하도록 상기 사파이어 기판(110)과 서브마운트(160)를 서로 대향되도록 위치시킨 후, 상기 제1범프(152) 및 제2범프(154)가 상기 제1전극(162) 및 제2전극(164)에 각각 연결되도록 실장하여 발광 다이오드 칩(100)을 형성한다.
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
110 : 사파이어 기판 120 : 반도체 구조체층
130 : 패시베이션층 140 : 패드들
150 : 범프들 160 : 서브마운트

Claims (11)

  1. 그 일측 표면 상에는 발광 다이오드를 구비하고, 그 타측 표면에는 요철 패턴을 구비한 사파이어 기판을 포함하며,
    상기 요철 패턴은 적어도
    Figure pat00026
    방향으로 구비된 홈 라인(groove line)의 단면은 대칭 구조로 구비되어 있는 발광 다이오드 칩.
  2. 청구항 1에 있어서, 상기 발광 다이오드는
    상기 사파이어 기판 상에 구비되되, 그 일부의 표면이 노출된 제1형 반도체층;
    상기 제1형 반도체층 상에 구비된 활성층;
    상기 활성층 상에 구비된 제2형 반도체층;
    상기 제1형 반도체층 및 제2형 반도체층 상에 각각 구비된 패드들; 및
    상기 패드들 상에 각각 구비된 범프들을 더 포함하는 발광 다이오드 칩.
  3. 청구항 2에 있어서, 상기 발광 다이오드 칩은 서브마운트를 더 포함하며, 상기 반도체 구조체층을 포함하는 상기 사파이어 기판이 상기 서브마운트 상에 실장되되, 상기 범프들에 의해 지지되어 실장된 발광 다이오드 칩.
  4. 청구항 1에 있어서, 상기 요철 패턴은 적어도
    Figure pat00027
    방향,
    Figure pat00028
    방향 및
    Figure pat00029
    방향으로 구비된 홈 라인의 단면은 비대칭 구조로 구비되어 있는 발광 다이오드 칩.
  5. 청구항 1에 있어서, 상기 사파이어 기판의 타측 표면 중 상기 요철 패턴이 구비되지 않은 표면에는 복수 개의 돌기를 구비하는 발광 다이오드 칩.
  6. 사파이어 기판을 준비하는 단계;
    상기 사파이어 기판의 일측 표면 상에 반도체 구조체층, 패드들 및 범프들을 포함하는 발광 다이오드를 형성하는 단계;
    상기 사파이어 기판의 타측 표면에 레이저 빔을 이용하여 레이저 홈 라인을 적어도 하나 형성하는 단계;
    상기 사파이어 기판의 타측 표면을 황산과 인산의 혼합 용액으로 식각하여 요철 패턴을 형성하는 단계; 및
    상기 사파이어 기판을 분할하는 단계를 포함하는 발광 다이오드 칩 제조 방법.
  7. 청구항 6에 있어서, 상기 사파이어 기판의 타측 표면에 레이저 홈 라인을 형성하기 이전에,
    상기 발광 다이오드들을 보호하는 보호막을 상기 사파이어 기판의 일측 표면 상에 형성하는 단계를 더 포함하는 발광 다이오드 칩 제조 방법.
  8. 청구항 6에 있어서, 상기 발광 다이오드 칩 제조 방법은 상기 사파이어 기판을 분할한 후,
    분할된 상기 사파이어 기판을 상기 범프들을 이용하여 서브마운트 상에 실장하는 단계를 더 포함하는 발광 다이오드 칩 제조 방법.
  9. 청구항 6에 있어서, 상기 황산과 인산의 혼합 용액은 황산 대 인산의 비가 3:1인 발광 다이오드 칩 제조 방법.
  10. 청구항 9에 있어서, 상기 혼합 용액은 250 내지 350℃의 온도인 발광 다이오드 칩 제조 방법.
  11. 청구항 6에 있어서, 상기 사파이어 기판의 타측 표면에 레이저 홈 라인을 형성하는 단계 이전에,
    상기 사파이어 기판의 타측 표면을 연마하는 단계를 더 포함하는 발광 다이오드 칩 제조 방법.
KR1020110029832A 2011-03-31 2011-03-31 발광 다이오드 칩 및 그의 제조 방법 KR20120111391A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110029832A KR20120111391A (ko) 2011-03-31 2011-03-31 발광 다이오드 칩 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110029832A KR20120111391A (ko) 2011-03-31 2011-03-31 발광 다이오드 칩 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120111391A true KR20120111391A (ko) 2012-10-10

Family

ID=47282095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110029832A KR20120111391A (ko) 2011-03-31 2011-03-31 발광 다이오드 칩 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR20120111391A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140058969A (ko) * 2012-11-07 2014-05-15 한국전자통신연구원 발광 다이오드 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140058969A (ko) * 2012-11-07 2014-05-15 한국전자통신연구원 발광 다이오드 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR101894045B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
US10756237B2 (en) Light emitting diode and light emitting diode package
KR20130104612A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR101658838B1 (ko) 발광 소자 및 그 제조방법
EP3149781A1 (en) Light-emitting device with patterned substrate
KR102255305B1 (ko) 수직형 반도체 발광소자 및 그 제조 방법
US20130334560A1 (en) Light emitting diode chip
TWI443856B (zh) 半導體晶片及製造半導體晶片之方法
EP2858129B1 (en) Semiconductor light emitting device
JP5646545B2 (ja) 半導体発光素子及びその製造方法
KR20140065105A (ko) 고효율 발광 다이오드
KR20120111391A (ko) 발광 다이오드 칩 및 그의 제조 방법
KR20230150869A (ko) 광전자 반도체 구성요소, 및 적어도 하나의 광전자 반도체 구성요소를 생산하기 위한 방법
KR20120090493A (ko) 발광 다이오드 어셈블리 및 그의 제조 방법
TWI447950B (zh) 發光二極體與其形成方法
KR20130094483A (ko) 발광 다이오드 칩 및 그의 제조 방법
KR102001663B1 (ko) 발광 다이오드 패키지
KR20130142581A (ko) 개선된 광 추출 효율을 갖는 발광 소자 및 그것을 제조하는 방법
KR102217128B1 (ko) 발광 다이오드 및 그 제조 방법
KR20140035574A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR20150037215A (ko) 넓은 지향각을 갖는 발광 소자 및 그 제조 방법
US20130320358A1 (en) Semiconductor device and a method of manufacturing the same
JP5951732B2 (ja) 半導体発光素子
TWI523270B (zh) Electrode - free light - emitting diode and its manufacturing method
KR20130095527A (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination