KR20120101900A - Organic thin film transistor manufacturing method of organic thin film transistor, otft manufactured by the method, display element manufactured by the otft, and display device manufactured by the display element - Google Patents
Organic thin film transistor manufacturing method of organic thin film transistor, otft manufactured by the method, display element manufactured by the otft, and display device manufactured by the display element Download PDFInfo
- Publication number
- KR20120101900A KR20120101900A KR1020110020005A KR20110020005A KR20120101900A KR 20120101900 A KR20120101900 A KR 20120101900A KR 1020110020005 A KR1020110020005 A KR 1020110020005A KR 20110020005 A KR20110020005 A KR 20110020005A KR 20120101900 A KR20120101900 A KR 20120101900A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- thin film
- source electrode
- film transistor
- drain electrode
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
Abstract
Description
본 발명은 유기 박막 트랜지스터 제조 기술에 관한 것으로, 더욱 상세하게는 소스 전극과 드레인 전극의 표면 특성을 각각 다르게 형성하여 유기 반도체층과 상기 전극들 사이의 접촉 저항을 줄임과 아울러 유기 반도체층을 결정 성장을 제조의 의도에 따라 형성될 수 있도록 지원하여 소자 특성을 개선할 수 있는 유기 박막 트랜지스터 제조 방법, 이에 의해 제조된 박막 트랜지스터, 이를 포함하는 표시 소자 및 표시 소자로 형성된 표시용 전자기기에 에 관한 것이다.The present invention relates to a technology for manufacturing an organic thin film transistor, and more particularly, the surface characteristics of the source electrode and the drain electrode are differently formed, thereby reducing contact resistance between the organic semiconductor layer and the electrodes and growing the organic semiconductor layer. The present invention relates to a method for manufacturing an organic thin film transistor capable of improving the device characteristics by supporting the formation thereof according to the intention of manufacturing, a thin film transistor manufactured by the same, a display device including the same, and a display electronic device formed of the display device. .
집적회로 및 액정 표시소자 등과 같은 전자장치에 있어, 그 집적도의 증가 및 소자의 소형화에 따라 기판 상에 형성해야 할 전극 형성 패턴이 점점 미세화되어가고 있다. 이러한 기판 상에 전극의 미세패턴을 형성하기 위해, 섀도우 마스크(shadow mask), 포토리소그래피(photolithography)나 잉크-젯 프린팅(ink-jet printing) 방법을 이용하고 있다. 상술한 바와 같이 유리 기판상의 박막 트랜지스터(이하 "TFT"라고도 함)에 의해 구성되는 소위 액티브 매트릭스 구동 방식의 액정 표시 패널은 주로 반도체 집적회로의 제조 기술과 마찬가지로 포토 마스크(photo mask)를 사용하는 노광 공정에 의하여 다양한 박막을 패터닝함으로써 제조되어 왔다. 즉 한 장의 마더(mother) 유리 기판으로부터 복수의 액정 표시 패널을 얻는 대량생산을 효율 좋게 실시하는 생산기술이 채용되어 왔다. 그리고 디스플레이 패널을 제조하기 위하여 사용되는 마더 유리 기판의 사이즈는 점진적으로 대형화되어 왔다. 이에 따라 한 장의 기판으로부터 다수의 표시 패널을 얻을 수 있도록 생산기술이 진보해 왔다.In electronic devices such as integrated circuits and liquid crystal display devices, an electrode formation pattern to be formed on a substrate is becoming more and more miniaturized due to the increase in the degree of integration thereof and the miniaturization of the device. In order to form a fine pattern of an electrode on such a substrate, a shadow mask, photolithography or ink-jet printing is used. As described above, a so-called active matrix drive type liquid crystal display panel constituted by a thin film transistor (hereinafter also referred to as "TFT") on a glass substrate is mainly exposed to light using a photo mask, similar to the manufacturing technology of a semiconductor integrated circuit. It has been produced by patterning a variety of thin films by the process. That is, the production technology which efficiently performs the mass production which obtains several liquid crystal display panels from one mother glass substrate, has been employ | adopted. And the size of the mother glass substrate used for manufacturing a display panel has gradually enlarged. As a result, production techniques have been advanced to obtain a plurality of display panels from a single substrate.
한편 유리 기판 또는 표시 패널의 사이즈가 작은 경우에는 노광 장치에 의해 비교적 간편하게 패터닝 처리하는 것이 가능했지만, 기판 사이즈가 대형화함에 따라 1회의 노광 처리로 표시 패널의 전면을 동시에 처리하는 것이 불가능하게 되었다. 이러한 문제점을 해결하기 위하여 포토레지스트가 도포된 영역을 복수의 블록으로 분할하고 각 블록 단위로 노광 처리를 차례차례 반복해서 기판 전체 표면에 실시하는 방법들이 개발되었다. 그러나 이러한 방법 또한 공정의 복잡성이 높아지는 등의 문제를 안고 있어 잉크젯 방법을 이용하여 기판 제조 방법이 제안되고 있다. 즉 액체방울 토출 기술은 텍스트와 이미지를 프린트하는 용도로 사용되어 왔지만, 반도체 분야에서는 상술한 문제점을 해결하는데 적용되었다. 예를 들면, 액체방울을 소정의 영역 상에 토출하는 방법, 즉 잉크젯 방법에 의한 도전막 배선 등의 막 패턴의 형성 방법으로 개발되었다. 상술한 다양한 방식으로 형성된 박막 트랜지스터는 세 전극, 절연층 및 반도체층을 포함한다. 소자를 구성하는 전극층, 절연층, 반도체층 형성법에는 인쇄법 등의 습식(wet) 프로세스와 진공 증착이나 스퍼터링 등의 드라이 프로세스가 있지만, 저비용화을 고려할 경우 습식 프로세스가 적용될 수 있다.On the other hand, when the size of a glass substrate or a display panel was small, it was possible to patterning process relatively simply by the exposure apparatus, but it became impossible to simultaneously process the whole surface of a display panel by one exposure process as board | substrate size enlarged. In order to solve this problem, methods have been developed in which a photoresist-coated region is divided into a plurality of blocks, and the exposure process is repeatedly performed on a block-by-block basis for the entire surface of the substrate. However, such a method also has problems such as increasing the complexity of the process, has been proposed a substrate manufacturing method using the inkjet method. In other words, the droplet ejection technique has been used for printing text and images, but has been applied in the semiconductor field to solve the above problems. For example, it has been developed by a method of discharging a droplet onto a predetermined region, that is, a method of forming a film pattern such as conductive film wiring by the inkjet method. The thin film transistor formed in the above-described various manners includes three electrodes, an insulating layer and a semiconductor layer. The electrode layer, the insulating layer, and the semiconductor layer forming method of the device include a wet process such as a printing method and a dry process such as vacuum deposition or sputtering. However, a wet process may be applied in consideration of cost reduction.
한편 종래에는 유기 박막 트랜지스터의 성능을 향상시키기 위한 방법으로서 채널 형성 영역을 구성하는 유기 반도체층의 결정성 향상을 목적으로 하여, 게이트 절연층의 표면을 실란 커플링제로 대표되는 표면 처리제로 처리하고, 그 위에 유기 반도체 재료를 사용하여 채널 영역을 형성하는 방안이 제안된 바 있다. 그러나 종래의 방법은 기재 표면을 실란 커플링제로 간극 없이 완전하게 덮는 이상적인 표면 처리에 따라 절연막 표면의 발액성을 높이는 결과를 초래하는 문제점이 있었다. 이에 따라 전극 형성 과정과 유기 반도체층 형성 과정에서 박막 트랜지스터의 전기적 특성을 개선할 수 있는 새로운 방안의 대두가 요구되고 있는 실정이다.On the other hand, conventionally, the surface of the gate insulating layer is treated with a surface treatment agent represented by a silane coupling agent for the purpose of improving the crystallinity of the organic semiconductor layer constituting the channel formation region as a method for improving the performance of the organic thin film transistor, A method of forming a channel region using an organic semiconductor material has been proposed thereon. However, the conventional method has a problem of increasing the liquid repellency of the insulating film surface by the ideal surface treatment to completely cover the substrate surface with a silane coupling agent without gaps. Accordingly, there is a need for a new method for improving the electrical characteristics of the thin film transistor in the electrode formation process and the organic semiconductor layer formation process.
따라서 상기와 같은 문제를 해결하기 위하여 본 발명은 소스 전극과 드레인 전극의 표면 특성을 상호 비대칭적으로 형성함으로써 유기 반도체층 형성 시 결정 방향성을 보다 개선할 수 있도록 지원하는 유기 박막 트랜지스터 제조 방법, 이에 의해 제조된 박막 트랜지스터, 이를 포함하는 표시 소자 및 표시 소자로 형성된 표시용 전자기기를 제공함에 있다. Therefore, in order to solve the above problems, the present invention provides a method of manufacturing an organic thin film transistor that supports the improvement of crystal orientation when forming an organic semiconductor layer by forming asymmetrical surface characteristics of the source electrode and the drain electrode, thereby The present invention provides a manufactured thin film transistor, a display device including the same, and a display electronic device formed of the display device.
상술한 목적을 달성하기 위하여, 본 발명은 기판 상에 게이트 전극을 형성하는 과정, 상기 게이트 전극 상에 게이트 절연막을 형성하는 과정, 상기 게이트 절연막 상에 채널로 구성되는 일정 간격을 두고 대면되어 배치되는 소스 전극 및 드레인 전극을 형성하는 과정, 상기 소스 전극 및 드레인 전극의 표면 특성을 비대칭적으로 형성하는 표면 특성 처리 과정, 상기 비대칭 표면 특성을 가지는 소스 전극 및 드레인 전극 상에 유기 반도체층을 형성하는 과정을 포함하는 유기 박막 트랜지스터 제조 방법의 구성을 개시한다.In order to achieve the above object, the present invention is a process of forming a gate electrode on a substrate, a process of forming a gate insulating film on the gate electrode, disposed face to face at a predetermined interval consisting of a channel on the gate insulating film Forming a source electrode and a drain electrode, forming a surface property of the source electrode and the drain electrode asymmetrically, forming a organic semiconductor layer on the source electrode and the drain electrode having the asymmetric surface property Disclosed is a configuration of an organic thin film transistor manufacturing method comprising a.
여기서 상기 표면 특성 처리 과정은 상기 소스 전극 및 드레인 전극 중 적어도 하나의 표면에 표면 특성을 다르게 구성하는 특성층을 형성하는 과정이며, 상기 특성층을 형성하는 과정은 상기 드레인 전극의 표면 상태를 유지하고 상기 소스 전극 상에 제1 특성층을 형성하는 과정, 상기 소스 전극의 표면 상태를 유지하고 상기 드레인 전극 상에 제2 특성층을 형성하는 과정, 상기 소스 전극 상에 제1 특성층을 형성하고 상기 드레인 전극 상에 제2 특성층을 형성하는 과정 중 어느 하나의 과정을 포함할 수 있다.The surface characteristic processing may be a process of forming a characteristic layer for differently configuring surface characteristics on at least one surface of the source electrode and the drain electrode. Forming a first characteristic layer on the source electrode, maintaining a surface state of the source electrode and forming a second characteristic layer on the drain electrode, forming a first characteristic layer on the source electrode, and It may include any one of the process of forming a second characteristic layer on the drain electrode.
그리고 상기 제1 특성층 및 상기 제2 특성층은 서로 다른 물질로 형성될 수 있으며, 상기 소스 전극 및 상기 드레인 전극과 다른 물질로 형성될 수 있고, 잉크젯 방법에 의하여 도포된 후 건조되어 형성될 수 있다.The first characteristic layer and the second characteristic layer may be formed of different materials, may be formed of a different material from the source electrode and the drain electrode, and may be formed by being dried after being coated by an inkjet method. have.
또한 상기 특성층을 형성하는 과정은 제1 두께의 특성층을 소스 전극 또는 드레인 전극에 형성하는 과정, 상기 제1 두께의 특성층과 동일한 재질을 가지되 두께가 다른 제2 두께의 특성층을 상기 드레인 전극 또는 소스 전극에 형성하는 과정을 포함할 수 있으며, 이 경우 상기 소스 전극 및 드레인 전극을 형성하는 과정은 상기 소스 전극 및 드레인 전극의 두께가 상기 특성층들 형성 이후에도 동일한 높이를 가지도록 비대칭적으로 형성하는 과정이 될 수 있다.The forming of the feature layer may include forming a feature layer having a first thickness on a source electrode or a drain electrode, and forming a feature layer having a same material as the feature layer having a first thickness but having a different thickness. The method may include forming a drain electrode or a source electrode. In this case, the forming of the source electrode and the drain electrode may be asymmetric such that the thicknesses of the source electrode and the drain electrode have the same height even after the formation of the characteristic layers. It can be a process of forming.
한편 상기 유기 반도체층을 형성하는 과정은 잉크젯 방식에 의하여 유기 반도체층 재료를 도포하되 유기물, 무기물, 산화물 중 어느 하나 또는 조합에 의하여 생성된 유기 반도체 재료를 도포하여 형성하는 과정이 될 수 있으며, 여기서 상기 유기물은 건조 과정에서 자기 응집에 의하여 일정 방향으로 결정이 성장되는 물질이 될 수 있다. 추가로 상기 방법은 상기 유기 반도체층을 형성하면서 상기 유기 반도체 드롭 도포 시 기판에 열을 가하는 과정을 더 포함할 수 있다.Meanwhile, the forming of the organic semiconductor layer may be a process of applying the organic semiconductor layer material by an inkjet method and applying the organic semiconductor material generated by any one or a combination of organic materials, inorganic materials, and oxides, wherein the organic semiconductor layer material is formed. The organic material may be a material in which crystals are grown in a predetermined direction by self-aggregation during drying. In addition, the method may further include applying heat to a substrate during the organic semiconductor drop coating while forming the organic semiconductor layer.
또한 본 발명은 상술한 과정들을 통하여 형성된 유기 반도체층을 포함하는 유기 박막 트랜지스터, 상기 유기 박막 트랜지스터를 기반으로 제조된 표시소자, 상기 표시 소자를 포함하는 표시용 전자기기의 구성을 포함할 수 있다.In addition, the present invention may include an organic thin film transistor including an organic semiconductor layer formed through the above-described process, a display device manufactured based on the organic thin film transistor, and a display electronic device including the display device.
상술한 바와 같은 구성을 가지는 본 발명에 따르면, 본 발명은 전극의 표면 특성을 상이하게 함으로써 유기 반도체층의 결정 성장을 제조자의 의도에 따라 형성되도록 유도하여 보다 양호한 전기적 특성을 가지는 소자를 제조할 수 있도록 지원한다.According to the present invention having the above-described configuration, the present invention can produce a device having better electrical characteristics by inducing crystal growth of the organic semiconductor layer to be formed according to the manufacturer's intention by different surface characteristics of the electrode To help.
도 1은 본 발명의 제1 실시 예에 따른 유기 박막 트랜지스터의 단면을 나타낸 단면도.
도 2는 본 발명의 제2 실시 예에 따른 유기 박막 트랜지스터의 단면을 나타낸 단면도.
도 3은 도 1 및 도 2에 도시된 유기 박막 트랜지스터 제조를 설명하기 위한 도면.
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터 제조 방법을 설명하기 위한 순서도.1 is a cross-sectional view showing a cross section of an organic thin film transistor according to a first embodiment of the present invention.
2 is a cross-sectional view illustrating a cross section of an organic thin film transistor according to a second exemplary embodiment of the present invention.
FIG. 3 is a view for explaining fabrication of the organic thin film transistor shown in FIGS. 1 and 2.
4 is a flowchart illustrating a method of manufacturing a thin film transistor according to an embodiment of the present invention.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명의 실시 예에 따른 동작을 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, only parts necessary for understanding the operation according to the embodiment of the present invention will be described, it should be noted that the description of other parts will be omitted so as not to distract from the gist of the present invention.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시 예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시 예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.The terms and words used in the present specification and claims should not be construed as limited to ordinary or dictionary meanings and the inventor is not limited to the meaning of the terms in order to describe his invention in the best way. It should be interpreted as meaning and concept consistent with the technical idea of the present invention. Therefore, the embodiments described in the present specification and the configurations shown in the drawings are merely the most preferred embodiments of the present invention, and not all of the technical ideas of the present invention are described. Therefore, It is to be understood that equivalents and modifications are possible.
도 1은 본 발명의 제1 실시 예에 따른 유기 박막 트랜지스터(100)의 구조를 설명하기 위한 유기 박막 트랜지스터(100)의 단면을 개략적으로 나타낸 도면이다.1 is a schematic cross-sectional view of an organic
상기 도 1을 참조하면, 본 발명의 유기 박막 트랜지스터(100)는 기판(11) 상에 형성된 게이트 전극(12), 게이트 전극(12)을 포함하는 기판(11) 상에 형성된 게이트 절연막(13), 게이트 절연막(13) 상에서 게이트 전극(12) 양측에 정렬된 소스 전극(15A) 및 드레인 전극(15B), 상기 소스 전극(15A) 상에 형성된 제1 특성층(21A), 상기 드레인 전극(15B) 상에 형성된 제2 특성층(21B), 상기 게이트 절연막(13) 상에서 게이트 전극(12)에 대응하고 소스 전극(15A) 및 드레인 전극(15B)들 상에 형성된 제1 특성층(21A)과 상기 제2 특성층(21B)과 접하도록 형성된 유기 반도체층(17)을 포함한다. 여기서 상기 게이트 절연막(13) 상에 형성되는 소스 전극(15A) 및 드레인 전극(15B)은 일정 간격 이격되어 배치됨으로서 소스 전극(15A)과 드레인 전극(15B) 사이에는 일정 폭과 길이를 가지는 채널이 형성될 수 있다.Referring to FIG. 1, the organic
이와 같은 구조를 가지는 본 발명의 유기 박막 트랜지스터(100)는 제1 특성층(21A)과 제2 특성층(21B)이 서로 상이한 물질로 도포되어 형성됨으로써 결과적으로 소스 전극(15A)과 드레인 전극(15B)의 표면 특성을 다르게 형성하도록 지원한다. 이에 따라 제1 특성층(21A)과 제2 특성층(21B) 상에 형성되는 유기 반도체층(17)은 표면 특성이 상이한 소스 전극(15A)과 드레인 전극(15B) 상에 유기 반도체가 도포된 후 자기 응집을 수행하면서 결정이 성장되는 동안 비대칭적인 전극들의 표면 특성의 영향에 따라 일정 방향성을 가지는 결정으로 성장할 수 있다. 이하 본 발명의 유기 박막 트랜지스터(100)를 구성하는 각 구성에 대하여 보다 상세히 설명하기로 한다.The organic
상기 기판(11)은 유리, 실리콘(Si), 플라스틱 소재 등과 같이 절연특성을 갖는 물질을 사용하여 형성될 수 있다. 특히, 상기 유기 박막 트랜지스터(100)를 플렉서블 장치에 적용할 경우, 기판(11)은 유연성을 갖는 플라스틱 재질로 형성되는 것이 바람직하다. 이때, 플라스틱 소재로는 폴리카본에스테르(Polycarbonate, PC), 폴리메틸메타크릴레이드(PolyMethylMetaAcrlate, PMMA), 폴리디메틸실록산(PolyDiMethylSiloxane, PDMS), 폴리에테르이미드(Polyetherimide, PEI), 폴리에테르에테르케톤(polyetheretherketone, PEEK), 폴리이미드(Polyimide, PI), 폴리에테르설폰(Polyethersulfone, PES), 폴리에테르이미드(Polyetherimide, PEI), 폴리에스테르(Polyester, PET), 폴리에틸렌나프탈레이트(polyethylenenapthalate, PEN) 및 환형올레핀공중합체(Cyclic Olefin Copolymer, COC)로 이루어진 그룹에서 선택된 어느 하나가 적용될 수 있다.The
상기 게이트 전극(12)은 금속물질 또는 금속화합물질을 포함할 수 있다. 상기 게이트 전극(12)에 적용되는 금속물질은 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브텐(Mo), 텅스텐(W), 니켈(Ni) 또는 팔라듐(Pd)이 포함될 수 있다. 그리고 상기 게이트 전극(12)에 적용될 수 있는 금속화합물질로는 ITO(IndiumTin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al doped Zinc Oxide) 또는 GZO(Gallium Zinc Oxide)이 포함될 수 있다.The
상기 게이트 절연막(13)은 무기절연물질 또는 유기절연물질을 포함할 수 있다. 여기서, 상기 게이트 절연막(13)에 적용될 수 있는 무기절연물질로는 실리콘산화물(SiO2)이 포함될 수 있으며, 구체적으로 용액공정을 통하여 실리콘산화물을 형성할 수 있는 실록산(siloxane), 실라젠(silozne) 및 실리케이트(silicate)로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 SOG(Spin On Glass) 또는 폴리실라잔(polysilazane)을 포함하는 SOD(Spin On Dielectric)가 포함될 수 있다. 그리고 상기 게이트 절연막(13)에 적용될 수 있는 유기절연물질로는 파릴렌(parylene), 에폭시(epoxy), 폴리이미드(polyimide, PI), 폴리아미드(Polyamide, PA), 폴리비닐클로라이드(Polyvinyl chloride, PVC), 벤조사이클로부텐(benzocyclobutene, BCB), 폴리비닐알코올(polyvinyl alcohol, PVA) 폴리비닐페놀(polyvinylphenol, PVP) 또는 사이클로펜텐(cyclopentene, CyPe)이 포함될 수 있다. The
상기 소스 전극(15A) 및 드레인 전극(15B)은 금속물질 또는 금속화합물질을 예를 들면, 금(Au), 은(Ag), 백금(Pt), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브텐(Mo), 텅스텐(W), 니켈(Ni) 또는 팔라듐(Pd), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), AZO(Al dopedZinc Oxide) 또는 GZO(Gallium Zinc Oxide) 등이 포함될 수 있으나, 본 발명의 소스 전극(15A) 및 드레인 전극(15B)은 용액공정이 가능하여 잉크젯 프린팅 방식에 적용될 수 있는 PEDOT/PSS(PEDOT/PSS : poly(3,4-ethylenedioxythiophene):poly(styrene sulfonate)가 사용될 수 있다. 그리고 상기 PEDOT/PSS을 사용하여 전극 형성 시 레벨링 에이전트가 첨가될 수 있다.The source electrode 15A and the
상기 제1 특성층(21A)은 상기 소스 전극(15A) 상에 형성되어 상기 소스 전극(15A)의 표면 특성을 변이시키는 구성이다. 이러한 제1 특성층(21A)은 소스 전극(15A)과 유사한 도체의 금속 물질로 형성되데 소스 전극(15A)의 표면 특성 변이를 위하여 소스 전극(15A)을 형성하는 물질과 종류가 다른 물질로 구성되거나 추가적인 용제가 가미된 물질로 구성될 수 있다. 이러한 제1 특성층(21A)은 소스 전극(15A)의 두께보다 작은 크기의 두께를 가지며 잉크젯 방식에 의하여 형성될 수 있다. The first
상기 제2 특성층(21B)은 상기 드레인 전극(15B) 상에 형성되어 상기 드레인 전극(15B)의 표면 특성을 변이시키는 구성이다. 이러한 제2 특성층(21B)은 상기 드레인 전극(15B)과 유사한 도체의 금속 물질로 형성될 수 있으며, 드레인 전극(15B)의 표면 특성 변이를 위하여 드레인 전극(15B)을 형성하는 물질과 종류가 다른 물질로 구성되거나 추가적인 용제가 가미된 물질로 구성될 수 있다. 또한 상기 제2 특성층(21B)은 제1 특성층(21A)을 형성하는 재질과도 상이한 재질로 형성되어 소스 전극(15A) 및 드레인 전극(15B)의 표면 특성을 서로 상이하도록 지원한다. 이러한 제2 특성층(21B)은 제1 특성층(21A)과 유사하게 드레인 전극(15B)의 두께보다 작은 크기의 두께를 가지며 잉크젯 방식에 의하여 형성될 수 있다. The second
상기 제1 특성층(21A) 및 상기 제2 특성층(21B)은 상기 소스 전극(15A) 및 드레인 전극(15B)에서 각각 설명한 물질들 중 전극 형성을 위해 채택된 물질을 제외한 물질 중에서 선택될 수 있다.The first and second
상기 유기 반도체층(17)은 정공(hole) 또는 전자(electron)와 같은 전하(carrier)들의 이동 통로로 작용하며, 유기물질을 포함할 수 있다. 상기 유기 반도체층(17)은 상기 제1 특성층(21A) 및 제2 특성층(21B)이 형성된 소스 전극(15A)과 드레인 전극(15B)의 적어도 일부를 덮도록 형성된다. 이러한 유기 반도체층(17) 형성을 위해 적용될 수 있는 유기물질로는 펜타센(pentacene), 팁스-펜타센(triisopropylsilylethynyl-pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylenetetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylicdianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등 다양한 물질을 사용할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 유기 박막 트랜지스터(100)의 사용 목적 및 요구되는 특성에 따라 다양한 물질이 선택될 수 있다. The
특히 본 발명의 유기 반도체층(17)은 유기 반도체 드롭이 잉크젯 방법에 의하여 소스 전극(15A)과 드레인 전극(15B) 상부에 적하되어 형성될 수 있다. 그리고 적하된 유기 반도체 드롭은 건조 과정 중에서 일정 방향의 결정을 가지며 성장할 수 있다. 특히 본 발명의 유기 반도체 드롭은 서로 다른 물질로 구성된 제1 특성층(21A)과 제2 특성층(21B) 상에 형성되기 때문에 표면 특성이 상이한 소스 전극(15A) 및 드레인 전극(15B) 상에서 일정한 방향성을 가지며 결정으로 성장될 수 있다. 결과적으로 본 발명의 유기 반도체층(17)은 소스 전극(15A) 및 드레인 전극(15B)의 상이한 표면 특성에 따라 결정 방향이 유도되어 소스 전극(15A)과 드레인 전극(15B) 사이에서 트랜지스터의 전기적 특성을 향상시키는 형태로 제조될 수 있다. 특히 유기 반도체 드롭은 상이한 표면 특성을 가지는 제1 특성층(21A)과 제2 특성층(21B)에 도포되어 각 전극들의 표면에서 차별적인 에너지 장벽을 가지게 되며, 이에 따라 유기 반도체층(17)은 소스 전극(15A)과 드레인 전극(15B)에 대하여 접촉 저항이 감소되면서 형성될 수 있다. 이와 같은 방식으로 제조된 본 발명의 유기 박막 트랜지스터(100)는 제1 특성층(21A) 및 제2 특성층(21B)의 형성 조절에 따라 일함수(work-function) 장벽 특성을 용이하게 조절할 수 있을 것이다. 여기서 일함수는 물질 내에 있는 전자 하나를 밖으로 끌어내는 데 필요한 최소의 일 또는 에너지를 의미할 수 있다.In particular, the
상술한 바와 같이 본 발명의 실시 예에 따른 유기 박막 트랜지스터(100)는 소스 전극(15A)과 드레인 전극(15B)의 표면 특성을 비대칭적으로 구성함으로써 소스 전극(15A)과 드레인 전극(15B) 상에 형성되는 유기 반도체층(17)의 접촉 저항을 줄이고, 유기 반도체층(17)의 결정 성장을 제조자의 의도에 따라 조절할 수 있도록 지원할 수 있다.As described above, the organic
도 2는 본 발명의 제2 실시 예에 따른 유기 박막 트랜지스터(100)의 형태를 설명하기 위한 도면이다. 설명에 앞서, 본 발명의 제2 실시 예에 따른 유기 박막 트랜지스터(100)의 경우 도 1에 비교하여 특성층의 구성만이 상이한 것으로 기타 구성은 도 1에서 설명한 구성들과 동일한 형상과 재질을 가지며 형성될 수 있다. 이에 따라 이하 설명에서는 기판(11), 게이트 절연막(13), 소스 전극(15A), 드레인 전극(15B) 등에 대한 상세한 설명은 생략하기로 한다.2 is a view for explaining the shape of the organic
상기 도 2를 참조하면, 본 발명의 유기 박막 트랜지스터(100)는 기판(11) 상에 게이트 전극(12)을 마련하고, 상기 기판(11)과 상기 게이트 전극(12)을 덮는 게이트 절연막(13)을 마련한다. 그리고 상기 게이트 절연막(13) 상에는 상기 게이트 전극(12)에 정렬되는 소스 전극(15A)과 드레인 전극(15B)이 마련될 수 있다. Referring to FIG. 2, in the organic
특히 본 발명의 제2 실시 예에 따른 유기 박막 트랜지스터(100)는 소스 전극(15A) 상에 제1 두께의 특성층(23A)이 형성되며, 드레인 전극(15B) 상에는 제2 두께의 특성층(23B)이 형성될 수 있다. 여기서 제1 두께의 특성층(23A) 및 제2 두께의 특성층(23B)은 잉크젯 방식에 의하여 소스 전극(15A) 및 드레인 전극(15B) 상에 형성될 수 있다. 그리고 제1 두께의 특성층(23A)은 제2 두께의 특성층(23B)에 비하여 상대적으로 더 큰 두께를 가질 수 있으며, 두개의 특성층들은 동일한 재질로 형성될 수 있다. 다만 제1 두께의 특성층(23A)이 제2 두께의 특성층(23B)에 비하여 보다 큰 두께를 가지기 위하여 잉크젯 방법 적용 과정에서 추가적인 재료 적하 공정이 요구될 수 있다. 또는 제1 두께의 특성층(23A)을 형성하는 노즐의 분사구 또는 노즐을 통한 액상의 분사량이 제2 두께의 특성층(23B)을 위한 물질의 양보다 많도록 설계될 수 도 있다. 한편 제1 두께의 특성층(23A)이 형성된 소스 전극(15A)의 전체 두께와 제2 두께의 특성층(23B)이 형성된 드레인 전극(15B)의 전체 두께를 동일하게 유지할 필요가 있는 경우, 소스 전극(15A) 및 드레인 전극(15B)의 두께를 차별적으로 형성하여 특성층들 형성 이후 전체적인 두께가 동일하게 되도록 제조할 수 도 있을 것이다. 상술한 바와 같이 본 발명의 실시 예에 따른 유기 박막 트랜지스터(100)는 소스 전극(15A)과 드레인 전극(15B) 상에 형성되는 특성층의 두께를 다르게 조절함으로써 결과적으로 각 전극의 표면 특성을 다르게 하도록 하여 이후 형성되는 유기 반도체층(17)의 결정 방향을 제조자의 의도에 따라 조절되도록 지원할 수 있다. In particular, in the organic
한편 상술한 설명에서는 제1 특성층(21A) 및 제2 특성층(21B)을 소스 전극(15A) 및 드레인 전극(15B)에 각각 형성하는 것을 설명하였으나 본 발명이 이에 한정되는 것은 아니다. 즉 본 발명의 유기 박막 트랜지스터(100)는 제1 특성층(21A) 및 제2 특성층(21B) 중 적어도 하나의 특성층만이 해당 전극 상에 형성될 수 있다. 이를 보다 상세히 설명하면, 본 발명의 유기 박막 트랜지스터(100)는 소스 전극(15A)의 표면 특성과 드레인 전극(15B)의 표면 특성을 서로 다르게 구성하도록 하기 위한 것으로, 소스 전극(15A) 상에만 제1 특성층(21A)을 형성하고 드레인 전극(15B)에는 제2 특성층(21B)을 형성하지 않도록 구성할 수 도 있다. 여기서 반대의 경우 즉 제2 특성층(21B) 만이 드레인 전극(15B) 상에 형성될 수 도 있을 것이다. 이에 따라 본 발명의 소스 전극(15A) 및 드레인 전극(15B)은 서로 다른 표면 특성을 가지도록 구성될 수 있을 것이다. 또한 제1 두께의 특성층(23A) 및 제2 두께의 특성층(23B)에 대해서도 상술한 바와 같이 본 발명의 유기 박막 트랜지스터(100)는 소스 전극(15A) 또는 드레인 전극(15B) 중 어느 하나에만 형성되도록 제조될 수 도 있다.Meanwhile, in the above description, the first
도 3은 본 발명의 실시 예에 따른 유기 박막 트랜지스터(100)의 특성층을 형성하기 위한 제조 공정의 일예를 설명하기 위한 도면이다.3 is a view for explaining an example of a manufacturing process for forming a characteristic layer of the organic
상기 도 3을 참조하면, 본 발명의 유기 박막 트랜지스터(100)는 게이트 절연막(13) 상에 소스 전극(15A)과 드레인 전극(15B)이 형성된 후, 잉크젯 방법을 기반으로 제1 특성층(21A) 및 제2 특성층(21B)을 형성한다. 이때, 본 발명의 유기 박막 트랜지스터(100)는 노즐(103)을 통하여 특성층 형성을 드롭을 소스 전극(15A) 및 드레인 전극(15B) 상에 도포하여 형성한다. Referring to FIG. 3, in the organic
도면을 참조하면, 좌측에 마련된 노즐(103)의 분사구를 통하여 제1 특성층 드롭(104)이 소스 전극(15A) 상에 적하되며, 우측에 마련된 노즐(103)의 분사구를 통하여 제2 특성층 드롭(105)이 드레인 전극(15B) 상에 적하된다. 이때 제1 특성층 드롭(104)과 제2 특성층 드롭(105)은 각각 서로 다른 물질이 될 수 있다. 또한 제1 특성층 드롭(104) 및 제2 특성층 드롭(105)은 노즐(103)의 분사구를 통하여 각 전극에 토출되는 분사량이 상이할 수 있다. 상기 제1 특성층 드롭(104)은 소스 전극(15A) 상에 적하된 뒤 건조되면서 소스 전극(15A)의 표면 특성을 변화시키는 제1 특성층(21A)으로 변환된다. 그리고 제2 특성층 드롭(105)은 드레인 전극(15B) 상에 적하된 뒤 건조되면서 드레인 전극(15B)의 표면 특성을 변화시키는 제2 특성층(21B)으로 변환될 수 있다.Referring to the drawings, the first
상술한 바와 같이 본 발명의 유기 박막 트랜지스터(100)는 소스 전극(15A)과 드레인 전극(15B) 상에 특성층을 형성할 수 있는 물질을 드롭으로서 적하하여 특성층을 형성한다. 이때 본 발명의 유기 박막 트랜지스터(100)는 소스 전극(15A)과 드레인 전극(15B)을 각각 구분하여 서로 다른 특성을 가지는 특성층들을 형성할 수 있다. 이에 따라 비대칭적인 표면 특성을 가지는 소스 전극(15A)과 드레인 전극(15B) 상에 유기 반도체층(17)을 형성할 경우 유기 반도체층(17)의 결정 성장을 일정 방향으로 유도되도록 제조할 수 있다.As described above, the organic
이상에서는 본 발명의 실시 예에 따른 유기 박막 트랜지스터(100)의 구조에서 특성층의 형상에 대하여 예시적으로 설명하였다. 이하에서는 본 발명의 유기 박막 트랜지스터(100)의 제조 방법에 대하여 도면을 참조하여 보다 상세히 설명하기로 한다.In the above, the shape of the characteristic layer in the structure of the organic
도 4는 본 발명의 실시 예에 따른 특성층을 가지는 유기 박막 트랜지스터 제조 방법을 설명하기 위한 도면이다.4 is a view for explaining a method of manufacturing an organic thin film transistor having a characteristic layer according to an exemplary embodiment of the present invention.
상기 도 4를 참조하면, 본 발명의 유기 박막 트랜지스터(100)는 기판(11)상에 게이트 전극(12)을 형성하는 과정[S101], 상기 기판(11)과 상기 게이트 전극(12) 상에 게이트 절연막(13)을 형성하는 과정[S103], 상기 게이트 절연막(13) 상에 소스 전극(15A) 및 드레인 전극(15B)을 형성하는 과정[S105], 상기 소스 전극의 표면 및 드레인 전극의 표면이 상호 다른 특성을 가지도록 적어도 하나의 특성층을 형성하는 과정[S107], 상기 특성층이 형성된 소스 전극(15A) 및 드레인 전극(15B) 상에 유기 반도체층(17)을 형성하는 과정[S109]을 포함한다.Referring to FIG. 4, in the organic
이를 보다 상세히 설명하면, 본 발명의 유기 박막 트랜지스터의 전극 및 유기 반도체층 형성 방법은 기판(11)을 마련하고, S101 단계에서와 같이 마련된 기판(11) 상에 게이트 전극(12)을 형성한다. 게이트 전극(12) 형성 과정은 예를 들면 기판(11)을 세척하여 불순물을 제거하고 증착(deposition) 및 패터닝(patterning) 과정을 토하여 수행될 수 있다. 이 때, 기판(11)은 유리, 실리콘, 플라스틱 등으로 이루어진 것을 사용할 수 있으나, 본 발명이 이에 한정되지는 않는다. 상기 기판(11)이 플라스틱 재질로 형성되는 경우, 상기 기판(11)은 전술한 바와 같이 폴리카본에스테르(PolyCarbonate, PC), 폴리메틸메타크릴레이드(PolyMethylMetaAcrlate, PMMA), 폴리에틸렌나프탈레이트(polyethylenenapthalate, PEN), 폴리디메틸실록산(PolyDiMethylSiloxane, PDMS), 폴리에테르이미드(Polyetherimide, PEI), 폴리에테르에테르케톤(polyetheretherketone, PEEK), 폴리이미드(Polyimide, PI), 폴리에테르설폰(Polyethersulfone, PES), 폴리에테르이미드(Polyetherimide, PEI), 폴리에스테르(Polyester, PET) 및 환형올레핀공중합체(Cyclic Olefin Copolymer, COC)로 이루어진 그룹으로부터 선택된 어느 하나가 적용될 수 있다.In more detail, in the method of forming the electrode and the organic semiconductor layer of the organic thin film transistor of the present invention, the
한편 게이트 전극(12)은 전도성 재질인 금속 또는 전도성 고분자가 사용될 수 있다. 예를 들어 상기 게이트 전극(12)은 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 인듐틴산화물(ITO), 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrole), 폴리페닐렌비닐렌(polyphenylene vinylene), PEDOT(polyethylenedioxythiophene)/PSS(polystyrenesulfonate) 혼합물 등으로 형성될 수 있다. 이러한 게이트 전극(12)은 공지된 다양한 방법을 사용하여 형성할 수 있으며, 기판(11)을 플라스틱 재질로 형성한 경우 바람직하게는 저온(250℃ 이하) 및 대기중(in air)에서 게이트 전극(12)을 형성할 수 있는 용액공정을 사용하여 형성하는 것이 좋다. 이때, 용액공정으로는 스핀코팅법(spin coating), 슬릿코팅법(slit coating), 드럽캐스팅법(drop casting), 딥캐스팅법(dip casting), 잉크젯법(ink jet), 프린팅법(printing) 및 임프린트법(imprint)으로 이루어진 그룹으로부터 선택된 어느 한 방법이 적용될 수 있다.Meanwhile, the
다음으로 S103 과정에서 게이트 전극(12)을 덮는 게이트 절연막(13)을 형성한다. 게이트 절연막(13) 형성은 기판(11) 위에 게이트 전극(12)이 형성되면, 그 위에 특정 방법 예를 들면 진공증착이나 용액 공정에 의해 게이트 절연막(13)을 형성한다. 이때, 게이트 절연막(13) 형성 과정에서, 게이트 절연막(13)으로 사용되는 물질은 유기절연물질 또는 무기절연물질을 사용하여 형성할 수 있다. 여기서, 유기절연물질은 파릴렌(parylene), 에폭시(epoxy), 폴리이미드(polyimide, PI), 폴리아미드(Polyamide, PA), 폴리비닐클로라이드(Polyvinyl chloride, PVC), 벤조사이클로부텐(benzocyclobutene, BCB), 폴리비닐알코올(polyvinylalcohol, PVA), 폴리비닐페놀(polyvinylphenol, PVP) 또는 사이클로펜텐(cyclopentene, CyPe) 등을 포함할 수 있다. 그리고 무기절연물질은 실리콘산화물(SiO2) 구체적으로, 용액공정을 통하여 실리콘산화물을 형성할 수 있는 실록산(siloxane), 실라젠(silozne) 및 실리케이트(silicate)로 이루어진 그룹으로부터 선택된 어느 하나를 포함하는 SOG(Spin On Glass) 또는 폴리실라잔(polysilazane)을 포함하는 SOD(Spin On Dielectric) 등이 포함될 수 있다. 게이트 절연막(13)은 유기절연물질에 비하여 기계적 및 화학적 안정성이 우수한 무기절연물질을 사용하여 형성하는 것이 바람직하며, 그 중 가격이 저렴하고 용액공정을 사용하여 손쉽게 형성할 수 있으며, 기계적(특히, 거칠기) 및 화학적 안정성이 뛰어난 SOG가 채용될 수 있다. 그러나 본 발명의 게이트 절연막(13)을 형성하는 물질은 상술한 예시들로 한정되는 것은 아니며, 게이트 전극(12)을 절연할 수 있는 다양한 물질이 게이트 절연막(13) 형성을 위한 물질로 이용될 수 있을 것이다. 그리고 상기 게이트 절연막(13)의 두께는 필요에 따라 적절하게 조절될 수 있다. 상기 게이트 절연막(13)을 형성하기 위한 방법 중 용액 공정은 예컨대, 스핀코팅법, 슬릿코팅법, 드럽캐스팅법, 딥캐스팅법, 잉크젯법, 프린팅법 및 임프린트법으로 이루어진 그룹으로부터 선택된 어느 한 방법이 적용될 수 있다.Next, in step S103, a
다음으로 S105 과정에서 소스 전극(15A)과 드레인 전극(15B)을 형성한다. 소스/드레인 전극을 형성 시, 게이트 절연막(13) 상에 일정 간격 즉 채널(14)을 기준으로 양측으로 일정 영역을 가지도록 소스 전극(15A)과 드레인 전극(15B)을 형성할 수 있다. 상기 소스 전극(15A) 및 드레인 전극(15B) 형성을 위하여 상기 게이트 절연막(13)에 채널(14) 영역을 중심으로 일정 깊이를 가지는 음각 영역을 형성하고, 음각된 영역에 상기 소스 전극(15A)과 드레인 전극(15B)을 마련할 수 도 있다. 상기 소스/드레인 전극은 전도성 물질로서, 잉크의 형태로 사용이 가능한 군에서 선택되는 재료, 예컨대, 폴리티오펜(polythiophene), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylene vinylene) 및 PEDOT(polyethylenedioxythiophene) /PSS(polystyrenesulfonate) 혼합물 등 뿐만 아니라, 금(Au), 은(Ag), 알루미늄(Al), 니켈(Ni), 몰리브덴(Mo), 텅스텐(W), 인듐틴산화물(ITO), 인듐아연 산화물(IZO) 등과 같은 금속이나 금속산화물로 형성될 수 있으나, 이에 국한되는 것은 아니다. Next, the
다음으로 S107 단계에서 소스 전극(15A) 및 드레인 전극(15B)의 표면 특성이 상호 다른 특성을 가지도록 적어도 한 곳에 특성층을 형성할 수 있다. 즉 상기 소스 전극(15A)에 제1 특성층(21A)을 형성하고, 드레인 전극(15B)은 별도의 특성층을 마련하지 않도록 함으로써, 소스 전극(15A)의 표면과 드레인 전극(15B)의 표면 특성이 비대칭이 되도록 제어할 수 있다. 여기서 제1 특성층(21A)이 소스 전극(15A) 상에 형성됨으로써 소스 전극(15A) 쪽의 두께가 드레인 전극(15B)에 비하여 높게 형성될 수 있다. 이에 따라 소스 전극(15A) 쪽 높이와 드레인 전극(15B) 쪽 높이가 일정하게 유지할 필요가 있을 경우 소스 전극(15A) 형성 시 제1 특성층(21A) 형성 높이를 고려하여 드레인 전극(15B)에 비하여 상대적으로 적은 두께를 가지도록 형성할 수 있다. 상술한 설명에서는 소스 전극(15A) 상에 제1 특성층(21A)을 형성하는 것을 설명하였으나, 본 발명의 유기 박막 트랜지스터(100)는 상기 소스 전극(15A)에 별도의 특성층을 마련하지 않고 드레인 전극(15B) 상에 특성층을 형성할 수 도 있을 것이다.Next, in step S107, the characteristic layer may be formed in at least one place such that the surface characteristics of the
또한 상기 소스 전극(15A)에 제1 물질을 이용하여 제1 특성층(21A)을 형성하고, 드레인 전극(15B)에 제1 물질과 상이한 물질인 제2 물질을 이용하여 제2 특성층(21B)을 형성할 수 있다. 이에 따라 본 발명의 소스 전극(15A) 및 드레인 전극(15B)은 서로 다른 특성을 가지는 특성층들로 인하여 비대칭적인 표면 특성을 가지게 된다. 상술한 제1 특성층(21A) 및 제2 특성층(21B)은 각각 잉크젯 방식을 기반으로 서로 다른 노즐을 통하여 소스 전극(15A) 및 드레인 전극(15B)의 상부에 토출되어 형성될 수 있다. In addition, a first
상기 소스 전극(15A) 및 드레인 전극(15B)의 두께가 고려되지 않을 경우 제1 특성층(21A) 및 제2 특성층(21B)은 두께가 다른 동일한 물질로 구성될 수 도 있다. 이 경우 본 발명의 유기 박막 트랜지스터(100)는 잉크젯 방식을 기반으로 제1 특성층(21A) 및 제2 특성층(21B) 중 특정한 특성층에 보다 많은 양의 물질을 토출하여 두께를 상대적으로 높게 형성할 수 있다.When the thicknesses of the
상술한 설명에서 제1 특성층(21A) 및 제2 특성층(21B)은 상기 소스 전극(15A) 및 드레인 전극(15B)을 형성한 물질과는 다른 물질이 적용될 수 있다. 즉 상기 제1 특성층(21A) 및 제2 특성층(21B)은 전도성 물질로서, 상기 소스 전극(15A) 및 드레인 전극(15B)에서 사용된 재료를 제외하고 잉크의 형태로 사용이 가능한 군에서 선택되는 재료가 될 수 있다.In the above description, a material different from that of the
다음으로 S109 단계에서 상기 적어도 하나의 특성층이 형성된 전극들 상부에 유기 반도체층(17)을 형성한다. 상기 유기 반도체층(17)은 정공(hole) 또는 전자(electron)와 같은 전하(carrier)들이 이동하는 통로로서 작용하며, 용액공정을 사용하여 유기물질로 형성할 수 있다. 즉 상기 유기 반도체층(17)은 유기 반도체 물질로 구성된 액상을 상기 소스 전극과 드레인 전극이 형성된 기판 상에 도포하여 형성할 수 있다. 이러한 유기 반도체층(17)으로 사용가능한 유기물질로는 펜타센(pentacene), 팁스-펜타센(6,13-bis(triisopropylsilylethynyl)pentacene, TIPS-pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylenetetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylicdianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 구리 프탈로시아닌(copper pthalaocyanine), 폴리아닐린(polyaniline), 폴리아세틸렌(polyacetylene), 폴리피롤(polypyrrole), 폴리페닐렌비닐렌(polyphenylenevinylene) 및 이들의 유도체 등 다양한 물질을 사용할 수 있으며, 유기 박막 트랜지스터의 사용 목적 및 요구되는 특성에 따라서 선택될 수 있다. Next, in step S109, the
특히 본 발명의 유기 반도체층(17)은 특성층이 형성된 소스 전극(15A) 및 드레인 전극(15B) 중 적어도 한 곳의 상부에 형성되기 때문에 유기 반도체 드롭 도포 이후 건조되면서 상기 특성층에 의한 영향으로 일정한 방향 예를 들면 소스 전극(15A)과 드레인 전극(15B)을 잇는 방향으로 결정이 성장될 수 있다. 이 과정에서 전극들의 표면 에너지 상태가 비대칭적으로 제공되기 때문에 유기 반도체층(17) 또한 건조 시 비대칭적으로 건조될 수 있다. 결과적으로 유기 반도체층(17)의 결정은 소스 전극(15A)에서 드레인 전극(15B) 방향으로 또는 드레인 전극(15B)에서 소스 전극(15A) 방향으로 성장되도록 유도될 수 있으며, 이에 따른 소자의 특성 개선을 달성할 수 있다. 본 발명의 유기 박막 트랜지스터(100) 제조 시 상기 유기 반도체층(17) 형성 과정 중에 결정 성장 방향성 개선을 위하여 기판(11)에 열을 가할 수 도 있다. 한편 상술한 유기 반도체층(17) 형성 방법으로서 잉크젯 방법뿐만 아니라 드롭 캐스팅(Drop casting), 디스팬싱(Dispensing) 공정, 그라비아 오프셋, 리버스 오프셋 등 다양한 인쇄 방법이 적용될 수 있다. In particular, since the
또한 본 발명의 유기 박막 트랜지스터에 있어서, 특성층과 유기 반도체층을 제외한 각각의 기능 층의 형성 방법에는 특별히 제한은 없고 드라이 프로세스 또는 습식 프로세스 중 적어도 하나의 방식이 적용될 수 있다. 예를 들면, 게이트 절연막(13)의 형성은 스퍼터, 증착, 이온 플레이팅, 포토리소그래피, 에칭으로 대표되는 드라이 프로세스나, 인쇄법 등의 습식 프로세스 방식에 의하여 수행될 수 있다. 습식 프로세스로서 예를 들면, 잉크젯법, 스크린 인쇄법, 스핀 코팅법, 바코팅법, 슬릿 코팅법, 딥 코팅법, 스프레이 코팅법, 그라비아 인쇄법, 플렉소 인쇄법, 그라비아 오프셋법, 볼록판 오프셋법, 볼록판 반전 인쇄법 등이 사용된다.In addition, in the organic thin film transistor of the present invention, a method of forming each functional layer except for the characteristic layer and the organic semiconductor layer is not particularly limited, and at least one method of a dry process or a wet process may be applied. For example, the formation of the
인쇄법을 적용하는 경우 게이트 절연막(13)을 형성하는 절연 잉크는 절연성을 나타내는 재료를 함유할 수 있다. 상기 절연 잉크는 예를 들면, 에폭시 수지, 폴리이미드 수지, 폴리비닐피롤리돈계 수지, 폴리비닐알코올계 수지, 아크릴니트릴계수지, 메타크릴 수지, 폴리아미드 수지, 폴리비닐페놀계 수지, 페놀 수지, 폴리아미드이미드 수지, 불소 수지, 멜라민 수지, 우레탄 수지, 폴리에스테르 수지, 알키드 수지 등이 적용할 수 있다. 또한, 상기 절연 잉크는 상술한 물질들의 단독 또는 2종류 이상을 혼합하여 사용할 수 있으며 필요에 따라 알루미나 미립자, 실리카 미립자, 탄탈옥사이드 미립자 등의 고비유전율 입자나 중공 실리카 미립자 등의 저비유전율 입자 등의 성분이 첨가될 수 도 있다. 절연 잉크에 적용할 수 있는 용제에 제한은 없으며 예를 들면, 물, 탄화수소계, 알코올계, 케톤계, 에테르계, 에스테르계, 글리콜 에테르계, 불소계 등의 각종 유기 용제가 이용될 수 있다. 또한 필요에 따라 수지 등의 바인더 성분, 산화 방지제, 레벨링제, 이형 촉진제, 피막 형성 촉진을 위한 각종 촉매가 용제로서 사용될 수 있고, 실리콘계 및 불소계의 계면활성제가 첨가될 수 있다. 잉크막층으로부터 트랜지스터 구성하는 기능성 재료층의 변환은 예를 들면, 상온 건조, 가열 처리, 및 자외선, 전자선의 조사 등의 처리 등 잉크 특성이나 전자 부품에 있어서 각각에 최적의 방법 등으로 수행할 수 있다.When the printing method is applied, the insulating ink for forming the
한편, 본 발명의 유기 박막 트랜지스터 구조는 바텀(Bottom) 게이트 형 구조를 갖는 인버티드 스태거드 타입(inverted staggered type)을 기준으로 설명하였지만 본 발명이 이에 한정되는 것은 아니다. 즉 본 발명에 따른 비대칭 표면특성을 갖는 소스 전극 및 드레인 전극을 형성하는 방법은 스태거드 타입(staggered type), 코플래너 타입(coplanner type), 인버티드 코플래너 타입(inverted coplanner type)의 유기박막 트랜지스터 구조에도 적용할 수 있음은 물론이다.Meanwhile, although the organic thin film transistor structure of the present invention has been described with reference to an inverted staggered type having a bottom gate type structure, the present invention is not limited thereto. That is, the method for forming the source electrode and the drain electrode having the asymmetric surface characteristics according to the present invention is a staggered type, coplanner type, inverted coplanner type organic thin film Of course, it can also be applied to the transistor structure.
그리고 본 발명의 유기 박막 트랜지스터는 표시 소자에 적용될 수 있다. 상술한 표시 소자로는 전계발광 소자, 액정 소자, 입자이동 소자 등이 될 수 있으며, 기타 다양한 표시 소자에 적용 가능하다. 본 발명의 유기 박막 트랜지스터가 적용된 표시 소자를 포함하는 표시용 전자기기는 디스플레이장치(display device), 스마트 카드(smart card), 인벤터리 택(inventory tag) 등이 될 수 있다. 그러나 본 발명의 표시 소자가 상술한 표시용 전자기기에 한정되는 것은 아니다.The organic thin film transistor of the present invention can be applied to a display device. The aforementioned display device may be an electroluminescent device, a liquid crystal device, a particle transfer device, or the like, and may be applied to various other display devices. The display electronic device including the display device to which the organic thin film transistor of the present invention is applied may be a display device, a smart card, an inventory tag, or the like. However, the display element of the present invention is not limited to the display electronic device described above.
11 : 기판
12 : 게이트 전극
13 : 게이트 절연막
15A : 소스 전극
15B : 드레인 전극
21A, 21B, 23A, 23B : 특성층
17 : 유기 반도체층
100 : 유기 박막 트랜지스터11: substrate
12: gate electrode
13: gate insulating film
15A: Source Electrode
15B: Drain Electrode
21A, 21B, 23A, 23B: Characteristic Layers
17: organic semiconductor layer
100: organic thin film transistor
Claims (14)
상기 게이트 전극 상에 게이트 절연막을 형성하는 과정;
상기 게이트 절연막 상에 채널로 구성되는 일정 간격을 두고 대면되어 배치되는 소스 전극 및 드레인 전극을 형성하는 과정;
상기 소스 전극 및 드레인 전극의 표면 특성을 비대칭적으로 형성하는 표면 특성 처리 과정;
상기 비대칭 표면 특성을 가지는 소스 전극 및 드레인 전극 상에 유기 반도체층을 형성하는 과정;
을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.Forming a gate electrode on the substrate;
Forming a gate insulating film on the gate electrode;
Forming a source electrode and a drain electrode which are disposed to face each other at a predetermined interval configured as a channel on the gate insulating film;
A surface characteristic treatment process of asymmetrically forming surface characteristics of the source electrode and the drain electrode;
Forming an organic semiconductor layer on the source electrode and the drain electrode having the asymmetric surface property;
Organic thin film transistor manufacturing method comprising a.
상기 표면 특성 처리 과정은
상기 소스 전극 및 드레인 전극 중 적어도 하나의 표면에 표면 특성을 다르게 구성하는 특성층을 형성하는 과정인 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.The method of claim 1,
The surface property treatment process
Forming a characteristic layer on the surface of at least one of the source electrode and the drain electrode;
상기 특성층을 형성하는 과정은
상기 드레인 전극의 표면 상태를 유지하고 상기 소스 전극 상에 제1 특성층을 형성하는 과정;
상기 소스 전극의 표면 상태를 유지하고 상기 드레인 전극 상에 제2 특성층을 형성하는 과정;
상기 소스 전극 상에 제1 특성층을 형성하고 상기 드레인 전극 상에 제2 특성층을 형성하는 과정;
중 어느 하나의 과정을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.The method of claim 2,
Forming the characteristic layer is
Maintaining a surface state of the drain electrode and forming a first characteristic layer on the source electrode;
Maintaining a surface state of the source electrode and forming a second characteristic layer on the drain electrode;
Forming a first characteristic layer on the source electrode and forming a second characteristic layer on the drain electrode;
Organic thin film transistor manufacturing method comprising the process of any one of.
상기 제1 특성층 및 상기 제2 특성층은
서로 다른 물질로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.The method of claim 3,
The first characteristic layer and the second characteristic layer
Method for manufacturing an organic thin film transistor, characterized in that formed of different materials.
상기 제1 특성층 및 상기 제2 특성층은
상기 소스 전극 및 상기 드레인 전극과 다른 물질로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.5. The method according to any one of claims 3 to 4,
The first characteristic layer and the second characteristic layer
And forming a material different from that of the source electrode and the drain electrode.
상기 제1 특성층 및 상기 제2 특성층은
잉크젯 방법에 의하여 도포된 후 건조되어 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.The method of claim 3,
The first characteristic layer and the second characteristic layer
A method of manufacturing an organic thin film transistor, which is formed by coating and drying the inkjet method.
상기 특성층을 형성하는 과정은
제1 두께의 특성층을 소스 전극 또는 드레인 전극에 형성하는 과정;
상기 제1 두께의 특성층과 동일한 재질을 가지되 두께가 다른 제2 두께의 특성층을 상기 드레인 전극 또는 소스 전극에 형성하는 과정;
을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.The method of claim 2,
Forming the characteristic layer is
Forming a characteristic layer having a first thickness on the source electrode or the drain electrode;
Forming a second thickness characteristic layer having the same material as the first thickness characteristic layer and having a different thickness from the drain electrode or the source electrode;
Organic thin film transistor manufacturing method comprising a.
상기 소스 전극 및 드레인 전극을 형성하는 과정은
상기 소스 전극 및 드레인 전극의 두께가 상기 특성층들 형성 이후에도 동일한 높이를 가지도록 비대칭적으로 형성하는 과정인 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.The method of claim 7, wherein
Forming the source electrode and the drain electrode
And asymmetrically forming the source electrode and the drain electrode to have the same height after the formation of the characteristic layers.
상기 유기 반도체층을 형성하는 과정은
잉크젯 방식에 의하여 유기 반도체층 재료를 도포하되 유기물, 무기물, 산화물 중 어느 하나 또는 조합에 의하여 생성된 유기 반도체 재료를 도포하여 형성하는 과정인 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법. The method of claim 1,
Forming the organic semiconductor layer is
A method of manufacturing an organic thin film transistor, comprising: applying an organic semiconductor layer material by an inkjet method, and applying and forming an organic semiconductor material produced by any one or a combination of organic materials, inorganic materials, and oxides.
상기 유기물은 상기 소스 전극 및 드레인 전극 상에 도포된 이후 자기 응집에 따라 일정 방향으로 결정이 성장하는 물질인 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법. 10. The method of claim 9,
The organic material is a method of manufacturing an organic thin film transistor, characterized in that the crystal is grown in a predetermined direction according to the self-coagulation after being applied on the source electrode and the drain electrode.
상기 유기 반도체층을 형성하면서 상기 유기 반도체 드롭 도포 시 기판에 열을 가하는 과정;
을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터 제조 방법.10. The method of claim 9,
Applying heat to a substrate during the organic semiconductor drop coating while forming the organic semiconductor layer;
Organic thin film transistor manufacturing method comprising a further.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110020005A KR20120101900A (en) | 2011-03-07 | 2011-03-07 | Organic thin film transistor manufacturing method of organic thin film transistor, otft manufactured by the method, display element manufactured by the otft, and display device manufactured by the display element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110020005A KR20120101900A (en) | 2011-03-07 | 2011-03-07 | Organic thin film transistor manufacturing method of organic thin film transistor, otft manufactured by the method, display element manufactured by the otft, and display device manufactured by the display element |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20120101900A true KR20120101900A (en) | 2012-09-17 |
Family
ID=47110679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110020005A KR20120101900A (en) | 2011-03-07 | 2011-03-07 | Organic thin film transistor manufacturing method of organic thin film transistor, otft manufactured by the method, display element manufactured by the otft, and display device manufactured by the display element |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20120101900A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106356453A (en) * | 2016-09-29 | 2017-01-25 | 合肥工业大学 | Asymmetric-structure-based organic semiconductor thin film oriented-preparation method and characterization method |
-
2011
- 2011-03-07 KR KR1020110020005A patent/KR20120101900A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106356453A (en) * | 2016-09-29 | 2017-01-25 | 合肥工业大学 | Asymmetric-structure-based organic semiconductor thin film oriented-preparation method and characterization method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1670079B1 (en) | Method of forming a conductive pattern of a thin film transistor | |
JP4100351B2 (en) | Thin film transistor manufacturing method | |
KR100766513B1 (en) | Method for manufacturing an organic semiconductor device, as well as organic semiconductor device, electronic device, and electronic apparatus | |
KR100719547B1 (en) | Method for patterning organic semiconductor layer, OTFT and Fabrication method using the same and flat panel display with OTFT | |
EP1815541B1 (en) | Self-aligned process to manufacture organic transistors | |
CN101595568B (en) | Thin film semiconductor device fabrication method and thin film semiconductor device | |
JP2008205284A (en) | Organic field effect transistor and its manufacturing method | |
KR20060064318A (en) | Method for fabricating conductive pattern, tft and fabrication method thereof using the same | |
CA2514133C (en) | Reverse printing | |
JP5868757B2 (en) | THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, AND DISPLAY DEVICE | |
KR102073763B1 (en) | Organic insulating layer composition, method for forming organic insulating layrer, and organic thin film transistor including the organic insulating layer | |
KR101172187B1 (en) | Fabrication of thin film transistor and integrated circuits by spray printing method | |
KR101288622B1 (en) | Semiconductor layer generating Method of Organic Thin Film Transistor, OTFT generated by the Method, Display element generated by the OTFT, and Display Device generated by the Display element | |
US9548465B2 (en) | Electronic device, image display apparatus, and substrate for configuring image display apparatus | |
JP5449736B2 (en) | Bottom gate type organic thin film transistor and manufacturing method thereof | |
KR20120101900A (en) | Organic thin film transistor manufacturing method of organic thin film transistor, otft manufactured by the method, display element manufactured by the otft, and display device manufactured by the display element | |
JP5098159B2 (en) | Thin film transistor manufacturing method | |
EP2248199A1 (en) | Method of fabricating top gate organic semiconductor transistors | |
WO2017110495A1 (en) | Thin-film transistor manufacturing method | |
KR100730177B1 (en) | TFT and Method for preparing the same | |
JP2012169404A (en) | Method for manufacturing thin film transistor | |
JP6331644B2 (en) | Thin film transistor array and manufacturing method thereof | |
KR101363255B1 (en) | Organic Thin-Film Transistor and Manufacturing Method thereof | |
JP2008192669A (en) | Organic semiconductor composition and manufacturing method of transistor | |
JP5757142B2 (en) | Method for manufacturing organic semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E601 | Decision to refuse application |