KR20120100648A - 액정표시장치 - Google Patents

Abstract

본 발명은, 공정오차에 의한 화소 간 균일도 저하를 방지할 수 있는 액정표시장치에 관한 것으로, 서로 대향하는 제1 기판과 제2 기판; 상기 제1 기판과 제2 기판 사이에 충진되는 액정층; 상기 액정층을 마주하는 상기 제1 기판의 일면 상에 형성되는 게이트라인; 상기 게이트라인을 포함한 상기 제1 기판의 일면 상의 전면에 형성되는 게이트절연막; 상기 게이트절연막 상에, 복수의 화소영역이 정의되도록, 상기 게이트라인과 교차되도록 형성되는 데이터라인; 상기 제1 기판의 일면 상에 상기 게이트라인과 평행하게 형성되는 공통라인; 상기 제1 기판의 일면 상의, 상기 데이터라인의 양측에, 상기 데이터라인과 평행하도록 상기 공통라인에서 연장되어 형성되는 쉴드라인; 상기 데이터라인을 포함한 상기 게이트절연막 상의 전면에 형성되는 보호막; 상기 보호막 상의 상기 복수의 화소영역 각각에 서로 교번하여 형성되는 화소전극과 공통전극; 및 상기 보호막 상에, 상기 공통전극과 연결되고 상기 데이터라인과 평행하게 형성되고, 상기 쉴드라인과 중첩되는 일부와 상기 화소영역 내에 배치되는 다른 일부를 포함하는 더미전극을 포함하는 액정표시장치를 제공한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치에 관한 것으로, 특히 화질을 향상시킬 수 있는 액정표시장치에 관한 것이다.

최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display)분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.

이 같은 평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 유기전계발광 표시장치(Organic Light Emitting Display: OLED), 전기영동표시장치(Electrophoretic Display: EPD, Electric Paper Display), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device: ELD) 및 전기습윤표시장치(Electro-Wetting Display: EWD) 등을 들 수 있다. 이들은 공통적으로 영상을 구현하는 평판 표시패널을 필수적인 구성요소로 하는 바, 평판 표시패널은 고유의 발광물질 또는 편광물질층을 사이에 두고 한 쌍의 기판을 대면 합착시킨 구성을 갖는다. 그 중, 액정표시장치는 평판표시장치의 대표적인 예로써, 전계를 이용하여 각 화소 별로 액정의 광 투과율을 조절함으로써 영상을 표시한다.

일반적인 액정표시장치는 서로 대향하는 하부기판과 상부기판, 하부기판과 상부기판 사이에 충진되는 액정층, 복수의 화소에 대응하는 복수의 화소영역 각각에 대응하여 액정층의 액정 셀의 방향을 변화시키는 전계를 형성하는 화소전극과 공통전극, 및 복수의 화소영역을 각각 정의하고 화소전극에 각 화소에 대응하는 화소전압을 인가하는 트랜지스터 어레이를 포함한다.

이때, 복수의 화소영역 외곽에 대응하는 액정층의 액정 셀들은 화소전극과 공통전극 사이의 전계에 의해 영향을 받지 않기 때문에, 적절하게 제어된 방향을 갖지 않으므로, 복수의 화소영역 외곽에서 발생되는 빛샘은 화질 저하의 원인으로 지목된다.

이에 따라, 액정표시장치는 복수의 화소영역 외곽에 형성되는 블랙매트릭스를 더 포함함으로써, 각 화소영역 내에서 공통전극과 화소전극 사이의 전계에 의해 제어된 방향을 갖는 액정 셀에 의한 광만이 외부로 방출되도록 하는 것이 일반적이다. 그런데, 블랙매트릭스 형성과정에서 마스크를 설계와 다르게 정렬한 공정오차가 발생하면, 블랙매트릭스가 화소영역 내부에 형성될 수 있다. 이 경우, 블랙매트릭스의 도전성으로 인하여, 화소전극과 공통전극 사이에 발생된 전계가 영향을 받게 되는 문제점이 있다.

한편, 사용자의 요구에 맞추어, 액정표시장치는 대형화되는 추세이다. 이에 따라, 트랜지스터 어레이, 화소전극과 공통전극 및 블랙매트릭스를 형성하는 각 패턴공정에 필요한 마스크도, 커진 기판에 맞추어 큰 사이즈(size, 크기)로 마련되어져야 한다.

그런데, 마스크를 무작정 큰 사이즈로 마련하면, 패턴공정 시에 마스크가 자중에 의해 아래로 처지는 현상(이하, "처짐 현상"으로 지칭함)이 발생되고, 이러한 처짐 현상을 방지하기 위해 마스크에 과도한 인장력을 가하면 마스크의 패턴이 변형되는 문제점이 있다. 이 같은 문제점으로 인해, 대형 액정표시장치를 제조하기 위한 패턴공정에서, 다수 개의 마스크를 나란하게 배열하여 대형 마스크로 이용하는 방식(이하, "분할마스크 방식"으로 지칭함)을 이용하는 것이 일반적이다.

그러나, 분할 마스크를 이용하는 경우, 다수 개의 분할 마스크를 정렬하는 데에서 공정오차가 발생하므로, 화소 간 균일도가 낮아지는 문제점이 있다.

예를 들어, 분할 마스크가 정렬 방향을 따라 밀려지면서, 화소영역 외곽에 배치되어야 하는 블랙매트릭스가 화소영역 내에 형성될 수 있다. 특히, 공정오차의 범위가 각 분할마스크 별로 다르기 때문에, 각 화소영역에서 블랙매트릭스가 침범한 면적이 다르게 되고, 그로 인해 각 화소의 휘도특성이 다르게 될 수 있다.

즉, 분할마스크의 정렬 시에 발생되는 공정오차에 의해 화소 간 균일도가 저하되면서, 일부 화소가 다른 화소보다 어둡게 보일 수 있고, 이러한 일부 화소가 얼룩으로 인지됨에 따라 화질이 저하되는 문제점이 있다.

특히, 사용자의 편의를 위해 액정패널에 합착된 터치패널 또는 액정 패널에 외부로부터 터치가 가해지는 경우, 액정패널의 상, 하부 기판 사이의 간격이 변동되면서, 블랙매트릭스의 위치가 미묘하게 변동할 수 있다. 이때, 화소 간 균일도는 더욱 저하되어, 화질 저하가 심화되는 문제점이 있다.

본 발명은 분할마스크 및 외부 터치에 의한 블랙 매트릭스의 위치 변동을 보상할 수 있어, 화소 간 균일도를 높일 수 있고, 화질을 향상시킬 수 있는 액정표시장치를 제공하기 위한 것이다.

이와 같은 과제를 해결하기 위하여, 본 발명은, 서로 대향하는 제1 기판과 제2 기판; 상기 제1 기판과 제2 기판 사이에 충진되는 액정층; 상기 액정층을 마주하는 상기 제1 기판의 일면 상에 형성되는 게이트라인; 상기 게이트라인을 포함한 상기 제1 기판의 일면 상의 전면에 형성되는 게이트절연막; 상기 게이트절연막 상에, 복수의 화소영역이 정의되도록, 상기 게이트라인과 교차되도록 형성되는 데이터라인; 상기 제1 기판의 일면 상에 상기 게이트라인과 평행하게 형성되는 공통라인; 상기 제1 기판의 일면 상의, 상기 데이터라인의 양측에, 상기 데이터라인과 평행하도록 상기 공통라인에서 연장되어 형성되는 쉴드라인; 상기 데이터라인을 포함한 상기 게이트절연막 상의 전면에 형성되는 보호막; 상기 보호막 상의 상기 복수의 화소영역 각각에 서로 교번하여 형성되는 화소전극과 공통전극; 및 상기 보호막 상에, 상기 공통전극과 연결되고 상기 데이터라인과 평행하게 형성되고, 상기 쉴드라인과 중첩되는 일부와 상기 화소영역 내에 배치되는 다른 일부를 포함하는 더미전극을 포함하는 액정표시장치를 제공한다.

이상과 같이, 본 발명에 따른 액정표시장치는 데이터라인과 평행하게 형성되고 화소영역 내에 일부 배치되는 더미전극을 포함한다. 이에 따라, 데이터라인의 신호에 의해 화소전극과 공통전극 사이의 전계에 간섭이 가해지는 것과, 공정오차 또는 외부 터치로 인해 화소영역 내에 일부 배치될 수 있는 블랙매트릭스에 의해 화소전극과 공통전극 사이의 전계에 간섭이 가해지는 것을 차단할 수 있으므로, 화소 간의 휘도특성이 균일해질 수 있다.

도 1은 본 발명의 실시예에 따른 액정표시장치에 있어서, 일부 화소를 나타낸 평면도이다.
도 2는 도 1의 I-I'를 나타낸 단면도이다.
도 3a 및 도 3b는 도 2에 있어서 좌측 및 우측으로부터 외부 터치가 가해진 경우를 나타낸 것이다.
도 4는 일반적인 액정표시장치에 대한 비교 예를 나타낸 것이다.
도 5a 및 도 5b는 도 4에 있어서 좌측 및 우측으로부터 외부 터치가 가해진 경우를 나타낸 것이다.
도 6은 표 1에 있어서, 4개의 분할 마스크 영역과, 4개의 분할 마스크 영역에서 제1 내지 제6 화소의 위치를 나타낸 것이다.
도 7a 내지 도 7c는 도 4에 도시된 일반적인 액정표시장치에 있어서, 도 6에 도시된 제1 내지 제6 화소에 좌측 및 우측으로부터 터치가 가해진 경우를 나타낸 이미지이다.
도 8a 및 도 8b는 본 발명의 실시예에 따른 액정표시장치에 있어서, 화소의 휘도 특성을 나타낸 이미지이다.

이하, 본 발명의 실시예에 따른 액정표시장치에 대하여, 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.

도 1은 본 발명의 실시예에 따른 액정표시장치에 있어서, 일부 화소를 나타낸 평면도이고, 도 2는 도 1의 I-I'를 나타낸 단면도이며, 도 3a 및 도 3b는 도 2에 있어서 좌측 및 우측으로부터 외부 터치가 가해진 경우를 나타낸 것이다.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 액정표시장치는, 복수의 화소에 각각 대응하는 복수의 화소영역이 정의되도록 서로 교차 배치되는 게이트라인(GL)과 데이터라인(DL), 게이트라인(GL)과 데이터라인(DL)의 교차영역에 형성되는 박막트랜지스터(미도시), 게이트라인(GL)에 평행하게 배치되는 공통라인(CL), 공통라인(CL)과 연결되고 데이터라인(DL)의 양측에 평행하게 배치되는 쉴드라인(SL), 화소영역 내에 서로 교번하여 배치되는 화소전극(PE)과 공통전극(CE), 및 공통전극(CE)과 연결되고 데이터라인(DL)과 평행하게 배치되며, 쉴드라인(SL)에 중첩하는 일부와 화소영역 내에 형성되는 다른 일부를 포함하는 더미전극(DE)을 포함한다.

여기서, 박막트랜지스터(미도시)는 게이트라인과 연결되는 게이트전극, 데이터라인과 연결되는 소스전극 및 제1 콘택홀(CH1)을 통해 화소전극(PE)과 연결되는 드레인전극을 포함한다. 이러한 박막트랜지스터(미도시)는 턴온하면, 화소전극(PE)에 각 화소에 대응하는 화소전압을 인가한다.

공통라인(CL)은 제2 콘택홀(CH2)을 통해 공통전극(CE) 및 더미전극(DE)과 연결되어, 전체 화소에 공통적으로 대응하는 공통전압을 인가한다.

이러한 액정표시장치는 복수의 화소영역 각각에서 화소전극(PE)과 공통전극(CE) 사이의 전계를 이용하여 복수의 화소 각각의 휘도를 조절함으로써, 영상을 표시한다.

구체적으로, 도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 서로 대향하는 제1 기판(Sb: bottom substrate)과 제2 기판(Su: upper substrate), 제1 기판(Sb)과 제2 기판(Su) 사이에 충진되는 액정층(LC: Liquid Crystal layer), 액정층(LC)에 마주하는 제1 기판(Sb)의 일면 상에 서로 평행하게 형성되는 게이트라인(GL)과 공통라인(CL), 제1 기판(Sb)의 일면 상의 데이터라인(DL)의 양측에, 데이터라인(DL)과 평행하도록 공통라인(CL)에서 연장되어 형성되는 쉴드라인(SL), 게이트라인(GL)과 공통라인(CL)과 쉴드라인(SL)을 포함한 제1 기판(Sb)의 일면 상의 전면에 형성되는 게이트절연막(GI), 게이트절연막(GI) 상에 게이트라인(GL)에 교차하고, 두 개의 쉴드라인(SL)의 사이에 형성되는 데이터라인(DL), 데이터라인(DL)을 포함한 게이트절연막(GI) 상의 전면에 형성되는 보호막(Passi), 보호막(Passi) 상의 복수의 화소영역(PA) 각각에 서로 교번하여 형성되는 화소전극(PE)과 공통전극(CE), 보호막(Passi) 상에 공통전극(CE)과 연결되고 데이터라인(DL)과 평행하게 형성되고, 쉴드라인(SL)에 중첩되는 일부(①)와, 화소영역(PA) 내에 배치되는 다른 일부(②)를 포함하는 더미전극(DE)을 포함한다.

그리고, 액정표시장치는 액정층(LC)에 마주하는 제2 기판(Su)의 일면 상의 복수의 화소영역(PA) 외곽에 형성되어, 빛샘을 차단하는 블랙매트릭스(BM) 및 제2 기판(Su)의 일면 상의 복수의 화소영역에 각각 형성되어, 소정 색상을 나타내는 파장영역의 광을 투과하는 컬러필터(CF)를 더 포함한다.

쉴드라인(SL)은 공통라인(CL)으로부터 연장되어, 게이트절연막(GI)을 사이에 두고 데이터라인(DL)의 양측에 데이터라인(DL)과 평행하게 형성된다. 이러한 쉴드라인(SL)은 공통라인(CL)과 동일한 전압레벨를 띄면서, 데이터라인(DL)과 화소영역 사이를 가로막도록 배치되어, 데이터라인(DL)에 인가되는 신호가 공통전극(CE)과 화소전극(PE) 사이의 전계에 영향을 미치는 것을 차단한다.

더미전극(DE)은 공통전극(CE)과 연결되어, 보호막(Passi)을 사이에 두고 데이터라인(DL)의 양측에 데이터라인(DL)과 평행하며, 쉴드라인(SL)과 중첩하는 일부(①)와 화소영역(PA) 내에 배치되는 다른 일부(②)를 포함한다. 그리고, 더미전극(DE)은 제2 콘택홀(CH2)을 통해 공통라인(CL) 또는 쉴드라인(SL)과 연결된다. 이러한 더미전극(DE)은 쉴드라인(SL)과 마찬가지로, 공통라인(CL)과 동일한 전압레벨을 띄면서, 데이터라인(DL)과 화소영역(PA) 사이를 가로막도록 배치되어, 데이터라인(DL)에 인가되는 신호가 공통전극(CE)과 화소전극(PE) 사이의 전계에 영향을 미치는 것을 차단한다.

보호막(Passi) 상에 형성되는 더미전극(DE), 화소전극(PE) 및 공통전극(CE) 중 이웃한 두 전극은 소정 간격(EI: Electrode Interval)으로 서로 이격되어 배치된다. 그리고, 화소전극(PE)과 공통전극(CE)은 동일한 너비(EW: Electrode Width)로 형성된다.

액정층(LC)는 소정의 초기 배향방향을 갖는 액정 셀로 이루어지고, 액정 셀은 화소전극(PE)과 공통전극(CE) 사이의 전계에 따른 방향으로 회전하여, 광을 선택적으로 투과한다.

컬러필터(CF)는 제2 기판(Su)의 일면 상의 복수의 화소영역에 각각 형성되어, 복수의 화소에 각각 대응하는 소정 색상에 해당하는 파장영역의 광을 투과한다. 예를 들어, 컬러필터(CF)는 각 화소영역에 대응하여 적색, 녹색 및 청색(RGB) 중 어느 하나의 색상에 해당하는 광을 투과하는 염료 또는 형광물질로 형성될 수 있다.

한편, 더미전극(DE)의 일부(①)는 블랙매트릭스(BM)에 의해 커버되는 부분이나, 더미전극(DE)의 다른 일부(②)는 블랙매트릭스(BM)에 의해 커버되지 않는 부분이다. 즉, 더미전극(DE)의 다른 일부(②)는 소정의 추가너비(AW: additional width)만큼 화소영역(PA) 내로 연장된 부분이다.

이에 따라, 각 화소에 있어서, 화소영역(PA) 전면에서 광이 방출되는 것이 아니라, 더미전극(DE)의 다른 일부(②)에 의해 가려지는 너비(AW)를 제외한 나머지 영역(EA: Efficient Area, 이하, "유효영역(EA)"으로 지칭함)에서만 실질적으로 광이 방출된다. 즉, 유효영역(EA)은 화소영역(PA)의 양측에 위치한 더미전극(DE)의 추가너비만큼, 화소영역(PA)보다 작은 너비를 갖는다.

그런데, 외부로부터 인가된 터치 또는 제조 공정 중 마스크의 정렬 오차로 인하여, 블랙매트릭스(BM)의 위치가 다소 변경되고, 그로 인해 블랙매트릭스(BM)의 일부가 화소영역(PA) 내에 배치될 수 있다. 이때에도, 블랙매트릭스(BM)은 유효영역(EA) 외곽에만 배치된다.

즉, 도 3a에 도시된 바와 같이, 좌측의 힘에 의해 블랙매트릭스(BM)가 설계보다 좌측으로 치우쳐서 화소영역(PA)내에 일부 배치되는 경우에도, 블랙매트릭스(BM)는 유효영역(EA)의 외곽에 배치된다. 이와 마찬가지로, 도 3b에 도시된 바와 같이, 우측의 힘에 의해 블랙매트릭스(BM)가 설계보다 우측으로 치우쳐서 화소영역(PA)내에 일부 배치되는 경우에도, 블랙매트릭스(BM)는 유효영역(EA)의 외곽에 배치된다.

이와 같이, 블랙매트릭스(BM)의 위치 변동에 관계없이, 유효영역(EA) 내에 블랙매트릭스(BM)가 배치되지 않으므로, 각 화소에서 광이 방출되는 유효영역(EA)이 모두 동일해져서, 화소 간 휘도 특성이 균일해질 수 있다.

그에 반해, 도 4에 도시된 바와 같이, 일반적인 액정표시장치의 더미전극(DE)은 블랙매트릭스(BM)에 의해 모두 커버되도록 화소영역(EA) 외곽에만 형성된다. 이때, 도 5a에 도시된 바와 같이, 좌측의 힘에 의해 블랙매트릭스(BM)가 설계보다 좌측으로 치우쳐서 화소영역(PA)내에 일부 배치되는 경우, 블랙매트릭스(BM)가 화소영역(PA)에 침범하는 너비(ER)만큼, 도전성의 블랙매트릭스(BM)가 화소전극(PE)과 공통전극(CE) 사이의 전계에 영향을 미치게 된다. 이와 마찬가지로, 도 5b에 도시된 바와 같이, 우측의 힘에 의해 블랙매트릭스(BM)가 설계보다 좌측으로 치우쳐서 화소영역(PA)내에 일부 배치되는 경우, 블랙매트릭스(BM)가 화소영역(PA)에 침범하는 너비(ER)만큼, 도전성의 블랙매트릭스(BM)가 화소전극(PE)과 공통전극(CE) 사이의 전계에 영향을 미치게 된다.

이에 따라, 블랙매트릭스(BM)에 의한 영향으로 인해, 화소전극(PE)과 공통전극(CE) 사이의 전계가 흔들리면서, 블랙매트릭스(BM)에 인접한 부분에서 투과율이 저하되고, 이는 곧 얼룩으로 인지되어, 화질이 저하된다.

이상과 같이, 본 발명의 실시예에 따른 액정표시장치는 화소영역(PA) 내에 배치되는 다른 일부(②)를 포함하는 더미전극(DE)을 포함함으로써, 각 화소에서 블랙매트릭스(BM)의 위치변동에 관계없이 일정한 너비를 유지하는 유효영역(EA)에서만 광을 방출함에 따라, 화소 간 휘도 특성의 균일도가 향상될 수 있다.

특히, 분할마스크 방식을 이용하는 경우, 다수 개의 분할 마스크를 정렬하는 데서 필연적으로 공정오차가 발생되고, 이러한 공정오차를 감안하여 더미전극(DE)의 다른 일부(②)의 너비, 즉, 추가너비(AW)를 조절할 필요가 있다.

아래의 표 1은 도 4에 도시된 비교 예를 분할마스크 방식으로 제조하는 경우의 공정오차를 나타낸 것이다. 여기서, 표 1은 더미전극(DM)이 화소영역(PA)로부터 4.3um만큼 이격되고, 이웃한 전극 간의 간격(EI)이 9.3um이며, 전극의 너비(EW)가 3.2um 내지 3.5um인 조건 하에서 실험한 결과이다. 그리고, 표 2는 공정오차의 평균값과 최대값을 정리한 것이다.

표 1은, 도 6에서 제1 계면(S1), 제2 계면(S2) 및 제3 계면(S3)을 사이에 두고 이웃한 제1 분할영역(M1)와 제2 분할영역(M2), 제2 분할영역(M2)과 제3 분할영역(M3), 제3 분할영역(M3)과 제4 분할영역(M4) 각각에 있어서, 제1 내지 제3 계면(S1-S3)에 인접하고 상단(Ya 행)과 하단(Yb 행)에 배치된 화소에 대하여, 제1 기판(Sb)과 제2 기판(Su)의 합착 후 설계값에 대한 블랙매트릭스(BM)의 위치 오차 및 좌측과 우측의 터치에 의한 블랙매트릭스(BM)의 위치 오차를 나타낸 것이다. 한편, 도 6에서 X 방향은 마스크의 정렬방향(XL, XR)이다.

도 7a 내지 도 7c를 참고해보면, 좌측 또는 우측의 터치로 인하여, 블랙매트릭스(BM)가 화소영역 내로 침범함에 따라, 화소영역의 가장자리에서 전계가 흔들려서 다른 부분보다 어둡게 보이는 부분이 발생함을 확인할 수 있다.

그리고, 표 2는 표 1의 결과에 대한 평균값과 최대값, 및 블랙매트릭스(BM)와 이웃한 전극(화소전극(PE)) 사이의 간격 변화를 나타낸 것이다.

표 2에 나타낸 바와 같이, 좌측 또는 우측에서의 터치에 의하여, X 방향의 위치오차는 평균 6.4um, 최대 11um이고, Y 방향의 위치오차는 평균 2.8um, 최대 6.9um이다. X 방향과 Y 방향으로 이동하였을 때, 최대의 위치오차는 X 방향으로 10.5um, Y 방향으로 6um이다. 그리고, 블랙매트릭스(BM)의 위치 변동에 의하여, 블랙매트릭스(BM)와 이웃한 전극(화소전극(PE)) 사이의 간격 변화는 평균 7.15um, 최대 13um인 것을 확인할 수 있다.

이 같은 결과를 감안하여, 본 발명의 실시예에 따르면, 더미전극(DE)의 다른 일부(②)의 너비, 즉, 추가너비(AW)는 분할마스크 공정 시의 마스크 정렬 오차 및 마스크 정렬 방향으로 가해지는 외부의 터치에 의한 블랙매트릭스(BM)의 위치 변동 범위를 감안하여, 7.15um 내지 13um로 결정된다.

즉, 7.15um 내지 13um의 추가너비(AW)로 더미전각(DE)을 화소영역으로 연장하면, 분할 마스크의 정렬 오차 및 외부 터치에 의해 블랙매트릭스(BM)의 위치가 변동되더라도, 블랙매트릭스(BM)가 유효영역(EA) 외곽에만 배치될 수 있다. 그러므로, 블랙매트릭스(BM)의 위치 변동에 의해 각 화소의 유효영역(EA)이 변동되는 것이 방지될 수 있어, 모든 화소에서 동일한 면적으로 광이 방출될 수 있다. 그로 인해, 화소 간 휘도 특성이 균일해질 수 있으므로, 분할 마스크 공정의 마스크 정렬 오차에 관계없이 화질이 개선될 수 있다.

즉, 도 8a에 나타낸 바와 같이, 마스크의 정렬오차가 발생한 경우에도 각 화소의 휘도 특성은 균일한 것을 확인할 수 있고, 도 8b에 나타낸 바와 같이, 도 8a의 조건에서 마스크의 정렬방향으로 터치를 가한 경우에도 이웃한 화소 간에 동일한 휘도 특성을 나타내는 것을 확인할 수 있다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.

GL: 게이트라인 CL: 공통라인
DL: 데이터라인 SL: 쉴드라인
PE: 화소전극 CE: 공통전극
DE: 더미전극 Sb: 제1 기판 (하부기판)
GI: 게이트절연막 Passi: 보호막
LC: 액정층 Su: 제2 기판 (상부기판)
BM: 블랙매트릭스 CF: 컬러필터

Claims (7)

1. 서로 대향하는 제1 기판과 제2 기판;
   상기 제1 기판과 제2 기판 사이에 충진되는 액정층;
   상기 액정층을 마주하는 상기 제1 기판의 일면 상에 형성되는 게이트라인;
   상기 게이트라인을 포함한 상기 제1 기판의 일면 상의 전면에 형성되는 게이트절연막;
   상기 게이트절연막 상에, 복수의 화소영역이 정의되도록, 상기 게이트라인과 교차되도록 형성되는 데이터라인;
   상기 제1 기판의 일면 상에 상기 게이트라인과 평행하게 형성되는 공통라인;
   상기 제1 기판의 일면 상의, 상기 데이터라인의 양측에, 상기 데이터라인과 평행하도록 상기 공통라인에서 연장되어 형성되는 쉴드라인;
   상기 데이터라인을 포함한 상기 게이트절연막 상의 전면에 형성되는 보호막;
   상기 보호막 상의 상기 복수의 화소영역 각각에 서로 교번하여 형성되는 화소전극과 공통전극; 및
   상기 보호막 상에, 상기 공통전극과 연결되고 상기 데이터라인과 평행하게 형성되고, 상기 쉴드라인과 중첩되는 일부와 상기 화소영역 내에 배치되는 다른 일부를 포함하는 더미전극을 포함하는 액정표시장치.
2. 제1항에 있어서,
   상기 액정층에 마주하는 상기 제2 기판의 일면 상의, 상기 복수의 화소영역 외곽에 형성되어, 빛샘을 차단하는 블랙매트릭스; 및
   상기 제2 기판의 일면 상에 상기 복수의 화소영역에 각각 대응하여 소정 색상을 나타내는 파장영역의 광을 투과하는 컬러필터를 더 포함하는 액정표시장치.
3. 제2항에 있어서,
   상기 더미전극의 일부는 상기 블랙매트릭스에 의해 커버되는 액정표시장치.
4. 제3항에 있어서,
   상기 더미전극의 다른 일부는 7.15um - 13um의 너비를 갖는 액정표시장치.
5. 제4항에 있어서,
   상기 화소영역 내에 형성되는 상기 화소전극, 상기 공통전극 및 상기 더미전극 중 이웃한 둘 사이의 간격은 9.3um인 액정표시장치.
6. 제4항에 있어서,
   상기 게이트라인과 데이터라인의 교차영역에 형성되는 박막트랜지스터를 더 포함하고,
   상기 보호막을 관통하는 제1 콘택홀을 통해, 상기 화소전극은 상기 박막트랜지스터의 드레인전극에 연결되는 액정표시장치.
7. 제6항에 있어서,
   상기 보호막 및 상기 게이트절연막을 관통하는 제2 콘택홀을 통해, 상기 더미전극과 상기 공통전극은 상기 쉴드라인에 연결되는 액정표시장치.

Images