KR20120098176A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- KR20120098176A KR20120098176A KR1020110017952A KR20110017952A KR20120098176A KR 20120098176 A KR20120098176 A KR 20120098176A KR 1020110017952 A KR1020110017952 A KR 1020110017952A KR 20110017952 A KR20110017952 A KR 20110017952A KR 20120098176 A KR20120098176 A KR 20120098176A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- nmos
- pmos
- capacitors
- voltage
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims abstract description 102
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101000856234 Clostridium acetobutylicum (strain ATCC 824 / DSM 792 / JCM 1419 / LMG 5710 / VKM B-1787) Butyrate-acetoacetate CoA-transferase subunit A Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/373—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate the capacitor extending under or around the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
- H10B12/377—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate having a storage electrode extension located over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체 소자에 관한 것이다.
The present invention relates to a semiconductor device.
반도체 소자, 예를 들면 DRAM (Dynamic Random Access Memory)의 집적도가 증가함에 따라 저장 용량 증가에 대한 요구와 더불어 동작 속도의 증가에 대한 요구가 커지고 있다. 일반적으로 반도체 소자의 집적도가 증가하면 이에 비례하여 동작 회로의 수도 증가되는데, 읽기(read) 동작 및 쓰기(writing) 동작시에 전원 전압(VDD) 및 접지 전압(VSS)에 순간적으로 심한 요동 잡음(fluctuation noise)이 생기게 된다. 이를 해결하기 위하여, 통상적으로 반도체 소자에서는 전원 전압(VDD) 및 접지 전압(VSS)과 같은 동작 전원들 사이에 존재하는 노이즈를 필터링하기 위하여 디커플링 캐패시터(decoupling capacitor)를 사용하고 있다. 이러한 디커플링 캐패시터는 주변 회로(Prephery) 영역의 여유 공간에 주로 배치된다.As the degree of integration of semiconductor devices, for example, DRAM (Dynamic Random Access Memory) increases, the demand for increasing the storage capacity as well as the demand for increasing the operating speed increases. In general, as the degree of integration of semiconductor devices increases, the number of operating circuits increases in proportion to the increase in the degree of integration of semiconductor devices. fluctuation noise. In order to solve this problem, a semiconductor device typically uses a decoupling capacitor to filter out noise existing between operating power sources such as the power supply voltage VDD and the ground voltage VSS. This decoupling capacitor is mainly disposed in the free space of the peripheral region.
디커플링 캐패시터는 전원 상의 고주파 노이즈를 제거하거나 소자가 필요로 하는 전원을 보조적으로 제공하고, 소자에 외부 전원이 연결될 때 발생하는 인덕턴스(inductance) 성분 등을 배제하여 외부 전원에서 바라보는 임피던스(impedance)를 개선하는 역할을 한다.The decoupling capacitor eliminates high-frequency noise on the power supply, provides auxiliary power to the device, and eliminates the impedance seen from the external power supply by eliminating inductance components that occur when the device is connected to an external power supply. To improve.
반도체 소자의 경우 작은 면적에 큰 캐패시터 용량을 가지는 모스(MOS) 캐패시터가 디커플링 캐패시터로 형성되는 것이 일반적이다. 모스 캐패시터에는 엔모스(NMOS) 캐패시터와 피모스(PMOS) 캐패시터가 있다. 일반적으로 엔모스(NMOS) 캐패시터가 피모스(PMOS) 캐패시터보다 특성이 우수하여 널리 이용된다.In the case of a semiconductor device, a MOS capacitor having a large capacitor capacity in a small area is generally formed as a decoupling capacitor. Morse capacitors include NMOS capacitors and PMOS capacitors. In general, NMOS capacitors are widely used because they have better characteristics than PMOS capacitors.
엔모스 캐패시터의 경우를 들어 구체적으로 설명하면 다음과 같다. 엔모스 트랜지스터에서 게이트(gate)에 전원전압(VDD)가 인가되고, 소스(source), 드레인(drain), 및 벌크(bulk)에 기저전압(VSS)가 공통으로 인가되면 엔모트 트랜지스터는 캐패시터의 역할을 한다. 이론적으로 게이트와 소스 사이에 걸리는 전압(Vgs) 레벨이 문턱 전압(Vt) 레벨보다 낮은 경우, 턴온되지 않아서 전류가 흐르지 않고 전하가 쌓이게 되므로 캐패시터의 역할을 하는 것이다.For example, the NMOS capacitor will be described in detail below. In a NMOS transistor, when a power supply voltage VDD is applied to a gate and a base voltage VSS is commonly applied to a source, a drain, and a bulk, the NMOS transistor is a capacitor. Play a role. Theoretically, when the voltage (Vgs) level between the gate and the source is lower than the threshold voltage (Vt) level, it does not turn on, so no current flows and charges are accumulated, thus acting as a capacitor.
그러나 이와 같이 기생성분을 감소시키기 위한 디커플링 캐패시터 구성은 두가지 기생 저항 성분을 초래하게 되었다. 이러한 기생저항 성분들은 그 저항값이 클수록 파워 드랍(power drop)을 증가시켜 고주파에서의 동작 특성을 저하한다는 문제점이 있다. 그 중 하나가 ESR(Equivalent Series Resistance)이다. ESR(Equivalent Series Resistance)는 디커플링 캐패시터 고유의 저항성분이므로 디커플링 캐패시터의 게이트 사이즈를 변화시켜 조절할 수 있으며 ESR이 작을수록 고주파 영역에서의 동작특성을 향상시킬 수 있다. 다른 하나는 디커플링 캐패시터에 전원전압(VDD) 및 기저전압(VSS)을 인가하기 위해 형성하는 메탈라인에 의해 발생하는 저항성분(이하 '경로저항')이다.However, this decoupling capacitor configuration for reducing parasitic components has resulted in two parasitic resistance components. These parasitic resistance components have a problem in that the larger the resistance value, the more the power drop is increased and the operating characteristics at high frequencies are deteriorated. One of them is ESR (Equivalent Series Resistance). ESR (Equivalent Series Resistance) is an intrinsic resistance component of the decoupling capacitor, so it can be adjusted by changing the gate size of the decoupling capacitor. The smaller the ESR, the better the operation characteristics in the high frequency region. The other is a resistance component (hereinafter referred to as a "path resistance") generated by a metal line formed to apply a power supply voltage VDD and a ground voltage VSS to the decoupling capacitor.
본 발명은 디커플링 캐패시터에 전원전압 및 기저전압을 인가하기 위한 메탈라인의 길이를 최소화하여 메탈라인의 저항값을 최소화하기 위한 반도체 소자를 제공한다.
The present invention provides a semiconductor device for minimizing the length of a metal line for applying a power supply voltage and a base voltage to a decoupling capacitor to minimize the resistance of the metal line.
본 발명에 따른 반도체 소자는, 다수의 엔모스 트랜지스터가 형성되는 엔모스 영역; 다수의 피모스 트랜지스터가 형성되되, 상기 엔모스 영역과 이격하여 형성되는 피모스 영역; 및 일단은 상기 엔모스 영역으로부터 제1전압을 공급받고, 타단은 상기 피모스 영역으로부터 제2전압을 공급받는 다수의 캐패시터가 형성되되, 상기 엔모스 영역과 상기 피모스 영역의 사이에 형성되는 캐패시터 영역을 포함할 수 있다.The semiconductor device according to the present invention includes an NMOS region in which a plurality of NMOS transistors are formed; A plurality of PMOS transistors formed therein, the PMOS regions spaced apart from the NMOS region; And a plurality of capacitors, one end of which is supplied with a first voltage from the NMOS region and the other end of which is supplied with a second voltage from the PMOS region, wherein a capacitor is formed between the NMOS region and the PMOS region. It can include an area.
또한 본 발명에 따른 반도체 소자는, 다수의 제1엔모스 트랜지스터가 형성되는 제1엔모스 영역; 다수의 제1피모스 트랜지스터가 형성되되, 상기 제1엔모스 영역과 이격하여 형성되는 제1피모스 영역; 일단은 상기 제1엔모스 영역으로부터 제1전압을 공급받고, 타단은 상기 제1피모스 영역으로부터 제2전압을 공급받는 다수의 제1캐패시터가 형성되되, 상기 제1엔모스 영역과 상기 제1피모스 영역 사이에 형성되는 제1캐패시터 영역; 다수의 제2엔모스 트랜지스터가 형성되되, 상기 제1피모스 영역과 인접하여 형성되는 제2엔모스 영역; 다수의 제2피모스 트랜지스터가 형성되되, 상기 제2엔모스 영역과 이격하여 형성되는 제2피모스 영역; 및 일단은 상기 제2엔모스 영역으로부터 상기 제1전압을 공급받고, 타단은 상기 제2피모스 영역으로부터 상기 제2전압을 공급받는 다수의 제2캐패시터가 형성되되, 상기 제2엔모스 영역과 상기 제2피모스 영역 사이에 형성되는 제2캐패시터 영역을 포함할 수 있다.
In addition, the semiconductor device according to the present invention includes a first NMOS region in which a plurality of first NMOS transistors are formed; A first PMOS region in which a plurality of first PMOS transistors are formed and spaced apart from the first NMOS region; One end is supplied with a first voltage from the first NMOS area, and the other end is formed with a plurality of first capacitors are supplied with a second voltage from the first PMOS area, the first NMOS area and the first A first capacitor region formed between the PMOS regions; A second NMOS transistor formed with a plurality of second NMOS transistors and formed adjacent to the first PMOS region; A second PMOS transistor formed with a plurality of second PMOS transistors, the second PMOS region spaced apart from the second NMOS region; And a plurality of second capacitors, one end of which is supplied with the first voltage from the second NMOS region and the other end of which is supplied with the second voltage from the second PMOS region, wherein It may include a second capacitor region formed between the second PMOS region.
본 발명은 디커플링 캐패시터에 전원전압 및 기저전압을 인가하기 위한 메탈라인의 길이를 최소화하여 이러한 메탈라인에 의해 발생하는 저항값을 최소화함으로써 메탈라인의 저항성분에 의한 파워 드랍을 최소화하는 효과가 있다.
The present invention has the effect of minimizing the length of the metal line for applying the power supply voltage and the base voltage to the decoupling capacitor to minimize the resistance value generated by the metal line, thereby minimizing the power drop caused by the resistance component of the metal line.
도 1은 본 발명의 일실시예에 따른 반도체 소자의 구성도,
도 2는 본 발명의 다른 일실시예에 따른 반도체 소자의 구성도.1 is a block diagram of a semiconductor device according to an embodiment of the present invention;
2 is a block diagram of a semiconductor device according to another embodiment of the present invention.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.
도 1은 본 발명의 일실시예에 따른 반도체 소자의 구성도이다.1 is a block diagram of a semiconductor device according to an embodiment of the present invention.
도 1에 도시된 바와 같이 반도체 소자는, 다수의 엔모스 트랜지스터(111)가 형성되는 엔모스 영역(110), 다수의 피모스 트랜지스터(131)가 형성되되, 엔모스 영역(110)과 이격하여 형성되는 피모스 영역(130) 및 일단(A)은 엔모스 영역(110)으로부터 제1전압을 공급받고, 타단(B)은 피모스 영역(130)으로부터 제2전압을 공급받는 다수의 캐패시터(121)가 형성되되, 엔모스 영역(110)과 피모스 영역(130)의 사이에 형성되는 캐패시터 영역(120)을 포함한다.As shown in FIG. 1, in the semiconductor device, an
다수의 캐패시터(121)의 일단(A)은 동일한 제1전압이 인가되므로 전기적으로 연결되어있고, 다수의 캐패시터(121)의 타단(B)은 동일한 제2전압이 인가되므로 전기적으로 연결되어있다. '101'은 다수의 트랜지스터(111, 131)의 게이트(gate) 라인을 나타낸다. '102'는 컨택(미도시)에 의해 캐패시터(121)의 드레인 또는 소스와 연결되어, 캐패시터(121)의 드레인 또는 소스를 캐패시터(121)의 일단(A)과 전기적으로 연결하는 메탈 라인을 나타낸다. '103'는 컨택(미도시)에 의해 캐패시터(121)의 게이트와 연결되어, 캐패시터(121)의 게이트를 캐패시터(121)의 타단(A)과 전기적으로 연결하는 메탈 라인을 나타낸다.One end A of the plurality of
이하 도 1을 참조하여 반도체 소자에 대해 설명한다.Hereinafter, a semiconductor device will be described with reference to FIG. 1.
배경기술에서 상술한 바와 다수의 캐패시터(121)는 모스 트랜지스터일 수 있다. 즉 다수의 캐패시터(121)는 엔모스 트랜지스터(NMOS transistor) 또는 피모스 트랜지스터(PMOS transistor)일 수 있다. 이하에서는 다수의 캐패시터(121)가 엔모스 트랜지스터인 경우에 대해 설명한다.As described above in the background, the plurality of
다수의 캐패시터(121)가 엔모스 트랜지스터인 경우에 엔모스 트랜지스터의 게이트에는 전원전압이 인가되고, 엔모스 트랜지스터의 드레인 및 소스에는 공통으로 기저전압(접지전압)이 인가된다. 이렇게 해서 전하가 엔모스 트랜지스터에 축적된다. 여기서 기저전압은 제1전압이고, 전원전압은 제2전압에 해당한다.When the plurality of
엔모스 영역(110)에는 다수의 엔모스 트랜지스터(111)가 형성된다. 반도체 소자에서 일반적으로 다수의 엔모스 트랜지스터(111)의 소스에는 기저전압이 공급된다. 그리고 엔모스 트랜지스터(111)의 드레인은 반도체 소자의 다른 부분과 전기적으로 연결된다. 예를 들어 반도체 소자가 DRAM인 경우 엔모스 트랜지스터(111)의 드레인에는 비트라인(bit line)이 연결될 수 있다.A plurality of
피모스 영역(130)에는 다수의 피모스 트랜지스터(131)가 형성된다. 반도체 소자에서 일반적으로 다수의 피모스 트랜지스터(131)의 소스에는 전원전압이 공급된다. 그리고 피모스 트랜지스터(111)의 드레인도 다수의 엔모스 트랜지스터(111)와 마찬가지로 반도체 소자의 다른 부분과 전기적으로 연결된다.A plurality of
즉 반도체 소자 내부 혹은 외부의 전원으로부터 엔모스 영역(110)의 다수의 엔모스 트랜지스터(111)들로 기저전압이 공급되고, 피모스 영역(130)의 다수의 피모스 트랜지스터(131)들로 전원전압이 공급된다. 그런데 다수의 캐패시터(121)는 전원전압과 기저전압을 모두 공급받아야 한다. 다수의 캐패시터(121)는 엔모스 영역(110)으로부터 기저전압을 공급받고, 피모스 영역(130)으로부터 전원전압을 공급받는다.That is, a base voltage is supplied to the plurality of
다수의 캐패시터(121)에 전원전압과 기저전압을 공급하는 방법은 다음과 같다. 다수의 캐패시터(121)의 일단(A)은 엔모스 영역(110)과 전기적으로 연결된다.다수의 캐패시터(121)의 일단(A)은 다수의 엔모스 트랜지스터(111)의 소스와 전기적으로 연결된다. 또한 다수의 캐패시터(121)의 타단(B)은 피모스 영역(130)과 전기적으로 연결된다. 한편 다수의 캐패시터(121)가 엔모스 트랜지스터인 경우 일단(A)은 엔모스 트랜지스터의 드레인 및 소스가 되고, 타단(B)은 엔모스 트랜지스터의 게이트가 된다.A method of supplying a power supply voltage and a base voltage to the plurality of
도 1에서는 다수의 캐패시터(121)의 일단(A)이 모두 전기적으로 연결되고, 다수의 캐패시터(121)의 타단(B)이 모두 전기적으로 연결된 것을 도시하였지만 이것은 하나의 예이고, 각 캐패시터(121)의 일단(A) 및 타단(B) 분리되거나 일부만 연결되고 일부는 분리될 수도 있다. 즉 'A'는 다수의 트랜지스터(121)의 일단이 모두 전기적으로 연결된 부분에 해당하고, 'B'는 다수의 트랜지스터(121)의 타단이 모두 전기적으로 연결된 부분에 해당한다.In FIG. 1, one end A of the plurality of
참고로 위의 예와 반대로 다수의 캐패시터(121)가 피모스 트랜지스터인 경우 에는 피모스 트랜지스터의 드레인과 소스는 캐패시터(121)의 타단(B)이 되고, 피모스 트랜지스터의 게이트는 캐패시터(121)의 일단(A)이 된다.For reference, in contrast to the above example, when the plurality of
다수의 캐패시터의 일단(A)과 엔모스 영역(110)은 제1메탈라인(M1)을 통해 전기적으로 연결된다. 좀 더 자세히는 다수의 캐패시터의 일단(A)과 다수의 엔모스 트랜지스터(111)의 소스(NS)가 제1메탈라인(M1)을 통해 전기적으로 연결된다. 또한 다수의 캐패시터의 타단(B)과 피모스 영역(130)은 제2메탈라인(M2)을 통해 전기적으로 연결된다. 좀 더 자세히는 다수의 캐패시터의 타단(B)과 다수의 피모스 트랜지스터(131)의 소스(PS)가 제2메탈라인(M2)을 통해 전기적으로 연결된다. 제1메탈라인(M1)과 제2메탈라인(M2)은 같은 층에 형성될 수 있다. 도 1에서는 'M1', 'M2', 'A', 'B', '102', 103'은 모두 같은 층에 형성된 메탈라인에 해당한다.One end A of the plurality of capacitors and the
본 발명은 다수의 엔모스 트랜지스터(111)가 형성되는 엔모스 영역(110)과 다수의 피모스 트랜지스터(131)가 형성되는 피모스 영역(130) 사이에 다수의 트랜지스터(121)를 형성하여 다수의 트랜지스터(121)에 전원전압, 기저전압을 공급하는 메탈라인의 길이를 최소화할 수 있다는 효과가 있다. 만약 두 개의 엔모스 영역 사이(두 개의 피모스 영역 사이)에 캐패시터 영역을 형성한다면 캐패시터 영역에 전원전압(기저전압)을 공급하기 위해서는 캐패시터 영역으로부터 멀리 떨어진 곳에 형성된 피모스 영역(엔모스 영역)으로부터 메탈라인을 연결해야한다. 따라서 엔모스 영역(110)과 피모스 영역(130) 사이에 캐패시터 영역(120)을 형성하고 기저전압은 엔모스 영역(110)으로부터 전원전압은 피모스 영역(130)으로 부터 공급받으면 엔모스 역역(110)과 피모스 영역(130)으로부터 캐패시터 영역(120)에 이르는 메탈라인(M1, M2)의 길이를 최소화하여 상술한 '경로저항'의 값을 최소화할 수 있다. 따라서 파워 드랍이 작아지므로 고속 동작에 유리하다.
According to the present invention, a plurality of
도 2는 본 발명의 다른 일실시예에 따른 반도체 소자의 구성도이다.2 is a block diagram illustrating a semiconductor device in accordance with another embodiment of the present invention.
도 1의 경우 각각 하나의 엔모스 영역(110), 트랜지스터 영역(120) 및 피모스 영역(130)을 구비하는 반도체 소자의 경우를 나타낸 것이고, 도 2의 경우 좀 더 일반적인 각각 둘 이상의 엔모스 영역(210, 240), 트랜지스터 영역(220, 250) 및 피모스 영역(230, 260)을 구비하는 반도체 소자를 나타낸 것이다.In FIG. 1, a semiconductor device including one
도 2에 도시된 바와 같이 반도체 소자는, 다수의 제1엔모스 트랜지스터(211)가 형성되는 제1엔모스 영역(210), 다수의 제1피모스 트랜지스터(231)가 형성되되, 제1엔모스 영역(210)과 이격하여 형성되는 제1피모스 영역(230), 일단(A1)은 제1엔모스 영역(210)으로부터 제1전압을 공급받고, 타단(B1)은 제1피모스 영역(230)으로부터 제2전압을 공급받는 다수의 제1캐패시터(221)가 형성되되, 제1엔모스 영역(210)과 제1피모스 영역(230) 사이에 형성되는 제1캐패시터 영역(220), 다수의 제2엔모스 트랜지스터(241)가 형성되되, 제1피모스 영역(230)과 인접하여 형성되는 제2엔모스 영역(240), 다수의 제2피모스 트랜지스터(261)가 형성되되, 제2엔모스 영역(240)과 이격하여 형성되는 제2피모스 영역(260) 및 일단(A2)은 제2엔모스 영역(240)으로부터 제1전압을 공급받고, 타단(B2)은 제2피모스 영역(260)으로부터 제2전압을 공급받는 다수의 제2캐패시터(251)가 형성되되, 제2엔모스 영역(240)과 제2피모스 영역(260) 사이에 형성되는 제2캐패시터 영역(250)을 포함한다.As illustrated in FIG. 2, in the semiconductor device, a
다수의 캐패시터(221, 251)의 일단(A1, A2)은 동일한 제1전압이 인가되므로 전기적으로 연결되어있고, 다수의 캐패시터(221, 251)의 타단(B1, B2)은 동일한 제2전압이 인가되므로 전기적으로 연결되어있다. '201'은 다수의 트랜지스터(211, 231, 241, 261)의 게이트(gate) 라인을 나타낸다. '202'는 컨택(미도시)에 의해 캐패시터(221, 251)의 드레인 또는 소스와 연결되어, 캐패시터(221, 251)의 드레인 또는 소스를 캐패시터(221, 251)의 일단(A1, A2)과 전기적으로 연결하는 메탈 라인을 나타낸다. '203'는 컨택(미도시)에 의해 캐패시터(221, 251)의 게이트와 연결되어, 캐패시터(221, 251)의 게이트를 캐패시터(221, 251)의 타단(B1, B2)과 전기적으로 연결하는 메탈 라인을 나타낸다.One end (A1, A2) of the plurality of capacitors (221, 251) are electrically connected because the same first voltage is applied, the other end (B1, B2) of the plurality of capacitors (221, 251) is the same second voltage Is electrically connected. '201' represents gate lines of the plurality of
이하 도 2의 반도체 소자는 도 1의 반도체 소자의 구성을 두 개 포함하고 있다는 것만 다를 뿐 동작 및 연결 상태는 도 1과 동일하다. 따라서 제1전압은 기저전압이고, 제2전압은 전원전압이다. 또한 다수의 제1캐패시터(221) 및 다수의 제2캐패시터(251)은 엔모스 트랜지스터이거나 피모스 트랜지스터일 수 있다. 각 부분의 연결상태 및 각 소자의 역할을 도 1의 설명에서 상술한 바와 동일하므로 생략한다. 제2엔모스 영역(240)은 제1피모스 영역(230)을 기준으로 제1엔모스 영역(210)이 형성된 영역의 반대 영역에 형성될 수 있다. 다만 제2엔모스 영역(240)과 제2피모스 영역(260)에 형성된 영역이 바뀔 수도 있다. 도 2의 반도체 소자의 효과는 도 1의 반도체 소자의 효과와 동일하다.
Hereinafter, the semiconductor device of FIG. 2 is different from that of the semiconductor device of FIG. 1 except that the operation and the connection state are the same as those of FIG. 1. Therefore, the first voltage is the base voltage and the second voltage is the power supply voltage. In addition, the plurality of
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.
Claims (12)
다수의 피모스 트랜지스터가 형성되되, 상기 엔모스 영역과 이격하여 형성되는 피모스 영역; 및
일단은 상기 엔모스 영역으로부터 제1전압을 공급받고, 타단은 상기 피모스 영역으로부터 제2전압을 공급받는 다수의 캐패시터가 형성되되, 상기 엔모스 영역과 상기 피모스 영역의 사이에 형성되는 캐패시터 영역
을 포함하는 반도체 소자.
An NMOS region in which a plurality of NMOS transistors are formed;
A plurality of PMOS transistors formed therein, the PMOS regions spaced apart from the NMOS region; And
One end is supplied with a first voltage from the NMOS region, and the other end is formed with a plurality of capacitors are supplied with a second voltage from the PMOS region, a capacitor region formed between the NMOS region and the PMOS region
Semiconductor device comprising a.
상기 제1전압은 기저전압이고, 상기 제2전압은 전원전압인 반도체 소자.
The method of claim 1,
The first voltage is a base voltage, and the second voltage is a power supply voltage.
상기 다수의 캐패시터의 상기 일단은 상기 다수의 엔모스 트랜지스터의 소스와 전기적으로 연결되고, 상기 다수의 캐패시터의 상기 타단은 상기 다수의 피모스 트랜지스터의 소스와 전기적으로 연결되는 반도체 소자.
The method of claim 1,
And one end of the plurality of capacitors is electrically connected to a source of the plurality of NMOS transistors, and the other end of the plurality of capacitors is electrically connected to a source of the plurality of PMOS transistors.
상기 다수의 캐패시터는,
엔모스 트랜지스터이거나 피모스 트랜지스터인 반도체 소자.
The method of claim 1,
The plurality of capacitors,
A semiconductor device that is an NMOS transistor or a PMOS transistor.
상기 다수의 캐패시터가 엔모스 트랜지스터인 경우 드레인과 소스는 상기 캐패시터의 상기 일단이 되고, 게이트는 상기 캐패시터의 상기 타단이 되는 반도체 소자.
The method of claim 4, wherein
And the drain and the source are the one end of the capacitor and the gate is the other end of the capacitor when the plurality of capacitors are NMOS transistors.
상기 다수의 캐패시터가 피모스 트랜지스터인 경우 드레인과 소스는 상기 캐패시터의 상기 타단이 되고, 게이트는 상기 캐패시터의 상기 일단이 되는 반도체 소자.
The method of claim 4, wherein
And the drain and the source are the other ends of the capacitors, and the gate is the one end of the capacitors when the plurality of capacitors are PMOS transistors.
상기 다수의 캐패시터의 상기 일단과 상기 엔모스 영역은 제1메탈라인을 통해 전기적으로 연결되고, 상기 다수의 캐패시터의 상기 타단과 상기 피모스 영역은 상기 제1메탈라인과 같은 층에 형성되는 제2메탈라인을 통해 전기적으로 연결되는 반도체 소자.
The method of claim 1,
The one end of the plurality of capacitors and the NMOS region are electrically connected through a first metal line, and the other end of the plurality of capacitors and the PMOS region are formed on the same layer as the first metal line. A semiconductor device electrically connected through a metal line.
다수의 제1피모스 트랜지스터가 형성되되, 상기 제1엔모스 영역과 이격하여 형성되는 제1피모스 영역;
일단은 상기 제1엔모스 영역으로부터 제1전압을 공급받고, 타단은 상기 제1피모스 영역으로부터 제2전압을 공급받는 다수의 제1캐패시터가 형성되되, 상기 제1엔모스 영역과 상기 제1피모스 영역 사이에 형성되는 제1캐패시터 영역;
다수의 제2엔모스 트랜지스터가 형성되되, 상기 제1피모스 영역과 인접하여 형성되는 제2엔모스 영역;
다수의 제2피모스 트랜지스터가 형성되되, 상기 제2엔모스 영역과 이격하여 형성되는 제2피모스 영역; 및
일단은 상기 제2엔모스 영역으로부터 상기 제1전압을 공급받고, 타단은 상기 제2피모스 영역으로부터 상기 제2전압을 공급받는 다수의 제2캐패시터가 형성되되, 상기 제2엔모스 영역과 상기 제2피모스 영역 사이에 형성되는 제2캐패시터 영역
을 포함하는 반도체 소자.
A first NMOS region in which a plurality of first NMOS transistors are formed;
A first PMOS region in which a plurality of first PMOS transistors are formed and spaced apart from the first NMOS region;
One end is supplied with a first voltage from the first NMOS area, and the other end is formed with a plurality of first capacitors are supplied with a second voltage from the first PMOS area, the first NMOS area and the first A first capacitor region formed between the PMOS regions;
A second NMOS transistor formed with a plurality of second NMOS transistors and formed adjacent to the first PMOS region;
A second PMOS transistor formed with a plurality of second PMOS transistors, the second PMOS region spaced apart from the second NMOS region; And
A plurality of second capacitors, one end of which receives the first voltage from the second NMOS region and the other end of which receives the second voltage from the second PMOS region, are formed, wherein the second NMOS region and the A second capacitor region formed between the second PMOS regions
Semiconductor device comprising a.
상기 제1전압은 기저전압이고, 상기 제2전압은 전원전압인 반도체 소자.
The method of claim 8,
The first voltage is a base voltage, and the second voltage is a power supply voltage.
상기 제2엔모스 영역은 상기 제1피모스 영역을 기준으로 상기 제2엔모스 영역이 형성된 영역의 반대 영역에 형성되는 반도체 소자.
The method of claim 8,
The second NMOS region is formed on a region opposite to the region where the second NMOS region is formed based on the first PMOS region.
상기 다수의 제1캐패시터의 상기 일단은 상기 다수의 제1엔모스 트랜지스터의 소스와 전기적으로 연결되고 상기 다수의 제1캐패시터의 상기 타단은 상기 다수의 제1피모스 트랜지스터의 소스와 전기적으로 연결되며, 상기 다수의 제2캐패시터의 상기 일단은 상기 다수의 제2엔모스 트랜지스터의 소스와 전기적으로 연결되고 상기 다수의 제2캐패시터의 상기 타단은 상기 다수의 제2피모스 트랜지스터의 소스와 전기적으로 연결되는 반도체 소자.
The method of claim 8,
The one end of the plurality of first capacitors is electrically connected to a source of the plurality of first NMOS transistors and the other end of the plurality of first capacitors is electrically connected to a source of the plurality of first PMOS transistors The one end of the plurality of second capacitors is electrically connected to a source of the plurality of second NMOS transistors and the other end of the plurality of second capacitors is electrically connected to a source of the plurality of second PMOS transistors. Semiconductor device.
상기 다수의 제1캐패시터 및 상기 다수의 제2캐패시터는,
엔모스 트랜지스터이거나 피모스 트랜지스터인 반도체 소자.The method of claim 8,
The plurality of first capacitors and the plurality of second capacitors,
A semiconductor device that is an NMOS transistor or a PMOS transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110017952A KR20120098176A (en) | 2011-02-28 | 2011-02-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110017952A KR20120098176A (en) | 2011-02-28 | 2011-02-28 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20120098176A true KR20120098176A (en) | 2012-09-05 |
Family
ID=47109268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110017952A KR20120098176A (en) | 2011-02-28 | 2011-02-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20120098176A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9502423B2 (en) | 2014-04-04 | 2016-11-22 | SK Hynix Inc. | Semiconductor device layout and method for forming the same |
-
2011
- 2011-02-28 KR KR1020110017952A patent/KR20120098176A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9502423B2 (en) | 2014-04-04 | 2016-11-22 | SK Hynix Inc. | Semiconductor device layout and method for forming the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6469560B1 (en) | Electrostatic discharge protective circuit | |
KR100465010B1 (en) | Memory Module | |
US11101265B2 (en) | Apparatuses and methods for semiconductor circuit layout | |
US8767404B2 (en) | Decoupling capacitor circuitry | |
US8044696B2 (en) | Delay circuit having long delay time and semiconductor device comprising the same | |
US9812457B1 (en) | Ultra high density integrated composite capacitor | |
US9276500B2 (en) | Reservoir capacitor and semiconductor device including the same | |
US9659607B2 (en) | Sense amplifier circuit and semiconductor memory device | |
US10431647B2 (en) | Apparatuses and methods for semiconductor circuit layout | |
US7961492B2 (en) | Charge storage circuit, voltage stabilizer circuit, method for storing charge using the same | |
US8411399B2 (en) | Defectivity-immune technique of implementing MIM-based decoupling capacitors | |
KR20120098176A (en) | Semiconductor device | |
US7330067B2 (en) | Semiconductor apparatus | |
US9257434B2 (en) | Semiconductor device including a reservoir capacitor | |
US10083954B2 (en) | Semiconductor device and system including the same | |
US20150076924A1 (en) | Semiconductor device | |
US9502423B2 (en) | Semiconductor device layout and method for forming the same | |
US10615157B2 (en) | Decoupling capacitor circuit | |
US8853822B2 (en) | Semiconductor device | |
KR20080076093A (en) | Mos capacitor and mos capacitor layout method | |
US8884337B2 (en) | Output buffer | |
KR20090043940A (en) | Method for forming de-coupling capacitor of a semiconductor memory device | |
JP2007173339A (en) | Semiconductor circuit | |
US20130154025A1 (en) | Semiconductor device including capacitor stabilizing variation of power supply voltage | |
US20060012419A1 (en) | Input stage circuit of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |