KR20120097580A - Izto transparent thin film transistor - Google Patents
Izto transparent thin film transistor Download PDFInfo
- Publication number
- KR20120097580A KR20120097580A KR1020110016866A KR20110016866A KR20120097580A KR 20120097580 A KR20120097580 A KR 20120097580A KR 1020110016866 A KR1020110016866 A KR 1020110016866A KR 20110016866 A KR20110016866 A KR 20110016866A KR 20120097580 A KR20120097580 A KR 20120097580A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- izto
- layer
- film transistor
- transparent thin
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 161
- 239000010408 film Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000004888 barrier function Effects 0.000 claims description 24
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 239000002245 particle Substances 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000002265 prevention Effects 0.000 abstract 3
- 230000032798 delamination Effects 0.000 abstract 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 137
- 238000002834 transmittance Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000002356 single layer Substances 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 IZTO계 투명 박막 트랜지스터에 관한 것이다.
The present invention relates to an IZTO-based transparent thin film transistor.
트랜지스터 기술은 21세기 유비쿼터스 사회를 실현시킬 반도체, 통신 및 디스플레이 분야의 새로운 원천기술이 될 수 있으며, 특히, 시각 정보의 핵심 부품인 디스플레이 분야에서는 다양하고 획기적인 형태의 기술과 제품을 출현시킬 수 있을 것이다. Transistor technology can be a new source technology in the field of semiconductor, communication, and display that will realize the ubiquitous society of the 21st century. In particular, in the field of display, which is a core component of visual information, various and innovative forms of technologies and products can emerge. .
각종 미래기술 분석 기관들은 미래의 8대 유망기술에 디스플레이 기술을 포함시켰으며 향후 기술 발전은 초대형화, 고화질화, 모바일화로 될 것이라 예측하고 있다. Various future technology analysis institutes have included display technology in the eight promising technologies of the future, and predict that future technological developments will be super large, high definition, and mobile.
즉, 대형 디스플레이는 대형 PDP, LCD, Wall Display 등 초대형 디스플레이로 모바일 디스플레이는 유연성(flexible), 종이 같은(paper-like), 경량, 박형 저전력 디스플레이로 개발되고 있다. In other words, large displays are large displays such as large PDPs, LCDs, and wall displays, and mobile displays are being developed as flexible, paper-like, lightweight, and low power displays.
이와 함께, 새로운 기능을 가진 디스플레이 기술과 제품이, 보다 진화되고, 보다 인간 친화적인 융/복합 시스템으로 발전하고 있고 트랜지스터를 구비하고 있다.
At the same time, display technologies and products with new functions are evolving into more advanced, more human-friendly fusion / composite systems and equipped with transistors.
본 발명은 투과율을 향상시키고, 누설전류를 감소시 있는 과제를 해결하는 것이다.
The present invention is to solve the problem of improving the transmittance and reducing the leakage current.
본 발명은, The present invention,
플렉서블 기판과; A flexible substrate;
상기 플렉서블 기판 상부에 형성된 투습 방지막과; A moisture barrier film formed on the flexible substrate;
상기 투습 방지막 상부에 IZTO 박막으로 형성된 소스층 및 드레인층과; A source layer and a drain layer formed of an IZTO thin film on the moisture barrier layer;
상기 소스층에서 상기 드레인층까지 연결되고, 상기 투습 방지막 상부에 IZTO 박막으로 형성된 채널층과; A channel layer connected from the source layer to the drain layer and formed of an IZTO thin film on the moisture barrier layer;
상기 소스층, 드레인층 및 채널층을 감싸며 형성되며, 서로 다른 굴절률을 갖는 제 1 절연막과 제 2 절연막이 적층되어 이루어진 형성된 게이트 절연막과; A gate insulating film formed around the source layer, the drain layer, and the channel layer, and formed by stacking a first insulating film and a second insulating film having different refractive indices;
상기 게이트 절연막 상부에 형성되며, IZTO 박막으로 이루어진 게이트 전극층으로 구성된 IZTO계 투명 박막 트랜지스터가 제공된다.An IZTO-based transparent thin film transistor is formed on the gate insulating layer, and comprises a gate electrode layer formed of an IZTO thin film.
그리고, 상기 제 1 절연막과 상기 제 2 절연막은 상호 입자 사이즈를 다른 물질로 이루어진다.The first insulating film and the second insulating film are formed of materials having different particle sizes.
또, 상기 제 1 절연막과 상기 제 2 절연막은 이종 물질의 절연막이며, Nb2O3, Al2O3 및 SiO2 중 하나로 구성된다.In addition, the first insulating film and the second insulating film are insulating films of different materials, and are composed of one of Nb 2 O 3 , Al 2 O 3, and SiO 2 .
또한, 상기 소스층과 상기 드레인층 각각과 상기 채널층 사이에 형성되며, 상기 채널층보다 비저항이 낮고 상기 소스층과 상기 드레인층보다 비저항이 높은 IZTO 박막으로 이루어진 전압 완충층이 더 구성된다.
Further, a voltage buffer layer is formed between the source layer, the drain layer, and the channel layer, and is made of an IZTO thin film having a lower resistivity than the channel layer and a higher resistivity than the source layer and the drain layer.
본 발명은 채널과 전극을 동일한 재료인 IZTO로 형성하여 제조 경비를 줄일 수 있는 효과가 있다.The present invention has the effect of reducing the manufacturing cost by forming the channel and the electrode with the same material IZTO.
그리고, 본 발명은 저온 공정이 가능한 마그네트론-스퍼터에서 투명 전도성막인 IZTO 박막을 형성함으로써, 열팽창 계수 차이에 의한 박리 현상을 감소시킬 수 있는 효과가 있다.In addition, the present invention forms an IZTO thin film, which is a transparent conductive film, in a magnetron-sputter capable of low temperature process, thereby reducing the peeling phenomenon due to the difference in thermal expansion coefficient.
또, 본 발명은 플렉서블 기판에 SiO2막으로 투습 방지막을 형성하고, 이 투습 방지막을 표면 처리하여 투습율을 증가시킬 수 있는 효과가 있다.In addition, the present invention has the effect of forming a moisture barrier film on the flexible substrate with a SiO 2 film, the surface of the moisture barrier film can increase the moisture permeability.
또한, 본 발명의 IZTO계 투명 박막 트랜지스터는 IZTO 박막으로 소스 전극, 드레인 전극, 게이트 전극 및 채널층을 형성하여, 특성을 우수하게 하고 광투과율을 향상시킬 수 있는 효과가 있다.In addition, the IZTO-based transparent thin film transistor of the present invention has an effect of forming a source electrode, a drain electrode, a gate electrode, and a channel layer with an IZTO thin film, thereby improving the characteristics and improving the light transmittance.
더불어, 본 발명의 IZTO계 투명 박막 트랜지스터는 게이트 절연막이 서로 다른 굴절률을 갖고, 입자 사이즈가 다른 제 1 절연막과 제 2 절연막이 적층된 복층으로 게이트 절연막을 구현함으로써, 투과율을 향상시킬 수 있으며, 누설전류를 감소시킬 효과가 있다.
In addition, the IZTO-based transparent thin film transistor of the present invention can improve the transmittance by implementing the gate insulating film in a multilayer in which the gate insulating films have different refractive indices and the first insulating film and the second insulating film having different particle sizes are laminated. It has the effect of reducing the current.
도 1은 본 발명의 제 1 실시예에 따른 IZTO계 투명 박막 트랜지스터의 개략적인 단면도
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 IZTO계 투명 박막 트랜지스터의 제조 방법을 설명하기 위한 개략적인 단면도
도 3은 본 발명의 제 2 실시예에 따른 IZTO계 투명 박막 트랜지스터의 개략적인 단면도
도 4a 내지 도 4d는 본 발명의 제 2 실시예에 따른 IZTO계 투명 박막 트랜지스터의 제조 방법을 설명하기 위한 개략적인 단면도
도 5는 본 발명에 따른 IZTO계 투명 박막 트랜지스터에 적용된 IZTO 박막의 특성을 측정한 그래프
도 6a 및 도 6b는 본 발명의 제 1과 2 실시예에 따른 IZTO계 투명 박막 트랜지스터의 드레인 전류를 측정한 그래프 및 채널의 표면 평활도 특성을 측정한 도면
도 7a와 도 7b는 본 발명에 따른 IZTO계 투명 박막 트랜지스터의 IV 곡선 그래프
도 8a 내지 도 8d는 본 발명에 따른 IZTO계 투명 박막 트랜지스터의 채널의 폭과 길이에 따른 IV 곡선 그래프
도 9는 본 발명에 따른 IZTO계 투명 박막 트랜지스터의 채널의 문턱 전압을 측정한 IV 곡선 그래프
도 10은 본 발명에 따른 IZTO계 투명 박막 트랜지스터의 광투과도를 측정한 그래프
도 11은 본 발명의 제 3 실시예에 따른 IZTO계 투명 박막 트랜지스터를 설명하기 위한 모식적인 단면도
도 12는 본 발명의 제 3 실시예에 따른 IZTO계 투명 박막 트랜지스터의 복층 게이트 절연막의 광학적 특성을 측정한 그래프
도 13은 본 발명의 제 3 실시예에 따른 IZTO계 투명 박막 트랜지스터의 복층 게이트 절연막의 누설 전류 특성을 측정한 그래프
도 14a와 도 14b는 본 발명의 제 3 실시예에 따른 복층 게이트 절연막을 갖는 ITO계 투명 박막 트랜지스터와 단층 게이트 절연막을 갖는 비교예의 IV특성을 측정한 그래프
도 15a와 도 15b는 본 발명의 제 4 실시예에 따른 IZTO계 투명 박막 트랜지스터와 비교예를 설명하기 위한 모식적인 단면도
도 16a와 도 16b는 본 발명의 제 4 실시예에 따른 IZTO계 투명 박막 트랜지스터와 비교예의 IV특성을 측정한 그래프1 is a schematic cross-sectional view of an IZTO-based transparent thin film transistor according to a first embodiment of the present invention.
2A through 2E are schematic cross-sectional views illustrating a method of manufacturing an IZTO-based transparent thin film transistor according to a first embodiment of the present invention.
3 is a schematic cross-sectional view of an IZTO-based transparent thin film transistor according to a second embodiment of the present invention.
4A to 4D are schematic cross-sectional views illustrating a method of manufacturing an IZTO-based transparent thin film transistor according to a second embodiment of the present invention.
5 is a graph measuring the characteristics of the IZTO thin film applied to the IZTO-based transparent thin film transistor according to the present invention
6A and 6B are graphs illustrating drain currents of IZTO-based transparent thin film transistors according to first and second embodiments of the present invention, and surface smoothness characteristics of channels.
7A and 7B are IV curve graphs of an IZTO-based transparent thin film transistor according to the present invention.
8A to 8D are graphs of IV curves according to the width and length of the channel of the IZTO transparent thin film transistor according to the present invention.
9 is an IV curve graph of measuring the threshold voltage of the channel of the IZTO transparent thin film transistor according to the present invention
10 is a graph measuring the light transmittance of the IZTO transparent thin film transistor according to the present invention
11 is a schematic cross-sectional view illustrating an IZTO-based transparent thin film transistor according to a third embodiment of the present invention.
12 is a graph measuring optical characteristics of a multilayer gate insulating film of an IZTO-based transparent thin film transistor according to a third exemplary embodiment of the present invention.
13 is a graph illustrating leakage current characteristics of a multilayer gate insulating layer of an IZTO-based transparent thin film transistor according to a third exemplary embodiment of the present invention.
14A and 14B are graphs illustrating IV characteristics of a comparative example having an ITO-based transparent thin film transistor having a multilayer gate insulating film and a single-layered gate insulating film according to a third embodiment of the present invention.
15A and 15B are schematic cross-sectional views illustrating an IZTO-based transparent thin film transistor and a comparative example according to a fourth embodiment of the present invention.
16A and 16B are graphs illustrating IV characteristics of an IZTO-based transparent thin film transistor and a comparative example according to a fourth embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명의 제 1 실시예에 따른 IZTO계 투명 박막 트랜지스터의 개략적인 단면도이다.1 is a schematic cross-sectional view of an IZTO-based transparent thin film transistor according to a first embodiment of the present invention.
본 발명의 제 1 실시예에 따른 IZTO계 투명 박막 트랜지스터는 플렉서블 기판(100)과; 상기 플렉서블 기판(100) 상부에 형성된 투습 방지막(110)과; 상기 투습 방지막(110) 상부에 IZTO 박막으로 형성된 소스층(121) 및 드레인층(122)과; 상기 소스층(121)에서 상기 드레인층(122)까지 연결되고, 상기 투습 방지막(110) 상부에 IZTO 박막으로 형성된 채널층(130)과; 상기 소스층(121), 드레인층(122) 및 채널층(130)을 감싸며 형성된 게이트 절연막(140)과; 상기 게이트 절연막(140) 상부에 형성되며, IZTO 박막으로 이루어진 게이트 전극층(150)으로 구성된다.An IZTO-based transparent thin film transistor according to a first embodiment of the present invention includes a
본 발명의 제 1 실시예에 따른 IZTO계 투명 박막 트랜지스터는 탑 게이트 구조의 박막 트랜지스터로 상기 소스층(121)과 드레인층(122), 채널층(130) 및 게이트 전극층(150)을 IZTO 박막으로 구현되어 있다.The IZTO-based transparent thin film transistor according to the first embodiment of the present invention is a thin film transistor having a top gate structure, and the
그러므로, 본 발명은 채널과 전극을 동일한 재료인 IZTO로 형성하여 제조 경비를 줄일 수 있는 장점이 있다.Therefore, the present invention has the advantage of reducing the manufacturing cost by forming the channel and the electrode of the same material IZTO.
또한, 상기 플렉서블 기판(100), 투습 방지막(110)과 게이트 절연막(140)은 투명한 재질로 구성한다.In addition, the
그리고, 상기 IZTO 박막은 투명한 박막이므로, 본 발명의 투명 박막 트랜지스터의 모든 구성요소들은 투명한 재질로 구성되어 광이 투과될 수 있으며, 본 발명의 투명 박막 트랜지스터가 디스플레이 장치에 적용될 때, 광 투과율을 증가시킬 수 있는 탁월한 장점이 있다. In addition, since the IZTO thin film is a transparent thin film, all components of the transparent thin film transistor of the present invention may be made of a transparent material to transmit light, and when the transparent thin film transistor of the present invention is applied to a display device, the light transmittance is increased. There is an excellent advantage that can be made.
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 IZTO계 투명 박막 트랜지스터의 제조 방법을 설명하기 위한 개략적인 단면도이다.2A to 2E are schematic cross-sectional views illustrating a method of manufacturing an IZTO-based transparent thin film transistor according to a first embodiment of the present invention.
먼저, 플렉서블 기판(100) 상부에 투습 방지막(110)을 형성한다.(도 2a)First, a
그 후, 상기 투습 방지막(110) 상부에 IZTO 박막으로 이루어진 소스층(121) 및 드레인층(122)을 형성한다.(도 2b)Thereafter, a
계속, 상기 소스층(121)에서 상기 드레인층(122)까지 연결되고, IZTO 박막으로 이루어진 채널층(130)을 상기 투습 방지막(110) 상부에 형성한다.(도 2c)Subsequently, a
이어서, 상기 소스층(121), 드레인층(122) 및 채널층(130)을 감싸는 게이트 절연막(140)을 형성한다.(도 2d)Subsequently, a
연이어, 상기 게이트 절연막(140) 상부에 IZTO 박막으로 이루어진 게이트 전극층(150)을 형성한다.(도 2e)
Subsequently, a
도 3은 본 발명의 제 2 실시예에 따른 IZTO계 투명 박막 트랜지스터의 개략적인 단면도이다.3 is a schematic cross-sectional view of an IZTO-based transparent thin film transistor according to a second embodiment of the present invention.
본 발명의 제 2 실시예에 따른 IZTO계 투명 박막 트랜지스터는 바텀(Bottom) 게이트 구조의 박막 트랜지스터이다.The IZTO-based transparent thin film transistor according to the second embodiment of the present invention is a thin film transistor having a bottom gate structure.
즉, IZTO계 투명 박막 트랜지스터는 플렉서블 기판(100)과; 상기 플렉서블 기판(100) 상부에 형성된 투습 방지막(110)과; 상기 투습 방지막(110) 상부에 IZTO 박막으로 형성된 소스층(121) 및 드레인층(122)과; 상기 소스층(121)에서 상기 드레인층(122)까지 연결되고, 상기 투습 방지막(110) 상부에 IZTO 박막으로 형성된 채널층(130)과; 상기 소스층(121), 드레인층(122) 및 채널층(130)을 감싸며 형성된 게이트 절연막(140)과; 상기 게이트 절연막(140) 상부에 형성되며, IZTO 박막으로 이루어진 게이트 전극층(150)으로 구성된다.
That is, the IZTO-based transparent thin film transistor includes a
도 4a 내지 도 4d는 본 발명의 제 2 실시예에 따른 IZTO계 투명 박막 트랜지스터의 제조 방법을 설명하기 위한 개략적인 단면도이다.4A to 4D are schematic cross-sectional views illustrating a method of manufacturing an IZTO-based transparent thin film transistor according to a second embodiment of the present invention.
제 2 실시예에 따른 IZTO계 투명 박막 트랜지스터의 제조 방법은 플렉서블 기판(200) 상부에 투습 방지막(210)을 형성하고, 상기 투습 방지막(210) 상부에 IZTO 박막으로 이루어진 게이트 전극층(220)을 형성한다.(도 4a)In the method of manufacturing the IZTO-based transparent thin film transistor according to the second embodiment, a
이어, 상기 게이트 전극층(220)을 감싸며, 상기 플렉서블 기판(200) 상부에 IZTO 박막으로 이루어진 게이트 절연막(230)을 형성한다.(도 4b)Subsequently, a
그 다음, 상기 게이트 절연막(130) 상부에 IZTO 박막으로 이루어진 채널층(240)을 형성한다.(도 4c)Next, a
그 후, 상기 채널층(240) 상부에 IZTO 박막으로 이루어진 소스층(121) 및 드레인층(122)을 형성한다.(도 4d)Thereafter, a
전술된 본 발명의 제 1과 2 실시예에 따른 IZTO계 투명 박막 트랜지스터의 소스층, 드레인층과 게이트 전극층은 RF 마그네트론-스퍼터(Magntron sputter)에서 증착가스인 O2/Ar 비율이 0%에서 증착된 IZTO 박막이고, 채널은 RF 마그네트론-스퍼터에서 증착가스인 O2/Ar 비율이 20%에서 증착된 IZTO 박막이다.The source layer, the drain layer, and the gate electrode layer of the IZTO-based transparent thin film transistors according to the first and second embodiments of the present invention described above are deposited at 0% of O 2 / Ar, which is a deposition gas, in an RF magnetron sputter. IZTO thin film, and the channel is an IZTO thin film deposited at 20% of the deposition gas O 2 / Ar in the RF magnetron-sputter.
그러므로, 본 발명은 저온 공정이 가능한 마그네트론-스퍼터에서 투명 전도성막인 IZTO 박막을 형성함으로써, 열팽창 계수 차이에 의한 박리 현상을 감소시킬 수 있는 장점이 있다.Therefore, the present invention has an advantage of reducing the peeling phenomenon due to the difference in thermal expansion coefficient by forming the IZTO thin film as a transparent conductive film in a magnetron-sputter capable of low temperature process.
또, 본 발명은 플렉서블 기판에 SiO2막으로 투습 방지막을 형성하고, 이 투습 방지막을 표면 처리하여 투습율을 증가시킬 수 있다.
In addition, the present invention can form a moisture barrier film on the flexible substrate with a SiO 2 film, and the moisture barrier film can be surface treated to increase the moisture vapor transmission rate.
도 5는 본 발명에 따른 IZTO계 투명 박막 트랜지스터에 적용된 IZTO 박막의 특성을 측정한 그래프이다.5 is a graph measuring the characteristics of the IZTO thin film applied to the IZTO-based transparent thin film transistor according to the present invention.
본 발명의 IZTO계 투명 박막 트랜지스터에 적용된 IZTO 박막을 RF 마그네트론-스퍼터에서 인가전압, 작업압력, 타겟-기판 간의 거리 및 증착 시간은 고정하고, 증착가스인 O2/Ar 비율을 0~20%까지 5%씩 변화시켜 형성하고, 그 형성된 IZTO 박막의 비저항 및 이동도(Mobility)를 측정하였다.The IZTO thin film applied to the IZTO transparent thin film transistor of the present invention is fixed the applied voltage, the working pressure, the distance between the target and the substrate and the deposition time in the RF magnetron sputter, and the deposition gas O 2 / Ar ratio up to 0-20% It was formed by changing by 5%, and the specific resistance and mobility of the formed IZTO thin film was measured.
여기서, 타겟은 IZTO(In2O2(90wt%)-ZnO(7wt%)-SnO2(3wt%))이다.Here, the target is IZTO (In 2 O 2 (90wt%)-ZnO (7wt%)-SnO 2 (3wt%)).
도 5의 'A' 그래프는 IZTO 박막의 비저항을 측정한 그래프이고, 'B' 그래프는 IZTO 박막의 이동도를 측정한 그래프이다.A 'A' graph of Figure 5 is a graph measuring the specific resistance of the IZTO thin film, 'B' graph is a graph measuring the mobility of the IZTO thin film.
먼저, O2/Ar 비율이 0%에서 20%까지 IZTO 박막의 비저항이 점진적으로 증가되었고, O2/Ar 비율이 0%인 경우 IZTO 박막의 비저항이 대략 3.0 X 10-4(Ω㎝)로 전극으로 사용할 수 있고, O2/Ar 비율이 20%인 경우 IZTO 박막의 비저항이 1 X 101(Ω㎝)으로 채널로 사용할 수 있는 것으로 판명되었다.First, O to 2 / Ar ratio was the specific resistance of the thin film IZTO from 0% to 20% gradually increased, O 2 / Ar is the specific resistance of the thin film IZTO approximately 3.0 X 10 -4 (Ω㎝) when the ratio is 0% When the O 2 / Ar ratio was 20%, the specific resistance of the IZTO thin film was found to be 1 X 10 1 (Ωcm).
참고로, 박막 트랜지스터의 채널로 사용되기 위해서는 비저항이 10-1~101(Ω㎝)의 범위내에 있어야 되고, 소스, 드레인 및 게이트 전극과 같은 전극으로 사용되기 위해서는 비저항이 10-3~10-4(Ω㎝)의 범위내에 있어야 된다.For reference, the resistivity must be in the range of 10 -1 to 10 1 (Ωcm) to be used as a channel of the thin film transistor, and the resistivity is 10 -3 to 10 - to be used as an electrode such as a source, a drain, and a gate electrode. It must be within the range of 4 (Ωcm).
이와 같이, IZTO 박막을 증착 중 산소를 주입하면 IZTO 박막내의 공극을 산소로 채워 질 수 있기 때문에 비저항과 면저항이 증가되는 현상을 볼 수 있다. As such, when oxygen is injected during the deposition of the IZTO thin film, the voids in the IZTO thin film may be filled with oxygen, thereby increasing the specific resistance and the sheet resistance.
또한, 공극이 채워지면서 산소에 의하여 투과율이 개선되는 현상도 예상할 수 있다. In addition, the phenomenon in which the transmittance is improved by oxygen as the voids are filled can be expected.
그러므로, 본 발명에 적용된 IZTO 박막은 박막 트랜지스터의 채널 및 전극으로 사용할 수 있는 것이다.
Therefore, the IZTO thin film applied to the present invention can be used as a channel and an electrode of a thin film transistor.
도 6a 및 도 6b는 본 발명의 제 1과 2 실시예에 따른 IZTO계 투명 박막 트랜지스터의 드레인 전류를 측정한 그래프 및 채널의 표면 평활도 특성을 측정한 도면이다. 6A and 6B are graphs illustrating drain currents of IZTO-based transparent thin film transistors according to first and second embodiments of the present invention, and surface smoothness characteristics of channels.
본 발명의 제 1 실시예에 따른 IZTO계 투명 박막 트랜지스터는 하기의 제조 공정을 수행하여 제조하여 드레인 전류를 측정하고, 원자력 현미경(Atomic Force Microscope, AFM)으로 채널의 표면 평활도 특성을 측정하였다.The IZTO-based transparent thin film transistor according to the first embodiment of the present invention was manufactured by performing the following manufacturing process to measure drain current, and the surface smoothness characteristics of the channel were measured by an atomic force microscope (AFM).
(a) IZTO계 투명 박막 트랜지스터를 제작하기 위하여 플렉서블 기판으로 PEN film(Teigin Dupont 社)를 사용하였다.(a) PEN film (Teigin Dupont) was used as the flexible substrate to fabricate the IZTO-based transparent thin film transistor.
(b) 초기 RCA세정을 실시한 후 플렉서블 기판을 ICP-Plasma treatment를 60초간 N2/Ar 분위기에서 실시하였다.(b) After performing initial RCA cleaning, the flexible substrate was subjected to ICP-Plasma treatment in N 2 / Ar atmosphere for 60 seconds.
(c) 투습방지막을 형성하기 위하여 이빔 이베퍼레이터(E-beam evaporator)를 이용하여 SiO2박막을 형성하였다.(c) A SiO 2 thin film was formed using an E-beam evaporator to form a moisture barrier film.
(d) 상온에서 RF 마그네트론 스퍼터(Magnetron sputter)를 이용하여 2000Å의 IZTO박막을 형성하여 소스와 드레인 물질로 사용하였다.(d) A 2000 TO IZTO thin film was formed by using an RF magnettron sputter at room temperature and used as a source and drain material.
(e) IZTO 박막이 증착된 플렉서블 기판에 PR을 도포한 후, 마스크 정렬기(Mask aligner)를 사용하여 마스킹하고 7초 동안 노광을 한 뒤 현상하여 소스와 드레인 전극 패턴을 형성하였다.(e) After applying PR to the flexible substrate on which the IZTO thin film was deposited, masking was performed using a mask aligner, exposed for 7 seconds, and developed to form a source and a drain electrode pattern.
여기서, IZTO 박막의 식각은 HCl : H2O2 : H2O = 1 : 2 : 20의 비율을 가지는 식각 용액으로 습식 식각하였으며, 식각후 PR은 아세톤용액으로 제거하였다.Here, the etching of the IZTO thin film was wet etching with an etching solution having a ratio of HCl: H 2 O 2 : H 2 O = 1: 2: 20, PR after etching was removed with acetone solution.
(f) 플렉서블 기판에 PR을 도포한 후, 마스크 정렬기를 사용하여 마스킹하고 7초 동안 노광한 뒤 현상하여 채널층을 형성할 패턴(즉, 채널층이 형성될 영역에 개구가 있는 패턴)을 형성하고, RF 마그네트론 스퍼터에서 채널층 형성 조건으로 IZTO 박막을 1000 Å을 증착한 후, 아세톤용액으로 리프트 오프(Lift - off) 공정을 수행하여 채널층 패턴을 형성하였다.(f) After applying PR to the flexible substrate, masking using a mask aligner, exposing for 7 seconds, and developing to form a pattern for forming a channel layer (ie, a pattern with openings in the region where the channel layer is to be formed). In addition, 1000 Å of the IZTO thin film was deposited in the RF magnetron sputter under the channel layer forming condition, and then a channel layer pattern was formed by performing a lift-off process with acetone solution.
(g) RCA세정을 실시한 후 절연층을 형성하기 위하여 기판위에 PR을 도포한 후, 마스크 정렬기를 사용하여 마스킹하고 7초 동안 노광을 한 뒤 현상하여 절연층을 형성할 패턴을 형성하였다.(g) After RCA cleaning, PR was applied on the substrate to form an insulating layer, and then masked using a mask aligner, exposed for 7 seconds, and developed to form a pattern for forming an insulating layer.
(h) 절연층을 형성하기 위하여 이빔 이베퍼레이터(E-beam evaporator)를 이용하여 SiO2박막을 형성하였으며, 아세톤용액을 이용하여 리프트 오프 공정을 수행하여 절연층 패턴을 형성하였다.(h) In order to form an insulating layer, an SiO 2 thin film was formed using an E-beam evaporator, and an insulating layer pattern was formed by performing a lift-off process using an acetone solution.
(i) RCA세정을 실시한 후 게이트 전극을 형성하기 위하여 기판위에 PR을 도포한 후, 마스크 정렬기를 사용하여 마스킹하고 7초 동안 노광을 한 뒤 현상하여 게이트 전극을 형성할 패턴을 형성하였다.(i) After RCA cleaning, PR was applied on the substrate to form a gate electrode, then masked using a mask aligner, exposed for 7 seconds, and developed to form a pattern for forming the gate electrode.
(h) 게이트 전극을 형성하기 위하여 RF 마그네트론 스퍼터에서 전극 형성 조건으로 IZTO 박막을 1000 Å을 증착하였으며, 아세톤용액을 이용하여 리프트 오프 공정을 수행하여 게이트 전극 패턴을 형성하였다.(h) In order to form a gate electrode, 1000 Å of an IZTO thin film was deposited using RF magnetron sputter as electrode forming conditions, and a gate electrode pattern was formed by performing a lift-off process using an acetone solution.
(i) 전술된 (h) 공정을 수행한 후, 110℃에서 2hr동안 열처리를 실시하여 탑 게이트인 제 1 실시예에 따른 IZTO계 투명 박막 트랜지스터를 제작하였다.(i) After performing the above-mentioned (h) process, heat treatment was performed at 110 ° C. for 2hr to manufacture an IZTO-based transparent thin film transistor according to the first embodiment as a top gate.
그리고, 본 발명의 제 2 실시예에 따른 IZTO계 투명 박막 트랜지스터는 바텀 게이트 구조이므로, 도 4a 내지 도 4e의 공정 순서로, 전술된 (a) ~ (i) 중 해당된 세부 공정을 수행하여 제조한 후, 드레인 전류를 측정하고, 원자력 현미경(Atomic Force Microscope, AFM)으로 채널의 표면 평활도 특성을 측정하였다.In addition, since the IZTO-based transparent thin film transistor according to the second embodiment of the present invention has a bottom gate structure, the IZTO-based transparent thin film transistor is manufactured by performing the corresponding detailed processes of (a) to (i) described above in the process sequence of FIGS. 4A to 4E. After that, the drain current was measured, and the surface smoothness characteristics of the channel were measured by an atomic force microscope (AFM).
그리고, 제 2 실시예의 제조 공정은 제 1 실시예의 제조 공정의 세부 공정과 동일한 조건에서 수행되었고, 그의 설명은 생략한다.And the manufacturing process of 2nd Example was performed on the same conditions as the detailed process of the manufacturing process of 1st Example, and the description is abbreviate | omitted.
또, 도 6a와 도 6b에 도시된 바와 같이, 게이트 전압(VGS)이 5V일 때, 제 1 실시예의 IZTO계 투명 박막 트랜지스터의 드레인 전류(IDS)는 대략 10-2A로 a 그래프에서 측정되었고, 제 2 실시예의 IZTO계 투명 박막 트랜지스터의 드레인 전류(IDS)는 10-3A로 b 그래프에서 측정되었다.6A and 6B, when the gate voltage V GS is 5V, the drain current I DS of the IZTO-based transparent thin film transistor of the first embodiment is approximately 10 -2 A, which is shown in the graph a. The drain current (I DS ) of the IZTO-based transparent thin film transistor of the second embodiment was measured in the b graph at 10 −3 A.
그러므로, 온(On)/오프(Off) 특성이 탑 게이트 구조인 제 1 실시예의 IZTO계 투명 박막 트랜지스터가 바텀 게이트 구조인 제 2 실시예의 IZTO계 투명 박막 트랜지스터보다 더 명확한 것을 알 수 있다.Therefore, it can be seen that the IZTO-based transparent thin film transistor of the first embodiment in which the on / off characteristic is a top gate structure is clearer than that of the IZTO-based transparent thin film transistor of the second embodiment in the bottom gate structure.
이러한 것은 탑 게이트 구조와 바텀 게이트 구조의 구조상 특징 차이인 캐리어가 이동하는 패스(Path)가 상이하기 때문이고, 탑 게이트 구조의 IZTO계 투명 박막 트랜지스터는 캐리어가 절연층과 채널층의 계면상에서 스캐터링(Scattering)하면서 이동을 하므로 채널이 형성될 당시의 표면 거칠기에 따라 이동하는 패스가 결정된다. This is because paths through which carriers move, which are structural features of the top gate structure and the bottom gate structure, are different from each other. In the IZTO-based transparent thin film transistor of the top gate structure, carriers are scattered on the interface between the insulating layer and the channel layer. Since it moves while scattering, the moving path is determined by the surface roughness at the time the channel is formed.
그리고 바텀 게이트 구조의 IZTO계 투명 박막 트랜지스터도 절연층과 채널층의 계면상에서 캐리어가 이동하게 되나, 구조상 게이트 위에 채널층이 형성되므로 두층에 대한 표면 거칠기가 캐리어의 이동 패스에 영향을 주게 된다. In the IZTO-based transparent thin film transistor having a bottom gate structure, the carrier moves on the interface between the insulating layer and the channel layer. However, since the channel layer is formed on the gate, the surface roughness of the two layers affects the movement path of the carrier.
만약, 표면 거칠기가 거칠다면 케리어가 이동을 하면서 충돌을 많이 하게 되고 핫(Hot) 캐리어에 대한 영향으로 누설전류가 많이 발생하게 된다.If the surface roughness is rough, the carrier moves and collides a lot, and a large amount of leakage current is generated due to the influence on the hot carrier.
즉, 도 6a의 IZTO계 투명 박막 트랜지스터의 채널의 표면은 도 6b의 IZTO계 투명 박막 트랜지스터의 채널의 표면보다 덜 거칠어 누설전류가 적게 흐르는 것을 알 수 있다.That is, the surface of the channel of the IZTO-based transparent thin film transistor of Figure 6a is less rough than the surface of the channel of the IZTO-based transparent thin film transistor of Figure 6b it can be seen that less leakage current flows.
그러므로, 본 발명의 IZTO계 투명 박막 트랜지스터는 탑 게이트 구조가 바텀 게이트 구조보다 특성이 우수하다.
Therefore, the IZTO-based transparent thin film transistor of the present invention has a superior top gate structure than a bottom gate structure.
도 7a와 도 7b는 본 발명에 따른 IZTO계 투명 박막 트랜지스터의 IV 곡선 그래프이다.7A and 7B are IV curve graphs of an IZTO-based transparent thin film transistor according to the present invention.
도 7a는 O2/Ar의 비율이 20%에서 형성된 IZTO 박막으로 채널층이 형성된 투명 박막 트랜지스터의 IV 곡선 그래프이며, C1은 게이트 전류(VGS)와 드레인 소스간 전류(IDS)간 측정 곡선이고, C2는 게이트 전류(VGS)와 드레인 소스간 전류(IGS)간 측정 곡선이다.7A is an IV curve graph of a transparent thin film transistor in which a channel layer is formed of an IZTO thin film having an O 2 / Ar ratio of 20%, and C1 is a measurement curve between gate current (V GS ) and current between drain sources (I DS ). C2 is a measurement curve between the gate current (V GS ) and the drain-source current (I GS ).
그리고, 도 7b는 O2/Ar의 비율이 15%에서 형성된 IZTO 박막으로 채널층이 형성된 투명 박막 트랜지스터의 IV 곡선 그래프이고, C3는 게이트 전류(VGS)와 드레인 소스간 전류(IDS)간 측정 곡선이고, C4는 게이트 전류(VGS)와 드레인 소스간 전류(IGS)간 측정 곡선이다.FIG. 7B is an IV curve graph of a transparent thin film transistor in which a channel layer is formed of an IZTO thin film having an O 2 / Ar ratio of 15%, and
그러므로, O2/Ar의 비율이 20%에서 형성된 IZTO 박막으로 채널층이 형성된 투명 박막 트랜지스터의 누설전류(도 7a의 그래프의 'C2')가 O2/Ar의 비율이 15%에서 형성된 IZTO 박막으로 채널층이 형성된 투명 박막 트랜지스터의 누설전류(도 7b의 그래프의 'C4')보다 적은 것을 알 수 있다.Therefore, O 2 / IZTO thin ratio of Ar is the leakage current of the transparent thin-film transistor having a channel layer in IZTO thin film formed from 20% (in the graph of Figure 7a 'C2') is the O ratio of 2 / Ar formed in 15% As a result, it can be seen that the leakage current ('C4' in the graph of FIG. 7B) of the transparent thin film transistor on which the channel layer is formed is smaller.
그리고, 도 7a의 트랜지스터의 온(On)/오프(Off) 비가 107로 측정되었고, 도 7b의 트랜지스터의 온/오프비가 106로 측정되었다.In addition, the on / off ratio of the transistor of FIG. 7a was measured at 10 7 and the on / off ratio of the transistor of FIG. 7b was measured at 10 6 .
결과적으로, O2/Ar의 비율이 20%에서 형성된 IZTO 박막으로 채널층이 형성된 투명 박막 트랜지스터가 O2/Ar의 비율이 15%에서 형성된 IZTO 박막으로 채널층이 형성된 투명 박막 트랜지스터보다 특성이 우수한 것을 알 수 있다.
As a result, the transparent thin film transistor in which the channel layer is formed of the IZTO thin film formed at an O 2 / Ar ratio of 20% has better characteristics than the transparent thin film transistor in which the channel layer is formed of the IZTO thin film formed at an O 2 / Ar ratio of 15%. It can be seen that.
도 8a 내지 도 8d는 본 발명에 따른 IZTO계 투명 박막 트랜지스터의 채널의 폭과 길이에 따른 IV 곡선 그래프이다.8A to 8D are graphs of IV curves according to widths and lengths of channels of the IZTO-based transparent thin film transistors according to the present invention.
IZTO계 투명 박막 트랜지스터의 채널의 폭(W)/채널의 길이(L)가 5(도 8a), 10(도 8b), 15(도 8c), 20(도 8d)에서 측정된 IV 곡선을 참조하면, W/L=5인 트랜지스터가 드레인 전류(IDS)가 102A로 특성이 우수하고, 온/오프 특성도 우수한 것으로 측정되었다.Refer to IV curves measured at 5 (FIG. 8A), 10 (FIG. 8B), 15 (FIG. 8C), and 20 (FIG. 8D) of the channel width (W) / channel length (L) of the IZTO-based transparent thin film transistor. In other words, it was measured that the transistor having W / L = 5 had excellent drain current I DS of 10 2 A and excellent on / off characteristics.
즉, 채널의 W/L 비율이 크면 전류가 많이 흐를 수도 있으나, 누설전류가 흐를 공간이 넓어져 많은 누설전류가 발생되고, 채널의 W/L 비율이 작을 때보다 클 때가 열이 많이 발생되어 핫 캐리어(Hot carrier)가 많이 생성되어 누설 전류가 많이 발생된다.In other words, if the channel's W / L ratio is large, a large amount of current may flow, but the leakage current flows in a wider space, and a lot of leakage current is generated. Many carriers are generated, and a lot of leakage currents are generated.
도 9는 본 발명에 따른 IZTO계 투명 박막 트랜지스터의 채널의 문턱 전압을 측정한 IV 곡선 그래프이고, 도 10은 본 발명에 따른 IZTO계 투명 박막 트랜지스터의 광투과도를 측정한 그래프이다.9 is an IV curve graph measuring the threshold voltage of the channel of the IZTO transparent thin film transistor according to the present invention, Figure 10 is a graph measuring the light transmittance of the IZTO transparent thin film transistor according to the present invention.
도 9와 같이, O2/Ar의 비율이 20%에서 형성된 IZTO 박막으로 채널층이 형성된 투명 박막 트랜지스터의 문턱 전압은 -0.2V로 측정되었다.As shown in FIG. 9, the threshold voltage of a transparent thin film transistor in which a channel layer was formed of an IZTO thin film formed at an O 2 / Ar ratio of 20% was measured to be -0.2V.
그리고, 도 10은 IZTO계 투명 박막 트랜지스터에서 측정된 광투과도로 K1은 PEN 기판의 광투과도 곡선이고, K2는 채널층인 O2/Ar의 비율이 20%에서 형성된 IZTO 박막의 광투과도 곡선이고, K3는 전극층인 O2/Ar의 비율이 0%에서 형성된 IZTO 박막의 광투과도 곡선이며, K4는 전체 IZTO계 투명 박막 트랜지스터의 광투과도 곡선이다.10 is a light transmittance curve measured by an IZTO transparent thin film transistor, K1 is a light transmittance curve of a PEN substrate, and K2 is a light transmittance curve of an IZTO thin film formed at a ratio of 20% of O 2 / Ar, which is a channel layer. K3 is a light transmittance curve of the IZTO thin film formed at 0% of O 2 / Ar as an electrode layer, and K4 is a light transmittance curve of the entire IZTO-based transparent thin film transistor.
전체 IZTO계 투명 박막 트랜지스터는 가시광선 영역인 550㎚에서 광투과도가 76%로 양호한 광투과도를 갖는 것으로 측정되었다.The entire IZTO-based transparent thin film transistor was measured to have a good light transmittance of 76% in the visible light region of 550 nm.
따라서, 본 발명의 IZTO계 투명 박막 트랜지스터는 IZTO 박막으로 소스 전극, 드레인 전극, 게이트 전극 및 채널층을 형성하여, 특성을 우수하게 하고 광투과율을 향상시킬 수 있는 장점이 있다.
Therefore, the IZTO-based transparent thin film transistor of the present invention has an advantage of forming a source electrode, a drain electrode, a gate electrode, and a channel layer with an IZTO thin film, thereby improving characteristics and improving light transmittance.
도 11은 본 발명의 제 3 실시예에 따른 IZTO계 투명 박막 트랜지스터를 설명하기 위한 모식적인 단면도이다.11 is a schematic cross-sectional view for describing an IZTO-based transparent thin film transistor according to a third embodiment of the present invention.
본 발명의 제 3 실시예에 따른 IZTO계 투명 박막 트랜지스터는 플렉서블 기판(300)과; 상기 플렉서블 기판(300) 상부에 IZTO 박막으로 형성된 소스층(321) 및 드레인층(322)과; 상기 소스층(321)에서 상기 드레인층(322)까지 연결되고, 상기 플렉서블 기판(300) 상부에 IZTO 박막으로 형성된 채널층(330)과; 상기 소스층(321), 드레인층(322) 및 채널층(330)을 감싸며 형성되며, 서로 다른 굴절률을 갖는 제 1 절연막(341)과 제 2 절연막(342)이 적층되어 이루어진 게이트 절연막(340)과; 상기 게이트 절연막(340) 상부에 형성되며, IZTO 박막으로 이루어진 게이트 전극층(350)으로 구성된다.An IZTO transparent thin film transistor according to a third embodiment of the present invention includes a
그러므로, 본 발명의 제 3 실시예에 따른 IZTO계 투명 박막 트랜지스터는 상기 게이트 절연막(340)이 서로 다른 굴절률을 갖는 제 1 절연막(341)과 제 2 절연막(342)이 복층으로 적층되어 구현됨으로써, 투과율을 향상시킬 수 있게 된다.Therefore, in the IZTO-based transparent thin film transistor according to the third embodiment of the present invention, the
그리고, 상기 제 1 절연막(341)과 제 2 절연막(342)은 입자 사이즈를 다르게 구성하여, 누설전류를 감소시킬 수도 있다.The first
여기서, 상기 제 1 절연막(341)과 제 2 절연막(342)은 이종(異種) 물질의 절연막으로, Nb2O3, Al2O3 및 SiO2 중 하나로 구성하는 것이 바람직하다.Here, the first insulating
또, 상기 소스층(321), 상기 드레인층(322) 및 채널층(330)과 상기 플렉서블 기판(300) 사이에 투습 방지막이 개재될 수 있다.
In addition, a moisture barrier layer may be interposed between the
도 12는 본 발명의 제 3 실시예에 따른 IZTO계 투명 박막 트랜지스터의 복층 게이트 절연막의 광학적 특성을 측정한 그래프이고, 도 13은 본 발명의 제 3 실시예에 따른 IZTO계 투명 박막 트랜지스터의 복층 게이트 절연막의 누설 전류 특성을 측정한 그래프이다.12 is a graph illustrating optical characteristics of a multilayer gate insulating layer of an IZTO transparent thin film transistor according to a third embodiment of the present invention, and FIG. 13 is a multilayer gate of an IZTO based transparent thin film transistor according to a third embodiment of the present invention. It is a graph which measured the leakage current characteristic of an insulating film.
복층 절연체의 특성을 파악하기 위하여 이빔 이베퍼레이터(E-beam evaporator) 장치를 이용하여 게이트 절연막을 형성하는 실험을 실시하였다. In order to understand the characteristics of the multilayer insulator, an experiment was performed to form a gate insulating film using an E-beam evaporator device.
고융점의 Al2O3 및 SiO2를 필라멘트에서 방출된 열전자들을 집속하여 Al2O3 및 SiO2를 증발하여 기판에 증착시켰다.Al 2 O 3 and SiO 2 of high melting point were focused on hot electrons emitted from the filament, and Al 2 O 3 and SiO 2 were evaporated and deposited on the substrate.
전체 절연체 박막의 두께를 1500 Å로 고정을 한 뒤, Al2O3 및 Nb2O5의 두께를 변화시켜, 박막을 제작하였다. After the fixing the thickness of the insulator thin film of 1500 Å, by changing the thickness of the Al 2 O 3 and Nb 2 O 5, to prepare a thin film.
먼저, 도 12에 도시된 바와 같이, Al2O3 및 SiO2의 복층 게이트 절연막(A1,A2,A3)은 가시광 영역의 파장 영역에서 유리기판(Bare glass)(B)보다 투과율이 높게 측정되어 있다.First, as shown in FIG. 12, the multilayer gate insulating films A1, A2, and A3 of Al 2 O 3 and SiO 2 are measured to have a higher transmittance than a bare glass B in the wavelength region of the visible light region. have.
그러므로, 굴절율이 높은 재료와 낮은 재료를 복합적으로 형성한 박막이 투과율 향상에 영향을 주었음을 알 수 있었다. Therefore, it was found that the thin film formed by combining a material having a high refractive index with a low material had an effect on improving the transmittance.
특히, Al2O3의 두께가 40, 50 nm인 복층 게이트 절연막(A1,A2)의 투과율은 550 nm의 파장영역에서 93 %이상의 우수한 투과특성을 보였다. In particular, the transmittances of the multilayer gate insulating films A1 and A2 having Al 2 O 3 thicknesses of 40 and 50 nm showed excellent transmittance of 93% or more in the wavelength region of 550 nm.
또한, 도 13과 같이, Al2O3 및 SiO2의 복층 게이트 절연막(C1,C2,C3)은 누설전류가 10-9A대의 특성을 보여 누설전류가 상당히 감소되었음을 알 수 있다.
In addition, as shown in FIG. 13, the multilayer gate insulating films C1, C2, and C3 of Al 2 O 3 and SiO 2 exhibited a leakage current of about 10 −9 A, indicating that the leakage current was significantly reduced.
도 14a와 도 14b는 본 발명의 제 3 실시예에 따른 복층 게이트 절연막을 갖는 ITO계 투명 박막 트랜지스터와 단층 게이트 절연막을 갖는 비교예의 IV특성을 측정한 그래프이다.14A and 14B are graphs illustrating IV characteristics of a comparative example having an ITO-based transparent thin film transistor having a multilayer gate insulating film and a single-layered gate insulating film according to a third embodiment of the present invention.
먼저, 도 14a는 단층 게이트 절연막을 갖는 IZTO계 투명 박막 트랜지스터의 IV특성을 측정한 그래프로, 단층 게이트 절연막은 SiO2막이다.First, FIG. 14A is a graph measuring IV characteristics of an IZTO-based transparent thin film transistor having a single layer gate insulating film, wherein the single layer gate insulating film is a SiO 2 film.
그리고, 도 14b는 본 발명의 제 3 실시예에 따라 복층 게이트 절연막을 갖는 IZTO계 투명 박막 트랜지스터의 IV특성을 측정한 그래프이며, 단층 게이트 절연막은 Al2O3 및 SiO2의 적층막이다.14B is a graph illustrating IV characteristics of an IZTO-based transparent thin film transistor having a multilayer gate insulating film according to a third exemplary embodiment of the present invention, wherein the single layer gate insulating film is a laminated film of Al 2 O 3 and SiO 2 .
이때, 복층 게이트 절연막의 최대 전류는 단층 게이트 절연막의 최대 전류보다 10-1A 정도 낮게 측정되었지만, 온/오프(On/Off) 비율은 107A로 단층 게이트 절연막보다 우수한 특성을 보였다.At this time, the maximum current of the multilayer gate insulating film was measured about 10 −1 A lower than the maximum current of the single layer gate insulating film, but the on / off ratio was 10 7 A, which was superior to the single gate insulating film.
그러므로, 본 발명의 제 3 실시예에 따른 IZTO계 투명 박막 트랜지스터의 복층 게이트 절연막 구조는 단층 게이트 절연막 구조보다 오프 셋(Off set) 전류가 줄어들고 온/오프(On/Off) 전류비가 증가함에 비추어 볼 때 우수한 특성을 가진다고 볼 수 있다.
Therefore, the multilayer gate insulating film structure of the IZTO-based transparent thin film transistor according to the third embodiment of the present invention is reduced in view of the fact that the offset current is reduced and the on / off current ratio is increased compared to the single layer gate insulating film structure. It can be seen that it has excellent characteristics.
도 15a와 도 15b는 본 발명의 제 4 실시예에 따른 IZTO계 투명 박막 트랜지스터와 비교예를 설명하기 위한 모식적인 단면도이고, 도 16a와 도 16b는 본 발명의 제 4 실시예에 따른 IZTO계 투명 박막 트랜지스터와 비교예의 IV특성을 측정한 그래프이다.15A and 15B are schematic cross-sectional views illustrating a IZTO-based transparent thin film transistor according to a fourth embodiment of the present invention and a comparative example, and FIGS. 16A and 16B illustrate IZTO-based transparent according to a fourth embodiment of the present invention. It is a graph which measured IV characteristic of a thin film transistor and a comparative example.
본 발명의 제 4 실시예에 따른 IZTO계 투명 박막 트랜지스터는 플렉서블 기판(300)과; 상기 플렉서블 기판(300) 상부에 IZTO 박막으로 형성된 소스층(321) 및 드레인층(322)과; 상기 소스층(321)에서 상기 드레인층(322)까지 연결되고, 상기 플렉서블 기판(300) 상부에 IZTO 박막으로 형성된 채널층(330)과; 상기 소스층(321), 드레인층(322) 및 채널층(330)을 감싸며 형성되며, 제 1 절연막과 제 2 절연막이 적층된 게이트 절연막(340)과; 상기 소스층(321)과 상기 드레인층(322) 각각과 상기 채널층(330) 사이에 형성되며, 상기 채널층(330)보다 비저항이 낮고 상기 소스층(321)과 상기 드레인층(322)보다 비저항이 높은 IZTO 박막으로 이루어진 전압 완충층(361,362)과; 상기 게이트 절연막(340) 상부에 형성되며, IZTO 박막으로 이루어진 게이트 전극층(350)으로 구성된다.An IZTO-based transparent thin film transistor according to a fourth embodiment of the present invention includes a
이러한 전압 완충층(361,362)을 구비한 제 4 실시예에 따른 IZTO계 투명 박막 트랜지스터도 온/오프(On/Off) 비율과 누설전류가 감소된다.The IZTO-based transparent thin film transistor according to the fourth embodiment including the voltage buffer layers 361 and 362 also has reduced on / off ratio and leakage current.
즉, 도 16a는 단층 게이트 절연막(345)과 전압 완충층을 갖는 비교예의 IZTO계 투명 박막 트랜지스터(도 15a 구조)의 IV특성을 측정한 그래프이고, 도 16b는 본 발명의 제 4 실시예에 따른 복층 게이트 절연막과 전압 완충층을 갖는 IZTO계 투명 박막 트랜지스터(도 15b 구조)의 IV특성을 측정한 그래프로, 제 4 실시예에 따른 박막 트랜지스터가 비교예의 박막 트랜지스터보다 온/오프(On/Off) 비율 및 누설전류가 감소되는 특성을 보였다.
That is, FIG. 16A is a graph measuring IV characteristics of the IZTO-based transparent thin film transistor (structure of FIG. 15A) of the comparative example having the single-layer
본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.
Claims (4)
상기 플렉서블 기판 상부에 형성된 투습 방지막과;
상기 투습 방지막 상부에 IZTO 박막으로 형성된 소스층 및 드레인층과;
상기 소스층에서 상기 드레인층까지 연결되고, 상기 투습 방지막 상부에 IZTO 박막으로 형성된 채널층과;
상기 소스층, 드레인층 및 채널층을 감싸며 형성되며, 서로 다른 굴절률을 갖는 제 1 절연막과 제 2 절연막이 적층되어 이루어진 형성된 게이트 절연막과;
상기 게이트 절연막 상부에 형성되며, IZTO 박막으로 이루어진 게이트 전극층으로 구성된 IZTO계 투명 박막 트랜지스터.
A flexible substrate;
A moisture barrier film formed on the flexible substrate;
A source layer and a drain layer formed of an IZTO thin film on the moisture barrier layer;
A channel layer connected from the source layer to the drain layer and formed of an IZTO thin film on the moisture barrier layer;
A gate insulating film formed around the source layer, the drain layer, and the channel layer, and formed by stacking a first insulating film and a second insulating film having different refractive indices;
An IZTO-based transparent thin film transistor formed on the gate insulating layer and configured of a gate electrode layer formed of an IZTO thin film.
상기 제 1 절연막과 상기 제 2 절연막은 상호 입자 사이즈를 다른 물질로 이루어진 IZTO계 투명 박막 트랜지스터.
The method according to claim 1,
The IZTO-based transparent thin film transistor of which the first insulating film and the second insulating film are made of materials having different particle sizes.
상기 제 1 절연막과 상기 제 2 절연막은,
이종 물질의 절연막이며,
Nb2O3, Al2O3 및 SiO2 중 하나로 구성하는 IZTO계 투명 박막 트랜지스터.
The method according to claim 1,
The first insulating film and the second insulating film,
Is an insulating film of different materials,
An IZTO-based transparent thin film transistor composed of one of Nb 2 O 3 , Al 2 O 3, and SiO 2 .
상기 소스층과 상기 드레인층 각각과 상기 채널층 사이에 형성되며, 상기 채널층보다 비저항이 낮고 상기 소스층과 상기 드레인층보다 비저항이 높은 IZTO 박막으로 이루어진 전압 완충층이 더 구성하는 IZTO계 투명 박막 트랜지스터.
The method according to claim 1,
An IZTO transparent thin film transistor formed between the source layer, the drain layer, and the channel layer, and further comprising a voltage buffer layer formed of an IZTO thin film having a lower resistivity than the channel layer and a higher resistivity than the source layer and the drain layer. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110016866A KR20120097580A (en) | 2011-02-25 | 2011-02-25 | Izto transparent thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110016866A KR20120097580A (en) | 2011-02-25 | 2011-02-25 | Izto transparent thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120097580A true KR20120097580A (en) | 2012-09-05 |
Family
ID=47108776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110016866A KR20120097580A (en) | 2011-02-25 | 2011-02-25 | Izto transparent thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120097580A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190116030A (en) * | 2018-04-04 | 2019-10-14 | 한국전자통신연구원 | A thin film transistor having a light shielding structure |
| KR102112257B1 (en) * | 2018-12-21 | 2020-05-19 | (주)아바텍 | Method for manufacturing the transparent electrode for display having high flexibility |
| KR102112256B1 (en) * | 2018-12-21 | 2020-05-19 | (주)아바텍 | Method for manufacturing the transparent electrode for display having high flexibility |
| KR20210076447A (en) * | 2019-12-16 | 2021-06-24 | 주식회사 아바텍 | Transparent electrode having high flexibility and method for manufacturing the same |
-
2011
- 2011-02-25 KR KR1020110016866A patent/KR20120097580A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190116030A (en) * | 2018-04-04 | 2019-10-14 | 한국전자통신연구원 | A thin film transistor having a light shielding structure |
| KR102112257B1 (en) * | 2018-12-21 | 2020-05-19 | (주)아바텍 | Method for manufacturing the transparent electrode for display having high flexibility |
| KR102112256B1 (en) * | 2018-12-21 | 2020-05-19 | (주)아바텍 | Method for manufacturing the transparent electrode for display having high flexibility |
| KR20210076447A (en) * | 2019-12-16 | 2021-06-24 | 주식회사 아바텍 | Transparent electrode having high flexibility and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | Highly robust bendable oxide thin‐film transistors on polyimide substrates via mesh and strip patterning of device layers | |
| US8643006B2 (en) | Thin film transistor having a patterned passivation layer | |
| JP5647860B2 (en) | Thin film transistor and manufacturing method thereof | |
| US20150108477A1 (en) | Thin film transistor with protective film having oxygen transmission and disturbance films and method of manufacturing same | |
| TWI517409B (en) | Thin film transistor and method for manufacturing the same | |
| JP5496745B2 (en) | Thin film field effect transistor and method of manufacturing the same | |
| JP5525380B2 (en) | Method for manufacturing oxide semiconductor thin film and method for manufacturing thin film transistor | |
| WO2012124434A1 (en) | Field effect transistor, display device, sensor, and method for producing field effect transistor | |
| JP2014131047A (en) | Thin-film transistor and thin-film transistor display board | |
| TW201001710A (en) | Thin film transistor and method of producing same | |
| WO2013172236A1 (en) | Method for manufacturing field-effect transistor | |
| JP2010123913A (en) | Thin-film transistor and method of manufacturing the same | |
| US20120175607A1 (en) | Thin film transistor structure and manufacturing method thereof | |
| US8853691B2 (en) | Transistor and manufacturing method thereof | |
| KR20120097580A (en) | Izto transparent thin film transistor | |
| TWI578544B (en) | Thin film transistor and display array substrate utilizing the thin film transistor | |
| WO2018205606A1 (en) | Thin film transistor and preparation method therefor, display panel, and display device | |
| WO2012086595A1 (en) | Semiconductor device, color filter substrate, display device provided with color filter substrate, and method for manufacturing semiconductor device | |
| CN103337462A (en) | Preparation method of thin film transistor | |
| US9508762B2 (en) | Array substrate, method of manufacturing array substrate and display device | |
| JP2013239531A (en) | Thin film transistor, manufacturing method of the same, display device, image sensor, x-ray sensor and x-ray digital imaging equipment | |
| JP5869110B2 (en) | Thin film transistor, display device, image sensor and X-ray sensor | |
| KR101096740B1 (en) | IZTO transparent thin film transistor and method for manufacturing the same | |
| KR20150097642A (en) | Metal oxide tft with improved temperature stability | |
| Chang et al. | Channel migration of dual channel a-InGaZnO TFTs under negative bias illumination stress |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |