KR20120085697A - Fuse of semiconductor device - Google Patents

Fuse of semiconductor device Download PDF

Info

Publication number
KR20120085697A
KR20120085697A KR1020120066072A KR20120066072A KR20120085697A KR 20120085697 A KR20120085697 A KR 20120085697A KR 1020120066072 A KR1020120066072 A KR 1020120066072A KR 20120066072 A KR20120066072 A KR 20120066072A KR 20120085697 A KR20120085697 A KR 20120085697A
Authority
KR
South Korea
Prior art keywords
fuse
contact plug
metal wire
bit line
interlayer insulating
Prior art date
Application number
KR1020120066072A
Other languages
Korean (ko)
Inventor
김바울
신원호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120066072A priority Critical patent/KR20120085697A/en
Publication of KR20120085697A publication Critical patent/KR20120085697A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PURPOSE: A fuse of a semiconductor device is provided to improve repair efficiency by accurately transmitting a fuse signal even though a resistance increases in a bit line due to fuse blowing. CONSTITUTION: A metal wire(410) is formed on the upper side of a bottom structure(401). A first contact plug(450) passes through a first interlayer dielectric film(501) included on the upper side of the bottom structure. A second contact plug(550) passes through a second interlayer dielectric film formed on the upper side of the first interlayer dielectric film. A bit line(510) is connected to the first contact plug. A fuse pattern(610) and a data read fuse pattern(620) are formed on the upper side of the second interlayer dielectric film.

Description

반도체 소자의 퓨즈{Fuse of semiconductor device}Fuse of semiconductor device

본 발명은 반도체 소자의 퓨즈에 관한 것으로, 보다 자세하게는 퓨즈컷팅 오류를 개선하는 반도체 소자의 퓨즈에 관한 것이다.The present invention relates to a fuse of a semiconductor device, and more particularly to a fuse of a semiconductor device for improving the fuse cutting error.

메모리 장치 및 메모리 병합 로직(Memory Merged Logic, MML)과 같은 반도체 장치에는 데이터를 저장하기 위한 수많은 메모리 셀들이 포함된다. 그런데, 이중 하나의 메모리 셀이라도 불량이면, 그 반도체 장치는 불량이 되므로, 수율(yield)이 떨어진다. 그러나, 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(Yield) 측면에서 비효율적인 처리 방법이다. 따라서, 메모리 장치나 메모리를 포함하는 반도체 장치에서는 높은 수율(yield)을 확보하기 위해 리페어(repair) 기능이 요구된다. 반도체 장치에서의 리페어 방식은 주로 리던던시(redundancy) 메모리 셀을 이용하여 불량 메모리 셀을 대체하는 방식이다. 이 때 불량 메모리 셀을 리던던시 메모리 셀로 대체하기 위해 절단 가능한 퓨즈(fuse)가 사용된다. 그러므로, 반도체 장치에는 다수의 퓨즈들이 포함되며, 이 퓨즈들은 통상 레이저로 절단 가능한 퓨즈들이다. 그리고, 퓨즈들은 반도체 장치의 테스트 후에 테스트 결과에 따라 선별적으로 절단된다.Semiconductor devices such as memory devices and memory merged logic (MML) include numerous memory cells for storing data. By the way, if any one of the memory cells is defective, the semiconductor device is inferior, and the yield falls. However, even though only a few cells in the memory have failed, discarding the entire device as a defective product is an inefficient treatment method in terms of yield. Therefore, in a memory device or a semiconductor device including a memory, a repair function is required to secure a high yield. In a semiconductor device, a repair method is a method of replacing a defective memory cell by using a redundancy memory cell. In this case, a cuttable fuse is used to replace a defective memory cell with a redundant memory cell. Therefore, a semiconductor device includes a plurality of fuses, which are usually laser cuttable fuses. The fuses are selectively cut according to the test result after the test of the semiconductor device.

예비 셀을 이용한 리페어 방법은 통상 일정 셀 어레이마다 노멀 워드라인을 치환하기 위해 구비된 예비 워드라인과 노멀 비트라인을 치환하기 위해 구비된 예비 비트라인을 미리 설치하고, 특정 셀에 결함이 발생 시 셀을 포함하는 노멀 워드라인 또는 노멀 비트라인을 예비 워드라인 또는 예비 비트라인으로 치환해 주는 방식이다. 이를 위해 메모리 장치에는 웨이퍼 가공 완료 후 테스트를 통해 결함 셀을 골라내면 결함 셀에 해당하는 어드레스를 예비 셀의 어드레스로 바꾸어 주기 위한 회로가 구비되어 있다. 따라서, 실제 사용시에 결함 셀에 해당하는 어드레스 신호가 입력되면 결함 셀에 대응하여 대체된 예비 셀의 데이터가 액세스 되는 것이다. In the repair method using a spare cell, a spare word line provided in advance for replacing a normal word line and a spare bit line provided in order to replace a normal bit line are installed in advance in a predetermined cell array. A normal word line or a normal bit line including a is replaced with a spare word line or a spare bit line. To this end, the memory device includes a circuit for changing an address corresponding to a defective cell to an address of a spare cell when a defective cell is selected through testing after wafer processing is completed. Therefore, when an address signal corresponding to a defective cell is input in actual use, the data of the spare cell replaced corresponding to the defective cell is accessed.

전술한 리페어 방법으로 가장 널리 사용되는 방법이 레이저 빔으로 퓨즈를 태워 블로잉(blowing) 시킴으로써, 어드레스의 경로를 치환하는 것이다. 따라서, 통상적인 메모리 장치는 레이저를 퓨즈에 조사하여 블로잉 시킴으로써 어드레스 경로를 치환시킬 수 있는 퓨즈부를 구비하고 있다. 여기서, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 하고, 퓨즈와 그 주위를 둘러싸는 영역을 퓨즈 박스라 한다. The most widely used repair method described above is to blow a fuse with a laser beam to blow the address path. Accordingly, a conventional memory device includes a fuse unit capable of replacing an address path by irradiating a blown laser with a fuse. Here, the wiring broken by laser irradiation is called a fuse, and the fuse and the area | region surrounding it are called a fuse box.

도 1은 종래 기술에 따라 블로잉된 반도체 소자의 퓨즈를 나타낸 단면도이다.1 is a cross-sectional view illustrating a fuse of a semiconductor device blown according to the related art.

도 1에 도시된 바와 같이, 반도체 기판(10) 상에 층간절연막(12)을 형성하고, 층간절연막(12) 상에 배리어 메탈(14) 및 비트라인 전극(16)을 형성한다. 이어서, 비트라인 전극(16)상에 감광막 패턴(미도시)을 형성한 후, 이를 식각마스크로 식각하여 비트라인 전극(16) 및 배리어 메탈(14)을 패터닝한다. 이어서, 전체 상부에 층간절연막(18)을 형성한다. 이어서, 비트라인 전극(16)이 노출되도록 층간절연막(18)을 식각한 후 도전물질을 매립하여 콘택플러그(20)를 형성한다. 콘택플러그(20)를 포함하는 층간절연막(18) 상부에 질화막(22) 및 층간절연막(24)을 형성한다. 이어서, 콘택플러그(20)가 노출되도록 층간절연막(24) 및 질화막(22)을 식각하여 트렌치를 형성한 후, 트렌치 표면에 배리어 메탈(26)을 형성하고, 트렌치가 매립되도록 퓨즈금속(28)을 형성한다. 퓨즈금속(28) 상부에 다마신 질화막(30)을 형성한다.As shown in FIG. 1, an interlayer insulating film 12 is formed on the semiconductor substrate 10, and a barrier metal 14 and a bit line electrode 16 are formed on the interlayer insulating film 12. Subsequently, after the photoresist pattern (not shown) is formed on the bit line electrode 16, the bit line electrode 16 and the barrier metal 14 are patterned by etching them with an etching mask. Subsequently, the interlayer insulating film 18 is formed over the whole. Subsequently, the interlayer insulating layer 18 is etched to expose the bit line electrode 16, and then a contact plug 20 is formed by filling a conductive material. The nitride film 22 and the interlayer insulating film 24 are formed on the interlayer insulating film 18 including the contact plug 20. Subsequently, the interlayer insulating film 24 and the nitride film 22 are etched to expose the contact plug 20 to form a trench, and then the barrier metal 26 is formed on the trench surface, and the fuse metal 28 is embedded in the trench. To form. A damascene nitride film 30 is formed on the fuse metal 28.

그 다음, 퓨즈금속(28)에 레이져를 인가하여 블로잉시킨다. 그런데, 블로잉 마진의 부족으로 퓨즈금속(28) 중앙부에 레이져가 인가되지 않고 콘택(20)과 접속되는 부분에 인가되는 경우(A)에는 레이져 에너지가 콘택(20)에 전달되어 콘택(20) 하부에 연결되어 있는 비트라인 금속(16)에 비트라인 금속(16)의 장축방향으로 어택(attack,B)을 유발한다. 이 경우 비트라인 금속(16)은 물성 변화에 의해 저항이 증가하게 되는데, 저항이 증가하게 되는 경우 퓨즈의 신호 전달을 방해하여 퓨즈 컷팅정보가 정확하게 전달되지 않는 문제가 발생한다.Then, a laser is applied to the fuse metal 28 and blown. However, when the laser is not applied to the fuse metal 28 at the center of the fuse metal 28 due to the lack of blowing margin (A), the laser energy is transmitted to the contact 20 to lower the contact 20. An attack (B) is caused in the long axis direction of the bit line metal 16 to the bit line metal 16 connected to it. In this case, the resistance of the bit line metal 16 increases due to a change in physical properties. When the resistance increases, the bit line metal 16 interferes with the signal transmission of the fuse, thereby causing a problem in that the fuse cutting information is not accurately transmitted.

본 발명은 퓨즈 블로잉 시 비트라인 물성에 영향을 주어 저항을 증가시키는 경우 퓨즈의 신호 전달을 방해하여 퓨즈 컷팅정보가 정확하게 전달하지 않는 문제를 해결하고자 한다.The present invention is intended to solve the problem that the fuse cutting information is not accurately transmitted by interrupting the signal transmission of the fuse when the resistance is increased by increasing the resistance when the fuse blows.

본 발명의 반도체 소자의 퓨즈는 하부 구조물 상부에 형성된 제 1 금속배선과, 상기 하부 구조물 상부에 구비된 제 1 층간 절연막을 관통하며 상기 제 1 금속배선과 연결되는 제 1 콘택플러그와, 상기 제 1 층간절연막 상부에 구비되고 상기 제 1 콘택플러그와 연결되는 제 2 금속배선과, 상기 제 1 층간절연막 상부에 구비된 제 2 층간절연막을 관통하며, 상기 제 2 금속배선과 연결되는 제 2 콘택플러그 및 상기 제 2 콘택플러그와 접속되고 상기 제 2 층간절연막 상부에 구비되는 퓨즈 패턴 및 데이터 리드 퓨즈 패턴(data read fuse pattern)을 포함하되, 상기 퓨즈 패턴의 신호는 상기 퓨즈 패턴과 연결된 상기 제 2 콘택플러그 및 상기 제 1 콘택플러그로 전달되고, 상기 제 1 콘택플러그와 연결된 상기 제 1 금속 배선으로 전달되고, 상기 제 1 금속 배선으로부터 상기 데이터 리드 퓨즈 패턴과 연결된 상기 제 1 콘택플러그 및 상기 제 2 콘택플러그로 전달되어 상기 데이터 리드 퓨즈 패턴으로 전달되는 경로를 통하여 센싱되는 것을 특징으로 한다.The fuse of the semiconductor device of the present invention may include a first metal wiring formed on an upper structure of the lower structure, a first contact plug penetrating the first interlayer insulating layer provided on the lower structure and connected to the first metal wiring, and the first A second contact plug provided on the interlayer insulating film and connected to the first contact plug; a second contact plug passing through the second interlayer insulating film provided on the first interlayer insulating film and connected to the second metal wiring; A fuse pattern and a data read fuse pattern connected to the second contact plug and disposed on the second interlayer insulating layer, wherein a signal of the fuse pattern is connected to the second contact plug; And transferred to the first contact plug, to the first metal wire connected to the first contact plug, and from the first metal wire. The sensor may be sensed through a path transferred to the first contact plug and the second contact plug connected to the data lead fuse pattern and transferred to the data lead fuse pattern.

그리고, 상기 제 1 금속배선은 게이트를 포함하는 것을 특징으로 한다.The first metal wiring may include a gate.

그리고, 상기 제 1 금속배선은 피쉬 본(fishbone) 타입을 포함하는 것을 특징으로 한다.And, the first metal wiring is characterized in that it comprises a fishbone (fishbone) type.

그리고, 상기 제 1 콘택플러그는 상기 피쉬 본 타입의 제 1 금속배선의 단부들과 연결되는 것을 특징으로 한다.The first contact plug may be connected to ends of the first metal wire of the fish bone type.

그리고, 상기 제 2 금속배선은 비트라인을 포함하는 것을 특징으로 한다.The second metal interconnection may include a bit line.

그리고, 상기 제 2 금속배선은 피쉬 본(fishbone) 타입을 포함하는 것을 특징으로 한다.And, the second metal wiring is characterized in that it comprises a fishbone (fishbone) type.

그리고, 상기 제 2 콘택플러그는 상기 피쉬 본 타입의 제 2 금속배선의 단부들과 연결되는 것을 특징으로 한다.The second contact plug may be connected to ends of the second metal wire of the fish bone type.

본 발명은 퓨즈 블로잉 시 비트라인 물성에 영향을 주어 저항을 증가시키더라도 퓨즈 신호 전달이 정확하게 이루어지도록 하여 리페어 효율을 증가시킬 수 있는 효과를 제공한다.The present invention provides an effect that can increase the repair efficiency by making the fuse signal transmission accurately even if the resistance is increased to increase the resistance when blowing the fuse.

도 1은 종래 기술에 따라 블로잉된 반도체 소자의 퓨즈를 나타낸 단면도.
도 2는 본 발명에 따른 반도체 소자의 퓨즈를 나타낸 투시도.1 is a cross-sectional view showing a fuse of a semiconductor device blown according to the prior art.
2 is a perspective view showing a fuse of a semiconductor device according to the present invention.

이하에서는 본 발명의 실시예에 따라 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings in accordance with an embodiment of the present invention will be described in detail.

본 발명은 퓨즈 패턴 블로잉 시 퓨즈 패턴의 양단부에 구비되는 콘택플러그에 에너지가 전달되어 콘택플러그와 연결되는 비트라인의 물성을 변화시켜 저항을 증가되는 경우, 퓨즈 패턴 신호의 전달 경로를 변경하여 퓨즈 패턴으로부터 전달되는 신호가 'high'로 센싱(sensing)되지 못하고, 'low'로 센싱되는 센싱 에러(sensing error)를 방지할 수 있다. 본 발명에서는 퓨즈 패턴 신호의 전달 경로를 변경하기 위한 반도체 소자의 퓨즈 구조를 도 2를 참조하여 설명한다. According to the present invention, when energy is transferred to contact plugs provided at both ends of the fuse pattern when the fuse pattern is blown to change the physical properties of the bit line connected to the contact plug, the resistance is increased. The signal transmitted from the 'high' is not sensed (sensing), it is possible to prevent the sensing error (sensing error) is sensed 'low'. In the present invention, the fuse structure of the semiconductor device for changing the transfer path of the fuse pattern signal will be described with reference to FIG.

도 2에 도시된 바와 같이, 본 발명에 따른 반도체 소자의 퓨즈는 반도체 기판(미도시) 상에 구비된 하부 구조물(401) 상부에 형성된 금속배선(410)과, 금속배선(410)과 연결되고 하부 구조물(401) 상부에 구비된 제 1 층간절연막(501)을 관통하는 제 1 콘택플러그(450)와, 제 1 층간절연막(501) 상부에 구비되고 제 1 콘택플러그(450)와 연결되는 비트라인(510)과, 비트라인(510)과 연결되며 제 1 층간절연막(501) 상부에 구비된 제 2 층간절연막(601)을 관통하는 제 2 콘택플러그(550)와, 제 2 콘택플러그(550)와 접속되고 제 2 층간절연막(601) 상부에 구비되는 퓨즈 패턴(610) 및 데이터 리드 퓨즈 패턴(data read fuse pattern,620)을 포함하는 것이 바람직하다.As shown in FIG. 2, the fuse of the semiconductor device according to the present invention is connected to the metal wiring 410 and the metal wiring 410 formed on the lower structure 401 provided on the semiconductor substrate (not shown). The first contact plug 450 penetrating the first interlayer insulating layer 501 disposed on the lower structure 401 and the bit provided on the first interlayer insulating layer 501 and connected to the first contact plug 450. A second contact plug 550 connected to the line 510, the bit line 510, and penetrating the second interlayer insulating film 601 provided on the first interlayer insulating film 501, and the second contact plug 550. ) And a fuse pattern 610 and a data read fuse pattern 620 disposed on the second interlayer insulating layer 601.

여기서, 금속배선(410)은 비트라인(510)의 형태와 동일한 것으로 금속배선(410)과 비트라인(510)은 피쉬 본(fishbone) 형태이고, 제 1 콘택플러그(450)는 금속배선(410)의 단부들과 연결되는 것이 바람직하다. 그리고, 금속배선(410)으로는 게이트를 적용할 수 있다. Here, the metal wire 410 is the same as the shape of the bit line 510, and the metal wire 410 and the bit line 510 have a fishbone shape, and the first contact plug 450 has the metal wire 410. Is preferably connected to the ends of In addition, a gate may be applied to the metal wire 410.

저항이 증가된 비트라인(510a)과 연결되는 퓨즈 패턴(610a)의 신호가 데이터 리드 퓨즈 패턴(620)에서 센싱 에러를 유발하는 경우는 퓨즈 패턴(610a)의 신호 전달 경로(Ⅲ)를 참조하고, 센싱 에러를 방지할 수 있는 경우는 퓨즈 패턴(610a)의 신호 전달 경로(Ⅲ,Ⅳ)를 참조하여 설명한다.When the signal of the fuse pattern 610a connected to the bit line 510a having the increased resistance causes a sensing error in the data lead fuse pattern 620, the signal transmission path III of the fuse pattern 610a is referred to. When the sensing error can be prevented, the signal transmission paths III and IV of the fuse pattern 610a will be described.

먼저, 퓨즈 패턴(610a)의 신호 전달 경로(Ⅲ)를 살펴보면 퓨즈 패턴(610a)의 신호는 제 2 콘택플러그(550)를 통하여 저항이 증가된 비트라인(510a)으로 인가되고, 비트라인(510a)을 통하여 데이터 리드 퓨즈 패턴(320)으로 센싱된다. 이때, 퓨즈 패턴(310a)의 신호는 저항이 증가된 비트라인(510a)을 지나면서 전압이 강하되기 때문에 데이터 리드 퓨즈 패턴(620)에서 'high'가 아닌 'low'로 센싱하게 되어 센싱 에러를 유발한다.First, referring to the signal transmission path III of the fuse pattern 610a, the signal of the fuse pattern 610a is applied to the bit line 510a having the increased resistance through the second contact plug 550, and the bit line 510a. ) Is sensed by the data lead fuse pattern 320. At this time, the signal of the fuse pattern 310a is sensed as 'low' instead of 'high' in the data lead fuse pattern 620 because the voltage drops as the resistance passes through the bit line 510a where the resistance is increased. cause.

반면, 퓨즈 패턴(610a)의 신호 전달 경로(Ⅳ)를 살펴보면 퓨즈 패턴(610a)의 신호는 제 2 퓨즈 콘택플러그(550)를 통하여 비트라인(510a)의 일측 단부로 인가되고, 비트라인(510a)의 일측 단부와 연결된 제 1 콘택플러그(450)로 전달되어 금속배선(410)으로 인가되고, 금속배선(410)과 연결된 제 1 콘택플러그(450)로 전달되어 비트라인(510)으로 인가되어 데이터 리드 퓨즈 패턴(620)으로 센싱된다. 즉, 비트라인(510a)과 연결되는 퓨즈 패턴(610a)의 신호는 피쉬 본 형태의 금속배선의 단부와 연결되는 제 1 콘택플러그(450)로 인가됨으로써 'B'와 같이 저항이 증가된 비트라인(510a)을 직접적으로 지나면서 전압이 강하되는 것을 방지할 수 있다.On the other hand, when looking at the signal transmission path IV of the fuse pattern 610a, the signal of the fuse pattern 610a is applied to one end of the bit line 510a through the second fuse contact plug 550 and the bit line 510a. Is transmitted to the first contact plug 450 connected to one end of the side) and applied to the metal wire 410, and is transferred to the first contact plug 450 connected to the metal wire 410 and applied to the bit line 510. The data lead fuse pattern 620 is sensed. That is, the signal of the fuse pattern 610a connected to the bit line 510a is applied to the first contact plug 450 connected to the end of the fish wire of the metal line, thereby increasing the resistance such as 'B'. The voltage drops can be prevented while directly passing through 510a.

제 2 실시예는 퓨즈 패턴(610a)의 신호가 피쉬 본 형태의 금속배선(410)과, 금속배선(410)의 단부들과 연결되는 제 1 콘택플러그(450)를 포함하는 새로운 경로를 통하여 데이터 리드 퓨즈 패턴(620)으로 센싱되기 때문에 센싱 에러를 방지할 수 있다. In the second embodiment, data is transmitted through a new path including a signal of the fuse pattern 610a including a metal wire 410 having a fishbone shape and a first contact plug 450 connected to ends of the metal wire 410. Since the sensing is performed by the lead fuse pattern 620, a sensing error may be prevented.

이처럼, 퓨즈 패턴(610a)의 신호는 두 가지(Ⅲ,Ⅳ) 경로를 통하여 데이터 리드 퓨즈 패턴(620)으로 전달되므로, 'Ⅲ'의 경로를 통하여 전달되어 'low'로 센싱되더라도 'Ⅳ'의 경로에 의해 'high'로 센싱되어 결국 퓨즈 패턴(610a)의 신호는 'high'로 센싱되므로 퓨즈 패턴(610a)의 신호는 정확하게 센싱된다.As such, since the signal of the fuse pattern 610a is transmitted to the data lead fuse pattern 620 through two (III, IV) paths, the signal of the 'IV' is transmitted even though the signal of the fuse pattern 610a is transmitted through the path 'III'. Since the signal of the fuse pattern 610a is sensed as 'high' by the path, the signal of the fuse pattern 610a is accurately sensed.

상술한 바와 같이 본 발명은 퓨즈 패턴의 신호가 저항이 증가된 비트라인을 통하지 않도록 하는 새로운 경로를 통하여 인가되도록 함으로써 리페어가 정확하게 이루어질 수 있도록 하는 효과를 제공한다.As described above, the present invention provides an effect that the repair can be made accurately by allowing the signal of the fuse pattern to be applied through a new path so that the resistance does not pass through the increased bit line.

본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined by the appended claims. Of the present invention.

Claims (7)

하부 구조물 상부에 형성된 제 1 금속배선;
상기 하부 구조물 상부에 구비된 제 1 층간 절연막을 관통하며 상기 제 1 금속배선과 연결되는 제 1 콘택플러그;
상기 제 1 층간절연막 상부에 구비되고 상기 제 1 콘택플러그와 연결되는 제 2 금속배선;
상기 제 1 층간절연막 상부에 구비된 제 2 층간절연막을 관통하며, 상기 제 2 금속배선과 연결되는 제 2 콘택플러그; 및
상기 제 2 콘택플러그와 접속되고 상기 제 2 층간절연막 상부에 구비되는 퓨즈 패턴 및 데이터 리드 퓨즈 패턴(data read fuse pattern)을 포함하되, 상기 퓨즈 패턴의 신호는 상기 퓨즈 패턴과 연결된 상기 제 2 콘택플러그 및 상기 제 1 콘택플러그로 전달되고, 상기 제 1 콘택플러그와 연결된 상기 제 1 금속 배선으로 전달되고, 상기 제 1 금속 배선으로부터 상기 데이터 리드 퓨즈 패턴과 연결된 상기 제 1 콘택플러그 및 상기 제 2 콘택플러그로 전달되어 상기 데이터 리드 퓨즈 패턴으로 전달되는 경로를 통하여 센싱되는 것을 특징으로 하는 반도체 소자의 퓨즈.A first metal wire formed on the lower structure;
A first contact plug penetrating the first interlayer insulating layer provided on the lower structure and connected to the first metal wiring;
A second metal wire disposed on the first interlayer insulating layer and connected to the first contact plug;
A second contact plug penetrating a second interlayer insulating layer provided on the first interlayer insulating layer and connected to the second metal wiring; And
A fuse pattern and a data read fuse pattern connected to the second contact plug and disposed on the second interlayer insulating layer, wherein a signal of the fuse pattern is connected to the second contact plug; And the first contact plug and the second contact plug, which are transferred to the first contact plug and are connected to the first metal wire connected to the first contact plug, and are connected to the data lead fuse pattern from the first metal wire. The fuse of the semiconductor device, characterized in that sensed through a path transmitted to the data lead fuse pattern. 청구항 1에 있어서,
상기 제 1 금속배선은 게이트를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.The method according to claim 1,
The fuse of the semiconductor device, characterized in that the first metal wiring comprises a gate. 청구항 1에 있어서,
상기 제 1 금속배선은 피쉬 본(fishbone) 타입을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.The method according to claim 1,
The first metal wire is a fuse of the semiconductor device, characterized in that it comprises a fishbone (fishbone) type. 청구항 1에 있어서,
상기 제 1 콘택플러그는
상기 피쉬 본 타입의 제 1 금속배선의 단부들과 연결되는 것을 특징으로 하는 반도체 소자의 퓨즈.The method according to claim 1,
The first contact plug is
And the ends of the first metal wire of the fish bone type. 청구항 1에 있어서,
상기 제 2 금속배선은 비트라인을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.The method according to claim 1,
And the second metal wire includes a bit line. 청구항 1에 있어서,
상기 제 2 금속배선은 피쉬 본(fishbone) 타입을 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.The method according to claim 1,
And the second metal wire includes a fishbone type. 청구항 1에 있어서,
상기 제 2 콘택플러그는
상기 피쉬 본 타입의 제 2 금속배선의 단부들과 연결되는 것을 특징으로 하는 반도체 소자의 퓨즈.The method according to claim 1,
The second contact plug is
And the ends of the second metal wiring of the fish bone type.
KR1020120066072A 2012-06-20 2012-06-20 Fuse of semiconductor device KR20120085697A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120066072A KR20120085697A (en) 2012-06-20 2012-06-20 Fuse of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120066072A KR20120085697A (en) 2012-06-20 2012-06-20 Fuse of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100063991A Division KR20120003237A (en) 2010-07-02 2010-07-02 Fuse of semiconductor device

Publications (1)

Publication Number Publication Date
KR20120085697A true KR20120085697A (en) 2012-08-01

Family

ID=46871882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120066072A KR20120085697A (en) 2012-06-20 2012-06-20 Fuse of semiconductor device

Country Status (1)

Country Link
KR (1) KR20120085697A (en)

Similar Documents

Publication Publication Date Title
US8642399B2 (en) Fuse of semiconductor device and method of forming the same
KR20120003237A (en) Fuse of semiconductor device
KR20120085697A (en) Fuse of semiconductor device
KR20140007191A (en) Fuse of semiconductor device and method for forming the same
US8242577B2 (en) Fuse of semiconductor device and method for forming the same
KR101177483B1 (en) Fuse of semiconductor device and method for forming the same
KR20110047884A (en) Semiconductor memory device
KR101095826B1 (en) Semiconductor device and method for forming using the same
KR101096922B1 (en) Fuse of semiconductor devicd and method for forming using the same
KR100853460B1 (en) Method for fabricating Semiconductor device
KR20100002673A (en) The fuse in semiconductor device and method for forming the same
KR100578224B1 (en) Mtehod for fabricating semiconductor memory device
KR101110479B1 (en) Fuse of semiconductor device and method for forming the same
KR20040008707A (en) Semiconductor device and Method for fabricating the same
KR100733445B1 (en) Semiconductor memory device
KR20100086846A (en) Test pattern of the semiconductor device and measuring the thickness of fuse using the same
KR20130006921A (en) Fuse of semiconductor device and method for forming the same
KR20100039038A (en) The fuse in semiconductor device and method for manufacturing the same
KR20110076244A (en) Fuse of semiconductor device and method for manufacturing the same
KR20110013931A (en) Fuse of semiconductor device and method for forming using the same
KR20130050114A (en) Anti fuse of semiconductor device and method for forming the same
KR20100047608A (en) Method for fabricating semiconductor device
KR20130016182A (en) Semiconductor memory device
KR20060003696A (en) Fuse of the semiconductor device
KR20110026756A (en) Fuse of semiconductor device and method for forming the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application