KR20120078195A - Transflective type liquid crystal display device - Google Patents

Transflective type liquid crystal display device Download PDF

Info

Publication number
KR20120078195A
KR20120078195A KR1020100140418A KR20100140418A KR20120078195A KR 20120078195 A KR20120078195 A KR 20120078195A KR 1020100140418 A KR1020100140418 A KR 1020100140418A KR 20100140418 A KR20100140418 A KR 20100140418A KR 20120078195 A KR20120078195 A KR 20120078195A
Authority
KR
South Korea
Prior art keywords
pixel electrode
electrode pattern
liquid crystal
substrate
layer
Prior art date
Application number
KR1020100140418A
Other languages
Korean (ko)
Other versions
KR101873323B1 (en
Inventor
윤상순
김도연
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020100140418A priority Critical patent/KR101873323B1/en
Publication of KR20120078195A publication Critical patent/KR20120078195A/en
Application granted granted Critical
Publication of KR101873323B1 publication Critical patent/KR101873323B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133371—Cells with varying thickness of the liquid crystal layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/09—Function characteristic transflective

Abstract

PURPOSE: A transflective liquid crystal display device is provided to make the ratios of transmittances to voltages uniform about a reflecting unit and a transmitting unit, thereby reducing a driving voltage. CONSTITUTION: A cell gap of a reflecting unit is half of a cell gap of a transmitting unit by a first passivation layer(122). A first pixel electrode pattern(124a) is overlapped with a first common electrode pattern(134a) on the reflecting unit. A second pixel electrode pattern(124b) and a second common electrode pattern(134b) are alternatively formed on the transmitting unit. The reflecting unit operates in an FFS(Fringe Field Switching) mode. The transmitting unit operates in an IPS(In Plane Switching) mode. Therefore, the transmittances of the reflecting unit and the transmitting unit are uniform by the driving voltage by reducing a driving voltage of the reflecting unit.

Description

반사투과형 액정표시장치{Transflective type liquid crystal display device}Transflective type liquid crystal display device

본 발명은 액정표시장치에 관한 것으로서, 더욱 상세하게는 시야각이 넓고 구동 전압이 낮으며 향상된 투과율을 갖는 반사투과형 액정표시장치에 관한 것이다.
The present invention relates to a liquid crystal display device, and more particularly, to a reflection type liquid crystal display device having a wide viewing angle, a low driving voltage, and an improved transmittance.

일반적으로, 액정표시장치는 전압인가에 따라 배열을 달리하는 액정분자의 특성을 이용한 표시장치로서, 음극선관에 비하여 낮은 전력으로 구동이 가능하며, 소형화, 박형화에 유리한 장점을 지닌다. 따라서, 액정표시장치는 컴퓨터의 모니터와 텔레비전 등의 평판표시장치로서 각광을 받고 있다. 또한, 액정표시장치는 경량, 박형의 특성에 의해 휴대성이 용이하므로, 노트북 또는 개인 휴대 단말기 등의 표시소자로 이용되고 있다.In general, a liquid crystal display device is a display device using characteristics of liquid crystal molecules having different arrangements depending on voltage application. The liquid crystal display device can be driven at a lower power than a cathode ray tube, and is advantageous in miniaturization and thinning. Therefore, the liquid crystal display device is in the spotlight as a flat panel display device, such as a computer monitor and a television. In addition, the liquid crystal display device is used as a display device such as a notebook or a personal portable terminal because of its lightness and thinness and easy portability.

이러한 액정표시장치는 전극이 각각 형성되어 있는 두 기판을 상기 두 전극이 서로 마주 대하도록 배치하고, 상기 두 기판 사이에 액정을 개재하여 상기 두 전극에 인가되는 전압차에 의해 생성되는 전기장에 의해 액정분자의 움직임을 조절함으로써, 이에 따라 달라지는 빛의 투과율을 조절하여 화상을 표현하는 장치이다. In the liquid crystal display, two substrates on which electrodes are formed are disposed so that the two electrodes face each other, and a liquid crystal is generated by an electric field generated by a voltage difference applied to the two electrodes through a liquid crystal between the two substrates. By controlling the movement of the molecules, it is a device that represents the image by controlling the transmittance of the light that varies accordingly.

한편, 액정표시장치는 스스로 빛을 발하지 못하는 수동형 소자이므로, 별도의 광원이 필요하다. 따라서, 액정표시장치는 상기 두 기판과 액정층으로 구성된 액정 패널 이외에, 이의 배면에 빛을 공급하는 백라이트(backlight)를 더 포함하며, 상기 백라이트로부터 나오는 빛을 상기 액정 패널에 입사시켜, 액정분자의 배열에 따라 빛의 양을 조절함으로써 화상을 표시한다. On the other hand, the liquid crystal display is a passive device that does not emit light by itself, a separate light source is required. Therefore, the liquid crystal display further includes a backlight for supplying light to a rear surface of the liquid crystal panel including the two substrates and the liquid crystal layer, and the light emitted from the backlight is incident on the liquid crystal panel, The image is displayed by adjusting the amount of light according to the arrangement.

이러한 액정표시장치를 투과형(transmission type) 액정표시장치라고 하는데, 투과형 액정표시장치는 백라이트와 같은 인위적인 광원을 사용하므로 어두운 외부 환경에서도 밝은 화상을 구현할 수 있으나, 백라이트로의 전력 공급이 이루어져야 하므로, 휴대용 장치의 표시소자로 이용되는 경우 상대적으로 큰 전력소비(power consumption)가 단점이다. Such a liquid crystal display device is called a transmission type liquid crystal display device. Since the liquid crystal display device uses an artificial light source such as a backlight, a bright image can be realized even in a dark external environment, but the power supply to the backlight must be performed. When used as a display device of the device, a relatively large power consumption (power consumption) is a disadvantage.

따라서, 이와 같은 단점을 보완하기 위해, 백라이트의 사용없이 외부광원을 이용하는 반사형(reflection type) 액정표시장치가 제안되었다. Therefore, in order to make up for this drawback, a reflection type liquid crystal display device using an external light source without using a backlight has been proposed.

이 반사형 액정표시장치는 외부의 자연광이나 인조광을 이용하여 동작하므로, 백라이트가 소모하는 전력량을 대폭 감소시키기 때문에, 전력소비가 상기 투과형 대비 상대적으로 적어 장시간 휴대상태에서 사용이 가능하여 PDA(Personal Digital Assistant) 등의 휴대용 장치의 표시소자로 주로 이용되고 있다. Since the reflective liquid crystal display device operates by using external natural light or artificial light, the amount of power consumed by the backlight is greatly reduced, so that the power consumption is relatively small compared to the transmissive type, and thus it can be used in a portable state for a long time. It is mainly used as a display element of a portable device such as Digital Assistant.

하지만, 이러한 반사형 액정표시장치는 광원을 따로 구비하지 않으므로 소비전력이 낮은 장점이 있으나, 외부광이 약하거나 없는 곳에서는 사용할 수 없는 단점이 있다. However, such a reflective liquid crystal display device has an advantage of low power consumption because it does not have a separate light source, but can not be used in a place where the external light is weak or absent.

따라서, 최근에는 반사형 액정표시장치와 투과형 액정표시장치의 장점을 수용한 반사투과형(Transflective type) 액정표시장치가 제안되었다. 이러한 반사투과형 액정표시장치의 경우, 주로 ECB(electrically controlled birefringence) 모드 또는 VA(vertical alignment) 모드로 구현되고 있는데, 상기 ECB 모드의 경우 시야각이 낮은 단점이 있으며, VA 모드의 경우에는 시야각 향상을 위해서 다수의 보상필름을 추가로 구성해야 하므로, 제조 비용증가의 문제가 발생하고 있다.Therefore, recently, a transflective type liquid crystal display device having the advantages of a reflective liquid crystal display device and a transmissive liquid crystal display device has been proposed. Such a reflective liquid crystal display device is mainly implemented in an electrically controlled birefringence (ECB) mode or a VA (vertical alignment) mode. In the ECB mode, the viewing angle is low. Since a number of compensation films must be additionally configured, there is a problem of increased manufacturing cost.

한편, 액정표시장치의 경우, 경량 박형의 구조적 특징으로 인해 최근 휴대용 노트북 등의 개인용 표시소자에서 탈피하여 TV 등의 대중매체로 많이 이용됨으로써, 개인만이 시청하지 않고 다수의 사용자가 여러 각도에서 시청하게 되므로 시야각이 중요한 쟁점이 되고 있다.On the other hand, in the case of the liquid crystal display device, because of its lightweight and thin structure, it has recently escaped from a personal display device such as a portable notebook and is used as a mass media such as a TV. As a result, viewing angles are becoming an important issue.

따라서, 전술한 VA모드와 ECB모드 액정표시장치의 시야각이 낮은 단점을 극복하고자 공통전극과 화소전극이 모두 동일한 기판에 구성되어 횡전계에 의해 구동함으로써 시야각의 범위를 향상시킨 반사투과형 횡전계(in-plane switching: IPS) 모드 액정표시장치가 제안되었다.Accordingly, in order to overcome the disadvantages of the low viewing angles of the VA and ECB mode liquid crystal display devices described above, both the common electrode and the pixel electrode are formed on the same substrate and driven by the transverse electric field, thereby improving the range of the viewing angle. -plane switching (IPS) mode liquid crystal display has been proposed.

도 1은 종래의 반사투과형 IPS 모드 액정표시장치를 개략적으로 도시한 단면도로, 반사영역 및 투과영역을 포함하는 화소 영역을 도시한다. 1 is a cross-sectional view schematically illustrating a conventional reflective IPS mode liquid crystal display device, and illustrates a pixel area including a reflective area and a transmissive area.

도시한 바와 같이, 제 1 기판(2) 상에 게이트 배선(미도시)과 데이터 배선(미도시)이 서로 교차하여 화소 영역(P)을 정의하며 형성되어 있고, 상기 게이트 배선(미도시)과 나란하게 연장하며 상기 화소 영역(P)을 관통하는 공통배선(미도시)이 형성되어 있으며, 각 화소 영역(P)에는 스위칭 소자인 박막 트랜지스터(미도시)가 형성되어 있다. 여기서, 화소 영역(P)은 반사영역(RA)과 투과영역(TA)을 포함한다. As shown, a gate line (not shown) and a data line (not shown) intersect each other on the first substrate 2 to define a pixel region P, and the gate line (not shown) Common wirings (not shown) extending side by side and penetrating the pixel areas P are formed, and thin film transistors (not shown) which are switching elements are formed in each pixel area P. Referring to FIG. The pixel area P includes a reflection area RA and a transmission area TA.

또한, 상기 반사영역(RA)에는 반사율이 좋은 금속물질로 반사판(50)이 형성되고 있으며, 상기 반사판(50) 상부의 화소 영역(P)에는 화소전극(70)이 형성되어 있다.In addition, the reflective plate 50 is formed of a metal material having good reflectance in the reflective region RA, and the pixel electrode 70 is formed in the pixel region P on the reflective plate 50.

상기 화소전극(70) 위에는 절연층(72)이 형성되어 있고, 그 위에 상기 공통배선(미도시)과 연결되는 공통전극(80)이 형성되어 있으며, 공통전극(80)은 바(bar) 형태를 갖는 다수의 제 1 및 제 2 개구부(op1, op2)를 포함한다. 이때, 제 1 개구부(op1)는 투과영역(TA)에 위치하고, 제 2 개구부(op2)는 반사영역(RA)에 위치한다. 제 1 및 제 2 개구부(op1, op2)는 서로 다른 방향을 가진다.An insulating layer 72 is formed on the pixel electrode 70, and a common electrode 80 connected to the common wiring (not shown) is formed thereon, and the common electrode 80 has a bar shape. It includes a plurality of first and second openings (op1, op2) having a. In this case, the first opening op1 is located in the transmission area TA, and the second opening op2 is located in the reflection area RA. The first and second openings op1 and op2 have different directions.

이러한 구성을 갖는 어레이 기판 상부에 제 2 기판(83)이 배치되고, 제 2 기판(83)의 안쪽면에는 화소 영역(P)의 경계에 대응하는 블랙매트릭스(도시하지 않음)와, 각 화소 영역(P)에 대응하는 컬러필터층(86)과, 전면에 형성되어 컬러필터층(86)을 덮는 오버코트층(88)이 순차적으로 형성되어 있다. The second substrate 83 is disposed on the array substrate having such a configuration, and a black matrix (not shown) corresponding to the boundary of the pixel region P and the respective pixel regions are disposed on the inner surface of the second substrate 83. The color filter layer 86 corresponding to (P) and the overcoat layer 88 formed on the entire surface and covering the color filter layer 86 are sequentially formed.

이러한 구조를 가지는 컬러필터 기판과 어레이 기판 사이에는 액정층(90)이 개재되어 있다. The liquid crystal layer 90 is interposed between the color filter substrate and the array substrate having such a structure.

한편, 제 1 및 제 2 기판(2, 83)의 바깥쪽면에는 제 1 편광판(93)과 제 2 편광판(95)이 각각 부착되어 있다.On the other hand, the first polarizing plate 93 and the second polarizing plate 95 are attached to the outer surfaces of the first and second substrates 2 and 83, respectively.

전술한 구성을 갖는 종래의 반사투과형 IPS 모드 액정표시장치에서, 투과영역(TA)에서의 액정층(90)의 두께, 즉, 제 1 셀갭(d1)은 반사영역(RA)에서의 액정층(90)의 두께, 즉, 제 2 셀갭(d2)의 2배가 되도록 구성된다. 이는 액정층(90)에서의 빛이 느끼는 지연(retardation)을 일치시키기 위한 것으로, 투과영역(TA)의 경우, 어레이 기판 하부에 위치하는 백라이트 유닛(도시하지 않음)으로부터 나온 빛을 사용자가 보게 되므로, 빛은 상기 액정층(90)을 1회 통과한다. 반면, 반사영역(RA)에서는 외부의 광이 상기 액정표시장치(1)의 표시영역으로 입사되고 반사판(50)에 의해 반사되어 다시 외부로 나오는 빛을 사용자가 보기 때문에, 빛은 상기 액정층(90)을 2회 통과하게 된다. In the conventional reflection-transmission IPS mode liquid crystal display having the above-described configuration, the thickness of the liquid crystal layer 90 in the transmission area TA, that is, the first cell gap d1 is defined as the liquid crystal layer in the reflection area RA. 90), ie, twice the second cell gap d2. This is to match the retardation of the light in the liquid crystal layer 90. In the case of the transmission area TA, the user sees the light from the backlight unit (not shown) located under the array substrate. , Light passes through the liquid crystal layer 90 once. On the other hand, in the reflective area RA, since external light is incident on the display area of the liquid crystal display device 1 and reflected by the reflector 50 and then exits to the outside, the light is emitted from the liquid crystal layer ( Pass 90) twice.

따라서, 반사영역(RA)으로 나오는 빛과 투과영역(TA)으로 나오는 빛은 지연값이 틀리게 되므로, 이를 일치시키기 위해 반사영역(RA)은 λ/4의 셀을 이루도록 하고, 투과영역(TA)은 λ/2의 셀을 이루도록 상기 액정층(90)의 두께를 달리 구성하는 것이다. Therefore, the light exiting the reflection area RA and the light exiting the transmission area TA have different delay values, so that the reflection area RA forms a cell of λ / 4 so as to match the transmission area TA. Is configured to vary the thickness of the liquid crystal layer 90 to form a cell of λ / 2.

이러한 종래의 IPS 모드 반사투과영 액정표시장치에서, λ/4 셀의 반사영역(RA)에서는 제 2 편광판(95)의 편광축과 액정분자의 장축 방향인 디렉터가 45도를 이룰 때 블랙(black)이 구현되며, λ/2셀의 투과영역(TA)에서는 디렉터와 상기 제 2 편광판(95)의 편광축이 나란하게 배치될 때 블랙이 구현된다. In the conventional IPS mode reflection-transmissive liquid crystal display device, when the polarization axis of the second polarizing plate 95 and the director in the long axis direction of the liquid crystal molecules form 45 degrees in the reflection region RA of λ / 4 cell, black is black. In this case, black is implemented when the director and the polarization axis of the second polarizer 95 are arranged side by side in the transmission area TA of λ / 2 cells.

그런데, 종래의 반사투과형 IPS 모드 액정표시장치에 있어서, 반사영역(RA)의 구동 전압이 상승하는 문제가 있다.By the way, in the conventional reflection-transmission IPS mode liquid crystal display device, there is a problem that the driving voltage of the reflection area RA increases.

도 2는 일반적인 IPS 모드 액정표시장치에서 셀 갭에 따른 구동 전압에 대한 투과율을 도시한 그래프이다. 여기서, 셀 갭은 각각 2.8㎛와 3.1㎛ 및 3.4㎛이다. 2 is a graph illustrating transmittance with respect to a driving voltage according to a cell gap in a general IPS mode liquid crystal display. Here, the cell gaps are 2.8 mu m, 3.1 mu m and 3.4 mu m, respectively.

도 2에 도시한 바와 같이, 셀 갭이 감소할수록 구동 전압이 증가하는 것을 알 수 있다. As shown in FIG. 2, it can be seen that the driving voltage increases as the cell gap decreases.

이러한 구동 전압의 상승은 반사영역(RA)과 투과영역(TA)의 구동 전압에 대한 투과율 미스매칭(mismatching)을 유발하게 되고, 이는 투과율 저하를 초래한다.
This increase in driving voltage causes transmittance mismatching with respect to the driving voltages of the reflection area RA and the transmission area TA, which leads to a decrease in the transmission rate.

본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 시야각이 넓으며 구동 전압을 감소시키고 투과율을 향상시킬 수 있는 반사투과형 액정표시장치를 제공하는 것을 그 목적으로 한다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object thereof is to provide a reflective transmissive liquid crystal display device having a wide viewing angle, which can reduce driving voltage and improve transmittance.

상기의 목적을 달성하기 위하여, 본 발명은, 이격되어 마주 대하는 제1 및 제2기판과; 상기 제1기판 상부에 형성된 게이트 배선; 상기 제1기판 상부에 형성되고, 상기 게이트 배선과 교차하여 각각 반사부와 투과부를 포함하는 화소 영역을 정의하는 데이터 배선; 상기 게이트 배선 및 상기 데이터 배선과 연결되는 박막 트랜지스터; 상기 박막 트랜지스터와 연결되고, 상기 반사부에 위치하는 판 형상의 제1화소전극패턴과 상기 투과부에 위치하는 제2화소전극패턴을 포함하는 화소 전극; 상기 제1화소전극패턴과 중첩하는 상기 반사부의 제1공통전극패턴과 상기 제2화소전극패턴과 엇갈리게 배치되는 상기 투과부의 제2공통전극패턴을 포함하는 공통 전극; 상기 제1 및 제2기판 사이에 위치하는 액정층; 상기 반사부의 셀 갭이 상기 투과부의 셀 갭보다 작도록 상기 제1 및 제2기판 중 어느 하나의 반사부에 형성되는 단차부를 포함하는 반사투과형 액정표시장치를 제공한다.In order to achieve the above object, the present invention, the first and second substrate facing each other; A gate wiring formed on the first substrate; A data line formed on the first substrate and defining a pixel area intersecting the gate line and including a reflecting unit and a transmitting unit, respectively; A thin film transistor connected to the gate line and the data line; A pixel electrode connected to the thin film transistor, the pixel electrode including a plate-shaped first pixel electrode pattern positioned in the reflector and a second pixel electrode pattern positioned in the transmission part; A common electrode including a first common electrode pattern of the reflective part overlapping the first pixel electrode pattern and a second common electrode pattern of the transmission part arranged to be alternately disposed with the second pixel electrode pattern; A liquid crystal layer positioned between the first and second substrates; According to an aspect of the present invention, there is provided a reflective transmissive liquid crystal display device including a stepped portion formed on one of the first and second substrates such that the cell gap of the reflective part is smaller than the cell gap of the transmissive part.

상기 반사부의 상기 제1화소전극패턴 하부에 반사판을 더 포함한다.The reflector further includes a reflector under the first pixel electrode pattern.

상기 제1화소전극패턴은 불투명 도전 물질층을 포함하며, 상기 제1화소전극패턴은 상기 불투명 도전 물질층 하부에 투명 도전 물질층을 더 포함한다.The first pixel electrode pattern may include an opaque conductive material layer, and the first pixel electrode pattern may further include a transparent conductive material layer under the opaque conductive material layer.

상기 단차부는 상기 제1기판의 상기 제1화소전극패턴 상부에 형성된다.The stepped portion is formed on the first pixel electrode pattern of the first substrate.

상기 단차부는 상기 제2기판의 반사부에 형성된다.The stepped portion is formed in the reflecting portion of the second substrate.

또한, 본 발명은 제1기판 상부에 형성된 게이트 배선을 형성하는 단계와; 상기 제1기판 상부에, 상기 게이트 배선과 교차하여 각각 반사부와 투과부를 포함하는 화소 영역을 정의하는 데이터 배선을 형성하는 단계; 상기 게이트 배선 및 상기 데이터 배선과 연결되는 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터와 연결되고, 상기 반사부에 위치하는 판 형상의 제1화소전극패턴과 상기 투과부에 위치하는 제2화소전극패턴을 포함하는 화소 전극을 형성하는 단계; 상기 제1화소전극패턴과 중첩하는 상기 반사부의 제1공통전극패턴과 상기 제2화소전극패턴과 엇갈리게 배치되는 상기 투과부의 제2공통전극패턴을 포함하는 공통 전극을 형성하는 단계; 상기 공통 전극을 포함하는 제1기판을 제2기판과 배치하는 단계; 상기 제1 및 제2기판 사이에 액정층을 배치하는 단계; 상기 반사부의 셀 갭이 상기 투과부의 셀 갭보다 작도록 상기 제1 및 제2기판 중 어느 하나의 반사부에 형성되는 단차부를 형성하는 단계를 포함하는 반사투과형 액정표시장치의 제조 방법을 제공 한다.In addition, the present invention comprises the steps of forming a gate wiring formed on the first substrate; Forming a data line on the first substrate and defining a pixel area intersecting the gate line to define a pixel area including a reflecting unit and a transmitting unit, respectively; Forming a thin film transistor connected to the gate line and the data line; Forming a pixel electrode connected to the thin film transistor, the pixel electrode including a plate-shaped first pixel electrode pattern positioned in the reflector and a second pixel electrode pattern positioned in the transmission part; Forming a common electrode including a first common electrode pattern of the reflecting portion overlapping the first pixel electrode pattern and a second common electrode pattern of the transmission portion that is alternately disposed with the second pixel electrode pattern; Disposing a first substrate including the common electrode with a second substrate; Disposing a liquid crystal layer between the first and second substrates; And forming a stepped portion formed on one of the first and second substrates such that the cell gap of the reflective part is smaller than the cell gap of the transmissive part.

본 발명의 반사투과형 액정표시장치의 제조 방법은 상기 반사부의 상기 제1화소전극패턴 하부에 반사판을 형성하는 단계를 더 포함한다.The method of manufacturing a reflective transmissive liquid crystal display device further includes forming a reflecting plate under the first pixel electrode pattern of the reflecting unit.

상기 반사판을 형성하는 단계는 상기 게이트 배선을 형성하는 단계와 동일 마스크 공정을 통해 수행된다.The forming of the reflecting plate is performed through the same mask process as the forming of the gate wiring.

상기 제1화소전극패턴은 불투명 도전 물질층을 포함한다.The first pixel electrode pattern includes an opaque conductive material layer.

상기 제1화소전극패턴은 상기 불투명 도전 물질층 하부에 투명 도전 물질층을 더 포함한다.The first pixel electrode pattern further includes a transparent conductive material layer under the opaque conductive material layer.

상기 제2화소전극패턴은 투명 도전 물질층만을 포함한다.The second pixel electrode pattern includes only a transparent conductive material layer.

상기 화소전극을 형성하는 단계는 광차단부와 광투과부 및 반투과부를 포함하는 마스크를 이용한다.The forming of the pixel electrode uses a mask including a light blocking part, a light transmitting part, and a semi-transmissive part.

상기 단차부를 형성하는 단계는 상기 화소전극을 형성하는 단계와 상기 공통전극을 형성하는 단계 사이에 수행되며, 상기 단차부는 상기 제1화소전극패턴 상부에 위치한다. 또는, 상기 단차부는 상기 제2기판의 반사부에 형성된다.
The forming of the stepped portion is performed between the forming of the pixel electrode and the forming of the common electrode, wherein the stepped portion is positioned above the first pixel electrode pattern. Alternatively, the stepped portion is formed in the reflecting portion of the second substrate.

본 발명은 수평전계를 이용하여 액정분자를 구동함으로써 시야각을 넓힐 수 있으며, 반사부에는 FFS 모드를 적용하고 투과부에는 IPS 모드를 적용하여, 반사부에서 구동 전압이 상승하는 것을 막을 수 있다. 따라서, 반사부와 투과부의 전압 대비 투과율 특성을 균일하게 함으로써, 구동 전압을 감소시키고 투과율을 향상시킬 수 있다. The present invention can widen the viewing angle by driving the liquid crystal molecules by using a horizontal electric field, and apply the FFS mode to the reflective part and the IPS mode to the transmissive part, thereby preventing the driving voltage from rising in the reflective part. Accordingly, by making the transmittance characteristics of the reflecting portion and the transmitting portion uniform in voltage, the driving voltage can be reduced and the transmittance can be improved.

한편, 화소전극의 일부를 반사판으로 사용함으로써, 반사판을 위한 별도의 공정이 필요하지 않으므로, 제조 공정을 감소시키고 제조 비용을 줄일 수 있다.
On the other hand, by using a part of the pixel electrode as a reflecting plate, a separate process for the reflecting plate is not necessary, so that the manufacturing process can be reduced and the manufacturing cost can be reduced.

도 1은 종래의 반사투과형 IPS 모드 액정표시장치를 개략적으로 도시한 단면도이다.
도 2는 일반적인 IPS 모드 액정표시장치에서 셀 갭에 따른 구동 전압에 대한 투과율을 도시한 그래프이다.
도 3은 동일한 셀 갭을 갖는 IPS 모드와 FFS 모드 액정표시장치의 구동 전압에 대한 투과율 특성을 도시한 그래프이다.
도 4는 본 발명의 제1실시예에 따른 반사투과형 액정표시장치의 하나의 화소 영역에 대한 평면도이다.
도 5a 내지 도 5f는 본 발명의 제1실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 따른 각 공정에서의 평면도이다.
도 6a 내지 도 6f는 본 발명의 제1실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 따른 각 공정에서의 단면도이다.
도 7은 본 발명의 제2실시예에 따른 반사투과형 액정표시장치의 하나의 화소 영역에 대한 평면도이다.
도 8a 내지 도 8f는 본 발명의 제2실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 따른 각 공정에서의 평면도이다.
도 9a 내지 도 9f는 본 발명의 제2실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 따른 각 공정에서의 단면도이다.
도 10은 본 발명의 제3실시예에 따른 반사투과형 액정표시장치의 하나의 화소 영역에 대한 평면도이다.
도 11a 내지 도 11f는 본 발명의 제3실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 따른 각 공정에서의 평면도이다.
도 12a 내지 도 12f는 본 발명의 제3실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 따른 각 공정에서의 단면도이다.
도 13은 본 발명의 제4실시예에 따른 반사투과형 액정표시장치의 하나의 화소 영역에 대한 평면도이다.
도 14는 본 발명의 제5실시예에 따른 반사투과형 액정표시장치의 하나의 화소 영역에 대한 평면도이다.1 is a cross-sectional view schematically illustrating a conventional reflective IPS mode liquid crystal display device.
2 is a graph illustrating transmittance with respect to a driving voltage according to a cell gap in a general IPS mode liquid crystal display.
3 is a graph illustrating transmittance characteristics with respect to driving voltages of an IPS mode and an FFS mode liquid crystal display having the same cell gap.
4 is a plan view of one pixel area of a reflective liquid crystal display according to a first exemplary embodiment of the present invention.
5A to 5F are plan views of respective processes according to a method of manufacturing an array substrate for a transflective liquid crystal display device according to a first embodiment of the present invention.
6A through 6F are cross-sectional views of respective processes according to a method of manufacturing an array substrate for a transflective liquid crystal display device according to a first embodiment of the present invention.
7 is a plan view of one pixel area of a reflective liquid crystal display according to a second exemplary embodiment of the present invention.
8A to 8F are plan views of respective processes according to a method of manufacturing an array substrate for a transflective liquid crystal display device according to a second embodiment of the present invention.
9A to 9F are cross-sectional views of respective processes according to a method of manufacturing an array substrate for a transflective liquid crystal display device according to a second embodiment of the present invention.
FIG. 10 is a plan view of one pixel area of a reflective liquid crystal display according to a third exemplary embodiment of the present invention.
11A to 11F are plan views of respective processes according to a method of manufacturing an array substrate for a transflective liquid crystal display device according to a third embodiment of the present invention.
12A to 12F are cross-sectional views of respective processes according to a method of manufacturing an array substrate for a transflective liquid crystal display device according to a third embodiment of the present invention.
FIG. 13 is a plan view of one pixel area of a reflective liquid crystal display according to a fourth exemplary embodiment of the present invention.
14 is a plan view of one pixel area of a reflective liquid crystal display according to a fifth exemplary embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예에 대하여 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에서는 투과부에 IPS(in-plane switching) 모드를 적용하고, 반사부에는 FFS(fringe field switching) 모드를 적용한다.In the present invention, an in-plane switching (IPS) mode is applied to the transmission part, and a fringe field switching (FFS) mode is applied to the reflection part.

도 3은 동일한 셀 갭을 갖는 IPS 모드와 FFS 모드 액정표시장치의 구동 전압에 대한 투과율 특성을 도시한 그래프이다. 여기서, 셀 갭은 각각 3.1㎛이다. 3 is a graph illustrating transmittance characteristics with respect to driving voltages of an IPS mode and an FFS mode liquid crystal display having the same cell gap. Here, the cell gaps are respectively 3.1 mu m.

도시한 바와 같이, IPS 모드의 구동 전압이 FFS 모드의 구동 전압보다 높은 것을 알 수 있다. As shown, it can be seen that the driving voltage of the IPS mode is higher than the driving voltage of the FFS mode.

따라서, 반사부와 투과부의 구동 전압 차이를 보상하기 위해, 투과부에는 IPS 모드를 적용하고 반사부에는 FFS 모드를 적용하여, 광시야각 특성을 유지하면서 반사부와 투과부의 전압 대비 투과율 미스매칭에 의한 투과율 감소를 개선할 수 있다. Therefore, in order to compensate for the difference in driving voltage between the reflecting part and the transmitting part, the IPS mode is applied to the transmitting part and the FFS mode is applied to the reflecting part, so that the transmittance due to mismatching of the transmittance vs. the voltage of the reflecting part and the transmitting part is maintained while maintaining the wide viewing angle characteristics. The reduction can be improved.

도 4는 본 발명의 제1실시예에 따른 반사투과형 액정표시장치의 하나의 화소 영역에 대한 평면도로, 반사부와 투과부만을 도시하였다. FIG. 4 is a plan view of one pixel area of the reflective transmissive liquid crystal display according to the first exemplary embodiment of the present invention, and shows only the reflective part and the transmissive part.

도시한 바와 같이, 투과부와 반사부가 정의되고, 제1기판(100)의 반사부에는 제1 및 제2금속 패턴(118a, 118b)으로 이루어진 반사층(118)이 형성된다. 반사층(118) 상부에는 게이트 절연막(119)이 형성되고, 게이트 절연막(119) 상부의 반사부에는 제1보호층(122)이 형성된다. 여기서, 제1보호층(122)은 반사부와 투과부의 셀 갭 차이를 유도하기 위한 단차부로, 제1보호층(122) 하부에 순수 비정질 실리콘층(121a)과 불순물 비정질 실리콘층(121b)으로 이루어진 반도체 패턴(121)이 형성된다. As shown, the transmissive portion and the reflective portion are defined, and the reflective layer 118 made of the first and second metal patterns 118a and 118b is formed on the reflective portion of the first substrate 100. The gate insulating layer 119 is formed on the reflective layer 118, and the first passivation layer 122 is formed on the reflective portion above the gate insulating layer 119. Here, the first protective layer 122 is a step for inducing a cell gap difference between the reflecting portion and the transmitting portion, and as the pure amorphous silicon layer 121a and the impurity amorphous silicon layer 121b under the first protective layer 122. A semiconductor pattern 121 is formed.

이어, 제1보호층(122)을 포함하는 제1기판(100) 상에는 화소전극(124)이 형성되는데, 화소전극(124)은 제1화소전극패턴(124a)과 제2화소전극패턴(124b)을 포함한다. 제1화소전극패턴(124a)은 반사부의 제1보호층(122) 상부에 형성되고, 제2화소전극패턴(124b)은 투과부의 게이트 절연막(119) 상부에 형성된다. 여기서, 제1화소전극패턴(124a)은 반사부에 대응하는 면적을 가지며 판 형태를 이룬다.Subsequently, a pixel electrode 124 is formed on the first substrate 100 including the first protective layer 122, and the pixel electrode 124 includes the first pixel electrode pattern 124a and the second pixel electrode pattern 124b. ). The first pixel electrode pattern 124a is formed on the first protective layer 122 of the reflective part, and the second pixel electrode pattern 124b is formed on the gate insulating layer 119 of the transmissive part. Here, the first pixel electrode pattern 124a has an area corresponding to the reflecting portion and forms a plate shape.

화소전극(124) 상부에는 제2보호층(132)이 형성되어 화소전극(124)을 덮고 있으며, 제2보호층(132) 상부에는 공통전극(134)이 형성된다. 공통전극(134)은 제1공통전극패턴(134a)과 제2공통전극패턴(134b)을 포함한다. 제1공통전극패턴(134a)은 반사부의 제1화소전극패턴(124a) 상부에 위치하여 제1화소전극패턴(124a)과 중첩하고, 제2공통전극패턴(134b)은 투과부에 위치하여 제2화소전극패턴(124b)과 중첩 없이 교대로 엇갈리게 배치되어 있다. The second protective layer 132 is formed on the pixel electrode 124 to cover the pixel electrode 124, and the common electrode 134 is formed on the second protective layer 132. The common electrode 134 includes a first common electrode pattern 134a and a second common electrode pattern 134b. The first common electrode pattern 134a is positioned on the first pixel electrode pattern 124a of the reflector and overlaps the first pixel electrode pattern 124a, and the second common electrode pattern 134b is positioned in the transmissive part. The pixel electrode patterns 124b are alternately arranged alternately without overlapping.

제1기판(100) 상부에는 제2기판(180)이 제1기판(100)과 이격되어 마주 대하고 있으며, 제2기판(180)의 내면에는 컬러필터층(182)과 오버코트층(184)이 순차적으로 형성되어 있다. 컬러필터층(182)은 적, 녹, 청의 컬러필터패턴을 포함하며, 하나의 컬러필터패턴이 하나의 화소영역에 대응하여 순차적으로 반복 배열된다. 한편, 도시하지 않았지만, 각 화소영역의 컬러별 구분을 위해 화소영역의 가장자리를 덮는 블랙매트릭스가 더 형성된다.The second substrate 180 is spaced apart from the first substrate 100 so as to face the first substrate 100, and the color filter layer 182 and the overcoat layer 184 are formed on the inner surface of the second substrate 180. It is formed sequentially. The color filter layer 182 includes red, green, and blue color filter patterns, and one color filter pattern is sequentially and sequentially arranged corresponding to one pixel area. Although not shown, a black matrix covering the edge of the pixel area is further formed to distinguish each pixel area by color.

여기서, 제1 및 제2기판(100, 180) 사이, 보다 상세하게는 공통전극(134)과 오버코트층(184) 사이에는 액정층이 위치한다. 또한, 도시하지 않았지만, 공통전극(134)의 상부 및 오버코트층(184)의 하부에는 각각 배향막이 형성되어 액정층의 액정분자의 초기 배열 방향을 결정한다. Here, the liquid crystal layer is positioned between the first and second substrates 100 and 180, more specifically, between the common electrode 134 and the overcoat layer 184. Although not shown, an alignment layer is formed on the upper portion of the common electrode 134 and the lower portion of the overcoat layer 184 to determine the initial arrangement direction of the liquid crystal molecules of the liquid crystal layer.

본 발명의 제1실시예에서는, 제1보호층(122)에 의해 반사부의 셀 갭, 즉, 액정층 두께가 투과부보다 작으며, 바람직하게, 반사부 셀 갭은 투과부 셀 갭의 1/2이 된다. 또한, 반사부에 서로 중첩하는 제1화소전극패턴(124a)및 제1공통전극패턴(134a)을 형성하고, 투과부에 엇갈리게 배치된 제2화소전극패턴(124b) 및 제2공통전극패턴(134b)을 형성하여, 반사부는 FFS 모드로 동작하고, 투과부는 IPS 모드로 동작하도록 한다. 따라서, 반사부의 구동 전압을 낮추어, 반사부와 투과부의 구동 전압에 따른 투과율을 균일하게 할 수 있다.In the first embodiment of the present invention, the cell gap of the reflecting portion, that is, the liquid crystal layer thickness of the reflecting portion is smaller than the transmissive portion by the first protective layer 122, and preferably, the reflector cell gap is 1/2 of the transmissive portion cell gap. do. In addition, the first pixel electrode pattern 124a and the first common electrode pattern 134a overlapping each other are formed in the reflective part, and the second pixel electrode pattern 124b and the second common electrode pattern 134b are arranged alternately in the transmission part. ) So that the reflector is operated in the FFS mode and the transmissive part is operated in the IPS mode. Therefore, the drive voltage of the reflector can be lowered to make the transmittance according to the drive voltages of the reflector and the transmissive part uniform.

이러한 본 발명의 제1실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 대하여 도 5a 내지 도 5f와 도 6a 내지 도 6f를 참조하여 설명한다.A method of manufacturing an array substrate for a reflective transmissive liquid crystal display device according to a first embodiment of the present invention will be described with reference to FIGS. 5A to 5F and 6A to 6F.

도 5a 내지 도 5f는 본 발명의 제1실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 따른 각 공정에서의 평면도이며, 도 6a 내지 도 6f는 본 발명의 제1실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 따른 각 공정에서의 단면도로, 도 5a 내지 도 5f의 각 절단면에 대응한다. 5A to 5F are plan views of respective processes according to a method of manufacturing an array substrate for a transflective liquid crystal display device according to a first embodiment of the present invention, and FIGS. 6A to 6F are views of the first embodiment of the present invention. Sectional drawing in each process according to the manufacturing method of the array substrate for a reflective transmissive liquid crystal display device, respond | corresponds to each cut surface of FIGS. 5A-5F.

먼저, 도 5a와 도 6a에 도시한 바와 같이, 투명한 절연기판(100) 상에 금속 물질을 증착하고 패터닝하여 게이트 배선(112)과 게이트 전극(114), 공통 배선(116) 및 반사층(118)을 형성한다. 게이트 배선(112)과 공통 배선(116)은 제1방향을 따라 평행하게 연장되고, 게이트 전극(114)은 게이트 배선(112)의 일부로 이루어진다. 게이트 전극(114)은 게이트 배선(112)에서 연장될 수도 있다. First, as illustrated in FIGS. 5A and 6A, a metal material is deposited and patterned on the transparent insulating substrate 100 to form the gate wiring 112, the gate electrode 114, the common wiring 116, and the reflective layer 118. To form. The gate wiring 112 and the common wiring 116 extend in parallel along the first direction, and the gate electrode 114 is formed as part of the gate wiring 112. The gate electrode 114 may extend from the gate wiring 112.

여기서, 하프톤(halftone) 마스크를 이용하여 게이트 배선(112)과 게이트 전극(114) 및 공통 배선(116)은 비교적 저저항의 금속 물질로 이루어진 단일층 구조를 가지고, 반사층(118)은 반사율이 높은 금속 물질이 상부에 형성된 이중층 구조를 가질 수 있다. 하프톤 마스크는 광차단부와 광투과부 및 반투과부를 포함하며, 반투과부에는 빛을 일부만 투과시키는 층 또는 슬릿 등이 형성될 수 있다. 여기서, 반투과부는 게이트 배선(112)과 게이트 전극(114) 및 공통배선(116)에 대응한다.Here, the gate wiring 112, the gate electrode 114, and the common wiring 116 have a single layer structure made of a relatively low resistance metal material by using a halftone mask, and the reflective layer 118 has a reflectance of The high metal material may have a bilayer structure formed thereon. The halftone mask includes a light blocking portion, a light transmitting portion, and a semi-transmissive portion, and a layer or slit for transmitting only part of light may be formed in the semi-transmissive portion. Here, the transflective portion corresponds to the gate wiring 112, the gate electrode 114, and the common wiring 116.

한편, 도시하지 않았지만, 게이트 배선(112)의 일단에 위치하는 게이트 패드 및 공통배선(116)의 일단에 위치하는 공통배선패드도 함께 형성된다. Although not illustrated, a gate pad positioned at one end of the gate wiring 112 and a common wiring pad positioned at one end of the common wiring 116 are also formed.

다음, 도 5b와 도 6b에 도시한 바와 같이, 게이트 절연막(119)을 형성하고, 그 위에 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 차례로 증착한 다음, 제1절연막을 형성하고 패터닝하여, 게이트 전극(도 5a의 114)의 상부에 액티브층과 오믹콘택층을 포함하는 반도체층(120)을 형성하고, 반사부의 반사층(118) 상부에 제1보호층(122)을 형성한다. 이때, 하프톤 마스크가 사용될 수 있으며, 반투과부는 반도체층(120)에 대응한다. 제1보호층(122)은 벤조사이클로부텐이나 아크릴 수지로 이루어질 수 있다. Next, as shown in FIGS. 5B and 6B, a gate insulating film 119 is formed, a pure amorphous silicon layer and an impurity amorphous silicon layer are sequentially deposited thereon, and then a first insulating film is formed and patterned to form a gate electrode. The semiconductor layer 120 including the active layer and the ohmic contact layer is formed on the upper portion of 114 of FIG. 5A, and the first protective layer 122 is formed on the reflective layer 118 of the reflector. In this case, a halftone mask may be used, and the transflective portion corresponds to the semiconductor layer 120. The first protective layer 122 may be made of benzocyclobutene or acrylic resin.

다음, 도 5c와 도 6c에 도시한 바와 같이, 투명 도전 물질을 증착 후 패터닝하여 화소전극(124)을 형성한다. 이때, 화소전극(124)은 제1화소전극패턴(124a)과 제2화소전극패턴(124b)을 포함하며, 제1화소전극패턴(124a)은 반사부의 제1보호층(122) 상부에 위치하고, 제2화소전극패턴(124b)은 투과부의 게이트 절연막(119) 상부에 위치한다. 화소전극(124)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)로 이루어질 수 있다. Next, as illustrated in FIGS. 5C and 6C, the transparent conductive material is deposited and patterned to form the pixel electrode 124. In this case, the pixel electrode 124 includes a first pixel electrode pattern 124a and a second pixel electrode pattern 124b, and the first pixel electrode pattern 124a is positioned on the first protective layer 122 of the reflector. The second pixel electrode pattern 124b is positioned on the gate insulating layer 119 of the transmission portion. The pixel electrode 124 may be formed of indium tin oxide or indium zinc oxide.

이어, 도 5d와 도 6d에 도시한 바와 같이, 금속과 같은 도전 물질을 증착 후 패터닝하여 소스 전극(126)과 드레인 전극(128) 및 데이터 배선(130)을 형성한다. 데이터 배선(130)은 제2방향을 따라 연장되어 게이트 배선(112) 및 공통 배선(116)과 교차한다. 데이터 배선(130)과 게이트 배선(112)은 화소 영역을 정의한다. 소스 및 드레인 전극(126, 128)은 반도체층(120) 상부에서 이격되어 있으며, 소스 전극(126)은 데이터 배선(130)에서 연장되고, 드레인 전극(128)은 화소전극(124), 보다 상세하게는, 제1화소전극패턴(124a)과 접촉한다. Subsequently, as illustrated in FIGS. 5D and 6D, a conductive material such as metal is deposited and patterned to form a source electrode 126, a drain electrode 128, and a data line 130. The data line 130 extends along the second direction to intersect the gate line 112 and the common line 116. The data line 130 and the gate line 112 define a pixel area. The source and drain electrodes 126 and 128 are spaced apart from the semiconductor layer 120, the source electrode 126 extends from the data line 130, and the drain electrode 128 is the pixel electrode 124, more specifically. For example, the first pixel electrode pattern 124a is in contact with the first pixel electrode pattern 124a.

이때, 도시하지 않았지만, 데이터 배선(130)의 일단에 위치하는 데이터 패드도 형성된다.At this time, although not shown, a data pad positioned at one end of the data line 130 is also formed.

다음, 도 5e와 도 6e에 도시한 바와 같이, 제2보호층(132)을 형성하고, 사진식각공정을 통해 패터닝하여, 게이트 패드(도시하지 않음)와 공통배선패드(도시하지 않음) 및 데이터 패드(도시하지 않음)를 노출한다. 제2보호층(132)은 실리콘 질화물이나 실리콘 산화물로 형성될 수 있다.Next, as shown in FIGS. 5E and 6E, the second passivation layer 132 is formed and patterned through a photolithography process to form a gate pad (not shown), a common wiring pad (not shown), and data. Expose a pad (not shown). The second protective layer 132 may be formed of silicon nitride or silicon oxide.

이어, 도 5f와 도 6f에 도시한 바와 같이, 제2보호층(132) 상부에 투명 도전 물질을 증착하고 패터닝하여 공통전극(134)을 형성한다. 공통전극(134)은 제1공통전극패턴(134a)과 제2공통전극패턴(134b)을 포함하며, 제1공통전극패턴(134a)은 반사부에 위치하여 제1화소전극패턴(124a)과 중첩하고, 제2공통전극패턴(134b)은 투과부에 위치하여 제2화소전극패턴(124b)과 엇갈리게 배치된다. 공통전극(134)은, 제1 및 제2공통전극패턴(134a, 134b)을 연결하며 게이트 배선(112) 및 데이터 배선(130)과 중첩하는 부분을 더 포함하여, 인접한 화소 영역의 공통 전극과 연결된다. 공통전극(134)은 인듐-틴-옥사이드나 인듐-징크-옥사이드로 이루어질 수 있다.Subsequently, as illustrated in FIGS. 5F and 6F, a transparent conductive material is deposited and patterned on the second protective layer 132 to form a common electrode 134. The common electrode 134 may include a first common electrode pattern 134a and a second common electrode pattern 134b, and the first common electrode pattern 134a may be positioned in the reflector to form the first pixel electrode pattern 124a. The second common electrode pattern 134b overlaps with the second pixel electrode pattern 124b in the transmissive part. The common electrode 134 may further include a portion connecting the first and second common electrode patterns 134a and 134b and overlapping the gate line 112 and the data line 130. Connected. The common electrode 134 may be made of indium tin oxide or indium zinc oxide.

한편, 도시하지 않았지만, 공통전극(134)은 외곽에서 공통 배선(116)과 연결된다. Although not shown, the common electrode 134 is connected to the common wire 116 at the outside.

이러한 과정으로 제조된 어레이 기판을 도 4의 컬러필터층(182)을 포함하는 제2기판(180)과 배치하고, 그 사이에 액정을 주입하여 반사투과형 액정표시장치를 완성한다. The array substrate manufactured by the above process is disposed with the second substrate 180 including the color filter layer 182 of FIG. 4, and the liquid crystal is injected therebetween to complete the reflection type liquid crystal display device.

도 7은 본 발명의 제2실시예에 따른 반사투과형 액정표시장치의 하나의 화소 영역에 대한 평면도로, 반사부와 투과부만을 도시하였다. FIG. 7 is a plan view of one pixel area of the reflective transmissive liquid crystal display according to the second exemplary embodiment of the present invention, and shows only the reflective part and the transmissive part.

도시한 바와 같이, 투과부와 반사부가 정의되고, 제1기판(200) 상부에 게이트 절연막(219)이 형성된다. 게이트 절연막(219) 상부의 반사부에는 제1보호층(222)이 형성되는데, 제1보호층(222)은 반사부와 투과부의 셀 갭 차이를 유도하기 위한 단차부로, 제1보호층(222) 하부에 순수 비정질 실리콘층(221a)과 불순물 비정질 실리콘층(221b)으로 이루어진 반도체 패턴(221)이 형성된다. As shown, the transmissive part and the reflecting part are defined, and a gate insulating film 219 is formed on the first substrate 200. A first passivation layer 222 is formed on the reflecting portion above the gate insulating layer 219. The first passivation layer 222 is a step portion for inducing a cell gap difference between the reflecting portion and the transmissive portion. The semiconductor pattern 221 including the pure amorphous silicon layer 221a and the impurity amorphous silicon layer 221b is formed below.

이어, 제1보호층(222)을 포함하는 제1기판(200) 상에는 화소전극(224)이 형성되는데, 화소전극(224)은 제1화소전극패턴(224a)과 제2화소전극패턴(224b)을 포함한다. 제1화소전극패턴(224a)은 반사부의 제1보호층(222) 상부에 형성되고, 제2화소전극패턴(224b)은 투과부의 게이트 절연막(219) 상부에 형성된다. 여기서, 제1화소전극패턴(224a)은 반사부에 대응하는 면적을 가지며 판 형태를 이루고, 하부의 투명 도전층과 상부의 불투명 금속층의 이중층 구조를 가진다. 제2화소전극패턴(224b)은 투명도전층의 단일층 구조를 가진다.Subsequently, a pixel electrode 224 is formed on the first substrate 200 including the first protective layer 222, and the pixel electrode 224 includes the first pixel electrode pattern 224a and the second pixel electrode pattern 224b. ). The first pixel electrode pattern 224a is formed on the first protective layer 222 of the reflective part, and the second pixel electrode pattern 224b is formed on the gate insulating film 219 of the transmissive part. Here, the first pixel electrode pattern 224a has an area corresponding to the reflecting portion to form a plate, and has a double layer structure of a lower transparent conductive layer and an upper opaque metal layer. The second pixel electrode pattern 224b has a single layer structure of a transparent conductive layer.

화소전극(224) 상부에는 제2보호층(232)이 형성되어 화소전극(124)을 덮고 있으며, 제2보호층(232) 상부에는 공통전극(234)이 형성된다. 공통전극(234)은 제1공통전극패턴(234a)과 제2공통전극패턴(234b)을 포함한다. 제1공통전극패턴(234a)은 반사부의 제1화소전극패턴(224a) 상부에 위치하여 제1화소전극패턴(224a)과 중첩하고, 제2공통전극패턴(234b)은 투과부에 위치하여 제2화소전극패턴(224b)과 중첩 없이 교대로 엇갈리게 배치되어 있다. A second protective layer 232 is formed on the pixel electrode 224 to cover the pixel electrode 124, and a common electrode 234 is formed on the second protective layer 232. The common electrode 234 includes a first common electrode pattern 234a and a second common electrode pattern 234b. The first common electrode pattern 234a is positioned on the first pixel electrode pattern 224a of the reflector and overlaps the first pixel electrode pattern 224a, and the second common electrode pattern 234b is positioned in the transmission part to form the second common electrode pattern 234a. The pixel electrode patterns 224b are alternately arranged alternately without overlapping.

제1기판(200) 상부에는 제2기판(280)이 제1기판(200)과 이격되어 마주 대하고 있으며, 제2기판(280)의 내면에는 컬러필터층(282)과 오버코트층(284)이 순차적으로 형성되어 있다. 컬러필터층(282)은 적, 녹, 청의 컬러필터패턴을 포함하며, 하나의 컬러필터패턴이 하나의 화소영역에 대응하여 순차적으로 반복 배열된다. 한편, 도시하지 않았지만, 각 화소영역의 컬러별 구분을 위해 화소영역의 가장자리를 덮는 블랙매트릭스가 더 형성된다.The second substrate 280 is spaced apart from the first substrate 200 to face the first substrate 200, and the color filter layer 282 and the overcoat layer 284 are formed on the inner surface of the second substrate 280. It is formed sequentially. The color filter layer 282 includes red, green, and blue color filter patterns, and one color filter pattern is sequentially and sequentially arranged corresponding to one pixel area. Although not shown, a black matrix covering the edge of the pixel area is further formed to distinguish each pixel area by color.

여기서, 제1 및 제2기판(200, 280) 사이, 보다 상세하게는 공통전극(234)과 오버코트층(284) 사이에는 액정층이 위치한다. 또한, 도시하지 않았지만, 공통전극(234)의 상부 및 오버코트층(284)의 하부에는 각각 배향막이 형성되어 액정층의 액정분자의 초기 배열 방향을 결정한다. The liquid crystal layer is positioned between the first and second substrates 200 and 280, and more specifically, between the common electrode 234 and the overcoat layer 284. Although not illustrated, an alignment layer is formed on the upper portion of the common electrode 234 and the lower portion of the overcoat layer 284, respectively, to determine the initial alignment direction of the liquid crystal molecules of the liquid crystal layer.

본 발명의 제2실시예에서는, 제1보호층(222)에 의해 반사부의 셀 갭, 즉, 액정층 두께가 투과부보다 작으며, 바람직하게, 반사부 셀 갭은 투과부 셀 갭의 1/2이 된다. 또한, 반사부에 서로 중첩하는 제1화소전극패턴(224a)및 제1공통전극패턴(234a)을 형성하고, 투과부에 엇갈리게 배치된 제2화소전극패턴(224b) 및 제2공통전극패턴(234b)을 형성하여, 반사부는 FFS 모드로 동작하고, 투과부는 IPS 모드로 동작하도록 한다. 따라서, 반사부의 구동 전압을 낮추어, 반사부와 투과부의 구동 전압에 따른 투과율을 균일하게 할 수 있다.In the second embodiment of the present invention, the cell gap of the reflecting portion, that is, the liquid crystal layer thickness of the reflecting portion is smaller than that of the transmissive portion by the first protective layer 222. do. In addition, the first pixel electrode pattern 224a and the first common electrode pattern 234a overlapping each other are formed in the reflecting portion, and the second pixel electrode pattern 224b and the second common electrode pattern 234b alternately arranged in the transmission portion. ) So that the reflector is operated in the FFS mode and the transmissive part is operated in the IPS mode. Therefore, the drive voltage of the reflector can be lowered to make the transmittance according to the drive voltages of the reflector and the transmissive part uniform.

이러한 본 발명의 제2실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 대하여 도 8a 내지 도 8f와 도 9a 내지 도 9f를 참조하여 설명한다.A method of manufacturing an array substrate for a reflective transmissive liquid crystal display device according to a second exemplary embodiment of the present invention will be described with reference to FIGS. 8A to 8F and 9A to 9F.

도 8a 내지 도 8f는 본 발명의 제2실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 따른 각 공정에서의 평면도이며, 도 9a 내지 도 9f는 본 발명의 제2실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 따른 각 공정에서의 단면도로, 도 8a 내지 도 8f의 각 절단면에 대응한다. 8A to 8F are plan views of respective processes according to a method of manufacturing an array substrate for a transflective liquid crystal display device according to a second embodiment of the present invention, and FIGS. 9A to 9F are views of the second embodiment of the present invention. Sectional drawing in each process in the manufacturing method of the array substrate for a reflective transmissive liquid crystal display device, respond | corresponds to each cut surface of FIG. 8A-FIG. 8F.

먼저, 도 8a와 도 9a에 도시한 바와 같이, 투명한 절연기판(200) 상에 금속 물질을 증착하고 패터닝하여 게이트 배선(212)과 게이트 전극(214) 및 공통 배선(216)을 형성한다. 게이트 배선(212)과 공통 배선(216)은 제1방향을 따라 평행하게 연장되고, 게이트 전극(214)은 게이트 배선(212)의 일부로 이루어진다. 게이트 전극(214)은 게이트 배선(212)에서 연장될 수도 있다. First, as shown in FIGS. 8A and 9A, a metal material is deposited and patterned on the transparent insulating substrate 200 to form the gate wiring 212, the gate electrode 214, and the common wiring 216. The gate wiring 212 and the common wiring 216 extend in parallel along the first direction, and the gate electrode 214 is formed as part of the gate wiring 212. The gate electrode 214 may extend from the gate wiring 212.

한편, 도시하지 않았지만, 게이트 배선(212)의 일단에 위치하는 게이트 패드 및 공통배선(216)의 일단에 위치하는 공통배선패드도 함께 형성된다. Although not shown, a gate pad positioned at one end of the gate wiring 212 and a common wiring pad positioned at one end of the common wiring 216 are also formed.

다음, 도 8b와 도 9b에 도시한 바와 같이, 게이트 절연막(219)을 형성하고, 그 위에 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 차례로 증착한 다음, 제1절연막을 형성하고 패터닝하여, 게이트 전극(도 8a의 214)의 상부에 액티브층과 오믹콘택층을 포함하는 반도체층(220)을 형성하고, 반사부의 게이트 절연막(219) 상부에 제1보호층(222)을 형성한다. 이때, 광차단부와 광투과부 및 반투과부를 포함하는 하프톤 마스크가 사용될 수 있으며, 반투과부에는 빛을 일부만 투과시키는 층 또는 슬릿 등이 형성될 수 있고, 반투과부는 반도체층(220)에 대응한다. 제1보호층(222)은 벤조사이클로부텐이나 아크릴 수지로 이루어질 수 있다. Next, as shown in FIGS. 8B and 9B, a gate insulating film 219 is formed, a pure amorphous silicon layer and an impurity amorphous silicon layer are sequentially deposited thereon, and then a first insulating film is formed and patterned to form a gate electrode. The semiconductor layer 220 including the active layer and the ohmic contact layer is formed on the upper portion 214 of FIG. 8A, and the first protective layer 222 is formed on the gate insulating layer 219 of the reflector. In this case, a halftone mask including a light blocking part, a light transmitting part, and a transflective part may be used, and a layer or a slit may be formed in the transflective part, and the semi-transmissive part may correspond to the semiconductor layer 220. do. The first protective layer 222 may be made of benzocyclobutene or acrylic resin.

다음, 도 8c와 도 9c에 도시한 바와 같이, 제1보호층(222)을 포함하는 기판(200) 상부의 화소 영역에 화소전극(224)을 형성한다. 이때, 화소전극(224)은 제1화소전극패턴(224a)과 제2화소전극패턴(224b)을 포함하며, 제1화소전극패턴(224a)은 반사부의 제1보호층(222) 상부에 위치하고, 제2화소전극패턴(224b)은 투과부의 게이트 절연막(219) 상부에 위치한다. 제1화소전극패턴(224a)은 하부의 투명 도전 물질과 상부의 불투명 금속 물질의 이중층 구조를 가지며, 제2화소전극패턴(224b)은 투명 도전 물질의 단일층 구조를 가진다. 이러한 제1 및 제2화소전극패턴(224a, 224b)은 하프톤 마스크를 이용하여 형성할 수 있으며, 이때 반투과부는 제2화소전극패턴(224b)에 대응한다. 화소전극(224)의 투명 도전 물질은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)로 이루어질 수 있다. Next, as illustrated in FIGS. 8C and 9C, the pixel electrode 224 is formed in the pixel area on the substrate 200 including the first protective layer 222. In this case, the pixel electrode 224 includes a first pixel electrode pattern 224a and a second pixel electrode pattern 224b, and the first pixel electrode pattern 224a is positioned on the first protective layer 222 of the reflector. The second pixel electrode pattern 224b is positioned on the gate insulating layer 219 of the transmission part. The first pixel electrode pattern 224a has a double layer structure of a lower transparent conductive material and an upper opaque metal material, and the second pixel electrode pattern 224b has a single layer structure of a transparent conductive material. The first and second pixel electrode patterns 224a and 224b may be formed using a halftone mask, and the transflective portion corresponds to the second pixel electrode pattern 224b. The transparent conductive material of the pixel electrode 224 may be made of indium tin oxide or indium zinc oxide.

여기서, 제1화소전극패턴(224a)은 반사판의 기능을 한다.Here, the first pixel electrode pattern 224a functions as a reflecting plate.

이어, 도 8d와 도 9d에 도시한 바와 같이, 금속과 같은 도전 물질을 증착 후 패터닝하여 소스 전극(226)과 드레인 전극(228) 및 데이터 배선(230)을 형성한다. 데이터 배선(230)은 제2방향을 따라 연장되어 게이트 배선(212) 및 공통 배선(216)과 교차한다. 데이터 배선(230)과 게이트 배선(212)은 화소 영역을 정의한다. 소스 및 드레인 전극(226, 228)은 반도체층(220) 상부에서 이격되어 있으며, 소스 전극(226)은 데이터 배선(230)에서 연장되고, 드레인 전극(228)은 화소전극(224), 보다 상세하게는, 제1화소전극패턴(224a)과 접촉한다. Next, as shown in FIGS. 8D and 9D, a conductive material such as metal is deposited and patterned to form a source electrode 226, a drain electrode 228, and a data line 230. The data line 230 extends along the second direction to intersect the gate line 212 and the common line 216. The data line 230 and the gate line 212 define a pixel area. The source and drain electrodes 226 and 228 are spaced apart from the semiconductor layer 220, the source electrode 226 extends from the data line 230, and the drain electrode 228 is the pixel electrode 224, more specifically. For example, the first pixel electrode pattern 224a is in contact with the first pixel electrode pattern 224a.

이때, 도시하지 않았지만, 데이터 배선(230)의 일단에 위치하는 데이터 패드도 형성된다.At this time, although not shown, a data pad positioned at one end of the data line 230 is also formed.

다음, 도 8e와 도 9e에 도시한 바와 같이, 제2보호층(232)을 형성하고, 사진식각공정을 통해 패터닝하여, 게이트 패드(도시하지 않음)와 공통배선패드(도시하지 않음) 및 데이터 패드(도시하지 않음)를 노출한다. 제2보호층(232)은 실리콘 질화물이나 실리콘 산화물로 형성될 수 있다.Next, as shown in FIGS. 8E and 9E, the second passivation layer 232 is formed and patterned through a photolithography process to form a gate pad (not shown), a common wiring pad (not shown), and data. Expose a pad (not shown). The second protective layer 232 may be formed of silicon nitride or silicon oxide.

이어, 도 8f와 도 9f에 도시한 바와 같이, 제2보호층(232) 상부에 투명 도전 물질을 증착하고 패터닝하여 공통전극(234)을 형성한다. 공통전극(234)은 제1공통전극패턴(234a)과 제2공통전극패턴(234b)을 포함하며, 제1공통전극패턴(234a)은 반사부에 위치하여 제1화소전극패턴(224a)과 중첩하고, 제2공통전극패턴(234b)은 투과부에 위치하여 제2화소전극패턴(224b)과 엇갈리게 배치된다. 공통전극(234)은, 제1 및 제2공통전극패턴(234a, 234b)을 연결하며 게이트 배선(212) 및 데이터 배선(230)과 중첩하는 부분을 더 포함하여, 인접한 화소 영역의 공통 전극과 연결된다. 공통전극(234)은 인듐-틴-옥사이드나 인듐-징크-옥사이드로 이루어질 수 있다.8F and 9F, the common electrode 234 is formed by depositing and patterning a transparent conductive material on the second protective layer 232. The common electrode 234 may include a first common electrode pattern 234a and a second common electrode pattern 234b, and the first common electrode pattern 234a may be positioned in the reflector to form the first pixel electrode pattern 224a. The second common electrode pattern 234b is overlapped with the second pixel electrode pattern 224b by being positioned in the transmission part. The common electrode 234 may further include a portion connecting the first and second common electrode patterns 234a and 234b and overlapping the gate line 212 and the data line 230. Connected. The common electrode 234 may be made of indium tin oxide or indium zinc oxide.

한편, 도시하지 않았지만, 공통전극(234)은 외곽에서 공통 배선(216)과 연결된다. Although not shown, the common electrode 234 is connected to the common wire 216 at the outside.

이러한 과정으로 제조된 어레이 기판을 도 7의 컬러필터층(282)을 포함하는 제2기판(280)과 배치하고, 그 사이에 액정을 주입하여 반사투과형 액정표시장치를 완성한다. The array substrate manufactured by the above process is disposed with the second substrate 280 including the color filter layer 282 of FIG. 7, and the liquid crystal is injected therebetween to complete the reflection type liquid crystal display device.

도 10은 본 발명의 제3실시예에 따른 반사투과형 액정표시장치의 하나의 화소 영역에 대한 평면도로, 반사부와 투과부만을 도시하였다. FIG. 10 is a plan view of one pixel area of a reflective liquid crystal display according to a third exemplary embodiment of the present invention, and shows only a reflecting unit and a transmitting unit.

도시한 바와 같이, 투과부와 반사부가 정의되고, 제1기판(300) 상부에 게이트 절연막(319)이 형성된다. 게이트 절연막(319) 상부에는 화소전극(324)이 형성된다. 화소전극(324)은 제1화소전극패턴(324a)과 제2화소전극패턴(324b)을 포함한다. 제1화소전극패턴(324a)은 반사부에 형성되고, 제2화소전극패턴(324b)은 투과부에 형성된다. 여기서, 제1화소전극패턴(324a)은 반사부에 대응하는 면적을 가지며 판 형태를 이룬다. 제1 및 제2화소전극패턴(324a, 324b)은 불투명한 금속 물질로 형성되고, 제1화소전극패턴(324a)은 반사판의 역할을 한다. As shown, the transmissive part and the reflecting part are defined, and a gate insulating film 319 is formed on the first substrate 300. The pixel electrode 324 is formed on the gate insulating layer 319. The pixel electrode 324 includes a first pixel electrode pattern 324a and a second pixel electrode pattern 324b. The first pixel electrode pattern 324a is formed in the reflecting portion, and the second pixel electrode pattern 324b is formed in the transmitting portion. Here, the first pixel electrode pattern 324a has an area corresponding to the reflecting portion and forms a plate shape. The first and second pixel electrode patterns 324a and 324b are formed of an opaque metal material, and the first pixel electrode pattern 324a serves as a reflector.

화소전극(324) 상부에는 제1보호층(332)이 형성되어, 제1 및 제2화소전극패턴(324a, 324b)을 덮고 있다. 반사부의 제1보호층(332) 상부에는 제2보호층(333)이 형성되어 반사부와 투과부의 셀 갭 차이를 유도하는 단차부의 역할을 한다. A first passivation layer 332 is formed on the pixel electrode 324 to cover the first and second pixel electrode patterns 324a and 324b. A second passivation layer 333 is formed on the first passivation layer 332 of the reflector to serve as a step portion that induces a cell gap difference between the reflector and the transmission.

이어, 제2보호층(333)을 포함하는 제1기판(300) 상에는 공통전극(334)이 형성된다. 공통전극(334)은 제1공통전극패턴(334a)과 제2공통전극패턴(334b)을 포함한다. 제1공통전극패턴(334a)은 반사부의 제1화소전극패턴(324a) 상부에 위치하여 제1화소전극패턴(324a)과 중첩하고, 제2공통전극패턴(334b)은 투과부에 위치하여 제2화소전극패턴(324b)과 중첩 없이 교대로 엇갈리게 배치되어 있다. Next, a common electrode 334 is formed on the first substrate 300 including the second protective layer 333. The common electrode 334 includes a first common electrode pattern 334a and a second common electrode pattern 334b. The first common electrode pattern 334a is positioned on the first pixel electrode pattern 324a of the reflector and overlaps the first pixel electrode pattern 324a, and the second common electrode pattern 334b is positioned in the transmission part to form the second common electrode pattern 334a. The pixel electrode patterns 324b are alternately arranged alternately without overlapping.

제1기판(300) 상부에는 제2기판(380)이 제1기판(300)과 이격되어 마주 대하고 있으며, 제2기판(380)의 내면에는 컬러필터층(382)과 오버코트층(384)이 순차적으로 형성되어 있다. 컬러필터층(382)은 적, 녹, 청의 컬러필터패턴을 포함하며, 하나의 컬러필터패턴이 하나의 화소영역에 대응하여 순차적으로 반복 배열된다. 한편, 도시하지 않았지만, 각 화소영역의 컬러별 구분을 위해 화소영역의 가장자리를 덮는 블랙매트릭스가 더 형성된다.The second substrate 380 is spaced apart from the first substrate 300 to face the first substrate 300, and the color filter layer 382 and the overcoat layer 384 are disposed on the inner surface of the second substrate 380. It is formed sequentially. The color filter layer 382 includes red, green, and blue color filter patterns, and one color filter pattern is sequentially and repeatedly arranged in correspondence to one pixel area. Although not shown, a black matrix covering the edge of the pixel area is further formed to distinguish each pixel area by color.

여기서, 제1 및 제2기판(300, 380) 사이, 보다 상세하게는 공통전극(334)과 오버코트층(384) 사이에는 액정층이 위치한다. 또한, 도시하지 않았지만, 공통전극(334)의 상부 및 오버코트층(384)의 하부에는 각각 배향막이 형성되어 액정층의 액정분자의 초기 배열 방향을 결정한다. The liquid crystal layer is positioned between the first and second substrates 300 and 380, and more specifically, between the common electrode 334 and the overcoat layer 384. Although not shown, an alignment layer is formed on the upper portion of the common electrode 334 and the lower portion of the overcoat layer 384, respectively, to determine the initial arrangement direction of the liquid crystal molecules of the liquid crystal layer.

본 발명의 제3실시예에서는, 제2보호층(333)에 의해 반사부의 셀 갭, 즉, 액정층 두께가 투과부보다 작으며, 바람직하게, 반사부 셀 갭은 투과부 셀 갭의 1/2이 된다. 또한, 반사부에 서로 중첩하는 제1화소전극패턴(324a)및 제1공통전극패턴(334a)을 형성하고, 투과부에 엇갈리게 배치된 제2화소전극패턴(324b) 및 제2공통전극패턴(334b)을 형성하여, 반사부는 FFS 모드로 동작하고, 투과부는 IPS 모드로 동작하도록 한다. 따라서, 반사부의 구동 전압을 낮추어, 반사부와 투과부의 구동 전압에 따른 투과율을 균일하게 할 수 있다.In the third embodiment of the present invention, the cell gap of the reflecting portion, that is, the liquid crystal layer thickness of the reflecting portion is smaller than the transmissive portion by the second protective layer 333, and preferably, the reflector cell gap is 1/2 of the transmissive portion cell gap. do. In addition, the first pixel electrode pattern 324a and the first common electrode pattern 334a which overlap each other are formed, and the second pixel electrode pattern 324b and the second common electrode pattern 334b that are alternately arranged in the transmission part are formed. ) So that the reflector is operated in the FFS mode and the transmissive part is operated in the IPS mode. Therefore, the drive voltage of the reflector can be lowered to make the transmittance according to the drive voltages of the reflector and the transmissive part uniform.

이러한 본 발명의 제3실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 대하여 도 11a 내지 도 11f와 도 12a 내지 도 12f를 참조하여 설명한다.A method of manufacturing an array substrate for a reflective transmissive liquid crystal display device according to a third embodiment of the present invention will be described with reference to FIGS. 11A to 11F and 12A to 12F.

도 11a 내지 도 11f는 본 발명의 제3실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 따른 각 공정에서의 평면도이며, 도 12a 내지 도 12f는 본 발명의 제3실시예에 따른 반사투과형 액정표시장치용 어레이 기판의 제조 방법에 따른 각 공정에서의 단면도로, 도 11a 내지 도 11f의 각 절단면에 대응한다. 11A to 11F are plan views of respective processes according to a method of manufacturing an array substrate for a transflective liquid crystal display device according to a third embodiment of the present invention, and FIGS. 12A to 12F are views of the third embodiment of the present invention. Sectional drawing in each process in the manufacturing method of the array substrate for a reflective transmissive liquid crystal display device, respond | corresponds to each cut surface of FIGS. 11A-11F.

먼저, 도 11a와 도 12a에 도시한 바와 같이, 투명한 절연기판(300) 상에 금속 물질을 증착하고 패터닝하여 게이트 배선(312)과 게이트 전극(314) 및 공통 배선(316)을 형성한다. 게이트 배선(312)과 공통 배선(316)은 제1방향을 따라 평행하게 연장되고, 게이트 전극(314)은 게이트 배선(312)의 일부로 이루어진다. 게이트 전극(314)은 게이트 배선(312)에서 연장될 수도 있다. First, as shown in FIGS. 11A and 12A, a metal material is deposited and patterned on the transparent insulating substrate 300 to form the gate wiring 312, the gate electrode 314, and the common wiring 316. The gate wiring 312 and the common wiring 316 extend in parallel along the first direction, and the gate electrode 314 is formed as part of the gate wiring 312. The gate electrode 314 may extend from the gate wiring 312.

한편, 도시하지 않았지만, 게이트 배선(312)의 일단에 위치하는 게이트 패드 및 공통배선(316)의 일단에 위치하는 공통배선패드도 함께 형성된다. Although not shown, a gate pad positioned at one end of the gate wiring 312 and a common wiring pad positioned at one end of the common wiring 316 are also formed.

다음, 도 11b와 도 12b에 도시한 바와 같이, 게이트 절연막(319)을 형성하고, 그 위에 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 차례로 증착한 다음 패터닝하여, 게이트 전극(도 11a의 314)의 상부에 액티브층과 오믹콘택층을 포함하는 반도체층(320)을 형성한다. Next, as shown in FIGS. 11B and 12B, a gate insulating film 319 is formed, a pure amorphous silicon layer and an impurity amorphous silicon layer are sequentially deposited thereon, and then patterned to form a gate electrode (314 of FIG. 11A). The semiconductor layer 320 including the active layer and the ohmic contact layer is formed on the top.

다음, 도 11c와 도 12c에 도시한 바와 같이, 금속과 같은 불투명 도전 물질을증착하고 패터닝하여, 반도체층(도 11b의 320)을 포함하는 기판(300) 상부의 화소 영역에 화소전극(324)을 형성한다. 이때, 화소전극(324)은 제1화소전극패턴(324a)과 제2화소전극패턴(324b)을 포함하며, 제1화소전극패턴(324a)은 반사부에 위치하고, 제2화소전극패턴(324b)은 투과부에 위치한다. 제1화소전극패턴(324a)은 반사판의 역할을 한다. Next, as illustrated in FIGS. 11C and 12C, an opaque conductive material such as metal is deposited and patterned to form the pixel electrode 324 in the pixel region on the substrate 300 including the semiconductor layer 320 (see FIG. 11B). To form. In this case, the pixel electrode 324 includes a first pixel electrode pattern 324a and a second pixel electrode pattern 324b, and the first pixel electrode pattern 324a is positioned in the reflecting portion and the second pixel electrode pattern 324b. ) Is located in the transmission part. The first pixel electrode pattern 324a serves as a reflector.

한편, 투명 도전 물질과 불투명 도전 물질을 증착 후 하프톤 마스크를 이용하여 패터닝함으로써, 제1화소전극패턴(324a)은 하부의 투명 도전 물질과 상부의 불투명 금속 물질의 이중층 구조를 가지며, 제2화소전극패턴(324b)은 투명 도전 물질의 단일층 구조를 가지도록 형성할 수도 있다.On the other hand, by depositing a transparent conductive material and an opaque conductive material using a halftone mask after deposition, the first pixel electrode pattern 324a has a double layer structure of a transparent conductive material and an opaque metal material at the bottom, the second pixel The electrode pattern 324b may be formed to have a single layer structure of a transparent conductive material.

이어, 도 11d와 도 12d에 도시한 바와 같이, 금속과 같은 도전 물질을 증착 후 패터닝하여 소스 전극(326)과 드레인 전극(328) 및 데이터 배선(330)을 형성한다. 데이터 배선(330)은 제2방향을 따라 연장되어 게이트 배선(312) 및 공통 배선(316)과 교차한다. 데이터 배선(330)과 게이트 배선(312)은 화소 영역을 정의한다. 소스 및 드레인 전극(326, 328)은 반도체층(220) 상부에서 이격되어 있으며, 소스 전극(326)은 데이터 배선(330)에서 연장되고, 드레인 전극(328)은 화소전극(324), 보다 상세하게는, 제1화소전극패턴(324a)과 접촉한다. Next, as shown in FIGS. 11D and 12D, a conductive material such as metal is deposited and patterned to form a source electrode 326, a drain electrode 328, and a data line 330. The data line 330 extends along the second direction to intersect the gate line 312 and the common line 316. The data line 330 and the gate line 312 define a pixel area. The source and drain electrodes 326 and 328 are spaced apart from the semiconductor layer 220, the source electrode 326 extends from the data line 330, and the drain electrode 328 is the pixel electrode 324, more specifically. For example, the first pixel electrode pattern 324a is in contact with the first pixel electrode pattern 324a.

이때, 도시하지 않았지만, 데이터 배선(330)의 일단에 위치하는 데이터 패드도 형성된다.At this time, although not shown, a data pad positioned at one end of the data line 330 is also formed.

다음, 도 11e와 도 12e에 도시한 바와 같이, 제1절연층과 제2절연층을 순차적으로 형성하고 패터닝하여, 화소 전극(324)과 소스 및 드레인 전극(326, 328) 그리고 데이터 배선(330)을 덮는 제1보호층(332)을 형성하고, 반사부의 제1보호층(332) 상부에 제2보호층(333)을 형성한다. 제1보호층(332)은 실리콘 질화물이나 실리콘 산화물로 형성될 수 있으며, 제2보호층(333)은 벤조사이클로부텐이나 아크릴 수지로 형성될 수 있다. 이때, 게이트 패드(도시하지 않음)와 공통배선패드(도시하지 않음) 및 데이터 패드(도시하지 않음)가 노출된다.Next, as shown in FIGS. 11E and 12E, the first insulating layer and the second insulating layer are sequentially formed and patterned to form the pixel electrode 324, the source and drain electrodes 326 and 328, and the data wiring 330. ) Is formed to cover the first protective layer 332, and a second protective layer 333 is formed on the first protective layer 332 of the reflector. The first protective layer 332 may be formed of silicon nitride or silicon oxide, and the second protective layer 333 may be formed of benzocyclobutene or acrylic resin. In this case, a gate pad (not shown), a common wiring pad (not shown), and a data pad (not shown) are exposed.

이어, 도 11f와 도 12f에 도시한 바와 같이, 제2보호층(333) 상부에 투명 도전 물질을 증착하고 패터닝하여 공통전극(334)을 형성한다. 공통전극(334)은 제1공통전극패턴(334a)과 제2공통전극패턴(334b)을 포함하며, 제1공통전극패턴(334a)은 반사부에 위치하여 제1화소전극패턴(324a)과 중첩하고, 제2공통전극패턴(334b)은 투과부에 위치하여 제2화소전극패턴(324b)과 엇갈리게 배치된다. 공통전극(334)은, 제1 및 제2공통전극패턴(334a, 334b)을 연결하며 게이트 배선(312) 및 데이터 배선(330)과 중첩하는 부분을 더 포함하여, 인접한 화소 영역의 공통 전극과 연결된다. 공통전극(334)은 인듐-틴-옥사이드나 인듐-징크-옥사이드로 이루어질 수 있다.11F and 12F, a transparent conductive material is deposited and patterned on the second protective layer 333 to form a common electrode 334. The common electrode 334 includes a first common electrode pattern 334a and a second common electrode pattern 334b, and the first common electrode pattern 334a is positioned in the reflector to form the first pixel electrode pattern 324a. The second common electrode pattern 334b is overlapped with the second pixel electrode pattern 324b in the transmissive part. The common electrode 334 may further include a portion connecting the first and second common electrode patterns 334a and 334b and overlapping the gate line 312 and the data line 330. Connected. The common electrode 334 may be made of indium tin oxide or indium zinc oxide.

한편, 도시하지 않았지만, 공통전극(334)은 외곽에서 공통 배선(316)과 연결된다. Although not shown, the common electrode 334 is connected to the common wire 316 at the outside.

이러한 과정으로 제조된 어레이 기판을 도 10의 컬러필터층(382)을 포함하는 제2기판(380)과 배치하고, 그 사이에 액정을 주입하여 반사투과형 액정표시장치를 완성한다. The array substrate manufactured by the above process is disposed with the second substrate 380 including the color filter layer 382 of FIG. 10, and the liquid crystal is injected therebetween to complete the reflection type liquid crystal display device.

앞선 제1 내지 제3실시예에서는, 반사부와 투과부의 셀 갭 차이를 유도하는 단차부가 제1기판 상에 형성된 경우에 대하여 설명하였으나, 이러한 단차부는 제2기판 상에 형성될 수도 있다.In the first to third embodiments described above, the case where the step portion for inducing the cell gap difference between the reflecting portion and the transmitting portion has been described on the first substrate, but the step portion may be formed on the second substrate.

도 13은 본 발명의 제4실시예에 따른 반사투과형 액정표시장치의 하나의 화소 영역에 대한 평면도로, 반사부와 투과부만을 도시하였다.FIG. 13 is a plan view of one pixel area of the reflective transmissive liquid crystal display according to the fourth exemplary embodiment of the present invention, and shows only the reflective part and the transmissive part.

도시한 바와 같이, 투과부와 반사부가 정의되고, 제1기판(400) 상부에 게이트 절연막(419)이 형성된다. 게이트 절연막(419) 상부에는 화소전극(424)이 형성된다. 화소전극(424)은 제1화소전극패턴(424a)과 제2화소전극패턴(424b)을 포함한다. 제1화소전극패턴(424a)은 반사부에 형성되고, 제2화소전극패턴(424b)은 투과부에 형성된다. 여기서, 제1화소전극패턴(424a)은 반사부에 대응하는 면적을 가지며 판 형태를 이룬다. 제1 및 제2화소전극패턴(424a, 424b)은 불투명한 금속 물질로 형성되고, 제1화소전극패턴(424a)은 반사판의 역할을 한다. As shown, the transmissive part and the reflecting part are defined, and a gate insulating film 419 is formed on the first substrate 400. The pixel electrode 424 is formed on the gate insulating film 419. The pixel electrode 424 includes a first pixel electrode pattern 424a and a second pixel electrode pattern 424b. The first pixel electrode pattern 424a is formed in the reflecting portion, and the second pixel electrode pattern 424b is formed in the transmitting portion. Here, the first pixel electrode pattern 424a has an area corresponding to the reflecting portion and forms a plate shape. The first and second pixel electrode patterns 424a and 424b are formed of an opaque metal material, and the first pixel electrode pattern 424a serves as a reflector.

반사부의 화소전극(424) 상부에는 제1보호층(432)이 형성되어, 제1화소전극패턴(424a)을 덮고 있다. 제1보호층(432)은 투과부에도 형성되어 제2화소전극패턴(424b)을 덮고 있을 수 있다. A first passivation layer 432 is formed on the pixel electrode 424 of the reflector to cover the first pixel electrode pattern 424a. The first passivation layer 432 may also be formed on the transmissive part to cover the second pixel electrode pattern 424b.

이어, 제1보호층(432)을 포함하는 제1기판(400) 상에는 공통전극(434)이 형성된다. 공통전극(434)은 제1공통전극패턴(434a)과 제2공통전극패턴(434b)을 포함한다. 제1공통전극패턴(434a)은 반사부의 제1화소전극패턴(424a) 상부에 위치하여 제1화소전극패턴(424a)과 중첩하고, 제2공통전극패턴(434b)은 투과부에 위치하여 제2화소전극패턴(424b)과 중첩 없이 교대로 엇갈리게 배치되어 있다. Next, a common electrode 434 is formed on the first substrate 400 including the first protective layer 432. The common electrode 434 includes a first common electrode pattern 434a and a second common electrode pattern 434b. The first common electrode pattern 434a is positioned on the first pixel electrode pattern 424a of the reflector and overlaps the first pixel electrode pattern 424a, and the second common electrode pattern 434b is positioned in the transmissive portion to form the second common electrode pattern 434a. The pixel electrode patterns 424b are alternately arranged alternately without overlapping.

제1기판(400) 상부에는 제2기판(480)이 제1기판(400)과 이격되어 마주 대하고 있으며, 제2기판(480)의 내면에는 컬러필터층(482)과 오버코트층(484)이 순차적으로 형성되어 있다. 반사부의 오버코트층(484) 하부에는 셀 갭 차이를 유도하기 위한 단차부로 절연패턴(486)이 형성된다. The second substrate 480 is spaced apart from the first substrate 400 to face the first substrate 400, and the color filter layer 482 and the overcoat layer 484 are disposed on the inner surface of the second substrate 480. It is formed sequentially. An insulating pattern 486 is formed under the overcoat layer 484 of the reflector as a step part for inducing a cell gap difference.

컬러필터층(482)은 적, 녹, 청의 컬러필터패턴을 포함하며, 하나의 컬러필터패턴이 하나의 화소영역에 대응하여 순차적으로 반복 배열된다. 한편, 도시하지 않았지만, 각 화소영역의 컬러별 구분을 위해 화소영역의 가장자리를 덮는 블랙매트릭스가 더 형성된다.The color filter layer 482 includes red, green, and blue color filter patterns, and one color filter pattern is sequentially and sequentially arranged corresponding to one pixel area. Although not shown, a black matrix covering the edge of the pixel area is further formed to distinguish each pixel area by color.

여기서, 제1 및 제2기판(400, 480) 사이, 보다 상세하게는 공통전극(434)과 오버코트층(484) 및 절연패턴(486) 사이에는 액정층이 위치한다. 또한, 도시하지 않았지만, 공통전극(434)의 상부 및 오버코트층(484)과 절연패턴(486)의 하부에는 각각 배향막이 형성되어 액정층의 액정분자의 초기 배열 방향을 결정한다. The liquid crystal layer is positioned between the first and second substrates 400 and 480, and more specifically, between the common electrode 434, the overcoat layer 484, and the insulating pattern 486. Although not shown, an alignment layer is formed on the upper portion of the common electrode 434 and the lower portion of the overcoat layer 484 and the insulating pattern 486 to determine the initial arrangement direction of the liquid crystal molecules of the liquid crystal layer.

도 14는 본 발명의 제5실시예에 따른 반사투과형 액정표시장치의 하나의 화소 영역에 대한 평면도로, 반사부와 투과부만을 도시하였다.FIG. 14 is a plan view of one pixel area of the reflective transmissive liquid crystal display according to the fifth exemplary embodiment of the present invention, and shows only the reflective part and the transmissive part.

도시한 바와 같이, 투과부와 반사부가 정의되고, 반사부의 제1기판(500) 상부에 반사층(518)이 형성된다. 반사층(518) 상부에는 게이트 절연막(519)이 형성되고, 게이트 절연막(519) 상부에는 화소전극(524)이 형성된다. 화소전극(524)은 제1화소전극패턴(524a)과 제2화소전극패턴(524b)을 포함한다. 제1화소전극패턴(524a)은 반사부에 형성되고, 제2화소전극패턴(524b)은 투과부에 형성된다. 여기서, 제1화소전극패턴(524a)은 반사부에 대응하는 면적을 가지며 판 형태를 이룬다. 제1 및 제2화소전극패턴(424a, 424b)은 투명 도전 물질로 형성될 수 있다. As shown, the transmissive part and the reflecting part are defined, and the reflective layer 518 is formed on the first substrate 500 of the reflecting part. The gate insulating layer 519 is formed on the reflective layer 518, and the pixel electrode 524 is formed on the gate insulating layer 519. The pixel electrode 524 includes a first pixel electrode pattern 524a and a second pixel electrode pattern 524b. The first pixel electrode pattern 524a is formed in the reflecting portion, and the second pixel electrode pattern 524b is formed in the transmitting portion. Here, the first pixel electrode pattern 524a has an area corresponding to the reflecting portion and forms a plate shape. The first and second pixel electrode patterns 424a and 424b may be formed of a transparent conductive material.

반사부의 화소전극(524) 상부에는 제1보호층(532)이 형성되어, 제1화소전극패턴(524a)을 덮고 있다. 제1보호층(532)은 투과부에도 형성되어 제2화소전극패턴(524b)을 덮고 있을 수 있다. A first passivation layer 532 is formed on the pixel electrode 524 of the reflector to cover the first pixel electrode pattern 524a. The first passivation layer 532 may also be formed on the transmissive part to cover the second pixel electrode pattern 524b.

이어, 제1보호층(532)을 포함하는 제1기판(500) 상에는 공통전극(534)이 형성된다. 공통전극(534)은 제1공통전극패턴(534a)과 제2공통전극패턴(534b)을 포함한다. 제1공통전극패턴(534a)은 반사부의 제1화소전극패턴(524a) 상부에 위치하여 제1화소전극패턴(524a)과 중첩하고, 제2공통전극패턴(534b)은 투과부에 위치하여 제2화소전극패턴(524b)과 중첩 없이 교대로 엇갈리게 배치되어 있다. Next, a common electrode 534 is formed on the first substrate 500 including the first protective layer 532. The common electrode 534 includes a first common electrode pattern 534a and a second common electrode pattern 534b. The first common electrode pattern 534a is positioned on the first pixel electrode pattern 524a of the reflector and overlaps the first pixel electrode pattern 524a, and the second common electrode pattern 534b is positioned in the transmissive part. The pixel electrode patterns 524b are alternately arranged alternately without overlapping.

제1기판(500) 상부에는 제2기판(580)이 제1기판(500)과 이격되어 마주 대하고 있으며, 제2기판(580)의 내면에는 컬러필터층(582)과 오버코트층(584)이 순차적으로 형성되어 있다. 반사부의 오버코트층(584) 하부에는 셀 갭 차이를 유도하기 위한 단차부로 절연패턴(586)이 형성된다. The second substrate 580 is spaced apart from the first substrate 500 to face the first substrate 500, and the color filter layer 582 and the overcoat layer 584 are disposed on the inner surface of the second substrate 580. It is formed sequentially. An insulating pattern 586 is formed under the overcoat layer 584 of the reflector as a step part for inducing a cell gap difference.

컬러필터층(582)은 적, 녹, 청의 컬러필터패턴을 포함하며, 하나의 컬러필터패턴이 하나의 화소영역에 대응하여 순차적으로 반복 배열된다. 한편, 도시하지 않았지만, 각 화소영역의 컬러별 구분을 위해 화소영역의 가장자리를 덮는 블랙매트릭스가 더 형성된다.The color filter layer 582 includes red, green, and blue color filter patterns, and one color filter pattern is sequentially and repeatedly arranged corresponding to one pixel area. Although not shown, a black matrix covering the edge of the pixel area is further formed to distinguish each pixel area by color.

여기서, 제1 및 제2기판(500, 580) 사이, 보다 상세하게는 공통전극(534)과 오버코트층(584) 및 절연패턴(586) 사이에는 액정층이 위치한다. 또한, 도시하지 않았지만, 공통전극(534)의 상부 및 오버코트층(584)과 절연패턴(586)의 하부에는 각각 배향막이 형성되어 액정층의 액정분자의 초기 배열 방향을 결정한다.
The liquid crystal layer is positioned between the first and second substrates 500 and 580, and more specifically, between the common electrode 534, the overcoat layer 584, and the insulating pattern 586. Although not shown, an alignment layer is formed on the upper portion of the common electrode 534 and the lower portion of the overcoat layer 584 and the insulating pattern 586 to determine the initial arrangement direction of the liquid crystal molecules of the liquid crystal layer.

본 발명은 전술한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
The present invention is not limited to the above-described embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.

100: 제1기판 118: 반사층
119: 게이트 절연막 122: 제1보호층
124: 화소 전극 132: 제2보호층
134: 공통 전극 180: 제2기판
182: 컬러필터층 184: 오버코트층100: first substrate 118: reflective layer
119: gate insulating film 122: first protective layer
124: pixel electrode 132: second protective layer
134: common electrode 180: second substrate
182: color filter layer 184: overcoat layer

Claims (15)

이격되어 마주 대하는 제1 및 제2기판과;
상기 제1기판 상부에 형성된 게이트 배선;
상기 제1기판 상부에 형성되고, 상기 게이트 배선과 교차하여 각각 반사부와 투과부를 포함하는 화소 영역을 정의하는 데이터 배선;
상기 게이트 배선 및 상기 데이터 배선과 연결되는 박막 트랜지스터;
상기 박막 트랜지스터와 연결되고, 상기 반사부에 위치하는 판 형상의 제1화소전극패턴과 상기 투과부에 위치하는 제2화소전극패턴을 포함하는 화소 전극;
상기 제1화소전극패턴과 중첩하는 상기 반사부의 제1공통전극패턴과 상기 제2화소전극패턴과 엇갈리게 배치되는 상기 투과부의 제2공통전극패턴을 포함하는 공통 전극;
상기 제1 및 제2기판 사이에 위치하는 액정층;
상기 반사부의 셀 갭이 상기 투과부의 셀 갭보다 작도록 상기 제1 및 제2기판 중 어느 하나의 반사부에 형성되는 단차부
를 포함하는 반사투과형 액정표시장치.
First and second substrates spaced apart from each other;
A gate wiring formed on the first substrate;
A data line formed on the first substrate and defining a pixel area intersecting the gate line and including a reflecting unit and a transmitting unit, respectively;
A thin film transistor connected to the gate line and the data line;
A pixel electrode connected to the thin film transistor, the pixel electrode including a plate-shaped first pixel electrode pattern positioned in the reflector and a second pixel electrode pattern positioned in the transmission part;
A common electrode including a first common electrode pattern of the reflective part overlapping the first pixel electrode pattern and a second common electrode pattern of the transmission part arranged to be alternately disposed with the second pixel electrode pattern;
A liquid crystal layer positioned between the first and second substrates;
A stepped portion formed in the reflecting portion of any one of the first and second substrates such that the cell gap of the reflecting portion is smaller than the cell gap of the transmissive portion
Reflective type liquid crystal display device comprising a.
청구항 1에 있어서,
상기 반사부의 상기 제1화소전극패턴 하부에 반사판을 더 포함하는 반사투과형 액정표시장치.
The method according to claim 1,
And a reflecting plate under the first pixel electrode pattern of the reflecting unit.
청구항 1에 있어서,
상기 제1화소전극패턴은 불투명 도전 물질층을 포함하는 반사투과형 액정표시장치.
The method according to claim 1,
The first pixel electrode pattern includes a opaque conductive material layer.
청구항 3에 있어서,
상기 제1화소전극패턴은 상기 불투명 도전 물질층 하부에 투명 도전 물질층을 더 포함하는 반사투과형 액정표시장치.
The method according to claim 3,
The first pixel electrode pattern further includes a transparent conductive material layer under the opaque conductive material layer.
청구항 1에 있어서,
상기 단차부는 상기 제1기판의 상기 제1화소전극패턴 상부에 형성되는 반사투과형 액정표시장치.
The method according to claim 1,
And the stepped portion is formed on the first pixel electrode pattern of the first substrate.
청구항 1에 있어서,
상기 단차부는 상기 제2기판의 반사부에 형성되는 반사투과형 액정표시장치.
The method according to claim 1,
And the stepped portion is formed in a reflecting portion of the second substrate.
제1기판 상부에 형성된 게이트 배선을 형성하는 단계와;
상기 제1기판 상부에, 상기 게이트 배선과 교차하여 각각 반사부와 투과부를 포함하는 화소 영역을 정의하는 데이터 배선을 형성하는 단계;
상기 게이트 배선 및 상기 데이터 배선과 연결되는 박막 트랜지스터를 형성하는 단계;
상기 박막 트랜지스터와 연결되고, 상기 반사부에 위치하는 판 형상의 제1화소전극패턴과 상기 투과부에 위치하는 제2화소전극패턴을 포함하는 화소 전극을 형성하는 단계;
상기 제1화소전극패턴과 중첩하는 상기 반사부의 제1공통전극패턴과 상기 제2화소전극패턴과 엇갈리게 배치되는 상기 투과부의 제2공통전극패턴을 포함하는 공통 전극을 형성하는 단계;
상기 공통 전극을 포함하는 제1기판을 제2기판과 배치하는 단계;
상기 제1 및 제2기판 사이에 액정층을 배치하는 단계;
상기 반사부의 셀 갭이 상기 투과부의 셀 갭보다 작도록 상기 제1 및 제2기판 중 어느 하나의 반사부에 형성되는 단차부를 형성하는 단계
를 포함하는 반사투과형 액정표시장치의 제조 방법.
Forming a gate wiring formed on the first substrate;
Forming a data line on the first substrate and defining a pixel area intersecting the gate line to define a pixel area including a reflecting unit and a transmitting unit, respectively;
Forming a thin film transistor connected to the gate line and the data line;
Forming a pixel electrode connected to the thin film transistor, the pixel electrode including a plate-shaped first pixel electrode pattern positioned in the reflector and a second pixel electrode pattern positioned in the transmission part;
Forming a common electrode including a first common electrode pattern of the reflecting portion overlapping the first pixel electrode pattern and a second common electrode pattern of the transmission portion that is alternately disposed with the second pixel electrode pattern;
Disposing a first substrate including the common electrode with a second substrate;
Disposing a liquid crystal layer between the first and second substrates;
Forming a stepped portion formed in one of the first and second substrates such that the cell gap of the reflective part is smaller than the cell gap of the transmissive part;
Method of manufacturing a reflective transmissive liquid crystal display device comprising a.
청구항 7에 있어서,
상기 반사부의 상기 제1화소전극패턴 하부에 반사판을 형성하는 단계를 더 포함하는 반사투과형 액정표시장치의 제조 방법.
The method of claim 7,
And forming a reflecting plate under the first pixel electrode pattern of the reflecting unit.
청구항 8에 있어서,
상기 반사판을 형성하는 단계는 상기 게이트 배선을 형성하는 단계와 동일 마스크 공정을 통해 수행되는 반사투과형 액정표시장치의 제조 방법.
The method according to claim 8,
The forming of the reflective plate may be performed using the same mask process as that of forming the gate line.
청구항 7에 있어서,
상기 제1화소전극패턴은 불투명 도전 물질층을 포함하는 반사투과형 액정표시장치의 제조 방법.
The method of claim 7,
The first pixel electrode pattern may include a opaque conductive material layer.
청구항 10에 있어서,
상기 제1화소전극패턴은 상기 불투명 도전 물질층 하부에 투명 도전 물질층을 더 포함하는 반사투과형 액정표시장치의 제조 방법.
The method according to claim 10,
The first pixel electrode pattern further comprises a transparent conductive material layer under the opaque conductive material layer.
청구항 11에 있어서,
상기 제2화소전극패턴은 투명 도전 물질층만을 포함하는 반사투과형 액정표시장치의 제조 방법.
The method of claim 11,
And the second pixel electrode pattern includes only a transparent conductive material layer.
청구항 12에 있어서,
상기 화소전극을 형성하는 단계는 광차단부와 광투과부 및 반투과부를 포함하는 마스크를 이용하는 반사투과형 액정표시장치의 제조 방법.
The method of claim 12,
And forming the pixel electrode using a mask including a light blocking part, a light transmitting part, and a semi-transmissive part.
청구항 7에 있어서,
상기 단차부를 형성하는 단계는 상기 화소전극을 형성하는 단계와 상기 공통전극을 형성하는 단계 사이에 수행되며, 상기 단차부는 상기 제1화소전극패턴 상부에 위치하는 반사투과형 액정표시장치의 제조 방법.
The method of claim 7,
The forming of the stepped portion is performed between the forming of the pixel electrode and the forming of the common electrode, wherein the stepped portion is disposed on the first pixel electrode pattern.
청구항 7에 있어서,
상기 단차부는 상기 제2기판의 반사부에 형성되는 반사투과형 액정표시장치의 제조 방법.The method of claim 7,
And the stepped portion is formed in the reflecting portion of the second substrate.
KR1020100140418A 2010-12-31 2010-12-31 Transflective type liquid crystal display device KR101873323B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100140418A KR101873323B1 (en) 2010-12-31 2010-12-31 Transflective type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100140418A KR101873323B1 (en) 2010-12-31 2010-12-31 Transflective type liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20120078195A true KR20120078195A (en) 2012-07-10
KR101873323B1 KR101873323B1 (en) 2018-07-02

Family

ID=46711578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100140418A KR101873323B1 (en) 2010-12-31 2010-12-31 Transflective type liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101873323B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008185630A (en) * 2007-01-26 2008-08-14 Hitachi Displays Ltd Transflective liquid crystal display device

Also Published As

Publication number Publication date
KR101873323B1 (en) 2018-07-02

Similar Documents

Publication Publication Date Title
KR101256545B1 (en) In-plane switching mode transflective type liquid crystal display device
US7292297B2 (en) Optical sheet assembly with specific ranges of angles
US8018553B2 (en) Liquid crystal display device that includes both a transmissive portion and a reflective portion
US6912027B2 (en) Transflective liquid crystal display device and fabricating method thereof
US20070263145A1 (en) Liquid crystal display device
JP3610264B2 (en) Liquid crystal display element
US7268845B2 (en) Transflective liquid crystal display device having four retardation plates
JP5131505B2 (en) Liquid crystal display
US20040218126A1 (en) Transflective liquid crystal display
KR20070002197A (en) Transflective lcd and the fabrication method
US7973892B2 (en) Liquid crystal display device
US7791693B2 (en) Semi-transmission liquid crystal display device and fabricating method thereof
US7495727B2 (en) Transflective liquid crystal display device having liquid crystal layer with much larger transmissive retardation than reflective retardation
KR101085125B1 (en) Trans-flective Type Liquid Crystal Display Device And Method For Fabricating The Same
KR101370968B1 (en) Transflective type liquid crystal display device
KR101873323B1 (en) Transflective type liquid crystal display device
KR20080086118A (en) Transflective type liquid crystal display device and method for fabricating the same
KR101714413B1 (en) In-plane switching mode transflective type liquid crystal display device
JP5594479B2 (en) Liquid crystal display
KR101688593B1 (en) In-plane switching mode transflective type liquid crystal display device
JP5085017B2 (en) LCD panel
JP5152279B2 (en) Liquid crystal display
KR20050072388A (en) Color filter panel, display apparatus having the same and method of manufacturing the same
KR20090088627A (en) Transflective type liquid crystal display device
KR20040060701A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant