KR20120055262A - Method of manufacturing oxide semiconductor - Google Patents

Method of manufacturing oxide semiconductor Download PDF

Info

Publication number
KR20120055262A
KR20120055262A KR1020100116897A KR20100116897A KR20120055262A KR 20120055262 A KR20120055262 A KR 20120055262A KR 1020100116897 A KR1020100116897 A KR 1020100116897A KR 20100116897 A KR20100116897 A KR 20100116897A KR 20120055262 A KR20120055262 A KR 20120055262A
Authority
KR
South Korea
Prior art keywords
compound
oxide semiconductor
heat treatment
solution
compounds
Prior art date
Application number
KR1020100116897A
Other languages
Korean (ko)
Other versions
KR101801845B1 (en
Inventor
정연택
김보성
김영민
김현재
이두형
최태영
이기범
장선필
임유승
조강문
김동림
김시준
김두나
Original Assignee
삼성전자주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 연세대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020100116897A priority Critical patent/KR101801845B1/en
Publication of KR20120055262A publication Critical patent/KR20120055262A/en
Application granted granted Critical
Publication of KR101801845B1 publication Critical patent/KR101801845B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE: An oxide semiconductor manufacturing method is provided to control an amount of hydrates among a powdered compound, thereby stably securing electrical properties. CONSTITUTION: A first compound which includes tin is first heat-treated(S102). A second compound which includes one or more metal elements among zinc, indium, gallium, thallium, and zirconium is second heat-treated. A precursor solution is manufactured by mixing an organic solvent after mixing the heat-treated first and second compounds(S108). A precursor layer is formed by spraying the precursor solution on a substrate(S110). An oxide semiconductor is formed by third heat-treating the precursor layer(S112).

Description

산화물 반도체 제조 방법{METHOD OF MANUFACTURING OXIDE SEMICONDUCTOR}Oxide semiconductor manufacturing method {METHOD OF MANUFACTURING OXIDE SEMICONDUCTOR}

본 발명은 반도체에 관한 것으로, 특히 산화물 반도체 제조 방법에 관한 것이다. TECHNICAL FIELD The present invention relates to a semiconductor, and in particular, to a method for producing an oxide semiconductor.

박막 트랜지스터(thin film transistor, TFT)는 다양한 분야에 이용되고 있으며, 특히 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display) 및 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치에서 스위칭 및 구동 소자로 이용되고 있다. Thin film transistors (TFTs) are used in various fields, and in particular, liquid crystal displays (LCDs), organic light emitting diode displays (OLED displays) and electrophoretic displays (electrophoretic). It is used as a switching and driving element in flat panel displays such as displays.

박막 트랜지스터는 주사 신호를 전달하는 게이트선에 연결되어 있는 게이트전극, 화소 전극에 인가될 신호를 전달하는 데이터선에 연결되어 있는 소스 전극, 소스 전극과 마주하는 드레인 전극, 그리고 소스 전극 및 드레인 전극에 전기적으로 연결되어 있는 반도체를 포함한다.The thin film transistor includes a gate electrode connected to a gate line transferring a scan signal, a source electrode connected to a data line transferring a signal to be applied to the pixel electrode, a drain electrode facing the source electrode, and a source electrode and a drain electrode. It includes a semiconductor that is electrically connected.

이 중 반도체는 박막 트랜지스터의 특성을 결정하는 중요한 요소이다. 이러한 반도체로는 규소(Si)가 가장 많이 사용되고 있다. 규소는 결정 형태에 따라 비정질 규소 및 다결정 규소로 나누어지는데, 비정질 규소는 제조 공정이 단순한 반면 전하 이동도가 낮아 고성능 박막 트랜지스터를 제조하는데 한계가 있고 다결정 규소는 전하 이동도가 높은 반면 규소를 결정화하는 단계가 요구되어 제조 비용 및 공정이 복잡하다. 이러한 비정질 규소와 다결정 규소를 보완하기 위하여 산화물 반도체가 사용될 수 있다.Among them, the semiconductor is an important factor in determining the characteristics of the thin film transistor. Silicon (Si) is the most used as such a semiconductor. Silicon is divided into amorphous silicon and polycrystalline silicon according to the crystalline form.Amorphous silicon has a simple manufacturing process, but has low charge mobility, and thus has limitations in manufacturing high performance thin film transistors, and polycrystalline silicon has high charge mobility while crystallizing silicon. Steps are required to complicate manufacturing costs and processes. Oxide semiconductors may be used to compensate for such amorphous silicon and polycrystalline silicon.

이러한 산화물 반도체는 용액 형태로 도포한 후 열처리과정을 거쳐 박막을 형성하는 공정을 필요로 한다. Such an oxide semiconductor requires a process of forming a thin film through a heat treatment process after coating in the form of a solution.

이때, 금속과 산소를 결합하기 위해서 열처리 과정에서의 산소 및 수분의 유입이 필수적이기 때문에 이들의 수분 및 산소량을 정확히 제어할 필요가 있다. At this time, since the inflow of oxygen and moisture in the heat treatment process is essential to combine the metal and oxygen, it is necessary to precisely control their moisture and oxygen amount.

그러나 산화물 반도체를 형성하는 금속은 대부분 분말 형태로 이루어지는데, 분말에 포함되어 있는 수분이 공정시에 첨가되는 용매, 안정제 등의 기타 화합물에 포함된 수분, 공기에 노출될 때 결합되는 수분등과 수화 반응을 일으켜 용액 공정을 수행하는 경우 필요로 하는 반도체의 전기적 특성을 얻기가 용이하지 않다. However, most of the metals forming oxide semiconductors are in the form of powders, in which the water contained in the powder is contained in solvents, stabilizers, and other compounds added during the process, and the water that is bound when exposed to air. It is not easy to obtain the electrical properties of the semiconductor required when the reaction occurs to perform a solution process.

따라서 본 발명은 산화물 반도체의 수분을 용이하게 제어하여 반도체의 전기적 특성을 향상시키는 반도체 제조 방법을 제공하는 것이다. Accordingly, the present invention is to provide a semiconductor manufacturing method for easily controlling the moisture of the oxide semiconductor to improve the electrical properties of the semiconductor.

본 발명의 일 실시예에 따른 산화물 반도체의 제조 방법은 주석 원소를 포함하는 제1 화합물을 제1 열처리하는 단계, 아연, 인듐, 갈륨, 탈륨, 지르코늄으로 이루어진 군에서 적어도 하나 이상의 금속 원소를 포함하는 제2 화합물을 제2 열처리하는 단계, 무수화 처리된 제1 화합물 및 제2 화합물을 혼합한 후 유기 용매를 혼합하여 전구체 용액을 제조하는 단계, 전구체 용액을 기판에 도포하여 전구체층을 형성하는 단계, 전구체층을 제3 열처리하여 산화물 반도체를 형성하는 단계를 포함하고, 제1 열처리는 100℃ 이상 제1 화합물의 용융점 이하의 온도에서 진행하고, 제2 열처리는 100℃이상 제2 화합물의 용융점 이하의 온도에서 진행한다.Method of manufacturing an oxide semiconductor according to an embodiment of the present invention comprises the step of first heat-treating a first compound containing a tin element, containing at least one metal element from the group consisting of zinc, indium, gallium, thallium, zirconium Performing a second heat treatment on the second compound, mixing the anhydrous treated first compound, and then mixing the second compound to prepare a precursor solution by mixing an organic solvent, and applying the precursor solution to a substrate to form a precursor layer. And forming an oxide semiconductor by performing a third heat treatment on the precursor layer, wherein the first heat treatment proceeds at a temperature of 100 ° C. or more and a melting point of the first compound, and the second heat treatment is 100 ° C. or more and a melting point or less of the second compound. Proceed at the temperature of.

상기 제1 화합물과 제2 화합물의 혼합비는 0.2:1~ 1:1의 비율로 혼합할 수 있다.The mixing ratio of the first compound and the second compound may be mixed in a ratio of 0.2: 1 to 1: 1.

상기 유기 용매는 무수화 처리된 용매일 수 있다.The organic solvent may be an anhydrous treated solvent.

상기 용액 내의 제1 화합물 및 제2 화합물의 몰농도는 0.01M 내지 0.1M일 수 있다.The molarity of the first compound and the second compound in the solution may be 0.01M to 0.1M.

상기 제3 열처리는 250℃~350℃의 온도에서 진행한 후 450℃~550의 온도에서 진행할 수 있다.
The third heat treatment may be performed at a temperature of 450 ℃ to 550 after proceeding at a temperature of 250 ℃ ~ 350 ℃.

상기 용매는 2-메톡시 에탄올 이외에 이소프로판올(isopropanol), 디메틸포름아마이드(dimethylformamide), 에탄올(ethanol), 메탄올(methanol), 아세틸아세톤(acetylacetone), 디메틸아민보란(dimethylamineborane) 중에서 적어도 하나를 포함할 수 있다. The solvent may include at least one of isopropanol, dimethylformamide, ethanol, methanol, acetylacetone, and dimethylamine borane in addition to 2-methoxy ethanol. have.

상기 전구체 용액은 용액 안정화제를 더 포함하고, 용액 안정화제는 알코올 아민 화합물, 알킬 암모늄 히드록시 화합물, 알킬 아민 화합물, 케톤 화합물, 산화합물, 염기 화합물 및 탈이온수(deionized water) 에서 선택된 적어도 하나를 포함할 수 있다.The precursor solution further comprises a solution stabilizer, wherein the solution stabilizer comprises at least one selected from alcohol amine compounds, alkyl ammonium hydroxy compounds, alkyl amine compounds, ketone compounds, acid compounds, base compounds and deionized water. It may include.

상기 용액 내의 제1 화합물 및 제2 화합물의 몰농도는 0.01M 내지 0.1M일 수 있다.The molarity of the first compound and the second compound in the solution may be 0.01M to 0.1M.

본 발명의 한 실시예에 따른 산화물 반도체 제조 방법을 이용하면 분말 상태의 화합물에서의 수화물의 양을 제어함으로써 형성된 산화물 반도체의 전기적 특성을 안정적으로 확보할 수 있다.Using the oxide semiconductor manufacturing method according to an embodiment of the present invention it is possible to ensure the electrical properties of the oxide semiconductor formed by controlling the amount of hydrate in the compound in the powder state.

도 1은 본 발명의 실시예에 따라서 산화물 반도체를 제조하는 방법을 설명하기 위한 순서도이다.
도 2는 본 발명과 종래 기술에 따라서 산화물 반도체를 형성할 때의 VI특성을 도시한 그래프이다.
도 3은 본 발명에 따른 박막 트랜지스터 기판의 배치도이다.
도 4는 도 3의 IV-IV선을 따라 잘라 도시한 단면도이다.
도 5는 도 3의 V-V선을 따라 잘라 도시한 단면도이다.
도 6 내지 도 13은 도 3 및 도 4의 박막 트랜지스터 표시판을 제조하는 방법을 순서대로 도시한 단면도로, 도 3의 IV-IV선 및 V-V선을 따라 잘라 도시하였다.
도 14는 본 발명의 다른 실시예에 다른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이다.
도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV선을 따라 잘라 도시한 단면도이다.
1 is a flowchart illustrating a method of manufacturing an oxide semiconductor according to an embodiment of the present invention.
2 is a graph showing the VI characteristics when forming an oxide semiconductor according to the present invention and the prior art.
3 is a layout view of a thin film transistor substrate according to the present invention.
4 is a cross-sectional view taken along the line IV-IV of FIG. 3.
FIG. 5 is a cross-sectional view taken along the line VV of FIG. 3.
6 to 13 are cross-sectional views sequentially illustrating a method of manufacturing the thin film transistor array panel of FIGS. 3 and 4, and are cut along the lines IV-IV and VV of FIG. 3.
14 is a layout view illustrating a structure of a thin film transistor array panel for another liquid crystal display according to another embodiment of the present invention.
FIG. 15 is a cross-sectional view of the thin film transistor array panel of FIG. 14 taken along the line XV-XV.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이하, 본 발명의 한 실시예에 따른 산화물 반도체를 형성하는 방법을 설명한다.Hereinafter, a method of forming an oxide semiconductor according to an embodiment of the present invention will be described.

도 1은 본 발명의 실시예에 따라서 산화물 반도체를 제조하는 방법을 설명하기 위한 순서도이다.1 is a flowchart illustrating a method of manufacturing an oxide semiconductor according to an embodiment of the present invention.

먼저, 수화 염화 주석 분말과 수화 아세트산아연 분말을 준비(S100)한 후, 각각의 분말에 대해서 열처리(S102)를 진행한다. First, hydrated tin chloride powder and hydrated zinc acetate powder are prepared (S100), and then heat treatment (S102) is performed on each powder.

열처리는 물의 증발 온도 이상, 각 분말의 용융점 이하의 온도에서 수행하는 것이 바람직하다. 염화 주석의 용융점은 247℃이고, 아세트산 아연의 용융점은 180℃이므로 염화 주석은 100℃이상 247℃이하에서 진행하고, 아세트산 아연은 100℃이상 180℃이하의 온도에서 진행하는 것이 바람직하다. The heat treatment is preferably performed at a temperature above the evaporation temperature of water and below the melting point of each powder. Since the melting point of tin chloride is 247 ° C and the melting point of zinc acetate is 180 ° C, it is preferable that the tin chloride proceeds at 100 ° C or higher and 247 ° C or lower, and zinc acetate proceeds at a temperature of 100 ° C or higher and 180 ° C or lower.

다음, 열처리된 주석과 주석을 제외한 금속 분말을 0.2: 1 내지 1:1의 비율로 혼합하여 혼합 분말을 제조(S106)한다. Next, the heat-treated tin and the metal powder except tin are mixed in a ratio of 0.2: 1 to 1: 1 to prepare a mixed powder (S106).

본 발명의 실시예에서는 주석 이외의 금속 분말로 아연 화합물을 사용하였으나 다른 금속을 포함할 수 있다. In the embodiment of the present invention, a zinc compound is used as a metal powder other than tin, but may include other metals.

주석 이외의 금속으로는 아연, 인듐, 갈륨, 탈륨, 지르코늄의 금속 화합물 중 적어도 하나를 포함할 수 있다. 이들은 시트레이트(citrate), 아세테이트(acetate), 아세틸아세토네이트(acetylacetonate), 아크릴레이트(acrylate), 클로라이드(chloride), 니트레이트(nitrate), 플루라이드(fluoride)로 이루어진 리간드 군 가운데 적어도 하나 이상 결합되어 있는 화합물 또는 수화물일 수 있다. The metal other than tin may include at least one of metal compounds of zinc, indium, gallium, thallium and zirconium. They bind at least one or more of the ligand group consisting of citrate, acetate, acetylacetonate, acrylate, chloride, nitrate, and fluoride It may be a compound or a hydrate.

다음, 혼합 분말에 무수화 처리된 2-메톡시에탄올(2-mathoxyethanol)을 유기 용매로 사용하여 전구체 용액을 제조(S108)한다. 2-메톡시 에탄올의 무수화 처리는 나트륨 등을 이용하여 진행할 수 있다. Next, a precursor solution is prepared using anhydrous treated 2-methoxyethanol as an organic solvent in the mixed powder (S108). Anhydrous treatment of 2-methoxy ethanol can be carried out using sodium or the like.

전구체 용액의 용매로는 2-메톡시 에탄올 이외에 이소프로판올(isopropanol), 디메틸포름아마이드(dimethylformamide), 에탄올(ethanol), 메탄올(methanol), 아세틸아세톤(acetylacetone), 디메틸아민보란(dimethylamineborane) 중에서 적어도 하나를 포함할 수 있다. As a solvent of the precursor solution, at least one of isopropanol, dimethylformamide, ethanol, methanol, acetylacetone, and dimethylamine borane, in addition to 2-methoxy ethanol, may be used. It may include.

이때, 용액내의 혼합 분말의 몰농도는 0.01M 내지 1M인 것이 바람직하다. At this time, the molar concentration of the mixed powder in the solution is preferably 0.01M to 1M.

전구체 용액은 용액 안정화제를 더 포함할 수 있다. 용액 안정화제는 알코올 아민 화합물, 알킬 암모늄 히드록시 화합물, 알킬 아민 화합물, 케톤 화합물, 산화합물, 염기 화합물 및 탈이온수(deionized water) 따위에서 선택된 적어도 하나를 포함할 수 있으며, 예컨대 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 모노이소프로필아민, N,N-메틸에탄올아민, 아미노에틸 에탄올아민, 디에틸렌글리콜아민, 2-(아미노에톡시)에탄올, N-t-부틸에탄올아민, N-t-부틸디에탄올아민, 테트라메틸암모늄하이드록시드, 메틸아민, 에틸아민, 아세틸아세톤, 염산, 질산, 황산, 초산, 수산화암모늄, 수산화칼륨 및 수산화나트륨에서 선택된 적어도 하나를 더 포함할 수 있다. The precursor solution may further comprise a solution stabilizer. Solution stabilizers may include at least one selected from alcohol amine compounds, alkyl ammonium hydroxy compounds, alkyl amine compounds, ketone compounds, acid compounds, base compounds and deionized water, such as monoethanolamine, di Ethanolamine, triethanolamine, monoisopropylamine, N, N-methylethanolamine, aminoethyl ethanolamine, diethylene glycolamine, 2- (aminoethoxy) ethanol, Nt-butylethanolamine, Nt-butyldiethanolamine It may further comprise at least one selected from tetramethylammonium hydroxide, methylamine, ethylamine, acetylacetone, hydrochloric acid, nitric acid, sulfuric acid, acetic acid, ammonium hydroxide, potassium hydroxide and sodium hydroxide.

용액 안정화제는 전구체 용액에 포함되어 다른 성분의 용해도를 높일 수 있고 이에 따라 균일한 박막을 형성할 수 있다. 용액 안정화제는 상술한 다른 성분의 종류 및 함량에 따라 함유량이 달라질 수 있으나, 전구체 용액의 총 함량에 대하여 약 0.01Vol% 내지 30Vol%로 함유될 수 있다. 용액 안정화제가 상기 범위로 함유되는 경우 용해도를 높일 수 있다The solution stabilizer may be included in the precursor solution to increase the solubility of other components and thus form a uniform thin film. The solution stabilizer may vary in content depending on the type and content of the other components described above, but may be contained in about 0.01Vol% to 30Vol% with respect to the total content of the precursor solution. When the solution stabilizer is contained in the above range, solubility can be increased.

이후, 준비된 전구체 용액을 투명 유리 또는 플라스틱과 같은 절연 기판 위에 도포하여 전구체 박막을 형성(S110)한다. 전구체 용액은 스핀코팅, 잉크젯 프린팅, 딥코팅 등의 방법으로 도포될 수 있다. Thereafter, the prepared precursor solution is applied on an insulating substrate such as transparent glass or plastic to form a precursor thin film (S110). The precursor solution may be applied by a method such as spin coating, ink jet printing, dip coating, or the like.

다음, 기판의 전구체 박막에 열처리를 진행하여 산화물 반도체 박막을 형성(S112)한다. Next, an oxide semiconductor thin film is formed by performing heat treatment on the precursor thin film of the substrate (S112).

열처리는 전구체 박막에 포함되어 있는 용매를 제거하기 위한 1차 열처리와 전구체 박막에 포함되어 있는 금속과 산소가 반응하여 산화물 반도체를 형성하기 위한 2차 열처리로 진행될 수 있다. The heat treatment may be performed by a first heat treatment for removing a solvent included in the precursor thin film and a second heat treatment for forming an oxide semiconductor by reacting metal and oxygen included in the precursor thin film.

1차 열처리는 250℃~350℃의 온도에서 진행하고, 2차 열처리는 450℃~550℃의 열처리로 진행하는 것이 바람직하다. The first heat treatment is preferably performed at a temperature of 250 ° C to 350 ° C, and the second heat treatment is performed to a heat treatment of 450 ° C to 550 ° C.

도 2는 주석과 아연의 비율이 1:1로 하고 본 발명과 종래 기술에 따라서 산화물 반도체를 형성할 때의 V-I특성을 도시한 그래프이다. 2 is a graph showing the V-I characteristics when an oxide semiconductor is formed in accordance with the present invention and the prior art with a ratio of tin and zinc of 1: 1.

도 2를 참고하면, 수분을 포함하지 않는 SnCl2로 반도체를 형성할 경우 검은색 그래프와 같이 이상적인 V-I 그래프를 형성한다. 그러나 수화물 상태의 SnCl2로 반도체를 형성할 경우 붉은색 그래프와 같이 비정상적인 V-I 그래프를 형성하여 반도체의 전기적 특성이 나빠진 것을 알 수 있다.Referring to FIG. 2 , when the semiconductor is formed of SnCl 2 containing no moisture, an ideal VI graph is formed as shown in a black graph. However, when the semiconductor is formed of SnCl2 in the hydrate state, an abnormal VI graph is formed as shown in the red graph, indicating that the electrical characteristics of the semiconductor are deteriorated.

수분을 포함하지 않는 SnCl2로 반도체를 형성하는 것이 이상적이나 분말 형태의 금속 화합물은 공기중의 수분과 용이하게 반응하여 수화물 상태가 대부분이다. 따라서 이러한 수화물 상태로 반도체를 형성할 경우 필요한 반도체의 전기적 특성을 얻을 수 없다. 그러나 본 발명의 실시예에서와 같이 각 분말에 대해서 열처리로 무수화 과정을 진행하면 이상적인 VI 특성을 나타내는 검은색 그래프와 유사한 V-I 특성(초록색 그래프 참조)을 얻을 수 있다. It is ideal to form a semiconductor with SnCl 2 that does not contain water, but the metal compound in powder form easily reacts with water in the air, and most of the hydrate state is present. Therefore, when the semiconductor is formed in such a hydrate state, the electrical characteristics of the semiconductor cannot be obtained. However, as in the embodiment of the present invention, the annealing process for each powder may be performed to obtain VI characteristics similar to black graphs (see green graphs) representing ideal VI characteristics.

이상 설명한 본 발명에 따른 산화물 반도체를 형성하는 방법을 이용하여 액정 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법에 대해서 설명한다.A thin film transistor array panel for a liquid crystal display device and a manufacturing method thereof will be described using the method for forming the oxide semiconductor according to the present invention described above.

도 3은 본 발명에 따른 박막 트랜지스터 기판의 배치도이고, 도 4는 도 3의 IV-IV선을 따라 잘라 도시한 단면도이고, 도 5는 도 3의 V-V선을 따라 잘라 도시한 단면도이다.3 is a layout view of a thin film transistor substrate according to the present invention, FIG. 4 is a cross-sectional view taken along line IV-IV of FIG. 3, and FIG. 5 is a cross-sectional view taken along line V-V of FIG. 3.

도 3 내지 5에 도시한 바와 같이, 투명 기판(110) 위에 게이트선(gate line)(121)이 형성되어 있다. 3 to 5, a gate line 121 is formed on the transparent substrate 110.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있으며, 다른 층 또는 외부 구동 회로와의 접속을 위해 넓은 끝 부분(129)을 포함한다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction, and includes a wide end portion 129 for connection with another layer or an external driving circuit.

게이트선(121)은 구리(Cu)로 이루어지며, 스퍼터 또는 도금법으로 형성할 수 있다. 도금법으로 형성할 경우 구리층 아래에 종자층(seed layer)이 형성될 수 있다. 종자층은 Ti, Ni 등으로 형성할 수 있다.The gate line 121 is made of copper (Cu) and may be formed by sputtering or plating. In the case of forming by a plating method, a seed layer may be formed under the copper layer. The seed layer can be formed from Ti, Ni, or the like.

게이트선(121) 위에는 제1 층간 절연막(180p)이 형성되어 있다. 제1 층간 절연막(180p)은 기판을 평탄화하는 유기 절연물로 형성할 수 있으며, 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. The first interlayer insulating layer 180p is formed on the gate line 121. The first interlayer insulating layer 180p may be formed of an organic insulator to planarize the substrate, and the organic insulator may have photosensitivity, and its dielectric constant is preferably about 4.0 or less.

제1 층간 절연막(180p) 위에는 게이트 전극(gate electrode)(124), 유지 전극선(storage line)(131) 및 데이터선(data line)(171)이 형성되어 있다. A gate electrode 124, a storage line 131, and a data line 171 are formed on the first interlayer insulating layer 180p.

게이트 전극(124), 유지 전극선(131) 및 데이터선(171)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 게이트 전극(124)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The gate electrode 124, the storage electrode line 131, and the data line 171 are preferably made of a refractory metal such as molybdenum, chromium, tantalum, and titanium, or an alloy thereof, and not shown. ) And a low resistance conductive film (not shown). Examples of the multilayer structure include a double film of a chromium or molybdenum (alloy) lower film and an aluminum (alloy) upper film, a molybdenum (alloy) lower film, an aluminum (alloy) intermediate film and a molybdenum (alloy) upper film. However, the data line 171 and the gate electrode 124 may be made of various other metals or conductors.

데이터선(171)은 데이터 전압을 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 다른 층 및 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다.The data line 171 transmits a data voltage and mainly extends in a vertical direction to intersect the gate line 121 and includes a wide end portion 179 for connection with another layer and an external driving circuit.

유지 전극선(131)은 소정의 전압을 인가 받으며 데이터선(171)과 거의 나란하게 뻗어 있어 게이트선(121)과 교차한다. 유지 전극선(131)은 유지 전극선(131)으로부터 좌, 우로 돌출된 유지 전극(133)을 포함한다.The storage electrode line 131 receives a predetermined voltage and extends in parallel with the data line 171 to cross the gate line 121. The storage electrode line 131 includes a storage electrode 133 protruding left and right from the storage electrode line 131.

유지 전극선(131)은 게이트선(121)과 함께 가로 방향으로 길게 형성될 수 있다.The storage electrode line 131 may be formed to extend in the horizontal direction together with the gate line 121.

게이트 전극(124), 유지 전극선(131) 및 데이터선(171) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 산화 규소(SiO2) 또는 질화 규소(SiNx) 따위로 형성될 수 있다.The gate insulating layer 140 is formed on the gate electrode 124, the storage electrode line 131, and the data line 171. The gate insulating layer 140 may be formed of silicon oxide (SiO 2) or silicon nitride (SiN x).

게이트 절연막(140) 위에는 산화물 반도체(154)가 형성되어 있다. 산화물 반도체(154)는 도 1의 방법으로 형성한 산화물 반도체로 이루어진다. An oxide semiconductor 154 is formed on the gate insulating layer 140. The oxide semiconductor 154 is made of an oxide semiconductor formed by the method of FIG.

산화물 반도체(154) 위에는 제2 층간 절연막(180q)이 형성되어 있다. 제2 층간 절연막(180q)은 질화규소와 산화규소 따위의 무기 물질로 형성할 수 있다. A second interlayer insulating layer 180q is formed on the oxide semiconductor 154. The second interlayer insulating layer 180q may be formed of an inorganic material such as silicon nitride and silicon oxide.

제2 층간 절연막(180q)은 반도체(154)를 노출하는 제1 접촉 구멍(185a) 및 제2 접촉 구멍(185b), 제2 층간 절연막(180q) 및 게이트 절연막(140)에는 데이터선(171) 및 게이트 전극(124)을 노출하는 접촉 구멍(184, 183b)이 형성되어 있고, 제2 층간 절연막(180q), 게이트 절연막(140) 및 제1 층간 절연막(180p)에는 게이트선(121)을 노출하는 접촉 구멍(183a)이 형성되어 있다.The second interlayer insulating layer 180q may include a data line 171 in the first contact hole 185a and the second contact hole 185b exposing the semiconductor 154, the second interlayer insulating layer 180q, and the gate insulating layer 140. And contact holes 184 and 183b exposing the gate electrode 124, and exposing the gate line 121 to the second interlayer insulating layer 180q, the gate insulating layer 140, and the first interlayer insulating layer 180p. A contact hole 183a is formed.

제2 층간 절연막(180q) 위에는 드레인 전극(175)을 가지는 화소 전극(191), 제1 및 제2 연결부(83, 84) 그리고 접촉 보조 부재(81, 82)가 형성되어 있다.The pixel electrode 191 having the drain electrode 175, the first and second connection portions 83 and 84, and the contact auxiliary members 81 and 82 are formed on the second interlayer insulating layer 180q.

드레인 전극(175)은 접촉 구멍(185b)을 통해 산화물 반도체(154)와 연결되어 있고, 드레인 전극(175)은 화소 전극(191)과 동일한 물질로 형성되며 일체형으로 형성될 수 있다. The drain electrode 175 is connected to the oxide semiconductor 154 through the contact hole 185b, and the drain electrode 175 is formed of the same material as the pixel electrode 191 and may be integrally formed.

제1 연결부(83)는 접촉 구멍(183a, 183b)을 통해 게이트 전극(124) 및 게이트선(121)을 연결하고, 제2 연결부(84)는 접촉 구멍(184, 185a)을 통해 데이터선(171) 및 산화물 반도체(154)를 연결한다. The first connection portion 83 connects the gate electrode 124 and the gate line 121 through the contact holes 183a and 183b, and the second connection portion 84 connects the data line (via the contact holes 184 and 185a). 171 and the oxide semiconductor 154 are connected.

게이트 전극(124), 제2 연결부(84) 및 드레인 전극(175)은 반도체(154)와 함께 박막 트랜지스터(thin film transistor, TFT)(Q)를 이루며, 제2 연결부(84)는 박막 트랜지스터의 소스 전극으로 사용되며, 박막 트랜지스터(Q)의 채널(channel)은 제2 연결부(84)와 드레인 전극(175) 사이의 산화물 반도체(154)에 형성된다.The gate electrode 124, the second connector 84, and the drain electrode 175 form a thin film transistor (TFT) Q together with the semiconductor 154, and the second connector 84 is formed of the thin film transistor. Used as a source electrode, a channel of the thin film transistor Q is formed in the oxide semiconductor 154 between the second connection portion 84 and the drain electrode 175.

게이트선(121)에 입력되는 신호는 제1 연결부(83)를 통해 게이트 전극(124)에 전달되고, 데이터선(171)에 입력되는 신호는 제2 연결부(84)를 통해 반도체(154)에 전달된다. 게이트 신호가 온(on)되면 데이터 신호가 제2 연결부(84)를 통해서 화소 전극(191)에 전달된다.The signal input to the gate line 121 is transmitted to the gate electrode 124 through the first connector 83, and the signal input to the data line 171 is transmitted to the semiconductor 154 through the second connector 84. Delivered. When the gate signal is turned on, the data signal is transferred to the pixel electrode 191 through the second connector 84.

화소 전극(191), 제1 연결부(83), 제2 연결부(84) 및 접촉 보조 부재(81, 82)는 ITO 또는 IZO 따위의 투명 도전성 산화물(transparent conducting oxide)로 형성될 수 있다. 본 발명의 실시예에서는 산화물 반도체로 반도체를 형성하기 때문에 오믹 컨택(ohmic contact)이 가능하여 산화물 반도체(154)와 화소 전극(191)을 이루는 도전성 산화물이 직접 접촉할 수 있다.The pixel electrode 191, the first connector 83, the second connector 84, and the contact assistants 81 and 82 may be formed of a transparent conducting oxide such as ITO or IZO. In the embodiment of the present invention, since the semiconductor is formed of an oxide semiconductor, ohmic contact is possible, and the conductive oxide constituting the oxide semiconductor 154 and the pixel electrode 191 may be in direct contact.

화소 전극(191)은 유지 전극선(131) 및 유지 전극(133)과 중첩하여 유지 축전기를 형성한다.The pixel electrode 191 overlaps the storage electrode line 131 and the storage electrode 133 to form a storage capacitor.

본 발명의 실시예에서는 저저항의 구리로 게이트선(121)을 형성하고, 구리층의 두께로 인한 단차를 해소하기 위해서 유기 물질로 제1 층간 절연막을 형성한다. 그리고 유기 물질로 제1 층간 절연막을 형성하기 때문에 게이트선과의 기생 캡이 감소하여 게이트선의 신호 지연이 감소된다. In the embodiment of the present invention, the gate line 121 is formed of low-resistance copper, and the first interlayer insulating layer is formed of an organic material to eliminate the step caused by the thickness of the copper layer. In addition, since the first interlayer insulating layer is formed of an organic material, the parasitic cap with the gate line is reduced, thereby reducing the signal delay of the gate line.

또한, 본 발명의 실시예에서는 제1 층간 절연막(180p) 위에 게이트 전극(124)을 형성하기 때문에 게이트 전극(124)이 제1 층간 절연막의 유기 물질로 오염되는 것을 방지할 수 있어 화질 불량을 감소시킬 수 있다.In addition, in the embodiment of the present invention, since the gate electrode 124 is formed on the first interlayer insulating layer 180p, the gate electrode 124 may be prevented from being contaminated with the organic material of the first interlayer insulating layer, thereby reducing image quality defects. You can.

그럼 이러한 박막 트랜지스터 표시판의 제조 방법을 도 6 내지 도 13과 기 설명한 도 3 내지 5를 참조하여 설명한다.Next, a method of manufacturing the thin film transistor array panel will be described with reference to FIGS. 6 to 13 and FIGS. 3 to 5.

도 6 내지 도 13은 도 3 및 도 4의 박막 트랜지스터 표시판을 제조하는 방법을 순서대로 도시한 단면도로, 도 3의 IV-IV선 및 V-V선을 따라 잘라 도시하였다.6 to 13 are cross-sectional views sequentially illustrating a method of manufacturing the thin film transistor array panel of FIGS. 3 and 4, and are cut along the lines IV-IV and V-V of FIG. 3.

도 6 및 도 7에 도시한 바와 같이, 기판(10) 위에 넓은 끝 부분(129)을 가지는 게이트선(121)을 형성한다. 6 and 7, the gate line 121 having the wide end portion 129 is formed on the substrate 10.

게이트선(121)은 구리를 스퍼터링 따위로 증착한 후 패터닝하여 형성한다. 전해 도금 또는 무전해 도금 등을 이용하여 구리층을 형성할 수도 있다. 이때 구리층은 씨앗층 위에 도금된다. The gate line 121 is formed by depositing copper by sputtering and patterning the same. The copper layer may be formed using electrolytic plating or electroless plating or the like. The copper layer is then plated over the seed layer.

도 8 및 도 9에 도시한 바와 같이, 게이트선(121) 위에 유기 물질을 도포하여 제1 층간 절연막(180p)을 형성한다. 제1 층간 절연막(180p)은 기판을 평탄화한다. 8 and 9, an organic material is coated on the gate line 121 to form a first interlayer insulating layer 180p. The first interlayer insulating layer 180p flattens the substrate.

그리고 제1 층간 절연막(180p) 위에 금속을 증착한 후 패터닝하여 게이트 전극(124), 유지 전극선(131) 및 넓은 끝 부분(179)을 가지는 데이터선(171)을 형성한다. The metal is deposited on the first interlayer insulating layer 180p and then patterned to form a data line 171 having a gate electrode 124, a storage electrode line 131, and a wide end portion 179.

도 10 및 도 11에 도시한 바와 같이, 게이트 전극(124), 유지 전극선(131) 및 데이터선(171) 위에 게이트 절연막(140)을 형성한다. 10 and 11, the gate insulating layer 140 is formed on the gate electrode 124, the storage electrode line 131, and the data line 171.

그리고 게이트 절연막(140) 위에 도 1의 제조 방법으로 형성한 전구체 용액을 도포하여 전구체 박막을 형성한다. 그런 다음 전구체 박막에 열처리를 진행하여 산화물 반도체층을 형성한다. The precursor thin film is formed on the gate insulating layer 140 by coating the precursor solution formed by the manufacturing method of FIG. 1. Then, heat treatment is performed on the precursor thin film to form an oxide semiconductor layer.

열처리는 기 설명한 바와 같이, 250℃~350℃의 온도에서 1차 열처리를 진행하고, 450℃~550℃의 온도에서 2차 열처리를 진행한다. As described above, the first heat treatment is performed at a temperature of 250 ° C. to 350 ° C., and the second heat treatment is performed at a temperature of 450 ° C. to 550 ° C.

다음, 산화물 반도체층을 패터닝하여 산화물 반도체(154)를 형성한다. Next, the oxide semiconductor layer is patterned to form an oxide semiconductor 154.

다음 도 12 및 도 13에 도시한 바와 같이, 산화물 반도체(154) 위에 제2 층간 절연막(180q)을 형성한다. Next, as shown in FIGS. 12 and 13, a second interlayer insulating film 180q is formed on the oxide semiconductor 154.

제2 층간 절연막(180q), 게이트 절연막(140) 및 제1 층간 절연막(180p)을 식각하여 반도체(154)를 노출하는 제1 및 제2 접촉 구멍(185a, 185b), 데이터선(171) 및 게이트 전극(124)을 노출하는 접촉 구멍(184, 183b), 게이트선(121)을 노출하는 접촉 구멍(183a)을 형성한다.First and second contact holes 185a and 185b exposing the semiconductor 154 by etching the second interlayer insulating layer 180q, the gate insulating layer 140, and the first interlayer insulating layer 180p, the data line 171, and the like. Contact holes 184 and 183b exposing the gate electrode 124 and contact holes 183a exposing the gate line 121 are formed.

다음 도 3 및 도 4에 도시한 바와 같이, 제2 층간 절연막(180q) 위에 투명 도전 산화막을 형성한 후 패터닝하여 접촉 구멍(185b)을 통해 반도체(154)와 연결되는 화소 전극(191), 접촉 구멍(183a, 183b)을 통해 게이트 전극(124) 및 게이트선(121)을 연결하는 제1 연결부(83), 접촉 구멍(184, 185a)을 통해 데이터선(171) 및 반도체(154)을 연결하는 제2 연결부(84) 및 접촉 구멍(181, 182)를 통해 각각 게이트선(121)의 끝 부분(129)와 데이터선(171)의 끝 부분(179)과 연결되는 접촉 보조 부재(81, 82)를 형성한다.Next, as shown in FIGS. 3 and 4, the transparent conductive oxide layer is formed on the second interlayer insulating layer 180q and then patterned to contact the pixel electrode 191 connected to the semiconductor 154 through the contact hole 185b. The first connection portion 83 connecting the gate electrode 124 and the gate line 121 through the holes 183a and 183b, and the data line 171 and the semiconductor 154 through the contact holes 184 and 185a. A contact auxiliary member 81 connected to an end portion 129 of the gate line 121 and an end portion 179 of the data line 171 through the second connection portion 84 and the contact holes 181 and 182, respectively. 82).

도 14는 본 발명의 다른 실시예에 다른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 15는 도 14의 박막 트랜지스터 표시판을 XV-XV선을 따라 잘라 도시한 단면도이다. FIG. 14 is a layout view illustrating a structure of a thin film transistor array panel for another liquid crystal display device according to another exemplary embodiment. FIG. 15 is a cross-sectional view of the thin film transistor array panel of FIG. 14 taken along the line XV-XV.

도 14 및 도 15에 도시한 바와 같이, 절연 기판(110) 위에 가로 방향으로 게이트선(121)이 형성되어 있다. 게이트선(121)의 일부는 돌출된 형태로 복수의 게이트 전극(124)을 이루고 있다.14 and 15, the gate line 121 is formed on the insulating substrate 110 in the horizontal direction. A portion of the gate line 121 protrudes to form a plurality of gate electrodes 124.

게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함하며, 이러한 도전막에 더하여 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 하부막과 상부막의 조합의 예로는, 알루미늄/몰리브덴, 또는 알루미늄-네오디뮴(Nd)/몰리브덴을 들 수 있다.The gate line 121 includes a conductive film made of an aluminum-based metal such as aluminum (Al) or an aluminum alloy. In addition to the conductive film, the gate line 121 may be formed of a physical layer with another material, in particular, indium tin oxide (ITO) or indium zinc oxide (IZO). Multi-layered film including other conductive films made of chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum (Mo) and their alloys (eg, molybdenum-tungsten (MoW) alloys) having good chemical and electrical contact properties. It may have a structure. Examples of the combination of the lower film and the upper film include aluminum / molybdenum or aluminum-neodymium (Nd) / molybdenum.

또한, 게이트선(121)은 도 3 및 도 4에서와 같이 구리로 형성할 수도 있다.In addition, the gate line 121 may be formed of copper as shown in FIGS. 3 and 4.

게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있고, 게이트 절연막(140) 상부에는 산화물 반도체(154)가 형성되어 있다. 산화물 반도체(154)는 도 1의 제조 방법으로 형성한 전구체 용액을 이용하여 형성한다.A gate insulating layer 140 is formed on the gate line 121, and an oxide semiconductor 154 is formed on the gate insulating layer 140. The oxide semiconductor 154 is formed using the precursor solution formed by the manufacturing method of FIG.

산화물 반도체(154) 및 게이트 절연막(140) 위에는 데이터선(171)과 드레인 전극(175)이 형성되어 있다. The data line 171 and the drain electrode 175 are formed on the oxide semiconductor 154 and the gate insulating layer 140.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 소스 전극(173)을 포함하고, 소스 전극(173)은 U자 형태로 형성되어 있다. 드레인 전극(175)는 소스 전극(173)으로 둘러싸여 있다.The data line 171 mainly extends in the vertical direction and crosses the gate line 121. A source electrode 173 extends from the data line 171 toward the drain electrode 175, and the source electrode 173 is formed in a U shape. The drain electrode 175 is surrounded by the source electrode 173.

데이터선(171) 및 드레인 전극(175)은 게이트선과 동일한 물질로 형성할 수 있다.The data line 171 and the drain electrode 175 may be formed of the same material as the gate line.

데이터선(171), 드레인 전극(175) 및 노출된 산화물 반도체(154) 위에는 보호막(180)이 형성되어 있다. The passivation layer 180 is formed on the data line 171, the drain electrode 175, and the exposed oxide semiconductor 154.

보호막(180)에는 드레인 전극(175)을 드러내는 접촉 구멍(185)을 포함하고, 보호막(180) 위에는 IZO 또는 ITO와 같은 투명 물질 또는 불투명한 금속으로 이루어진 화소 전극(191)이 형성되어 있다.The passivation layer 180 includes a contact hole 185 exposing the drain electrode 175, and a pixel electrode 191 made of a transparent material such as IZO or ITO or an opaque metal is formed on the passivation layer 180.

화소 전극(191)은 접촉구(185)를 통하여 드레인 전극(175)과 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. The pixel electrode 191 is connected to the drain electrode 175 through the contact hole 185 to receive a data voltage from the drain electrode 175.

본 발명에 따른 산화물 반도체 제조 방법은 트랜지스터 및 이를 포함하는 표시 장치뿐 아니라 반도체가 필요한 어떠한 소자에도 동일하게 적용할 수 있다. 또한, 이상의 실시예에 설명한 구조에 한정되지 않고 탑 게이트, 바텀 게이트 등 어떠한 구조의 트랜지스터에도 동일하게 적용할 수 있다.The oxide semiconductor manufacturing method according to the present invention is equally applicable to any device requiring a semiconductor as well as a transistor and a display device including the same. In addition, the present invention is not limited to the structure described in the above embodiments, and can be similarly applied to transistors of any structure such as a top gate and a bottom gate.

이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of the invention.

81, 82: 접촉 보조 부재 83, 84: 연결부재
110: 기판 121, 129: 게이트선
124: 게이트 전극 131: 유지 전극선
133: 유지 전극
140: 게이트 절연막 154: 반도체
171, 179: 게이트선
173: 소스 전극 175: 드레인 전극
180: 보호막
180p: 제1 층간 절연막 180q: 제2 층간 절연막
181, 182, 183a, 183b, 184, 185, 185a, 185b: 접촉 구멍
191: 화소 전극
81, 82: contact auxiliary member 83, 84: connecting member
110: substrate 121, 129: gate line
124: gate electrode 131: sustain electrode line
133: sustain electrode
140: gate insulating film 154: semiconductor
171, 179: gate line
173: source electrode 175: drain electrode
180: shield
180p: first interlayer insulating film 180q: second interlayer insulating film
181, 182, 183a, 183b, 184, 185, 185a, 185b: contact hole
191: pixel electrode

Claims (8)

주석 원소를 포함하는 제1 화합물을 제1 열처리하는 단계,
아연, 인듐, 갈륨, 탈륨, 지르코늄으로 이루어진 군에서 적어도 하나 이상의 금속 원소를 포함하는 제2 화합물을 제2 열처리하는 단계,
열처리된 상기 제1 화합물 및 제2 화합물을 혼합한 후 유기 용매를 혼합하여 전구체 용액을 제조하는 단계,
상기 전구체 용액을 기판에 도포하여 전구체층을 형성하는 단계,
상기 전구체층을 제3 열처리하여 산화물 반도체를 형성하는 단계
를 포함하고,
상기 제1 열처리는 100℃이상 상기 제1 화합물의 용융점 이하의 온도에서 진행하고,
상기 제2 열처리는 100℃이상 상기 제2 화합물의 용융점 이하의 온도에서 진행하는
산화물 반도체 제조 방법.
First heat treating the first compound including the tin element,
A second heat treatment of the second compound including at least one metal element from the group consisting of zinc, indium, gallium, thallium and zirconium,
Preparing a precursor solution by mixing the heat-treated first compound and the second compound and then mixing an organic solvent,
Applying the precursor solution to a substrate to form a precursor layer,
Third heat treatment of the precursor layer to form an oxide semiconductor
Including,
The first heat treatment is carried out at a temperature of more than 100 ℃ below the melting point of the first compound,
The second heat treatment is carried out at a temperature of more than 100 ℃ below the melting point of the second compound
Oxide Semiconductor Manufacturing Method.
제1항에서,
상기 제1 화합물과 제2 화합물의 혼합비는 0.2:1~ 1:1의 비율로 혼합하는 산화물 반도체 제조 방법.
In claim 1,
Mixing ratio of the first compound and the second compound is a method of manufacturing an oxide semiconductor mixed in a ratio of 0.2: 1 ~ 1: 1.
제2항에서,
상기 유기 용매는 무수화 처리된 용매인 산화물 반도체 제조 방법.
In claim 2,
And the organic solvent is an anhydrous treated solvent.
제3항에서,
상기 용액 내의 상기 제1 화합물 및 상기 제2 화합물의 몰농도는 0.01M 내지 0.1M인 산화물 반도체 제조 방법.
4. The method of claim 3,
The molar concentration of the first compound and the second compound in the solution is 0.01M to 0.1M.
제1항에서,
상기 제3 열처리는 250℃~350℃의 온도에서 진행한 후 450℃~550의 온도에서 진행하는 산화물 반도체 제조 방법.
In claim 1,
The third heat treatment proceeds at a temperature of 250 ℃ ~ 350 ℃ and then proceeds at a temperature of 450 ℃ to 550.
제1항에서,

상기 유기 용매는 2-메톡시 에탄올 이외에 이소프로판올(isopropanol), 디메틸포름아마이드(dimethylformamide), 에탄올(ethanol), 메탄올(methanol), 아세틸아세톤(acetylacetone), 디메틸아민보란(dimethylamineborane) 중에서 적어도 하나를 포함하는 산화물 반도체 제조 방법.
In claim 1,

The organic solvent includes at least one of isopropanol, dimethylformamide, ethanol, methanol, acetylacetone, and dimethylamine borane in addition to 2-methoxy ethanol. Oxide Semiconductor Manufacturing Method.
제1항에서,
상기 전구체 용액은 용액 안정화제를 더 포함하고,
상기 용액 안정화제는 알코올 아민 화합물, 알킬 암모늄 히드록시 화합물, 알킬 아민 화합물, 케톤 화합물, 산화합물, 염기 화합물 및 탈이온수(deionized water) 에서 선택된 적어도 하나를 포함하는 산화물 반도체 제조 방법.
In claim 1,
The precursor solution further comprises a solution stabilizer,
Wherein the solution stabilizer comprises at least one selected from alcohol amine compounds, alkyl ammonium hydroxy compounds, alkyl amine compounds, ketone compounds, acid compounds, base compounds, and deionized water.
제1항에서,
상기 유기 용액 내의 상기 제1 화합물 및 상기 제2 화합물의 몰농도는 0.01M 내지 0.1M인 산화물 반도체 제조 방법.
In claim 1,
The molar concentration of the first compound and the second compound in the organic solution is 0.01M to 0.1M.
KR1020100116897A 2010-11-23 2010-11-23 Method of manufacturing oxide semiconductor KR101801845B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100116897A KR101801845B1 (en) 2010-11-23 2010-11-23 Method of manufacturing oxide semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100116897A KR101801845B1 (en) 2010-11-23 2010-11-23 Method of manufacturing oxide semiconductor

Publications (2)

Publication Number Publication Date
KR20120055262A true KR20120055262A (en) 2012-05-31
KR101801845B1 KR101801845B1 (en) 2017-11-28

Family

ID=46270862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100116897A KR101801845B1 (en) 2010-11-23 2010-11-23 Method of manufacturing oxide semiconductor

Country Status (1)

Country Link
KR (1) KR101801845B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160103580A (en) * 2015-02-24 2016-09-02 한양대학교 산학협력단 Method of fabricating thin film controlled conductivity
KR20220082088A (en) * 2013-04-24 2022-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220082088A (en) * 2013-04-24 2022-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
KR20160103580A (en) * 2015-02-24 2016-09-02 한양대학교 산학협력단 Method of fabricating thin film controlled conductivity

Also Published As

Publication number Publication date
KR101801845B1 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
CN101814455B (en) Method of fabricating array substrate
JP5864875B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE INCLUDING THE SAME
US9331165B2 (en) Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer
US10394098B2 (en) Conductive pattern structure and its array substrate and display device
US20080314628A1 (en) Method of forming metal pattern, patterned metal structure, and thin film transistor-liquid crystal displays using the same
JP2016519847A (en) THIN FILM TRANSISTOR AND ITS MANUFACTURING METHOD, ARRAY SUBSTRATE, AND DISPLAY
US20110220893A1 (en) Array Substrate for Liquid Crystal Display Device and Method of Fabricating the Same
KR20100130850A (en) Thin film transistor array panel and method of fabricating the same
KR20070121594A (en) Tft arrary substrate and manufacturing method thereof
US20090174834A1 (en) Liquid crystal display and method of fabricating the same
US11233155B2 (en) Thin film transistor and fabrication method thereof, array substrate and display device
US8067768B2 (en) Thin-film transistor display panel including an oxide active layer and a nitrogen oxide passivation layer, and method of fabricating the same
US9082795B2 (en) Precursor composition of oxide semiconductor and thin film transistor substrate including oxide semiconductor
US8460985B2 (en) Method of manufacturing semiconductor for transistor and method of manufacturing the transistor
CN107275343B (en) Manufacturing method of bottom gate type TFT substrate
KR101801845B1 (en) Method of manufacturing oxide semiconductor
KR20110106225A (en) Thin film transistor and method of manufacturing the same and display device including the thin film transistor
KR20100112522A (en) Solution composition for forming oxide thin film and electronic device including the oxide thin film
JP7074683B2 (en) Conductive pattern structure and its manufacturing method, array board, display device
KR101820167B1 (en) Method of fabricating oxide thin film transistor
KR20090047863A (en) Compound of semiconductor conductor and manufacturing method thereof
KR20110010435A (en) Solution for forming oxide semiconductor
KR101054345B1 (en) Transistor, display device including same and manufacturing method thereof
KR101043854B1 (en) Transparent thin film transistor and fabrication method thereof
KR20010066349A (en) Method of Fabricating Liquid Crystal Display Device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant