KR20120054432A

KR20120054432A - An inner electrode printing sheet for layered inductor and manufacturing method for layered inductor using thereof

Info

Publication number: KR20120054432A
Application number: KR1020100115804A
Authority: KR
Inventors: 임성민; 오범석; 오윤석
Original assignee: 삼성전기주식회사
Priority date: 2010-11-19
Filing date: 2010-11-19
Publication date: 2012-05-30

Abstract

PURPOSE: An internal electrode printing sheet and a method for manufacturing a laminating inductor using the same are provided to reduce chip fraction defective by increasing position accuracy of a coil structure formed in the inner side of the laminating inductor. CONSTITUTION: A first printing pattern prints an internal electrode pattern(101) on a printing sheet. A second printing pattern is listed in a straight line with the internal electrode pattern. The second printing pattern prints an array pattern(103) in which vertical direction length is short on the internal electrode pattern. A printing sheet comprises two or more second printing patterns. The second printing pattern is formed on an edge part of the printing sheet. A plurality of via holes is punched on a dielectric sheet(100). A via electrode is formed by filling the plurality of via holes with conductive material.

Description

Internal electrode printing sheet for multilayer inductor and manufacturing method of multilayer inductor {AN INNER ELECTRODE PRINTING SHEET FOR LAYERED INDUCTOR AND MANUFACTURING METHOD FOR LAYERED INDUCTOR USING THEREOF}

본 발명은 적층형 인덕터용 내부 전극 인쇄 시트 및 적층형 인덕터 제조방법에 관한 것으로, 좀 더 상세하게는 적층체 내부에 내부 전극 패턴 및 비아 전극의 위치 정확도를 향상시켜 칩의 불량률을 감소시킬 수 있는 적층형 인덕터 및 그 제조 방법에 관한 것이다.The present invention relates to an internal electrode printing sheet for a multilayer inductor and a method for manufacturing a multilayer inductor, and more particularly, to a multilayer inductor capable of reducing chip defect rates by improving the positional accuracy of internal electrode patterns and via electrodes in a laminate. And a method for producing the same.

인덕터는 저항, 캐패시터 더불어 전자 회로를 이루는 중요한 수동 소자중의 하나로, 노이즈(noise)를 제거하거나 LC 공진 회로를 이루는 부품으로 사용된다. 이러한 인덕터는, 페라이트(ferrite) 코어에 코일을 감거나 인쇄를 하고 양단에 전극을 형성하여 제조될 수 있으며, 자성체 또는 유전체에 내부 전극을 인쇄한 후 적층하여 제조될 수도 있다.Inductors are one of the important passive components that make up electronic circuits, as well as resistors and capacitors. They are used to eliminate noise or form LC resonant circuits. Such an inductor may be manufactured by winding a coil or printing a ferrite core and forming electrodes at both ends thereof, or may be manufactured by printing an internal electrode on a magnetic material or a dielectric and then laminating it.

인덕터는 구조에 따라서 적층형, 권선형, 박막형 등 여러 가지로 분류할 수 있는데, 이중에서도 적층형이 널리 보급되어 가고 있는 추세이다. 종래의 적층형 인덕터는, 다수의 (페라이트 또는 저율전율의 유전체로 이루어진) 자성체 시트를 포함하고 있다. 이 자성체 시트 상에는 코일 형태의 내부 전극 패턴이 형성되어 있는데, 각각의 자성체 시트 상에 형성된 이러한 코일 형태의 내부 전극 패턴은 내부 전극층을 이룬다. 자성체 시트 상에 형성되는 금속 패턴의 내부 전극층은 스크린 프린팅이라고 하는 인쇄 기법을 사용하여 형성될 수 있다. 이 경우 금속 패턴을 형성하기 위해 인쇄되는 도전성 물질은 통상적으로 유기 용제 등이 포함된 도전성 페이스트 상태를 이룬다. 또한, 이 내부 전극층들은 페라이트 시트에 형성되어 있는 비아 전극을 통해 서로 직렬로 전기적으로 연결되어 있다. 이러한 적층형 인덕터는 칩 형태의 별개 부품으로 제조될 수도 있고, 기판에 내장된 상태로 다른 모듈과 함께 형성될 수도 있다.
Inductors can be classified into various types such as stacked type, winding type, thin film type, etc. Among them, stacked type is widely used. Conventional multilayer inductors comprise a plurality of magnetic sheets (made of ferrite or low dielectric constant). On the magnetic sheet, an inner electrode pattern in the form of a coil is formed, and the inner electrode pattern in the form of a coil formed on each magnetic sheet forms an inner electrode layer. The inner electrode layer of the metal pattern formed on the magnetic sheet may be formed using a printing technique called screen printing. In this case, the conductive material printed to form the metal pattern generally forms a conductive paste containing an organic solvent or the like. In addition, these inner electrode layers are electrically connected in series with each other via via electrodes formed in the ferrite sheet. The multilayer inductor may be manufactured as a separate component in the form of a chip, or may be formed together with another module while being embedded in a substrate.

일반적인 적층형 인덕터는 내부 전극 패턴이 형성된 복수의 자성체 층을 적층한 구조를 가지며, 상기 도체패턴은 각 자성체 층에 형성된 비아 전극에 의해 순차적으로 접속되어 적층 방향에 따라 중첩되면서 나선구조를 갖는 코일을 이룬다. 또한, 상기 코일의 양단은 적층체의 외부면에 인출되어 외부단자와 접속된 구조를 갖는다.
A general multilayer inductor has a structure in which a plurality of magnetic layers having internal electrode patterns are stacked, and the conductor patterns are sequentially connected by via electrodes formed in the respective magnetic layers to form a coil having a spiral structure while overlapping in a stacking direction. . In addition, both ends of the coil may be drawn out to an outer surface of the laminate to be connected to an external terminal.

최근 칩이 소형화되는 경향에 따라, 칩의 사이즈가 작아지면서 복수의 자성체 층의 정확한 위치에 내부 전극 패턴을 형성하고, 정확한 위치에 비아 전극을 형성하여 내부 전극 패턴을 연결하여 미세한 코일 구조를 형성하는 데에 있어서 패턴의 정렬 문제는 점점 중요해지고 있다.Recently, as chips have become smaller in size, as chip sizes become smaller, internal electrode patterns may be formed at precise positions of a plurality of magnetic layers, and via electrodes may be formed at precise positions to connect internal electrode patterns to form fine coil structures. The problem of pattern alignment is becoming increasingly important.

본 발명의 목적은 적층형 인덕터 내부 전극 패턴과 비아 전극의 위치 정확도를 향상시켜 칩의 불량률을 감소시킬 수 있는 적층형 인덕터용 내부 전극 인쇄 시트 및 이를 이용한 적층형 인덕터 제조 방법을 제공하는 것이다.An object of the present invention is to provide an internal electrode printing sheet for a multilayer inductor and a method of manufacturing a multilayer inductor using the same, which can reduce chip defect rate by improving the positional accuracy of the multilayer inductor internal electrode pattern and the via electrode.

본 발명의 일 실시예에 따른 적층형 인덕터 제조방법은 유전체 시트 상에 일직선으로 나열된 복수개의 비아홀을 펀칭하는 단계; 및 유전체 시트에 상기 비아홀의 단부와 가장자리가 일치하는 정렬 패턴과 상기 정렬 패턴과 일직선 상에 배치되며, 상기 정렬 패턴보다 상기 일직선에 대한 수직 방향의 길이가 긴 내부 전극 패턴을 인쇄하는 단계;를 포함한다.According to one or more exemplary embodiments, a method of manufacturing a multilayer inductor includes punching a plurality of via holes arranged in a straight line on a dielectric sheet; And printing an alignment pattern on the dielectric sheet, the alignment pattern of which ends and edges of the via hole coincide with the alignment pattern, and an inner electrode pattern having a length longer in a vertical direction than the alignment pattern. do.

상기 비아홀을 펀칭하는 단계는 상기 내부 전극 패턴을 제1 인쇄 패턴과, 상기 정렬 패턴을 인쇄하는 제2 인쇄 패턴을 포함하는 내부 전극 인쇄 시트를 유전체 시트 위에 배치하는 단계; 및 유전체 시트 위에 상기 제2 인쇄 패턴의 가장자리가 상기 비아홀의 단부와 일치하도록 복수개의 비아홀을 펀칭하는 단계;를 포함할 수 있다.The punching of the via hole may include disposing an inner electrode print sheet on the dielectric sheet, the inner electrode pattern including a first print pattern and a second print pattern for printing the alignment pattern; And punching a plurality of via holes on the dielectric sheet such that an edge of the second printed pattern coincides with an end of the via hole.

상기 유전체 시트에 적어도 2개 이상의 정렬 패턴을 인쇄할 수 있다.At least two or more alignment patterns may be printed on the dielectric sheet.

상기 정렬 패턴을 유전체 시트의 모서리부에 인쇄할 수 있다.The alignment pattern may be printed at an edge portion of the dielectric sheet.

상기 비아홀에 도전성 물질을 충진하여 비아 전극을 형성하는 단계를 더 포함할 수 있다.The method may further include forming a via electrode by filling a conductive material in the via hole.

상기 하나의 유전체층에 내부 전극 패턴과 상기 정렬 패턴 중 하나 이상을 포함하도록 유전체 시트를 절단하는 단계; 및 내부 전극 패턴이 인쇄된 복수개의 유전체층을 적층하여 적층체를 형성하는 단계;를 더 포함할 수 있다.Cutting the dielectric sheet to include at least one of an internal electrode pattern and the alignment pattern in the one dielectric layer; And stacking a plurality of dielectric layers printed with the internal electrode patterns to form a laminate.

상기 적층형 전자부품은 적층형 칩 인덕터 또는 적층형 칩 비드(bead)일 수 있다.
The stacked electronic component may be a stacked chip inductor or a stacked chip bead.

본 발명의 다른 실시예에 따른 적층형 인덕터용 내부 전극 인쇄 시트는 인쇄 시트 상에 형성된 정렬 패턴을 인쇄하는 제1 인쇄 패턴; 및 상기 내부 전극 패턴과 일직선으로 나열되고 상기 내부 전극 패턴에 대하여 수직 방향 길이가 짧은 정렬 패턴을 인쇄하는 제2 인쇄 패턴;을 포함할 수 있다.According to another embodiment of the present invention, an internal electrode printing sheet for a multilayer inductor may include: a first printing pattern for printing an alignment pattern formed on a printing sheet; And a second printing pattern arranged in a line with the internal electrode pattern and printing an alignment pattern having a short vertical length with respect to the internal electrode pattern.

상기 인쇄 시트 상에 2개 이상의 제2 인쇄 패턴을 포함할 수 있다.Two or more second printing patterns may be included on the printing sheet.

상기 제2 인쇄 패턴은 상기 인쇄 시트의 모서리 부에 형성될 수 있다.The second printing pattern may be formed at an edge portion of the printing sheet.

본 발명의 일 실시예에 따르면 내부 전극 패턴의 비아 전극의 위치 정확도가 증가하고, 적층형 인덕터의 내부에 형성된 코일 구조의 위치 정확도가 증가하여 칩의 불량률이 감소될 수 있는 적층형 인덕터용 내부 전극 인쇄 시트 및 이를 이용한 적층형 인덕터 제조 방법이 제공된다.According to an embodiment of the present invention, the internal electrode printing sheet for the multilayer inductor may increase the position accuracy of the via electrode of the internal electrode pattern and increase the position accuracy of the coil structure formed inside the multilayer inductor, thereby reducing the chip defect rate. And a multilayer inductor manufacturing method using the same.

도 1은 본 발명의 일 실시예에 따른 적층형 인덕터의 사시도이다.
도 2는 본 발명의 일 실시예에 따라 비아홀이 펀칭된 유전체 시트를 도시하는 평면도이다.
도 3는 도 2의 내부 전극 패턴이 인쇄된 유전체 시트의 일부를 확대한 부분확대도이다.
도 4은 본 발명의 일 실시예에 따른 적층형 인덕터용 내부 전극 인쇄 시트를 도시하는 도면이다.
도 5는 도 4의 적층형 인덕터용 내부 전극 인쇄 시트의 부분 확대도이다.1 is a perspective view of a multilayer inductor according to an exemplary embodiment of the present invention.
FIG. 2 is a plan view illustrating a dielectric sheet punched via holes in accordance with one embodiment of the present invention. FIG.
3 is an enlarged partial view of a portion of the dielectric sheet on which the internal electrode patterns of FIG. 2 are printed;
4 is a diagram illustrating an internal electrode printed sheet for a multilayer inductor according to an exemplary embodiment of the present invention.
FIG. 5 is a partially enlarged view of the inner electrode printing sheet for the multilayer inductor of FIG. 4.

이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. In the following detailed description of the preferred embodiments of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다. In addition, the same reference numerals are used throughout the drawings for parts having similar functions and functions.

덧붙여, 명세서 전체에서, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
In addition, throughout the specification, the term 'comprising' an element means that the element may further include other elements, except for the case where there is no contrary description.

도 1은 본 발명의 일 실시예에 따른 적층형 인덕터의 사시도이고, 도 2는 본 발명의 일 실시예에 따라 비아홀이 펀칭된 유전체 시트를 도시하는 평면도이며, 도 3은 도 2의 내부 전극 패턴이 인쇄된 유전체 시트의 일부를 확대한 부분 확대도이고, 도 4은 본 발명의 일 실시예에 따른 적층형 인덕터용 내부 전극 인쇄 시트를 도시하는 도면이다. 그리고, 도 5는 도 4의 적층형 인덕터용 내부 전극 인쇄 시트의 부분 확대도이다.
1 is a perspective view of a stacked inductor according to an embodiment of the present invention, FIG. 2 is a plan view illustrating a dielectric sheet punched through via holes according to an embodiment of the present invention, and FIG. 3 is an internal electrode pattern of FIG. 4 is an enlarged partial enlarged view of a portion of a printed dielectric sheet, and FIG. 4 is a diagram illustrating an internal electrode printed sheet for a multilayer inductor according to an exemplary embodiment of the present invention. 5 is a partially enlarged view of the internal electrode printing sheet for the multilayer inductor of FIG. 4.

도 1을 참조하면, 본 발명의 일 실시예에 따른 적층형 인덕터(1)는 복수개의 유전체 시트가 적층된 본체(20)와 상기 적층된 본체(20)의 양단에 형성된 제1 외부 전극(10a) 및 제2 외부 전극(10b)을 포함한다.Referring to FIG. 1, a multilayer inductor 1 according to an exemplary embodiment may include a main body 20 in which a plurality of dielectric sheets are stacked and a first external electrode 10a formed at both ends of the stacked main body 20. And a second external electrode 10b.

복수개의 유전체층이 적층된 본체(20) 내부에는 복수개의 내부 전극 패턴(41)이 형성되며, 상기 내부 전극 패턴(41)은 유전체층을 관통하도록 형성된 복수개의 비아 전극(61)에 의하여 전기적으로 연결되어 코일 구조를 형성한다.
A plurality of internal electrode patterns 41 are formed in the main body 20 in which a plurality of dielectric layers are stacked, and the internal electrode patterns 41 are electrically connected by a plurality of via electrodes 61 formed to penetrate through the dielectric layer. Form a coil structure.

적층형 인덕터 내부에 형성된 복수개의 내부 전극 패턴(41)과 복수개의 비아 전극(61)에 의하여 코일 구조가 형성될 수 있다. 이러한 코일 구조에 의해 인덕턴스가 유도될 수 있다.
A coil structure may be formed by the plurality of internal electrode patterns 41 and the plurality of via electrodes 61 formed in the multilayer inductor. Inductance can be induced by this coil structure.

최근 적층형 인덕터가 소형화됨에 따라, 유전체층과 내부 전극 패턴의 두께가 얇아지고, 크기가 작아지고 있다. 내부 전극 패턴이 미세해짐에 따라 미세한 내부 전극 패턴의 정확한 위치에 비아 전극을 형성하는 데에 어려움이 발생하였다. 또한, 내부 전극 패턴 위의 정확한 위치에 비아 전극이 형성되지 못하는 경우 내부 전 패턴이 적층되어 코일 구조를 형성하였을 때에 코일 구조가 비틀어지거나, 비아 전극이 내부 전극 패턴 외부에 형성되어 코일 구조가 단선되는 불량이 발생할 수 있다.
Recently, as the multilayer inductor has been miniaturized, the thickness of the dielectric layer and the internal electrode pattern has become thinner and smaller. As the internal electrode patterns become finer, it is difficult to form via electrodes at precise positions of the fine internal electrode patterns. In addition, when the via electrode is not formed at the correct position on the inner electrode pattern, the coil structure is twisted when the entire inner pattern is stacked to form the coil structure, or the via electrode is formed outside the inner electrode pattern to disconnect the coil structure. Defects may occur.

본 발명의 일 실시예에 따르면 이러한 코일 구조의 불량을 방지하기 위하여, 미세한 내부 전극 패턴의 정확한 위치에 따라 비아 전극을 정렬 시키기 위한 정렬 패턴을 사용한다.
According to one embodiment of the present invention, in order to prevent the defect of the coil structure, an alignment pattern for aligning the via electrodes according to the exact position of the fine internal electrode pattern is used.

본 발명의 일 실시예에 따른 적층형 인덕터 제조 방법은, 유전체 시트에 일직선으로 정렬된 복수개의 비아홀을 펀칭하는 단계; 및 유전체 시트에 비아홀의 단부와 가장자리가 일치하는 정렬 패턴과 상기 정렬 패턴과 일직선 상에 배치되며, 상기 정렬 패턴보다 상기 일직선에 대한 수직 방향의 길이가 긴 내부 전극 패턴을 인쇄하는 단계;를 포함한다.
According to one or more exemplary embodiments, a method of manufacturing a stacked inductor includes punching a plurality of via holes aligned in a line with a dielectric sheet; And printing an alignment pattern in which the ends and the edges of the via holes coincide with the dielectric sheet, and an inner electrode pattern disposed in a straight line with the alignment pattern, the length of which is longer in the vertical direction than the alignment pattern. .

도 2를 참조하면, 본 발명의 제1 실시예에 따라 적층형 인덕터를 제조하기 위하여 유전체 시트(100)에 복수개의 비아홀(H)을 펀칭한다.Referring to FIG. 2, a plurality of via holes H are punched in the dielectric sheet 100 to manufacture a stacked inductor according to the first embodiment of the present invention.

유전체 시트(100)는 알루미나와 같은 세라믹으로 이루어진 시트일 수 있고, 상기 유전체 시트(100) 위에 레이저 펀칭 또는 기계적 펀칭 방법으로 복수개의 비아홀을 펀칭할 수 있다.The dielectric sheet 100 may be a sheet made of a ceramic such as alumina, and a plurality of via holes may be punched on the dielectric sheet 100 by laser punching or mechanical punching.

상기 유전체 시트(100) 위에 펀칭되는 복수개의 비아홀(H)은 도 2에서와 같이 일직선 상에 정렬되도록 형성될 수 있다. 가로 방향과 세로 방향 모두 일직선으로 정렬된 복수개의 비아홀(H)을 펀칭할 수 있다.
A plurality of via holes H punched on the dielectric sheet 100 may be formed to be aligned in a straight line as shown in FIG. 2. The plurality of via holes H may be punched in a straight line in both the horizontal direction and the vertical direction.

본 발명의 제2 실시예에 따르면 상기 일직선으로 나열된 복수개의 비아홀(H)을 펀칭하기 위하여, 내부 전극 인쇄 시트를 기준으로 비아홀을 펀칭할 수 있다.According to the second embodiment of the present invention, in order to punch the plurality of via holes H arranged in a straight line, the via holes may be punched based on the inner electrode printing sheet.

내부 전극 인쇄 시트는 내부 전극을 인쇄하기 위한 인쇄 패턴이 형성된 시트로서, 내부 전극 인쇄 시트 내부에 형성된 인쇄 패턴에 따라 내부 전극 인쇄 시트가 정렬된 위치에 내부 전극 패턴 또는 정렬 패턴이 형성될 수 있다.The inner electrode printing sheet is a sheet on which a printing pattern for printing the inner electrode is formed, and the inner electrode pattern or the alignment pattern may be formed at the position where the inner electrode printing sheet is aligned according to the printing pattern formed inside the inner electrode printing sheet.

상기 내부 전극 인쇄 시트는 복수개의 내부 전극 패턴을 인쇄하는 제1 인쇄 패턴과 상기 복수개의 내부 전극 패턴에 대하여 일직선으로 나열되고 수직 방향 길이가 짧은 정렬 패턴을 인쇄하는 제2 인쇄 패턴을 포함한다.The inner electrode printing sheet includes a first printing pattern for printing a plurality of inner electrode patterns and a second printing pattern for printing an alignment pattern arranged in a straight line with a short vertical length with respect to the plurality of inner electrode patterns.

상기 내부 전극 인쇄 시트를 상기 유전체 시트 위에 배치하고, 상기 내부 전극 인쇄 시트의 제2 인쇄 패턴의 가장자리와 비아홀의 단부가 일치하도록 복수개의 일직선으로 나열된 비아홀을 펀칭할 수 있다.
The inner electrode printed sheet may be disposed on the dielectric sheet, and a plurality of straight-lined via holes may be punched so that the edges of the second printed patterns of the inner electrode printed sheet and the ends of the via holes coincide with each other.

비아홀(H)을 펀칭하는 단계에 있어서 내부 전극 인쇄 시트를 이용하여 비아홀(H)과 내부 전극 패턴의 위치를 한번 정렬시킨 후, 이 후 내부 전극 인쇄 단계에 있어서 한번 더 내부 전극 패턴과 비아홀(H)의 위치를 정렬시킬 수 있다.In the step of punching the via hole H, the position of the via hole H and the inner electrode pattern is aligned once using the inner electrode printing sheet, and then in the inner electrode printing step, the inner electrode pattern and the via hole H are once again. ) Can be aligned.

이러한, 비아홀(H) 펀칭 단계에서의 위치 정렬과 내부 전극 인쇄 단계에서의 위치 정렬을 통하여 내부 전극 패턴과 비아 전극의 위치 정밀도를 향상시킬 수 있다.
The positional accuracy of the internal electrode pattern and the via electrode may be improved by the positional alignment in the via hole H punching step and the internal electrode printing step.

도 3을 참조하면, 상기와 같은 방법으로 유전체 시트(100) 위에 복수개의 비아홀이 펀칭한 후에, 상기 유전체 시트(100) 위에 상기 내부 전극 인쇄 시트를 사용하여 비아홀의 단부와 가장자리가 일치하도록 정렬 패턴(103)을 인쇄할 수 있다. 그리고, 상기 정렬 패턴(103) 과 일직선으로 나열되는 내부 전극 패턴(101)을 인쇄할 수 있다.
Referring to FIG. 3, after the plurality of via holes are punched on the dielectric sheet 100 in the same manner as described above, the alignment patterns may be aligned with the ends of the via holes using the inner electrode printing sheet on the dielectric sheet 100. 103 can be printed. In addition, the internal electrode patterns 101 arranged in line with the alignment patterns 103 may be printed.

상기 내부 전극 패턴(101)은 상기 정렬 패턴(103)과 일직선으로 나열되며, 상기 정렬 패턴(103)에 비하여 상기 일직선 방향에 대한 수직 방향 길이가 길게 형성될 수 있다.The internal electrode pattern 101 may be arranged in a line with the alignment pattern 103, and may have a longer length in the vertical direction with respect to the alignment direction than the alignment pattern 103.

유전체 시트(100) 상에 내부 전극 패턴(101)과 정렬 패턴(103)은 일직선 상에 위치하도록 인쇄되고, 상기 정렬 패턴(103)은 상기 내부 전극 패턴(101)에 비하여 그 수직 방향 길이가 짧게 형성되므로, 동일한 열에 나열된 복수개의 비아홀 위에 내부 전극 패턴(101)과 정렬 패턴(103)이 인쇄될 경우, 정렬 패턴(103)의 가장자리가 비아홀(H)의 단부와 일치하도록 인쇄되면 내부 전극 패턴(101)은 내부에 비아홀(H)이 포함하게 인쇄될 수 있다.
The internal electrode pattern 101 and the alignment pattern 103 are printed on the dielectric sheet 100 so as to be positioned in a straight line, and the alignment pattern 103 has a shorter vertical length than the internal electrode pattern 101. Since the internal electrode pattern 101 and the alignment pattern 103 are printed on the plurality of via holes listed in the same column, the internal electrode pattern (when the edge of the alignment pattern 103 is printed to coincide with the end of the via hole H) is formed. 101 may be printed to include the via hole H therein.

다시 말해, 상기 내부 전극 패턴(101)의 경우 상기 정렬 패턴(103)보다 길이가 길기 때문에 일직선 상에 놓인 복수개의 비아홀 위에 인쇄하는 경우, 상기 정렬 패턴(103)의 가장자리가 비아홀의 단부와 일치하도록 인쇄되면 동일한 열에 놓인 내부 전극 패턴(101)의 가장자리는 상기 정렬 패턴(103)의 길이보다 길기 때문에 비아홀(H)의 단부를 넘어서 비아홀(H)을 내부에 포함하도록 인쇄될 수 있다.
In other words, the inner electrode pattern 101 has a longer length than the alignment pattern 103 so that the edge of the alignment pattern 103 coincides with the end of the via hole when printed on a plurality of via holes placed in a straight line. When printed, since the edges of the inner electrode patterns 101 placed in the same column are longer than the length of the alignment pattern 103, the edges of the inner electrode patterns 101 may be printed to include the via holes H beyond the ends of the via holes H.

따라서, 별도의 마커(maker)나 식별 패턴을 부여하여 내부 전극 패턴과 비아홀을 정렬 시킬 필요 없이, 본 발명의 일 실시예에 따르면 정렬 패턴(103)의 가장자리와 비아홀의 단부를 일치시켜 인쇄함으로써 내부 전극 패턴(101)의 위의 원하는 위치에 정확하게 비아홀을 형성할 수 있다.
Therefore, according to an embodiment of the present invention, the edge of the alignment pattern 103 and the end of the via hole are printed by matching the inner electrode pattern with the via hole without providing a separate marker or identification pattern. Via holes may be accurately formed at a desired position on the electrode pattern 101.

도 3를 참조하면 내부 전극 패턴(101)의 경우 비아홀이 패턴 내부에 위치하는 반면, 정렬 패턴(103)의 가장자리는 비아홀의 단부에 인접하도록 인쇄된다.Referring to FIG. 3, in the case of the internal electrode pattern 101, the via hole is positioned inside the pattern, while the edge of the alignment pattern 103 is printed to be adjacent to the end of the via hole.

여기서 정렬 패턴의 가장자리가 비아홀의 단부에 인접하도록 인쇄된다는 것은 정렬 패턴의 가장자리가 비아홀 단부에 접하거나 비아홀 단부에 근접하도록 인쇄하거나, 정렬 패턴의 가장자리가 비아홀 내부에 걸치도록 인쇄하는 것을 의미한다. Here, the printing of the edge of the alignment pattern adjacent to the end of the via hole means printing such that the edge of the alignment pattern is in contact with or close to the end of the via hole, or that the edge of the alignment pattern extends inside the via hole.

그에 따라 유전체 시트(100)의 정해진 위치에 정확히 내부 전극 패턴(101)을 인쇄할 수 있고, 내부 전극 패턴(101)과 비아홀의 위치 정밀도가 향상된 유전체 시트를 제공할 수 있다. 그에 따라 코일 구조의 구조적 결함을 방지할 수 있다.
Accordingly, the internal electrode pattern 101 can be accurately printed at a predetermined position of the dielectric sheet 100, and a dielectric sheet having improved positional accuracy of the internal electrode pattern 101 and the via hole can be provided. Accordingly, structural defects of the coil structure can be prevented.

본 발명의 일 실시예에 따르면 유전체 시트(100)에는 적어도 2개 이상의 정렬 패턴을 인쇄할 수 있다. 2개 이상의 정렬 패턴을 이용하여 비아홀의 위치와 내부 전극 패턴을 정렬 시킴으로써 유전체 시트(100) 위에 형성되는 내부 전극 패턴의 정밀도를 높일 수 있다. According to an embodiment of the present invention, at least two or more alignment patterns may be printed on the dielectric sheet 100. By aligning the position of the via hole and the internal electrode pattern using two or more alignment patterns, the precision of the internal electrode pattern formed on the dielectric sheet 100 may be increased.

1개의 정렬 패턴을 사용하는 경우 점 정렬을 통하여 정렬 패턴과 비아홀 사이의 1차원 정렬이 이루어지지만, 2개의 정렬 패턴을 이용하는 경우 2개의 정렬 패턴 사이의 내부 전극 패턴과 비아홀의 정렬이 이루어질 수 있다. 즉 2차원 정렬이 이루어질 수 있고, 3개의 정렬 패턴을 이용하는 경우 3차원 정렬이 이루어질 수 있다.When one alignment pattern is used, one-dimensional alignment is performed between the alignment pattern and the via hole through point alignment. However, when two alignment patterns are used, the internal electrode pattern and the via hole may be aligned between the two alignment patterns. That is, two-dimensional alignment may be performed, and when three alignment patterns are used, three-dimensional alignment may be performed.

즉, 정렬 패턴의 수가 많아 질수록 내부 전극 패턴과 비아홀의 위치를 다양한 지점에서 맞추기 때문에 위치에 대한 편차를 감소시킬 수 있고, 내부 전극 패턴과 비아홀의 위치 정밀도를 높일 수 있다.
That is, as the number of alignment patterns increases, the positions of the internal electrode patterns and the via holes are matched at various points, thereby reducing the deviation of the positions and increasing the position precision of the internal electrode patterns and the via holes.

또한, 본 발명의 일 실시예에 따르면 유전체 시트(100)의 모서리 부에 정렬 패턴이 오도록 인쇄할 수 있다. In addition, according to an embodiment of the present invention can be printed so that the alignment pattern comes to the corner portion of the dielectric sheet (100).

모서리부에 2개 이상의 정렬 패턴을 인쇄하는 경우 가장 넓은 범위에서 위치 정렬이 이루어질 수 있다. 일례로 대각선 방향으로 2개의 정렬 패턴을 마련하는 경우 대각선 방향에 있는 내부 전극 패턴과 비아 전극의 위치 정밀도를 높일 수 있고, 직각 삼각형 형상으로 3개의 정렬 패턴을 마련하는 경우 상기 직각 삼각형 내부에 존재하는 내부 전극 패턴과 비아 전극의 위치 정밀도를 높일 수 있다.When printing two or more alignment patterns in the corner portion, the position alignment can be made in the widest range. For example, in the case of providing two alignment patterns in a diagonal direction, the positional accuracy of the internal electrode pattern and the via electrode in the diagonal direction may be improved, and in the case of providing three alignment patterns in a right triangle shape, the two alignment patterns may exist in the right triangle. Positioning accuracy of the internal electrode pattern and the via electrode can be improved.

본 발명의 일 실시예에 따르면 2개 또는 2개 이상의 정렬 패턴을 모서리에 배치함으로써 유전체 시트(100) 내부에 있는 모든 내부 전극 패턴의 위치 정밀도를 높일 수 있다.
According to one embodiment of the present invention, by placing two or two or more alignment patterns at the corners, it is possible to increase the positional accuracy of all internal electrode patterns in the dielectric sheet 100.

본 발명의 일 실시예에 따르면 내부 전극 패턴을 인쇄한 후에 비아홀에 도전성 물질을 충진함으로서 비아 전극을 형성할 수 있다. 비아홀에 Ni, Cu, Ag 등으로 이루어진 도전성 물질을 충진함으로서 내부 전극을 충진할 수 있다.
According to the exemplary embodiment of the present invention, the via electrode may be formed by filling a conductive material in the via hole after printing the internal electrode pattern. An internal electrode may be filled by filling a via hole with a conductive material made of Ni, Cu, Ag, or the like.

이후, 상기 유전체 시트(100)는 내부에 정렬 패턴과 내부 전극 패턴 중 적어도 하나 이상을 포함하도록 절단될 수 있다. 그에 따라 유전체 시트(100)를 절단하여 복수개의 유전체층을 형성할 수 있고, 상기 유전체층에는 정렬 패턴과 내부 전극 패턴 중 적어도 하나 이상이 형성될 수 있다.
Thereafter, the dielectric sheet 100 may be cut to include at least one of an alignment pattern and an internal electrode pattern therein. Accordingly, the dielectric sheet 100 may be cut to form a plurality of dielectric layers, and at least one of an alignment pattern and an internal electrode pattern may be formed on the dielectric layer.

이 후, 내부 전극 패턴이 형성된 복수개의 유전체층은 적층되어 도 1에 도시된 것과 같은 적층형 인덕터 본체(20)를 이룰 수 있다. 적층형 인덕터 본체(20)는 복수개의 내부 전극 패턴(41)이 복수개의 비아 전극(61)에 의하여 전기적으로 연결되어 코일 구조를 이룰 수 있다.
Thereafter, the plurality of dielectric layers having the internal electrode patterns formed thereon may be stacked to form the stacked inductor body 20 as illustrated in FIG. 1. In the multilayer inductor body 20, a plurality of internal electrode patterns 41 may be electrically connected by a plurality of via electrodes 61 to form a coil structure.

상기 코일 구조는 본체(20)의 양쪽 단부에 형성된 제1 외부 전극(10a)과 제2 외부 전극(10a) 전기적으로 연결되어, 외부 단자와 연결된 적층형 인덕터를 제조할 수 있다.
The coil structure may be electrically connected to the first external electrode 10a and the second external electrode 10a formed at both ends of the main body 20 to manufacture a multilayer inductor connected to the external terminal.

본 발명의 일 실시예에 따라 제조된 적층형 인덕터는 적층형 칩 인덕터 또는 적층형 칩 비드(Bead)일 수 있다. 적층형 칩 인덕터 또는 척층형 칩 비드 내부에는 코일 구조가 형성되어 인덕턴스를 유도하도록 형성될 수 있고, 본 발명의 일 실시예에 따르면 이러한 코일 구조의 위치 정밀도를 향상시킬 수 있다.
The stacked inductor manufactured according to an embodiment of the present invention may be a stacked chip inductor or a stacked chip bead. A coil structure may be formed inside the stacked chip inductor or the chuck layer chip bead to induce inductance, and according to an embodiment of the present invention, the positional accuracy of the coil structure may be improved.

본 발명의 경우 내부 전극 패턴과 비아 전극의 위치 정밀도가 증가하기 때문에 복수개의 내부 전극 패턴의 동일한 위치에 비아 전극이 형성되게 할 수 있다.In the present invention, since the positional accuracy of the internal electrode pattern and the via electrode is increased, the via electrode may be formed at the same position of the plurality of internal electrode patterns.

즉, 내부 전극 패턴에 비아 전극이 치우치게 형성되거나, 내부 전극 패턴 외부에 비아 전극이 형성되는 것을 방지할 수 있다.That is, it is possible to prevent the via electrode from being biased in the internal electrode pattern or from forming the via electrode outside the internal electrode pattern.

그에 따라 적층되어 코일 구조를 형성하더라도 코일 구조가 비틀어지거나 코일 구조가 단선되는 현상을 방지할 수 있다.
Accordingly, even when stacked to form a coil structure, the coil structure may be prevented from being twisted or the coil structure is disconnected.

따라서, 본 발명의 일 실시예에 따르면 적층형 칩 인덕터 또는 적층형 칩 비드와 같은 적층형 인덕터의 코일 구조의 위치 정밀도를 향상시킬 수 있고, 적층형 인덕터의 제품 불량을 방지할 수 있다.
Therefore, according to an embodiment of the present invention, it is possible to improve the positional accuracy of the coil structure of the stacked inductor such as the stacked chip inductor or the stacked chip bead, and to prevent product failure of the stacked inductor.

정렬 패턴과 내부 전극 패턴을 유전체 시트(100)에 인쇄할 때에는 적층형 인덕터용 내부 전극 인쇄 시트를 사용할 수 있다. 상기 유전체 시트(100)에 내부 전극 패턴을 인쇄할 때에는 내부 전극 인쇄 시트(200)을 유전체 시트(100)에 정렬 시켜 내부 전극 인쇄 시트(200)에 형성된 인쇄 패턴(201, 203)의 위치에 따라 내부 전극 패턴(101) 또는 정렬 패턴(103)이 인쇄되게 할 수 있다.
When printing the alignment pattern and the internal electrode pattern on the dielectric sheet 100, an internal electrode printing sheet for a multilayer inductor may be used. When the internal electrode pattern is printed on the dielectric sheet 100, the internal electrode printing sheet 200 is aligned with the dielectric sheet 100, according to the positions of the printing patterns 201 and 203 formed on the internal electrode printing sheet 200. The internal electrode pattern 101 or the alignment pattern 103 may be printed.

본 발명의 일 실이예에 따른 적층형 인덕터용 내부 전극 인쇄 시트(200)는 유전체 시트(100)에 내부 전극 패턴을 인쇄할 때에 기준이 되는 장치를 의미하며, 이에 제한되는 것은 아니나 유전체 시트(100) 위에 내부 전극 인쇄 시트(200)를 정렬시켜 내부 전극 인쇄 시트(200)에 형성된 인쇄 패턴의 위치에 따라 패턴이 인쇄되게 할 수 있다.
The internal electrode printing sheet 200 for a multilayer inductor according to an exemplary embodiment of the present invention refers to a device which is a reference when printing an internal electrode pattern on the dielectric sheet 100, but is not limited thereto. By arranging the inner electrode printing sheet 200 thereon, the pattern may be printed according to the position of the printing pattern formed on the inner electrode printing sheet 200.

본 발명의 일 실시예에 따르면 상기 내부 전극 인쇄 시트(200)는 내부 전극 패턴을 인쇄하기 위한 제1 인쇄 패턴(201); 및 상기 내부 전극 패턴과 일직선으로 나열되고 상기 내부 전극 패턴에 대하여 수직 방향 길이가 짧은 정렬 패턴은 인쇄하는 제2 인쇄 패턴 (203);을 포함한다.
According to an embodiment of the present invention, the internal electrode printing sheet 200 may include a first printing pattern 201 for printing an internal electrode pattern; And a second printing pattern 203 arranged in a line with the internal electrode pattern and printing an alignment pattern having a short vertical length with respect to the internal electrode pattern.

유전체 시트(100)에 내부 전극 패턴을 인쇄하기 위하여 내부 전극 인쇄 시트(200)를 유전체 시트(100) 위에 정렬시킨다.In order to print an internal electrode pattern on the dielectric sheet 100, the internal electrode printing sheet 200 is aligned on the dielectric sheet 100.

본 발명의 일 실시예에 따르면 상기 유전체 시트(100)에는 일직선으로 배열된 복수개의 비아홀이 형성될 수 있다. 내부 전극 인쇄 시트(200)는 상기 유전체 시트(100)에 형성된 비아홀 단부에 제2 인쇄 패턴(203)의 가장자리를 정렬시켜 비아홀을 포함하는 내부 전극 패턴을 인쇄할 수 있다.According to one embodiment of the present invention, a plurality of via holes arranged in a straight line may be formed in the dielectric sheet 100. The inner electrode printing sheet 200 may print an inner electrode pattern including the via holes by aligning an edge of the second printing pattern 203 at an end of the via hole formed in the dielectric sheet 100.

상기 비아홀 단부에 제2 인쇄 패턴(203)의 가장자리를 정렬시키는 것은 비아홀 단부와 제2 인쇄 패턴(203)의 가장자리가 일치하게 정렬시키거나, 근접하게 정렬시키는 것을 의미한다.
Aligning the edge of the second printing pattern 203 to the end of the via hole means that the edge of the via hole and the edge of the second printing pattern 203 are aligned or closely aligned.

상기 제2 인쇄 패턴(203)을 비아홀 단부에 정렬시킴으로써 동일한 내부 전극 인쇄 시트(200)에 있는 제1 인쇄 패턴(201)도 비아홀 위에 함께 정렬될 수 있다.
By aligning the second print pattern 203 to the end of the via hole, the first print pattern 201 in the same inner electrode print sheet 200 may also be aligned together on the via hole.

따라서, 제2 인쇄 패턴(203)의 가장자리를 비아홀과 일치시킴으로써, 비아홀과 가장자리가 일치하는 정렬 패턴을 인쇄할 수 있다. 동시에 동일한 내부 전극 인쇄 시트(200)에 형성된 제1 인쇄 패턴(201)을 따라서 내부 전극 패턴을 인쇄할 수 있다.
Therefore, by matching the edges of the second print pattern 203 with the via holes, it is possible to print an alignment pattern in which the via holes coincide with the edges. At the same time, the internal electrode pattern may be printed along the first printing pattern 201 formed on the same internal electrode printing sheet 200.

내부 전극 패턴은 정렬 패턴과 일직선 상에 배치되고, 상기 일직선에 대하여 수직방향으로 길이가 길기 때문에 정렬 패턴의 가장자리와 비아홀 단부가 정렬됨으로써 내부 전극 패턴은 내부에 비아홀이 위치하도록 인쇄될 수 있다.
Since the inner electrode pattern is disposed in a straight line with the alignment pattern, and the length of the inner electrode pattern is long in the vertical direction with respect to the straight line, the edge of the alignment pattern and the end of the via hole are aligned so that the inner electrode pattern may be printed such that the via hole is located therein.

상기 제2 인쇄 패턴은 내부 전극 인쇄 시트(200) 상에 2개 이상 형성될 수 있다. 유전체 시트(100)에 내부 전극 인쇄 시트(200)를 정렬시키기 위하여 1개의 제2 인쇄 패턴을 통하여 정렬시키는 경우 점 정렬, 즉 1차원 정렬이 이루어질 수 있으나, 2개의 제2 인쇄 패턴을 통하여 정렬시키는 경우 2점을 통하여 정렬이 이루어져 2차원 정렬이 이루어질 수 있다. 더 나아가 3개의 제2 인쇄 패턴을 통하여 정렬시키는 경우 3점을 통하여 3차원 정렬이 이루어질 수 있다.Two or more second printing patterns may be formed on the internal electrode printing sheet 200. In order to align the internal electrode printing sheet 200 to the dielectric sheet 100 through one second printing pattern, point alignment, that is, one-dimensional alignment may be performed, but through two second printing patterns In this case, alignment is performed through two points, and two-dimensional alignment may be performed. Furthermore, when aligning through three second printing patterns, three-dimensional alignment may be performed through three points.

즉, 유전체 시트(100)와 복수개의 제2 인쇄 패턴을 통하여 여러 지점에서의 정렬이 이루어질 경우 유전체 시트(100)와 내부 전극 인쇄 시트(200) 사이의 위치 정밀도는 증가할 수 있다.
That is, when the alignment is performed at various points through the dielectric sheet 100 and the plurality of second printing patterns, the positional accuracy between the dielectric sheet 100 and the internal electrode printing sheet 200 may increase.

또한, 상기 제2 인쇄 패턴은 내부 전극 인쇄 시트(200)에서 모서리부에 형성될 수 있다. 효율적으로 정렬하기 위하여 대각선 방향으로 유전체 시트(100)와 내부 전극 인쇄 시트(200)을 정렬시킴으로써 나머지 대각선의 범위 내에 있는 내부 전극 패턴의 비아홀에 대한 위치 정밀도를 향상시킬 수 있다. In addition, the second printing pattern may be formed at an edge portion of the internal electrode printing sheet 200. By aligning the dielectric sheet 100 and the inner electrode printing sheet 200 in a diagonal direction for efficient alignment, the positional precision of the via holes of the inner electrode patterns within the remaining diagonal range may be improved.

즉, 두 개의 제2 인쇄 패턴을 통하여 정렬시키는 경우 직선 내부에 존재하는 내부 전극 패턴과 비아홀의 위치 정밀도를 향상시킬 수 있다. 따라서, 내부 전극 인쇄 시트(200)에서 모서리 부에 제2 인쇄 패턴을 배치하는 경우 내부 전극 인쇄 시트(200) 내부의 대각선 방향에 배치된 모든 내부 전극 패턴과 비아홀의 위치 정밀도를 향상시킬 수 있다.
That is, when the alignment is performed through the two second printing patterns, the positional accuracy of the internal electrode patterns and the via holes existing in the straight line may be improved. Therefore, when the second printing pattern is disposed at the corner portion of the inner electrode printing sheet 200, the positional accuracy of all the inner electrode patterns and the via holes disposed in the diagonal direction inside the inner electrode printing sheet 200 may be improved.

본 발명의 다른 실시예에 따르면 반드시 내부 전극 인쇄 시트(200)의 다양한 부분에 제2 인쇄 패턴을 배치시킴으로써 내부 전극 패턴과 비아홀의 위치정밀도를 향상시킬 수 있다.
According to another exemplary embodiment of the present invention, the positional accuracy of the internal electrode pattern and the via hole may be improved by disposing the second printing pattern on various parts of the internal electrode printing sheet 200.

본 발명의 내부 전극 인쇄 시트(200)는 코일 구조를 형성하기 위한 내부 전극 패턴을 인쇄하는 데에 사용될 수 있으며, 이에 제한되는 것은 아니나 적층형 칩 인덕터 또는 적층형 칩 비드의 내부 전극 패턴을 인쇄하는 데에 사용될 수 있고, 다양한 형태의 내부 전극 패턴을 인쇄하는 데에 사용될 수 있다.
The inner electrode printing sheet 200 of the present invention may be used to print an inner electrode pattern for forming a coil structure, but is not limited thereto to print an inner electrode pattern of a stacked chip inductor or a stacked chip bead. It can be used and can be used to print various types of internal electrode patterns.

본 발명의 일 실시예에 따르면 내부 전극 인쇄 시트(200)와 비아홀이 형성되는 유전체 시트(100)에 내부 전극 인쇄 시트(200)와 유전체 시트(100) 사이의 정렬을 위한 별도의 마커를 포함하지 않을 수 있다.
According to one embodiment of the invention does not include a separate marker for the alignment between the inner electrode printing sheet 200 and the dielectric sheet 100 in the dielectric sheet 100, the inner electrode printing sheet 200 and the via hole is formed. You may not.

단지 내부 전극 패턴과 유사한 형상을 가지면서 내부 전극 패턴 보다 길이가 짧은 내부 전극 패턴을 인쇄함으로써 내부 전극 패턴과 비아 전극의 위치 정밀도를 높일 수 있다.
By only printing an inner electrode pattern having a shape similar to that of the inner electrode pattern and having a shorter length than the inner electrode pattern, the positional accuracy of the inner electrode pattern and the via electrode can be improved.

그에 따라 적층형 인덕터의 코일 구조의 위치 정밀도가 향상되어 칩에 형성된 코일 구조의 형상 불량을 방지할 수 있고, 칩의 불량률을 낮출 수 있어 칩의 신뢰도를 향상시킬 수 있다.As a result, the positional accuracy of the coil structure of the multilayer inductor may be improved to prevent shape defects of the coil structure formed on the chip, and the chip defect rate may be lowered, thereby improving chip reliability.

Claims

Punching a plurality of via holes arranged in a straight line on the dielectric sheet; And
Printing an alignment pattern on the dielectric sheet, the alignment pattern of which ends and edges of the via hole coincide with the alignment pattern, and an inner electrode pattern having a length longer in a vertical direction than the alignment pattern;
Laminated inductor manufacturing method comprising a.

The method of claim 1,
Punching the via hole
Disposing an inner electrode printing sheet on the dielectric sheet including a first printing pattern for printing the inner electrode pattern and a second printing pattern for printing the alignment pattern; And
Punching a plurality of via holes on the dielectric sheet such that an edge of the second printed pattern coincides with an end of the via hole;
Laminated inductor manufacturing method comprising a.

The method of claim 1,
And manufacturing at least two alignment patterns on the dielectric sheet.

The method of claim 1,
The method of manufacturing a multilayer inductor for printing the alignment pattern in the corner portion of the dielectric sheet.

The method of claim 1,
And forming a via electrode by filling a conductive material in the via hole.

The method of claim 1,
Cutting the dielectric sheet to include at least one of an internal electrode pattern and the alignment pattern in the one dielectric layer; And
Stacking a plurality of dielectric layers printed with the internal electrode patterns to form a laminate;
Laminated inductor manufacturing method further comprising.

The method of claim 1,
The multilayer inductor is a multilayer chip inductor or a multilayer chip bead (bead) stacked inductor manufacturing method.

A first printing pattern for printing the internal electrode pattern on the printing sheet; And
A second printing pattern arranged in line with the inner electrode pattern and printing an alignment pattern having a short vertical length with respect to the inner electrode pattern;
Internal electrode printing sheet for a multilayer inductor comprising a.

The method of claim 8,
The printed sheet is an internal electrode printing sheet for a multilayer inductor comprising two or more second printing patterns.

The method of claim 8,
And the second print pattern is formed at an edge portion of the print sheet.