KR20120044538A - Semiconductor device using thermoelectric coating, semiconductor memory device having the same, manufacturing method thereof and current controlling method thereof - Google Patents

Semiconductor device using thermoelectric coating, semiconductor memory device having the same, manufacturing method thereof and current controlling method thereof Download PDF

Info

Publication number
KR20120044538A
KR20120044538A KR1020100105849A KR20100105849A KR20120044538A KR 20120044538 A KR20120044538 A KR 20120044538A KR 1020100105849 A KR1020100105849 A KR 1020100105849A KR 20100105849 A KR20100105849 A KR 20100105849A KR 20120044538 A KR20120044538 A KR 20120044538A
Authority
KR
South Korea
Prior art keywords
substrate
thin film
thermoelectric
thermoelectric thin
semiconductor device
Prior art date
Application number
KR1020100105849A
Other languages
Korean (ko)
Other versions
KR101146301B1 (en
Inventor
강상우
윤주영
임종연
김진태
Original Assignee
한국표준과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국표준과학연구원 filed Critical 한국표준과학연구원
Priority to KR1020100105849A priority Critical patent/KR101146301B1/en
Publication of KR20120044538A publication Critical patent/KR20120044538A/en
Application granted granted Critical
Publication of KR101146301B1 publication Critical patent/KR101146301B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/852—Thermoelectric active materials comprising inorganic compositions comprising tellurium, selenium or sulfur
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/853—Thermoelectric active materials comprising inorganic compositions comprising arsenic, antimony or bismuth

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE: A semiconductor device using a thermoelectric thin film, a semiconductor memory device including the same, a manufacturing method thereof, and a current controlling method using the same are provided to easily control a current flowing in a semiconductor substrate by controlling a frequency of an input signal in the thermoelectric thin film formed on the substrate. CONSTITUTION: A source electrode(110) and a drain electrode(120) are formed on a substrate(100). A gate electrode(130) including a thermoelectric thin film(132) is formed between the source electrode and the drain electrode. The thermoelectric thin film is directly contacted with a metal wire(134) and the substrate. The gate electrode includes a reaction preventing layer for reducing reaction with the substrate. A current channel is formed between the source electrode and the drain electrode.

Description

열전박막을 이용한 반도체 소자, 이를 포함하는 반도체 메모리소자, 이의 제조방법 및 이를 이용한 전류 제어방법{SEMICONDUCTOR DEVICE USING THERMOELECTRIC COATING, SEMICONDUCTOR MEMORY DEVICE HAVING THE SAME, MANUFACTURING METHOD THEREOF AND CURRENT CONTROLLING METHOD THEREOF}Semiconductor device using thermoelectric thin film, semiconductor memory device including the same, manufacturing method thereof and current control method using the same TECHNICAL FIELD

본 발명은 반도체 소자에 관한 것이다. 보다 상세하게는 전기에너지와 열에너지의 변환을 토대로 하는 열전박막을 이용한 반도체 소자, 이를 포함하는 반도체 메모리소자, 이의 제조방법 및 이를 이용한 전류 제어방법에 관한 것이다.The present invention relates to a semiconductor device. More specifically, the present invention relates to a semiconductor device using a thermoelectric thin film based on the conversion of electrical energy and thermal energy, a semiconductor memory device including the same, a manufacturing method thereof, and a current control method using the same.

열전 물질은 온도 차이에 따른 전하의 이동으로 전계를 형성하거나(Seebeck effect) 전류를 흘렸을 때 재료 접합부 양단에 발열 또는 냉각 현상(Peltier effect)이 나타나는 물질로서 열에너지와 전기 에너지를 직접적으로 상호 변환시킬 수 있는 열전 소자에 이용된다.A thermoelectric material is a material that generates an electric field or a Peltier effect at both ends of a material junction when a Seebeck effect or a current flows due to a movement of electric charge due to a temperature difference. The thermoelectric material can directly convert thermal energy to electrical energy. It is used in a thermoelectric element.

지금까지 다양한 열전 물질들이 개발되었고, 특히 상온에서 열전 효율이 우수한 비스무트 텔루라이드(Bismuth telluride), 비스무트 셀레나이드(Bismuth selenide) 등이 전통적으로 많이 연구되었다.Various thermoelectric materials have been developed so far, especially bismuth telluride and bismuth selenide, which have excellent thermoelectric efficiency at room temperature, have been traditionally studied.

이러한 열전 물질은 그 특성 때문에 다양한 분야에 활용될 수 있는 가능성이 상존하고 있으며, 따라서 이러한 가능성을 토대로 새로운 활용분야를 발굴할 필요성이 대두된다.These thermoelectric materials have the potential to be used in various fields because of their characteristics, and thus there is a need to discover new fields of application based on these possibilities.

본 발명은 상기와 같은 필요성에 의해 안출된 것으로서, 본 발명의 일 실시예에 따르면, 열전박막의 에너지변환 현상을 토대로 새로운 형태의 반도체 소자인 열전박막을 이용한 반도체 소자, 이를 포함하는 반도체 메모리소자, 이의 제조방법 및 이를 이용한 전류 제어방법을 제공한다.The present invention has been made in view of the necessity as described above, according to an embodiment of the present invention, a semiconductor device using a thermoelectric thin film of a new type of semiconductor device based on the energy conversion phenomenon of the thermoelectric film, a semiconductor memory device comprising the same, It provides a manufacturing method thereof and a current control method using the same.

또한, 본 발명의 일 실시예에 따르면, 기판에 열전박막을 형성하고 이에 입력신호를 인가함으로써 반도체 기판에 흐르는 전류를 제어할 수 있는 열전박막을 이용한 반도체 소자, 이를 포함하는 반도체 메모리소자, 이의 제조방법 및 이를 이용한 전류 제어방법을 제공한다.In addition, according to an embodiment of the present invention, a semiconductor device using a thermoelectric thin film capable of controlling a current flowing through the semiconductor substrate by forming a thermoelectric thin film on the substrate and applying an input signal thereto, a semiconductor memory device comprising the same, and manufacturing thereof It provides a method and a current control method using the same.

상기와 같은 본 발명은, 기판; 기판 상에 형성된 소스 전극; 기판 상에 형성된 드레인 전극; 및 기판 상에 소스 전극과 드레인 전극 사이로 형성되고, 인가되는 입력신호에 대응하여 열에너지를 생성하는 열전박막을 포함하는 게이트 전극;을 포함하고, 기판은 소스 전극과 드레인 전극 사이에 생성된 열에너지에 기반하여 전류가 흐를 수 있는 전류 채널이 형성되는 것을 특징으로 하는 열전박막을 이용한 반도체 소자를 제공한다.The present invention as described above, the substrate; A source electrode formed on the substrate; A drain electrode formed on the substrate; And a gate electrode formed on the substrate between the source electrode and the drain electrode, the gate electrode including a thermoelectric film for generating thermal energy in response to an input signal applied thereto, wherein the substrate is based on thermal energy generated between the source electrode and the drain electrode. The present invention provides a semiconductor device using a thermoelectric thin film, wherein a current channel through which a current can flow is formed.

열전박막 상으로 연결된 메탈 와이어를 더 포함하고, 인가되는 입력신호는 메탈 와이어를 통해 열전박막로 전달되는 것일 수 있다.The method may further include a metal wire connected to the thermoelectric thin film, and the input signal may be transmitted to the thermoelectric thin film through the metal wire.

생성된 열에너지는 입력신호의 주파수에 비례하는 것일 수 있다.The generated heat energy may be proportional to the frequency of the input signal.

기판은 P형 기판 또는 N형 기판인 것일 수 있다.The substrate may be a P-type substrate or an N-type substrate.

기판은, P형 기판인 경우 소스 전극 및 드레인 전극의 각 하부로 N형 불순물이 첨가된 것이며, 그리고 N형 기판인 경우 소스 전극 및 드레인 전극의 각 하부로 P형 불순물이 첨가된 것일 수 있다.In the case of the P-type substrate, the N-type impurity may be added to each lower portion of the source electrode and the drain electrode, and in the case of the N-type substrate, the P-type impurity may be added to the lower portion of the source electrode and the drain electrode.

열전박막은 Bi-Te계 합금 소재 또는 Bi에 Sb를 도핑한 소재 또는 Te에 Se를 도핑한 소재로 형성된 것일 수 있다.The thermoelectric thin film may be formed of a Bi-Te-based alloy material, a material doped with Sb to Bi, or a material doped with Se to Te.

게이트 전극은 기판과의 반응성을 줄이기 위해 기판과 열전박막 사이에 Co, Mo, Ge, SiGe, TiN, TaN, SiO2 및 ZrO2 등의 금속 또는 반도체와 절연체 방지막 중 중 적어도 하나의 소재로 형성된 반응 방지층;을 더 포함하는 것일 수 있다.The gate electrode is formed of a metal or semiconductor such as Co, Mo, Ge, SiGe, TiN, TaN, SiO 2 and ZrO 2 between at least one of an insulating film and an insulating film between the substrate and the thermal thin film to reduce reactivity with the substrate. The prevention layer; may further include.

또한, 본 발명은, 열전박막을 이용한 반도체 소자를 포함하는 반도체 메모리소자를 제공한다.The present invention also provides a semiconductor memory device including a semiconductor device using a thermoelectric thin film.

한편, 본 발명은 다른 카테고리로서, 기판 상으로 소스 전극 및 드레인 전극 각각에 대응하는 불순물이 주입되는 단계(S110); 및 기판 상에 소스 전극 및 드레인 전극 사이로 열전물질이 박막 형성되는 단계(S120);를 포함하는 열전박막을 이용한 반도체 소자의 제조방법을 제공한다.On the other hand, the present invention is another category, the step of injecting impurities corresponding to each of the source electrode and the drain electrode on the substrate (S110); And forming a thin film of a thermoelectric material between the source electrode and the drain electrode on the substrate (S120).

열전물질의 박막 형성단계(S20)는, 열전물질이 화학기상 증착법(CVD, Chemical Vapor Deposition)에 의해 박막 형성되는 단계인 것일 수 있다.The thin film forming step (S20) of the thermoelectric material may be a step in which the thermoelectric material is thin film formed by chemical vapor deposition (CVD).

화학기상 증착법은 Bi(C2H5)3 또는 Te(t-Butyl)2을 원료로 하는 것일 수 있다.The chemical vapor deposition method may be based on Bi (C 2 H 5 ) 3 or Te (t-Butyl) 2 .

불순물 주입단계(S10)와 열전물질의 박막 형성단계(S20) 사이에, 기판 상으로 Co, Mo, Ge, SiGe, TiN, TaN, SiO2 및 ZrO2 중 적어도 하나의 소재로 반응 방지층이 형성되는 단계(S15);를 더 포함하는 것일 수 있다.Between the impurity implantation step (S10) and the thin film formation step (S20) of the thermoelectric material, the reaction prevention layer is formed of at least one material of Co, Mo, Ge, SiGe, TiN, TaN, SiO 2 and ZrO 2 on the substrate Step S15 may be further included.

또한, 본 발명은, 입력신호 인가부가 기판 상에 형성된 열전박막으로 입력신호를 인가하는 단계(S210); 열전박막이 입력신호의 주파수에 기초하여 열에너지를 생성하는 단계(S220); 기판이 생성된 열에너지를 공급받아 온도가 변화되는 단계(S230); 온도의 변화에 기초하여 기판 상에 형성된 소스 전극과 드레인 전극 사이의 전류 채널 크기가 조절되는 단계(S230);를 포함하는 열전박막을 이용한 반도체 소자의 전류 제어방법을 제공한다.In addition, the present invention, the input signal applying unit for applying the input signal to the thermoelectric film formed on the substrate (S210); Generating a thermal energy by the thermoelectric thin film based on the frequency of the input signal (S220); Receiving a thermal energy generated by the substrate to change the temperature (S230); It provides a current control method for a semiconductor device using a thermoelectric thin film comprising the step (S230) of adjusting the current channel size between the source electrode and the drain electrode formed on the substrate based on the change in temperature.

열전박막의 열에너지 생성단계(S220)에서, 생성되는 열에너지는 주파수에 비례하는 것일 수 있다.In the thermal energy generation step (S220) of the thermal thin film, the generated thermal energy may be proportional to the frequency.

열전박막의 열에너지 생성단계(S220)와 기판의 온도 변화단계(S230) 사이에는, 반응 방지층이 열전박막과 기판 사이에 위치하여 생성된 열에너지를 기판에 전달하는 단계(S225);를 더 포함하는 것일 수 있다.Between the thermal energy generation step (S220) of the thermoelectric thin film and the temperature change step (S230) of the substrate, a step of transmitting a thermal energy generated by the reaction prevention layer is located between the thermoelectric thin film and the substrate (S225); Can be.

상기와 같은 본 발명의 일 실시예에 의하면, 열전박막의 에너지변환 현상을 토대로 열에너지 또는 온도 조절에 따른 전류 제어를 시도할 수 있는 새로운 형태의 반도체 소자를 제공한다.According to one embodiment of the present invention as described above, there is provided a new type of semiconductor device capable of attempting current control according to thermal energy or temperature control based on the energy conversion phenomenon of the thermoelectric thin film.

그리고, 기판에 형성된 열전박막에 입력신호의 주파수를 조절함으로써 반도체 기판에 흐르는 전류를 제어할 수 있다.The current flowing through the semiconductor substrate can be controlled by adjusting the frequency of the input signal in the thermoelectric thin film formed on the substrate.

도 1은 본 발명인 열전박막을 이용한 반도체 소자의 제1 실시예 단면을 나타낸 단면도,
도 2a 및 도 2b는 본 발명인 열전박막을 이용한 반도체 소자의 제1 실시예 구성 중 기판 상에 열전박막이 증착된 상태의 측면과 평면을 각각 나타낸 예시사진,
도 3은 본 발명인 열전박막을 이용한 반도체 소자의 제2 실시예 단면을 나타낸 단면도,
도 4는 본 발명인 열전박막을 이용한 반도체 소자의 제조방법의 일 실시예를 순차적으로 나타낸 순서도,
도 5는 본 발명인 열전박막을 이용한 반도체 소자의 전류 제어방법의 일 실시예를 순차적으로 나타낸 순서도이다.1 is a cross-sectional view showing a cross section of a first embodiment of a semiconductor device using a thermoelectric thin film of the present invention;
2A and 2B are exemplary photographs showing side and plan views, respectively, of a state in which a thermal thin film is deposited on a substrate in the first embodiment of the semiconductor device using the thermal thin film according to the present invention;
3 is a cross-sectional view showing a cross section of a second embodiment of a semiconductor device using the thermoelectric thin film of the present invention;
4 is a flowchart sequentially showing an embodiment of a method of manufacturing a semiconductor device using the thermoelectric thin film of the present invention;
5 is a flowchart sequentially illustrating an embodiment of a method for controlling current of a semiconductor device using a thermoelectric thin film according to the present invention.

<반도체 소자의 제1 <First of semiconductor element 실시예Example >>

도 1은 본 발명인 열전박막을 이용한 반도체 소자의 제1 실시예 단면을 나타낸 단면도이다. 도 1에 도시된 바와 같이, 반도체 소자의 제1 실시예는 기판(100), 기판(100) 상에 형성된 소스 전극(110) 및 드레인 전극(120), 소스 전극(110)과 드레인 전극(120) 사이로 열전박막(132)을 포함하는 게이트 전극(130)으로 구성된다.1 is a cross-sectional view showing a cross section of a first embodiment of a semiconductor device using the thermoelectric thin film of the present invention. As shown in FIG. 1, a first embodiment of a semiconductor device includes a substrate 100, a source electrode 110 and a drain electrode 120 formed on the substrate 100, a source electrode 110 and a drain electrode 120. And a gate electrode 130 including the thermoelectric thin film 132 therebetween.

반도체 소자의 제1 실시예는 열전박막(132)에 인가되는 입력신호의 주파수에 기반하여 직접 기판(100)에 열에너지가 전달되고 기판(100)의 온도가 올라가면, 이에 의해 소스 전극(110) 및 드레인 전극(120) 각 하부 영역에 위치하는 전하를 갖는 캐리어 흐름이 발생하여 전류가 제어될 수 있도록 작용한다.According to the first embodiment of the semiconductor device, when the thermal energy is directly transmitted to the substrate 100 and the temperature of the substrate 100 rises based on the frequency of the input signal applied to the thermal thin film 132, the source electrode 110 and A carrier flow having charges located in each lower region of the drain electrode 120 is generated so that the current can be controlled.

이하, 도 1을 참조하여 제1 실시예의 구성에 대해 설명한다.Hereinafter, the structure of a 1st Example is demonstrated with reference to FIG.

기판(100)은 실리콘 기판으로서 N형 반도체 또는 P형 반도체가 사용될 수 있다. 그리고, 이러한 기판(100)은 열에너지에 기반한 온도의 증가로 전류 채널이 형성될 수 있고, 온도의 증감에 따라 전류 채널을 통해 이동하는 캐리어가 증감되도록 작용한다.The substrate 100 may be an N-type semiconductor or a P-type semiconductor as a silicon substrate. In addition, the substrate 100 may form a current channel due to an increase in temperature based on thermal energy, and act to increase or decrease a carrier moving through the current channel as the temperature increases or decreases.

기판(100) 상에 형성된 소스 전극(110) 및 드레인 전극(120)은 그 하부로 불순물이 주입된 결과, N형 도핑 또는 P형 도핑되어 있다. 즉, 기판(100)이 P형 기판(100)인 경우 소스 전극(110) 및 드레인 전극(120)의 각 하부로 N형 불순물이 첨가된 것이며, 이 경우 기판(100)에 형성되는 전류 채널은 N형 채널이 된다. 그리고, 기판(100)이 N형 기판(100)인 경우 소스 전극(110) 및 드레인 전극(120)의 각 하부로 P형 불순물이 첨가된 것이며, 이 경우 기판(100)에 형성되는 전류 채널은 P형 채널이 된다.The source electrode 110 and the drain electrode 120 formed on the substrate 100 are doped with N-type doping or P-type doping as a result of implanting impurities into the bottom thereof. That is, when the substrate 100 is a P-type substrate 100, N-type impurities are added to each lower portion of the source electrode 110 and the drain electrode 120. In this case, the current channel formed in the substrate 100 It becomes an N-type channel. In the case where the substrate 100 is the N-type substrate 100, P-type impurities are added to the lower portions of the source electrode 110 and the drain electrode 120. In this case, the current channel formed in the substrate 100 It becomes a P-type channel.

소스 전극(110) 및 드레인 전극(120)은 상술한 N형 불순물 또는 P형 불순물 상부로 증착되어 전도성을 갖는 금속으로 형성될 수 있는데 본 실시예에서는 알루미늄(Al)을 사용하여 배선한다.The source electrode 110 and the drain electrode 120 may be formed of a conductive metal by being deposited on the N-type impurity or the P-type impurity described above. In this embodiment, the wiring is made using aluminum (Al).

게이트 전극(130)은 소스 전극(110)과 드레인 전극(120) 사이에 형성되며, 열에너지 생성을 위해 열전박막(132)을 포함하여 구성된다. 게이트 전극(130)은 외부의 입력신호 인가부(미도시)로부터 입력신호를 인가받으며 열전박막(132)으로 하여금 입력신호의 주파수에 따른 열에너지를 생성하게 한다. 따라서, 게이트 전극(130)은 입력신호 인가부(미도시)와 연결될 수 있도록 메탈 와이어(134)가 더 형성될 수 있다. 이러한 메탈 와이어(134)는 W, Al, Ni, Co, Cu 등으로 형성될 수 있다.The gate electrode 130 is formed between the source electrode 110 and the drain electrode 120, and includes a thermoelectric thin film 132 to generate thermal energy. The gate electrode 130 receives an input signal from an external input signal applying unit (not shown) and causes the thermoelectric thin film 132 to generate thermal energy according to the frequency of the input signal. Therefore, the metal electrode 134 may be further formed in the gate electrode 130 to be connected to the input signal applying unit (not shown). The metal wire 134 may be formed of W, Al, Ni, Co, Cu, or the like.

제1 실시예에서 게이트 전극(130)은 열에너지 생성을 위한 열전박막(132)이 직접적으로 메탈 와이어(134) 및 기판(100)에 접촉되어 있지만, 하기에 설명할 제2 실시예에서는 기판(100) 또는 메탈 와이어(134)와의 사이에서 반응 방지층(136)을 포함할 수 있으며, 이에 대해서는 도 3에서 후술한다.In the first embodiment, although the thermal thin film 132 for generating thermal energy is in direct contact with the metal wire 134 and the substrate 100, the gate electrode 130 has the substrate 100 in the second embodiment to be described below. Or a reaction prevention layer 136 with the metal wire 134, which will be described later with reference to FIG. 3.

열전박막(132)은 전기 에너지를 열 에너지로 전환하는 열전물질로 형성되는데, 이러한 열전물질로는 Bi-Te계 합금 소재 또는 Bi에 Sb를 도핑하거나 Te에 Se를 도핑한 소재가 사용될 수 있다. 구체적으로 제1 실시예에서는 Bi2Te3을 사용하였다.The thermoelectric thin film 132 is formed of a thermoelectric material that converts electrical energy into thermal energy. As the thermoelectric material, a Bi-Te-based alloy material, a material doped with Sb or Bi doped with Se, may be used. Specifically, Bi 2 Te 3 was used in the first embodiment.

도 2a 및 도 2b는 본 발명인 열전박막을 이용한 반도체 소자의 제1 실시예 구성 중 기판 상에 열전박막이 증착된 상태의 측면과 평면을 각각 나타낸 예시사진이다. 도 2a 및 도 2b는 Bi2Te3이 열 화학기상 증착법(Thermal CVD, Thermal Chemical Vapor Deposition)에 의해 실리콘 기판(100) 상에 박막 형성된 상태를 보여 주고 있다. 여기서, 증착 환경은 증착온도 400 ℃, 증착압력 9 Torr이고, 증착원료로는 Bi(CH3)3 과 Te(t-Butyl)2을 사용하였다. 특히, 수소 200 sccm을 흘려 불순물을 낮추어 증착하였다. 이러한 Bi2Te3 증착물질 상부로 30 Hz의 주파수를 갖는 50 mA 전류를 흘린 결과, 실리콘 기판(100)의 온도는 약 1.5 ℃ 상승하였다.
2A and 2B are exemplary photographs showing side and plan views of a state in which a thermal thin film is deposited on a substrate in the first embodiment of the semiconductor device using the thermal thin film according to the present invention. 2A and 2B illustrate a state in which Bi 2 Te 3 is formed on a silicon substrate 100 by thermal chemical vapor deposition (Thermal CVD). Here, the deposition environment was a deposition temperature of 400 ℃, deposition pressure of 9 Torr, Bi (CH 3 ) 3 and Te (t-Butyl) 2 was used as the deposition material. In particular, 200 sccm of hydrogen was flowed to lower impurities and deposited. As a result of flowing a 50 mA current having a frequency of 30 Hz over the Bi 2 Te 3 deposition material, the temperature of the silicon substrate 100 rose about 1.5 ° C.

상술한 열전박막(132)을 이용한 반도체 소자는 입력신호 인가부(미도시)에서 인가되는 전류신호 또는 전압신호의 주파수의 조절에 따라 기판(100)에 흐르는 전류를 조절하게 되는데, 이러한 전류 조절에 기반하여 열전박막(132)을 이용한 반도체 소자를 포함하는 반도체 메모리소자도 구현될 수 있다.
The semiconductor device using the above-described thermoelectric thin film 132 adjusts the current flowing in the substrate 100 according to the frequency of the current signal or the voltage signal applied from the input signal applying unit (not shown). A semiconductor memory device including a semiconductor device using the thermoelectric thin film 132 may also be implemented.

<반도체 소자의 제2 <Second of semiconductor element 실시예Example >>

도 3은 본 발명인 열전박막을 이용한 반도체 소자의 제2 실시예 단면을 나타낸 단면도이다. 제2 실시예에서는 반응 방지층(136)을 제외한 모든 구성이 제1 실시예와 동일하므로 이에 대해서만 설명한다. 도 3에 도시된 바와 같이, 상술한 제1 실시예의 구성들 이외에, 열전박막(132)과 기판(100) 사이 또는 열전박막(132)과 메탈 와이어(134) 사이에 반응 방지층(136)이 형성될 수 있다.3 is a cross-sectional view showing a cross section of a second embodiment of a semiconductor device using the thermoelectric thin film of the present invention. In the second embodiment, all the configuration except for the reaction prevention layer 136 is the same as in the first embodiment, and only this will be described. As shown in FIG. 3, in addition to the configurations of the first embodiment described above, a reaction prevention layer 136 is formed between the thermoelectric thin film 132 and the substrate 100 or between the thermoelectric thin film 132 and the metal wire 134. Can be.

구체적으로 반응 방지층(136)은, 실리콘 기판(100)과의 반응성이 낮은 금속배선 물질(예: Co, Mo)이나 확산 방지막(예: TiN, TaN) 또는 반도체물질(Ge, SiGe) 또는 유전물질(예: SiO2, ZrO2)을 삽입하여 열전물질과 기판(100)과의 반응성을 최소화하고, 소자의 신뢰성을 높이도록 작용한다.
Specifically, the reaction prevention layer 136 may be a metal wire material (eg, Co, Mo) or a diffusion barrier (eg, TiN, TaN) or a semiconductor material (Ge, SiGe) or a dielectric material having low reactivity with the silicon substrate 100. (Eg, SiO 2 , ZrO 2 ) is inserted to minimize the reactivity between the thermoelectric material and the substrate 100 and to increase the reliability of the device.

<반도체 소자 제조방법><Semiconductor Device Manufacturing Method>

도 4는 본 발명인 열전박막을 이용한 반도체 소자의 제조방법의 일 실시예를 순차적으로 나타낸 순서도이다. 도 4를 참조하면, 제조방법의 일 실시예는 우선, 기판(100) 상으로 소스 전극(110) 및 드레인 전극(120) 각각에 대응하는 불순물이 주입된다(S110). 이 경우 주입되는 불순물은 P형 기판(100)의 경우 N형 불순물이 주입되고, N형 기판(100)의 경우 P형 불순물이 주입된다.4 is a flowchart sequentially showing an embodiment of a method of manufacturing a semiconductor device using the thermoelectric thin film of the present invention. Referring to FIG. 4, in one embodiment of the manufacturing method, impurities corresponding to each of the source electrode 110 and the drain electrode 120 are first injected into the substrate 100 (S110). In this case, N-type impurities are implanted in the case of the P-type substrate 100, and P-type impurities are implanted in the case of the N-type substrate 100.

다음, 기판(100) 상에 소스 전극(110) 및 드레인 전극(120) 사이로 열전물질이 박막 형성됨으로써(S120) 열전박막(132)을 이용한 반도체 소자의 제조방법의 일 실시예가 수행될 수 있다.Next, a thin film of thermoelectric material is formed between the source electrode 110 and the drain electrode 120 on the substrate 100 (S120). Thus, an embodiment of a method of manufacturing a semiconductor device using the thermoelectric thin film 132 may be performed.

특히, 열전물질의 박막 형성단계(S20)는, 열전물질이 화학기상 증착법(CVD, Chemical Vapor Deposition)에 의해 박막 형성될 수 있으며, Bi(C2H5)3 또는 Te(t-Butyl)2을 증착 원료로 하여 열 화학기상 증착법(Thermal CVD)에 의해 증착될 수 있다. 이에 대해서는 도 2에서 전술한 바와 같다.In particular, the thin film forming step (S20) of the thermoelectric material, the thermoelectric material may be a thin film formed by chemical vapor deposition (CVD, Chemical Vapor Deposition), Bi (C 2 H 5 ) 3 or Te (t-Butyl) 2 Can be deposited by thermal chemical vapor deposition (Thermal CVD) using as a deposition raw material. This is the same as described above with reference to FIG. 2.

한편, 불순물 주입단계(S10)와 열전물질의 박막 형성단계(S20) 사이에, 기판(100) 상으로 Co, Mo, TiN, TaN, Si, SiGe, SiO2 및 ZrO2 중 적어도 하나의 소재로 반응 방지층 형성단계(S15)를 더 포함할 수 있다.
On the other hand, between the impurity implantation step (S10) and the thin film formation step (S20) of the thermoelectric material, on the substrate 100 with at least one material of Co, Mo, TiN, TaN, Si, SiGe, SiO 2 and ZrO 2 It may further comprise a reaction prevention layer forming step (S15).

<전류 제어방법><Current control method>

도 5는 본 발명인 열전박막을 이용한 반도체 소자의 전류 제어방법의 일 실시예를 순차적으로 나타낸 순서도이다. 도 5를 참조하면, 우선, 입력신호 인가부가 기판(100) 상에 형성된 열전박막(132)으로 입력신호를 인가한다(S210).5 is a flowchart sequentially illustrating an embodiment of a method for controlling current of a semiconductor device using a thermoelectric thin film according to the present invention. Referring to FIG. 5, first, the input signal applying unit applies an input signal to the thermoelectric thin film 132 formed on the substrate 100 (S210).

다음, 열전박막(132)이 입력신호의 주파수에 기초하여 열에너지를 생성한다(S220).Next, the thermoelectric thin film 132 generates thermal energy based on the frequency of the input signal (S220).

다음, 기판(100)이 생성된 열에너지를 공급받아 온도가 변화된다(S230).Next, the temperature is changed by receiving the generated thermal energy from the substrate 100 (S230).

마지막으로, 온도의 변화에 기초하여 기판(100) 상에 형성된 소스 전극(110)과 드레인 전극(120) 사이의 전류 채널 크기가 조절됨으로써(S230) 열전박막(132)을 이용한 반도체 소자의 전류 제어방법의 일 실시예가 수행될 수 있다.Lastly, the current channel size between the source electrode 110 and the drain electrode 120 formed on the substrate 100 is adjusted based on the change in temperature (S230), thereby controlling the current of the semiconductor device using the thermoelectric thin film 132. One embodiment of the method may be performed.

특히, 열전박막(132)의 열에너지 생성단계(S220)에서, 생성되는 열에너지는 주파수에 비례하므로 이를 통해 정확한 전류제어가 가능하다.In particular, in the heat energy generation step (S220) of the thermoelectric thin film 132, the generated heat energy is proportional to the frequency, thereby enabling accurate current control.

또한, 열전박막(132)의 열에너지 생성단계(S220)와 기판(100)의 온도 변화단계(S230) 사이에는, 반응 방지층이 열전박막(132)과 기판(100) 사이에 위치하여 생성된 열에너지를 기판(100)에 전달하는 단계(S225)가 더 포함되어 전술한 반도체 소자의 제2 실시예의 전류제어 방법이 수행될 수도 있다.
In addition, between the thermal energy generation step (S220) of the thermal thin film 132 and the temperature change step (S230) of the substrate 100, a reaction prevention layer is positioned between the thermal thin film 132 and the substrate 100 to generate the thermal energy. A step S225 of transferring to the substrate 100 may be further included to perform the current control method of the second embodiment of the semiconductor device described above.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기의 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all aspects. In addition, the scope of the present invention is indicated by the appended claims rather than the detailed description above. Also, it is to be construed that all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts are included in the scope of the present invention.

DP: 도핑 영역
100: 기판
110: 소스 전극
120: 드레인 전극
130: 게이트 전극
132: 열전박막
134: 메탈 와이어
136: 반응 방지층DP: doping area
100: substrate
110: source electrode
120: drain electrode
130: gate electrode
132: thermoelectric thin film
134: metal wire
136: reaction prevention layer

Claims (13)

기판;
상기 기판 상에 형성된 소스 전극;
상기 기판 상에 형성된 드레인 전극; 및
상기 기판 상에 상기 소스 전극과 상기 드레인 전극 사이로 형성되고, 열전박막을 포함하는 게이트 전극;을 포함하고,
상기 기판은 상기 소스 전극과 상기 드레인 전극 사이에 전류 채널이 형성되는 것을 특징으로 하는 열전박막을 이용한 반도체 소자.
Board;
A source electrode formed on the substrate;
A drain electrode formed on the substrate; And
A gate electrode formed between the source electrode and the drain electrode on the substrate and including a thermoelectric film;
The substrate is a semiconductor device using a thermal thin film, characterized in that the current channel is formed between the source electrode and the drain electrode.
제 1항에 있어서,
상기 열전박막 상으로 연결된 메탈 와이어를 더 포함하는 것을 특징으로 하는 열전박막을 이용한 반도체 소자.
The method of claim 1,
The semiconductor device using a thermoelectric thin film further comprises a metal wire connected to the thermoelectric thin film.
제 1항에 있어서,
상기 생성된 열에너지는 상기 입력신호의 주파수에 비례하는 것을 특징으로 하는 열전박막을 이용한 반도체 소자.
The method of claim 1,
The generated thermal energy is a semiconductor device using a thermoelectric thin film, characterized in that in proportion to the frequency of the input signal.
제 1항에 있어서,
상기 기판은 P형 기판 또는 N형 기판인 것을 특징으로 하는 열전박막을 이용한 반도체 소자.
The method of claim 1,
The substrate is a semiconductor device using a thermoelectric thin film, characterized in that the P-type substrate or N-type substrate.
제 4항에 있어서, 상기 기판은,
상기 P형 기판인 경우 상기 소스 전극 및 상기 드레인 전극의 각 하부로 N형 불순물이 첨가된 것이며, 그리고
상기 N형 기판인 경우 상기 소스 전극 및 상기 드레인 전극의 각 하부로 P형 불순물이 첨가된 것을 특징으로 하는 열전박막을 이용한 반도체 소자.
The method of claim 4, wherein the substrate,
In the case of the P-type substrate, N-type impurities are added to the lower portions of the source electrode and the drain electrode, and
In the case of the N-type substrate, a P-type impurity is added to each lower portion of the source electrode and the drain electrode.
제 1항에 있어서,
상기 열전박막은 Bi-Te계 합금 소재 또는 Bi에 Sb를 도핑한 소재 또는 Te에 Se를 도핑한 소재로 형성된 것을 특징으로 하는 열전박막을 이용한 반도체 소자.
The method of claim 1,
The thermoelectric thin film is a semiconductor device using a thermoelectric thin film, characterized in that formed of Bi-Te-based alloy material or Bi-doped Sb material or Te-doped Se material.
제 1항에 있어서,
상기 게이트 전극은 상기 기판과의 반응성을 줄이기 위해 상기 기판과 상기 열전박막 사이에 Co, Mo, TiN, TaN, Ge, SiGe, SiO2 및 ZrO2 중 적어도 하나의 소재로 형성된 반응 방지층;을 더 포함하는 것을 특징으로 하는 열전박막을 이용한 반도체 소자.
The method of claim 1,
The gate electrode may further include a reaction prevention layer formed of at least one of Co, Mo, TiN, TaN, Ge, SiGe, SiO 2 and ZrO 2 between the substrate and the thermoelectric thin film to reduce reactivity with the substrate. A semiconductor device using a thermoelectric thin film, characterized in that.
제 1항 내지 제 7항 중 어느 한 항에 따른 열전박막을 이용한 반도체 소자를 포함하는 반도체 메모리소자.
A semiconductor memory device comprising a semiconductor device using the thermoelectric thin film according to any one of claims 1 to 7.
기판 상으로 소스 전극 및 드레인 전극 각각에 대응하는 불순물이 주입되는 단계(S110); 및
상기 기판 상에 상기 소스 전극 및 상기 드레인 전극 사이로 열전물질이 박막 형성되는 단계(S120);를 포함하는 열전박막을 이용한 반도체 소자의 제조방법.
Implanting impurities corresponding to each of the source electrode and the drain electrode onto the substrate (S110); And
And forming a thin film of a thermoelectric material between the source electrode and the drain electrode on the substrate (S120).
제 9항에 있어서,
상기 불순물 주입단계(S10)와 상기 열전물질의 박막 형성단계(S20) 사이에,
상기 기판 상으로 Co, Mo, TiN, TaN, Ge, SiGe, SiO2 및 ZrO2 중 적어도 하나의 소재로 반응 방지층이 형성되는 단계(S15);를 더 포함하는 것을 특징으로 하는 열전박막을 이용한 반도체 소자의 제조방법.
The method of claim 9,
Between the impurity implantation step (S10) and the thin film formation step (S20) of the thermoelectric material,
Forming a reaction prevention layer on at least one of Co, Mo, TiN, TaN, Ge, SiGe, SiO 2 and ZrO 2 on the substrate (S15); and a semiconductor using a thermoelectric thin film further comprising Method of manufacturing the device.
입력신호 인가부가 기판 상에 형성된 열전박막으로 입력신호를 인가하는 단계(S210);
상기 열전박막이 상기 입력신호의 주파수에 기초하여 열에너지를 생성하는 단계(S220);
상기 기판이 상기 생성된 열에너지를 공급받아 온도가 변화되는 단계(S230);
상기 온도의 변화에 기초하여 상기 기판 상에 형성된 소스 전극과 드레인 전극 사이의 전류 채널 크기가 조절되는 단계(S230);를 포함하는 열전박막을 이용한 반도체 소자의 전류 제어방법.
An input signal applying unit applying an input signal to the thermoelectric thin film formed on the substrate (S210);
Generating thermal energy by the thermoelectric thin film based on the frequency of the input signal (S220);
The substrate being supplied with the generated thermal energy to change a temperature (S230);
And controlling the current channel size between the source electrode and the drain electrode formed on the substrate based on the change in temperature (S230).
제 11항에 있어서,
상기 열전박막의 열에너지 생성단계(S220)에서,
상기 생성되는 열에너지는 상기 주파수에 비례하는 것을 특징으로 하는 열전박막을 이용한 반도체 소자의 전류 제어방법.
12. The method of claim 11,
In the thermal energy generation step (S220) of the thermoelectric thin film,
The generated thermal energy is a current control method of a semiconductor device using a thermoelectric thin film, characterized in that the proportional to the frequency.
제 11항에 있어서,
상기 열전박막의 열에너지 생성단계(S220)와 상기 기판의 온도 변화단계(S230) 사이에는,
반응 방지층이 상기 열전박막과 상기 기판 사이에 위치하여 상기 생성된 열에너지를 상기 기판에 전달하는 단계(S225);를 더 포함하는 것을 특징으로 하는 열전박막을 이용한 반도체 소자의 전류 제어방법.12. The method of claim 11,
Between the thermal energy generation step (S220) of the thermoelectric thin film and the temperature change step (S230) of the substrate,
The reaction prevention layer is located between the thermoelectric thin film and the substrate to transfer the generated thermal energy to the substrate (S225); The current control method of the semiconductor device using a thermoelectric thin film further comprising.
KR1020100105849A 2010-10-28 2010-10-28 Semiconductor device using thermoelectric coating, semiconductor memory device having the same, manufacturing method thereof and current controlling method thereof KR101146301B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100105849A KR101146301B1 (en) 2010-10-28 2010-10-28 Semiconductor device using thermoelectric coating, semiconductor memory device having the same, manufacturing method thereof and current controlling method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100105849A KR101146301B1 (en) 2010-10-28 2010-10-28 Semiconductor device using thermoelectric coating, semiconductor memory device having the same, manufacturing method thereof and current controlling method thereof

Publications (2)

Publication Number Publication Date
KR20120044538A true KR20120044538A (en) 2012-05-08
KR101146301B1 KR101146301B1 (en) 2012-05-21

Family

ID=46264290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100105849A KR101146301B1 (en) 2010-10-28 2010-10-28 Semiconductor device using thermoelectric coating, semiconductor memory device having the same, manufacturing method thereof and current controlling method thereof

Country Status (1)

Country Link
KR (1) KR101146301B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170004464A (en) * 2015-07-02 2017-01-11 주식회사 엘지화학 Thermoelectric module and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377417B1 (en) * 2000-07-24 2003-03-29 (주)울텍 Apparatus and Fabrication Method of Substrate Temperature Mesurement
KR100716865B1 (en) * 2001-07-28 2007-05-09 앰코 테크놀로지 코리아 주식회사 Semiconductor package
KR200404457Y1 (en) * 2005-08-23 2005-12-23 이영길 A seat using thermoelement
KR100849993B1 (en) * 2007-03-15 2008-08-01 한양대학교 산학협력단 Nor flash memory usimg asymmetric schottky-barrier and fabricating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170004464A (en) * 2015-07-02 2017-01-11 주식회사 엘지화학 Thermoelectric module and method for manufacturing the same

Also Published As

Publication number Publication date
KR101146301B1 (en) 2012-05-21

Similar Documents

Publication Publication Date Title
US9842835B1 (en) High density nanosheet diodes
US11107855B2 (en) Method for bonding and connecting substrates
US20200243399A1 (en) Gate-all-around fets having uniform threshold voltage
US9379238B2 (en) Process for fabricating a field-effect transistor device implemented on a network of vertical nanowires, the resulting transistor device, an electronic device comprising such transistor devices and a processor comprising at least one such device
US10388795B2 (en) Vertical transistor including controlled gate length and a self-aligned junction
TWI411100B (en) Semiconductor device based on si-ge with high stress liner for enhanced channel carrier mobility
CN100428475C (en) Semiconductor structure having improved carrier mobility and method of manufacture.
US11355649B2 (en) Nanosheet transistor having abrupt junctions between the channel nanosheets and the source/drain extension regions
US10840381B2 (en) Nanosheet and nanowire MOSFET with sharp source/drain junction
US10249540B2 (en) Dual channel CMOS having common gate stacks
JP2021507533A (en) Methods and Semiconductor Devices for Forming Self-Aligned Bottom Spacers for Vertical Transistors
KR101493593B1 (en) Iii-v compound semiconductor device having metal contacts and method of making the same
JP2007214481A (en) Semiconductor device
TW200849586A (en) A JFET having a step channel doping profile and method of fabrication
CN101083284A (en) Semiconductor device having trench charge compensation regions and method
CN101124679A (en) Metal-insulator transition switching transistor and method for manufacturing the same
US11563082B2 (en) Reduction of drain leakage in nanosheet device
US11309221B2 (en) Single metallization scheme for gate, source, and drain contact integration
KR102547609B1 (en) Blister-free polycrystalline silicon for solar cells
KR101146301B1 (en) Semiconductor device using thermoelectric coating, semiconductor memory device having the same, manufacturing method thereof and current controlling method thereof
US20070096107A1 (en) Semiconductor devices with dielectric layers and methods of fabricating same
US7893421B2 (en) Phase change memory device capable of satisfying reset current characteristic and contact resistance characteristic
US10937703B2 (en) Field-effect transistor having dual channels
JP6531243B2 (en) Tunnel field effect transistor and method of manufacturing field effect transistor
US11239378B2 (en) Solar cell with reduced surface recombination

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170412

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee