KR20120038806A - 균일한 형광체 코팅층을 갖는 발광 다이오드 칩 및 그것을 제조하는 방법 - Google Patents

균일한 형광체 코팅층을 갖는 발광 다이오드 칩 및 그것을 제조하는 방법 Download PDF

Info

Publication number
KR20120038806A
KR20120038806A KR1020100100461A KR20100100461A KR20120038806A KR 20120038806 A KR20120038806 A KR 20120038806A KR 1020100100461 A KR1020100100461 A KR 1020100100461A KR 20100100461 A KR20100100461 A KR 20100100461A KR 20120038806 A KR20120038806 A KR 20120038806A
Authority
KR
South Korea
Prior art keywords
substrate
coating layer
phosphor coating
light emitting
emitting diode
Prior art date
Application number
KR1020100100461A
Other languages
English (en)
Inventor
김방현
권석순
정정화
김유진
김정두
손정훈
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020100100461A priority Critical patent/KR20120038806A/ko
Publication of KR20120038806A publication Critical patent/KR20120038806A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

발광 다이오드 칩 및 그 제조 방법이 제공된다. 이 방법은, 기판 상에 반도체 적층 구조체를 형성하고, 반도체 적층 구조체 측으로부터 기판을 하프 커팅하여 기판에 홈을 형성하고, 반도체 적층 구조체를 덮고 기판 내의 홈을 채우는 형광체 코팅층을 형성하고, 홈 아래의 기판을 완전 커팅하여 개별 발광 다이오드 칩들로 분할하는 것을 포함한다. 이에 따라, 웨이퍼 레벨에서 개별 발광 다이오드 칩들로 분할하기 전에 기판의 측면을 덮는 형광체 코팅층을 형성할 수 있다.

Description

균일한 형광체 코팅층을 갖는 발광 다이오드 칩 및 그것을 제조하는 방법{LIGHT EMITTING DIODE CHIP HAVING CONFORMAL PHOSPHOR COATING LAYER AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 다이오드 칩 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 균일한 형광체 코팅층을 갖는 발광 다이오드 칩 및 그것을 제조하는 방법에 관한 것이다.
현재 발광 다이오드는 경박단소화가 가능하고, 에너지 절감과 오랜 기간 동안 수명이 유지되는 장점으로 인해 휴대폰을 비롯한 각종 표시장치의 배면 광원으로 이용되고 있으며, 발광 다이오드를 실장한 발광소자, 예컨대, 발광 다이오드 패키지는 높은 연색성을 갖는 백색광 구현이 가능하기 때문에 형광등과 같은 백색광원을 대체하여 일반조명에도 적용될 것으로 기대되고 있다.
한편, 발광 다이오드를 이용하여 백색광을 구현하는 다양한 방법이 있으며, 일반적으로 430nm~470nm의 청색광을 방출하는 InGaN 발광 다이오드와 상기 청색광을 장파장으로 변환할 수 있는 형광체를 조합하여 백색광을 구현하는 방법이 사용되고 있다. 예컨대, 백색광은 청색 발광 다이오드와 상기 청색 발광 다이오드에 의해 여기되어 황색을 방출하는 황색 형광체의 조합을 통해 구현되거나 청색 발광 다이오드와 녹색 형광체 및 적색 형광체의 조합으로 구현될 수 있다.
종래, 백색 발광 소자는 형광체가 함유된 수지를 발광 다이오드가 실장된 패키지의 리세스 영역 내에 도포함으로써 형성되어 왔다. 그러나 패키지 내에 수지를 도포함에 따라 형광체가 수지 내에 균일하게 분포되지 못하고 또한 수지를 균일한 두께로 형성하는 것이 어려운 문제가 있다.
이에 따라, 웨이퍼 레벨에서 균일한 형광체 코팅층을 형성하거나, 발광 다이오드 칩 상에 파장변환 시트(sheet)를 부착하는 방식이 연구되고 있다. 파장변환 시트는 예컨대 글래스 등에 형광체를 혼합하여 형성될 수 있다. 이러한 형광체 코팅층 또는 파장변환 시트를 발광 다이오드 칩 상면에 형성함으로써 칩 레벨에서 백색광을 구현할 수 있다.
그러나 웨이퍼 레벨에서 형성된 형광체 코팅층이나 발광 다이오드 칩 상에 부착된 파장변환 시트는 발광 다이오드 칩의 상면에 위치하기 때문에 광이 주로 발광 다이오드 칩의 상면으로 방출되는 구조의 발광 다이오드 칩에서 백색광을 구현하는 데 제한된다. 발광 다이오드의 측면, 예컨대 성장 기판의 측면으로 상당한 양의 광이 방출되는 구조의 발광 다이오드 칩, 예컨대 수평형 발광 다이오드 칩에서는 상기 형광체 코팅층이나 파장변환 시트를 이용한 파장 변환이 적합하지 않다.
한편, 발광 다이오드 칩의 측면에도 형광체 코팅층을 형성하기 위해, 다이싱 공정에 의해 개별 발광 다이오드 칩으로 분할된 복수개의 배어 칩들을 다이 부착 장비를 이용하여 지지 기판 상에 재배열한 후, 스텐실 프린팅이나 금형을 이용하여 몰딩하는 기술이 사용될 수 있다. 그러나, 이러한 기술은 배어 칩들을 재배열하는 공정이 요구되어 공정이 복잡해지고, 또한 배어 칩들을 일정한 간격으로 재배열하는 것이 어려워 생산성이 떨어진다.
재배열 공정을 제거하기 위해, 다이싱 공정에 사용되는 블루 테이프 상에서 다이싱이 완료 후 형광체 코팅층을 형성하는 것을 고려할 수 있으나, 블루 테이프는 발광 다이오드 칩들을 견고하게 지지하지 못하기 때문에 칩들 간의 배열 간격이 변경되기 쉽고, 이에 따라 균일한 특성을 갖는 발광 다이오드 칩들을 제공하기 어렵다.
본 발명이 해결하려는 과제는, 기판의 측면을 통해서 방출되는 광에 대해서도 파장 변환 등의 광 변환을 수행할 수 있는 발광 다이오드 칩 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 단순한 공정에 의해 기판의 측면에 형광체 코팅층을 형성할 수 있는 발광 다이오드 칩 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 단순한 공정에 의해 균일한 특성을 갖는 발광 다이오드 칩들을 제조할 수 있는 발광 다이오드 칩 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 단순한 공정에 의해 광 추출에 유리한 형상을 갖도록 형광체 코팅층을 형상화할 수 있는 발광 다이오드 칩 및 발광 소자 제조 방법을 제공하는 것이다.
본 발명의 일 태양에 따른 발광 다이오드 칩은, 상부면 및 하부면을 갖는 기판; 상기 기판의 상부면 상에 위치하는 반도체 적층 구조체; 및 상기 반도체 적층 구조체의 상부면 및 측면을 덮는 형광체 코팅층을 포함한다. 여기서, 상기 형광체 코팅층은 상기 반도체 적층 구조체의 측면으로부터 연장하여 상기 기판의 측면 일부를 덮는다.
이에 따라, 상기 형광체 코팅층은 상기 기판의 측면 일부를 덮어, 기판 측면으로 방출되는 광의 파장을 변환시킨다. 상기 형광체 코팅층은 상기 기판의 상부면으로부터 상기 기판 두께의 약 2/3 미만 또는 약 1/2 미만을 덮을 수 있다. 나아가, 상기 형광체 코팅층은 상기 기판의 둘레를 따라 상기 기판의 측면 일부를 덮을 수 있다. 이에 따라, 상기 기판은 상기 형광체 코팅층이 형성된 상부(upper portion)와 형광체 코팅층이 없는 하부(lower portion)로 구분될 수 있다. 비록, 상기 기판의 하부 측면이 형광체 코팅층 없이 노출되더라도, 반도체 적층 구조체에 가까운 기판 측면에 형광체 코팅층이 형성되기 때문에 외부로 방출되는 대부분의 광이 형광체층을 통과하게 된다.
상기 기판은 상기 반도체 적층 구조체에서 생성된 광에 대해 투명 기판이다. 예컨대, 상기 기판은 사파이어, 탄화실리콘 등의 반도체층을 성장시키기 위한 성장 기판일 수 있다.
특정 실시예에 있어서, 상기 기판은 하부(lower portion) 및 상부(upper portion)를 가질 수 있으며, 상기 기판의 하부는 상기 기판의 상부보다 폭이 넓을 수 있다. 상기 형광체 코팅층은 상기 기판 상부의 측면을 덮는다. 나아가, 상기 기판 상부의 측면을 덮는 형광체 코팅층의 측면은 상기 기판 하부의 측면과 나란할 수 있다. 따라서, 상기 형광체 코팅층은 상기 기판 하부 영역 상에 제한되어 위치한다.
또한, 상기 기판 상부의 측면에서의 형광체 코팅층의 두께는 상기 반도체 적층 구조체 상부의 형광체 코팅층의 두께와 실질적으로 동일할 수 있다. 따라서, 상기 반도체 적층 구조체 상부로 방출되는 광이나 상기 기판 측면으로 방출되는 광은 동일한 두께의 형광체 코팅층을 통과하며, 그 결과 동일하게 색변환된 광이 외부로 방출된다.
몇몇 실시예들에 있어서, 상기 발광 다이오드 칩은 제1 추가 전극 및 제2 추가 전극을 더 포함할 수 있다. 또한, 상기 반도체 적층 구조체는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 이들 반도체층들은 질화갈륨 계열의 반도체층으로 형성될 수 있다. 나아가, 상기 제1 추가 전극은 상기 제1 도전형 반도체층에 전기적으로 연결되고, 상기 제2 추가전극은 상기 제2 도전형 반도체층에 전기적으로 연결된다.
덧붙여, 상기 제1 추가 전극 및 제2 추가 전극의 상부면은 동일 높이에 위치할 수 있으며, 상기 형광체 코팅층의 상부면과 나란할 수 있다. 상기 제1 추가 전극 및 제2 추가 전극은 반도체 적층 구조체 상에 와이어 본딩을 위해 형성되는 제1 전극 및 제2 전극과 구별되며, 제1 전극 및 제2 전극 상에 위치할 수 있다.
몇몇 실시예들에 있어서, 상기 형광체 코팅층의 가장자리들은 라운딩 형상을 가질 수 있다. 가장자리가 라운딩 형상을 갖기 때문에, 이를 통해 광 추출 효율이 향상될 수 있다.
본 발명의 다른 태양에 따르면 발광 다이오드 칩 제조 방법이 제공된다. 이 방법은, 기판 상에 반도체 적층 구조체를 형성하고, 상기 반도체 적층 구조체 측으로부터 상기 기판을 하프 커팅하여 상기 기판에 홈을 형성하고, 상기 반도체 적층 구조체를 덮고 상기 기판 내의 홈을 채우는 형광체 코팅층을 형성하고, 상기 홈 아래의 기판을 완전 커팅하여 개별 발광 다이오드 칩들로 분할하는 것을 포함한다. 상기 반도체 적층 구조체는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
이에 따라, 웨이퍼 레벨에서 개별 발광 다이오드 칩들로 분할하기 전에 기판의 측면을 덮는 형광체 코팅층을 형성할 수 있다. 또한, 상기 기판을 하프 커팅하기 때문에, 발광 다이오드 칩들 간의 배열이 변경되지 않고, 따라서 광 변환 특성이 균일한 발광 다이오드 칩들을 제조할 수 있다.
본 발명에 있어서, 용어 "하프 커팅(half cutting)"은 기판의 두께에 대해 일부 두께를 커팅하는 것을 의미하고, "완전 커팅(full cutting)"은 기판을 완전히 분할하는 것을 의미한다. 본 발명에 있어서, 상기 하프 커팅은 기판 두께의 약 1/2 또는 약 2/3까지 커팅하는 것일 수 있다.
상기 기판을 하프 커팅하는 것은 제1 블레이드 또는 제1 레이저를 이용하여 수행될 수 있으며, 상기 기판 및 상기 형광체 코팅층을 완전 커팅하는 것은 제2 블레이드 또는 제2 레이저를 이용하여 수행될 수 있다. 여기서, 상기 제1 블레이드는 제2 블레이드에 비해 폭이 넓다. 또한, 상기 제1 레이저를 이용한 하프 커팅은 그것에 의해 형성되는 홈의 폭이, 상기 제2 레이저를 이용한 완전 커팅에 의해 형성되는 홈의 폭에 비해 상대적으로 더 넓다.
따라서, 상기 제2 블레이드 또는 상기 제2 레이저에 의해 분할되는 칩들간 간격은 상기 홈의 폭에 비해 작다.
몇몇 실시예들에 있어서, 상기 홈 아래의 기판을 완전 커팅할 때, 상기 홈을 채우는 형광체 코팅층도 커팅될 수 있다. 이와 달리, 상기 형광체 코팅층은 상기 기판과 별개로 커팅될 수도 있다. 예컨대, 상기 형광체 코팅층을 먼저 커팅한 후, 상기 기판을 제2 블레이드 또는 제2 레이저를 이용하여 커팅할 수도 있다.
한편, 상기 기판을 하프 커팅하기 전에, 상기 반도체 적층 구조체 상에 제1 및 제2 전극을 형성할 수 있으며, 나아가, 상기 제1 및 제2 전극 상에 제1 및 제2 추가전극을 형성할 수 있다. 또한, 상기 형광체 코팅층을 형성한 후, 상기 제1 및 제2 추가 전극의 상부면이 노출되도록 상기 형광체 코팅층을 연마(grinding)할 수 있다.
몇몇 실시예들에 있어서, 상기 형광체 코팅층은 공지의 스텐실 인쇄법, 스핀 코팅 또는 몰딩 기술을 이용하여 형성될 수 있다.
다른 실시예들에 있어서, 상기 형광체 코팅층은 진공 스크린 인쇄법을 사용하여 형성될 수 있다. 예를 들어, 상기 형광체 코팅층을 형성하는 것은, 상기 홈이 형성된 기판 상에 진공 상태에서 스크린 인쇄법을 사용하여 형광체를 함유하는 수지를 도포하고, 상기 수지를 경화시키는 것을 포함할 수 있다. 또는, 상기 형광체 코팅층을 형성하는 것은, 상기 홈이 형성된 기판 상에 스크린 인쇄법을 사용하여 형광체를 함유하는 수지를 도포하고, 상기 수지가 도포된 기판을 진공 상태에서 유지하는 것을 포함할 수 있다. 상기 수지는 진공 상태에서 유지하는 동안 경화될 수 있다.
진공 스크린 인쇄법을 사용하면, 형광체 코팅층 내에 기포가 잔류하는 것을 억제할 수 있으며, 특히 상기 기판의 홈 내에 기포가 잔류하는 것을 방지할 수 있다. 따라서, 광 변환 특성이 우수한 발광 다이오드 칩을 제공할 수 있다.
더욱이, 상기 진공 스크린 인쇄법을 이용함으로써, 기판의 홈 상부의 형광체 코팅층이 홈을 채울 수 있고, 이에 따라, 형광체 코팅층의 가장자리들이 라운딩 형상을 갖도록 형상화시킬 수 있다.
본 발명의 또 다른 태양에 따르면, 발광 소자가 제공된다. 이 발광 소자는, 상부면 및 하부면을 갖는 기판; 상기 기판의 상부면 상에 위치하고 반도체 적층 구조체를 포함하는 배어 칩; 및 상기 배어 칩의 상부면 및 측면을 덮는 형광체 코팅층을 포함한다. 여기서, 상기 형광체 코팅층은 상기 배어 칩의 측면으로부터 연장하여 상기 기판의 측면 일부를 덮는다.
나아가, 상기 형광체 코팅층의 가장자리들은 라운딩 형상을 가질 수 있다.
본 발명에 따르면, 기판의 측면을 통해 방출되는 광에 대해서도 파장 변환 등의 광 변환을 수행할 수 있는 발광 다이오드 칩을 제공할 수 있다. 나아가, 기판이 완전 분리되기 전에 형광체 코팅층을 형성하기 때문에, 발광 다이오드 칩들을 재배열할 필요가 없으며, 또한 발광 다이오드 칩들 간의 간격이 변경되지 않아 균일한 발광 특성을 갖는 발광 다이오드 칩들을 고수율로 제공할 수 있다. 더욱이, 커팅 기술, 즉 다이싱 기술을 이용함으로써 공정이 복잡해지는 것을 방지하여 단순한 공정에 의해 기판의 측면에 형광체 코팅층을 형성할 수 있다. 이에 더하여, 진공 스크린 인쇄법을 채택하여 광 추출에 유리하게 형광체 코팅층을 형상화할 수 있다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 발광 다이오드 칩 제조 방법을 설명하기 위한 단면도들이다.
도 6은 본 발명의 일 실시예에 따라 제조되는 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 7 내지 도 10은 본 발명의 또 다른 실시예에 따른 발광 소자 제조 방법을 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 기판(21) 상에 반도체 적층 구조체가 형성된다. 반도체 적층 구조체는 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함한다. 또한, 제1 도전형 반도체층(25)과 기판(21) 사이에 버퍼층(23)이 개재될 수 있다.
상기 기판(21)은 반도체 적층 구조체가 위치하는 상부면, 상기 상부면에 대향하는 하부면, 상부면과 하부면을 연결하는 측면을 갖는다. 기판(21)은 투명 기판이면 특별히 한정되지 않으며, 질화물 반도체층을 성장시킬 수 있는 기판, 예컨대 사파이어, 실리콘 탄화물, 스피넬, 또는 실리콘 등일 수 있다. 기판(21)은 반도체 적층 구조체에 비해 상대적으로 두꺼울 수 있으며, 반도체 적층 구조체에서 생성된 광의 일부가 기판(21)의 측면을 통해 방출될 수 있다.
상기 반도체층들(25, 27, 29)은 상기 기판(21) 상에서 MOCVD 또는 MBE 등의 성장기술을 사용하여 성장될 수 있다. 상기 활성층(27), 상기 제1 및 제2 도전형 반도체층들(25, 29)은 III-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체로 형성될 수 있다. 상기 제1 및 제2 도전형 반도체층들(25, 29)은 각각 단일층 또는 다중층일 수 있다. 예를 들어, 상기 제1 도전형 및/또는 제2 도전형 반도체층(25, 29)은 콘택층과 클래드층을 포함할 수 있으며, 또한 초격자층을 포함할 수 있다. 또한, 상기 활성층(27)은 단일 양자우물 구조 또는 다중 양자우물 구조일 수 있다. 예컨대, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형일 수 있으나, 이에 한정되는 것은 아니며, 그 반대일 수 있다. 버퍼층(23)은 기판(21)과 제1 도전형 반도체층(25) 사이에서 격자 부정합을 완화하여 반도체층들(25, 27, 29) 내에 발생되는 결함밀도를 감소시킨다.
성장된 제2 도전형 반도체층(29) 및 활성층(25)을 패터닝하여 제1 도전형 반도체층을 노출시킨다. 이 공정은 일반적으로 메사 식각 공정으로 알려져 있으며, 이에 따라, 개별 발광 다이오드 칩의 발광 영역, 즉 메사 영역이 한정된다. 메사 식각 공정 동안, 제1 도전형 반도체층(25)의 일부도 제거될 수 있다.
한편, 반도체 적층 구조체 상에 제1 전극(31) 및 제2 전극(33)이 형성된다. 제1 전극(31)은 제1 도전형 반도체층(25)에 전기적으로 접속한다. 또한, 제2 전극(33)은 제2 도전형 반도체층(29) 상부에 위치하여 제2 도전형 반도체층(29)에 전기적으로 접속한다. 제1 전극(31) 및 제2 전극(33)은 예컨대, Ti, Cu, Ni, Al, Au 또는 Cr을 포함할 수 있으며 이들 중 2개 이상의 물질로 형성될 수도 있다. 또한, 전류 분산을 위해 Ni/Au, ITO, IZO, ZnO와 같은 투명 도전층(도시하지 않음)이 제2 도전형 반도체층(29) 상에 형성될 수 있으며, 제2 전극(33)은 상기 투명 도전층에 접속할 수 있다. 상기 제1 전극(31) 및 제2 전극(33)은 약 10~200㎛의 두께로 형성될 수 있다.
본 실시예에 있어서, 메사 식각 공정에 의해 제1 도전형 반도체층(25)이 노출되지만, 제1 도전형 반도체층(25)이 기판(21) 상에서 연속적으로 위치하는 것으로 도시 및 설명하였으나, 제1 도전형 반도체층(25)을 패터닝하여 기판(21)의 상부면을 노출시킬 수도 있다.
도 2를 참조하면, 상기 제1 전극(31) 및 제2 전극(33) 상에 각각 제1 추가 전극(35) 및 제2 추가 전극(37)이 형성될 수 있다. 제1 및 제2 추가전극들(37, 35)은 예컨대, 화학기상성장법, 스퍼터링, 도금, 또는 솔더 볼 등을 이용하여 형성될 수 있다. 상기 제1 및 제2 추가전극들(35, 37)은 Au, Ag, Cu, W, Ni, Al 등 전기전도성을 갖는 물질로 형성될 수 있다.
제1 추가 전극(35) 및 제2 추가 전극(37)은 각각 제1 전극(31) 및 제2 전극(33)의 폭에 비해 좁은 폭을 가질 수 있다. 즉, 제1 및 제2 추가전극은 각각 제1 전극 및 제2 전극 상부에 한정된다. 또한, 제1 추가 전극(35) 및 제2 추가 전극(37)은 각각 제1 전극(31) 및 제2 전극(33)으로부터 멀어질수록 폭이 좁아지는 형상을 가질 수 있다. 이러한 형상에 의해, 제1 추가 전극 및 제2 추가 전극이 각각 제1 전극 및 제2 전극에 안정하게 부착되어 유지될 수 있으며, 와이어 본딩 등의 후속 공정에 유리하다. 제1 및 제2 추가전극이 제1 전극 및 제2 전극 상에 안정하게 유지될 수 있도록 바닥면에 대한 높이의 비율을 소정 범위 내에 제한할 수 있다.
상기 제1 추가전극(35) 및 제2 추가전극(37)의 상부면은 실질적으로 동일한 높이에 위치할 수 있다. 즉, 제1 추가전극(35)의 상부면과 제2 추가전극(37)의 상부면이 동일 평면 상에 위치할 수 있다. 이를 위해, 도시한 바와 같이, 제1 추가전극(35)의 높이에 비해 제2 추가전극(37)의 높이가 더 높게 된다.
상기 제1 추가전극(35) 및 제2 추가전극(37)은 형광체 코팅층을 형성한 후 와이어 본딩을 쉽게 하기 위한 것으로, 몇몇 실시예들에서는 이들 추가전극의 형성 공정이 생략될 수도 있다.
도 3을 참조하면, 기판(21)을 하프 커팅(half cutting)하여 기판(21) 내에 홈(21a)이 형성된다. 하프 커팅 공정을 수행하기 위해, 기판(21)이 블루 테이프와 같은 지지체(41) 상에 부착될 수 있다.
기판(21)은 상기 반도체 적층 구조체측으로부터 커팅될 수 있다. 메사 식각 공정에 의해 노출된 제1 도전형 반도체층(25)이 상기 하프 커팅 공정 동안 함께 커팅될 수 있다. 이와 달리, 제1 도전형 반도체층(25)을 미리 패터닝하여 기판(21)을 노출시킨 경우, 기판(21)에 대해서만 하프 커팅이 수행될 수도 있다.
상기 하프 커팅은 기판(21) 내에 상대적으로 폭이 넓은 홈(21a)을 형성하기 위한 것으로, 다양한 기술에 의해 수행될 수 있다. 예컨대, 상기 하프 커팅은 다이싱 공정에 사용되는 다이싱 블레이드(43) 또는 레이저를 이용하여 수행될 수 있다. 상기 홈(21a)은 예컨대 대략 200~250㎛의 폭을 가질 수 있다. 또한, 홈(21a)의 깊이는 기판(21)이 깨지지 않을 정도의 깊이로 형성된다. 예컨대, 기판(21) 내에 형성되는 상기 홈(21a)의 깊이는 기판(21) 두께의 2/3 미만 또는 1/2 미만일 수 있다.
상기 홈(21a)은 개별 발광 다이오드 칩을 한정하도록 기판(21)에 형성되며, 따라서 반도체 적층 구조체의 둘레를 따라 메쉬 형상으로 형성될 수 있다.
도 4를 참조하면, 상기 홈(21a)이 형성된 기판(21) 상부에 형광체 코팅층(45)이 형성된다. 형광체 코팅층(45)은 상기 반도체 적층 구조체를 덮고 상기 기판(21) 내의 홈(21a)을 채운다.
형광체 코팅층(45)은 형광체를 함유하는 실리콘 또는 에폭시 등의 투명한 수지로 형성될 수 있으며, 굴절률을 제어하기 위해 TiO2, SiO2, Y2O3 등의 분말이 함유될 수 있다. 형광체 코팅층(45)은 인젝션 몰딩, 트랜스퍼 몰딩, 컴프레션 몰딩 등의 다양한 몰딩 기술이나, 스크린 인쇄 기술 또는 스핀 코팅 기술을 사용하여 형성될 수 있다. 나아가, 상기 형광체 코팅층(45)은 진공 스크린 인쇄기술을 사용하여 형성될 수 있다.
예컨대, 상기 형광체 코팅층(45)은 진공 상태에서 스크린 인쇄 기술을 사용하여 형광체를 함유하는 수지를 도포하고, 그 후 상기 수지를 경화시킴으로써 형성될 수 있다. 이와 달리, 대기 상태에서 스크린 인쇄 기술을 사용하여 형광체를 함유하는 수지를 도포하고, 진공 상태에서 수지가 도포된 기판을 유지시킨 후 경화시키거나 진공 상태에서 경화시킴으로써 형광체 코팅층(45)을 형성할 수도 있다. 진공 상태에서 수지를 도포하거나 유지하기 때문에, 형광체 코팅층(45) 내에 기포 등의 결함이 생기는 것을 방지할 수 있으며, 나아가, 상기 홈(21a) 내에 기포가 잔류하는 것을 방지할 수 있다.
한편, 상기 제1 추가 전극(35) 및 제2 추가 전극(37)이 반도체 적층 구조체 상에 형성된 경우, 상기 형광체 코팅층(45)이 상기 제1 추가 전극(35) 및 제2 추가 전극(37)을 덮을 수 있다. 이 경우, 연마(그라인딩), 커팅 또는 레이저를 이용한 물리적 방법에 의해 제1 추가 전극(35) 및 제2 추가 전극(37) 상의 코팅층(45)을 제거할 수 있다. 특히, 형광체 코팅칭(45)을 일단 제1 추가 전극(35) 및 제2 추가 전극(37)을 덮도록 충분히 두껍게 형성한 후, 그라인딩에 의해 제거함으로써 제1 추가전극(35) 및 제2 추가전극(37)의 상부면을 노출시킬 수 있다. 이 경우, 형광체 코팅층(45)의 상부면은 제1 및 제2 추가전극(35, 37)의 상부면과 실질적으로 나란할 수 있다.
도 5를 참조하면, 상기 홈(21a) 아래의 기판(21)을 완전 커팅(full cutting)하여 개별 발광 다이오드 칩들이 분할된다. 상기 완전 커팅에 의해 칩들 사이에 분할 홈(21b)이 형성된다. 칩들 사이의 간격, 즉 홈(21b)의 폭은 앞서 하프 커팅 공정에서 형성된 홈(21a)의 폭에 비해 좁으며, 예컨대 100~150㎛일 수 있다. 상기 홈(21b)은 홈(21a) 내에서 홈(21a)의 중앙에 형성된다.
상기 완전 커팅 공정 동안 도시한 바와 같이, 형광체 코팅층(45)도 함께 커팅될 수 있다. 즉, 상기 완전 커팅 공정이 형광체 코팅층(45) 및 기판(21)에 대해 동시에 수행될 수 있다. 이에 따라, 단순한 공정에 의해 개별 발광 다이오드 칩들을 분할할 수 있다. 상기 완전 커팅 공정에 의해, 개별 발광 다이오드 칩들의 기판(21) 측면에 동일한 두께의 형광체 코팅층(45)이 잔류하며, 형광체 코팅층(45)의 측면이 기판(21) 하부의 측면과 나란하게 된다.
이와 달리, 기판(21)을 완전 커팅하기 전에 형광체 코팅층(45)을 미리 커팅할 수 있다. 예를 들어, 상기 형광체 코팅층(45)에 상기 홈(21b)의 폭보다 상대적으로 더 넓은 폭을 갖는 홈을 미리 형성할 수 있다. 이러한 방법에 의해 기판(21)의 측면에 형성되는 형광체 코팅층(45)의 두께를 조절할 수 있다.
본 실시예에 따르면, 기판(21)의 일부 측면에 형광체 코팅층(45)이 형성된 발광 다이오드 칩이 완성된다. 블루 테이프와 같은 지지체(41)가 연속해서 기판(21)을 지지하는 동안, 블레이드 또는 레이저를 이용한 다이싱 공정을 이용하여 형광체 코팅층(45)을 형성할 수 있다. 따라서, 공정이 복잡해지는 것을 방지할 수 있다. 더욱이, 형광체 코팅층(45)을 형성하는 동안 기판(21)이 완전 분할되지 않기 때문에 칩들 간의 배열이 변경되지 않는다. 따라서, 균일한 특성을 갖는 발광 다이오드 칩들을 고수율로 제조할 수 있다.
도 6은 본 발명의 일 실시예에 따라 제조되는 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 6을 참조하면, 상기 발광 다이오드 칩은 기판(21), 반도체 적층 구조체, 형광체 코팅층(45)을 포함한다. 또한, 상기 발광 다이오드 칩은 제1 및 제2 전극(31, 33), 제1 및 제2 추가전극(35, 37), 버퍼층(23)을 포함할 수 있다. 상기 반도체 적층 구조체는 제1 도전형 반도체층(25), 활성층 및 제2 도전형 반도체층(29)을 포함할 수 있다.
상기 기판(21)은 상부면 및 하부면을 갖고, 상기 반도체 적층 구조체는 기판(21)의 상부면 상에 위치한다. 나아가, 상기 기판(21)은 폭이 상대적으로 넓은 하부(lower portion)와 상기 하부의 대략 중앙에 위치하는 상부(upper portion)를 포함한다. 상기 기판(21)의 상부 상에 반도체 적층 구조체가 위치한다.
상기 형광체 코팅층(45)은 반도체 적층 구조체의 상부면 및 측면을 덮는다. 나아가, 도시한 바와 같이, 상기 형광체 코팅층(45)은 상기 반도체 적층 구조체의 측면으로부터 연장하여 상기 기판(21)의 측면 일부를 덮는다. 상기 형광체 코팅층(45)은, 도시한 바와 같이, 기판(21) 상부의 측면을 덮고, 기판(21)의 하부 상에 위치할 수 있다. 상기 형광체 코팅층(45)은 상기 기판(21)의 둘레, 예컨대 기판(21) 상부의 둘레를 따라 상기 기판(21)의 측면 일부를 덮을 수 있다. 기판(21) 하부의 측면에는 형광체 코팅층(45)이 위치하지 않으며, 따라서, 기판(21) 하부 측면은 외부에 노출된다.
상기 형광체 코팅층(45)의 측면은, 도시한 바와 같이, 기판(21) 하부의 측면과 나란할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 형광체 코팅층(45)의 측면이 기판(21) 하부 측면보다 기판(21) 내측에 위치할 수도 있다. 상기 기판(21) 상부의 측면에서의 형광체 코팅층(45)의 두께는 반도체 적층 구조체 상부의 형광체 코팅층(45)의 두께와 실질적으로 동일할 수 있다.
또한, 도시하지는 않았지만, 상기 형광체 코팅층(45)의 가장자리들은 라운딩 형상을 가질 수 있다. 이러한 형상은 가장자리 근처에서 광 추출 효율을 돕는다.
상기 기판(21)은 투명 기판으로, 활성층(27)에서 생성된 광이 기판(21)의 측면을 통해 외부로 방출될 수 있다. 본 실시예에 따른 발광 다이오드 칩은 기판(21)의 측면에 형광체 코팅층이 위치하므로, 기판(21) 측면으로 방출되는 광에 대해서도 파장변환을 수행할 수 있다.
한편, 제1 추가 전극(35) 및 제2 추가 전극(37)은 각각 상기 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)에 전기적으로 연결될 수 있다. 상기 제1 추가 전극(35) 및 제2 추가 전극(37)은 각각 제1 전극(31) 및 제2 전극(33)을 통해 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)에 전기적으로 연결될 수 있다. 즉, 제1 추가전극(35)과 제1 도전형 반도체층(25) 사이에 제1 전극(31)이 개재되고, 제2 추가전극(37)과 제2 도전형 반도체층(29) 사이에 제2 전극(33)이 개재될 수 있다. 나아가, 상기 제1 추가 전극(35) 및 제2 추가 전극(37)의 상부면은 동일 높이에 위치할 수 있다. 또한, 상기 제1 추가 전극(35) 및 제2 추가 전극(37)의 상부면은 상기 형광체 코팅층(45)의 상부면과 나란할 수 있다.
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 발광 소자를 제조하기 위한 방법을 설명하기 위한 단면도들이다. 여기서는 다이싱 공정에 의해 미리 개별 칩들로 분할된 배어칩들에 균일한 형광체 코팅층을 형성하는 방법이 설명된다.
도 7을 참조하면, 기판(71) 상에 배어 칩들(60)이 배열된다. 배어 칩들(60)은 등간격으로 기판(71) 상에 배열될 수 있다. 배어 칩들(60)은, 앞서 도 1의 공정 단계에서 설명한 바와 같이 기판(21) 상에 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)을 포함하는 질화갈륨계 반도체 적층 구조체 및 전극들(31, 33)을 형성한 후, 이를 개별 발광 다이오드 칩들로 분할함으로써 제공될 수 있다. 상기 제1 전극 및 제2 전극 상에 각각 제1 추가전극(35) 및 제2 추가전극(37)이 형성될 수도 있다.
여기서, 상기 기판(71)은 배어 칩들(60)이 등간격을 유지하도록 지지하는 지지기판으로서 기능한다. 지지기판(71)은 예컨대, 글래스, 세라믹, 사파이어, GaN, Si 등의 기판일 수 있으며, 나아가 리드전극들을 갖는 인쇄회로기판일 수 있다. 상기 지지기판(71)은 상부면 및 하부면을 가지며, 상기 배어칩들(60)은 지지기판(71)의 상부면 상에 배열된다.
도 8을 참조하면, 상기 지지 기판(71)에 홈(70a)이 형성된다. 상기 홈(70a)은 배어칩들(60) 사이의 영역에 형성된다. 도시한 바와 같이 배어칩들(60)의 측면과 홈(70a)의 측벽이 나란할 수 있으나, 이에 한정되는 것은 아니며, 홈(70a)의 폭이 배어칩들(60) 사이의 영역보다 좁을 수 있다.
상기 홈(70a)은 배어칩들(60)을 배열한 후에 형성될 수 있으나, 배어칩들(60)을 배열하기 전에 형성될 수도 있다. 상기 홈(70a)을 이용하여 배어칩들(60)을 정밀하게 배열할 수 있다.
도 9를 참조하면, 상기 배어 칩들(60)을 덮고 상기 홈(70a)을 채우는 형광체 코팅층(75)이 형성된다. 여기서, 상기 형광체 코팅층(75)은 진공 스크린 인쇄기술을 사용하여 형성된다. 즉, 상기 형광체 코팅층(75)은 진공 상태에서 스크린 인쇄 기술을 사용하여 형광체를 함유하는 수지를 도포하고, 그 후 상기 수지를 경화시킴으로써 형성될 수 있다. 또는, 대기 상태에서 스크린 인쇄 기술을 사용하여 형광체를 함유하는 수지를 도포하고, 진공 상태에서 수지가 도포된 기판을 유지시킨 후 경화시키거나 진공 상태에서 경화시킴으로써 형광체 코팅층(75)을 형성할 수도 있다. 진공 상태에서 수지를 도포하거나 유지하기 때문에, 형광체 코팅층(75) 내에 기포 등의 결함이 생기는 것을 방지할 수 있으며, 나아가, 상기 홈(70a) 내에 기포가 잔류하는 것을 방지할 수 있다.
또한, 도포된 수지가 홈(70a)을 채우기 때문에, 상기 홈(70a) 상부의 상기 형광체 코팅층(75)에 홈(75a)이 형성된다. 홈(75a)의 형상은 지지기판(71)에 형성된 홈(70a)의 폭, 높이 및 형상, 그리고 스크린 인쇄 속도, 진공도 등을 조절하여 다양하게 형성될 수 있으며, 도시한 바와 같이, 형광체 코팅층(75) 상부면에서 상기 홈(75a)측으로 볼록하게 라운딩된 형상을 갖도록 형성되는 것이 바람직하다.
이어서, 상기 형광체 코팅층(75) 및 상기 기판(71)을 분할하여 도 10에 도시된 바와 같은 발광 소자가 완성된다. 여기서, 상기 형광체 코팅층(75) 및 기판(71)은 상기 홈(70a)보다 작은 간격으로 분할되며, 따라서, 상기 형광체 코팅층(75)는 상기 기판(71) 측면 일부에 잔류하여 기판(71)을 덮는다.
본 실시예에 따르면, 기판(71)에 홈(70a)을 형성하고 진공 스크린 인쇄기술을 사용하여 형광체 코팅층(75)을 형성함으로써, 형광체 코팅층(75)의 가장자리들에 라운딩 형상이 형성될 수 있으며, 이에 따라 광 추출 효율을 향상시킬 수 있는 발광 소자가 제공될 수 있다. 이러한 기술은 앞서 도 1 내지 도 5를 참조하여 설명한 발광 다이오드 칩 제조 방법에도 동일하게 적용될 수 있다.
또한, 기판(71)에 홈(70a)을 형성함으로써 형광체 코팅층(75)이 기판(71)의 측면에 부착될 수 있어, 형광체 코팅층(75)의 접착 특성을 향상시킬 수 있다.

Claims (20)

  1. 상부면 및 하부면을 갖는 기판;
    상기 기판의 상부면 상에 위치하는 반도체 적층 구조체; 및
    상기 반도체 적층 구조체의 상부면 및 측면을 덮는 형광체 코팅층을 포함하되,
    상기 형광체 코팅층은 상기 반도체 적층 구조체의 측면으로부터 연장하여 상기 기판의 측면 일부를 덮는 발광 다이오드 칩.
  2. 청구항 1에 있어서,
    상기 형광체 코팅층은 상기 기판의 둘레를 따라 상기 기판의 측면 일부를 덮는 발광 다이오드 칩.
  3. 청구항 1에 있어서,
    상기 기판은 상기 반도체 적층 구조체에서 생성된 광에 대해 투명 기판인 발광 다이오드 칩.
  4. 청구항 3에 있어서,
    상기 기판은 하부(lower portion) 및 상부(upper portion)를 갖고,
    상기 기판의 하부는 상기 기판의 상부보다 폭이 넓고,
    상기 형광체 코팅층은 상기 기판 상부의 측면을 덮는 발광 다이오드 칩.
  5. 청구항 4에 있어서,
    상기 기판 상부의 측면을 덮는 형광체 코팅층의 측면은 상기 기판 하부의 측면과 나란한 발광 다이오드 칩.
  6. 청구항 4에 있어서,
    상기 기판 상부의 측면에서의 형광체 코팅층의 두께는 상기 반도체 적층 구조체 상부의 형광체 코팅층의 두께와 동일한 발광 다이오드 칩.
  7. 청구항 1에 있어서,
    제1 추가 전극 및 제2 추가 전극을 더 포함하고,
    상기 반도체 적층 구조체는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고,
    상기 제1 추가 전극은 상기 제1 도전형 반도체층에 전기적으로 연결되고, 상기 제2 추가전극은 상기 제2 도전형 반도체층에 전기적으로 연결된 발광 다이오드 칩.
  8. 청구항 7에 있어서,
    상기 제1 추가 전극 및 제2 추가 전극의 상부면은 동일 높이에 위치하는 발광 다이오드 칩.
  9. 청구항 8에 있어서,
    상기 제1 추가 전극 및 제2 추가 전극의 상부면은 상기 형광체 코팅층의 상부면과 나란한 발광 다이오드 칩.
  10. 청구항 1에 있어서,
    상기 형광체 코팅층의 가장자리들은 라운딩 형상을 갖는 발광 다이오드 칩.
  11. 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층 구조체를 형성하고,
    상기 반도체 적층 구조체 측으로부터 상기 기판을 하프 커팅하여 상기 기판에 홈을 형성하고,
    상기 반도체 적층 구조체를 덮고 상기 기판 내의 홈을 채우는 형광체 코팅층을 형성하고,
    상기 홈 아래의 기판을 완전 커팅하여 개별 발광 다이오드 칩들로 분할하는 것을 포함하는 발광 다이오드 칩 제조 방법.
  12. 청구항 11에 있어서,
    상기 기판을 하프 커팅하는 것은 제1 블레이드 또는 제1 레이저를 이용하여 수행되고, 상기 기판 및 상기 형광체 코팅층을 완전 커팅하는 것은 제2 블레이드 또는 제2 레이저를 이용하여 수행되는 발광 다이오드 칩 제조 방법.
  13. 청구항 12에 있어서,
    상기 제2 블레이드 또는 상기 제2 레이저에 의해 분할되는 칩들간 간격은 상기 홈의 폭에 비해 작은 발광 다이오드 칩 제조 방법.
  14. 청구항 11에 있어서,
    상기 홈 아래의 기판을 완전 커팅할 때, 상기 홈을 채우는 형광체 코팅층도 커팅되는 발광 다이오드 칩 제조 방법.
  15. 청구항 11에 있어서,
    상기 기판을 하프 커팅하기 전에, 상기 반도체 적층 구조체 상에 제1 및 제2 전극을 형성하고,
    상기 제1 및 제2 전극 상에 제1 및 제2 추가전극을 형성하는 것을 더 포함하는 발광 다이오드 칩 제조 방법.
  16. 청구항 15에 있어서,
    상기 형광체 코팅층을 형성한 후, 상기 제1 및 제2 추가 전극의 상부면이 노출되도록 상기 형광체 코팅층을 연마하는 것을 더 포함하는 발광 다이오드 칩 제조 방법.
  17. 청구항 11에 있어서,
    상기 형광체 코팅층을 형성하는 것은,
    상기 홈이 형성된 기판 상에 진공 상태에서 스크린 인쇄법을 사용하여 형광체를 함유하는 수지를 도포하고,
    상기 수지를 경화시키는 것을 포함하는 발광 다이오드 칩 제조 방법.
  18. 청구항 11에 있어서,
    상기 형광체 코팅층을 형성하는 것은,
    상기 홈이 형성된 기판 상에 스크린 인쇄법을 사용하여 형광체를 함유하는 수지를 도포하고,
    상기 수지가 도포된 기판을 진공 상태에서 유지하는 것을 포함하는 발광 다이오드 칩 제조 방법.
  19. 상부면 및 하부면을 갖는 기판;
    상기 기판의 상부면 상에 위치하고 반도체 적층 구조체를 포함하는 배어 칩; 및
    상기 배어 칩의 상부면 및 측면을 덮는 형광체 코팅층을 포함하되,
    상기 형광체 코팅층은 상기 배어 칩의 측면으로부터 연장하여 상기 기판의 측면 일부를 덮는 발광 소자.
  20. 청구항 19에 있어서,
    상기 형광체 코팅층의 가장자리들은 라운딩 형상을 갖는 발광 소자.
KR1020100100461A 2010-10-14 2010-10-14 균일한 형광체 코팅층을 갖는 발광 다이오드 칩 및 그것을 제조하는 방법 KR20120038806A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100100461A KR20120038806A (ko) 2010-10-14 2010-10-14 균일한 형광체 코팅층을 갖는 발광 다이오드 칩 및 그것을 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100100461A KR20120038806A (ko) 2010-10-14 2010-10-14 균일한 형광체 코팅층을 갖는 발광 다이오드 칩 및 그것을 제조하는 방법

Publications (1)

Publication Number Publication Date
KR20120038806A true KR20120038806A (ko) 2012-04-24

Family

ID=46139413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100100461A KR20120038806A (ko) 2010-10-14 2010-10-14 균일한 형광체 코팅층을 갖는 발광 다이오드 칩 및 그것을 제조하는 방법

Country Status (1)

Country Link
KR (1) KR20120038806A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035343B2 (en) 2012-12-26 2015-05-19 Samsung Electronics Co., Ltd. Light emitting device package
US9817269B2 (en) 2014-11-25 2017-11-14 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
WO2024091582A1 (en) * 2022-10-28 2024-05-02 Applied Materials, Inc. Slitting method and hardware for coated flexible substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9035343B2 (en) 2012-12-26 2015-05-19 Samsung Electronics Co., Ltd. Light emitting device package
US9337386B2 (en) 2012-12-26 2016-05-10 Samsung Electric Co., Ltd. Light emitting device package
US9817269B2 (en) 2014-11-25 2017-11-14 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
WO2024091582A1 (en) * 2022-10-28 2024-05-02 Applied Materials, Inc. Slitting method and hardware for coated flexible substrates

Similar Documents

Publication Publication Date Title
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
KR101230622B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
JP6038443B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP6248431B2 (ja) 半導体発光装置の製造方法
JP2011243977A (ja) 波長変換層を有する発光ダイオードチップとその製造方法、及びそれを含むパッケージ及びその製造方法
KR20120087505A (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP2014160736A (ja) 半導体発光装置及び発光装置
US10490703B2 (en) Light-emitting-device package and production method therefor
KR101230619B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
US20140203317A1 (en) Semiconductor light emitting device and light emitting apparatus
JP2019016821A (ja) 半導体発光装置
KR20120053784A (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR20110140074A (ko) 발광 소자 및 반도체 웨이퍼
US8741675B2 (en) Method of manufacturing semiconductor light emitting device and mask for application of paste used therefor
US9059381B2 (en) Light emitting device having wavelength converting layer and method of fabricating the same
KR20130044717A (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20120038806A (ko) 균일한 형광체 코팅층을 갖는 발광 다이오드 칩 및 그것을 제조하는 방법
KR20120028492A (ko) 발광 다이오드 패키지 및 그 제조 방법
KR20130110131A (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
JP6432654B2 (ja) 半導体発光装置
KR101700899B1 (ko) 집단 본딩을 이용한 반도체 디바이스 제조 방법 및 그것에 의해 제조된 반도체 디바이스
JP2020181999A (ja) 半導体発光装置
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR20120049161A (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
KR20120033294A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application