KR20120026309A - Method for fabricating solar cell - Google Patents

Method for fabricating solar cell Download PDF

Info

Publication number
KR20120026309A
KR20120026309A KR1020100088460A KR20100088460A KR20120026309A KR 20120026309 A KR20120026309 A KR 20120026309A KR 1020100088460 A KR1020100088460 A KR 1020100088460A KR 20100088460 A KR20100088460 A KR 20100088460A KR 20120026309 A KR20120026309 A KR 20120026309A
Authority
KR
South Korea
Prior art keywords
substrate
solar cell
forming
emitter region
semiconductor layer
Prior art date
Application number
KR1020100088460A
Other languages
Korean (ko)
Other versions
KR101146782B1 (en
Inventor
강진모
김영근
송석현
양수미
우성훈
김연경
주상민
유희목
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Priority to KR1020100088460A priority Critical patent/KR101146782B1/en
Publication of KR20120026309A publication Critical patent/KR20120026309A/en
Application granted granted Critical
Publication of KR101146782B1 publication Critical patent/KR101146782B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Sustainable Energy (AREA)

Abstract

PURPOSE: A method for fabricating a solar cell is provided to simplify a whole process of manufacturing a solar cell by using an ion injection process without thermal diffusion in forming an emitter region. CONSTITUTION: A substrate of a silicon material of a first conductivity type is prepared(S100). A texturing process of the surface of the substrate is performed(S110). A reflection barrier layer is formed in the top side of the silicon substrate(S120). An emitter region is formed in the top side of the silicon substrate(S130). An electrode is formed in the top and bottom of the silicon substrate(S140).

Description

태양전지 제조 방법{Method for Fabricating Solar Cell}Solar cell manufacturing method {Method for Fabricating Solar Cell}

본 발명은 태양전지 제조 방법에 관한 것으로, 특히 기판의 표면 텍스쳐링시에는 건식 식각 방식을 사용하고, 에미터 영역 형성시에는 열확산 방식이 아닌 이온 주입 공정을 사용할 수 있도록 하는 태양전지 제조 방법에 관한 것이다.
The present invention relates to a method of manufacturing a solar cell, and more particularly, to a method of manufacturing a solar cell using a dry etching method for the surface texturing of the substrate, and an ion implantation process rather than a thermal diffusion method when forming the emitter region. .

태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(Diode)라 할 수 있다.The solar cell is a key element of photovoltaic power generation that converts sunlight directly into electricity, and is basically a diode composed of a p-n junction.

태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지의 p-n 접합부에 태양광이 입사되어 의해 전자-정공 쌍이 생성되고, 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 이때 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다.In the process of converting sunlight into electricity by solar cells, solar light is incident on the pn junction of the solar cell to generate electron-hole pairs, and electrons move to n layers and holes move to p layers by the electric field. Thus, photovoltaic power is generated between the pn junctions, and when a load or a system is connected to both ends of the solar cell, current flows to generate power.

한편, 태양전지는 p-n 접합층인 광흡수층의 형태나 불순물 이온 종류에 따라 다양하게 구분되는데 광흡수층으로는 대표적으로 실리콘(Si)을 들 수 있으며, 이와 같은 실리콘계 태양전지는 형태에 따라 실리콘 웨이퍼를 광흡수층으로 이용하는 실리콘 기판형과, 실리콘을 박막 형태로 증착하여 광흡수층을 형성하는 박막형으로 구분된다.On the other hand, solar cells are classified into various types according to the shape of the light absorption layer or the impurity ions, which are pn junction layers. Examples of the light absorption layer include silicon (Si). The silicon substrate type used as the light absorption layer is divided into a thin film type which forms a light absorption layer by depositing silicon in a thin film form.

실리콘계 태양전지 중 실리콘 기판형의 일반적인 구조를 예들 들어 살펴보면 다음과 같다.Looking at the general structure of the silicon substrate type of silicon-based solar cell as an example.

도 1에 도시한 바와 같이, 제1도전형 반도체층(11) 위에 제2도전형 반도체층(12)이 적층되며, 제2도전형 반도체층(12)의 상부에 전면전극(14)이 구비되고 제1도전형 반도체층(11)의 하부에 후면전극(15)이 구비된 구조를 갖는다. 이때, 제1도전형 반도체층(11) 및 제2도전형 반도체층(12)은 하나의 실리콘 재질의 기판(10)에 구현되는 것으로서, 기판(10)의 하부는 제1도전형 반도체층(11), 기판(10)의 상부는 제2도전형 반도체층(12)으로 구분되며, 제2도전형 반도체층(12)은 일반적으로 제1도전형 반도체층(11)에 제2도전형의 불순물 이온을 도핑(Doping), 확산(Diffusion)시켜 형성된다. 이때, 기판(10)의 상부면 뿐만 아니라 기판(10)의 측부에도 제2도전형 반도체층(12)이 형성된다. 이에 따라 전면전극(14)과 후면전극(15)의 단락(short) 방지를 위해 기판(10)의 둘레를 따라 일정 깊이로 형성된 절연용 트렌치(Trench)(16)가 구비된다.As shown in FIG. 1, the second conductive semiconductor layer 12 is stacked on the first conductive semiconductor layer 11, and the front electrode 14 is provided on the second conductive semiconductor layer 12. And a back electrode 15 under the first conductive semiconductor layer 11. In this case, the first conductive semiconductor layer 11 and the second conductive semiconductor layer 12 are implemented on one silicon substrate 10, and the lower portion of the substrate 10 is formed of the first conductive semiconductor layer ( 11), the upper portion of the substrate 10 is divided into a second conductive semiconductor layer 12, the second conductive semiconductor layer 12 is generally of the first conductive semiconductor layer 11 of the second conductive type. It is formed by doping and diffusing impurity ions. In this case, the second conductive semiconductor layer 12 is formed not only on the upper surface of the substrate 10 but also on the side of the substrate 10. Accordingly, an insulation trench 16 formed to a predetermined depth along the circumference of the substrate 10 is provided to prevent a short between the front electrode 14 and the rear electrode 15.

이러한 기판형 실리콘계 태양전지는 제1도전형의 기판(10)을 준비하고, 준비된 기판(10)의 표면 텍스쳐링, 제2도전형의 불순물 열확산을 통한 제2도전형 반도체층(12) 형성, 열확산시 기판(10) 표면에 형성된 PSG(Phosphorus Silicate Glass) 또는 BSG(Boron Silicate Glass) 등의 불순물층 제거, 제2도전형 반도체층(12) 위에 반사방지막(ARC: Anti-Reflective Coating)(13) 형성, 전면전극(14) 및 후면전극(15) 형성, 기판(10)의 둘레를 따라 일정 깊이의 절연용 트렌치(16)를 형성하는 아이솔레이션(Isolation) 공정 등을 순차적으로 거쳐 제조된다.The substrate-type silicon solar cell prepares the first conductive substrate 10, forms the second conductive semiconductor layer 12 by surface texturing of the prepared substrate 10, and thermal diffusion of impurities of the second conductive type, and thermal diffusion. Removal of impurity layers such as PSG (Phosphorus Silicate Glass) or BSG (Boron Silicate Glass) formed on the surface of the substrate 10, and anti-reflective coating (ARC) on the second conductive semiconductor layer 12 It is manufactured through the formation process, the formation of the front electrode 14 and the back electrode 15, an isolation process for forming an insulating trench 16 of a predetermined depth along the periphery of the substrate 10, and the like.

그러나, 이와 같은 종래의 기판형 실리콘계 태양전지는 제조시 열확산 공정을 수행함에 따라 기판(10) 표면에 형성된 불순물층을 제거하는 세정 공정을 필히 진행해야만 하기 때문에 공정 시간이 지연되고, 세정 약품 소요로 인해 많은 비용이 소요되는 문제점이 있다. However, such a conventional substrate-type silicon solar cell has to undergo a cleaning process for removing an impurity layer formed on the surface of the substrate 10 as the thermal diffusion process is performed during manufacturing, and thus the process time is delayed. There is a costly problem.

또한, 습식 식각을 통해 기판(10)의 표면 텍스쳐링을 진행하기 때문에, 기판(10) 표면에 요철이 불규칙한 형태로 형성되어 빛 반사도가 높아져 광흡수율이 저하되며, 이 역시 여러 단계의 세정 공정을 거쳐야 하기 때문에 공정 시간이 지연되며 세정 약품 소요로 인해 많은 비용이 소요되는 문제점이 있다.In addition, since the surface texturing of the substrate 10 is performed through wet etching, irregularities are formed on the surface of the substrate 10 to form irregular shapes, resulting in high light reflectivity, thereby lowering the light absorption rate. Because of this, the process time is delayed and there is a problem in that a high cost due to the need for cleaning chemicals.

더욱이, 제2도전형의 불순물을 확산시켜 에미터 영역을 형성하는 경우, 스크린 프린팅 공정을 통해 불순물을 기판(10) 표면에 증착시킨 후 열처리에 의해 기판(10) 내부로 침투시켜 진행하기 때문에, 불순물의 확산 정도를 세밀하게 제어할 수 없어, 기판(10) 내부에 형성되는 에미터 영역의 크기를 정밀하게 형성할 수 없으므로, 태양전지의 전기적 특성이 저하되는 문제점이 있다.
Further, in the case of forming an emitter region by diffusing impurities of the second conductivity type, since the impurities are deposited on the surface of the substrate 10 through a screen printing process, the impurities are penetrated into the substrate 10 by heat treatment. Since it is impossible to precisely control the degree of diffusion of impurities, the size of the emitter region formed in the substrate 10 may not be precisely formed, thereby deteriorating electrical characteristics of the solar cell.

본 발명은 전술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 기판의 표면 텍스쳐링시에는 건식 식각 방식을 사용하고, 에미터 영역 형성시에는 열확산 방식이 아닌 이온 주입 공정을 사용할 수 있도록 하는 태양전지 제조 방법을 제공하는데, 그 목적이 있다.
The present invention has been made to solve the problems described above, manufacturing a solar cell using a dry etching method when the surface texturing of the substrate, and an ion implantation process can be used when forming the emitter region, not the thermal diffusion method. To provide a method, the purpose is.

전술한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 태양전지 제조 방법은, 건식 식각을 통해 기판의 표면을 텍스쳐링하고, 기판 표면에 반사방지막(ARC: Anti-Reflective Coating)을 형성하는 단계와; 이온 주입 공정(IIP: Ion Implantation)을 통해 상기 기판의 상층부에 불순물 이온을 주입하여 에미터 영역을 형성하는 단계와; 상기 기판의 상하부면에 전극을 형성하는 단계를 포함하여 이루어지는 것이 바람직하다.The solar cell manufacturing method according to an embodiment of the present invention for achieving the object as described above, to the surface of the substrate through the dry etching, to form an anti-reflective coating (ARC) on the surface of the substrate Steps; Implanting impurity ions into an upper layer of the substrate through an ion implantation process (IIP) to form an emitter region; It is preferable to include the step of forming an electrode on the upper and lower surfaces of the substrate.

여기서, 상기 반사방지막을 형성하는 단계는, 상기 기판이 로드 챔버에 로딩되면, 플라즈마를 사용한 건식 식각 공정과 플라즈마를 사용한 반사방지막 증착 공정을 순차적으로 수행하는 하나의 공정 장비에서 차례대로 진행되는 것이 바람직하다.Here, the forming of the anti-reflection film may be performed sequentially in one process equipment that sequentially performs a dry etching process using plasma and an anti-reflection film deposition process using plasma when the substrate is loaded in the load chamber. Do.

아울러, 상기 상기 반사방지막을 형성하는 단계에서는, RIE(Reactive Ion Etch)를 통해 상기 기판의 표면을 텍스쳐링하는 것이 바람직하다.In the forming of the anti-reflection film, the surface of the substrate may be textured through a reactive ion etching (RIE).

더욱이, 이온 주입 공정을 통해 상기 기판의 표면에 불순물 이온을 국부적으로 추가 주입하여 상기 에미터 영역에 고농도 불순물 도핑 영역을 선택적으로 형성하는 단계를 더 포함하여 이루어지는 것이 바람직하다.
Further, the method may further include selectively implanting impurity ions into the surface of the substrate through an ion implantation process to selectively form a high concentration impurity doped region in the emitter region.

본 발명에 따른 태양전지 제조 방법에 의하면, 기판의 표면 텍스쳐링시에는 건식 식각 방식을 사용하고, 에미터 영역 형성시에는 열확산 방식이 아닌 이온 주입 공정을 사용함으로써, 태양전지 제조를 위한 전체 공정을 간소화시키면서 태양전지의 효율을 극대화시킬 수 있는 효과가 있다.
According to the solar cell manufacturing method according to the present invention, by using the dry etching method for the surface texturing of the substrate, and the ion implantation process rather than the thermal diffusion method when forming the emitter region, the entire process for solar cell manufacturing is simplified While optimizing the efficiency of the solar cell is effective.

도 1은 일반적인 태양전지를 도시한 단면도.
도 2는 본 발명의 일 실시예에 따른 태양전지 제조 방법을 도시한 흐름도.
도 3 내지 도 6은 본 발명의 일 실시예에 다른 태양전지 제조 방법을 설명하기 위한 공정 단면도.
도 7은 본 발명에 따른 기판 식각 및 반사방지막 증착을 위한 공정 장비를 개략적으로 도시한 구성도.1 is a cross-sectional view showing a typical solar cell.
2 is a flowchart illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
3 to 6 is a cross-sectional view for explaining a solar cell manufacturing method according to an embodiment of the present invention.
Figure 7 is a schematic diagram showing a process equipment for substrate etching and anti-reflective film deposition according to the present invention.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 제조 방법에 대하여 상세하게 설명하기로 한다.Hereinafter, a manufacturing method according to a preferred embodiment of the present invention with reference to the accompanying drawings will be described in detail.

도 2를 참조하여 본 발명의 일 실시예에 따른 태양전지 제조 방법에 대하여 설명하면 다음과 같다.Referring to Figure 2 describes a solar cell manufacturing method according to an embodiment of the present invention.

먼저, 제1도전형의 실리콘 재질의 기판(10)을 준비한다(S100). 여기서, 제1도전형은 n형 또는 p형일 수 있으며, 이하에서는 제1도전형은 p형인 것을 일 예로 들어 설명하기로 한다.First, the first conductive silicon substrate 10 is prepared (S100). Here, the first conductivity type may be n-type or p-type, hereinafter, the first conductive type will be described with an example that the p-type.

상기한 단계 S100을 통해 기판(10)이 준비된 상태에서, 도 3에 도시된 바와 같이, 기판(10)의 표면에 요철이 형성되도록 텍스쳐링 공정을 진행한다(S110).In the state in which the substrate 10 is prepared through the above step S100, as shown in FIG. 3, a texturing process is performed such that unevenness is formed on the surface of the substrate 10 (S110).

상기한 단계 S110에서의 텍스쳐링 공정은 RIE(Reactive Ion Etch) 등과 같이 플라즈마를 이용한 건식 식각(Dry Etching)을 통해 진행되며, 이로 인해 기판(10) 표면에 요철이 균일하게 형성되어, 기판(10) 표면에서의 빛 반사도를 최소화시킬 수 있게 된다.The texturing process in step S110 is performed through dry etching using plasma, such as a reactive ion etching (RIE), thereby irregularities are uniformly formed on the surface of the substrate 10, and thus, the substrate 10 is formed. The light reflectance on the surface can be minimized.

한편, 상기한 단계 S110을 진행하기 앞서, 기판(10)의 커팅 공정의 결과로 생성된 결함 부분을 제거하기 위하여 화학적 방식으로 기판을 식각하는 쏘 데미지 에칭(Saw Damage Etching) 공정을 진행하는 것이 바람직하다.On the other hand, before proceeding to the step S110, it is preferable to proceed with a saw damage etching (Saw Damage Etching) process of etching the substrate in a chemical manner in order to remove the defective portion generated as a result of the cutting process of the substrate 10 Do.

상기한 단계 S110 다음에는, 화학기상증착 공정 등을 통해 도 4에 도시된 바와 같이, 실리콘 기판(10)의 상부면에 반사방지막(ARC: Anti-Reflective Coating)(13)을 형성한다(S120).After the step S110, as shown in FIG. 4 through a chemical vapor deposition process, an anti-reflective coating (ARC) 13 is formed on the upper surface of the silicon substrate 10 (S120). .

상기한 단계 S120에서의 반사방지막(13) 형성 시에는, PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 사용하는 것이 바람직하다. 여기서, 반사방지막(13)은 실리콘 질화막(Si3N4)으로 구성될 수 있는데, 일 예로 PECVD 공정을 통해 실리콘 질화막을 형성하는 것은, 원료가스인 SiH4와 NH3을 플라즈마 상태로 방전, 활성화시켜 실리콘 질화막을 생성시키는 방법을 통해 구현될 수 있다. 이와 같이, 반사방지막(13)이 기판(10)의 상부면에 증착됨에 따라 태양전지의 반사방지 효율이 향상된다.In forming the anti-reflection film 13 in step S120, it is preferable to use a Plasma Enhanced Chemical Vapor Deposition (PECVD) process. Here, the anti-reflection film 13 may be composed of a silicon nitride film (Si 3 N 4 ), for example, forming the silicon nitride film through a PECVD process, discharge and activate the source gas SiH 4 and NH 3 in a plasma state It can be implemented through a method for producing a silicon nitride film. As such, as the anti-reflection film 13 is deposited on the upper surface of the substrate 10, the anti-reflection efficiency of the solar cell is improved.

상기한 단계 S120 이후, 이온 주입 공정(IIP: Ion Implantation)을 통해 기판(10)의 상층부에 제2도전형 불순물 이온, 예를 들어 n형 불순물 이온인 인(P)을 주입하여 에미터 영역을 형성한다(S130). 이에 따라, 도 5에 도시한 바와 같이, 제1도전형의 기판(10)의 하층부는 제1도전형의 반도체층(11) 즉, p형 반도체층을 이루게 되고, 그 상층부는 제2도전형의 반도체층(12) 즉, n형 반도체층을 이루게 된다. After the above step S120, the emitter region is formed by implanting a second conductive impurity ion, for example, n-type impurity ion, into the upper layer of the substrate 10 through an ion implantation process (IIP). It forms (S130). As a result, as shown in FIG. 5, the lower layer portion of the first conductive substrate 10 forms the first conductive semiconductor layer 11, that is, the p-type semiconductor layer, and the upper layer portion of the first conductive semiconductor substrate 10 is the second conductive type. Semiconductor layer 12, that is, an n-type semiconductor layer.

상기한 단계 S130에서 이온 주입 공정을 시행함에 따라, 기판(10)의 표면으로부터 일정 깊이 만큼 정밀하게 에미터 영역, 즉 제2도전형 반도체층(12)을 형성할 수 있다.By performing the ion implantation process in step S130, the emitter region, that is, the second conductive semiconductor layer 12, may be formed precisely from the surface of the substrate 10 by a predetermined depth.

상기한 단계 S130 다음에는, 도 6에 도시된 바와 같이, 금속 공정(Metallization)을 통해 기판(10)의 상하부면에 금속재를 패터닝함으로써, 전극(14, 15)을 형성한다(S140).Next to the step S130, as shown in FIG. 6, metals are patterned on upper and lower surfaces of the substrate 10 through metallization (Metallization) to form electrodes 14 and 15 (S140).

상기한 단계 S140 이후에 일반적으로 진행되는 전면전극(14)과 후면전극(15)의 단락 방지를 위한 아이솔레이션 공정은, 상기한 단계 S130을 통해 기판(10)의 상층부에만 에미터 영역, 즉 제2도전형 반도체층(12)이 형성됨에 따라 생략된다.In the isolation process for short-circuit prevention of the front electrode 14 and the rear electrode 15 which is generally performed after the step S140, the emitter region, that is, the second layer, is formed only on the upper layer of the substrate 10 through the step S130. As the conductive semiconductor layer 12 is formed, it is omitted.

한편, 상기한 단계들 중 S110 및 S120은 도 7에 도시된 바와 같이, 기판(10)이 로드 챔버(52)에 로딩되면, 플라즈마를 사용한 건식 식각 공정과 플라즈마를 사용한 반사방지막(13) 증착 공정을 순차적으로 수행하는 하나의 공정 장비(50)에서 차례대로 진행되는 것이 바람직하다. 이때 공정 장비(50)는 로드 챔버(50)로부터 기판(10)을 이송받아 건식 식각 공정을 진행하는 식각부(54)와, 로드 챔버(50)로부터 기판을 이송받아 반사방지막(13) 증착 공정을 진행하는 증착부(56)를 구비하여 이루어질 수 있다.
On the other hand, S110 and S120 of the above steps, as shown in Figure 7, when the substrate 10 is loaded in the load chamber 52, a dry etching process using plasma and the anti-reflection film 13 deposition process using the plasma It is preferable to proceed sequentially in one process equipment 50 to perform sequentially. At this time, the process equipment 50 receives the substrate 10 from the load chamber 50 and performs the dry etching process on the etching unit 54 and the load chamber 50 receives the substrate from the antireflection film 13 deposition process. It may be provided with a deposition unit 56 to proceed.

다르게는, 상기한 단계 S130 다음에, 이온 주입 공정을 통해 기판(10)의 표면에 제2도전형 불순물 이온을 국부적으로 추가 주입함으로써, 에미터 영역에 고농도 불순물 도핑 영역을 선택적으로 형성하고, 그 형성된 고농도 불순물 도핑 영역에 접촉하도록 금속재를 패터닝함으로써, 선택적 에미터를 구비한 고효율 태양전지를 구현할 수 있다.
Alternatively, after step S130 described above, the second conductive type impurity ions are locally implanted into the surface of the substrate 10 through an ion implantation process, thereby selectively forming a high concentration impurity doped region in the emitter region, and By patterning the metal material so as to contact the formed high concentration impurity doped region, a high efficiency solar cell having a selective emitter can be realized.

본 발명에 따른 태양전지 제조 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술사상이 허용하는 범위 내에서 다양하게 변경하여 실시할 수 있다.
The solar cell manufacturing method according to the present invention is not limited to the above-described embodiments and can be carried out in various modifications within the range allowed by the technical idea of the present invention.

10: 기판 11: 제1도전형 반도체층
12: 제2도전형 반도체층 13: 반사방지막
14: 전면전극 15: 후면전극
16: 절연용 트렌치 50: 공정 장비
52: 로드 챔버 54: 식각부
56: 증착부10: substrate 11: first conductive semiconductor layer
12: second conductive semiconductor layer 13: antireflection film
14: front electrode 15: rear electrode
16: trench for insulation 50: process equipment
52: load chamber 54: etching portion
56: deposition unit

Claims (4)

건식 식각을 통해 기판의 표면을 텍스쳐링하고, 기판 표면에 반사방지막(ARC: Anti-Reflective Coating)을 형성하는 단계와;
이온 주입 공정(IIP: Ion Implantation)을 통해 상기 기판의 상층부에 불순물 이온을 주입하여 에미터 영역을 형성하는 단계와;
상기 기판의 상하부면에 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 태양전지 제조 방법.
Texturing the surface of the substrate through dry etching and forming an anti-reflective coating (ARC) on the surface of the substrate;
Implanting impurity ions into an upper layer of the substrate through an ion implantation process (IIP) to form an emitter region;
Forming an electrode on the upper and lower surfaces of the substrate comprising a solar cell manufacturing method.
제1항에 있어서,
상기 반사방지막을 형성하는 단계는,
상기 기판이 로드 챔버에 로딩되면, 플라즈마를 사용한 건식 식각 공정과 플라즈마를 사용한 반사방지막 증착 공정을 순차적으로 수행하는 하나의 공정 장비에서 차례대로 진행되는 것을 특징으로 하는 태양전지 제조 방법.
The method of claim 1,
Forming the anti-reflection film,
When the substrate is loaded in the load chamber, the solar cell manufacturing method characterized in that the progress of the dry etching process using a plasma and the anti-reflection film deposition process using a plasma in order to perform sequentially.
제2항에 있어서,
상기 상기 반사방지막을 형성하는 단계에서는,
RIE(Reactive Ion Etch)를 통해 상기 기판의 표면을 텍스쳐링하는 것을 특징으로 하는 태양전지 제조 방법.
The method of claim 2,
In the forming of the anti-reflection film,
A method of manufacturing a solar cell, characterized in that the surface of the substrate is textured through a reactive ion etching (RIE).
제1항 내지 제3항 중 어느 하나의 항에 있어서,
이온 주입 공정을 통해 상기 기판의 표면에 불순물 이온을 국부적으로 추가 주입하여 상기 에미터 영역에 고농도 불순물 도핑 영역을 선택적으로 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 태양전지 제조 방법.4. The method according to any one of claims 1 to 3,
And locally implanting impurity ions locally into the surface of the substrate through an ion implantation process to selectively form a highly doped impurity doped region in the emitter region.
KR1020100088460A 2010-09-09 2010-09-09 Method for Fabricating Solar Cell KR101146782B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100088460A KR101146782B1 (en) 2010-09-09 2010-09-09 Method for Fabricating Solar Cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100088460A KR101146782B1 (en) 2010-09-09 2010-09-09 Method for Fabricating Solar Cell

Publications (2)

Publication Number Publication Date
KR20120026309A true KR20120026309A (en) 2012-03-19
KR101146782B1 KR101146782B1 (en) 2012-05-21

Family

ID=46132239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100088460A KR101146782B1 (en) 2010-09-09 2010-09-09 Method for Fabricating Solar Cell

Country Status (1)

Country Link
KR (1) KR101146782B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363141B1 (en) * 2012-06-29 2014-02-18 주식회사 신성솔라에너지 Method for manufacturing solar cell
KR101387718B1 (en) * 2012-05-07 2014-04-22 엘지전자 주식회사 Solar cell and method for manufactruing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684655B1 (en) 2005-05-04 2007-02-22 (주)울텍 In-line system for manufacturing solar cell devices
KR20100004193A (en) * 2008-07-03 2010-01-13 주성엔지니어링(주) Method for manufacturing wafer type solar cell
KR20100059410A (en) * 2008-11-26 2010-06-04 삼성전자주식회사 Solar cell and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101387718B1 (en) * 2012-05-07 2014-04-22 엘지전자 주식회사 Solar cell and method for manufactruing the same
US9412888B2 (en) 2012-05-07 2016-08-09 Lg Electronics Inc. Solar cell and method for manufacturing the same
KR101363141B1 (en) * 2012-06-29 2014-02-18 주식회사 신성솔라에너지 Method for manufacturing solar cell

Also Published As

Publication number Publication date
KR101146782B1 (en) 2012-05-21

Similar Documents

Publication Publication Date Title
KR101561682B1 (en) Deep grooved rear contact photovoltaic solar cells
KR101383395B1 (en) Method for fabricating back contact solar cell
KR101254565B1 (en) Method for texturing substrate for solar cell and mehtod for manufacturing solar cell
KR101138554B1 (en) Solar cell and method for fabricating the same
KR101146782B1 (en) Method for Fabricating Solar Cell
KR101198430B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101198438B1 (en) Bifacial Photovoltaic Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR101024322B1 (en) Method of manufacturing wafer for solar cell, a wafer for solar cell manufactured by the method and method of manufacturing solar cell using the wafer
KR101181625B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR20120041340A (en) Method for manufacturing solar cell
KR20120003612A (en) Method for fabricating back contact solar cell
KR101114198B1 (en) Localized emitter solar cell and method for manufacturing thereof
KR101199649B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
KR20120037121A (en) Method for manufacturing solar cell
KR101155192B1 (en) Method for fabricating solar cell
KR20130048975A (en) Method for fabricating solar cell
KR101103144B1 (en) Back contact solar cell fabrication method
KR20110060130A (en) Method for making selective emitter when solar cell is fabricated
KR101163337B1 (en) Method for formation semi-conducting layer of solar cell
KR101218411B1 (en) Solar Cell and Manufacturing Method Thereof
KR101101587B1 (en) Method for fabricating selective emitter of silicon solar cells
KR20130048939A (en) Method for forming selective emitter in a solar cell
KR101172611B1 (en) Method for Fabricating Solar Cell
KR101173399B1 (en) Localized Emitter Solar Cell and Method for Manufacturing Thereof
JP2023534500A (en) Manufacture of solar cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee