KR20120014350A - Image sensor and its manufacturing method - Google Patents

Image sensor and its manufacturing method Download PDF

Info

Publication number
KR20120014350A
KR20120014350A KR1020100076348A KR20100076348A KR20120014350A KR 20120014350 A KR20120014350 A KR 20120014350A KR 1020100076348 A KR1020100076348 A KR 1020100076348A KR 20100076348 A KR20100076348 A KR 20100076348A KR 20120014350 A KR20120014350 A KR 20120014350A
Authority
KR
South Korea
Prior art keywords
region
photodiode
transfer transistor
semiconductor substrate
semiconductor
Prior art date
Application number
KR1020100076348A
Other languages
Korean (ko)
Inventor
조민희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100076348A priority Critical patent/KR20120014350A/en
Publication of KR20120014350A publication Critical patent/KR20120014350A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 실시예에 따른 이미지 센서는, 반도체 기판에 형성되며, 포토다이오드가 형성된 제1 영역과 상기 제1 영역에 인접하는 트랜스퍼 트랜지스터를 포함한 제2 영역을 갖는 활성 영역; 및 상기 반도체 기판에 형성되어 상기 활성 영역을 한정하는 소자 분리 영역을 포함하고, 상기 제2 영역의 반도체 기판 상부 표면은 상기 제1 영역의 반도체 기판 상부 표면보다 낮게 되도록 단차가 형성되어 있다. An image sensor according to an embodiment of the present invention includes an active region formed on a semiconductor substrate and having a first region in which a photodiode is formed and a second region including a transfer transistor adjacent to the first region; And an isolation region formed in the semiconductor substrate to define the active region, wherein a step is formed such that the upper surface of the semiconductor substrate of the second region is lower than the upper surface of the semiconductor substrate of the first region.

Description

이미지 센서 및 그 제조 방법{IMAGE SENSOR AND METHOD OF MANUFACTURING THE SAME}Image sensor and its manufacturing method {IMAGE SENSOR AND METHOD OF MANUFACTURING THE SAME}

본 발명은 이미지 센서에 관한 것으로, 특히 포토다이오드를 사용하는 이미지 센서 및 그 제조 방법에 관한 것이다.
The present invention relates to an image sensor, and more particularly, to an image sensor using a photodiode and a manufacturing method thereof.

이미지 센서(image sensor)는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 포착(capture)하는 장치로서, 이미지 포착을 위해 다수의 픽셀을 포함한다. 특히, CMOS 이미지 센서는 다수의 픽셀이 행과 열을 갖는 매트릭스 형태로 배열된 픽셀 어레이를 포함하며, 각 픽셀은 광 센싱을 위한 포토다이오드와 복수의 트랜지스터들을 갖는다.
An image sensor is an apparatus for capturing an image by using a property of a semiconductor that reacts to light, and includes a plurality of pixels for capturing an image. In particular, a CMOS image sensor includes a pixel array in which a plurality of pixels are arranged in a matrix having rows and columns, each pixel having a photodiode and a plurality of transistors for light sensing.

도 1은 CMOS 이미지 센서의 단위 픽셀(간단히, 픽셀 이라고도 함)의 회로도이다. 도 1에 도시된 바와 같이, 픽셀(10)은 1개의 포토다이오드(PD, 11)와 4개의 트랜지스를 포함한다. 이 4개의 트랜지스터는 포토다이오드(11)에 생성된 광전하를 플로팅 확산노드(FD)로 전달하기 위한 트랜스퍼 트랜지스터(12)와, 다음 신호 검출을 위해 플로팅 확산노드(FD)에 저장되어 있는 전하를 배출하며 기준전압 레벨을 읽기 위한 리셋 트랜지스터(13)와, 픽셀에서 발생하는 신호를 왜곡시키지 않고 픽셀과 아날로그-디지털 변환기 사이를 인터페이스하기 위해 샘플앤 홀드(Sample and Hold)를 구동하기 위한 소스 팔로우로 연결된 드라이브 트랜지스터(14) 및 행(row) 단위로 픽셀의 전압을 읽어가도록 어드레싱하는 셀렉트 트랜지스터(15)를 포함한다.
1 is a circuit diagram of a unit pixel (also referred to simply as a pixel) of a CMOS image sensor. As shown in FIG. 1, the pixel 10 includes one photodiode PD 11 and four transistors. The four transistors transfer charges stored in the floating diffusion node FD for transferring the photoelectric charges generated in the photodiode 11 to the floating diffusion node FD, and for the next signal detection. A reset transistor 13 for discharging and reading the reference voltage level, and a source follow for driving Sample and Hold to interface between the pixel and the analog-to-digital converter without distorting the signal generated at the pixel. A connected drive transistor 14 and a select transistor 15 for addressing the voltage of the pixel in rows are included.

이러한 CMOS 이미지 센서의 단위 픽셀은 포토다이오드(11)에서 빛을 감지하고 그 감지된 광전하는 플로팅 확산 영역(FD), 즉 드라이브 트랜지스터(14)의 게이트 접합 영역으로 전달되고, 그 전달된 양은 출력단(Vout)에서 전기적 신호로 출력된다. 보다 구체적으로는, 포토다이오드 영역(PD)에서 집속된 광신호는 트랜스퍼 트랜지스터(12)가 턴온되면 플로팅 확산 영역(FD)으로 전달되어 일시 저장된다. 이 광신호는 리셋 트랜지스터(13)의 턴온에 의해 생성된 리셋 신호와 함께 드라이브 트랜지스터를 거쳐 출력 신호(Vout)로 나가게 되며, 뒤이어 CDS 회로(도시 안함)에서 두 신호(광신호와 리셋 신호)의 차이 신호가 처리된다.
The unit pixel of the CMOS image sensor detects light in the photodiode 11 and the sensed photoelectricity is transferred to the floating diffusion region FD, that is, the gate junction region of the drive transistor 14, and the amount of the transferred photodiode 11 is transmitted to the output terminal ( Vout) is output as an electrical signal. More specifically, the optical signal focused in the photodiode region PD is transferred to the floating diffusion region FD and temporarily stored when the transfer transistor 12 is turned on. This optical signal goes out to the output signal Vout through the drive transistor together with the reset signal generated by the turn-on of the reset transistor 13, followed by two signals (the optical signal and the reset signal) in the CDS circuit (not shown). The difference signal is processed.

상술한 기존의 이미지 센서에서는, 포토다이오드 영역(PD)에서 집속된 광신호가 트랜스퍼 트랜지스터(12)를 거쳐서 플로팅 확산 영역(FD)으로 전송될 때 포토다이오드와 트랜스퍼 트랜지스터 사이의 반도체 영역에서 전위 장벽이 발생되는 문제가 있다. 이러한 전위 장벽의 문제는, 포토다이오드 영역(PD)의 깊은 n형 영역이 얕은 p형 영역에 의해 반도체 표면으로부터 분리되어 있기 때문이다. 픽셀의 영상 신호를 리드아웃(read out)할 때, 상술한 전위 장벽은 전자의 전달 능력을 방해하여 전자가 포토다이오드 영역(PD)으로부터 트랜스퍼 트랜지스터(12)로 충분히 전달되지 못하게 한다. 트랜스퍼 트랜지스터(12)로 전달되지 못한 전자들은 노이즈 소스(noise source)로 작용하여 픽셀의 특성을 열화시킬 수 있다.
In the conventional image sensor described above, a potential barrier occurs in the semiconductor region between the photodiode and the transfer transistor when the optical signal focused in the photodiode region PD is transferred to the floating diffusion region FD via the transfer transistor 12. There is a problem. The problem of such a potential barrier is that the deep n-type region of the photodiode region PD is separated from the semiconductor surface by the shallow p-type region. When reading out an image signal of a pixel, the above-mentioned potential barrier interferes with the transfer ability of the electrons so that the electrons are not sufficiently transferred from the photodiode region PD to the transfer transistor 12. Electrons that are not transferred to the transfer transistor 12 may act as a noise source to deteriorate pixel characteristics.

본 발명의 실시예는 포토다이오드 영역으로부터 트랜스퍼 트랜지스터로의 캐리어 전달 능력이 개선된 이미지 센서를 제공한다. 또한, 본 발명의 실시예는 포토다이오드 영역으로부터 트랜스퍼 트랜지스터로의 캐리어 전달 능력이 개선된 이미지 센서를 제조하는 방법을 제공한다.
Embodiments of the present invention provide an image sensor with improved carrier transfer capability from a photodiode region to a transfer transistor. Embodiments of the present invention also provide a method of manufacturing an image sensor with improved carrier transfer capability from a photodiode region to a transfer transistor.

본 발명의 실시예에 따른 이미지 센서는, 반도체 기판에 형성되며, 포토다이오드가 형성된 제1 영역과 상기 제1 영역에 인접하는 트랜스퍼 트랜지스터를 포함한 제2 영역을 갖는 활성 영역; 및 상기 반도체 기판에 형성되어 상기 활성 영역을 한정하는 소자 분리 영역을 포함하고, 상기 제2 영역의 반도체 기판 상부 표면은 상기 제1 영역의 반도체 기판 상부 표면보다 낮게 되도록 단차가 형성되어 있다.
An image sensor according to an embodiment of the present invention includes an active region formed on a semiconductor substrate and having a first region in which a photodiode is formed and a second region including a transfer transistor adjacent to the first region; And an isolation region formed in the semiconductor substrate to define the active region, wherein a step is formed such that the upper surface of the semiconductor substrate of the second region is lower than the upper surface of the semiconductor substrate of the first region.

본 발명의 실시예에 따른 이미지 센서의 제조 방법은, 활성 영역을 한정하도록 반도체 기판에 소자분리 영역을 형성하는 단계; 상기 활성 영역의 일부를 식각하는 단계; 상기 식각된 활성 영역의 일부 상에 트랜스퍼 트랜지스터의 게이트를 형성하는 단계; 상기 식각된 영역 이외의 활성 영역 중 일부에 포토다이오드를 형성하되, 상기 식각된 영역의 반도체 표면이 상기 포토다이오드의 반도체 표면보다 낮게 되는 단차를 만들도록 포토다이오드를 형성하는 단계를 포함한다.
A method of manufacturing an image sensor according to an embodiment of the present invention includes forming an isolation region in a semiconductor substrate to define an active region; Etching a portion of the active region; Forming a gate of a transfer transistor on a portion of the etched active region; Forming a photodiode in a portion of the active region other than the etched region, wherein the photodiode is formed to create a step such that the semiconductor surface of the etched region is lower than the semiconductor surface of the photodiode.

본 발명의 실시예에 따르면, 픽셀 영상 신호의 리드아웃시 포토다이오드로부터 트랜스퍼 트랜지스터로의 캐리어 전달 능력이 향상된다. 이에 따라 영상 신호의 노이즈가 줄어들고 픽셀 특성이 개선된다. 또한, 리세스된 부분에 의해 픽셀의 높이가 낮아져서 개구비(apature ratio)가 높아지며 이로 인해 금속에 의한 빛의 산란이나 손실이 줄어들 수 있다.
According to an embodiment of the present invention, the carrier transfer capability from the photodiode to the transfer transistor is improved upon readout of the pixel image signal. Accordingly, the noise of the video signal is reduced and the pixel characteristics are improved. In addition, the height of the pixel is lowered by the recessed portion to increase the aperture ratio, which may reduce scattering or loss of light by the metal.

도 1은 CMOS 이미지 센서의 픽셀의 회로도이다.
도 2는 본 발명의 실시예에 따른 이미지 센서의 픽셀 구조를 개략적으로 나타낸 단면도이다.
도 3은 비교예에 따른 이미지 센서의 픽셀 구조를 개략적으로 나타낸 단면도이다.
도 4 내지 8은 본 발명의 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 단면도들이다. 1 is a circuit diagram of a pixel of a CMOS image sensor.
2 is a cross-sectional view schematically illustrating a pixel structure of an image sensor according to an exemplary embodiment of the present invention.
3 is a cross-sectional view schematically illustrating a pixel structure of an image sensor according to a comparative example.
4 to 8 are cross-sectional views illustrating a method of manufacturing an image sensor according to an exemplary embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Elements denoted by the same reference numerals in the drawings are identical elements.

도 2는 본 발명의 실시예에 따른 이미지 센서의 픽셀의 주요 부분을 나타낸 단면도이다. 도 2를 참조하면, 이미지 센서(100)는 활성 영역(C)과 이 활성 영역(C)을 한정하는 소자분리 영역(150)을 갖는 반도체 기판(101)을 포함한다. 소자 분리 영역(150)은 예를 들어, STI(Shallow Trench Isolation)와 같은 트렌치 영역으로 형성될 수 있다. 반도체 기판(101)은 예를 들어, p-기판일 수 있으나 이와 다른 도전형 기판이 사용될 수도 있다. 도 2에 도시된 바와 같이, 활성 영역의 일부 표면은 일정 깊이(d)로 리세스되어 있다.
2 is a cross-sectional view illustrating main parts of pixels of an image sensor according to an exemplary embodiment of the present invention. Referring to FIG. 2, the image sensor 100 includes a semiconductor substrate 101 having an active region C and an isolation region 150 defining the active region C. Referring to FIG. The device isolation region 150 may be formed of, for example, a trench region such as shallow trench isolation (STI). The semiconductor substrate 101 may be, for example, a p-substrate, but other conductive substrates may be used. As shown in FIG. 2, some surfaces of the active region are recessed to a certain depth d.

p-기판(101)의 활성 영역(C)은 포토다이오드가 형성된 제1 영역(A)과, 트랜지스터가 형성된 제2 영역(B)을 갖는다. 특히, 제2 영역(B)에는 트랜스퍼 트랜지스터(Tx)가 형성되어 있다. 도 2에 도시된 바와 같이, 활성 영역(C) 중 제2 영역(B)의 반도체 기판 상부 표면은 제1 영역(A)의 반도체 기판 상부 표면 보다 낮게 되도록 단차가 형성되어 있다. 이러한 단차는, 예를 들어 식각을 통해서 형성될 수 있다.
The active region C of the p-substrate 101 has a first region A in which a photodiode is formed and a second region B in which a transistor is formed. In particular, in the second region B, a transfer transistor Tx is formed. As shown in FIG. 2, a step is formed such that the upper surface of the semiconductor substrate of the second region B of the active region C is lower than the upper surface of the semiconductor substrate of the first region A. As shown in FIG. Such a step may be formed through etching, for example.

p-기판(101)의 활성 영역(C) 중 제1 영역(A)에는 포토다이오드(PD)가 구비되어 있으며, 이 포토다이오드(FD)는 깊은 n형 영역(112)과 얕은 p형 영역(111)의 접합에 의해 형성된다. 포토다이오드(PD)는 외부로부터 빛을 받아 주로 깊은 n형 영역(112)에서 캐리어 즉 광전하가 생성된다. 도 2에 도시된 바와 같이, 포토다이오드(PD)는 리세스된 표면보다 높은 표면을 갖는다. 후술하는 바와 같이 포토다이오드(PD) 형성 영역을 제외한 활성 영역의 일부 표면을 식각에 의해 리세스시킴으로써, 포토다이오드(PD) 영역과 그 인접 영역 간의 단차, 즉 리세스에 의한 단차를 형성할 수 있다.
The photodiode PD is provided in the first region A of the active region C of the p-substrate 101, and the photodiode FD includes a deep n-type region 112 and a shallow p-type region ( 111). The photodiode PD receives light from the outside to generate a carrier or photocharge mainly in the deep n-type region 112. As shown in FIG. 2, the photodiode PD has a surface higher than the recessed surface. As described later, by recessing a part of the surface of the active region excluding the photodiode PD formation region by etching, a step between the photodiode PD region and its adjacent region, that is, a step due to the recess, can be formed. .

포토다이오드(PD)의 일측의 리세스된 반도체 표면 상에는 트랜스퍼 트랜지스터(Tx)의 게이트(120)가 배치되어 있다. 트랜스퍼 트랜지스터(Tx)의 게이트(120)와 그 아래 반도체 표면 사이에는 게이트 절연막이 형성되어 있으나 편의상 도시를 생략한다. 게이트(120)와 그 아래의 게이트 절연막은 게이트 구조를 이룬다. 도 2에 도시된 바와 같이, 트랜스퍼 트랜지스터(Tx)의 게이트(120) 아래의 반도체 표면은 포토다이오드(PD)의 얕은 p형 영역의 반도체 표면보다 일정 깊이(d)만큼 리세스되어 있다. 특히, 트랜스퍼 트랜지스터(Tx)의 채널이 형성되는 영역의 표면은 포토다이오드(PD)의 깊은 n형 영역(112)의 높이에 위치하며, 포토다이오드(PD)의 얕은 p형 영역(111)은 리세스된 표면(트랜스퍼 트랜지스터의 채널이 형성되는 영역의 표면)보다 깊이가 얕거나 같다. 도 1과 2를 참조하면, 일정 깊이(d)만큼 리세스되어 단차가 생기는 부분은 포토다이오드(PD)(11)과 트랜스퍼 트랜지스터(Tx)(12) 사이의 연결부에 해당된다.
The gate 120 of the transfer transistor Tx is disposed on the recessed semiconductor surface on one side of the photodiode PD. A gate insulating film is formed between the gate 120 of the transfer transistor Tx and the semiconductor surface thereunder, but is not shown for convenience. The gate 120 and the gate insulating layer thereunder form a gate structure. As shown in FIG. 2, the semiconductor surface under the gate 120 of the transfer transistor Tx is recessed by a predetermined depth d than the semiconductor surface of the shallow p-type region of the photodiode PD. In particular, the surface of the region where the channel of the transfer transistor Tx is formed is located at the height of the deep n-type region 112 of the photodiode PD, and the shallow p-type region 111 of the photodiode PD is separated. It is shallower or equal in depth than the recessed surface (the surface of the region where the channel of the transfer transistor is formed). 1 and 2, a portion recessed by a predetermined depth d to generate a step corresponds to a connection portion between the photodiode PD 11 and the transfer transistor Tx 12.

활성 영역(C) 중 제2 영역(B)에 있어서 포토다이오드(PD) 반대편의 트랜스퍼 트랜지스터 게이트(120) 일측에는, 트랜스퍼 트랜지스터(Tx)의 일 소스/드레인 영역을 이루는 플로팅 확산 영역(FD)(125)이 형성되어 있다. 본 명세서에서는 트랜지스터의 소스 영역 또는 드레인 영역을 '소스/드레인 영역'이라 통칭한다. 활성 영역(C) 중 제2 영역(B)에 형성된 리셋 트랜지스터(Rx)는 플로팅 확산 영역(125)을 공통 소스/드레인 영역으로 하여 트랜스퍼 트랜지스터(Tx)와 연결되어 있다. 리셋 트랜지스터(Rx) 게이트(130)와 반도체 표면 사이에는 게이트 절연막이 형성되어 있으나 그 도시를 생략한다. 도 2에 도시된 바와 같이, 트랜스퍼 트랜지스터(Tx)의 반도체 표면 뿐만 아니라 플로팅 확산 영역(125)의 반도체 표면 및 리셋 트랜지스터(Rx)의 반도체 표면(리셋 트랜지스터의 채널이 형성되는 영역의 반도체 표면) 역시 리세스되어 트랜스퍼 트랜지스터 반도체 표면과 같은 높이를 갖는다. 이러한 표면 리세스 구조는 활성 영역 중 포토다이오드 영역을 제외한 부분을 식각함으로써 구현될 수 있다. 플로팅 확산 영역(125) 반대편의 리셋 트랜지스터(Rx) 게이트(130)의 일측에는 리셋 트랜지스터(Rx)의 일 소스/드레인 영역(135)이 형성되어 있다. 도 2에 도시된 바와 같이, 트렌치 등의 소자 분리 영역(150)은 포토다이오드(PD)의 타측과 리셋 트랜지스터(Tx)의 일측 사이에 배치되어 있다.
One side of the transfer transistor gate 120 opposite the photodiode PD in the second region B of the active region C forms a floating diffusion region FD constituting one source / drain region of the transfer transistor Tx ( 125) is formed. In the present specification, the source region or the drain region of the transistor is referred to as a 'source / drain region'. The reset transistor Rx formed in the second region B of the active region C is connected to the transfer transistor Tx using the floating diffusion region 125 as a common source / drain region. A gate insulating film is formed between the reset transistor Rx gate 130 and the semiconductor surface, but the illustration is omitted. As shown in FIG. 2, not only the semiconductor surface of the transfer transistor Tx but also the semiconductor surface of the floating diffusion region 125 and the semiconductor surface of the reset transistor Rx (the semiconductor surface of the region where the channel of the reset transistor is formed) are also It is recessed to have the same height as the surface of the transfer transistor semiconductor. The surface recess structure may be implemented by etching portions of the active region except for the photodiode region. One source / drain region 135 of the reset transistor Rx is formed at one side of the reset transistor Rx gate 130 opposite to the floating diffusion region 125. As shown in FIG. 2, an isolation region 150 such as a trench is disposed between the other side of the photodiode PD and one side of the reset transistor Tx.

포토다이오드(PD)의 깊은 n형 영역(112)에서 생성된 캐리어는 트랜스퍼 트랜지스터(Tx)의 온(on) 동작에 의해 트랜스퍼 트랜지스터(Tx)의 표면 채널(게이트(120) 바로 아래의 반도체 부분)을 지나 트랜스퍼 트랜지스터(Tx)의 소스/드레인 영역에 해당하는 플로팅 확산 영역(125)에 저장된다. 트랜스퍼 트랜지스터(Tx)의 채널이 형성되는 영역의 반도체 표면이 포토다이오드(PD)의 깊은 n형 영역(112)의 높이에 위치해 있기 때문에, 포토다이오드(PD)의 깊은 n형 영역(112)과 트랜스퍼 트랜지스터(Tx)의 채널 간의 전위 장벽이 낮아지거나 없어지게 된다. 이에 따라, 포토다이오드(PD)의 깊은 n형 영역(112)에서 생성된 광 캐리어는 트랜스퍼 트랜지스터(Tx)의 게이트 아래(표면 채널 영역)으로 쉽게 넘어갈 수 있다. 결국, 픽셀의 영상 신호 리드아웃시, 포토다이오드(PD)로부터 트랜스퍼 트랜지스터(Tx)로의 캐리어 전달 효율이 높아지게 된다. 이에 따라, 종전 낮은 캐리어 전달 효율로 인해 트랜스퍼 트랜지스터(Tx)로 못 넘어간 광 캐리어에 의한 노이즈 현상이 줄어들고 CMOS 이미지 센서의 픽셀 특성이 개선될 수 있다. 뿐만 아니라, 포토다이오드(PD)를 제외한 활성 영역 부분가 리세스됨으로써, 전체 픽셀의 높이가 낮아져서 개구비(aperture ratio)가 높아진다. 이에 따라 픽셀 어레이에서 금속에 의한 빛의 산란 손실이 감소될 수 있다.
The carriers generated in the deep n-type region 112 of the photodiode PD are surface channels of the transfer transistor Tx (semiconductor portion immediately below the gate 120) by the on operation of the transfer transistor Tx. It is stored in the floating diffusion region 125 corresponding to the source / drain region of the transfer transistor (Tx). Since the semiconductor surface of the region where the channel of the transfer transistor Tx is formed is located at the height of the deep n-type region 112 of the photodiode PD, the deep n-type region 112 and the transfer of the photodiode PD are transferred. The potential barrier between the channels of the transistor Tx is lowered or disappeared. As a result, the optical carriers generated in the deep n-type region 112 of the photodiode PD can easily pass under the gate (surface channel region) of the transfer transistor Tx. As a result, the carrier transfer efficiency from the photodiode PD to the transfer transistor Tx is increased during the video signal readout of the pixel. Accordingly, due to the low carrier transfer efficiency, noise phenomena due to optical carriers missed by the transfer transistor Tx may be reduced, and pixel characteristics of the CMOS image sensor may be improved. In addition, since the portion of the active region except for the photodiode PD is recessed, the height of the entire pixel is lowered to increase the aperture ratio. Accordingly, the scattering loss of light by the metal in the pixel array can be reduced.

도 3은 비교예에 따른 CMOS 이미지 센서의 주요 부분을 나타내는 단면도이다. 도 3을 참조하면,상술한 실시예와 마찬가지로, 반도체 p-기판(201)의 활성 영역 일부에 형성된 포토다이오드(PD)는 얕은 p형 형역(211)과 깊은 n형 영역(212)의 접합으로 형성되어 있다. 포토다이오드(PD)의 일측에는 게이트(220)를 갖는 트랜스퍼 트랜지스터(Tx), 플로팅 확산 영역(FD) 및 게이트(230)를 갖는 리셋 트랜지스터(Rx)가 형성되어 있다. 리셋 트랜지스터(Rx)의 일측에는 소스/드레인 영역(235)이 형성되어 있고, 각 활성 영역을 한정하는 STI 등의 소자분리 영역(250)이 형성되어 있다. 그러나, 상술한 실시예와 달리, 트랜스퍼 트랜지스터(Tx)의 채널이 형성되는 영역의 반도체 표면은 포토다이오드(PD)의 깊은 n형 영역(212)보다 높은 위치에 있다. 특히, 비교예에서는 활성 영역 전체의 반도체 표면 높이가 동일하다. 따라서, 포토다이오드(PD)의 깊은 n형 영역(212)에서 생성된 광 캐리어(e-)가 트랜스퍼 트랜지스터(Tx)의 채널(CH)로 가기 위해서는 상당한 전위 장벽을 넘어야 한다. 이에 따라 포토다이오드(PD)로부터 플로팅 확산 영역(FD)(220)로의 광 캐이러의 전달 능력이 떨어지고 노이즈가 발생하게 된다.
3 is a cross-sectional view showing a main part of a CMOS image sensor according to a comparative example. Referring to FIG. 3, similar to the above-described embodiment, the photodiode PD formed in a part of the active region of the semiconductor p-substrate 201 is formed by the junction of the shallow p-type region 211 and the deep n-type region 212. Formed. On one side of the photodiode PD, a transfer transistor Tx having a gate 220, a floating diffusion region FD, and a reset transistor Rx having a gate 230 are formed. A source / drain region 235 is formed at one side of the reset transistor Rx, and an isolation region 250 such as an STI defining each active region is formed. However, unlike the embodiment described above, the semiconductor surface of the region where the channel of the transfer transistor Tx is formed is at a position higher than the deep n-type region 212 of the photodiode PD. In particular, in the comparative example, the semiconductor surface height of the whole active region is the same. Therefore, the optical carrier e- generated in the deep n-type region 212 of the photodiode PD must cross a significant potential barrier in order to go to the channel CH of the transfer transistor Tx. As a result, the transfer capability of the optical calibrator from the photodiode PD to the floating diffusion region FD 220 is reduced and noise is generated.

도 4 내지 8은 본 발명의 실시예에 따른 개선된 광 캐리어 전달 효율을 갖는 CMOS 이미지 센서를 제조하는 방법을 설명하기 위한 단면도들이다. 먼저 도 4를 참조하면, 예를 들어 p-기판(101)을 준비하고, 도 5에 도시된 바와 같이 활성 영역을 한정하는 STI(Shallow Trench Isolation) 등의 트렌치 혹은 다른 소자분리 영역(150)을 형성한다.
4 through 8 are cross-sectional views illustrating a method of manufacturing a CMOS image sensor with improved optical carrier transfer efficiency according to an embodiment of the present invention. First, referring to FIG. 4, for example, a p-substrate 101 is prepared, and a trench or other device isolation region 150 such as shallow trench isolation (STI) that defines an active region is formed as shown in FIG. 5. Form.

그 후, 도 6에 도시된 바와 같이, 포토다이오드가 형성될 영역(제1 영역(A))을 제외한 일부 활성 영역(제2 영역(B))을 식각하여, 소정 깊이의 리세스(160)를 형성한다. 그리고 나서, 도 7에 도시된 바와 같이, 리세스의 표면 상에 게이트 절연막(미도시)과 트랜스퍼 트랜지스터의 게이트(120) 및 리셋 트랜지스터(Rx)의 게이트(130)를 형성한다. 이 후, 도 7에 도시된 바와 같이 이온 주입 등의 방법을 사용하여 리세스되지 않은 활성 영역의 일부에 깊은 n형 영역(112)과 얕은 p형 영역(111)을 형성함으로써 포토다이오드(FD)를 제조한다. 또한, 트랜스퍼 트랜지스터(Tx)의 게이트(120)와 리셋 트랜지스터(Rx)의 게이트(130) 사이에는 공통 소스/드레인 영역으로서 플로팅 확산 영역(FD)(125)를 형성한다. 본 실시예에서는, 도 8에 도시된 바와 같이 트랜스퍼 트랜지스터의 반도체 표면(채널 영역의 반도체 표면), 리셋 트랜지스터(Rx)의 반도체 표면(채널 영역의 반도체 표면) 및 플로팅 확산 영역(FD)(125)의 반도체 표면 모두 리세스되어, 포토다이오드의 깊은 n형 영역(112)이 있는 높이에 위치하고 있다.
Thereafter, as shown in FIG. 6, the recess 160 having a predetermined depth is etched by etching some active regions (second region B) except the region in which the photodiode is to be formed (first region A). To form. Then, as shown in FIG. 7, a gate insulating film (not shown), a gate 120 of the transfer transistor, and a gate 130 of the reset transistor Rx are formed on the surface of the recess. Thereafter, as shown in FIG. 7, the photodiode FD is formed by forming a deep n-type region 112 and a shallow p-type region 111 in a portion of the unrecessed active region using a method such as ion implantation. To prepare. In addition, a floating diffusion region (FD) 125 is formed as a common source / drain region between the gate 120 of the transfer transistor Tx and the gate 130 of the reset transistor Rx. In this embodiment, as shown in Fig. 8, the semiconductor surface (the semiconductor surface of the channel region) of the transfer transistor, the semiconductor surface (the semiconductor surface of the channel region) of the reset transistor Rx, and the floating diffusion region (FD) 125 All of the semiconductor surfaces are recessed and located at a height with the deep n-type region 112 of the photodiode.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.

100: 이미지 센서 101: 반도체 기판(p-기판)
111: 얕은 p형 영역 112: 깊은 n형 영역
120: 트랜스퍼 트랜지스터의 게이트 125: 플로팅 확산 영역
130: 리셋 트랜지스터의 게이트 150: 소자분리 영역
135: 리셋 트랜지스터의 소스/드레인 영역100: image sensor 101: semiconductor substrate (p-substrate)
111: shallow p-type region 112: deep n-type region
120: gate 125 of the transfer transistor: floating diffusion region
130: gate of the reset transistor 150: device isolation region
135: source / drain region of reset transistor

Claims (12)

반도체 기판에 형성되며, 포토다이오드가 형성된 제1 영역과 상기 제1 영역에 인접하는 트랜스퍼 트랜지스터를 포함한 제2 영역을 갖는 활성 영역; 및
상기 반도체 기판에 형성되어 상기 활성 영역을 한정하는 소자 분리 영역을 포함하고,
상기 제2 영역의 반도체 기판 상부 표면은 상기 제1 영역의 반도체 기판 상부 표면보다 낮게 되도록 단차가 형성되어 있는 이미지 센서.
An active region formed on the semiconductor substrate and having a first region in which a photodiode is formed and a second region including a transfer transistor adjacent to the first region; And
A device isolation region formed in the semiconductor substrate to define the active region;
And a step difference is formed such that the upper surface of the semiconductor substrate of the second region is lower than the upper surface of the semiconductor substrate of the first region.
제1항에 있어서,
상기 포토다이오드는 상기 반도체 기판의 제1 영역에 형성된 깊은 제1 도전형 영역과 얕은 제2 도전형 영역의 접합을 갖는 것을 특징으로 하는 이미지 센서.
The method of claim 1,
And the photodiode has a junction between a deep first conductivity type region and a shallow second conductivity type region formed in the first region of the semiconductor substrate.
제2항에 있어서,
상기 트랜스퍼 트랜지스터는 채널이 형성되는 영역의 반도체 표면이 상기 포토다이오드의 깊은 제1 도전형 영역의 높이에 위치하도록 리세스되어 있는 것을 특징으로 하는 이미지 센서.
The method of claim 2,
And the transfer transistor is recessed such that the semiconductor surface of the region where the channel is formed is located at the height of the deep first conductivity type region of the photodiode.
제2항에 있어서,
상기 깊은 제1 도전형 영역은 n형 영역이고, 상기 얕은 제2 도전형 영역은 p형 영역인 것을 특징으로 하는 이미지 센서.
The method of claim 2,
The deep first conductivity type region is an n-type region, and the shallow second conductivity type region is a p-type region.
제1항에 있어서,
상기 제2 영역은,
상기 포토다이오드의 반대측에서 상기 트랜스퍼 트랜지스터의 일 소스/드레인 영역을 이루는 플로팅 확산 영역; 및
상기 플로팅 확산 영역을 통해 상기 트랜스퍼 트랜지스터와 연결된 리셋 트랜지스터를 더 포함하되,
상기 플로팅 확산 영역의 반도체 표면과 상기 리셋 트랜지스터의 반도체 표면은 상기 트랜스퍼 트랜지스터의 반도체 표면과 같은 높이로 리세스된 것을 특징으로 하는 이미지 센서.
The method of claim 1,
The second area is,
A floating diffusion region forming one source / drain region of the transfer transistor on the opposite side of the photodiode; And
Further comprising a reset transistor connected to the transfer transistor through the floating diffusion region,
And the semiconductor surface of the floating diffusion region and the semiconductor surface of the reset transistor are recessed at the same height as the semiconductor surface of the transfer transistor.
제5항에 있어서,
상기 소자분리 영역은, 상기 리셋 트랜지스터와 상기 포토다이오드 사이에 형성된 것을 특징으로 하는 이미지 센서.
The method of claim 5,
The device isolation region is formed between the reset transistor and the photodiode.
제1항에 있어서,
상기 반도체 기판은 p형 기판인 것을 특징으로 하는 CMOS 이미지 센서.
The method of claim 1,
The semiconductor substrate is a p-type substrate.
활성 영역을 한정하도록 반도체 기판에 소자분리 영역을 형성하는 단계;
상기 활성 영역의 일부를 식각하는 단계;
상기 식각된 활성 영역의 일부 상에 트랜스퍼 트랜지스터의 게이트를 형성하는 단계;
상기 식각된 영역 이외의 활성 영역 중 일부에 포토다이오드를 형성하되, 상기 식각된 영역의 반도체 표면이 상기 포토다이오드의 반도체 표면보다 낮게 되는 단차를 만들도록 포토다이오드를 형성하는 단계를 포함하는 이미지 센서의 제조 방법.
Forming an isolation region in the semiconductor substrate to define the active region;
Etching a portion of the active region;
Forming a gate of a transfer transistor on a portion of the etched active region;
Forming a photodiode in a portion of the active region other than the etched region, wherein the photodiode is formed such that the semiconductor surface of the etched region makes a step lower than the semiconductor surface of the photodiode. Manufacturing method.
제8항에 있어서,
상기 포토다이오드를 형성하는 단계는,
상기 반도체 기판에 깊은 제1 도전형 영역과 얕은 제2 도전형 영역의 접합을 형성하는 단계를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
The method of claim 8,
Forming the photodiode,
Forming a junction of a deep first conductivity type region and a shallow second conductivity type region in the semiconductor substrate.
제9항에 있어서,
상기 포토다이오드는, 상기 식각된 영역의 반도체 표면이 상기 깊은 제1 도전형 영역의 높이에 위치하도록 형성되는 것을 특징으로 하는 이미지 센서의 제조 방법.
10. The method of claim 9,
And the photodiode is formed such that the semiconductor surface of the etched region is located at the height of the deep first conductivity type region.
제9항에 있어서,
상기 깊은 제1 도전형 영역은 n형 영역으로 형성되고, 상기 얕은 제2 도전형 영역은 p형 영역으로 형성되는 것을 특징으로 하는 CMOS 이미지 센서의 제조 방법.
10. The method of claim 9,
And the deep first conductivity type region is formed as an n-type region, and the shallow second conductivity type region is formed as a p-type region.
제8항에 있어서,
상기 식각된 영역의 반도체 표면 상에 리셋 트랜지스터의 게이트를 형성하는 단계; 및
상기 트랜스퍼 트랜지스터의 게이트와 상기 리셋 트랜지스터의 게이트 사이에서 상기 식각된 영역의 반도체 표면 아래에 플로팅 확산 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.The method of claim 8,
Forming a gate of a reset transistor on a semiconductor surface of the etched region; And
And forming a floating diffusion region under the semiconductor surface of the etched region between the gate of the transfer transistor and the gate of the reset transistor.
KR1020100076348A 2010-08-09 2010-08-09 Image sensor and its manufacturing method KR20120014350A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100076348A KR20120014350A (en) 2010-08-09 2010-08-09 Image sensor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100076348A KR20120014350A (en) 2010-08-09 2010-08-09 Image sensor and its manufacturing method

Publications (1)

Publication Number Publication Date
KR20120014350A true KR20120014350A (en) 2012-02-17

Family

ID=45837425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100076348A KR20120014350A (en) 2010-08-09 2010-08-09 Image sensor and its manufacturing method

Country Status (1)

Country Link
KR (1) KR20120014350A (en)

Similar Documents

Publication Publication Date Title
KR101529094B1 (en) Solid-state imaging device and camera
US8952433B2 (en) Solid-state image sensor, method of manufacturing the same, and imaging system
US7855407B2 (en) CMOS image sensor and method for manufacturing the same
KR100537546B1 (en) Solid-state image sensing device and camera system using the same
US10424611B2 (en) Image sensor including first and second overlapping device isolation patterns
KR20170043141A (en) Image sensor
US12087781B2 (en) Image sensor having P-type isolation structure
US7214974B2 (en) Image sensors for reducing dark current and methods of manufacturing the same
US7410823B2 (en) Image sensors for reducing dark current and methods of manufacturing the same
CN101473441A (en) PMOS pixel structure with low cross talk
US20210020676A1 (en) Image sensor and method of fabricating the same
KR20090125499A (en) CMOS image sensor and its driving method
KR20200042034A (en) Image sensor
WO2015198878A1 (en) Solid-state imaging element, manufacturing method therefor, and electronic device
CN100557808C (en) Image sensor for reducing dark current and manufacturing method thereof
KR20180076598A (en) Semiconductor device and Method for fabricating the same
JP2009534836A (en) N-well barrier pixels that improve protection of dark reference columns and dark reference rows from blooming and crosstalk
KR100654342B1 (en) image sensor
CN112243094A (en) Image sensing device
CN113471227B (en) Image sensing device
KR100769563B1 (en) Image Sensor Reduces Leakage Current
KR20120014350A (en) Image sensor and its manufacturing method
US12068343B2 (en) Image sensing device
US20080048221A1 (en) Image sensor and manufacturing method thereof
KR102768888B1 (en) Image Sensor

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100809

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid