KR20120008562A - Semiconductor package and method for manufacturing the same - Google Patents

Semiconductor package and method for manufacturing the same Download PDF

Info

Publication number
KR20120008562A
KR20120008562A KR1020100069297A KR20100069297A KR20120008562A KR 20120008562 A KR20120008562 A KR 20120008562A KR 1020100069297 A KR1020100069297 A KR 1020100069297A KR 20100069297 A KR20100069297 A KR 20100069297A KR 20120008562 A KR20120008562 A KR 20120008562A
Authority
KR
South Korea
Prior art keywords
lead
semiconductor package
dimple
solder
filled
Prior art date
Application number
KR1020100069297A
Other languages
Korean (ko)
Other versions
KR101162505B1 (en
Inventor
유성한
이형주
권재두
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR20100069297A priority Critical patent/KR101162505B1/en
Publication of KR20120008562A publication Critical patent/KR20120008562A/en
Application granted granted Critical
Publication of KR101162505B1 publication Critical patent/KR101162505B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

PURPOSE: A semiconductor package and a manufacturing method thereof are provided to improve joint performance of a mother board by filling a dimple with solder around a solder joint in advance. CONSTITUTION: A semiconductor package is molded to expose the bottom and the outer side of a lead(14). A solder ball is attached to a dimple(22) formed on the bottom and the outer side of the lead. The dimple is filled with a conductive solder(26) by melting a solder ball through a reflow process. The lead filled with the conductive solder is sawed. A board is mounted on a mother board when the dimple of the lead is filled with conductive solder.

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and method for manufacturing the same}Semiconductor package and method for manufacturing the same

본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 리드프레임을 이용한 패키지의 솔더 조인트 부위에 딤플 구조를 형성하고, 딤플내에 솔더를 미리 충진시켜서, 마더보드에 대한 조인트 성능을 향상시킬 수 있도록 한 반도체 패키지 및 그 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method of manufacturing the same, and more particularly, to form a dimple structure at a solder joint portion of a package using a lead frame, and to pre-fill the solder in the dimple to improve joint performance on the motherboard. The present invention relates to a semiconductor package and a method of manufacturing the same.

반도체 패키지는 각종 전자기기 제품의 경량화, 소형화, 고속화, 다기능화, 고성능화 등을 만족시키기 위하여 리드프레임, 인쇄회로기판, 회로필름 등과 같은 기판을 이용하여 여러가지 구조로 제조되고 있다.Semiconductor packages are manufactured in various structures using substrates such as lead frames, printed circuit boards, and circuit films in order to satisfy light weight, miniaturization, high speed, multifunction, and high performance of various electronic devices.

상기 리드프레임을 이용한 반도체 패키지중 단위 생산성을 높이고, 경박단소화를 실현할 수 있으며, 열방출 효과를 크게 얻어낼 수 있는 구조로서, 첨부한 도 6 및 7에 도시한 바와 같은 반도체 패키지가 제조되고 있다.In the semiconductor package using the lead frame, a semiconductor package as shown in FIGS. 6 and 7 is manufactured as a structure capable of increasing unit productivity, realizing light and small size, and achieving a large heat dissipation effect. .

여기서, 도 6 및 도 7에 도시된 반도체 패키지의 구조 및 그 제조 방법을 간략히 설명하면 다음과 같다.Here, the structure of the semiconductor package shown in FIGS. 6 and 7 and the manufacturing method thereof will be briefly described as follows.

먼저, 반도체 패키지 영역이 매트릭스 배열로 이루어진 리드프레임을 제공하되, 각 반도체 패키지 영역의 칩탑재판(12)과 각 리드(14) 저면이 각각 식각 처리된 구조의 리드프레임(10)을 제공하게 된다.First, a lead frame having a semiconductor package region having a matrix array is provided, and a lead frame 10 having a structure in which the chip mounting plate 12 and the bottom surface of each lead 14 of each semiconductor package region are etched, respectively, is provided. .

이어서, 상기 칩탑재판(12)에 반도체 칩(16)을 부착하고, 칩(16)의 본딩패드와 리드(14)간을 와이어(18)로 본딩하는 공정을 진행하게 된다.Subsequently, the semiconductor chip 16 is attached to the chip mounting plate 12, and the bonding pad and the lead 14 of the chip 16 are bonded with the wire 18.

다음으로, 반도체 칩(16)과 와이어(18), 그리고 리드(14) 및 칩탑재판(12)의 상면에 걸쳐서 몰딩수지(20)로 몰딩하는 공정이 진행된다.Next, the process of molding with the molding resin 20 over the semiconductor chip 16, the wire 18, and the upper surface of the lead 14 and the chip mounting plate 12 is performed.

이렇게 몰딩공정이 종료된 다음, 개개 단위의 반도체 패키지가 되도록 소잉 또는 펀칭과 같은 싱귤레이션(singulation)하는 공정을 진행하게 되며, 이러한 싱귤레이션을 통하여 개개의 반도체 패키지의 칩탑재판(12)의 저면과 각 리드(14)의 저면 및 외측면이 열방출효과를 크게 얻기 위하여 외부로 노출되는 상태가 된다.After the molding process is finished, a singulation process such as sawing or punching is performed so as to become a semiconductor package of individual units, and through the singulation, the bottom surface of the chip mounting plate 12 of each semiconductor package is performed. And the bottom and outer surfaces of each lead 14 are exposed to the outside in order to obtain a large heat dissipation effect.

이때, 상기 리드의 외측면 하단 및 저면간의 경계부에 걸쳐 보드 마운팅 성능을 향상시키기 위한 오목한 구조의 딤플(dimple)이 형성된다.In this case, a dimple having a concave structure is formed to improve board mounting performance over the boundary between the bottom and bottom surfaces of the lid.

이렇게 제조된 반도체 패키지를 첨부한 도 8 및 도 9에 나타낸 바와 같이, 해당 전기기기의 마더보드에 실장시키기 위한 보드 마운팅을 실시하게 되는 바, 각 리드의 저면에 전도성 솔더 페이스트를 바른 다음, 이 전도성 솔더를 마더보드의 마운팅 부분에 부착시킴으로써, 마더보드에 대한 반도체 패키지의 보드 마운팅이 이루어진다.As shown in FIGS. 8 and 9 attached to the semiconductor package manufactured as described above, board mounting for mounting on the motherboard of the electric device is performed. The conductive solder paste is applied to the bottom of each lead, and then the conductive By attaching solder to the mounting portion of the motherboard, board mounting of the semiconductor package to the motherboard is achieved.

특히, 상기 전도성 솔더가 리드의 저면 뿐만아니라 딤플에도 채워짐에 따라, 리플로우 공정시 전도성 솔더가 딤플의 외부로 약간 흐르게 되어, 도 8 및 도 9에서 보듯이 딤플의 외측단부는 경사진 형태의 플랫을 형성하게 되고, 이 플랫의 일부는 위에서 보았을 때 보이게 된다.In particular, as the conductive solder is filled not only in the bottom of the lead but also in the dimple, the conductive solder flows slightly to the outside of the dimple during the reflow process, and as shown in FIGS. 8 and 9, the outer end of the dimple is inclined flat. This part of the flat is visible when viewed from above.

이렇게 플랫을 형성하는 첫번째 이유는 전도성 솔더 페이스트의 도포 면적을 증대시켜 보드 마운팅이 확실하게 이루어지도록 하는데 있고, 두번째 이유는 커스토머 입장에서 보드 마운팅이 제대로 되었는지를 확인할 때, 시각적으로 플랫의 형성 부분을 보면서 확인하기 때문이다.The first reason for forming the flat is to increase the coating area of the conductive solder paste so that the board is mounted securely. The second reason is to visually check the formation of the flat when checking the board mounting for the customer. This is because you check it.

즉, 커스토머 입장에서 보드 마운팅된 반도체 패키지를 위에 보았을 때, 반도체 패키지의 외측방향으로 플랫이 보이면 보드 마운팅이 잘 이루어진 것으로 간주하게 된다.That is, when the board-mounted semiconductor package is viewed from the customer's point of view, if the flat is seen in the outward direction of the semiconductor package, the board mounting is regarded as well performed.

그러나, 종래의 반도체 패키지의 보드 마운팅시 다음과 같은 문제점이 발생하였다.However, the following problems occur in board mounting of a conventional semiconductor package.

소잉과 같은 싱귤레이션 공정시, 블레이드가 몰딩 컴파운드 수지 및 리드를 소잉하게 되는데, 이때 소잉면에서 일종의 찌꺼기인 버어(burr)가 발생하게 되고, 이 버어들이 딤플내에 쌓이게 된다.In a singulation process, such as sawing, the blades saw the molding compound resin and leads, whereby a burr, which is a kind of residue, occurs in the sawing surface, and these burrs are accumulated in the dimples.

이렇게 딤플내에 버어들이 쌓이게 되면, 보드 마운팅시 전도성 솔더 페이스트가 딤플내에 제대로 채워지지 않게 되어, 보드 마운팅 성능이 떨어지는 문제점이 있다(도 8 참조).When burrs are accumulated in the dimple, the conductive solder paste may not be properly filled in the dimple during board mounting, thereby degrading board mounting performance (see FIG. 8).

특히, 버어들이 쌓인 딤플내에 솔더 페이스트가 제대로 채워지지 않음에 따라, 전도성 솔더의 플랫이 제대로 형성되지 않는 문제점이 있다.In particular, as the solder paste is not properly filled in the dimples in which the burrs are stacked, there is a problem in that the flat of the conductive solder is not properly formed.

또한, 전도성 솔더의 플랫이 형성되지 제대로 형성되지 않음에 따라, 보드 마운팅된 반도체 패키지를 위에 보았을 때, 반도체 패키지의 외측방향으로 플랫이 잘 보이지 않게 되어(도 9 참조), 시각적으로 보드 마운팅이 잘 되었는지를 명확하게 확인할 수 없는 문제점이 있었다.In addition, as the flat of the conductive solder is not formed properly formed, when the board mounted semiconductor package is viewed from above, the flat is hardly visible in the outward direction of the semiconductor package (see FIG. 9), so that the board mounting is visually There was a problem that can not be confirmed clearly.

또한, 전도성 솔더의 플랫이 잘 보이지 않음에 따라, 리드와 보드간의 전도성 솔더 마운팅 부위를 X-레이 투시 장비를 이용하여 정확하게 관찰해야 하는 공정이 추가적으로 진행될 수 밖에 없는 단점이 따르게 된다.
In addition, since the flatness of the conductive solder is difficult to see, there is a disadvantage in that the process of accurately observing the conductive solder mounting portion between the lead and the board using the X-ray fluoroscopy equipment is additionally performed.

본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위하여 안출한 것으로서, 소잉 공정 전에 리드에 형성된 딤플내에 솔더볼을 어태치하고, 리플로우 공정을 통해 솔더볼이 녹으면서 딤플내에 충진되도록 함으로써, 소잉 공정시 발생하는 버어가 딤플내에 쌓이는 것을 방지할 수 있고, 마더보드에 대한 조인트 성능을 보다 향상시킬 수 있는 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
The present invention has been made in order to solve the above-mentioned conventional problems, by attaching the solder ball in the dimple formed in the lead before the sawing process, by filling the dimple while melting the solder ball through the reflow process, during the sawing process It is an object of the present invention to provide a semiconductor package and a method of manufacturing the same, which can prevent the burrs from being accumulated in the dimples and further improve the joint performance of the motherboard.

상기한 목적을 달성하기 위한 본 발명의 일 구현예로서, 리드의 저면 및 외측면이 외부로 노출되도록 몰딩된 반도체 패키지에 있어서, 상기 리드의 저면 및 외측면에 걸쳐 형성된 딤플내에 솔더볼의 리플로우에 의한 전도성 솔더가 채워진 것을 특징으로 하는 반도체 패키지를 제공한다.In one embodiment of the present invention for achieving the above object, in a semiconductor package molded so that the bottom and the outer surface of the lead is exposed to the outside, in the dimple formed over the bottom and the outer surface of the lead in the reflow of the solder ball It provides a semiconductor package characterized in that the conductive solder is filled.

상기한 목적을 달성하기 위한 본 발명의 다른 구현예로서, 리드의 저면 및 외측면이 외부로 노출되도록 몰딩된 반도체 패키지 제조 방법에 있어서, 몰딩 공정후, 리드의 저면 및 외측면에 걸쳐 형성된 딤플내에 솔더볼을 어태치시키는 단계와; 리플로우 공정을 통하여, 솔더볼이 녹으면서 딤플내에 전도성 솔더로서 채워지는 단계와; 전도성 솔더가 채워진 상태에서 리드에 대한 소잉이 이루어지는 단계; 를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.In another embodiment of the present invention for achieving the above object, in a method for manufacturing a semiconductor package molded so that the bottom and the outer surface of the lid exposed to the outside, in the dimple formed over the bottom and outer surface of the lid after the molding process Attaching the solder balls; Through the reflow process, the solder ball is melted and filled with the conductive solder in the dimple; Sawing is made to the lead while the conductive solder is filled; It provides a method for manufacturing a semiconductor package comprising a.

바람직하게는, 소잉 단계후, 리드의 딤플내에 전도성 솔더가 채워진 상태에서 마더보드에 대한 보드 마운팅이 진행되는 것을 특징으로 한다.Preferably, after the sawing step, the board mounting on the motherboard is carried out while the conductive solder is filled in the dimples of the leads.

더욱 바람직하게는, 보드 마운팅시, 리드의 저면을 비롯하여 딤플에 채워진 전도성 솔더에 전도성 솔더 페이스트를 도포한 후, 보드의 마운팅 부위에 부착할 때, 전도성 솔더 페이스트가 외부로 흐르는 동시에 전도성 솔더의 외측면을 타고 올라가 플랫으로 형성되는 것을 특징으로 한다.
More preferably, when the board is mounted, the conductive solder paste is applied to the conductive solder filled in the dimple including the bottom of the lead, and then attached to the mounting portion of the board, when the conductive solder paste flows to the outside and the outer surface of the conductive solder. Ride up is characterized in that formed in a flat.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above problem solving means, the present invention provides the following effects.

본 발명에 따르면, 소잉 공정 전에 리드에 형성된 딤플내에 솔더볼을 어태치한 후, 리플로우 공정을 통해 솔더볼이 녹으면서 딤플내에 채워지도록 함으로써, 소잉 공정시 버어가 딤플내에 쌓이는 것을 방지할 수 있고, 마더보드에 대한 조인트 성능을 보다 향상시킬 수 있다.According to the present invention, after attaching the solder ball in the dimple formed in the lead before the sawing process, the solder ball is melted and filled in the dimple through the reflow process, thereby preventing the burrs from accumulating in the dimple during the sawing process, Can improve joint performance.

즉, 딤플내에 솔더볼이 녹은 전도성 솔더가 미리 충진된 상태가 됨에 따라, 소잉 공정시 딤플내에 버어들이 쌓이는 현상을 방지할 수 있고, 보드 마운팅시 딤플내에 충진된 전도성 솔더에 보드 마운팅을 위한 동 재질의 전도성 솔더 페이스트가 서로 결합되는 동시에 리플로우시 외부로 흐르면서 명확한 플랫을 형성하는 효과를 얻을 수 있다.That is, since the conductive solder in which the solder ball is melted in the dimple is pre-filled, it is possible to prevent burrs from accumulating in the dimple during the sawing process, and the copper material for board mounting on the conductive solder filled in the dimple during board mounting. Conductive solder pastes are bonded to each other and at the same time flow outwards during reflow to achieve a clear flat.

또한, 보드 마운팅되는 부위에 명확한 플랫이 형성됨에 따라, 보드 마운팅된 반도체 패키지를 위에 보았을 때, 플랫이 시각적으로 잘 보이게 되어, 결국 X-레이 투시장비를 사용하지 않고도 시각적으로 보드 마운팅이 잘 되었는지를 정확하게 확인할 수 있다.
In addition, as a clear flat is formed in the area where the board is mounted, when the board-mounted semiconductor package is viewed from above, the flat is clearly visible, so that the board is visually mounted well without using an X-ray fluoroscopy device. You can check it correctly.

도 1은 본 발명에 따른 반도체 패키지 구조를 설명하는 단면도,
도 2는 본 발명에 따른 반도체 패키지 구조를 설명하는 저면도,
도 3은 본 발명에 따른 반도체 패키지를 제조하는 방법을 설명하는 개략도,
도 4는 본 발명에 따른 반도체 패키지를 마더보드에 마운팅시킨 상태를 나타내는 단면도,
도 5는 본 발명에 따른 반도체 패키지를 마더보드에 마운팅시킨 상태를 나타내는 사진,
도 6 및 도 7은 종래의 반도체 패키지 구조를 나타내는 단면도 및 저면도,
도 8 및 도 9는 종래의 반도체 패키지를 마더보드에 마운팅시킨 상태를 나타내는 단면도 및 사진.1 is a cross-sectional view illustrating a semiconductor package structure according to the present invention;
2 is a bottom view illustrating a semiconductor package structure according to the present invention;
3 is a schematic diagram illustrating a method of manufacturing a semiconductor package according to the present invention;
4 is a cross-sectional view showing a state in which a semiconductor package is mounted on a motherboard according to the present invention;
5 is a photograph showing a state in which the semiconductor package according to the present invention mounted on the motherboard,
6 and 7 are a cross-sectional view and a bottom view showing a conventional semiconductor package structure,
8 and 9 are cross-sectional views and photographs showing a state in which a conventional semiconductor package is mounted on a motherboard.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도 1 및 도 2는 본 발명에 따른 반도체 패키지를 나타내는 단면도 및 저면도이다.1 and 2 are a cross-sectional view and a bottom view showing a semiconductor package according to the present invention.

전술한 바와 같이, 반도체 패키지의 단위 생산성을 높이고, 경박단소화를 실현할 수 있으며, 열방출 효과를 크게 얻어낼 수 있도록 칩의 크기에 가깝고, 칩을 탑재하고 있는 칩탑재판의 저면과 리드의 저면이 노출된 패키지가 제조되고 있다.As described above, it is possible to increase the unit productivity of the semiconductor package, realize light and small size reduction, and close to the size of the chip so as to obtain a large heat dissipation effect, and the bottom of the chip mounting plate on which the chip is mounted, and the bottom of the lid. This exposed package is being manufactured.

즉, 도 1 및 도 2에서 보듯이, 칩탑재판(12)에 반도체 칩(16)을 부착하고, 칩(16)의 본딩패드와 리드(14)간을 와이어(18)로 본딩한 후, 반도체 칩(16)과 와이어(18), 그리고 리드(14) 및 칩탑재판(12)의 상면에 걸쳐서 몰딩수지(20)로 몰딩하는 공정을 거쳐, 칩탑재판(12)의 저면과 각 리드(14)의 저면 및 외측면이 노출된 패키지가 제조되고 있다.1 and 2, after attaching the semiconductor chip 16 to the chip mounting plate 12, bonding the bonding pad and the lead 14 of the chip 16 with the wire 18, The bottom surface of each chip mounting plate 12 and each lead are processed through a process of molding the semiconductor chip 16, the wire 18, and the molding resin 20 over the upper surface of the lead 14 and the chip mounting plate 12. The package which exposed the bottom face and the outer face of (14) is manufactured.

물론, 몰딩공정이 종료된 후, 개개 단위의 반도체 패키지가 되도록 몰딩수지와 리드의 소잉라인을 따라 소잉을 하는 싱귤레이션 공정이 진행된다.Of course, after the molding process is completed, a singulation process is performed to saw along the sawing lines of the molding resin and the lead so as to become semiconductor units of individual units.

이때, 상기 각 리드(14)의 외측면 하단과 저면에 걸쳐 오목한 딤플(22)이 형성된다.At this time, concave dimples 22 are formed over the lower and lower surfaces of the outer surfaces of the leads 14.

본 발명에 따르면, 소잉 공정 전에 각 리드(14)에 형성된 딤플(22)내에 솔더볼(24)을 어태치한 후, 리플로우 공정을 통해 솔더볼(24)이 녹으면서 딤플(22)내에 채워지도록 한다.According to the present invention, the solder balls 24 are attached to the dimples 22 formed in the leads 14 before the sawing process, and the solder balls 24 are melted and filled in the dimples 22 through the reflow process.

즉, 각 리드(14)의 딤플(22)내에 솔더볼(24)의 리플로우에 의한 전도성 솔더(26)가 채워지는 상태가 된다.That is, the conductive solder 26 by the reflow of the solder ball 24 is filled in the dimple 22 of each lead 14.

여기서, 각 리드의 딤플내에 전도성 솔더가 채워지는 것을 좀더 상세하게 설명하면 다음과 같다.Here, the conductive solder is filled in the dimples of each lead in more detail as follows.

첨부한 도 3은 본 발명에 따른 반도체 패키지를 제조하는 방법을 설명하는 개략도이다.3 is a schematic view illustrating a method of manufacturing a semiconductor package according to the present invention.

각 리드(14) 및 칩탑재판(12)의 저면이 외부로 노출되는 패키지는 개개 단위로 제조되지 않고, 여러개가 한꺼번에 제조된 다음, 소잉과 같은 싱귤레이션을 통해 개개의 패키지로 제조된다.Packages in which the bottom of each lead 14 and the chip mounting plate 12 are exposed to the outside are not manufactured in individual units, but several are manufactured at once, and then in individual packages through singulation such as sawing.

이에, 도 3에서 보듯이 서로 인접하는 리드(14)끼리 소잉라인(34)을 공유하고 있으며, 이 소잉라인(34)을 따라 소잉이 이루어짐에 따라 개개의 패키지로 분리된다.Accordingly, as shown in FIG. 3, the leads 14 adjacent to each other share the sawing line 34, and are separated into individual packages as sawing is performed along the sawing line 34.

특히, 도 3에 도시된 바와 같이, 서로 인접한 리드(14)에는 저면에서 보았을 때 타원형의 딤플(22)이 형성되는 바, 소잉라인(34)을 따라 서로 인접한 리드(14)가 분리될 때, 타원형의 딤플(22)도 절반이 분할되어, 결국 각 리드(14)에는 절반씩 분할된 딤플(22)이 형성되는 것이다. In particular, as shown in FIG. 3, when the leads 14 adjacent to each other are formed with elliptical dimples 22 when viewed from the bottom, when the leads 14 adjacent to each other are separated along the sawing line 34, The elliptical dimple 22 is also divided in half, so that each lead 14 has a dimple 22 divided in half.

본 발명에 따르면, 소잉 전 즉, 서로 인접한 리드(14)의 분리 전 상태에서 각 딤플(22)내에 솔더볼(24)을 어태치시킨다.According to the present invention, the solder balls 24 are attached to each dimple 22 before sawing, that is, before separation of the leads 14 adjacent to each other.

이어서, 리플로우 공정을 통하여 솔더볼(24)이 녹으면서 딤플(22)내에 채워지게 되며, 딤플(22)내에 채워진 것은 전도성 솔더(26)로서 작용하게 된다.Subsequently, the solder balls 24 are filled in the dimples 22 while the solder balls 24 are melted through the reflow process, and those filled in the dimples 22 serve as the conductive solders 26.

다음으로, 몰딩수지 및 각 리드에 구획된 소잉라인을 따라 블레이드에 의한 소잉 공정이 진행되어 개개의 패키지로 분리되는 바, 이 소잉 공정에 의하여 서로 인접하는 리드(14)도 분리되고, 동시에 딤플(22)내에 채워진 전도성 솔더(26)도 절반씩이 분할된 상태가 된다.Next, a sawing process by the blades is carried out along the sawing line partitioned into the molding resin and each lead, and separated into individual packages. The leads 14 adjacent to each other are also separated by the sawing process, and at the same time, a dimple ( The conductive solder 26 filled in 22 is also half divided.

결국, 각 리드(14)의 딤플(22)내에 솔더볼의 리플로우에 의하여 전도성 솔더(26)가 충진된 본 발명의 반도체 패키지가 완성된다.As a result, the semiconductor package of the present invention in which the conductive solder 26 is filled by the reflow of the solder balls in the dimples 22 of each lead 14 is completed.

여기서, 본 발명의 패키지를 마더보드에 마운팅시킨 구조를 설명하면 다음과 같다.Here, the structure of mounting the package of the present invention on the motherboard is as follows.

첨부한 도 4 및 도 5는 본 발명에 따른 반도체 패키지를 마더보드에 마운팅시킨 상태를 나타내는 단면도 및 사진이다.4 and 5 are cross-sectional views and photographs showing a state in which a semiconductor package according to the present invention is mounted on a motherboard.

상기와 같이 본 발명의 반도체 패키지가 완성된 후, 각 리드(14)를 마더보드(30)의 마운팅 부분에 전기적 신호 교환 가능하게 마운팅시키는 보드 마운팅 단계가 진행된다.After the semiconductor package of the present invention is completed as described above, a board mounting step of mounting each lead 14 to the mounting portion of the motherboard 30 so as to exchange electrical signals is performed.

이를 위해, 각 리드(14)의 저면을 비롯하여 딤플(22)내에 채워진 전도성 솔더(26)의 저면에 전도성 솔더 페이스트(28)를 도포한 후, 보드(30)의 마운팅 부위에 부착함으로써, 마더보드(30)에 대한 반도체 패키지의 마운팅이 이루어진다.To this end, the conductive solder paste 28 is applied to the bottom surface of the conductive solder 26 filled in the dimples 22, including the bottom surface of each lead 14, and then attached to the mounting portion of the board 30 to thereby attach the motherboard. The mounting of the semiconductor package on 30 is made.

이때, 상기 전도성 솔더 페이스트(28)가 보드 마운팅되는 압력에 의하여 외부로 흐르는 동시에 딤플(22)내에 충진된 전도성 솔더(26)의 외측면을 타고 올라가서 플랫(32)으로 형성된다.At this time, the conductive solder paste 28 flows to the outside by the pressure of the board mounting, and ascends the outer surface of the conductive solder 26 filled in the dimple 22 to form a flat 32.

이에, 보드 마운팅시 딤플(22)내에 충진된 전도성 솔더(26)에 보드 마운팅을 위한 동 재질의 전도성 솔더 페이스트(28)가 도포됨에 따라, 전도성 솔더(26)에 동 재질의 전도성 솔더 페이스트(28)가 보다 용이하게 결합되어, 보드 마운팅 성능을 향상시킬 수 있다.Accordingly, as the conductive solder paste 28 made of the same material for board mounting is applied to the conductive solder 26 filled in the dimple 22 during board mounting, the conductive solder paste 28 made of the copper material is applied to the conductive solder 26. ) Can be combined more easily to improve board mounting performance.

특히, 보드 마운팅시 전도성 솔더 페이스트(28)가 딤플(22)내에 충진된 전도성 솔더(26)의 외측면을 타고 올라가서, 종래에 비하여 큰 부피를 가지면서 시각적으로 보다 명확하게 보이는 플랫(32)을 형성하게 된다.In particular, during board mounting, the conductive solder paste 28 rises up the outer surface of the conductive solder 26 filled in the dimples 22, so that the flat 32 having a larger volume and more clearly visible than the conventional one is provided. To form.

따라서, 보드 마운팅된 패키지를 위에서 바라보았을 때, 플랫(32)이 명확하게 보이게 되어, 결국 종래의 X-레이 투시장비를 사용하는 방법을 배제한 채 시각적으로 보드 마운팅이 잘 되었는지를 정확하게 확인할 수 있다.
Therefore, when looking at the board mounted package from above, the flat 32 is clearly visible, so that it can be accurately confirmed whether the board mounting is visually well without excluding a method of using a conventional X-ray fluoroscopy.

10 : 리드프레임 12 : 칩탑재판
14 : 리드 16 : 반도체 칩
18 : 와이어 20 : 몰딩수지
22 : 딤플 24 : 솔더볼
26 : 전도성 솔더 28 : 솔더 페이스트
30 : 마더보드 32 : 플랫
34 : 소잉라인10: lead frame 12: chip mounting plate
14: lead 16: semiconductor chip
18: wire 20: molding resin
22: dimple 24: solder ball
26: conductive solder 28: solder paste
30: motherboard 32: flat
34: sawing line

Claims (4)

리드(14)의 저면 및 외측면이 외부로 노출되도록 몰딩된 반도체 패키지에 있어서,
상기 리드(14)의 저면 및 외측면에 걸쳐 형성된 딤플(22)내에 전도성 솔더볼(24)의 리플로우에 의한 전도성 솔더(26)가 채워진 것을 특징으로 하는 반도체 패키지.
In the semiconductor package molded so that the bottom and the outer surface of the lead 14 is exposed to the outside,
The dimple (22) formed over the bottom and the outer surface of the lead (14) is filled with a conductive solder (26) by the reflow of the conductive solder ball (24).
리드(14)의 저면 및 외측면이 외부로 노출되도록 몰딩된 반도체 패키지 제조 방법에 있어서,
몰딩 공정후, 리드(14)의 저면 및 외측면에 걸쳐 형성된 딤플(22)내에 솔더볼(24)을 어태치시키는 단계와;
리플로우 공정을 통하여, 솔더볼(24)이 녹으면서 딤플(22)내에 전도성 솔더(26)로서 채워지는 단계와;
전도성 솔더(26)가 채워진 상태에서 리드(14)에 대한 소잉이 이루어지는 단계;
를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
In the method for manufacturing a semiconductor package molded so that the bottom and the outer surface of the lead 14 is exposed to the outside,
Attaching the solder balls 24 into the dimples 22 formed over the bottom and outer surfaces of the lid 14 after the molding process;
Through the reflow process, the solder balls 24 are filled with the conductive solder 26 in the dimples 22 while melting;
Sawing the lead 14 while the conductive solder 26 is filled;
Semiconductor package manufacturing method comprising a.
청구항 2에 있어서,
소잉 단계후, 리드(14)의 딤플(22)내에 전도성 솔더(26)가 채워진 상태에서 마더보드(30)에 대한 보드 마운팅이 진행되는 것을 특징으로 하는 반도체 패키지 제조 방법.
The method according to claim 2,
After the sawing step, the board mounting on the motherboard (30) is carried out with the conductive solder (26) filled in the dimple (22) of the lead (14).
청구항 3에 있어서,
보드 마운팅시, 리드(14)의 저면을 비롯하여 딤플(22)내에 채워진 전도성 솔더(26)에 전도성 솔더 페이스트(28)를 도포한 후, 보드(30)의 마운팅 부위에 부착할 때, 전도성 솔더 페이스트(28)가 외부로 흐르는 동시에 전도성 솔더(26)의 외측면을 타고 올라가 플랫(32)으로 형성되는 것을 특징으로 하는 반도체 패키지 제조 방법.The method according to claim 3,
During board mounting, the conductive solder paste 28 is applied to the conductive solder 26 filled in the dimple 22 including the bottom of the lead 14 and then attached to the mounting portion of the board 30. A method of manufacturing a semiconductor package, characterized in that (28) flows to the outside and ascends the outer surface of the conductive solder (26) to form a flat (32).
KR20100069297A 2010-07-19 2010-07-19 Semiconductor package and method for manufacturing the same KR101162505B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100069297A KR101162505B1 (en) 2010-07-19 2010-07-19 Semiconductor package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100069297A KR101162505B1 (en) 2010-07-19 2010-07-19 Semiconductor package and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120008562A true KR20120008562A (en) 2012-02-01
KR101162505B1 KR101162505B1 (en) 2012-07-05

Family

ID=45833554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100069297A KR101162505B1 (en) 2010-07-19 2010-07-19 Semiconductor package and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101162505B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101504897B1 (en) * 2013-02-22 2015-03-23 앰코 테크놀로지 코리아 주식회사 Semiconductor package

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170025519A (en) 2015-08-28 2017-03-08 현대자동차주식회사 LED package device formed connecting hole

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US20100133693A1 (en) 2008-12-03 2010-06-03 Texas Instruments Incorporated Semiconductor Package Leads Having Grooved Contact Areas

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101504897B1 (en) * 2013-02-22 2015-03-23 앰코 테크놀로지 코리아 주식회사 Semiconductor package

Also Published As

Publication number Publication date
KR101162505B1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
US9397068B2 (en) Package in package (PiP) electronic device and manufacturing method thereof
CN102543937B (en) Flip chip on-chip package and manufacturing method thereof
CN102543907B (en) Package and manufacture method for thermal enhanced quad flat no-lead flip chip
US7579676B2 (en) Leadless leadframe implemented in a leadframe-based BGA package
US10748873B2 (en) Substrates, assembles, and techniques to enable multi-chip flip chip packages
KR20120079325A (en) Semiconductor package and methods of fabricating the same
WO2018126545A1 (en) Electronic package structure with high reliability, circuit board and device
KR20160041581A (en) Package on package and method for manufacturing the same
KR101162505B1 (en) Semiconductor package and method for manufacturing the same
JP2006351950A (en) Semiconductor device and method for manufacturing the same
JP2012028513A (en) Semiconductor device and manufacturing method of the same
US20130049180A1 (en) Qfn device and lead frame therefor
JP4919689B2 (en) Module board
JP5539453B2 (en) Electronic component-mounted multilayer wiring board and manufacturing method thereof
US20090075027A1 (en) Manufacturing process and structure of a thermally enhanced package
JP2009099816A (en) Semiconductor device, method of manufacturing the same and mounting method of semiconductor device
KR20080067891A (en) Multi chip package
JP5302234B2 (en) Semiconductor device
EP3168870A1 (en) Semiconductor device and method of making a semiconductor device
KR101096440B1 (en) Dual Die Package
KR101504897B1 (en) Semiconductor package
JP6923299B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
TWI612635B (en) Buried line package method
US20140027160A1 (en) Printed circuit board and fabricating method thereof
US9414488B2 (en) Circuit board for mounting electronic components

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170612

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7