KR20120005185A - Stack package - Google Patents

Stack package Download PDF

Info

Publication number
KR20120005185A
KR20120005185A KR1020100065799A KR20100065799A KR20120005185A KR 20120005185 A KR20120005185 A KR 20120005185A KR 1020100065799 A KR1020100065799 A KR 1020100065799A KR 20100065799 A KR20100065799 A KR 20100065799A KR 20120005185 A KR20120005185 A KR 20120005185A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
stacked
semiconductor
semiconductor chips
stack package
Prior art date
Application number
KR1020100065799A
Other languages
Korean (ko)
Inventor
이하나
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100065799A priority Critical patent/KR20120005185A/en
Publication of KR20120005185A publication Critical patent/KR20120005185A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PURPOSE: A stacked package is provided to rapidly release a heat which is generated in a semiconductor chip by arranging a heat release member in the upper side and the side of the semiconductor chip. CONSTITUTION: First semiconductor chips(104) have one side and the other side which faces to the one side. The first semiconductor chips comprise first penetrating electrodes(106) which pass through the one side and the other side. A second semiconductor chip(110) is arranged on the uppermost first semiconductor chips among the first semiconductor chips. The second semiconductor chip is bigger than the first semiconductor chip. A heat release member is arranged on the second semiconductor chip.

Description

스택 패키지{Stack package}Stack package

본 발명은 스택 패키지에 관한 것으로서, 보다 상세하게는, 내부의 각 반도체칩에서 발생하는 열을 빠르고 효율적으로 방출시킬 수 있는 스택 패키지에 관한 것이다. The present invention relates to a stack package, and more particularly, to a stack package capable of quickly and efficiently dissipating heat generated from each semiconductor chip therein.

반도체 집적 소자에 대한 패키징 기술은 소형화 및 고용량화에 대한 요구에 따라 지속적으로 발전하고 있으며, 최근에는 소형화 및 고용량화와 실장 효율성을 만족시킬 수 있는 스택 패키지(Stack package)에 대한 다양한 기술들이 개발되고 있다. Packaging technology for semiconductor integrated devices is continuously developed according to the demand for miniaturization and high capacity, and recently, various technologies for stack packages that can satisfy miniaturization, high capacity, and mounting efficiency have been developed.

스택 패키지는 제조 기술에 따라 개별 반도체칩을 스택한 후, 한번에 스택된 반도체칩들을 패키징해주는 방법과, 패키징된 개별 반도체칩들을 스택하여 형성하는 방법으로 분류할 수 있다. 상기 스택 패키지들은 스택된 다수의 반도체칩들 또는 패키지들 간에 형성된 금속 와이어, 범프 또는 관통전극 등을 통하여 전기적으로 연결된다. Stack packages may be classified into stacking individual semiconductor chips according to a manufacturing technology, packaging the stacked semiconductor chips at once, and stacking and packaging the individual stacked semiconductor chips. The stack packages are electrically connected to each other through a plurality of stacked semiconductor chips or packages, through metal wires, bumps, or through electrodes.

상기 스택 패키지 중 관통전극을 이용한 스택 패키지는 기판 상에 내부에 관통전극이 형성된 반도체칩들이 상기 각 반도체칩에 구비된 대응하는 관통전극들이 전기적 및 물리적으로 연결되도록 스택되어 이루어진다.The stack package using the through electrode of the stack package is formed by stacking semiconductor chips having a through electrode formed thereon on a substrate such that corresponding through electrodes of each semiconductor chip are electrically and physically connected to each other.

상기 관통전극을 이용한 스택 패키지는 전기적인 연결이 관통전극을 통하여 이루어짐으로써, 전기적인 열화 방지되어 반도체칩의 동작 속도를 향상시킬 수 있고 소형화가 가능하다. In the stack package using the through electrode, electrical connection is made through the through electrode, thereby preventing electrical deterioration, thereby improving the operation speed of the semiconductor chip and miniaturization thereof.

그러나, 상기 다양한 형태의 스택 패키지는 다수의 반도체칩들이 스택되어 이루어지기 때문에 하나의 반도체칩을 이용한 반도체 패키지에서보다 고온의 열이 발생하게 되고, 상기 고온의 열은 상기 스택된 반도체칩들은 구동 불량(Fail)을 유발하게 된다. However, since the stack packages of various types are formed by stacking a plurality of semiconductor chips, heat of a higher temperature is generated than in a semiconductor package using one semiconductor chip, and the high temperature heat causes the stacked semiconductor chips to malfunction. It causes a (Fail).

따라서, 상기 스택 패키지에서 발생하는 열을 빠른 시간 내에 효율적으로 방출시키는 것은 상기 스택 패키지의 신뢰성을 결정하는 중요한 이슈(Issue) 중 하나이며, 최근 스택되는 반도체칩의 수가 증가됨에 따라 그 중요성은 더욱 증가되고 있다. Therefore, the efficient discharge of heat generated in the stack package in a short time is one of the important issues that determine the reliability of the stack package, and its importance increases as the number of semiconductor chips stacked in recent years increases. It is becoming.

본 발명은 내부의 각 반도체 칩에서 발생하는 열을 빠르고 효율적으로 방출시킬 수 있는 스택 패키지를 제공한다.The present invention provides a stack package that can quickly and efficiently release heat generated from each semiconductor chip therein.

본 발명의 실시예에 따른 스택 패키지는, 일면 및 상기 일면에 대향하는 타면을 가지며 상기 일면 및 타면을 관통하는 제1관통전극들을 구비하고 적어도 둘 이상이 적층된 다수의 제1반도체칩들; 상기 적층된 다수의 제1반도체칩들 중에서 최상부 제1반도체칩 상에 배치되고 상기 제1반도체칩 보다 큰 크기를 가지며, 상기 최상부 제1반도체칩의 제1관통전극과 전기적으로 연결되는 제2관통전극을 구비한 제2반도체칩; 및 상기 제2반도체칩 상에 배치된 열방출부재;를 포함한다. According to an embodiment of the present invention, a stack package includes: a plurality of first semiconductor chips having one surface and the other surface facing the one surface and having first through electrodes penetrating the one surface and the other surface, and stacked at least two or more; A second through hole disposed on a top first semiconductor chip among the stacked first semiconductor chips and having a size larger than that of the first semiconductor chip, and electrically connected to a first through electrode of the top first semiconductor chip A second semiconductor chip having an electrode; And a heat dissipation member disposed on the second semiconductor chip.

상기 적층된 다수의 제1반도체칩들의 하면에 배치되며 상기 제1관통전극과 전기적으로 연결되는 기판을 더 포함하는 것을 특징으로 한다. The substrate may further include a substrate disposed on a bottom surface of the plurality of stacked first semiconductor chips and electrically connected to the first through electrode.

상기 적층된 다수의 반도체칩들과 대향하는 상기 기판의 일면에 부착된 외부접속단자를 더 포함하는 것을 특징으로 한다. And an external connection terminal attached to one surface of the substrate facing the stacked plurality of semiconductor chips.

상기 적층된 다수의 제1반도체칩들의 하면에 배치되며 상기 제1관통전극을 노출하는 절연막과 상기 제1관통전극과 전기적으로 연결되는 재배선을 더 포함하는 것을 특징으로 한다. The semiconductor device may further include an insulating layer disposed on a lower surface of the plurality of stacked first semiconductor chips and exposing the first through electrode, and a redistribution line electrically connected to the first through electrode.

상기 적층된 다수의 제1반도체칩들의 측면에 설치된 추가 열방출부재를 더 포함하는 것을 특징으로 한다. The apparatus may further include an additional heat dissipation member installed on side surfaces of the plurality of stacked first semiconductor chips.

상기 적층된 다수의 제1반도체칩들을 감싸며, 상기 제1관통전극들을 노출시키도록 형성된 몰딩부재를 더 포함하는 것을 특징으로 한다. And a molding member surrounding the stacked plurality of first semiconductor chips and formed to expose the first through electrodes.

상기 제2반도체칩과 상기 열방출부재 사이에 개재된 TIM(Thermal Interface Material)을 더 포함하는 것을 특징으로 한다. And a thermal interface material (TIM) interposed between the second semiconductor chip and the heat dissipation member.

상기 제2반도체칩은 상기 제1반도체칩과 상이한 이종 칩으로 이루어진 것을 특징으로 한다. ㄴThe second semiconductor chip is made of a heterogeneous chip different from the first semiconductor chip. N

상기 제2반도체칩은 베어칩으로 이루어진 것을 특징으로 한다. The second semiconductor chip is made of a bare chip.

본 발명은 스택 패키지를 구성하는 적어도 둘 이상이 스택된 반도체칩 상부 뿐만 아니라 측면에 열방출부재를 배치함으로써, 내부의 각 반도체칩에서 발생하는 열을 보다 빠르고 효율적으로 방출시킬 수 있다. According to the present invention, heat dissipation members may be disposed on side surfaces of the semiconductor chips, as well as on top of at least two semiconductor chips stacked therein, so that heat generated from each semiconductor chip therein may be discharged more quickly and efficiently.

또한, 본 발명은 스택 패키지의 각 반도체칩에서 발생하는 열을 빠르고 효율적으로 방출시킴으로써 더 많은 수의 반도체칩이 스택된 스택 패키지를 형성할 수 있다. In addition, the present invention can form a stack package in which a larger number of semiconductor chips are stacked by quickly and efficiently dissipating heat generated from each semiconductor chip of the stack package.

게다가, 본 발명은 상기 적어도 둘 이상이 스택된 반도체칩들의 상부 뿐만 아니라 측면에 상기 열방출부재를 배치함으로써, 몰딩부재의 형성을 생략할 수 있으며, 이로 인해, 공정의 단순화를 가져올 수 있다. In addition, the present invention can omit the formation of the molding member by disposing the heat dissipation member on the side surface as well as the top of the at least two semiconductor chips stacked, thereby simplifying the process.

도 1은 본 발명의 제1 실시예에 따른 스택 패키지를 도시한 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 스택 패키지를 도시한 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 스택 패키지를 도시한 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 스택 패키지를 도시한 단면도이다. 1 is a cross-sectional view showing a stack package according to a first embodiment of the present invention.
2 is a cross-sectional view illustrating a stack package according to a second embodiment of the present invention.
3 is a cross-sectional view illustrating a stack package according to a third embodiment of the present invention.
4 is a cross-sectional view illustrating a stack package according to a fourth embodiment of the present invention.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 제1 실시예에 따른 스택 패키지를 도시한 단면도이다. 1 is a cross-sectional view showing a stack package according to a first embodiment of the present invention.

도시된 바와 같이, 기판(100) 상에는 적어도 둘 이상이 적층된 다수의 제1반도체칩(104)이 배치되어 있다. 상기 제1반도체칩(104)은, 예를 들어, 메모리칩이다. As illustrated, a plurality of first semiconductor chips 104 having at least two stacked on the substrate 100 is disposed. The first semiconductor chip 104 is, for example, a memory chip.

상기 제1반도체칩(104)은 일면 및 상기 일면에 대향하는 타면을 가지며, 상기 제1반도체칩(104)은 상기 일면 및 타면을 관통하여 내부에 각각 상호 전기적으로 연결하는 제1관통전극(106)들을 구비되어 있다. 상기 제1반도체칩(104)들의 상기 제1관통전극(106)들은 금속 물질로 이루어진 패드(108)에 의하여 상호 전기적으로 연결된다. The first semiconductor chip 104 has one surface and the other surface opposite to the one surface, and the first semiconductor chip 104 penetrates the one surface and the other surface to be electrically connected to each other therein. ). The first through electrodes 106 of the first semiconductor chips 104 are electrically connected to each other by a pad 108 made of a metal material.

상기 적층된 다수의 제1반도체칩(104)들 중에서 최상부에 위치하고 있는 최상부 제1반도체칩(104) 상에는 상기 제1반도체칩(104) 보다 큰 크기를 갖는다. The uppermost first semiconductor chip 104 positioned at the top of the plurality of stacked first semiconductor chips 104 has a larger size than the first semiconductor chip 104.

상기 최상부 제1반도체칩(104)의 제1관통전극(106)과 전기적으로 연결되는 제2관통전극(112)을 구비한 제2반도체칩(110)이 배치되어 있으며, 상기 제2관통전극(112)의 상면은 노출되어 있다. 이때, 상기 노출된 제2관통전극(112)의 상면을 통하여 상기 제1반도체칩(104)들로부터 발생하는 열을 방출시킬 수 있다. A second semiconductor chip 110 having a second through electrode 112 electrically connected to the first through electrode 106 of the uppermost first semiconductor chip 104 is disposed, and the second through electrode ( The top surface of 112 is exposed. In this case, heat generated from the first semiconductor chips 104 may be discharged through the exposed upper surface of the second through electrode 112.

또한, 상기 제2반도체칩(110)은 동일한 크기를 가지는 상기 제1반도체칩(104)들 보다 큰 크기를 가지기 때문에, 상기 제1반도체칩(104)들로부터 발생하는 열을 보다 효율적으로 용이하게 방출시킬 수 있다. In addition, since the second semiconductor chip 110 has a larger size than the first semiconductor chips 104 having the same size, heat generated from the first semiconductor chips 104 may be more efficiently and easily. Can be released.

계속해서, 상기 제2반도체칩(110)은 후술될 열방출부재가 부착될 칩으로서 상기 제1반도체칩(104)과 서로 상이한 이종칩 또는 베어칩(Bare chip)으로 이루어질 수 있으며, 상기 제2관통전극(112)은 상기 최상부 제1반도체칩(104)의 제1관통전극(104)과 전기적으로 연결할 수 있는 금속 물질일 수 있다. Subsequently, the second semiconductor chip 110 may be formed of a hetero chip or a bare chip different from the first semiconductor chip 104 as a chip to which the heat-dissipating member to be described later is attached. The through electrode 112 may be a metal material that may be electrically connected to the first through electrode 104 of the uppermost first semiconductor chip 104.

상기 제2반도체칩(110) 상에는 상기 제1반도체칩(104)들에서 발생하는 열, 예를 들어, 아래에서 위로 이동하는 열을 빠르고 효율적으로 방출시키기 위하여 히트 싱크(Heat sink)와 같은 열방출부재(114)가 배치되어 있다. Heat dissipation, such as a heat sink, on the second semiconductor chip 110 to quickly and efficiently release heat generated from the first semiconductor chips 104, for example, heat moving from the bottom to the top. The member 114 is arrange | positioned.

상기 제2반도체칩(110)과 상기 열방출부재(114)들 사이에는 TIM(Thermal Interface Material; 113)이 개재되어 있다. 여기서, 상기 TIM(113)은 상기 열방출부재(114)를 부착할 시에 높은 열전도도 특성을 통하여 상기 제1반도체칩(104)들로부터 발생하는 열을 방출하는데 도움을 주는 역할을 한다. A thermal interface material (TIM) 113 is interposed between the second semiconductor chip 110 and the heat dissipation member 114. Here, the TIM 113 serves to help release heat generated from the first semiconductor chips 104 through high thermal conductivity when the heat dissipation member 114 is attached.

상기 제1반도체칩(104)들의 측면에는 추가 열방출부재(116)가 설치되어 있다. 상기 추가 열방출부재(116)는 상기 제1반도체칩(104)들의 측면에서 발생하는 열을 빠르고 효율적으로 방출시켜주는 역할을 한다. Side surfaces of the first semiconductor chips 104 are provided with an additional heat dissipation member 116. The additional heat dissipation member 116 serves to quickly and efficiently release heat generated from the side surfaces of the first semiconductor chips 104.

그리고, 상기 적층된 다수의 반도체칩(104)들과 대향하는 상기 기판(100)의 일면에는 솔더볼과 같은 외부접속단자(118)가 부착되어 있다. 상기 기판(100)과 상기 제1반도체칩(104)들 중에서 최하부 제1반도체칩(104) 사이, 상기 제1반도체칩(104)들 사이 및 상기 최상부 제1반도체칩(104)과 상기 제2반도체칩(110) 사이 공간에는 접착성을 갖는 언더필(102)이 개재되어 있다. In addition, an external connection terminal 118 such as a solder ball is attached to one surface of the substrate 100 facing the stacked plurality of semiconductor chips 104. Among the substrate 100 and the lowermost first semiconductor chip 104 among the first semiconductor chip 104, between the first semiconductor chip 104 and the uppermost first semiconductor chip 104 and the second An underfill 102 having adhesiveness is interposed in the space between the semiconductor chips 110.

상기 접착성을 갖는 상기 언더필(102)을 매개로 하여 상기 기판(100)과 상기 제1반도체칩(104), 그리고, 상기 최상부 제1반도체칩(104)과 상기 제2반도체칩(110)들을 상호 물리적으로 부착할 수 있다. The substrate 100, the first semiconductor chip 104, and the uppermost first semiconductor chip 104 and the second semiconductor chip 110 may be formed through the underfill 102 having the adhesive property. Can be physically attached to each other.

이와 다르게, 도 2는 본 발명의 제2 실시예에 따른 스택 패키지를 도시한 단면도로서, 상기 기판(100) 대신에 절연막(101) 및 재배선(R)을 이용한 것이다. 2 is a cross-sectional view illustrating a stack package according to a second exemplary embodiment of the present invention, in which an insulating film 101 and a redistribution R are used instead of the substrate 100.

도 2를 참조하면, 적층된 다수의 제1반도체칩(104)들의 하면에는 상기 제1관통전극(106)을 노출시키는 절연막(101) 및 상기 제1관통전극(106)과 전기적으로 연결되는 재배선(R)이 형성되어 있다. 여기서, 상기 절연막(101)은 상기 제1관통전극(106)을 노출시키는 제1절연막(101a)과 상기 제1절연막(101a) 상에 배치되며 상기 재배선(R)을 노출시키는 제2절연막(101b)으로 구성되어 있다. Referring to FIG. 2, a cultivation layer electrically connected to the insulating film 101 exposing the first through electrode 106 and the first through electrode 106 is disposed on a lower surface of the plurality of stacked first semiconductor chips 104. Line R is formed. Here, the insulating film 101 is disposed on the first insulating film 101a exposing the first through electrode 106 and the second insulating film 101a on the first insulating film 101a and exposing the redistribution R ( 101b).

자세하게 설명하지 않았지만, 상기 제1반도체칩(104), 제2반도체칩(110) 및 열방출부재(114), 그리고, 그 외의 구성들은 도 1에서의 그것들과 동일하며, 그 상세한 설명은 생략하도록 한다. Although not described in detail, the first semiconductor chip 104, the second semiconductor chip 110, and the heat dissipation member 114, and other configurations are the same as those in Figure 1, the detailed description thereof will be omitted. do.

전술한 바와 같이, 본 발명은 적어도 둘 이상이 적층된 반도체칩의 상부뿐만 아니라 상기 반도체칩의 측면에도 열방출부재를 배치시켜줌으로써, 내부의 각 반도체칩에서 발생하는 열을 보다 빠르고 효율적으로 방출시킬 수 있다. As described above, the present invention arranges the heat dissipation member on the side of the semiconductor chip as well as on the upper side of the semiconductor chip on which at least two or more are stacked, so that heat generated from each semiconductor chip therein can be released more quickly and efficiently. Can be.

또한, 본 발명은 스택 패키지의 각 반도체칩에서 발생하는 열을 빠르고 효율적으로 방출시킴으로써 더 많은 수의 반도체칩이 스택된 스택 패키지를 형성할 수 있다. In addition, the present invention can form a stack package in which a larger number of semiconductor chips are stacked by quickly and efficiently dissipating heat generated from each semiconductor chip of the stack package.

게다가, 본 발명은 상기 적어도 둘 이상이 스택된 반도체칩들의 상부 뿐만 아니라 측면에 상기 열방출부재를 배치함으로써, 몰딩부재의 형성을 생략할 수 있으며, 이로 인해, 공정의 단순화를 가져올 수 있다. In addition, the present invention can omit the formation of the molding member by disposing the heat dissipation member on the side surface as well as the top of the at least two semiconductor chips stacked, thereby simplifying the process.

따라서, 본 발명은 공정을 단순화하여 제조에 소요되는 제조 시간 및 제조 비용을 감소시킬 수 있다. 그 결과, 본 발명은 스택 패키지의 신뢰성을 향상시킬 수 있다. Therefore, the present invention can simplify the process and reduce the manufacturing time and manufacturing cost required for the production. As a result, the present invention can improve the reliability of the stack package.

이와 다르게, 도 3은 본 발명의 제3 실시예에 따른 스택 패키지를 도시한 단면도로서, 상기 언더필(102) 대신에 몰딩부재(120)를 이용한 것이다. 이때, 상기 도 1에서 개시하고 있는 추가 열방출부재는 생략할 수 있다. 3 is a cross-sectional view illustrating a stack package according to a third embodiment of the present invention, in which a molding member 120 is used instead of the underfill 102. In this case, the additional heat dissipation member disclosed in FIG. 1 may be omitted.

도 3을 참조하면, 적층된 다수의 제1반도체칩(104)들을 감싸며, 상기 제1반도체칩(104)의 제1관통전극(106)들을 노출시키도록 몰딩부재(120)가 배치되어 있다. Referring to FIG. 3, a molding member 120 is disposed to surround a plurality of stacked first semiconductor chips 104 and to expose first through electrodes 106 of the first semiconductor chip 104.

자세하게 설명하지 않았지만, 상기 제1반도체칩(104), 제2반도체칩(110) 및 열방출부재(114), 그리고, 그 외의 구성들은 도 1에서의 그것들과 동일하며, 그 상세한 설명은 생략하도록 한다. Although not described in detail, the first semiconductor chip 104, the second semiconductor chip 110, and the heat dissipation member 114, and other configurations are the same as those in Figure 1, the detailed description thereof will be omitted. do.

이와 다르게, 도 4는 본 발명의 제4 실시예에 따른 스택 패키지를 도시한 단면도로서, 상기 언더필(102) 대신에 몰딩부재(120)를 이용한 것이다. 4 is a cross-sectional view illustrating a stack package according to a fourth embodiment of the present invention, in which a molding member 120 is used instead of the underfill 102.

도 4를 참조하면, 적층된 다수의 제1반도체칩(104)들의 측면에는 추가 열방출부재(116)가 설치되어 있으며, 이때, 상기 추가 열방출부재(116)는 상기 적층된 다수의 제1반도체칩(104)들을 감싸며 상기 제1반도체칩(104)의 제1관통전극(106)들을 노출시키도록 배치된 몰딩부재(120)와 제2반도체칩(110)보다 외부로 나와 배치되어 있다. Referring to FIG. 4, an additional heat dissipation member 116 is installed at the side surfaces of the plurality of stacked first semiconductor chips 104, wherein the additional heat dissipation member 116 is the stacked first plurality of first semiconductor chips 104. The semiconductor chip 104 is disposed outside the molding member 120 and the second semiconductor chip 110 disposed to expose the first through electrodes 106 of the first semiconductor chip 104.

자세하게 설명하지 않았지만, 상기 제1반도체칩(104), 제2반도체칩(110) 및 열방출부재(114), 그리고, 그 외의 구성들은 도 1에서의 그것들과 동일하며, 그 상세한 설명은 생략하도록 한다. Although not described in detail, the first semiconductor chip 104, the second semiconductor chip 110, and the heat dissipation member 114, and other configurations are the same as those in Figure 1, the detailed description thereof will be omitted. do.

전술한 바와 같이, 본 발명은 적어도 둘 이상이 적층된 반도체칩의 상부뿐만 아니라 상기 반도체칩의 측면에도 열방출부재를 배치시켜줌으로써, 내부의 각 반도체칩에서 발생하는 열을 보다 빠르고 효율적으로 방출시킬 수 있다. As described above, the present invention arranges the heat dissipation member on the side of the semiconductor chip as well as on the upper side of the semiconductor chip on which at least two or more are stacked, so that heat generated from each semiconductor chip therein can be released more quickly and efficiently. Can be.

또한, 본 발명은 스택 패키지의 각 반도체칩에서 발생하는 열을 빠르고 효율적으로 방출시킴으로써 더 많은 수의 반도체칩이 스택된 스택 패키지를 형성할 수 있다. In addition, the present invention can form a stack package in which a larger number of semiconductor chips are stacked by quickly and efficiently dissipating heat generated from each semiconductor chip of the stack package.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

100 : 기판 104 : 제1반도체칩
106 : 제1관통전극 110 : 제2반도체칩
112 : 제2관통전극 113 : TIM
114 : 제1열방출부재 116 : 추가 열방출부재100: substrate 104: first semiconductor chip
106: first through electrode 110: second semiconductor chip
112: second through electrode 113: TIM
114: first heat dissipation member 116: additional heat dissipation member

Claims (9)

일면 및 상기 일면에 대향하는 타면을 가지며 상기 일면 및 타면을 관통하는 제1관통전극들을 구비하고 적어도 둘 이상이 적층된 다수의 제1반도체칩들;
상기 적층된 다수의 제1반도체칩들 중에서 최상부 제1반도체칩 상에 배치되고 상기 제1반도체칩 보다 큰 크기를 가지며, 상기 최상부 제1반도체칩의 제1관통전극과 전기적으로 연결되는 제2관통전극을 구비한 제2반도체칩; 및
상기 제2반도체칩 상에 배치된 열방출부재;
를 포함하는 스택 패키지. A plurality of first semiconductor chips having one surface and the other surface opposite to the one surface and having first through electrodes penetrating the one surface and the other surface, and having at least two stacked thereon;
A second through hole disposed on a top first semiconductor chip among the stacked first semiconductor chips and having a size larger than that of the first semiconductor chip, and electrically connected to a first through electrode of the top first semiconductor chip A second semiconductor chip having an electrode; And
A heat dissipation member disposed on the second semiconductor chip;
Stack package including. 제 1 항에 있어서,
상기 적층된 다수의 제1반도체칩들의 하면에 배치되며 상기 제1관통전극과 전기적으로 연결되는 기판을 더 포함하는 것을 특징으로 하는 스택 패키지. The method of claim 1,
And a substrate disposed on a bottom surface of the plurality of stacked first semiconductor chips and electrically connected to the first through electrode. 제 2 항에 있어서,
상기 적층된 다수의 반도체칩들과 대향하는 상기 기판의 일면에 부착된 외부접속단자를 더 포함하는 것을 특징으로 하는 스택 패키지. The method of claim 2,
The stack package further comprises an external connection terminal attached to one surface of the substrate facing the stacked plurality of semiconductor chips. 제 1 항에 있어서,
상기 적층된 다수의 제1반도체칩들의 하면에 배치되며 상기 제1관통전극을 노출하는 절연막과 상기 제1관통전극과 전기적으로 연결되는 재배선을 더 포함하는 것을 특징으로 하는 스택 패키지. The method of claim 1,
And a redistribution layer disposed on a lower surface of the plurality of stacked first semiconductor chips and electrically connected to the first through electrode and an insulating layer exposing the first through electrode. 제 1 항에 있어서,
상기 적층된 다수의 제1반도체칩들의 측면에 설치된 추가 열방출부재를 더 포함하는 것을 특징으로 하는 스택 패키지. The method of claim 1,
The stack package further comprises an additional heat dissipation member installed on the side of the plurality of stacked first semiconductor chips. 제 1 항에 있어서,
상기 적층된 다수의 제1반도체칩들을 감싸며, 상기 제1관통전극들을 노출시키도록 형성된 몰딩부재를 더 포함하는 것을 특징으로 하는 스택 패키지. The method of claim 1,
And a molding member surrounding the stacked plurality of first semiconductor chips and formed to expose the first through electrodes. 제 1 항에 있어서,
상기 제2반도체칩과 상기 열방출부재 사이에 개재된 TIM(Thermal Interface Material)을 더 포함하는 것을 특징으로 하는 스택 패키지. The method of claim 1,
And a thermal interface material (TIM) interposed between the second semiconductor chip and the heat dissipation member. 제 1 항에 있어서,
상기 제2반도체칩은 상기 제1반도체칩과 상이한 이종 칩으로 이루어진 것을 특징으로 하는 스택 패키지. The method of claim 1,
The second semiconductor chip is a stack package, characterized in that consisting of different chips different from the first semiconductor chip. 제 1 항에 있어서,
상기 제2반도체칩은 베어칩으로 이루어진 것을 특징으로 하는 스택 패키지. The method of claim 1,
The second semiconductor chip is a stack package, characterized in that consisting of a bare chip.
KR1020100065799A 2010-07-08 2010-07-08 Stack package KR20120005185A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100065799A KR20120005185A (en) 2010-07-08 2010-07-08 Stack package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100065799A KR20120005185A (en) 2010-07-08 2010-07-08 Stack package

Publications (1)

Publication Number Publication Date
KR20120005185A true KR20120005185A (en) 2012-01-16

Family

ID=45611418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100065799A KR20120005185A (en) 2010-07-08 2010-07-08 Stack package

Country Status (1)

Country Link
KR (1) KR20120005185A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014011638A1 (en) * 2012-07-12 2014-01-16 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
KR20150005199A (en) * 2013-07-05 2015-01-14 에스케이하이닉스 주식회사 Semiconductor chip and stacked type semiconductor package having the same
KR20160037582A (en) * 2014-09-29 2016-04-06 삼성전자주식회사 Semiconductor package
US9324683B2 (en) 2013-08-13 2016-04-26 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
KR20170097668A (en) * 2014-12-30 2017-08-28 한국표준과학연구원 Modular unit mapping phantom for multi-purpose, multi-fused images
US9875992B2 (en) 2014-09-11 2018-01-23 Samsung Electronics Co., Ltd. Semiconductor package having stacked chips and a heat dissipation part and method of fabricating the same
KR20200071054A (en) * 2020-06-05 2020-06-18 삼성전자주식회사 Semiconductor package

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014011638A1 (en) * 2012-07-12 2014-01-16 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
US8816494B2 (en) 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
CN104620375A (en) * 2012-07-12 2015-05-13 美光科技公司 Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
US9184105B2 (en) 2012-07-12 2015-11-10 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
KR20150005199A (en) * 2013-07-05 2015-01-14 에스케이하이닉스 주식회사 Semiconductor chip and stacked type semiconductor package having the same
US9324683B2 (en) 2013-08-13 2016-04-26 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
US9875992B2 (en) 2014-09-11 2018-01-23 Samsung Electronics Co., Ltd. Semiconductor package having stacked chips and a heat dissipation part and method of fabricating the same
KR20160037582A (en) * 2014-09-29 2016-04-06 삼성전자주식회사 Semiconductor package
KR20170097668A (en) * 2014-12-30 2017-08-28 한국표준과학연구원 Modular unit mapping phantom for multi-purpose, multi-fused images
US10327731B2 (en) 2014-12-30 2019-06-25 Korea Research Institute Of Standards And Science Unit-of-module mapping phantom for multiple purposes and multiple fusion images
KR20200071054A (en) * 2020-06-05 2020-06-18 삼성전자주식회사 Semiconductor package

Similar Documents

Publication Publication Date Title
US11594462B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
TWI624916B (en) Semiconductor chip package assembly with improved heat dissipation performance
US8004079B2 (en) Chip package structure and manufacturing method thereof
JP5042668B2 (en) Stacked package
KR101361828B1 (en) Semiconductor device, Semiconductor package, stacked module, card, system and method of the semiconductor device
TWI811383B (en) Semiconductor package
KR20110078399A (en) Stack package and method for fabricating the same
KR20120005185A (en) Stack package
US7786571B2 (en) Heat-conductive package structure
US20070045804A1 (en) Printed circuit board for thermal dissipation and electronic device using the same
KR20080001589A (en) Stack package
KR20120019091A (en) Multi-chip package and method of manufacturing the same
JP2008537333A (en) Layered structure of integrated circuits on other integrated circuits
TW201415587A (en) Thermal management structure of semiconduvtor device and methods for forming the same
KR20110138789A (en) Stack type semiconductor package
KR20080064599A (en) Stack package and method for fabrication of the same
US20120168936A1 (en) Multi-chip stack package structure and fabrication method thereof
KR20090083779A (en) Stack package
KR101142336B1 (en) Semiconductor chip and stack package using the same
KR20110016026A (en) Stacked semiconductor package and method of manufacturing the same
JP4657262B2 (en) Semiconductor device
KR20130015680A (en) Semiconductor package and method of manufacturing the same
KR20120031817A (en) Circuit board having semiconductor chip and stacked semiconductor package having thereof
KR20100020763A (en) Semiconductor module
KR20090052524A (en) Stack package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid