KR20110128237A - 액정 표시 장치 및 전자 기기 - Google Patents
액정 표시 장치 및 전자 기기 Download PDFInfo
- Publication number
- KR20110128237A KR20110128237A KR1020110046266A KR20110046266A KR20110128237A KR 20110128237 A KR20110128237 A KR 20110128237A KR 1020110046266 A KR1020110046266 A KR 1020110046266A KR 20110046266 A KR20110046266 A KR 20110046266A KR 20110128237 A KR20110128237 A KR 20110128237A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- potential
- transistor
- liquid crystal
- line
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 139
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims description 48
- 239000010410 layer Substances 0.000 description 139
- 239000004065 semiconductor Substances 0.000 description 53
- 239000010408 film Substances 0.000 description 48
- 238000010586 diagram Methods 0.000 description 26
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 22
- 230000008878 coupling Effects 0.000 description 20
- 238000010168 coupling process Methods 0.000 description 20
- 238000005859 coupling reaction Methods 0.000 description 20
- 239000000758 substrate Substances 0.000 description 19
- 229910007541 Zn O Inorganic materials 0.000 description 14
- 230000008859 change Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical group 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910019092 Mg-O Inorganic materials 0.000 description 3
- 229910019395 Mg—O Inorganic materials 0.000 description 3
- 101100216047 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) gla-1 gene Proteins 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 101150091511 glb-1 gene Proteins 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- -1 tungsten nitride Chemical class 0.000 description 3
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 101100283966 Pectobacterium carotovorum subsp. carotovorum outN gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000005407 aluminoborosilicate glass Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은, 공통 반전 구동(common inversion driving)시의 주사선의 주사 신호의 진폭 전압을 작게 한다.
게이트가 제 1 주사선에 전기적으로 접속되고, 제 1 단자가 신호선에 전기적으로 접속되고, 제 2 단자가 액정 소자의 제 1 전극에 전기적으로 접속된 제 1 트랜지스터와, 게이트가 제 2 주사선에 전기적으로 접속되고, 제 1 단자가 신호선에 전기적으로 접속되고, 제 2 단자가 액정 소자의 제 2 전극에 전기적으로 접속된 제 2 트랜지스터를 갖고, 상기 신호선은 제 1 전극에 제 1 트랜지스터를 통하여 액정 소자를 반전 구동하기 위한 영상 신호와, 제 2 전극에 제 2 트랜지스터를 통하여 액정 소자를 반전 구동하기 위한 공통 전위를 공급한다.
게이트가 제 1 주사선에 전기적으로 접속되고, 제 1 단자가 신호선에 전기적으로 접속되고, 제 2 단자가 액정 소자의 제 1 전극에 전기적으로 접속된 제 1 트랜지스터와, 게이트가 제 2 주사선에 전기적으로 접속되고, 제 1 단자가 신호선에 전기적으로 접속되고, 제 2 단자가 액정 소자의 제 2 전극에 전기적으로 접속된 제 2 트랜지스터를 갖고, 상기 신호선은 제 1 전극에 제 1 트랜지스터를 통하여 액정 소자를 반전 구동하기 위한 영상 신호와, 제 2 전극에 제 2 트랜지스터를 통하여 액정 소자를 반전 구동하기 위한 공통 전위를 공급한다.
Description
본 발명은 액정 표시 장치에 관한 것이다. 또한, 본 발명은 액정 표시 장치의 구동 방법에 관한 것이다. 또한, 상기 액정 표시 장치를 구비한 전자 기기에 관한 것이다.
액정 표시 장치는, 텔레비전 수상기 등의 대형 표시 장치로부터 휴대 전화 등의 소형 표시 장치까지 보급이 진행되고 있다. 향후, 부가 가치가 더 높은 제품이 요구되기 때문에, 개발이 진행되고 있다. 근년, 고화질화, 고부가 가치화를 도모하기 위해서 블루상(blue phase)의 액정상(液晶相)을 갖는 액정 재료(이하, 블루상 액정)가 주목을 받고 있다. 블루상 액정은 전계에 대한 응답 속도가 종래의 액정 재료와 비교하여 매우 뛰어나고, 입체시(立體視; 3D) 영상 등의 높은 프레임 주파수로 구동할 필요가 있는 액정 표시 장치에서 이용되는 것이 기대되고 있다.
특허 문헌 1에서는, 블루상 액정의 구동 방식으로서, IPS(In-Plane Switching) 방식을 개시한다. 특허 문헌 1에서는, 특히 액정 소자를 구동하는 전압을 저감시키기 위한 액정 재료를 개재하는 전극의 구성에 대해서 개시한다.
상기 특허 문헌 1에 기재된 블루상 액정의 구동 방식인 IPS(In-Plane Switching) 방식에서는, 구동 전압이 높게 되는 문제가 있다. 구동 전압이 높게 설정되는 원인에 대해서, 이하에서 도면을 참조하여 설명한다.
도 13(A)는, 액정 표시 장치가 갖는 화소의 회로 구성을 도시한다. 화소(1500)는, 트랜지스터(1501)와 액정 소자(1502)와, 유지 용량(1503)을 갖는다. 영상 신호선(1504; "데이터선", "소스 라인", 또는 "데이터 신호선"이라고도 한다)에는, 영상 신호("비디오 신호"라고도 한다)가 입력되고, 주사선(1505)("게이트선", "게이트 라인", 또는 "게이트 신호선"이라고도 한다)에는, 게이트 신호("주사 신호", "선택 신호"라고도 한다)가 입력된다. 또한, 공통 전위선(1506)("공통선"이라고도 한다)에는 공통 전위가 입력되고, 용량선(1507)에는 고정 전위가 입력된다. 또한, 설명의 편의상, 액정 소자(1502)의 트랜지스터(1501)에 접속되는 측의 전극을 제 1 전극("화소 전극"이라고도 한다), 공통 전위선(1506)에 접속되는 측의 전극을 제 2 전극("대향 전극"이라고도 한다)이라고 한다.
도 13(B)에는 반전 구동을 행하는 도 13(A)의 화소(1500)의 동작을 설명하기 위한 타이밍 차트의 예를 도시한다. 도 13(B)에 도시한 타이밍 차트에서는, 반전 구동의 반전 구동 기간(1511) 및 비반전 구동 기간(1512)의 각 1 프레임 기간에 있어서의 주사선(GL), 신호선(SL), 공통 전위선(CL), 제 1 전극(PE), 제 2 전극(CE)에 대해서의 타이밍 차트를 도시한다.
도 13(B)에서 주사선(GL)의 주사 신호의 전위는, 화소를 선택하는 기간, 즉 트랜지스터(1501)를 도통(ON이라고도 한다)으로 하는 기간에서 Vgh, 다른 기간, 즉 트랜지스터(1501)를 비도통(OFF라고도 한다)으로 하는 기간에서 Vgl(Vgh>Vgl)로 한다. 또한, 신호선(SL)의 전위는 표시하는 화상에 따라 변동하지만, 여기서는 비반전 구동하기 위한 전위로서 Vdh, 반전 구동하기 위한 전위로서 Vdl(Vdh>Vdl)로 한다. 또한, 도 13(B)에서는, 신호선(SL)의 영상 신호의 계조에 따라 제 1 전극(PE)의 전위가 다르지만, 설명의 편의상, 주사선(GL)의 주사 신호에 따라 Vdh 또는 Vdl로 반전하는 상태를 도시한다. 또한, 도 13(B)에서는 공통 전위선(CL), 즉 제 2 전극(CE)의 전위를 Vc로 한다.
반전 구동의 예로서 게이트 라인 반전 구동은, 제 2 전극의 전위보다 높은 값의 영상 신호와 제 2 전극의 전위보다 낮은 값인 영상 신호를 1행마다 교대로 화소에 입력하는 구동이다. 소스 라인 반전 구동은, 제 2 전극의 전위보다 높은 값인 영상 신호와 제 2 전극의 전위보다 낮은 값의 영상 신호를 1열마다 교대로 화소에 입력하는 구동이다. 도트(dot) 반전 구동은, 제 2 전극의 전위보다 높은 값인 영상 신호와 제 2 전극의 전위보다 낮은 값인 영상 신호를 1행마다 및 1열마다 교대로 화소에 입력하는 구동이다.
도 13(B)를 사용하여 설명한 반전 구동에 의한 구동 방법에서는, 영상 신호의 진폭 전압이 크기 때문에, 소비 전력이 크게 된다. 그래서 영상 신호의 진폭 전압을 작게 하여 소비 전력의 삭감을 도모하는 기술로서 제 2 전극(CE)의 전위를 일정 기간, 예를 들어 1 프레임마다 반전시키는 공통 반전 구동이 알려져 있다.
도 13(C)는 공통 반전 구동을 행하는 화소(1500)의 동작을 설명하기 위한 타이밍 차트의 예를 도시한다. 도 13(C)는, 제 2 전극(CE)의 전위가 반전 구동 기간(1511)과 비반전 구동 기간(1512)에 있어서 반전되는 점에서 도 13(B)와 다르다. 도 13(C)의 구동 방법에서는, 제 2 전극(CE)의 전위가 하이 레벨(Vch)이 되는 프레임에서는 제 2 전극(CE)의 전위보다 영상 신호의 전위를 낮은 값(Vdl)으로 하고, 제 2 전극(CE)의 전위가 로우 레벨(Vcl)이 되는 프레임에서는 제 2 전극(CE)의 전위보다 영상 신호의 전위를 높은 값(Vdh)으로 한다. 이로써, 도 13(B)를 사용하여 설명한 구동 방법과 비교하면, 영상 신호의 진폭 전압을 약 1/2로 할 수 있다. 따라서, 영상 신호의 진폭 전압을 작게 할 수 있고, 소비 전력의 삭감을 도모할 수 있다.
도 13(C)에 도시한 바와 같이, 공통 반전 구동에서는, 제 2 전극(CE)의 전위가 반전되면, 제 1 전극(PE)의 전위가 용량 결합에 의하여 변화된다. 따라서, 제 1 전극(PE)의 전위는 영상 신호보다 높게 되는, 또는 낮게 된다. 주사선(GL)의 주사 신호의 전위는, 이와 같은 제 1 전극(PE)의 전위를 유지하기 위해서 진폭을 크게 할 필요가 있다. 예를 들어, 제 1 전극(PE)의 전위가 영상 신호의 최대값 정도의 값 Vdh로 가정한다. 이 때, 제 2 전극(CE)의 전위가 로우 레벨(Vcl)로부터 하이 레벨(Vch)로 반전하면, 제 1 전극(PE)의 전위는 영상 신호의 최대값의 값 Vdh로부터 더 오른 값(Vdh+ΔV)이 된다. 또한, 제 1 전극(PE)의 전위가 영상 신호의 최소값 정도의 값 Vdl로 가정한다. 이 때, 제 2 전극(CE)의 전위가 하이 레벨(Vch)로부터 로우 레벨(Vcl)로 반전하면, 제 1 전극(PE)의 전위는, 영상 신호의 최소값으로부터 더 떨어진 값(Vdl-ΔV)이 된다. 따라서, 트랜지스터(1501)를 오프하기 위해서 주사선(GL)의 주사 신호의 전위의 로우 레벨(Vgl)은, 영상 신호의 최소값 Vdl로부터 더 떨어진 제 1 전극(PE)의 전위 (Vdl-ΔV)보다 낮게 설정할 필요가 있다. 결과적으로, 공통 반전 구동을 사용하여도 주사선(GL)의 주사 신호의 진폭 전압을 충분히 작게 하는 것은 어렵다.
또한, 도 13(C)에 도시한 공통 반전 구동에서는, 제 2 전극(CE)의 전위가 반전할 때에 제 1 전극(PE)의 전위가 용량 결합에 의하여 변화되지 않도록 도 13(A)의 회로 구성의 제 1 전극(PE) 측에 별도 용량 소자를 추가하는 구성으로 할 수도 있다. 그러나, 제 2 전극(CE)의 전위를 모든 화소에서 일제히 반전시키는 도 13(A)의 회로 구성에서는, 제 1 전극(PE) 측에 별도 용량 소자를 형성하여 제 1 전극(PE)의 전위가 용량 결합에 의하여 변화되지 않도록 시키면, 제 2 전극(CE)의 전위를 모든 화소에서 일제히 반전시킨 후, 모든 화소의 제 1 전극(PE)에 영상 신호의 전위가 기록될 때까지의 기간(1 프레임 기간마다)에, 표시 불량이 생긴다. 구체적으로는, 전위가 변화되지 않는 제 1 전극(PE)과 전위가 반전된 제 2 전극과의 사이의 전압이 1 프레임 기간 정도, 액정 소자에 인가됨으로써 영상 신호와 상이한 전압이 액정 소자에 인가되어, 표시 불량이 생긴다.
공통 반전 구동에 의한 주사선(GL)의 주사 신호의 진폭 전압을 충분히 작게 할 수 없다는 문제는, 구동 전압이 큰 액정 모드를 사용할 때에 특히 문제가 된다. 예를 들어, 블루상의 액정상을 나타내는 액정 재료(이하, 블루상 액정)의 구동 전압은, +20V 내지 -20V 정도이다. 즉, 영상 신호의 진폭 전압은 약 40V이고, 주사선(GL)의 주사 신호의 진폭 전압으로서 40V 이상의 전압(예를 들어, 약 50V)이 필요가 된다. 따라서, 고전압이 인가되는 트랜지스터, 예를 들어 화소를 구성하는 트랜지스터에는, 큰 전압이 게이트와 소스 또는 드레인의 사이에 인가된다. 이로써, 트랜지스터의 특성이 변화되거나, 트랜지스터의 특성이 열화(劣化)하거나, 또는 트랜지스터 자체가 파괴되는 문제가 생긴다.
그래서, 본 발명의 일 형태는, 주사선의 주사 신호의 진폭 전압을 작게 할 수 있는 공통 반전 구동을 사용한 액정 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 형태는, 게이트가 제 1 주사선에 전기적으로 접속되고, 제 1 단자가 신호선에 전기적으로 접속되고, 제 2 단자가 액정 소자의 제 1 전극에 전기적으로 접속된 제 1 트랜지스터와, 게이트가 제 2 주사선에 전기적으로 접속되고, 제 1 단자가 신호선에 전기적으로 접속되고, 제 2 단자가 액정 소자의 제 2 전극에 전기적으로 접속된 제 2 트랜지스터를 갖고, 상기 액정 소자를 반전 구동시키기 위한 영상 신호는 상기 신호선으로부터 상기 제 1 전극에 상기 제 1 트랜지스터를 통하여 공급되고, 상기 액정 소자를 반전 구동시키기 위한 공통 전위는 상기 신호선으로부터 상기 제 2 전극에 상기 제 2 트랜지스터를 통하여 공급되는, 액정 표시 장치이다.
본 발명의 일 형태는, 게이트가 제 1 주사선에 전기적으로 접속되고, 제 1 단자가 신호선에 전기적으로 접속되고, 제 2 단자가 액정 소자의 제 1 전극에 전기적으로 접속된 제 1 트랜지스터와, 게이트가 제 2 주사선에 전기적으로 접속되고, 제 1 단자가 신호선에 전기적으로 접속되고, 제 2 단자가 액정 소자의 제 2 전극에 전기적으로 접속된 제 2 트랜지스터와, 제 1 전극과 용량 배선으로 형성된 용량 소자를 갖고, 상기 액정 소자를 반전 구동시키기 위한 영상 신호는 상기 신호선으로부터 상기 제 1 전극에 상기 제 1 트랜지스터를 통하여 공급되고, 상기 액정 소자를 반전 구동시키기 위한 공통 전위는 상기 신호선으로부터 상기 제 2 전극에 상기 제 2 트랜지스터를 통하여 공급되는, 액정 표시 장치이다.
본 발명의 일 형태는, 게이트가 제 1 주사선에 전기적으로 접속되고, 제 1 단자가 신호선에 전기적으로 접속되고, 제 2 단자가 액정 소자의 제 1 전극에 전기적으로 접속된 제 1 트랜지스터와, 게이트가 제 2 주사선에 전기적으로 접속되고, 제 1 단자가 신호선에 전기적으로 접속되고, 제 2 단자가 액정 소자의 제 2 전극에 전기적으로 접속된 제 2 트랜지스터와, 제 2 전극과 용량 배선으로 형성된 용량 소자를 갖고, 상기 액정 소자를 반전 구동시키기 위한 영상 신호는 상기 신호선으로부터 상기 제 1 전극에 상기 제 1 트랜지스터를 통하여 공급되고, 상기 액정 소자를 반전 구동시키기 위한 공통 전위는 상기 신호선으로부터 상기 제 2 전극에 상기 제 2 트랜지스터를 통하여 공급되는, 액정 표시 장치이다.
본 발명의 일 형태는, 게이트가 제 1 주사선에 전기적으로 접속되고, 제 1 단자가 신호선에 전기적으로 접속되고, 제 2 단자가 액정 소자의 제 1 전극에 전기적으로 접속된 제 1 트랜지스터와, 게이트가 제 2 주사선에 전기적으로 접속되고, 제 1 단자가 공통 전위선에 전기적으로 접속되고, 제 2 단자가 액정 소자의 제 2 전극에 전기적으로 접속된 제 2 트랜지스터를 갖고, 상기 액정 소자를 반전 구동시키기 위한 영상 신호는 상기 신호선으로부터 상기 제 1 전극에 상기 제 1 트랜지스터를 통하여 공급되고, 상기 액정 소자를 반전 구동시키기 위한 공통 전위는 상기 공통 전위선으로부터 상기 제 2 전극에 상기 제 2 트랜지스터를 통하여 공급되는, 액정 표시 장치이다.
본 발명의 일 형태에 있어서, 신호선은 영상 신호선 또는 공통 전위선의 접속을 스위칭 소자에 의하여 스위칭시킴으로써, 영상 신호와 공통 전위의 스위칭을 제어하는 액정 표시 장치라도 좋다.
본 발명의 일 형태에 있어서, 반전 구동은 주사선마다 극성이 상이한 영상 신호를 액정 소자에 인가함으로써 행해지는 액정 표시 장치라도 좋다.
본 발명의 일 형태에 대해서 반전 구동은 신호선마다 극성이 상이한 영상 신호를 액정 소자에 인가함으로써 행해지는 액정 표시 장치라도 좋다.
본 발명의 일 형태에 따르면, 공통 반전 구동에 의한 주사선의 주사 신호의 진폭 전압을 작게 함으로써, 저소비 전력화를 도모할 수 있는 액정 표시 장치를 제공할 수 있다.
도 1(A) 및 도 1(B)는 본 발명의 일 형태에 있어서의 회로도, 및 타이밍 차트.
도 2(A) 및 도 2(B)는 본 발명의 일 형태에 있어서의 회로도, 및 타이밍 차트.
도 3은 본 발명의 일 형태에 있어서의 타이밍 차트.
도 4(A) 내지 도 4(C)는 본 발명의 일 형태에 있어서의 타이밍 차트 및 회로도.
도 5는 본 발명의 일 형태에 있어서의 회로도.
도 6은 본 발명의 일 형태에 있어서의 회로도.
도 7(A) 내지 도 7(C)는 본 발명의 일 형태에 있어서의 블록도 및 회로도.
도 8(A) 내지 도 8(C)는 본 발명의 일 형태에 있어서의 회로도, 타이밍 차트, 모식도.
도 9(A) 내지 도 9(C)는 본 발명의 일 형태에 있어서의 타이밍 차트, 모식도.
도 10(A) 및 도 10(B)는 본 발명의 일 형태에 있어서의 상면도 및 단면도.
도 11(A) 내지 도 11(D)는 본 발명의 일 형태에 있어서의 단면도.
도 12(A) 내지 도 12(D)는 본 발명의 일 형태에 있어서의 전자 기기를 설명하는 도면.
도 13(A) 내지 도 13(C)는 반전 구동을 설명하기 위한 회로도, 및 타이밍 차트.
도 2(A) 및 도 2(B)는 본 발명의 일 형태에 있어서의 회로도, 및 타이밍 차트.
도 3은 본 발명의 일 형태에 있어서의 타이밍 차트.
도 4(A) 내지 도 4(C)는 본 발명의 일 형태에 있어서의 타이밍 차트 및 회로도.
도 5는 본 발명의 일 형태에 있어서의 회로도.
도 6은 본 발명의 일 형태에 있어서의 회로도.
도 7(A) 내지 도 7(C)는 본 발명의 일 형태에 있어서의 블록도 및 회로도.
도 8(A) 내지 도 8(C)는 본 발명의 일 형태에 있어서의 회로도, 타이밍 차트, 모식도.
도 9(A) 내지 도 9(C)는 본 발명의 일 형태에 있어서의 타이밍 차트, 모식도.
도 10(A) 및 도 10(B)는 본 발명의 일 형태에 있어서의 상면도 및 단면도.
도 11(A) 내지 도 11(D)는 본 발명의 일 형태에 있어서의 단면도.
도 12(A) 내지 도 12(D)는 본 발명의 일 형태에 있어서의 전자 기기를 설명하는 도면.
도 13(A) 내지 도 13(C)는 반전 구동을 설명하기 위한 회로도, 및 타이밍 차트.
이하, 본 발명의 실시형태에 대해서 도면을 참조하여 설명한다. 그러나, 본 발명은 많은 다른 양태로 실시하는 것이 가능하고, 본 발명의 형태 및 상세한 사항은 본 발명의 취지 및 범위에서 벗어남이 없이 다양하게 변경될 수 있다는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 같은 것을 가리키는 부호는 다른 도면간에서도 공통적으로 사용한다.
또한, 각 실시형태의 도면 등에 있어서 나타내는 각 구성의 크기, 층의 두께, 신호 파형(波形), 또는 영역은 명확화하기 위해서 과장(誇張)되어 표시되는 경우가 있다. 따라서, 반드시 그 스케일에 한정되지 않는다.
또한, 본 명세서에서 사용되는 "제 1", "제 2", "제 3" 내지 "제 N(N은 자연수)"이라고 하는 용어는, 구성 요소의 혼동(混同)을 회피하기 위해서 기재한 것이며, 수(數)적으로 한정하는 것이 아닌 것을 부기한다.
(실시형태 1)
본 실시형태에서는, 액정 표시 장치에 있어서의 화소의 구성, 및 액정 표시 장치를 구동하기 위한 각 신호를, 회로도와 타이밍 차트를 사용하여 설명한다.
또한, 본 실시형태에 있어서의 액정 소자로서는, 블루상 액정을 사용한 경우를 예로 하여 설명한다. 블루상 액정은 횡전계 방식에 의하여 구동하는 액정이고, 액정 소자의 제 2 전극에 상당하는 공통 전극을 액정 소자의 제 1 전극에 상당하는 화소 전극과 같은 기판에 형성하고 액정 소자를 형성한다. 또한, 본 실시형태의 구성은, 블루상 액정을 사용하는 액정 소자에 한정되지 않고, 횡전계 방식의 액정을 사용하는 액정 소자, 또는 제 1 전극 및 제 2 전극을 같은 기판에 형성할 수 있는 액정 소자에 사용할 수 있다.
도 1(A)는, 화소의 회로도의 예를 도시한다. 화소(100)는, 제 1 트랜지스터(101)와 제 2 트랜지스터(102)와, 액정 소자(103)를 갖는다.
제 1 트랜지스터(101)의 제 1 단자는, 신호선(104)에 접속된다. 제 1 트랜지스터(101)의 게이트는 제 1 주사선(105)에 접속된다. 제 1 트랜지스터(101)의 제 2 단자는, 액정 소자(103)의 제 1 전극("화소 전극"이라고도 한다)에 접속된다. 제 2 트랜지스터(102)의 제 1 단자는, 신호선(104)에 접속된다. 제 2 트랜지스터(102)의 게이트는 제 2 주사선(106)에 접속된다. 제 2 트랜지스터(102)의 제 2 단자는 액정 소자(103)의 제 2 전극("공통 전극"이라고도 한다)에 접속된다.
화상을 표시하기 위한 각 화소의 계조는, 액정 소자(103)의 제 1 전극의 전위와 제 2 전극의 전위를 변화시켜 액정 소자(103)의 제 1 전극 및 제 2 전극에 협지되는 액정에 인가하는 전압을 제어함으로써 나타내어진다. 제 1 전극의 전위의 제어는, 신호선(104)에 공급되는 영상 신호를 제어함으로써 행해지고, 제 2 전극의 전위의 제어는 신호선(104)에 공급되는 공통 전위를 제어함으로써 행해진다. 신호선(104)의 영상 신호에 의한 전위는, 제 1 트랜지스터(101)가 도통 상태가 됨으로써, 액정 소자(103)의 제 1 전극에 공급된다. 신호선(104)의 공통 전위는, 제 2 트랜지스터(102)가 도통 상태가 됨으로써, 액정 소자(103)의 제 2 전극에 공급된다. 즉, 신호선(104)은 액정 소자(103)의 제 1 전극에 제 1 트랜지스터(101)를 통하여 액정 소자(103)를 반전 구동하기 위한 영상 신호와, 액정 소자(103)의 제 2 전극에 제 2 트랜지스터(102)를 통하여 액정 소자(103)를 반전 구동하기 위한 공통 전위를 상이한 기간에서 따로따로 공급한다.
또한, 화소란, 1개의 색 요소(예를 들어, R(적색), G(녹색), B(청색) 중의 어느 하나)의 명도(明度)를 제어할 수 있는 표시 단위로 상당하는 것이다. 따라서, 컬러 표시 장치의 경우는, 컬러 화상의 최소 표시 단위는 R의 화소, G의 화소, 및 B의 화소의 3화소로 구성된다. 다만, 컬러 화상을 표시하기 위한 색 요소는 3색에 한정되지 않고, 3색 이상 사용하여도 좋고, RGB 이외의 색을 사용하여도 좋다.
또한, 트랜지스터는 게이트와, 드레인과, 소스를 포함하는 적어도 3개의 단자를 갖는 소자이고, 드레인 영역과 소스 영역 사이에 채널 영역을 갖고, 드레인 영역과 채널 영역과 소스 영역을 통하여 전류를 흘릴 수 있다. 여기서, 소스와 드레인은 트랜지스터의 구조나 동작 조건 등에 따라 상이하기 때문에, 어느 쪽이 소스 또는 드레인인지를 한정하는 것이 어렵다. 그래서, 본 명세서에 있어서는, 소스 및 드레인으로서 기능하는 영역을 소스 또는 드레인이라고 부르지 않는 경우가 있다. 그 경우, 일례로서는, 각각 제 1 단자, 제 2 단자라고 표기하는 경우가 있다. 또는, 각각 제 1 전극, 제 2 전극이라고 표기하는 경우가 있다. 또는, 소스 영역, 드레인 영역이라고 표기하는 경우가 있다.
또한, 본 명세서에 있어서, "A와 B가 접속되어 있다" 란, A와 B가 직접 접속되는 것 이외에 전기적으로 접속되어 있는 것을 포함한다. 여기서, "A와 B가 전기적으로 접속되어 있다"란, A와 B의 사이에 어떠한 전기적 작용을 갖는 대상물이 존재할 때, 대상물을 포함하는 A와 B의 사이의 부분이 노드가 되는 경우를 나타낸다. 구체적으로는, 트랜지스터를 비롯한 스위칭 소자를 개재하여 A와 B가 접속되고, 상기 스위칭 소자의 도통에 의하여 A와 B가 대략 동전위가 되는 경우나, 저항 소자를 개재하여 A와 B가 접속되고, 상기 저항 소자의 양단(兩端)에 발생하는 전위차가 A와 B를 포함하는 회로의 동작에 영향을 주지 않는 정도가 되는 경우 등, 회로 동작을 고려한 경우, A와 B의 사이의 부분을 같은 노드로서 생각하여도 문제가 없는 상태인 경우를 나타낸다.
또한, 전압이란, 어떤 전위와 기준의 전위(예를 들어, 그라운드 전위)의 전위차를 나타내는 경우가 많다. 따라서, 전압, 전위, 전위차를 각각 전위, 전압, 전압차라고 바꾸어 말할 수 있다.
또한, 화소에 형성되는 트랜지스터의 구조에 대해서는, 역 스태거형 구조라도 좋고, 순 스태거형의 구조라도 좋다. 또는, 채널 영역이 복수의 영역으로 나누어 직렬로 접속된, 더블 게이트형의 구조라도 좋다. 또는, 게이트 전극이 채널 영역의 상하에 형성된 듀얼 게이트형의 구조라도 좋다. 또한, 트랜지스터를 구성하는 반도체층을 복수의 섬 형상의 반도체로 나누어 형성하고 스위칭 동작을 실현할 수 있는 트랜지스터 소자로 하여도 좋다.
도 1(B)는, 도 1(A)에 도시한 화소(100)의 동작을 설명하기 위한 타이밍 차트의 예이다. 도 1(B)에 있어서, GLa는 제 1 주사선(105)의 전위, GLb는 제 2 주사선(106)의 전위, SL은 신호선(104)의 전위, PE는 제 1 전극의 전위, CE는 제 2 전극의 전위를 나타낸다. 또한, 기간(111)은 액정 소자(103)를 반전 구동하기 위한 반전 구동 기간, 기간(112)은 액정 소자(103)를 비반전 구동하기 위한 비반전 구동 기간이고, 기간(111) 및 기간(112)은 1 프레임 기간에 상당한다.
도 1(B)에서 제 1 주사선(105)의 전위 GLa는 신호선(104)의 영상 신호를 화소의 제 1 전극에 공급하는 기간, 즉, 제 1 트랜지스터(101)를 도통 상태(ON)로 하는 기간에서 Vgh, 다른 기간, 즉 제 1 트랜지스터(101)를 비도통 상태(OFF)로 하는 기간에서 Vgl(Vgh>Vgl)로 한다. 또한, 도 1(B)에서 제 2 주사선(106)의 전위 GLb는, 신호선(104)의 공통 전위를 화소의 제 2 전극에 공급하는 기간, 즉 제 2 트랜지스터(102)를 도통 상태(ON)로 하는 기간에서 Vgh, 다른 기간, 즉 제 2 트랜지스터(102)를 비도통 상태(OFF)로 하는 기간에서 Vgl(Vgh>Vgl)로 한다.
기간(121), 기간(122)은 각각 신호선(104)에 영상 신호를 공급하는 기간과, 공통 전위를 공급하는 기간이다.
영상 신호의 전위는, 표시하는 화상에 따라 변동되지만, 여기서는 비반전 구동하기 위한 전위로서 Vdh, 반전 구동하기 위한 전위로서 Vdl(Vdh>Vdl)로 한다. 또한, 도 1(B)에서는, 신호선(104)의 영상 신호의 계조에 따라 제 1 전극의 전위 PE가 상이하지만, 설명의 편의상, 제 1 주사선(105)의 주사 신호에 따라 제 1 전극의 전위 PE를 Vdh 또는 Vdl로 반전하는 상태를 도시한다. 또한, 공통 전위는, 반전 구동하는 기간(111)에서는 액정 소자를 비반전 구동하기 위한 전위(Vdh)와 같은 전위 Vch로 나타내고, 비반전 구동하는 기간(112)에서는 액정 소자를 반전 구동하기 위한 제 1 전극의 전위 (Vdl)와 같은 전위 Vcl로 나타낸다.
즉, 도 1(B)에서 도시한 기간(111)에서 신호선(104)은 각 행(行)의 제 1 주사선(105)을 선택함으로써 제 1 트랜지스터(101)를 도통하는 기간(도 1(B) 중, 기간(121))에 영상 신호가 공급되고, 제 2 주사선(106)을 선택함으로써 제 2 트랜지스터(102)를 도통하는 기간(도 1(B) 중, 기간(122))에 반전 구동하기 위한 공통 전위 Vch가 공급된다. 또한, 도 1(B)에 도시한 기간(112)에서 신호선(104)은, 각 행의 제 1 주사선(105)에 의하여 제 1 트랜지스터(101)를 도통하는 기간(도 1(B) 중, 기간(121))에 영상 신호가 공급되고, 제 2 주사선(106)에 의하여 제 2 트랜지스터(102)를 도통하는 기간(도 1(B) 중, 기간(123))에 비반전 구동하기 위한 공통 전위 Vcl이 공급된다.
상술한 제 1 주사선(105), 제 2 주사선(106), 및 신호선(104)의 각 신호에 의하여 제 1 전극의 전위 PE는 기간(111)에서 제 1 주사선(105)의 전위 GLa가 Vgh가 되는 타이밍으로 Vdl이 되고, 기간(112)에서 제 1 주사선(105)의 전위 GLa가 Vgh가 되는 타이밍으로 Vdh가 된다. 또한, 제 2 전극의 전위 CE는, 기간(111)에서 제 2 주사선의 전위 GLb가 Vgh가 되는 타이밍으로 Vch가 되고, 기간(112)에서 제 2 주사선의 전위 GLb가 Vgh가 되는 타이밍으로 Vcl이 된다.
제 2 전극의 전위 CE를 반전시키는 것과 함께, 화상 신호의 극성을 반전시키는 반전 구동에 의하여 상술한 도 13(C)를 사용하여 설명한 구동 방법과 마찬가지로, 영상 신호의 진폭 전압을 약 1/2로 할 수 있다. 따라서, 영상 신호의 진폭 전압을 작게 할 수 있고, 소비 전력의 삭감을 도모할 수 있다.
도 1(B)에 도시한 바와 같이, 기간(111)에서는, 제 1 주사선(105)의 전위 GLa가 Vgh가 되고, 이어서 제 2 주사선(106)의 전위 GLb가 Vgh가 된다. 그리고, 제 1 트랜지스터(101)는, 기간(121)에서의 영상 신호의 전위를 제 1 전극에 공급하고, 제 2 트랜지스터(102)는 기간(122)에서의 공통 전위 Vch를 제 2 전극에 공급한다. 또한, 기간(112)에서도, 기간(111)과 마찬가지로 제 1 주사선(105)의 전위 GLa가 Vgh가 되고, 이어서 제 2 주사선(106)의 전위 GLb가 Vgh가 된다. 그리고 제 1 트랜지스터(101)는 기간(121)에서의 영상 신호의 전위를 제 1 전극에 공급하고, 및 제 2 트랜지스터(102)는 기간(123)에서의 공통 전위 Vcl을 제 2 전극에 공급한다. 즉, 제 1 주사선(105)의 전위 GLa가 Vgh가 되는 기간 이후에 제 2 주사선(106)의 전위 GLb가 Vgh가 되고, 제 1 전극에 영상 신호의 전위 Vdh, 제 2 전극에 공통 전위 Vch가 공급된다. 따라서, 제 2 전극의 전위 CE는 제 1 주사선(105)의 전위 GLa가 Vgh가 되는 기간인, 기간(121)을 경과하여 공통 전위선의 전위 Vch가 된다.
도 1(B)에 도시한 바와 같이, 본 실시형태의 구성에서는, 제 1 주사선(105)의 전위 GLa를 Vgh로 하는 기간에 이어서 제 2 주사선(106)의 전위 GL을 Vgh로 하는 기간으로 함으로써, 제 1 트랜지스터(101) 및 제 2 트랜지스터(102)를 단기간으로 연속적으로 도통 상태로 할 수 있다. 따라서, 제 2 전극의 전위 CE가 변화할 때에 제 1 전극의 전위 PE가 용량 결합에 의하여 변화되지 않도록, 도 1(A)의 회로 구성의 제 1 전극 측에 별도 용량 소자를 추가하는 구성으로 하는 것이 바람직하다. 즉, 제 1 전극 측에 별도 용량 소자를 형성함으로써, 제 1 전극의 전위 PE를 용량 결합에 의하여 변화되지 않도록 하여도, 영상 신호와 공통 전위를 연속적으로 각 화소에 공급하는 구성으로 할 수 있고, 도 13(C)에서 설명한 구동 방법과 비교하여 표시의 불량을 없앨 수 있다. 결과적으로, 도 1(A)의 회로 구성에서 도 1(B)에 도시하는 구동 방법으로 함으로써, 제 2 전극의 전위 CE의 변화에 대응한 용량 결합에 의한 제 1 전극의 전위 PE의 변화를 없앨 수 있다.
상술한 바와 같이, 도 1(A)의 화소에서는, 제 2 전극의 전위 CE가 반전하여도 제 1 전극 측에 별도 용량 소자를 형성하여 제 1 전극의 전위 PE를 용량 결합에 의하여 변화되지 않는 구성으로 할 수 있기 때문에, 도 13(C)를 사용하여 설명한 구동 방법과 달리, 제 1 주사선(105) 및 제 2 주사선(106)의 주사 신호의 진폭 전압을 작게 할 수 있다.
다음에, 도 1(A)에서 설명한 회로 구성에 있어서, 제 1 전극의 전위 PE를 유지하기 위해서 용량 소자를 형성한 회로 구성에 대해서 나타내고, 본 발명의 일 형태에 있어서의 공통 반전 구동에 있어서의 주사선의 주사 신호의 진폭 전압을 작게 하고, 저소비 전력화를 도모할 수 있다는 이점(利點)에 대해서 설명한다.
도 2(A)에 도시한 도면은 도 1(A)의 회로 구성에 있어서 용량 배선(200)을 형성하고, 한쪽의 전극이 되는 제 1 전극과, 다른 쪽의 전극이 되는 용량 배선(200)으로 형성되는 용량 소자(201)를 형성한 도면이다.
도 2(B)는, 도 2(A)에 도시한 회로 구성의 동작을 설명하기 위한 타이밍 차트의 예를 도시한다. 도 2(B)에서는 도 1(B)에서 설명한 반전 구동 기간인, 기간(111)에 대해서 설명한다.
도 2(A)에 도시한 회로 구성에서는, 제 1 주사선(105)의 전위 GLa가 Vgh가 되는 타이밍으로 제 1 전극의 전위 PE는 Vdh로부터 Vdl로 변화된다(도 2(B) 중, 화살표(211)). 이 때, 제 2 전극의 전위 CE는, 제 2 트랜지스터(102)가 비도통 상태이기 때문에, 전기적으로 플로팅 상태이다. 따라서, 제 1 전극의 전위 PE가 Vdh로부터 Vdl로 변화되면, 제 2 전극의 전위 CE가 용량 결합에 의하여 Vcl로부터 최대로 (Vdh-Vdl)분만큼 저하한 전위인, {Vcl-(Vdh-Vdl)}로 변화된다(도 2(B) 중, 일점 쇄선(212)). 다음에, 제 2 주사선(106)의 전위 GLb가 Vgh가 되는 타이밍으로 제 2 전극의 전위 CE는 {Vcl-(Vdh-Vdl)}로부터 Vch로 변화된다(도 2(B) 중, 화살표(213)). 이 때, 제 1 전극의 전위 PE는 제 1 트랜지스터(101)가 비도통 상태이기 때문에, 전기적으로 플로팅 상태이다. 그래서, 도 2(A)에 도시하는 바와 같이, 제 1 전극 측에 별도 용량 소자를 형성함으로써 제 1 전극의 전위 PE가 용량 결합에 의하여 변화되지 않도록 한다(도 2(B) 중, 일점 쇄선(214)).
도 2(A)에 도시한 회로 구성에서는, 제 2 전극의 전위 CE가 용량 결합에 의하여 낮게 되는 변화를 일으킨다. 그러나, 제 2 전극의 전위 CE를 모든 화소에서 일제히 반전시키는 도 13(A)의 회로 구성과 달리, 도 2(A)에 도시하는 회로 구성에서는, 영상 신호와 공통 전위를 연속적으로 각 화소에 공급하는 구성으로 할 수 있다. 따라서, 도 2(B) 중의 일점 쇄선(212)의 상태에서는 액정 소자의 액정이 전계에 따라 거의 변화되지 않는 기간으로 할 수 있다.
본 실시형태의 구성인 도 2(A)의 회로는, 제 2 전극의 전위 CE가 변화되어도, 제 1 전극의 전위 PE가 변화되지 않도록, 용량 소자를 미리 형성하는 구성으로 할 수 있다. 따라서, 제 1 주사선(105)의 전위 GLa 및 제 2 주사선(106)의 전위 GLb의 로우 레벨(Vgl)을, (Vdl-Vth)로 하여도 제 1 전극의 전위 PE가 용량 결합에 의하여 변화되지 않고, (Vdl-Vth)보다 작게 할 필요는 없다. 따라서, 본 실시형태의 구성인 도 2(A)의 회로는 제 1 주사선(105) 및 제 2 주사선(106)의 주사 신호의 진폭 전압을 작게 할 수 있고, 저소비 전력화를 도모할 수 있다.
또한, 도 2(A)에 도시한 바와 같이, 용량 소자(201)를 형성하는 구성에서는, 제 1 트랜지스터(101)의 전류 공급 능력을 제 2 트랜지스터(102)의 전류 공급 능력보다 크게 하는 것이 바람직하다. 구체적으로는, 제 1 트랜지스터(101)의 채널 폭(W)과 채널 길이(L)의 비율 W/L을, 제 2 트랜지스터(102)의 W/L보다 크게 한다. 제 1 트랜지스터(101)의 W/L을 제 2 트랜지스터(102)의 W/L보다 크게 함으로써, 용량 소자(201)의 충전 속도를 빠르게 하고, 제 1 전극의 전위의 상승을 급준(急峻)하게 할 수 있다.
또한, 도 2(B)에 도시한 타이밍 차트에 있어서, 제 1 주사선(105)의 전위 GLa가 하이 레벨이 되는 타이밍과, 제 2 주사선(106)의 전위 GLb가 하이 레벨이 되는 타이밍을 맞추어 동작시킬 수 있다. 즉, 제 1 트랜지스터(101)와 제 2 트랜지스터(102)가 일부 동시에 온으로 되는 동작이라도 좋다. 구체적인 동작의 일례에 대해서 도 3에서 설명한다. 또한, 도 3에서는 도 2(A)에 도시한 회로 구성에 있어서의 반전 구동 기간인, 기간(111)에 대해서 설명한다. 또한, 도 3에서는, 영상 신호의 전위 Vdh 및 공통 전위 Vch는 동일한 전위로 하고, 영상 신호의 전위 Vdl과 공통 전위 Vcl은 같은 전위로서 설명한다.
도 3에서는, 제 1 주사선(105)의 전위 GLa가 Vgh, 제 1 주사선(105)의 전위 GLa가 Vgl이 되는 타이밍으로 제 1 전극의 전위 PE는 Vch(도면 중, Vch=Vdh이기 때문에, Vdh)이다(도 3 중, 화살표(311)). 이 때, 제 2 전극의 전위 CE는, 제 2 트랜지스터(102)가 비도통 상태이기 때문에, 전기적으로 플로팅 상태이다. 따라서, 도 3의 설명에서는 변화되지 않지만, 제 1 전극의 전위 PE가 변화되는 경우, 제 2 전극의 전위 CE가 용량 결합에 의하여 제 1 전극의 전위 PE의 변화분만큼 변화된다(도 3 중, 일점 쇄선(312)). 다음에, 제 1 주사선(105)의 전위 GLa 및 제 2 주사선(106)의 전위 GLb의 전위가 Vgh가 되는 타이밍으로, 제 1 전극의 전위 PE 및 제 2 전극의 전위 CE는 함께 Vdl(=Vcl)로 변화된다(도 3 중, 화살표(313)). 다음에, 제 1 주사선(105)의 전위 GLa의 전위가 Vgl, 제 2 주사선(106)의 전위 GLb가 Vgh가 되는 타이밍으로, 제 2 전극의 전위 CE는 Vch로 변화된다(도 3 중, 화살표(314)). 이 때, 제 1 전극의 전위 PE는 제 1 트랜지스터(101)가 비도통 상태이기 때문에, 전기적으로 플로팅 상태이다. 그래서, 도 2(A)에 도시하는 바와 같이, 제 1 전극 측에 별도 용량 소자를 형성하여 제 1 전극의 전위 PE를 용량 결합에 의하여 변화되지 않도록 한다(도 3 중, 일점 쇄선(315)).
상술한 바와 같이, 주사선의 주사 신호의 진폭 전압을 작게 할 수 있다. 결과적으로, 주사선에 접속된 트랜지스터에 인가되는 전압을 작게 할 수 있기 때문에, 트랜지스터의 특성의 변화, 트랜지스터의 특성의 열화, 트랜지스터의 파괴 등을 방지할 수 있다. 또한, 본 실시형태에서 설명한 화소는, 공통 전위를 공급하는 배선과, 영상 신호를 공급하는 배선을 같은 배선에 의하여 기능시킴으로써, 배선 개수의 삭감을 도모할 수 있다. 따라서, 화소의 개구율의 향상을 도모할 수 있다는 이점도 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 상기 실시형태 1의 도 1(B)에서 설명한 도 1(A)를 구동하기 위한 타이밍 차트와 상이한 구성에 대해서 도 4(A)에 도시한 타이밍 차트에서 설명한다. 또한, 도 4(A)에서 도시한 타이밍 차트에 있어서, 도 1(B)에 도시한 타이밍 차트와 상이한 점은, 제 1 주사선 GLa를 Vgh로 하는 타이밍과 제 2 주사선 GLb를 Vgh로 하는 타이밍을 치환한 점이다.
도 4(A)는 도 1(A)에 도시한 화소(100)의 동작을 설명하기 위한 타이밍 차트의 예이다. 도 4(A)에 있어서, GLa는 제 1 주사선(105)의 전위, GLb는 제 2 주사선(106)의 전위, SL은 신호선(104)의 전위, PE는 제 1 전극의 전위, CE는 제 2 전극의 전위를 나타낸다. 또한, 기간(111)은 액정 소자(103)를 반전 구동하기 위한 반전 구동 기간, 기간(112)은 액정 소자(103)를 비반전 구동하기 위한 비반전 구동 기간이고, 기간(111) 및 기간(112)은 1 프레임 기간에 상당한다.
도 4(A)에서 제 1 주사선(105)의 전위 GLa는 신호선(104)의 영상 신호를 화소의 제 1 전극에 공급하는 기간, 즉, 제 1 트랜지스터(101)를 도통 상태(ON)로 하는 기간에서 Vgh, 다른 기간, 즉 제 1 트랜지스터(101)를 비도통 상태(OFF)로 하는 기간에서 Vgl(Vgh>Vgl)로 한다. 또한, 도 4(A)에서 제 2 주사선(106)의 전위 GLb는, 신호선(104)의 공통 전위를 화소의 제 2 전극에 공급하는 기간, 즉 제 2 트랜지스터(102)를 도통 상태(ON)로 하는 기간에서 Vgh, 다른 기간, 즉 제 2 트랜지스터(102)를 비도통 상태(OFF)로 하는 기간에서 Vgl(Vgh>Vgl)로 한다.
도 4(A)에 신호선(104)의 전위 SL은 도시되고, 영상 신호를 공급하는 기간과, 공통 전위를 공급하는 기간을 갖는다.
영상 신호의 전위는, 표시하는 화상에 따라 변동되지만, 여기서는 비반전 구동하기 위한 전위로서 Vdh, 반전 구동하기 위한 전위로서 Vdl(Vdh>Vdl)로 한다. 또한, 도 4(A)에서는, 신호선(104)의 영상 신호의 계조에 따라 제 1 전극의 전위 PE가 상이하지만, 설명의 편의상, 제 1 주사선(105)의 주사 신호에 따라 제 1 전극의 전위 PE를 Vdh 또는 Vdl로 반전하는 상태를 도시한다. 또한, 공통 전위는, 반전 구동하는 기간(111)에서는 액정 소자를 비반전 구동하기 위한 전위(Vdh)와 같은 전위 Vch로 나타내고, 비반전 구동하는 기간(112)에서는 액정 소자를 반전 구동하기 위한 제 1 전극의 전위(Vdl)와 같은 전위 Vcl로 나타낸다.
즉, 도 4(A)에 도시한 기간(111)에서 신호선(104)은 각 행(行)의 제 1 주사선(105)을 선택함으로써 제 1 트랜지스터(101)를 도통하는 기간(도 4(A) 중, 기간(121))에 영상 신호가 공급되고, 제 2 주사선(106)을 선택함으로써 제 2 트랜지스터(102)를 도통하는 기간(도 4(A) 중, 기간(122))에 반전 구동하기 위한 공통 전위 Vch가 공급된다. 또한, 도 4(A)에 도시한 기간(112)에서 신호선(104)은, 각 행의 제 1 주사선(105)에 의하여 제 1 트랜지스터(101)를 도통하는 기간(도 4(A) 중, 기간(121))에 영상 신호가 공급되고, 제 2 주사선(106)에 의하여 제 2 트랜지스터(102)를 도통하는 기간(도 4(A) 중, 기간(123))에 비반전 구동하기 위한 공통 전위 Vcl이 공급된다.
상술한 제 1 주사선(105), 제 2 주사선(106), 및 신호선(104)의 각 신호에 의하여 제 2 전극의 전위 CE는 기간(111)에서 제 2 주사선(106)의 전위 GLb가 Vgh가 되는 타이밍으로 Vch가 되고, 기간(112)에서 제 2 주사선(106)의 전위 GLb가 Vgh가 되는 타이밍으로 Vcl이 된다. 또한, 제 1 전극의 전위 CE는, 기간(111)에서 제 1 주사선의 전위 GLa가 Vgh가 되는 타이밍으로 Vdl이 되고, 기간(112)에서 제 1 주사선의 전위 GLa가 Vgh가 되는 타이밍으로 Vdh가 된다.
제 2 전극의 전위 CE를 반전시키는 것과 함께, 화상 신호의 극성을 반전시키는 반전 구동에 의하여 상술한 도 13(C)를 사용하여 설명한 구동 방법과 마찬가지로, 영상 신호의 진폭 전압을 약 1/2로 할 수 있다. 따라서, 영상 신호의 진폭 전압을 작게 할 수 있고, 소비 전력의 삭감을 도모할 수 있다.
도 4(A)에 도시한 바와 같이, 기간(111)에서는 제 2 주사선(106)의 전위 GLb가 Vgh가 되고, 이어서 제 1 주사선(105)의 전위 GLa가 Vgh가 된다. 그리고, 제 2 트랜지스터(102)는 기간(122)에서의 공통 전위 Vch를 제 2 전극에 공급하고, 제 1 트랜지스터(101)는 기간(121)에서의 영상 신호의 전위 Vdl을 제 1 전극에 공급한다. 또한, 기간(112)에서도, 기간(111)과 마찬가지로 제 2 주사선(106)의 전위 GLb가 Vgh가 되고, 이어서 제 1 주사선(105)의 전위 GLa가 Vgh가 된다. 그리고 제 2 트랜지스터(102)는 기간(123)에서의 공통 전위 Vcl을 제 2 전극에 공급하고, 제 1 트랜지스터(101)는 기간(121)에서의 영상 신호의 전위 Vdh를 제 1 전극에 공급한다. 즉, 제 2 주사선(106)의 전위 GLb가 Vgh가 되는 기간 이후에 제 1 주사선의 전위 GLa가 Vgh가 되고, 제 2 전극에 공통 전위 Vch, 제 1 전극에 영상 신호인 Vdh가 공급된다. 따라서, 제 1 전극의 전위 PE는, 제 2 주사선 GLb가 Vgh가 되는 기간인 기간(122)을 경과하여 영상 신호의 전위 Vdl이 된다.
도 4(A)에 도시한 바와 같이, 본 실시형태의 구성에서는, 제 2 주사선(106)의 전위 GLb를 Vgh로 하는 기간에 이어서 제 1 주사선(105)의 전위 GLa를 Vgh로 하는 기간으로 함으로써, 제 2 트랜지스터(102) 및 제 1 트랜지스터(101)를 단기간으로 연속적으로 도통 상태로 할 수 있다. 따라서, 제 1 전극의 전위 PE가 변화할 때에 제 2 전극의 전위 CE가 용량 결합에 의하여 변화되지 않도록, 도 1(A)의 회로 구성의 제 2 전극 측에 별도 용량 소자를 추가하는 구성으로 하는 것이 바람직하다. 즉, 제 2 전극 측에 별도 용량 소자를 형성함으로써, 제 2 전극의 전위 CE를 용량 결합에 의하여 변화되지 않도록 하여도, 공통 전위와 영상 신호를 연속적으로 각 화소에 공급하는 구성으로 할 수 있고, 도 13(C)에서 설명한 구동 방법과 비교하여 표시의 불량을 없앨 수 있다. 결과적으로, 도 1(A)의 회로 구성에서 도 4(A)에 도시하는 구동 방법으로 함으로써, 영상 신호의 전위의 변화에 대응한 용량 결합에 의한 제 1 전극의 전위 PE의 변화를 없앨 수 있다.
상술한 바와 같이, 도 1(A)의 화소에서는, 신호선의 전위 SL이 반전하여도 제 2 전극 측에 별도 용량 소자를 형성하여 제 2 전극의 전위 CE를 용량 결합에 의하여 변화하지 않는 구성으로 할 수 있기 때문에, 도 13(C)를 사용하여 설명한 구동 방법과 달리, 제 1 주사선(105) 및 제 2 주사선(106)의 주사 신호의 진폭 전압을 작게 할 수 있다.
다음에, 도 1(A)에서 설명한 회로 구성에 있어서, 제 2 전극의 전위 CE를 유지하기 위해서 용량 소자를 형성한 회로 구성에 대해서 나타내고, 본 발명의 일 형태에 있어서의 공통 반전 구동에 있어서의 주사선의 주사 신호의 진폭 전압을 작게 하고, 저소비 전력화를 도모할 수 있다는 이점에 대해서 설명한다.
도 4(B)에 도시한 도면은 도 1(A)의 회로 구성에 있어서 용량 배선(200)을 형성하고, 한쪽의 전극이 되는 제 2 전극과, 다른 쪽의 전극이 되는 용량 배선(200)으로 형성되는 용량 소자(202)를 형성한 도면이다.
또한, 도 4(B)에 도시한 바와 같이, 용량 소자(202)를 형성하는 구성에서는, 제 2 트랜지스터(102)의 전류 공급 능력을 제 1 트랜지스터(101)의 전류 공급 능력보다 크게 하는 것이 바람직하다. 구체적으로는, 제 2 트랜지스터(102)의 채널 폭(W)과 채널 길이(L)의 비율 W/L을, 제 1 트랜지스터(101)의 W/L보다 크게 한다. 제 2 트랜지스터(102)의 W/L을 제 1 트랜지스터(101)의 W/L보다 크게 함으로써, 용량 소자(202)의 충전 속도를 빠르게 하고, 제 2 전극의 전위의 상승을 급준(急峻)하게 할 수 있다.
도 4(C)는, 도 4(B)에 도시한 회로 구성의 동작을 설명하기 위한 타이밍 차트의 예를 도시한다. 도 4(C)에서는 도 1(B)에서 설명한 반전 구동 기간인, 기간(111)에 대해서 설명한다.
도 4(B)에 도시한 회로 구성에서는, 제 2 주사선(106)의 전위 GLb가 Vgh가 되는 타이밍으로 제 2 전극의 전위 CE는 Vcl로부터 Vch로 변화된다(도 4(C) 중, 화살표(351)). 이 때, 제 1 전극의 전위 PE는, 제 1 트랜지스터(101)가 비도통 상태이기 때문에, 전기적으로 플로팅 상태이다. 따라서, 제 2 전극의 전위 CE가 Vcl로부터 Vch로 변화되면, 제 1 전극의 전위 PE가 용량 결합에 의하여 Vdh로부터 최대로 (Vch-Vcl)분만큼 상승한 전위인, {Vdh+(Vch-Vcl)}로 변화된다(도 4(C) 중, 일점 쇄선(352)). 다음에, 제 1 주사선(105)의 전위 GLa가 Vgh가 되는 타이밍으로 제 1 전극의 전위 PE는 {Vdh+(Vch-Vcl)}로부터 Vdl로 변화된다(도 4(C) 중, 화살표(353)). 이 때, 제 2 전극의 전위 CE는 제 2 트랜지스터(102)가 비도통 상태이기 때문에, 전기적으로 플로팅 상태이다. 그래서, 도 4(B)에 도시하는 바와 같이, 제 2 전극 측에 별도 용량 소자를 형성함으로써 제 2 전극의 전위 CE가 용량 결합에 의하여 변화되지 않도록 한다(도 4(C) 중, 일점 쇄선(354)).
도 4(B)에 도시한 회로 구성에서는, 제 1 전극의 전위 PE가 용량 결합에 의하여 낮게 되는 변화를 일으킨다. 그러나, 도 2(A)와 마찬가지로, 도 4(B)에 도시한 회로 구성에서는, 영상 신호와 공통 전위를 연속적으로 각 화소에 공급하는 구성으로 할 수 있다. 따라서, 도 4(C) 중의 일점 쇄선(352)의 상태의 기간에서는, 액정 소자의 액정이 전계에 따라 거의 변화되지 않는 기간으로 할 수 있다.
본 실시형태의 구성인 도 4(B)의 회로는, 제 1 전극의 전위 PE가 변화되어도, 제 2 전극의 전위 CE가 변화되지 않도록, 용량 소자를 미리 형성하는 구성으로 할 수 있다. 따라서, 제 1 주사선(105)의 전위 GLa 및 제 2 주사선(106)의 전위 GLb의 로우 레벨(Vgl)을 (Vdl-Vth)로 하여도 제 1 전극의 전위 PE가 용량 결합에 의하여 변화되지 않고, (Vdl-Vth)보다 작게 할 필요는 없다. 따라서, 본 실시형태의 구성인 도 4(B)의 회로는 제 1 주사선(105) 및 제 2 주사선(106)의 주사 신호의 진폭 전압을 작게 할 수 있고, 저소비 전력화를 도모할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 상기 실시형태 1의 도 1(A)와 상이한 화소의 구성에 대해서 설명한다.
도 1(A)의 구성에 더하여 제 1 전극의 전위 PE를 유지하기 위한 제 1 용량 소자, 제 2 전극의 전위 CE를 유지하기 위한 제 2 용량 소자를 형성한 구성에 대해서 도 5를 참조하여 설명한다. 도 5는 도 1(A)의 구성에 용량 배선(500)을 형성하고, 용량 배선(500)과 액정 소자(103)의 제 1 전극으로 제 1 용량 소자(501)를 형성하고, 용량 배선(500)과 액정 소자(103)의 제 2 전극으로 제 2 용량 소자(502)를 형성하는 공정을 도시한다.
또한, 제 1 용량 소자(501) 및 제 2 용량 소자(502)는, 다른 행(行)(예를 들어, 1개 또는 2개 이전의 행)의 제 1 주사선(105) 또는 제 2 주사선(106)과, 제 1 전극 또는 제 2 전극으로 형성하는 구성으로 할 수도 있다.
다음에, 도 1(A)의 구성에 더하여 신호선(104) 대신에 영상 신호선, 공통 전위선을 형성한 구성에 대해서 도 6을 참조하여 설명한다. 도 6은 도 1(A)의 신호선(104) 대신에 영상 신호선(510) 및 공통 전위선(511)을 형성한 구성이다. 영상 신호선(510)에는 영상 신호가 공급되고, 공급 전위선(511)에는 공통 전위가 공급된다. 영상 신호선(510)은 제 1 트랜지스터(101)의 제 1 단자에 접속된다. 공통 전위선(511)은 제 2 트랜지스터(102)의 제 1 단자에 접속된다.
또한, 도 5에서 도시한 제 1 용량 소자(501) 및 제 2 용량 소자(502)를, 도 6의 공통 전위선(511)과 제 1 전극 또는 제 2 전극으로 형성하는 구성으로 할 수도 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 실시형태에서는, 상기 실시형태 1의 도 1(A)의 화소를 갖는 액정 표시 장치의 표시 패널의 구성에 대해서 설명한다.
도 7(A)에는 표시 패널의 개략도(槪略圖)에 대해서 도시한다. 도 7(A)의 표시 패널은 제 1 트랜지스터(101), 제 2 트랜지스터(102), 및 액정 소자(103)를 갖는 화소(100)가 복수 형성된 화소부(601), 복수의 신호선(104)을 구동하기 위한 신호선 구동 회로(602), 복수의 제 1 주사선(105)을 구동하기 위한 제 1 주사선 구동 회로(603), 복수의 제 2 주사선(106)을 구동하기 위한 제 2 주사선 구동 회로(604)를 갖는다.
또한, 신호선 구동 회로(602), 제 1 주사선 구동 회로(603), 및 제 2 주사선 구동 회로(604)는 화소부(601)와 같은 기판 위에 형성하는 구성으로 하는 것이 바람직하지만, 반드시 형성할 필요는 없다. 화소부(601)와 같은 기판 위에 신호선 구동 회로(602), 제 1 주사선 구동 회로(603), 및 제 2 주사선 구동 회로(604)를 형성함으로써, 외부와 접속되는 접속 단자의 개수를 삭감할 수 있고, 액정 표시 장치의 소형화를 도모할 수 있다.
또한, 화소(100)는, 매트릭스 상태로 배치(배열)된다. 여기서, "화소가 매트릭스 상태로 배치(배열)되고 있다"는 것은, 세로 방향, 또는 가로 방향에 있어서 화소가 직선상(直線上)에 나란히 배치되는 경우나, 지그재그의 선상(線上)에 배치되는 경우를 포함한다.
도 7(B)에는, 복수의 제 1 주사선(105)(또는 제 2 주사선(106))을 구동하기 위한 제 1 주사선 구동 회로(603)(또는 제 2 주사선 구동 회로(604))에 형성되는 시프트 레지스터 회로의 구성의 일례에 대해서 도시한다. 도 7(B)에 도시한 시프트 레지스터 회로(610)는, 예를 들어, 클록 신호 CLK, 반전 클록 신호 CLKB, 및 스타트 펄스 SP 등의 타이밍 신호에 의하여 복수의 펄스 출력 회로(611)의 출력 단자 out1 내지 outN(N은 자연수), 즉 제 1 주사선(105)(또는 제 2 주사선(106))으로부터 순차적으로 제 1 트랜지스터(101)(또는 제 2 트랜지스터(102))의 게이트에 인가하는 주사 신호를 공급한다.
도 7(B)에 도시한 펄스 출력 회로(611)를 구성하는 트랜지스터를 화소부(601)에 있어서의 화소(100)의 제 1 트랜지스터(101) 및 제 2 트랜지스터(102)와 같은 기판 위에 형성하는 경우, 펄스 출력 회로(611)는 단극성의 트랜지스터에 의한 회로 구성(이하, 단극성 회로)이 된다. 단극성 회로에 의한 펄스 출력 회로(611)의 간단한 구성에 대해서 도 7(C)에 도시한다.
도 7(C)에 도시한 단극성의 회로의 펄스 출력 회로(611)는, 버퍼부(620)와, 버퍼부를 제어하는 제어 회로부(621)로 대별(大別)된다. 버퍼부(620)는, 풀업 트랜지스터(622) 및 풀다운 트랜지스터(623)를 갖고, 양쪽 모두가 같은 극성을 갖는 트랜지스터이다. 풀업 트랜지스터(622)는, 제어 회로부(621)의 제어에 따라, 부트스트랩 동작을 행하고, 클록 신호 CLK의 하이 레벨의 전위에 대응한 신호를 제 1 주사선(105)(또는 제 2 주사선(106))에 공급할 수 있다. 따라서, 제 1 주사선(105)(또는 제 2 주사선(106))에 높은 전위의 신호를 공급하는 경우, 부트스트랩 동작에 의하여 풀업 트랜지스터(622)의 게이트에는 더 높은 전위가 인가된다. 상기 실시형태 1의 구성으로 함으로써, 제 1 주사선(105)(또는 제 2 주사선(106))의 주사 신호의 진폭 전압을 저감시킬 수 있다. 따라서, 풀업 트랜지스터(622)의 게이트에 인가되는 높은 전위를 저감시킬 수 있기 때문에, 단극성 회로에 의한 시프트 레지스터 회로의 열화를 저감시킬 수 있는 것을 알 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는, 상기 실시형태 1의 도 1(A)에서 도시한 화소의 구성에 대해서 반전 구동을 행하는 복수의 구성에 대해서 설명한다.
우선, 도 8(A) 내지 도 8(C)에서는, 프레임 반전 구동을 행할 때의 회로도, 타이밍 차트, 모식도에 대해서 도시하고, 그것을 참조하여 설명한다. 도 8(A)에는 화소(100)가 매트릭스 상태로 배치되는 회로도를 도시한다. 또한, 도 8(A)에서 복수의 제 1 주사선은 GLa1 내지 GLan(n은 임의의 자연수)으로 도시하고, 복수의 제 2 주사선은 GLb1 내지 GLbn(n은 임의의 자연수)으로 도시하고, 복수의 영상 신호선은 VL1 내지 VLm(m은 임의의 자연수)으로 도시하고, 복수의 신호선은 SL1 내지 SLm(m은 임의의 자연수)으로 도시한다. 또한, 공통 전위선 CL로부터의 공통 전위가 모든 화소에서 공통인 회로도를 도시하고, 복수의 신호선 SL1 내지 SLm에는 스위칭 소자(551)에 의하여 영상 신호선(VL)으로부터의 영상 신호 또는 공통 전위선(CL)으로부터의 공통 전위가 스위칭되어 공급된다.
도 8(B)는, 도 8(A)에 도시한 회로도를 설명하기 위한 타이밍 차트를 도시한다. 프레임 반전 구동인 경우, 공통 전위선 CL의 전위는 1 프레임마다 반전한다. 또한, 영상 신호선 VL에는 계조에 대응한 영상 신호의 전위가 반전 구동하는 전위로서 순차적으로 공급한다. 그리고, 신호선 SL에서는, 스위칭 소자(551)에 의하여 공통 전위선 CL 또는 영상 신호선 VL의 접속을 스위칭함으로써, 영상 신호의 전위와 공통 전위가 스위칭하여 공급되는 신호를 신호선에 공급한다. 구체적으로는, 스위칭 소자(551)는 제 1 주사선 GLa1 내지 GLan이 하이 레벨의 전위가 되는 타이밍으로 영상 신호가 신호선 SL에 공급되도록 제어하고, 제 2 주사선 GLb1 내지 GLbn이 하이 레벨의 전위가 되는 타이밍으로 공통 전위가 신호선 SL에 공급되도록 제어한다.
도 8(C)에 도시한 모식도에서는, 연속되는 N 프레임째(N은 임의의 자연수)와 (N+1) 프레임에서는, 1 프레임마다 액정 소자(103)의 제 1 전극과 제 2 전극의 사이에 인가되는 전압의 극성(도면 중, +부호, -부호로 표기된다)이 교대로 스위칭하는 상태를 도시한다. 이것은 소위 프레임 반전 구동이다.
또한, 도 8(B)에서 설명한 구동 방법은, 공통 전위선 CL의 전위를 복수 프레임마다(예를 들어, 2 프레임마다 또는 3 프레임마다)로 반전시켜도 좋다. 이 경우, 액정 소자(103)는, 액정 소자(103)의 제 1 전극과 제 2 전극의 사이에 인가되는 전압의 극성이 복수 프레임마다 교대로 스위칭하는 구성이 된다. 이로써, 액정 표시 장치의 소비 전력의 삭감을 도모할 수 있다.
또한, 도 8(A) 내지 도 8(C)에서는, 프레임 반전 구동의 예를 설명하지만, 도 9(A)에 도시한 모식도와 같이, 게이트 라인 반전 구동이나 도 9(B)에 도시한 모식도와 같이, 소스 라인 반전 구동으로 할 수도 있다. 또한, 특별히 도시하지 않았지만, 도트 반전 구동으로 할 수도 있다. 여기서, 게이트 라인 반전 구동을 행할 때의 타이밍 차트를 도시하여 설명한다. 또한, 회로도에 대해서는 도 8(A)와 같은 회로도를 사용하여 설명한다.
도 9(C)는, 도 8(A)에 도시한 회로도를 게이트 라인 반전 구동에 의하여 구동할 때의 타이밍 차트를 도시한다. 게이트 라인 반전 구동의 경우, 공통 전위선 CL의 전위는 1게이트 선택 기간마다 반전된다. 또한, 영상 신호선 VL에는 계조에 대응한 영상 신호의 전위를 반전 구동하는 전위로서 순차적으로 공급한다. 그리고, 신호선 SL에서는, 스위칭 소자(551)에 의하여 공통 전위선 CL 또는 영상 신호선 VL과의 접속을 스위칭함으로써, 영상 신호의 전위와 공통 전위가 스위칭하여 공급되는 신호를 신호선에 공급한다. 구체적으로는, 스위칭 소자(551)는 제 1 주사선 GLa1 내지 GLan이 하이 레벨의 전위가 되는 타이밍으로 영상 신호가 신호선 SL에 공급되도록 제어하고, 제 2 주사선 GLb1 내지 GLbn이 하이 레벨의 전위가 되는 타이밍으로 공통 전위가 신호선 SL에 공급되도록 제어한다.
또한, 도 9(C)에서 설명한 구동 방법은, 공통 전위선 CL의 전위를 복수 게이트 선택 기간마다(예를 들어, 2 프레임마다 또는 3 프레임마다)로 반전시켜도 좋다. 이 경우, 액정 소자(103)는, 양의 전압과 음의 전압이 복수 행마다 교대로 인가된다. 이로써, 소비 전력의 삭감을 도모할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는, 액정 표시 장치가 갖는 표시 패널의 화소의 평면도 및 단면도의 일례에 대해서 도면을 사용하여 설명한다.
도 10(A)는 표시 패널이 갖는 복수의 화소의 1개의 평면도를 도시한다. 도 10(B)는 도 10(A)의 일점쇄선 A-B에 있어서의 단면도이다.
도 10(A)에 있어서, 신호선이 되는 배선층(소스 전극층(1201a), 드레인 전극층(1201b), 및 드레인 전극층(1201c)을 포함한다)은, 도면 중의 상하(上下) 방향(열 방향)으로 연장하도록 배치된다. 제 1 주사선이 되는 배선층(게이트 전극층(1202)을 포함한다)은, 도면 중의 좌우 방향(행 방향)으로 연장하도록 배치된다. 제 2 주사선이 되는 배선층(게이트 전극층(1203)을 포함한다)은, 소스 전극층(1201a)에 대략 직교(直交)하는 방향(도면 중 좌우 방향(행 방향))으로 연장하도록 배치된다. 용량 배선층(1204)은, 게이트 전극층(1202) 및 게이트 전극층(1203)에 대략 평행한 방향이고, 또 소스 전극층(1201a)에 대략 직교하는 방향(도면 중 좌우 방향(행 방향))으로 연장하도록 배치된다.
도 10(A)에 있어서, 표시 패널의 화소에는 게이트 전극층(1202)을 갖는 제 1 트랜지스터(1205), 및 게이트 전극층(1203)을 갖는 제 2 트랜지스터(1206)가 이격되어 형성된다. 제 1 트랜지스터(1205) 및 제 2 트랜지스터(1206) 위에는 절연막(1207), 절연막(1208), 및 층간막(1209)이 형성된다.
도 10(A) 및 도 10(B)에 도시한 표시 패널의 화소는, 제 1 트랜지스터(1205)에 접속되는 제 1 전극층으로서 투명 전극층(1210), 제 2 트랜지스터(1206)에 접속되는 제 2 전극층으로서 투명 전극층(1211)을 갖는다. 투명 전극층(1210) 및 투명 전극층(1211)은, 양쪽 모두가 갖는 빗살 형상이 맞물리고, 또한 이격되어 형성된다. 제 1 트랜지스터(1205) 및 제 2 트랜지스터(1206) 위의 절연막(1207), 절연막(1208), 및 층간막(1209)에는, 개구(콘택트 홀)가 형성된다. 개구(콘택트 홀)에 있어서, 투명 전극층(1210)과 제 1 트랜지스터(1205)가 접속되고, 다른 개구(콘택트 홀)에 있어서 투명 전극층(1211)과 제 2 트랜지스터(1206)가 접속된다.
도 10(A) 및 도 10(B)에 도시한 제 1 트랜지스터(1205)는, 게이트 절연층(1212)을 개재하여 게이트 전극층(1202) 위에 배치된 제 1 반도체층(1213)을 갖고, 제 1 반도체층(1213)에 접하여 소스 전극층(1201a) 및 드레인 전극층(1201b)을 갖는다. 도 10(A)에 도시한 제 2 트랜지스터(1206)는, 게이트 절연층(1212)을 개재하여 게이트 전극층(1203) 위에 배치된 제 2 반도체층(1214)을 갖고, 제 2 반도체층(1214)에 접하여 소스 전극층(1201a) 및 드레인 전극층(1202c)을 갖는다. 또한, 용량 배선층(1204), 게이트 절연층(1212), 및 드레인 전극층(1201b)이 적층되어 용량 소자(1215)를 형성한다.
또한, 도 10(A)에 도시한 바와 같이, 용량 소자(1215)를 형성하는 구성에서는, 제 1 트랜지스터(1205)의 전류 공급 능력을 제 2 트랜지스터(1206)의 전류 공급 능력보다 크게 하는 것이 바람직하다. 구체적으로는, 제 1 트랜지스터(1205)의 채널 폭(W)과 채널 길이(L)의 비율 W/L을, 제 2 트랜지스터(1206)의 W/L보다 크게 한다. 제 1 트랜지스터(1205)의 W/L을 제 2 트랜지스터(1206)의 W/L보다 크게 함으로써, 용량 소자(1215)의 충전 속도를 빠르게 하고, 액정 소자의 제 1 전극에 해당하는 투명 전극층(1210)의 전위의 상승을 급준(急峻)하게 할 수 있다.
또한, 제 1 트랜지스터(1205), 제 2 트랜지스터(1206), 및 액정층(1217)을 개재하여 제 1 기판(1218)과 제 2 기판(1219)이 중첩되도록 배치된다.
또한, 도 10(B)에서는, 제 1 트랜지스터(1205)로서 보텀 게이트 구조의 역 스태거형 트랜지스터를 사용하는 예를 도시하지만, 본 명세서에 개시하는 액정 표시 장치에 적용할 수 있는 트랜지스터의 구조는 특히 한정되지 않는다. 예를 들어, 게이트 절연층을 개재하여 게이트 전극층이 반도체층의 위 쪽에 배치되는 톱 게이트 구조의 트랜지스터, 및 게이트 절연층을 개재하여 게이트 전극층이 반도체층의 아래 쪽에 배치되는 보텀 게이트 구조의 스태거형 트랜지스터 및 플래너형의 트랜지스터 등을 사용할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는, 본 명세서에 개시하는 액정 표시 장치에 적용할 수 있는 트랜지스터의 예를 나타낸다. 본 명세서에 개시하는 액정 표시 장치에 적용할 수 있는 트랜지스터의 구조는 특히 한정되지 않고, 예를 들어, 게이트 전극이 게이트 절연층을 개재하여 반도체층의 위 쪽에 배치되는 톱 게이트 구조, 또는 게이트 전극이 게이트 절연층을 개재하여 반도체층의 아래 쪽에 배치되는 보텀 게이트 구조의 스태거형 및 플래너형 등을 사용할 수 있다. 또한, 트랜지스터는 채널 형성 영역이 1개 형성되는 싱글 게이트 구조라도 좋고, 2개 형성되는 더블 게이트 구조라도 좋고, 또는 3개 형성되는 트리플 게이트 구조라도 좋다. 또한, 채널 영역의 상하에 게이트 절연층을 개재하여 배치된 2개의 게이트 전극층을 갖는 듀얼 게이트형이라도 좋다. 도 11(A) 내지 도 11(D)에 트랜지스터의 단면 구조의 일례를 도시한다.
또한, 도 11(A) 내지 도 11(D)에 도시한 트랜지스터는, 반도체층으로서 산화물 반도체를 사용하는 것이다. 산화물 반도체를 사용하는 장점은, 트랜지스터의 ON 상태로 높은 전계 효과 이동도(최대값으로 5cm2/Vsec 이상, 바람직하게는 최대값으로 10cm2/Vsec 내지 150cm2/Vsec)와, 트랜지스터의 OFF 상태로 낮은 단위 채널 폭당의 오프 전류(예를 들어, 단위 채널 폭당의 오프 전류가 1aA/μm 미만, 더 바람직하게는, 10zA/μm 미만, 또 85℃에서 100zA/μm 미만)를 얻을 수 있는 점이다.
도 11(A)에 도시한 트랜지스터(410)는, 보텀 게이트 구조의 트랜지스터의 하나이고, 역 스태거형 트랜지스터라고도 한다.
트랜지스터(410)는, 절연 표면을 갖는 기판(400) 위에 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 소스 전극층(405a), 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(410)를 덮어 산화물 반도체층(403)에 적층하는 절연막(407)이 형성된다. 절연막(407) 위에는 보호 절연층(409)이 형성된다.
도 11(B)에 도시한 트랜지스터(420)는, 채널 보호형(채널 스톱형이라고도 한다)이라고 불리는 보텀 게이트 구조의 하나이고, 역 스태거형 트랜지스터라고도 한다.
트랜지스터(420)는 절연 표면을 갖는 기판(400) 위에 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 산화물 반도체층(403)의 채널 형성 영역을 덮는 채널 보호층으로서 기능하는 절연층(427), 소스 전극층(405a) 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(420)를 덮어 보호 절연층(409)이 형성된다.
도 11(C)에 도시한 트랜지스터(430)는, 보텀 게이트형의 트랜지스터이고, 절연 표면을 갖는 기판(400) 위에 게이트 전극층(401), 게이트 절연층(402), 소스 전극층(405a), 드레인 전극층(405b), 및 산화물 반도체층(403)을 포함한다. 또한, 트랜지스터(430)를 덮어 산화물 반도체층(403)에 접하는 절연막(407)이 형성된다. 절연막(407) 위에는 보호 절연층(409)이 더 형성된다.
트랜지스터(430)에 있어서는, 게이트 절연층(402)은 기판(400) 및 게이트 전극층(401) 위에 접하여 형성되고, 게이트 절연층(402) 위에 소스 전극층(405a), 드레인 전극층(405b)이 접하여 형성된다. 그리고, 게이트 절연층(402) 및 소스 전극층(405a), 드레인 전극층(405b) 위에 산화물 반도체층(403)이 형성된다.
도 11(D)에 도시한 트랜지스터(440)는, 톱 게이트 구조의 트랜지스터의 하나이다. 트랜지스터(440)는, 절연 표면을 갖는 기판(400) 위에 절연층(437), 산화물 반도체층(403), 소스 전극층(405a), 드레인 전극층(405b), 게이트 절연층(402), 및 게이트 전극층(401)을 포함하고, 소스 전극층(405a), 드레인 전극층(405b)에 각각 배선층(436a), 배선층(436b)이 접하여 형성되어 접속된다.
본 실시형태에서는, 상술한 바와 같이, 반도체층으로서 산화물 반도체층(403)을 사용한다. 산화물 반도체층(403)에 사용하는 산화물 반도체로서는, 4원계 금속 산화물인 In-Sn-Ga-Zn-O계 산화물 반도체나, 3원계 금속 산화물인 In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체나, 2원계 금속 산화물인 In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체, In-Ga-O계 산화물 반도체나, In-O계 산화물 반도체, Sn-O계 산화물 반도체, Zn-O계 산화물 반도체 등을 사용할 수 있다. 또한, 상기 산화물 반도체에 SiO2를 포함하여도 좋다. 여기서, 예를 들어, In-Ga-Zn-O계 산화물 반도체란, 인듐(In), 갈륨(Ga), 아연(Zn)을 갖는 산화물막이라는 뜻이고, 그 조성 비율은 특별히 불문한다. 또한, In, Ga, 및 Zn 이외의 원소를 포함하여도 좋다.
또한, 산화물 반도체층(403)은, InMO3(ZnO)m(m>0)로 표기되는 박막을 사용할 수 있다. 여기서, M은 Zn, Ga, Al, Mn, 및 Co 중에서 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들어 M으로서, Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
또한, 산화물 반도체로서 In-Zn-O계의 재료를 사용하는 경우, 사용하는 타깃의 조성 비율은 원자수 비율로 In:Zn=50:1 내지 1:2(mol수 비율로 환산하면 In2O3:ZnO=25:1 내지 1:4), 바람직하게는 In:Zn=20:1 내지 1:1(mol수 비율로 환산하면 In2O3:ZnO=10:1 내지 1:2), 더 바람직하게는, In:Zn=15:1 내지 1.5:1(mol수 비율로 환산하면 In2O3:ZnO=15:2 내지 3:4)로 한다. 예를 들어, In-Zn-O계 산화물 반도체의 형성에 사용되는 타깃은 원자수 비율이 In:Zn:O=X:Y:Z일 때, Z>1.5X+Y로 한다.
산화물 반도체층(403)을 사용한, 트랜지스터(410), 트랜지스터(420), 트랜지스터(430), 및 트랜지스터(440)는, OFF 상태에 있어서의 전류값(오프 전류값)을 낮게 할 수 있다. 따라서, 화소에 있어서 영상 신호 등의 전기 신호를 유지하기 위한 용량 소자를 작게 설계할 수 있다. 따라서, 화소의 개구율의 향상을 도모할 수 있기 때문에, 개구율이 향상된 분의 저소비 전력화를 도모하는 효과가 있다.
또한, 산화물 반도체층(403)을 사용한, 트랜지스터(410) 트랜지스터(420), 트랜지스터(430), 및 트랜지스터(440)는, 오프 전류를 적게 할 수 있다. 따라서, 화소에 있어서는 영상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 기록 간격도 길게 설정할 수 있다. 따라서, 1 프레임 기간의 주기를 길게 할 수 있고, 정지(靜止) 화상 표시 기간에서의 리프레시 동작의 빈도를 적게 할 수 있기 때문에, 보다 소비 전력을 억제하는 효과를 높게 할 수 있다. 또한, 상기 트랜지스터는 동일 기판 위에 있어서, 구동 회로부 또는 화소부에 나누어 형성할 수 있기 때문에, 액정 표시 장치의 부품 개수를 삭감할 수 있다.
절연 표면을 갖는 기판(400)에 사용할 수 있는 기판에 큰 제한은 없지만, 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리 등의 유리 기판을 사용한다.
보텀 게이트 구조의 트랜지스터(410), 트랜지스터(420), 트랜지스터(430)에 있어서, 하지막이 되는 절연막을 기판과 게이트 전극층의 사이에 형성하여도 좋다. 하지막은 기판으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화실리콘막, 산화실리콘막, 질화산화실리콘막, 또는 산화질화실리콘막 중에서 선택된 1개 또는 복수 막의 적층 구조로 형성할 수 있다.
게이트 전극층(401)의 재료는, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 사용하여 단층 또는 적층으로 형성할 수 있다.
게이트 절연층(402)은, 플라즈마 CVD법 또는 스퍼터링법 등을 사용하여 산화실리콘층, 질화실리콘층, 산화질화실리콘층, 질화산화실리콘층, 산화알루미늄층, 질화알루미늄층, 산화질화알루미늄층, 질화산화알루미늄층, 또는 산화하프늄층을 단층 또는 적층시켜 형성할 수 있다. 예를 들어, 제 1 게이트 절연층으로서 플라즈마 CVD법에 의하여 막 두게 50nm 이상 200nm 이하의 질화실리콘층(SiNy(y>0))을 형성하고, 제 1 게이트 절연층 위에 제 2 게이트 절연층으로서 막 두께 5nm 이상 300nm 이하의 산화실리콘층(SiOx(x>0))을 적층하여 막 두께의 합계가 200nm의 게이트 절연층으로 한다.
소스 전극층(405a), 드레인 전극층(405b)에 사용하는 도전막으로서는, 예를 들어 Al, Cr, Cu, Ta, Ti, Mo, W 중에서 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화티타늄막, 질화몰리브덴막, 질화텅스텐막) 등을 사용할 수 있다. 또한, Al, Cu 등의 금속막의 아래 쪽 또는 위 쪽의 한쪽 또는 양쪽 모두에 Ti, Mo, W 등의 고융점 금속막 또는 그들의 금속 질화물막(질화티타늄막, 질화몰리브덴막, 질화텅스텐막)을 적층시킨 구성으로 하여도 좋다.
소스 전극층(405a), 드레인 전극층(405b)에 접속하는 배선층(436a), 배선층(436b)과 같은 도전막도 소스 전극층(405a), 드레인 전극층(405b)과 같은 재료를 사용할 수 있다.
또한, 소스 전극층(405a), 드레인 전극층(405b)(이와 같은 층으로 형성되는 배선층을 포함한다)이 되는 도전막으로서는 도전성의 금속 산화물로 형성하여도 좋다. 도전성의 금속 산화물로서는, 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화인듐산화주석 합금(In2O3-SnO2, ITO라고 약기한다), 산화인듐산화아연 합금(In2O3-ZnO), 또는 이들의 금속 산화물 재료에 산화실리콘을 포함시킨 것을 사용할 수 있다.
산화물 반도체층의 상방에 형성되는 절연막(407), 절연막(427), 하방에 형성되는 절연층(437)은, 대표적으로는 산화실리콘막, 산화질화실리콘막, 산화알루미늄막, 또는 산화질화알루미늄막 등의 무기 절연막을 사용할 수 있다.
또한, 산화물 반도체층의 상방에 형성되는 보호 절연층(409)은, 질화실리콘막, 질화알루미늄막, 질화산화실리콘막, 질화산화알루미늄막 등의 무기 절연막을 사용할 수 있다.
또한, 보호 절연층(409) 위에 트랜지스터로 인한 표면 요철(凹凸)을 저감시키기 위해서 평탄화 절연막을 형성하여도 좋다. 평탄화 절연막으로서는, 폴리이미드, 아크릴, 벤조시클로부텐 등의 유기 재료를 사용할 수 있다. 또한, 상기 유기 재료 이외에 저유전율 재료(low-k 재료) 등을 사용할 수 있다. 또한, 이들의 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막을 형성하여도 좋다.
이와 같이, 본 실시형태를 사용하여 제작한 고순도화된 산화물 반도체층을 포함하는 트랜지스터는, 오프 전류를 적게 할 수 있다. 따라서, 화소에 있어서는 영상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 기록 간격도 길게 설정할 수 있다. 따라서, 1 프레임 기간의 주기를 길게 할 수 있고, 정지 화상 표시 기간에서의 리프레시 동작의 빈도를 적게 할 수 있기 때문에, 보다 소비 전력을 억제하는 효과를 높게 할 수 있다. 또한, 고순도화된 산화물 반도체층은 레이저 조사 등의 처리를 행하지 않고 형성될 수 있고, 대면적 기판에 트랜지스터를 형성하는 것을 가능하게 할 수 있기 때문에, 바람직하다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 8)
본 명세서에 개시하는 액정 표시 장치는, 다양한 전자 기기(게임기도 포함한다)에 적용할 수 있다. 전자 기기로서는, 예를 들어, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 한다), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 한다), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파칭코기 등의 대형 게임기 등을 들 수 있다. 상기 실시형태에서 설명한 액정 표시 장치를 구비하는 전자 기기의 예에 대해서 설명한다.
도 12(A)는 전자 서적의 일례를 도시한 것이다. 도 12(A)에 도시한 전자 서적은, 케이스(1700) 및 케이스(1701)의 2개의 케이스로 구성된다. 케이스(1700) 및 케이스(1701)는, 경첩(1704)에 의하여 일체로 되어 있어, 개폐 동작을 행할 수 있다. 이러한 구성에 의하여, 서적과 같은 동작을 행할 수 있다.
케이스(1700)에는 표시부(1702)가 조합되고, 케이스(1701)에는 표시부(1703)가 조합된다. 표시부(1702) 및 표시부(1703)는, 연속 화면을 표시하는 구성으로 하여도 좋고, 다른 화면을 표시하는 구성으로 하여도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들어, 오른쪽의 표시부(도 12(A)에서는 표시부(1702))에 문장을 표시하고, 왼쪽의 표시부(도 12(A)에서는 표시부(1703))에 화상을 표시할 수 있다.
또한, 도 12(A)에서는 케이스(1700)에 조작부 등을 구비한 예를 도시한다. 예를 들어, 케이스(1700)는, 전원 입력 단자(1705), 조작 키(1706), 스피커(1707) 등을 구비한다. 조작 키(1706)에 의하여, 페이지를 넘길 수 있다. 또한, 케이스의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 하여도 좋다. 또한, 케이스의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자, 및 USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 하여도 좋다. 또한, 도 12(A)에 도시한 전자 서적은, 전자 사전으로서의 기능을 갖는 구성으로 하여도 좋다.
도 12(B)는 액정 표시 장치를 사용한 디지털 포토 프레임의 일례를 도시한다. 예를 들어, 도 12(B)에 도시한 디지털 포토 프레임은, 케이스(1711)에 표시부(1712)가 조합되고 있다. 표시부(1712)는, 각종 화상을 표시할 수 있고, 예를 들어, 디지털 카메라 등으로 촬영한 화상 데이터를 표시시킴으로써, 보통의 사진틀과 동일하게 기능시킬 수 있다.
또한, 도 12(B)에 도시한 디지털 포토 프레임은 조작부, 외부 접속용 단자(USB 단자, USB 케이블 등의 각종 케이블과 접속할 수 있는 단자 등), 기록 매체 삽입부 등을 구비한 구성으로 한다. 이들의 구성은 표시부와 동일면에 조합되어도 좋지만, 측면이나 이면에 구비하면 디자인성이 향상되기 때문에 바람직하다. 예를 들어, 디지털 포토 프레임의 기록 매체 삽입부에, 디지털 카메라로 촬영한 화상 데이터를 기억한 메모리를 삽입하여 화상 데이터를 취득하고, 취득한 화상 데이터를 표시부(1712)에 표시시킬 수 있다.
도 12(C)는 액정 표시 장치를 사용한 텔레비전 장치의 일례를 도시한다. 도 12(C)에 도시한 텔레비전 장치는, 하우징(1721)에 표시부(1722)가 조합된다. 표시부(1722)에 의하여 영상을 표시할 수 있다. 또한, 여기서는 스탠드(1723)에 의하여 하우징(1721)을 지지한 구성을 도시한다. 표시부(1722)는, 상기 실시형태에 나타낸 액정 표시 장치를 적용할 수 있다.
도 12(C)에 도시한 텔레비전 장치의 조작은, 하우징(1721)이 구비하는 조작 스위치나, 별체의 리모트 컨트롤러에 의하여 행할 수 있다. 리모트 컨트롤러가 구비하는 조작 키에 의하여 채널이나 음량을 조작할 수 있고, 표시부(1722)에 표시되는 영상을 조작할 수 있다. 또한, 리모트 컨트롤러에, 상기 리모트 컨트롤러로부터 출력하는 정보를 표시하는 표시부를 설치하는 구성으로 하여도 좋다.
도 12(D)는 액정 표시 장치를 사용한 휴대 전화기의 일례를 도시한다. 도 12(D)에 도시한 휴대 전화기는 케이스(1731)에 조합된 표시부(1732) 이외에, 조작 버튼(1733), 조작 버튼(1737), 외부 접속 포트(1734), 스피커(1735), 및 마이크(1736) 등을 구비한다.
도 12(D)에 도시한 휴대 전화기는, 표시부(1732)가 터치 패널이고, 손가락 등이 터치함으로써 표시부(1732)의 표시 내용을 조작할 수 있다. 또한, 전화의 발신, 또는 메일 문장의 작성 등은 표시부(1732)를 손가락 등으로 터치함으로써 행할 수 있다.
본 실시형태는, 다른 실시형태에 기재한 구성과 적절히 조합하여 실시할 수 있다.
100: 화소 101: 제 1 트랜지스터
102: 제 2 트랜지스터 103: 액정 소자
104: 신호선 105: 주사선
106: 주사선 111: 기간
112: 기간 121: 기간
122: 기간 123: 기간
102: 제 2 트랜지스터 103: 액정 소자
104: 신호선 105: 주사선
106: 주사선 111: 기간
112: 기간 121: 기간
122: 기간 123: 기간
Claims (20)
- 제 1 주사선에 전기적으로 접속되는 게이트와, 신호선에 전기적으로 접속되는 제 1 단자와, 액정 소자의 제 1 전극에 전기적으로 접속되는 제 2 단자를 포함하는 제 1 트랜지스터와;
제 2 주사선에 전기적으로 접속되는 게이트와, 상기 신호선에 전기적으로 접속되는 제 1 단자와, 상기 액정 소자의 제 2 전극에 전기적으로 접속되는 제 2 단자를 포함하는 제 2 트랜지스터를 포함하고,
상기 액정 소자를 반전 구동시키기 위한 영상 신호는 상기 신호선으로부터 상기 제 1 전극에 상기 제 1 트랜지스터를 통하여 공급되고,
상기 액정 소자를 반전 구동시키기 위한 공통 전위는 상기 신호선으로부터 상기 제 2 전극에 상기 제 2 트랜지스터를 통하여 공급되는, 액정 표시 장치.
- 제 1 항에 있어서,
상기 반전 구동은 게이트 라인 반전 구동인, 액정 표시 장치.
- 제 1 항에 있어서,
상기 반전 구동은 소스 라인 반전 구동인, 액정 표시 장치.
- 제 1 항에 따른 액정 표시 장치를 포함하는, 전자 기기.
- 제 1 주사선에 전기적으로 접속되는 게이트와, 신호선에 전기적으로 접속되는 제 1 단자와, 액정 소자의 제 1 전극에 전기적으로 접속되는 제 2 단자를 포함하는 제 1 트랜지스터와;
제 2 주사선에 전기적으로 접속되는 게이트와, 상기 신호선에 전기적으로 접속되는 제 1 단자와, 상기 액정 소자의 제 2 전극에 전기적으로 접속되는 제 2 단자를 포함하는 제 2 트랜지스터와;
상기 액정 소자의 상기 제 1 전극에 전기적으로 접속되는 제 1 전극을 포함하는 용량 소자를 포함하고,
상기 액정 소자를 반전 구동시키기 위한 영상 신호는 상기 신호선으로부터 상기 제 1 전극에 상기 제 1 트랜지스터를 통하여 공급되고,
상기 액정 소자를 반전 구동시키기 위한 공통 전위는 상기 신호선으로부터 상기 제 2 전극에 상기 제 2 트랜지스터를 통하여 공급되는, 액정 표시 장치.
- 제 5 항에 있어서,
상기 용량 소자는 일정한 전위가 공급되는 제 2 전극을 포함하는, 액정 표시 장치.
- 제 5 항에 있어서,
상기 용량 소자는 용량 배선의 일부인 제 2 전극을 포함하는, 액정 표시 장치.
- 제 5 항에 있어서,
상기 반전 구동은 게이트 라인 반전 구동인, 액정 표시 장치.
- 제 5 항에 있어서,
상기 반전 구동은 소스 라인 반전 구동인, 액정 표시 장치.
- 제 5 항에 따른 액정 표시 장치를 포함하는, 전자 기기.
- 제 1 주사선에 전기적으로 접속되는 게이트와, 신호선에 전기적으로 접속되는 제 1 단자와, 액정 소자의 제 1 전극에 전기적으로 접속되는 제 2 단자를 포함하는 제 1 트랜지스터와;
제 2 주사선에 전기적으로 접속되는 게이트와, 상기 신호선에 전기적으로 접속되는 제 1 단자와, 상기 액정 소자의 제 2 전극에 전기적으로 접속되는 제 2 단자를 포함하는 제 2 트랜지스터와;
상기 액정 소자의 상기 제 1 전극에 전기적으로 접속되는 제 1 전극을 포함하는 제 1 용량 소자와;
상기 액정 소자의 상기 제 2 전극에 전기적으로 접속되는 제 1 전극을 포함하는 제 2 용량 소자를 포함하고,
상기 액정 소자를 반전 구동시키기 위한 영상 신호는 상기 신호선으로부터 상기 제 1 전극에 상기 제 1 트랜지스터를 통하여 공급되고,
상기 액정 소자를 반전 구동시키기 위한 공통 전위는 상기 신호선으로부터 상기 제 2 전극에 상기 제 2 트랜지스터를 통하여 공급되는, 액정 표시 장치.
- 제 11 항에 있어서,
상기 제 1 용량 소자와 상기 제 2 용량 소자의 각각은 일정한 전위가 공급되는 제 2 전극을 포함하는, 액정 표시 장치.
- 제 11 항에 있어서,
상기 제 1 용량 소자와 상기 제 2 용량 소자의 각각은 용량 배선의 일부인 제 2 전극을 포함하는, 액정 표시 장치.
- 제 11 항에 있어서,
상기 반전 구동은 게이트 라인 반전 구동인, 액정 표시 장치.
- 제 11 항에 있어서,
상기 반전 구동은 소스 라인 반전 구동인, 액정 표시 장치.
- 제 11 항에 따른 액정 표시 장치를 포함하는, 전자 기기.
- 제 1 주사선에 전기적으로 접속되는 게이트와 신호선에 전기적으로 접속되는 제 1 단자와 액정 소자의 제 1 전극에 전기적으로 접속되는 제 2 단자를 포함하는 제 1 트랜지스터와;
제 2 주사선에 전기적으로 접속되는 게이트와, 상기 공통 전위선에 전기적으로 접속되는 제 1 단자와, 상기 액정 소자의 제 2 전극에 전기적으로 접속되는 제 2 단자를 포함하는 제 2 트랜지스터를 포함하고,
상기 액정 소자를 반전 구동시키기 위한 영상 신호는 상기 신호선으로부터 상기 제 1 전극에 상기 제 1 트랜지스터를 통하여 공급되고,
상기 액정 소자를 반전 구동시키기 위한 공통 전위는 상기 공통 전위선으로부터 상기 제 2 전극에 상기 제 2 트랜지스터를 통하여 공급되는, 액정 표시 장치.
- 제 17 항에 있어서,
상기 반전 구동은 게이트 라인 반전 구동인, 액정 표시 장치.
- 제 17 항에 있어서,
상기 반전 구동은 소스 라인 반전 구동인, 액정 표시 장치.
- 제 17 항에 따른 액정 표시 장치를 포함하는, 전자 기기.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2010-117017 | 2010-05-21 | ||
| JP2010117017 | 2010-05-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110128237A true KR20110128237A (ko) | 2011-11-29 |
| KR101918641B1 KR101918641B1 (ko) | 2018-11-14 |
Family
ID=44972138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110046266A KR101918641B1 (ko) | 2010-05-21 | 2011-05-17 | 액정 표시 장치 및 전자 기기 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20110285687A1 (ko) |
| JP (1) | JP5775357B2 (ko) |
| KR (1) | KR101918641B1 (ko) |
| TW (1) | TWI547927B (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5766012B2 (ja) | 2010-05-21 | 2015-08-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| CN102937765B (zh) * | 2012-10-22 | 2015-02-04 | 京东方科技集团股份有限公司 | 像素单元、阵列基板、液晶显示面板、装置及驱动方法 |
| US9269315B2 (en) | 2013-03-08 | 2016-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of semiconductor device |
| CN107331342A (zh) * | 2017-08-25 | 2017-11-07 | 京东方科技集团股份有限公司 | 像素结构及其驱动方法、显示装置 |
| US11217190B2 (en) | 2017-12-22 | 2022-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device including pixels and source drive circuit |
| CN110718196B (zh) * | 2018-07-11 | 2021-06-08 | 咸阳彩虹光电科技有限公司 | 用于像素显示的自举电路及显示面板 |
| CN110262147B (zh) * | 2018-08-10 | 2021-10-29 | 友达光电股份有限公司 | 半导体基板及驱动方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02242228A (ja) * | 1989-03-16 | 1990-09-26 | Fujitsu Ltd | 液晶表示装置 |
| JP3638737B2 (ja) * | 1995-11-07 | 2005-04-13 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置およびその駆動方法 |
| US5959599A (en) * | 1995-11-07 | 1999-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type liquid-crystal display unit and method of driving the same |
| JP3127894B2 (ja) * | 1998-07-24 | 2001-01-29 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| US6747623B2 (en) * | 2001-02-09 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
| JP3820918B2 (ja) * | 2001-06-04 | 2006-09-13 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路、及び駆動方法 |
| JP2003131636A (ja) * | 2001-10-30 | 2003-05-09 | Hitachi Ltd | 液晶表示装置 |
| JP2003228336A (ja) * | 2002-01-31 | 2003-08-15 | Toshiba Corp | 平面表示装置 |
| US6809719B2 (en) * | 2002-05-21 | 2004-10-26 | Chi Mei Optoelectronics Corporation | Simultaneous scan line driving method for a TFT LCD display |
| KR100561946B1 (ko) * | 2003-10-23 | 2006-03-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 구동방법 |
| JP5000124B2 (ja) * | 2004-11-12 | 2012-08-15 | 三星電子株式会社 | 表示装置及びその駆動方法 |
| KR100645698B1 (ko) * | 2005-04-28 | 2006-11-14 | 삼성에스디아이 주식회사 | 화소 및 이를 이용한 발광 표시장치와 그의 구동방법 |
| JP5078246B2 (ja) * | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
| KR101400383B1 (ko) * | 2006-12-22 | 2014-05-27 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 구동방법 |
| KR101338022B1 (ko) * | 2007-02-09 | 2013-12-06 | 삼성디스플레이 주식회사 | 액정표시패널 및 이를 갖는 액정표시장치 |
| JP4873760B2 (ja) * | 2007-03-16 | 2012-02-08 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
| US20090096816A1 (en) * | 2007-10-16 | 2009-04-16 | Seiko Epson Corporation | Data driver, integrated circuit device, and electronic instrument |
| TWI405172B (zh) * | 2008-06-06 | 2013-08-11 | Chimei Innolux Corp | 液晶顯示裝置及其驅動方法 |
| TWI410946B (zh) * | 2008-06-27 | 2013-10-01 | Himax Tech Ltd | 多閘極液晶顯示器之驅動機制 |
| US8587509B2 (en) * | 2008-11-28 | 2013-11-19 | Sharp Kabushiki Kaisha | Display device and drive method for driving the same |
-
2011
- 2011-05-09 JP JP2011104547A patent/JP5775357B2/ja not_active Expired - Fee Related
- 2011-05-16 US US13/108,320 patent/US20110285687A1/en not_active Abandoned
- 2011-05-17 KR KR1020110046266A patent/KR101918641B1/ko active IP Right Grant
- 2011-05-18 TW TW100117404A patent/TWI547927B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR101918641B1 (ko) | 2018-11-14 |
| US20110285687A1 (en) | 2011-11-24 |
| TW201220288A (en) | 2012-05-16 |
| JP2012008536A (ja) | 2012-01-12 |
| JP5775357B2 (ja) | 2015-09-09 |
| TWI547927B (zh) | 2016-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7289005B2 (ja) | 表示装置 | |
| US8928645B2 (en) | Liquid crystal display device | |
| JP5745713B2 (ja) | 液晶表示装置 | |
| JP5809442B2 (ja) | 表示装置 | |
| KR101918641B1 (ko) | 액정 표시 장치 및 전자 기기 | |
| US8633889B2 (en) | Display device, driving method thereof, and electronic appliance | |
| JP2016066082A (ja) | 表示装置 | |
| US9172946B2 (en) | Method for driving liquid crystal display device displaying stereoscopic images |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |