KR20110113491A - Offset auto calibration apparatus and method - Google Patents

Offset auto calibration apparatus and method Download PDF

Info

Publication number
KR20110113491A
KR20110113491A KR1020100032913A KR20100032913A KR20110113491A KR 20110113491 A KR20110113491 A KR 20110113491A KR 1020100032913 A KR1020100032913 A KR 1020100032913A KR 20100032913 A KR20100032913 A KR 20100032913A KR 20110113491 A KR20110113491 A KR 20110113491A
Authority
KR
South Korea
Prior art keywords
offset
current
offset current
sensing
positive
Prior art date
Application number
KR1020100032913A
Other languages
Korean (ko)
Other versions
KR101135118B1 (en
Inventor
이수열
이정현
박진
진중호
Original Assignee
주식회사 동운아나텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동운아나텍 filed Critical 주식회사 동운아나텍
Priority to KR1020100032913A priority Critical patent/KR101135118B1/en
Publication of KR20110113491A publication Critical patent/KR20110113491A/en
Application granted granted Critical
Publication of KR101135118B1 publication Critical patent/KR101135118B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 시스템이 원래 가지고 있는 오프셋을 허용 가능한 오프셋으로 자동 조정할 수 있도록 하는 오프셋 자동 보상 장치 및 방법에 관한 것이다.
이를 위해, 본 발명은 시스템이 인에이블되면, 스위칭부를 턴온시켜 시스템이 가지고 있는 자체 오프셋 전류를 오프셋 센싱 및 비교부로 우회시킴과 동시에 오프셋 생성부에서 시스템으로 포지티브 오프셋 발생을 위한 포지티브 오프셋 전류를 인가하고, 오프셋 센싱 및 비교부는 스위칭부를 통해 우회되는 오프셋 전류를 센싱하여, 센싱된 오프셋 전류를 허용 가능한 범위의 오프셋 전류와 비교한 후, 비교결과에 따라 로우 또는 하이 레벨의 출력 신호를 생성하여 오프셋 생성부로 인가하며, 오프셋 생성부는 오프셋 센싱 및 비교부로부터 인가되는 출력 신호에 따라 시스템으로 네거티브 오프셋 전류를 인가하여 오프셋 전류를 보상하되, 오프셋 전류가 허용 가능한 범위로 조정되어 오프셋 센싱 및 비교부로부터 인가되는 출력 신호가 없게 되면, 오프셋 생성부는 그 순간의 포지티브 오프셋 전류량과 네거티브 오프셋 전류량을 유지시키도록 구성되는 것이 바람직하다.
이에 따라, 본 발명은 시스템이 원래 가지고 있는 오프셋을 허용 가능한 오프셋으로 자동 조정할 수 있게 된다.The present invention is directed to an offset auto-compensation apparatus and method that enables the system to automatically adjust the offset it originally had to an acceptable offset.
To this end, when the system is enabled, the present invention turns on the switching unit to bypass the system's own offset current to the offset sensing and comparator, and simultaneously applies a positive offset current for generating a positive offset from the offset generator to the system. The offset sensing and comparator senses the offset current bypassed through the switching unit, compares the sensed offset current with the offset current in the allowable range, and generates an output signal having a low or high level according to the comparison result to the offset generator. The offset generating unit compensates for the offset current by applying a negative offset current to the system according to the output signal applied from the offset sensing and comparing unit, but the offset current is adjusted to an acceptable range and the output is applied from the offset sensing and comparing unit. If there's no signal, oh Set generating section is preferably configured to maintain a positive offset and the negative offset current of the current moment.
Accordingly, the present invention allows the system to automatically adjust the offset it originally had to an acceptable offset.

Description

오프셋 자동 보상 장치 및 방법{OFFSET AUTO CALIBRATION APPARATUS AND METHOD}OFFSET AUTO CALIBRATION APPARATUS AND METHOD}

본 발명은 오프셋 자동 보상 장치 및 방법에 관한 것으로서, 특히 시스템이 원래 가지고 있는 오프셋을 허용 가능한 오프셋으로 자동 조정할 수 있도록 하는 오프셋 자동 보상 장치 및 방법에 관한 것이다.The present invention relates to an offset automatic compensation device and method, and more particularly, to an offset automatic compensation device and method that enables the system to automatically adjust the offset originally possessed to an acceptable offset.

일반적으로 오프셋은 트랜지스터(Transistor) 간의 미스매칭(mismatching), 레이아웃(Layout) 오차, 공정상의 한계 등의 이유로 발생하는 것으로, 오프셋 발생 원인을 고려하여 시스템을 설계하여도 ±10~20mV의 오프셋 에러가 발생할 수 있게 된다.In general, offsets occur due to mismatching between transistors, layout errors, process limitations, etc., and offset errors of ± 10 to 20mV can be obtained even when the system is designed in consideration of the offset. It can happen.

도 1은 DAC(Digital to Analog Converter) 코드에 따라 전류를 구동하는 VCM(Voice Coil Motor) 드라이버의 구성을 예시적으로 보인 도로, 인터페이스를 통해 DAC 코드가 입력되면, DAC(1)는 인터페이스를 통해 입력받은 DAC 코드를 아날로그 전압이나 전류로 변환하여 출력하고, DAC(1)에서 출력된 전압과 전류가 에러 앰프(2)로 구성된 피드백 블록(전압-전류 변환기)에 의하여 IOUT으로 출력된다(IOUT=VDAC _ OUT/RF1, IOUT=(IDAC _ OUT*RF2)/RF1).1 is a road illustrating an example of a configuration of a voice coil motor (VCM) driver that drives a current according to a digital to analog converter (DAC) code, and when a DAC code is input through an interface, the DAC 1 is connected through an interface. The input DAC code is converted into an analog voltage or current and output, and the voltage and current output from the DAC 1 are output to I OUT by a feedback block (voltage-current converter) composed of an error amplifier 2 (I OUT = V DAC _ OUT / R F1 , I OUT = (I DAC _ OUT * R F2 ) / R F1 ).

전술한 바와 같은 구성에서도 DAC(1), 에러 앰프(2)에서 발생하는 오프셋 전압에 의하여 도 2에 도시하는 바와 같이, 원하는 전류보다 높거나 낮은 전류(Positive/Negative offset)가 흐르게 되는 문제점이 있다.Even in the above-described configuration, there is a problem in that a current higher or lower than the desired current (positive / negative offset) flows as shown in FIG. 2 due to the offset voltage generated in the DAC 1 and the error amplifier 2. .

예를 들어, 전압-전류 변환기에서 포지티브 오프셋 전압이 20mV 발생하고, 피드백 저항 RF1이 0.5Ω이라고 가정했을 때, 오프셋 전압에 의하여 발생하는 출력 전류(IOUT)는 40mA가 된다.For example, assuming that the positive offset voltage is 20 mV in the voltage-to-current converter and the feedback resistor R F1 is 0.5 Ω, the output current I OUT generated by the offset voltage is 40 mA.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 시스템이 인에이블되면, 포지티브 오프셋이 발생하도록 시스템에 포지티프 오프셋이 발생하도록 에러 앰프에 포지티브 오프셋 전류를 인가한 후, 센싱되는 오프셋 전류를 허용 가능한 범위의 오프셋 전류와 비교하여 센싱되는 오프셋 전류가 허용 가능한 범위의 오프셋 전류가 되도록 에러 앰프에 네거티브 오프셋 전류를 인가함으로써, 시스템이 원래 가지고 있는 오프셋 전류를 허용 가능한 오프셋 전류로 자동 조정할 수 있도록 하는 오프셋 자동 보상 장치 및 방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and when the system is enabled, after the positive offset current is applied to the error amplifier so that the positive offset is generated in the system to generate the positive offset, the sensed offset current is allowed. Offset that allows the system to automatically adjust the original offset current to an acceptable offset current by applying a negative offset current to the error amplifier so that the offset current sensed compared to the range of possible offset currents becomes an acceptable range of offset current. It is an object of the present invention to provide an automatic compensation device and method.

전술한 목적을 달성하기 위한 본 발명의 제1관점에 따른 오프셋 자동 보상 장치는, 시스템이 인에이블되면, 턴온되어 시스템이 가지고 있는 자체 오프셋 전류를 외부로 우회시키는 스위칭부와; 상기 스위칭부를 통해 외부로 우회된 오프셋 전류를 센싱하고, 센싱된 오프셋 전류를 허용 가능한 범위의 오프셋 전류와 비교하여, 센싱된 오프셋 전류가 허용 가능한 범위의 오프셋 전류보다 작아지게 되면, 로우 하이 레벨의 출력 신호를 출력하는 오프셋 센싱 및 비교부와; 상기 시스템이 인에이블되면, 상기 시스템으로 포지티브 오프셋 발생을 위한 기설정된 크기의 포지티브 오프셋 전류를 인가함과 동시에 카운터 신호에 동기화되어 증가하는 네거티브 오프셋 전류를 인가하되, 상기 오프셋 센싱 및 비교부로부터 로우 레벨의 출력 신호를 인가받으면, 그 순간에 상기 시스템으로 인가되는 포지티브 오프셋 전류량과 네거티브 오프셋 전류량을 유지시키는 오프셋 생성부를 포함하여 이루어지는 것이 바람직하다.The offset automatic compensation device according to the first aspect of the present invention for achieving the above object, the system, when the system is enabled, the switching unit for turning the self-offset current of the system to the outside; When the sensed offset current becomes smaller than the offset current in the allowable range by comparing the offset current sensed to the outside through the switching unit and the sensed offset current is compared with the offset current in the allowable range, the output of the low high level An offset sensing and comparing unit for outputting a signal; When the system is enabled, while applying a positive offset current of a predetermined magnitude for generating a positive offset to the system while applying a negative offset current that is increased in synchronization with a counter signal, a low level from the offset sensing and comparator When the output signal of is applied, preferably comprises an offset generator for maintaining the positive offset current amount and the negative offset current amount applied to the system at the moment.

한편, 본 발명의 제2관점에 따른 오프셋 자동 보상 방법은, 시스템이 인에이블되면, 스위칭부를 턴온시켜 상기 시스템이 가지고 있는 자체 오프셋 전류를 오프셋 센싱 및 비교부로 우회시킴과 동시에 오프셋 생성부에서 상기 시스템으로 포지티브 오프셋 발생을 위한 포지티브 오프셋 전류를 인가함과 동시에 카운터 신호에 동기화되어 증가하는 네거티브 오프셋 전류를 인가하는 과정과; 상기 오프셋 센싱 및 비교부에서 상기 스위칭부를 통해 우회되는 오프셋 전류를 센싱하는 과정과; 상기 센싱된 오프셋 전류를 허용 가능한 범위의 오프셋 전류와 비교하여, 상기 센싱된 오프셋 전류가 허용 가능한 범위의 오프셋 전류보다 큰 경우에는, 상기 오프셋 생성부로 하이 레벨의 출력 신호를 출력하여 상기 오프셋 생성부가 시스템으로 인가하는 네거티브 오프셋 전류를 증가시키는 과정과; 상기 센싱된 오프셋 전류가 허용 가능한 범위의 오프셋 전류보다 작아지게 되면, 상기 오프셋 생성부로 로우 레벨의 출력 신호를 인가하여, 그 순간의 포지티브 오프셋 전류량과 네거티브 오프셋 전류량을 유지시키고, 상기 스위칭부를 턴오프시키는 과정을 포함하여 이루어지는 것이 바람직하다.On the other hand, in the offset automatic compensation method according to the second aspect of the present invention, when the system is enabled, by turning on the switching unit to bypass the self offset current of the system to the offset sensing and comparison unit at the same time, the system in the offset generator Applying a positive offset current for increasing positive offset and increasing a negative offset current synchronized with the counter signal at the same time; Sensing the offset current bypassed by the switching unit in the offset sensing and comparing unit; When the sensed offset current is greater than the allowable range of offset current, the offset generation unit outputs a high level output signal to the offset generator to compare the sensed offset current with the offset current of the allowable range. Increasing the negative offset current to be applied; When the sensed offset current becomes smaller than the offset current in the allowable range, a low level output signal is applied to the offset generator to maintain the positive offset current and the negative offset current at that instant, and turn off the switching unit. It is preferable to include the process.

본 발명의 오프셋 자동 보상 장치 및 방법에 따르면, 시스템이 원래 가지고 있는 오프셋을 허용 가능한 오프셋으로 자동 조정할 수 있게 된다.According to the offset automatic compensation device and method of the present invention, it is possible to automatically adjust the offset originally possessed by the system to an acceptable offset.

도 1은 DAC 코드에 따라 전류를 구동하는 VCM 드라이버의 구성을 예시적으로 보인 도면.
도 2는 도 1의 VCM 드라이버에 발생되는 오프셋을 예시적으로 보인 도면.
도 3은 본 발명의 일 실시예에 따른 오프셋 자동 보상 장치가 추가된 VCM 드라이버의 구성을 예시적으로 보인 도면.
도 4는 본 발명의 일 실시예에 따른 오프셋 자동 보상 방법을 설명하기 위한 플로우챠트.
도 5 및 도 7은 본 발명의 오프셋 자동 보상 방법에 따라 조정되는 오프셋을 예시적으로 보인 도면.
도 6 및 도 8은 본 발명의 일 실시예에 따른 오프셋 자동 보상 방법에 따른 타이밍 다이어그램.1 is a diagram showing the configuration of a VCM driver for driving a current in accordance with the DAC code.
FIG. 2 is a diagram illustrating an offset generated in the VCM driver of FIG. 1. FIG.
3 is a diagram illustrating a configuration of a VCM driver to which an offset automatic compensation device is added according to an embodiment of the present invention.
4 is a flowchart for explaining an offset automatic compensation method according to an embodiment of the present invention.
5 and 7 exemplarily illustrate offsets adjusted according to the offset automatic compensation method of the present invention.
6 and 8 are timing diagrams according to an offset automatic compensation method according to an embodiment of the present invention.

이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 오프셋 자동 보상 장치 및 방법에 대해서 상세하게 설명한다.Hereinafter, an offset automatic compensation apparatus and method according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 일 실시예에 따른 오프셋 자동 보상 장치가 추가된 VCM 드라이버의 구성을 예시적으로 보인 도이다.3 is a diagram illustrating a configuration of a VCM driver to which the offset automatic compensation device is added according to an embodiment of the present invention.

도 3에서, DAC(10)는 인터페이스를 통해 입력받은 DAC 코드를 아날로그 전압이나 전류로 변환하여 출력한다.In FIG. 3, the DAC 10 converts the DAC code input through the interface into an analog voltage or current and outputs the converted DAC code.

전술한, DAC(10)는 시스템이 인에이블되면서 제어부(미도시)에 의해 0으로 설정된 DAC 코드를 인가받게 되면, VDAC _ OUT이 0이 된다.Described above, DAC (10) is when the system is applied as the enable receive the DAC code set to 0 by the control unit (not shown), V OUT _ DAC is zero.

DAC(10)에서 출력된 전압과 전류는 에러 앰프(20)로 구성된 피드백 블록(전압-전류 변환기)에 의하여 IOUT으로 출력된다(IOUT=VDAC _ OUT/RF1, IOUT=(IDAC _ OUT*RF2)/RF1).The voltage and current output from the DAC 10 are output to I OUT by a feedback block (voltage-to-current converter) composed of an error amplifier 20 (I OUT = V DAC _ OUT / R F1 , I OUT = (I DAC _ OUT * R F2 ) / R F1 ).

제1스위치(SW1)는 외부 모터(30)와 접지단 사이에 위치하는 제1트랜지스터(M1)와 에러 앰프(20)의 출력단 사이에 위치하여 에러 앰프(20)의 출력 전압을 제1트랜지스터(M1)로 인가하되, 제어부(미도시)의 제어하에 시스템이 인에이블되면 턴오프(TURN OFF)되고, 오프셋 보상이 완료되면 턴온(TURN ON)되어 에러 앰프(20)의 출력 전압을 제1트랜지스터(M1)의 게이트 전압으로 인가한다.The first switch SW1 is positioned between the first transistor M1 positioned between the external motor 30 and the ground terminal and the output terminal of the error amplifier 20 to convert the output voltage of the error amplifier 20 to the first transistor (S). M1), but when the system is enabled under the control of a controller (not shown), it is turned off (TURN OFF), when the offset compensation is completed (TURN ON) to output the output voltage of the error amplifier 20 to the first transistor It is applied at the gate voltage of (M1).

제2스위치(SW2)는 접지단과 에러 앰프(20)의 반전 입력 단자 사이에 위치하여 접지단으로 흐르는 전류를 에러 앰프(20)의 반전 입력 단자로 피드백시키되, 제어부(미도시)의 제어하에 시스템이 인에이블되면 턴오프되고, 오프셋 보상이 완료되면 턴온되어 제1트랜지스터(M1)의 출력 전압을 에러 앰프(20)의 반전 입력 단자로 피드백시킨다.The second switch SW2 is located between the ground terminal and the inverting input terminal of the error amplifier 20 to feed back the current flowing to the ground terminal to the inverting input terminal of the error amplifier 20, under the control of a controller (not shown). When this is enabled, it is turned off, and when offset compensation is completed, it is turned on to feed back the output voltage of the first transistor M1 to the inverting input terminal of the error amplifier 20.

제3스위치(SW3)는 에러 앰프(20)의 출력단과 제1스위치(SW1) 사이에 병렬로 연결되며, 제어부(미도시)의 제어하에 시스템이 인에이블되면 턴온되어 에러 앰프(20)의 출력 전압을 오프셋 센싱 및 비교부(40)에 구비된 제2트랜지스터(M2)의 게이트 전압으로 인가하고, 오프셋 보상이 완료되면 턴오프된다.The third switch SW3 is connected in parallel between the output terminal of the error amplifier 20 and the first switch SW1. When the system is enabled under the control of a controller (not shown), the third switch SW3 is turned on to output the error amplifier 20. The voltage is applied to the gate voltage of the second transistor M2 provided in the offset sensing and comparing unit 40, and is turned off when the offset compensation is completed.

제4스위치(SW4)는 에러 앰프(20)의 반전 입력 단자와 제2스위치(SW2) 사이에 병렬로 연결되며, 제어부(미도시)의 제어하에 시스템이 인에이블되면 턴온되어 제2트랜지스터(M2)의 출력 전압을 에러 앰프(20)의 반전 입력 단자로 피드백시키고, 오프셋 보상이 완료되면 턴오프된다.The fourth switch SW4 is connected in parallel between the inverting input terminal of the error amplifier 20 and the second switch SW2. When the system is enabled under the control of a controller (not shown), the fourth switch SW4 is turned on to form the second transistor M2. ) Is fed back to the inverting input terminal of the error amplifier 20, and is turned off when the offset compensation is completed.

전술한, 제3스위치(SW3)와 제4스위치(SW4)는 시스템이 인에이블되면, 턴온되어 DAC(10)와 에러 앰프(20)가 가지고 있는 자체 오프셋 전류를 오프셋 센싱 및 비교부(40)로 우회시키게 된다.As described above, when the system is enabled, the third switch SW3 and the fourth switch SW4 are turned on to offset the self-offset current of the DAC 10 and the error amplifier 20 by the offset sensing and comparing unit 40. Will be bypassed.

즉, 시스템이 인에이블되면서 제3스위치(SW3)와 제4스위치(SW4)가 턴온되면, 오프셋 센싱 및 비교부(40)의 제2트랜지스터(M2)가 제3스위치(SW3)를 통해 에러 앰프(20)의 출력 전압을 게이트 전압으로 인가받아 턴온되고, 2트랜지스터(M2)의 소스 전압(VS _ M2)은 제4스위치(SW4)를 통해 에러 앰프(20)의 반전 입력 단자로 피드백되면서 제2트랜지스터(M2)에 DAC(10)와 에러 앰프(20)가 가지고 있는 자체 오프셋 전류와 같은 크기의 오프셋 전류(IOS)가 흐르게 된다.That is, when the third switch SW3 and the fourth switch SW4 are turned on while the system is enabled, the second transistor M2 of the offset sensing and comparator 40 turns on the error amplifier through the third switch SW3. The output voltage of the transistor 20 is turned on by being applied as a gate voltage, and the source voltage V S _ M2 of the two transistors M2 is fed back to the inverting input terminal of the error amplifier 20 through the fourth switch SW4. The offset current I OS having the same magnitude as that of the self offset current of the DAC 10 and the error amplifier 20 flows through the second transistor M2.

한편, 오프셋 센싱 및 비교부(40)의 제2트랜지스터(M2)는 시스템이 인에이블되면서 턴온된 제3스위치(SW3)와 제4스위치(SW4)에 의해 턴온됨에 따라, DAC(10)와 에러 앰프(20)가 가지고 있는 자체 오프셋 전류와 같은 크기의 오프셋 전류(IOS)가 제2트랜지스터(M2)를 통해 흐르게 되면서, DAC(10)와 에러 앰프(20)가 가지고 있는 자체 오프셋 전류를 제2트랜지스터(M2)가 센싱하게 된다. 이때, 제1트랜지스터(M1)의 사이즈(W1/L1)와 제2트랜지스터(M2)의 사이즈(W2/L2) 비율을 제1트랜지스터(M1)의 사이즈(W1/L1)가 제2트랜지스터(M2)의 사이즈(W2/L2)보다 크게 조정하여 오프셋 전류를 비례적으로 작게 센싱하게 되면, 제2트랜지스터(M2)의 면적을 줄일 수 있고, 또한 센싱된 전류와 비교하게 되는 오프셋 전류(Iref)도 줄일 수 있어 대기 전류도 줄일 수 있다.Meanwhile, the second transistor M2 of the offset sensing and comparing unit 40 is turned on by the third switch SW3 and the fourth switch SW4 which are turned on while the system is enabled, thereby causing an error with the DAC 10. The offset current I OS having the same magnitude as the self offset current of the amplifier 20 flows through the second transistor M2 to remove the self offset current of the DAC 10 and the error amplifier 20. The two transistors M2 are sensed. At this time, the ratio of the size W1 / L1 of the first transistor M1 to the size W2 / L2 of the second transistor M2 is equal to the size W1 / L1 of the first transistor M1. When the offset current is proportionally smaller by adjusting the size larger than the size W2 / L2, the area of the second transistor M2 can be reduced and the offset current I ref compared with the sensed current. It can also reduce quiescent current.

전술한, 제2트랜지스터(M2)를 통해 센싱하게 된 오프셋 전류(IOS)는 비교기(45)를 통해 허용 가능한 범위의 오프셋 전류(Iref)와 비교되어, 로우 또는 하이 레벨의 출력 신호(End_cal)를 출력한다.As described above, the offset current I OS sensed through the second transistor M2 is compared with the offset current I ref of the allowable range through the comparator 45, so that the output signal End_cal of a low or high level is obtained. )

즉, 오프셋 센싱 및 비교부(40)의 비교기(45)는 센싱된 오프셋 전류(IOS)가 허용 가능한 범위의 오프셋 전류(Iref)보다 큰 경우에는 하이 레벨의 End_cal 신호를, 센싱된 오프셋 전류(IOS)가 허용 가능한 범위의 오프셋 전류(Iref)보다 작은 경우에는 로우 레벨의 End_cal 신호를 출력한다.That is, the comparator 45 of the offset sensing and comparator 40 receives a high level End_cal signal when the sensed offset current I OS is greater than the offset current I ref of an acceptable range. When (I OS ) is smaller than the offset current (I ref ) in the allowable range, the low level End_cal signal is output.

여기서, 비교기(45)를 전압 비교기로 구현하는 경우, 비교기(45) 자체의 오프셋 전압으로 인하여 잘못된 비교 결과를 발생시키게 되고, 전압 비교기의 오프셋을 제거하기 위해선 또 다른 복잡한 회로가 추가되어야 하는 문제점이 발생하므로, 비교기(45)를 센싱된 전류를 직접 비교하는 전류 비교기로 구현하여 비교 및 평가의 정확성을 높이고 비교기(45) 자체의 오프셋 영향도 최소화하는 것이 바람직하다.Here, when the comparator 45 is implemented as a voltage comparator, an incorrect comparison result is generated due to the offset voltage of the comparator 45 itself, and another complicated circuit must be added to remove the offset of the voltage comparator. Since the comparator 45 is implemented as a current comparator for directly comparing the sensed currents, it is desirable to increase the accuracy of comparison and evaluation and to minimize the influence of the offset of the comparator 45 itself.

오프셋 생성부(50)는 시스템이 인에이블되면, 에러 앰프(20)로 포지티브 오프셋을 발생시키기 위한 기설정된 크기의 포지티브 오프셋 전류(IOSP)를 인가함과 동시에, 오프셋 센싱 및 비교부(40)로부터 인가되는 하이 레벨의 출력 신호에 따라 에러 앰프(20)로 오실레이터(OSC)에 의하여 만들어진 카운터 신호에 동기화되어 증가하는 네거티브 오프셋 전류(IOSN)를 인가한다. 이에 따라, 오프셋 센싱 및 비교부(40)의 비교기(45)는 초기값으로 항상 하이 레벨의 End_cal 신호를 출력하게 된다.When the system is enabled, the offset generator 50 applies a positive offset current I OSP having a predetermined magnitude to generate a positive offset to the error amplifier 20, and at the same time, the offset sensing and comparator 40 The negative offset current I OSN is applied to the error amplifier 20 in synchronization with the counter signal generated by the oscillator OSC according to the high level output signal applied from the input signal. Accordingly, the comparator 45 of the offset sensing and comparator 40 always outputs a high level End_cal signal as an initial value.

전술한, 오프셋 생성부(50)는 오프셋 센싱 및 비교부(40)로부터 인가되는 하이 레벨의 출력 신호에 의거하여 에러 앰프(20)로 인가되는 네거티브 오프셋 전류(IOSN)를 증가시키되, 오프셋 전류(IOS)가 허용 가능한 범위로 조정되어 오프셋 센싱 및 비교부(40)로부터 로우 레벨의 출력 신호가 인가되면, 그 순간의 포지티브 오프셋 전류량과 네거티브 오프셋 전류량을 유지시키게 된다.As described above, the offset generator 50 increases the negative offset current I OSN applied to the error amplifier 20 based on the high level output signal applied from the offset sensing and comparator 40, but offset current. When I OS is adjusted to an acceptable range and the low level output signal is applied from the offset sensing and comparator 40, the positive offset current amount and the negative offset current amount at that moment are maintained.

도 4는 본 발명의 일 실시예에 따른 오프셋 자동 보상 방법을 설명하기 위한 플로우챠트이다.4 is a flowchart illustrating an offset automatic compensation method according to an embodiment of the present invention.

우선, 시스템이 인에이블되면, 제어부(미도시)는 제1스위치(SW1) 및 제2스위치(SW2)는 턴오프시키고, 제3스위치(SW3) 및 제4스위치(SW4)는 턴온시켜 DAC(10) 및 에러 앰프(20)가 가지고 있는 자체 오프셋 전류를 오프셋 센싱 및 비교부(40)로 우회시킨다(S10).First, when the system is enabled, the controller (not shown) turns off the first switch (SW1) and the second switch (SW2), turn on the third switch (SW3) and fourth switch (SW4) to the DAC ( 10) and the self offset current of the error amplifier 20 is bypassed to the offset sensing and comparing unit 40 (S10).

상기한 과정 S10을 통해 제1스위치(SW1) 및 제2스위치(SW2)는 턴오프시키고, 제3스위치(SW3) 및 제4스위치(SW4)는 턴온시키게 되면, 제1트랜지스터(M1)에 게이트 전압이 인가되지 않아 제1트랜지스터(M1)는 턴오프되고, 오프셋 센싱 및 비교부(40)에 구비된 제2트랜지스터(M2)는 제3스위치(SW3)를 통해 에러 앰프(20)의 출력 전압을 게이트 전압으로 인가받아 턴온되어 DAC(10)와 에러 앰프(20)가 가지고 있는 자체 오프셋 전류와 같은 크기의 오프셋 전류(IOS)가 제2트랜지스터(M2)를 통해 흐르게 되면서, DAC(10)와 에러 앰프(20)가 가지고 있는 자체 오프셋 전류를 제2트랜지스터(M2)가 센싱하게 된다.When the first switch SW1 and the second switch SW2 are turned off and the third switch SW3 and the fourth switch SW4 are turned on through the process S10, the gate of the first transistor M1 is turned on. Since no voltage is applied, the first transistor M1 is turned off, and the second transistor M2 provided in the offset sensing and comparator 40 has the output voltage of the error amplifier 20 through the third switch SW3. Is applied as a gate voltage and is turned on so that the offset current I OS having the same magnitude as the self offset current of the DAC 10 and the error amplifier 20 flows through the second transistor M2, and thus, the DAC 10 And the second transistor M2 senses its own offset current that the error amplifier 20 has.

이후에는 상기한 과정 S10을 통해 센싱한 오프셋 전류(IOS : 즉, DAC(10)와 에러 앰프(20)가 가지고 있는 자체 오프셋 전류)가 포지티브 오프셋인지 네거티브 오프셋인지를 알 수 없으므로, 오프셋 생성부(50)에서 에러 앰프(20)로 포지티브 오프셋을 발생시키기 위한 포지티브 오프셋 전류(IOSP)를 인가함과 동시에 오실레이터(OSC)에 의하여 만들어진 카운터 신호에 동기화되어 증가하는 네거티브 오프셋 전류(IOSN)를 인가하기 시작한다(S12).After that, the offset current sensing through the above-described process S10: no way of knowing whether the negative offset that the positive offset (I OS i.e., DAC (10) and error amplifier (self-offset current which 20) has), the offset generator A negative offset current I OSN that is synchronized with the counter signal generated by the oscillator OSC while simultaneously applying a positive offset current I OSP for generating a positive offset from the error amplifier 20 to the error amplifier 20. Start to apply (S12).

상기한 과정 S12에서, 오프셋 생성부(50)가 에러 앰프(20)로 인가한 포지티브 오프셋 전류(IOSP)에 의해 오프셋 센싱 및 비교부(40)의 비교기(45)는 초기값으로 하이 레벨의 End_cal 신호를 출력하게 된다.In the above process S12, the comparator 45 of the offset sensing and comparator 40 is initialized to a high level by the positive offset current I OSP applied by the offset generator 50 to the error amplifier 20. End_cal signal is output.

전술한 바와 같이, 오프셋 센싱 및 비교부(40)의 비교기(45)로부터 하이 레벨의 End_cal 신호를 수신한 오프셋 생성부(50)는 에러 앰프(20)로 포지티브 오프셋을 발생시키기 위한 일정 크기의 포지티브 오프셋 전류(IOSP)를 지속적으로 인가함과 동시에, 비교기(45)의 End_cal 신호가 로우 레벨이 될 때까지 네거티브 오프셋 전류(IOSN)를 점차적으로 증가시킨다.As described above, the offset generator 50 that receives the high level End_cal signal from the comparator 45 of the offset sensing and comparator 40 has a positive magnitude to generate a positive offset to the error amplifier 20. While continuously applying the offset current I OSP , the negative offset current I OSN is gradually increased until the End_cal signal of the comparator 45 is at a low level.

전술한 바와 같이, 오프셋 생성부(50)에서 에러 앰프(20)로 포지티브 오프셋을 발생시키기 위한 일정 크기의 포지티브 오프셋 전류(IOSP)를 지속적으로 인가하면서, 네거티브 오프셋 전류(IOSN)를 점차적으로 증가시키게 되면, 자체 시스템이 가지고 있는 오프셋 전류는 감소하게 된다.As described above, the negative offset current I OSN is gradually applied while continuously applying a positive offset current I OSP of a predetermined magnitude to generate a positive offset from the offset generator 50 to the error amplifier 20. Increasing will decrease the offset current of the system itself.

즉, 비교기(45)를 통해 초기값으로 하이 레벨의 End_cal 신호를 출력하는 오프셋 센싱 및 비교부(40)는 오프셋 생성부(50)에서 에러 앰프(20)로 점차 증가시켜 인가하는 네거티브 오프셋 전류(IOSN)에 의해 감소되는 오프셋 전류(IOS)를 제2트랜지스터(M2)를 통해 센싱한 후, 센싱한 오프셋 전류(IOS)와 허용 가능한 범위의 오프셋 전류(Iref)를 비교하여(S14), 제2트랜지스터(M2)를 통해 흐르는 오프셋 전류(IOS)가 허용 가능한 범위의 오프셋 전류(Iref)보다 작아지기 전까지는 오프셋 생성부(50)로 하이 레벨의 End_cal 신호를 출력하여 오프셋 생성부(50)가 에러 앰프(20)로 인가하는 네거티브 오프셋 전류(IOSN)를 증가시키고(S16, S18), 제2트랜지스터(M2)를 통해 흐르는 오프셋 전류(IOS)가 허용 가능한 범위의 오프셋 전류(Iref)보다 작아지게 되면, 오프셋 센싱 및 비교부(40)는 오프셋 생성부(50)로 로우 레벨의 End_cal 신호를 출력하여 오프셋 생성부(50)가 오프셋 센싱 및 비교부(40)로부터 로우 레벨의 End_cal 신호를 수신하는 순간의 포지티브 오프셋 전류량과 네거티브 오프셋 전류량을 유지하게 한다(S16, S20).That is, the offset sensing and comparator 40 outputting the high level End_cal signal to the initial value through the comparator 45 gradually increases from the offset generator 50 to the error amplifier 20 to apply the negative offset current ( I OSN) after sensing by the offset current (I OS) for the second transistor (M2) is reduced by, as compared to a sensing offset current (I OS) and allows the offset current of the possible range (I ref) (S14 ), Until the offset current I OS flowing through the second transistor M2 becomes smaller than the offset current I ref in the allowable range, the offset generator 50 outputs a high level End_cal signal to generate an offset. The negative unit 50 increases the negative offset current I OSN applied to the error amplifier 20 (S16 and S18), and offsets the allowable offset current I OS flowing through the second transistor M2. becomes smaller than when the current (I ref), an offset sensing and comparison 40 outputs a low-level End_cal signal to the offset generator 50 so that the positive offset current amount and negative at the moment when the offset generator 50 receives the low-level End_cal signal from the offset sensing and comparator 40. The amount of offset current is maintained (S16, S20).

상기한 과정 S20에서 오프셋 조정이 완료되면, 제3스위치(SW3) 및 제4스위치(SW4)는 턴오프시키고, 제1스위치(SW1) 및 제2스위치(SW2)는 턴온시켜, VCM 드라이버가 정상 동작할 수 있는 상태로 대기시킨다(S22).When the offset adjustment is completed in the above step S20, the third switch (SW3) and the fourth switch (SW4) is turned off, the first switch (SW1) and the second switch (SW2) is turned on, the VCM driver is normal Wait for the operation to be possible (S22).

한편, 시스템이 가지고 있는 오프셋이 네거티브 오프셋 전류(IOSN)와 포지티브 오프셋 전류(IOSP)로 조정 가능한 오프셋보다 큰 경우에는, 조정 가능한 최대 포지티브 오프셋 전류(IOSP)와 최소 네거티브 오프셋 전류(IOSN)로 오프셋을 조정한 후, 오프셋 자동 보상 프로세스를 종료하는 것이 바람직하다.On the other hand, if the offset the system has is greater than the offset adjustable by the negative offset current (I OSN ) and the positive offset current (I OSP ), then the adjustable maximum positive offset current (I OSP ) and the minimum negative offset current (I OSN) After adjusting the offset, it is desirable to end the offset automatic compensation process.

도 5 내지 도 8은 본 발명의 오프셋 자동 보상 방법에 따라 조정되는 오프셋 및 타이밍 다이어그램을 예시적으로 보인 도이다.5 to 8 exemplarily illustrate offset and timing diagrams adjusted according to the offset automatic compensation method of the present invention.

우선, 시스템이 인에이블되면, 제어부(미도시)는 제1스위치(SW1) 및 제2스위치(SW2)는 턴오프시키고, 제3스위치(SW3) 및 제4스위치(SW4)는 턴온시켜 DAC(10) 및 에러 앰프(20)가 가지고 있는 자체 오프셋 전류를 오프셋 센싱 및 비교부(40)로 우회시킨다.First, when the system is enabled, the controller (not shown) turns off the first switch (SW1) and the second switch (SW2), turn on the third switch (SW3) and fourth switch (SW4) to the DAC ( 10) and the self offset current of the error amplifier 20 is bypassed to the offset sensing and comparator 40.

전술한 바와 같이, 제1스위치(SW1) 및 제2스위치(SW2)는 턴오프시키고, 제3스위치(SW3) 및 제4스위치(SW4)는 턴온시키게 되면, 제1트랜지스터(M1)에 게이트 전압이 인가되지 않아 제1트랜지스터(M1)는 턴오프되고, 오프셋 센싱 및 비교부(40)에 구비된 제2트랜지스터(M2)는 제3스위치(SW3)를 통해 에러 앰프(20)의 출력 전압을 게이트 전압으로 인가받아 턴온되어 DAC(10)와 에러 앰프(20)가 가지고 있는 자체 오프셋 전류와 같은 크기의 오프셋 전류(IOS)가 제2트랜지스터(M2)를 통해 흐르게 되면서, DAC(10)와 에러 앰프(20)가 가지고 있는 자체 오프셋 전류를 제2트랜지스터(M2)가 센싱하게 된다.As described above, when the first switch SW1 and the second switch SW2 are turned off and the third switch SW3 and the fourth switch SW4 are turned on, the gate voltage is applied to the first transistor M1. Since the first transistor M1 is not applied, the first transistor M1 is turned off, and the second transistor M2 of the offset sensing and comparator 40 adjusts the output voltage of the error amplifier 20 through the third switch SW3. As the gate voltage is applied and turned on, the offset current I OS having the same magnitude as the self offset current of the DAC 10 and the error amplifier 20 flows through the second transistor M2, The second transistor M2 senses its own offset current that the error amplifier 20 has.

제2트랜지스터(M2)가 센싱한 오프셋 전류(IOS)가 포지티브 오프셋인지 네거티브 오프셋인지를 알 수 없으므로, 오프셋 생성부(50)는 에러 앰프(20)로 포지티브 오프셋을 발생시키기 위한 포지티브 오프셋 전류(IOSP)를 인가함과 동시에 오실레이터(OSC)에 의하여 만들어진 카운터 신호에 동기화되어 증가하는 네거티브 오프셋 전류(IOSN)를 인가하기 시작한다. 이때, 오프셋 센싱 및 비교부(40)의 비교기(45)는 오프셋 생성부(50)가 에러 앰프(20)로 인가한 포지티브 오프셋 전류(IOSP)에 의해 초기값으로 하이 레벨의 End_cal 신호를 출력하게 된다.Since the offset current I OS sensed by the second transistor M2 is not positive or negative offset, the offset generator 50 may generate a positive offset current for generating a positive offset with the error amplifier 20. At the same time as applying I OSP ), it starts to apply a negative offset current I OSN which increases in synchronization with the counter signal generated by the oscillator OSC. At this time, the comparator 45 of the offset sensing and comparator 40 outputs a high level End_cal signal as an initial value by the positive offset current I OSP applied by the offset generator 50 to the error amplifier 20. Done.

이에 따라, 오프셋 센싱 및 비교부(40)의 비교기(45)로부터 하이 레벨의 End_cal 신호를 수신한 오프셋 생성부(50)는 에러 앰프(20)로 포지티브 오프셋을 발생시키기 위한 일정 크기의 포지티브 오프셋 전류(IOSP)를 지속적으로 인가함과 동시에, 비교기(45)의 End_cal 신호가 로우 레벨이 될 때까지 네거티브 오프셋 전류(IOSN)를 점차적으로 증가시키게 되는 데, 도 5 및 도 6에 도시하는 바와 같이, 시스템이 가지고 있는 자체 오프셋 전류가 포지티브 오프셋인 경우에는, 포지티브 오프셋을 발생시키기 위한 포지티브 오프셋 전류(IOSP)에 의해 오프셋 전류(IOS)가 많이 증가하므로, 증가된 오프셋 전류(IOS)를 허용 가능한 범위로 감소시키기 위해 많은 네가티브 오프셋 전류(IOSN)가 필요하게 된다.Accordingly, the offset generator 50 receiving the high level End_cal signal from the comparator 45 of the offset sensing and comparator 40 may generate a positive offset current having a predetermined magnitude to generate a positive offset to the error amplifier 20. While continuously applying (I OSP ), the negative offset current (I OSN ) is gradually increased until the End_cal signal of the comparator 45 becomes the low level, as shown in FIGS. 5 and 6. Similarly, if the self offset current of the system is a positive offset, the offset current I OS is increased by the positive offset current I OSP for generating a positive offset, and thus the increased offset current I OS . Many negative offset currents I OSN are needed to reduce the to an acceptable range.

반면, 도 7 및 도 8에 도시하는 바와 같이, 시스템이 가지고 있는 자체 오프셋 전류가 네가티브 오프셋인 경우에는, 포지티브 오프셋을 발생시키기 위한 포지티브 오프셋 전류(IOSP)에 의해 오프셋 전류(IOS)가 상대적으로 적게 증가하므로, 적은 네가티브 오프셋 전류(IOSN)로도 오프셋 조정이 가능하다.On the other hand, as shown in Figs. 7 and 8, when the system's own offset current is a negative offset, the offset current I OS is relative to the positive offset current I OSP for generating a positive offset. Increasing by, the offset adjustment is possible even with a small negative offset current (I OSN ).

본 발명의 오프셋 자동 보상 장치 및 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다.The offset automatic compensation device and method of the present invention are not limited to the above-described embodiments, and may be variously modified and implemented within the range allowed by the technical idea of the present invention.

10. DAC, 20. 에러 앰프,
30. 외부 모터, 40. 오프셋 센싱 및 비교부,
45. 비교기, 50. 오프셋 생성부10.DAC, 20.Error amplifier,
30. external motor, 40. offset sensing and comparator,
45. Comparator, 50. Offset Generator

Claims (5)

시스템이 인에이블되면, 턴온되어 시스템이 가지고 있는 자체 오프셋 전류를 외부로 우회시키는 스위칭부와;
상기 스위칭부를 통해 외부로 우회된 오프셋 전류를 센싱하고, 센싱된 오프셋 전류를 허용 가능한 범위의 오프셋 전류와 비교하여, 센싱된 오프셋 전류가 허용 가능한 범위의 오프셋 전류보다 작아지게 되면, 로우 하이 레벨의 출력 신호를 출력하는 오프셋 센싱 및 비교부와;
상기 시스템이 인에이블되면, 상기 시스템으로 포지티브 오프셋 발생을 위한 기설정된 크기의 포지티브 오프셋 전류를 인가함과 동시에 카운터 신호에 동기화되어 증가하는 네거티브 오프셋 전류를 인가하되, 상기 오프셋 센싱 및 비교부로부터 로우 레벨의 출력 신호를 인가받으면, 그 순간에 상기 시스템으로 인가되는 포지티브 오프셋 전류량과 네거티브 오프셋 전류량을 유지시키는 오프셋 생성부를 포함하여 이루어지는 오프셋 자동 보상 장치.
A switching unit for turning on to bypass the self offset current of the system when the system is enabled;
When the sensed offset current becomes smaller than the offset current in the allowable range by comparing the offset current sensed to the outside through the switching unit and the sensed offset current is compared with the offset current in the allowable range, the output of the low high level An offset sensing and comparing unit for outputting a signal;
When the system is enabled, while applying a positive offset current of a predetermined magnitude for generating a positive offset to the system while applying a negative offset current that is increased in synchronization with a counter signal, a low level from the offset sensing and comparator And an offset generator configured to maintain a positive offset current amount and a negative offset current amount applied to the system at the moment when the output signal is received.
제 1항에 있어서, 상기 오프셋 센싱 및 비교부는,
센싱된 오프셋 전류가 허용 가능한 범위의 오프셋 전류보다 작아지기 전까지 상기 오프셋 생성부로 하이 레벨의 출력 신호를 출력하는 것을 특징으로 하는 오프셋 자동 보상 장치.
The method of claim 1, wherein the offset sensing and comparison unit,
And outputting a high level output signal to the offset generator until the sensed offset current becomes smaller than the offset current in the allowable range.
제 1항 또는 제 2항에 있어서, 상기 오프셋 센싱 및 비교부는,
상기 스위칭부를 통해 외부로 우회된 자체 오프셋 전류를 센싱하는 센싱기와;
상기 센싱기를 통해 센싱하게 된 오프셋 전류를 허용 가능한 범위의 오프셋 전류와 비교하는 출력 신호를 출력하는 비교기를 포함하여 이루어지는 것을 특징으로 하는 오프셋 자동 보상 장치.
The method of claim 1 or 2, wherein the offset sensing and comparing unit,
A sensor for sensing a self offset current bypassed to the outside through the switching unit;
And a comparator configured to output an output signal for comparing the offset current sensed by the sensor with an offset current in an allowable range.
제 3항에 있어서, 상기 비교기는,
전류 비교기로 구현되는 것을 특징으로 하는 오프셋 자동 보상 장치.
The method of claim 3, wherein the comparator,
Offset automatic compensation device, characterized in that implemented as a current comparator.
시스템이 인에이블되면, 스위칭부를 턴온시켜 상기 시스템이 가지고 있는 자체 오프셋 전류를 오프셋 센싱 및 비교부로 우회시킴과 동시에 오프셋 생성부에서 상기 시스템으로 포지티브 오프셋 발생을 위한 포지티브 오프셋 전류를 인가함과 동시에 카운터 신호에 동기화되어 증가하는 네거티브 오프셋 전류를 인가하는 과정과;
상기 오프셋 센싱 및 비교부에서 상기 스위칭부를 통해 우회되는 오프셋 전류를 센싱하는 과정과;
상기 센싱된 오프셋 전류를 허용 가능한 범위의 오프셋 전류와 비교하여, 상기 센싱된 오프셋 전류가 허용 가능한 범위의 오프셋 전류보다 큰 경우에는, 상기 오프셋 생성부로 하이 레벨의 출력 신호를 출력하여 상기 오프셋 생성부가 시스템으로 인가하는 네거티브 오프셋 전류를 증가시키는 과정과;
상기 센싱된 오프셋 전류가 허용 가능한 범위의 오프셋 전류보다 작아지게 되면, 상기 오프셋 생성부로 로우 레벨의 출력 신호를 인가하여, 그 순간의 포지티브 오프셋 전류량과 네거티브 오프셋 전류량을 유지시키고, 상기 스위칭부를 턴오프시키는 과정을 포함하여 이루어지는 오프셋 자동 보상 방법.When the system is enabled, the switching unit is turned on to bypass the system's own offset current to the offset sensing and comparator, while simultaneously applying a positive offset current for generating a positive offset from the offset generator to the system, and at the same time, a counter signal. Applying a negative offset current increasing in synchronization with the;
Sensing the offset current bypassed by the switching unit in the offset sensing and comparing unit;
When the sensed offset current is greater than the allowable range of offset current, the offset generation unit outputs a high level output signal to the offset generator to compare the sensed offset current with the offset current of the allowable range. Increasing the negative offset current to be applied;
When the sensed offset current becomes smaller than the allowable range of offset current, a low level output signal is applied to the offset generator to maintain the positive offset current and the negative offset current at that instant, and turn off the switching unit. Offset automatic compensation method comprising the process.
KR1020100032913A 2010-04-09 2010-04-09 Offset auto calibration apparatus and method KR101135118B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100032913A KR101135118B1 (en) 2010-04-09 2010-04-09 Offset auto calibration apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100032913A KR101135118B1 (en) 2010-04-09 2010-04-09 Offset auto calibration apparatus and method

Publications (2)

Publication Number Publication Date
KR20110113491A true KR20110113491A (en) 2011-10-17
KR101135118B1 KR101135118B1 (en) 2012-04-16

Family

ID=45028832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100032913A KR101135118B1 (en) 2010-04-09 2010-04-09 Offset auto calibration apparatus and method

Country Status (1)

Country Link
KR (1) KR101135118B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195267A (en) * 2016-03-09 2017-09-22 株式会社半导体能源研究所 Semiconductor device, display device and electronic equipment

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020081890A (en) * 2001-04-20 2002-10-30 주식회사 이오테크닉스 Digital-to-Analog Converter having a function for offset compensation, offset compensation method thereof, and Laser display apparatus using the DAC
KR20030072529A (en) * 2002-03-04 2003-09-15 주식회사 엘지이아이 Apparatus of offset compensation for digital to analog converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195267A (en) * 2016-03-09 2017-09-22 株式会社半导体能源研究所 Semiconductor device, display device and electronic equipment
CN107195267B (en) * 2016-03-09 2021-08-24 株式会社半导体能源研究所 Semiconductor device, display device, and electronic apparatus

Also Published As

Publication number Publication date
KR101135118B1 (en) 2012-04-16

Similar Documents

Publication Publication Date Title
US8063704B2 (en) Gain adjustment device and method thereof
US10312818B2 (en) Control circuit and method for programming an output voltage of a power converter
US9647561B2 (en) Programmable current limit circuit for a programmable power supply
US8570013B2 (en) Power regulator for converting an input voltage to an output voltage
US7193871B2 (en) DC-DC converter circuit
JP5405891B2 (en) Power supply device, control circuit, and control method for power supply device
US6867647B2 (en) Operational amplifier arrangement including a quiescent current control circuit
KR20150075803A (en) Voltage regulator with bypass mode
JP4833812B2 (en) PWM drive device and output offset correction method thereof
CN109428487B (en) Switch regulator
KR101135118B1 (en) Offset auto calibration apparatus and method
US7245146B2 (en) Semiconductor device with termination resistance adjusting circuit
KR101477626B1 (en) Soft start apparatus for dc-dc converter
US20110127985A1 (en) Voltage converting apparatus
JP2006190140A (en) Automatic adjustment circuit
US5420550A (en) Method and apparatus for sensing common mode error
US10128748B2 (en) Switching power-supply apparatus and droop characteristic correction method
JP2006020177A (en) Triangular wave forming circuit
JP4163570B2 (en) A / D converter
US20240103553A1 (en) Power supply and calibration
US10015862B1 (en) Power supply apparatus and method of supplying power
JP2001185955A (en) Regulator for sine-wave generator and sine-wave generator unit including such regulator
JP6528611B2 (en) Control circuit and switching power supply
TWM302193U (en) Voltage ergulator capable of avoiding input voltage drop
JP2005143256A (en) Motor controlling device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 9