KR20110106944A - A/d converter and programmable controller system - Google Patents

A/d converter and programmable controller system Download PDF

Info

Publication number
KR20110106944A
KR20110106944A KR1020117019495A KR20117019495A KR20110106944A KR 20110106944 A KR20110106944 A KR 20110106944A KR 1020117019495 A KR1020117019495 A KR 1020117019495A KR 20117019495 A KR20117019495 A KR 20117019495A KR 20110106944 A KR20110106944 A KR 20110106944A
Authority
KR
South Korea
Prior art keywords
storage area
logging
log
data
log data
Prior art date
Application number
KR1020117019495A
Other languages
Korean (ko)
Other versions
KR101277426B1 (en
Inventor
아츠코 오니시
요시유키 구보타
사토루 우케나
시게아키 다카세
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20110106944A publication Critical patent/KR20110106944A/en
Application granted granted Critical
Publication of KR101277426B1 publication Critical patent/KR101277426B1/en

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054Input/output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/15Plc structure of the system
    • G05B2219/15118Shared memory
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/20Pc systems
    • G05B2219/21Pc I-O input output
    • G05B2219/21137Analog to digital conversion, ADC, DAC

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Recording Measured Values (AREA)
  • Debugging And Monitoring (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

프로그래머블 컨트롤러(PLC)에 장착되어, 외부로부터 입력되는 아날로그값을 순서대로 디지털값으로 변환하는 A/D 변환 장치에 있어서, 디지털값을 순서대로 로깅하기 위한 링 버퍼 구성의 로그 격납 영역과 다음 로그 데이터의 격납 위치를 나타내는 파라미터인 선두 포인터를 기억하는 파라미터 격납 영역을 구비하며, PLC 전체를 제어하는 CPU 유닛으로부터 독출 액세스 가능한 공용 메모리와, 로그 격납 영역의 선두 포인터가 가리키는 어드레스에 디지털값을 로그 데이터로서 기록함과 아울러 선두 포인터를 갱신하는 로깅 실행부를 구비하는 것을 특징으로 한다. A / D conversion device mounted on a programmable controller (PLC) that converts analog values input from the outside into digital values in order, wherein the log storage area of a ring buffer configuration and next log data for logging the digital values in order A parameter storage area for storing the head pointer which is a parameter indicating the storage location of the data storage device, the digital memory being stored as a log data in a common memory that can be read and accessed from the CPU unit controlling the entire PLC, and at an address indicated by the head pointer of the log storage area. And a logging execution unit for updating the head pointer as well as recording.

Figure P1020117019495
Figure P1020117019495

Description

A/D 변환 장치 및 프로그래머블 컨트롤러 시스템{A/D CONVERTER AND PROGRAMMABLE CONTROLLER SYSTEM}A / D converter and programmable controller system {A / D CONVERTER AND PROGRAMMABLE CONTROLLER SYSTEM}

본 발명은 프로그래머블 컨트롤러(PLC)에 장착되는 A/D 변환 장치 및 PLC 시스템에 관한 것이다.The present invention relates to an A / D converter and a PLC system mounted to a programmable controller (PLC).

PLC에 아날로그 데이터값을 입력하는 경우, 입력되는 아날로그 데이터값을 디지털값으로 변환하는 아날로그 입력 유닛(A/D 변환 장치)이 사용된다. 일반적으로, 입력되는 아날로그 데이터값을 디지털값으로 변환하는 아날로그 입력 유닛의 A/D 변환의 샘플링 주기와, PLC 전체를 제어하는 CPU 유닛의 제어 주기(스캔 타임)는 비동기이며, 또한 샘플링 주기가 고속인 경우가 많다. 이 때문에, 아날로그 입력 유닛에 의한 A/D 변환값의 로깅(logging)을 행하는 경우, CPU 유닛에서 모든 A/D 변환값을 실패하는 일 없이 로깅하는 것은 곤란하다. When analog data values are input to the PLC, an analog input unit (A / D converter) for converting the input analog data values into digital values is used. In general, the sampling period of the A / D conversion of the analog input unit converting the input analog data value into the digital value and the control period (scan time) of the CPU unit controlling the entire PLC are asynchronous, and the sampling period is high. There are many cases. For this reason, when logging A / D converted values by the analog input unit, it is difficult to log all A / D converted values without failing in the CPU unit.

모든 A/D 변환값을 실패하는 일 없이 로깅하는 방법으로서, 아날로그 입력 유닛 내에서 로깅 처리를 행하는 방법이 있지만, 수집한 데이터를 참조하기 위해서는 로깅 완료 후에 CPU 유닛에 그 데이터를 독출할 필요가 있다. 종래, 이 독출 처리에 있어서, 전용의 통신 처리를 복수 회 실행할 필요가 있어, 시간이 든다고 하는 문제가 있었다. As a method of logging all A / D conversion values without fail, there is a method of logging processing in the analog input unit, but in order to refer to the collected data, it is necessary to read the data to the CPU unit after completion of logging. . Conventionally, in this read process, it is necessary to execute a dedicated communication process a plurality of times, and there is a problem that it takes time.

이 문제에 관해, 전용의 통신 처리를 필요로 하지 않고, CPU 유닛으로부터 상시 액세스 가능한 메모리 에어리어인 공용 메모리에 A/D 변환값을 격납하는 기술이 제안되어 있다(예를 들어, 특허 문헌 1 참조). 또, 연속한 데이터의 수집 방법으로서, 링 버퍼 형식으로 수집을 행하는 기술이 제안되어 있다(예를 들어, 특허 문헌 2 참조). 또한, 공용 메모리에 링 버퍼 형식으로 수집을 행하는 기술이 제안되어 있다(예를 들어, 특허 문헌 3 참조). Regarding this problem, a technique for storing A / D conversion values in a common memory which is a memory area that is always accessible from a CPU unit without requiring a dedicated communication process has been proposed (see Patent Document 1, for example). . Moreover, as a collection method of continuous data, the technique which collects in a ring buffer form is proposed (for example, refer patent document 2). Moreover, the technique which collects in a ring buffer form to a common memory is proposed (for example, refer patent document 3).

특허 문헌 1 : 일본 특개평 8-69355호 공보 Patent Document 1: Japanese Patent Application Laid-Open No. 8-69355

특허 문헌 2 : 일본 특개 2008-20392호 공보 Patent Document 2: Japanese Patent Application Laid-Open No. 2008-20392

특허 문헌 3 : 일본 특개 2007-233593호 공보Patent Document 3: Japanese Patent Application Laid-Open No. 2007-233593

그렇지만 특허 문헌 1에 기재된 기술에 의하면, 데이터 격납마다 전(前) 데이터가 덮어써지게 되어 버려, 연속한 데이터의 수집 및 참조가 불가능했다. However, according to the technique described in Patent Document 1, the previous data is overwritten for every data storage, and continuous data collection and reference are impossible.

또, 특허 문헌 2에 기재된 기술에 의하면, 링 버퍼 구조의 메모리 에어리어에 있어서, 최신ㆍ최구(最舊) 데이터를 식별하지 못하여, 수집한 데이터를 시계열로 취급하는 것이 불가능했다. Moreover, according to the technique of patent document 2, in the memory area of a ring buffer structure, it was not able to identify the latest and last data, and it was not possible to treat the collected data as time series.

또, 특허 문헌 3에 기재된 기술은 CPU 유닛의 제어 주기에 동기한 로깅을 실현하기 위한 것이며, 보다 고속인 A/D 변환의 샘플링 주기로 갱신되는, A/D 변환값을 로깅하는 것은 불가능했다. Moreover, the technique described in patent document 3 is for realizing the logging synchronized with the control period of a CPU unit, and it was impossible to log the A / D conversion value updated by the sampling period of a faster A / D conversion.

본 발명은 상기를 감안하여 이루어진 것으로, 모든 A/D 변환값을 실패하는 일 없이 로깅함과 아울러, 로깅한 데이터를 시계열과 대응짓기 가능한 상태에서 특별한 통신 처리를 필요로 하지 않고 용이하게 독출할 수 있는 A/D 변환 장치 및 PLC 시스템을 얻는 것을 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made in view of the above, and it is possible to easily log out all A / D conversion values without fail, and to easily read the logged data without requiring special communication processing in a state capable of matching the time series. It aims to obtain an A / D converter and a PLC system.

상기 목적을 달성하기 위해, PLC에 장착되어, 외부로부터 입력되는 아날로그값을 순서대로 디지털값으로 변환하는 A/D 변환 장치에 있어서, 상기 디지털값을 순서대로 로깅하기 위한 링 버퍼 구성의 로그 격납 영역과 다음 로그 데이터의 격납 위치를 나타내는 파라미터인 선두 포인터를 기억하는 파라미터 격납 영역을 구비하며, 상기 PLC 전체를 제어하는 CPU 유닛으로부터 독출 액세스 가능한 공용 메모리와; 상기 로그 격납 영역의 상기 선두 포인터가 가리키는 어드레스에 디지털값을 로그 데이터로서 기록함과 아울러 상기 선두 포인터를 갱신하는 로깅 실행부를 구비하는 것을 특징으로 한다. In order to achieve the above object, an A / D conversion device mounted on a PLC and converting an analog value input from the outside into a digital value in order, the log storage area of the ring buffer configuration for logging the digital value in order And a parameter storage area for storing a head pointer which is a parameter indicating a storage position of the next log data, the shared memory being read-accessible from a CPU unit controlling the entire PLC; And a logging execution unit for recording the digital value as log data at an address indicated by the head pointer of the log storage area and updating the head pointer.

본 발명에 의하면, 링 버퍼 구성의 로그 격납 영역을 공용 메모리에 확보함과 아울러 로그 격납 영역에 격납되어 있는 최신 로그 데이터와 최구 로그 데이터의 경계 어드레스를 나타내는 선두 포인터를 격납하는 파라미터 격납 영역을 공용 메모리에 확보하도록 구성했으므로, 모든 A/D 변환값을 실패하는 일 없이 로깅함과 아울러, 로깅한 데이터를 시계열과 대응짓기 가능한 상태에서 특별한 통신 처리를 필요로 하지 않고 용이하게 독출할 수 있는 A/D 변환 장치를 얻을 수 있다고 하는 효과를 달성한다. According to the present invention, a common memory is provided with a parameter storage area for securing a log storage area having a ring buffer structure in the common memory, and for storing a head pointer indicating the boundary address of the latest log data and the oldest log data stored in the log storage area. A / D that can be easily read without logging any A / D conversion value without fail, and requiring no special communication processing in the state that can match the logged data with time series. The effect that a converter can be obtained is achieved.

도 1은 본 발명에 의한 실시 형태의 PLC 시스템의 구성을 나타내는 도면이다.
도 2는 로그 격납 영역 및 파라미터 격납 영역에 격납되는 데이터의 데이터 구조를 설명하는 도면이다.
도 3은 로그 격납 영역 및 파라미터 격납 영역에 격납되는 데이터의 데이터 구조를 설명하는 도면이다.
도 4는 본 발명에 의한 실시 형태의 아날로그 입력 유닛의 동작을 설명하는 플로차트이다.
도 5는 본 발명에 의한 실시 형태의 아날로그 입력 유닛의 동작을 설명하는 플로차트이다.
도 6은 로그 데이터의 재배열을 설명하는 도면이다.
도 7은 재배열 후의 로그 격납 영역 상태를 설명하는 도면이다.
BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows the structure of the PLC system of embodiment which concerns on this invention.
2 is a diagram for explaining a data structure of data stored in a log storage area and a parameter storage area.
3 is a diagram illustrating a data structure of data stored in a log storage area and a parameter storage area.
4 is a flowchart for explaining the operation of the analog input unit according to the embodiment of the present invention.
5 is a flowchart for explaining the operation of the analog input unit according to the embodiment of the present invention.
6 is a diagram illustrating rearrangement of log data.
7 is a view for explaining a log storage area state after rearrangement.

이하에 첨부 도면을 참조하여, 본 발명에 따른 A/D 변환 장치의 바람직한 실시 형태를 상세하게 설명한다. 또한, 이 실시 형태에 의해 본 발명이 한정되는 것은 아니다. EMBODIMENT OF THE INVENTION Below, with reference to an accompanying drawing, preferable embodiment of the A / D conversion apparatus which concerns on this invention is described in detail. In addition, this invention is not limited by this embodiment.

실시 형태.Embodiment.

도 1은 A/D 변환 장치(아날로그 입력 유닛)를 포함하는 PLC 시스템의 구성을 설명하는 블록도이다. 도시하는 바와 같이, 아날로그 입력 유닛(100)은 유닛간 버스(300)를 통하여 CPU 유닛(200)에 접속되어 있고, 아날로그 입력 유닛(100) 및 CPU 유닛(200)은 PLC(1000)의 일부를 구성하고 있다. PLC(1000)에는 아날로그 입력 유닛(100), CPU 유닛(200) 외에, 목적에 맞추어, 서보 앰프 등을 제어하여 다축의 위치 제어를 실행하는 모션 컨트롤러 유닛이나, CPU 유닛(200)으로부터 지령된 온도에 도달하도록 가열ㆍ냉각하기 위한 온도 제어 신호를 출력하는 온도 컨트롤러 유닛 등이 유닛간 버스(300)를 통하여 장착되지만, 여기서 아날로그 입력 유닛(100), CPU 유닛(200) 이외의 유닛에 대해서는 언급하지 않는다. 1 is a block diagram illustrating a configuration of a PLC system including an A / D converter (analog input unit). As shown, the analog input unit 100 is connected to the CPU unit 200 via the inter-unit bus 300, and the analog input unit 100 and the CPU unit 200 are connected to a part of the PLC 1000. It consists. In addition to the analog input unit 100 and the CPU unit 200, the PLC 1000 controls a servo amplifier or the like according to the purpose to perform a multi-axis position control, or a temperature commanded from the CPU unit 200. Although a temperature controller unit or the like for outputting a temperature control signal for heating and cooling to reach a temperature is mounted via the inter-unit bus 300, units other than the analog input unit 100 and the CPU unit 200 are not mentioned here. Do not.

아날로그 입력 유닛(100)은 PLC(1000)가 제어 대상으로 하는 산업용 기기 등에 관한 여러 가지의 관측값, 예를 들어, 유량, 압력, 온도 등을 관측하여 전류값이나 전압값으로서 출력하는 센서로부터의 아날로그 데이터값의 입력을 접수하고, 그 접수한 아날로그 데이터값의 입력을 디지털값으로 변환하고, 내부에 구비하는 공용 메모리(140)에 상기 디지털값(A/D 변환값)을 기록한다. CPU 유닛(200)은 PLC(1000)가 구비하는 여러 가지의 유닛을 동작시켜 산업용 기기를 제어하기 위한 프로그램인 유저 프로그램의 실행, 실행 결과의 출력, 유저 프로그램이 사용하는 값 등의 입력값의 취득을 소정의 주기로 반복한다. 이 반복의 동작은 사이클릭 처리라고 불린다. CPU 유닛(200)은 사이클릭 처리에 포함되는 입력값의 취득 동작의 일환으로서, 상기 공용 메모리(140)로부터 상기 관측값의 디지털값(A/D 변환값)을 독출한다.The analog input unit 100 is configured from a sensor that observes various observation values, such as flow rate, pressure, temperature, and the like, for an industrial device to be controlled by the PLC 1000 and outputs them as current values or voltage values. The input of the analog data value is accepted, the input of the received analog data value is converted into a digital value, and the digital value (A / D converted value) is recorded in the common memory 140 provided therein. The CPU unit 200 operates various units included in the PLC 1000 to acquire input values such as execution of a user program, output of execution results, values used by the user program, and the like, which are programs for controlling industrial equipment. Is repeated in a predetermined cycle. The operation of this iteration is called cyclic processing. The CPU unit 200 reads the digital value (A / D converted value) of the observation value from the common memory 140 as part of the operation of acquiring the input value included in the cyclic processing.

CPU 유닛(200)은 유저 프로그램의 실행이나 CPU 유닛(200) 전체의 제어를 실행하는 연산부(210)와, 유저 프로그램의 실행에 필요한 데이터나 유저 프로그램의 입출력값을 격납하기 위한 메모리인 내부 메모리(220)와, 유닛간 버스(300)를 통하여 아날로그 입력 유닛(100)과 통신을 행하기 위한 통신 인터페이스인 버스 I/F(230)와, 유저 프로그램의 설정이나 내부 메모리(220)의 데이터 상태를 표시하기 위한 주변 장치인 퍼스널 컴퓨터, 표시기를 각각 접속하기 위한 인터페이스인 퍼스널 컴퓨터 I/F(240) 및 표시기 I/F(250)를 구비하고 있다. 연산부(210), 내부 메모리(220), 및 버스 I/F(230)는 각각 내부 버스로 접속되어 있다. 또한, PLC(1000) 및 PLC(1000)에 접속된 주변 장치(퍼스널 컴퓨터 및/또는 표시기)를 포함하는 시스템을 PLC 시스템이라고 부른다. The CPU unit 200 includes an arithmetic unit 210 for executing a user program or controlling the entire CPU unit 200, and an internal memory serving as a memory for storing data necessary for the execution of the user program or input / output values of the user program. 220, the bus I / F 230, which is a communication interface for communicating with the analog input unit 100 via the inter-unit bus 300, the setting of the user program and the data state of the internal memory 220. The personal computer I / F 240 and the indicator I / F 250 which are interfaces for connecting a personal computer which are peripheral devices for display, and an indicator, respectively are provided. The computing unit 210, the internal memory 220, and the bus I / F 230 are each connected by an internal bus. In addition, a system including a PLC 1000 and a peripheral device (personal computer and / or indicator) connected to the PLC 1000 is called a PLC system.

여기서, 아날로그 입력 유닛(100)이 구비하는 공용 메모리(140)에 대해서 설명한다. 공용 메모리(140)에는 CPU 유닛(200)에 의한 사이클릭 처리에 의해 독출되는 A/D 변환값을 기억하는 영역인 A/D 변환값 격납 영역(141)이 확보되어 있다. 상기한 바와 같이, 통상, 아날로그 데이터값을 샘플링하여 디지털값으로 변환하는 간격(샘플링 간격)은 사이클릭 처리의 주기보다 고속이기 때문에, CPU 유닛(200)이 A/D 변환값 격납 영역(141)에 기록된 A/D 변환값을 실패하는 일 없이 독출하여 로깅하는 것은 어렵다. 그래서 본 발명의 실시 형태에서는 아날로그 입력 유닛(100)이 데이터를 고속으로 기록할 수 있고, 또한 CPU 유닛(200)이 번잡한 통신 처리를 실행하는 일 없이 독출 액세스할 수 있는 공용 메모리(140)에, 상기 A/D 변환값 격납 영역(141) 외에, A/D 변환값을 로그 데이터로서 기억하기 위한 기억 영역인 로그 격납 영역(142)을 확보하는 것으로 했다. 또한, 로그 격납 영역(142)에 기억되어 있는 로그 데이터는 유닛간 버스(300), CPU 유닛(200)을 통하여 주변 장치에 독출된다. Here, the common memory 140 included in the analog input unit 100 will be described. The common memory 140 has an A / D conversion value storage area 141 which is an area for storing the A / D conversion value read out by the cyclic processing by the CPU unit 200. As described above, since the interval (sampling interval) for sampling the analog data value and converting it into the digital value is usually higher than the period of the cyclic processing, the CPU unit 200 causes the A / D converted value storage area 141 to be used. It is difficult to read and log the A / D conversion value recorded in the file without failing. Therefore, in the embodiment of the present invention, the analog input unit 100 can record data at high speed, and the CPU unit 200 can read and access the common memory 140 without executing complicated communication processing. In addition to the A / D conversion value storage area 141, a log storage area 142 which is a storage area for storing A / D conversion values as log data is assumed to be secured. The log data stored in the log storage area 142 is read out to the peripheral device via the inter-unit bus 300 and the CPU unit 200.

로그 격납 영역(142)은 링 버퍼 구성으로 되어 있다. 즉, 로그 격납 영역(142)은 로그 데이터가 선두 어드레스로부터 순번으로 시계열순으로 기록된다. 그리고 로그 데이터의 기록 어드레스가 최후미에 도달했을 때, 랩어라운드(wraparound)하여 다시 선두 어드레스로부터 로그 데이터가 덮어써져서 기록된다. 여기서는 로깅이 개시되고 나서 랩어라운드될 때까지의 로그 데이터 기록을 1주(週)째의 기록으로 표현하고, 그 이후는 1+n(n은 랩어라운드의 회수(回數))주째의 기록으로 표현하는 것으로 한다. 공용 메모리(140)는 1주째에 있어서 최신 로그 데이터의 기록 위치를 구하기 위한 파라미터인 입력 데이터 수와, 2주째 이후에 있어서 최신 로그 데이터의 기록 위치를 나타내는 포인터인 선두 포인터를 격납하는 파라미터 격납 영역(143)을 추가로 구비하고 있다. 2주째 이후, 선두 포인터는 최신 로그 데이터의 기록 위치를 나타내므로, 최신 로그 데이터와 최구 로그 데이터의 경계를 나타내게 된다. The log storage area 142 has a ring buffer configuration. That is, the log storage area 142 records log data in chronological order from the head address. When the recording address of the log data reaches the end, it wraps around and the log data is overwritten from the head address again. Here, the log data record from the start of logging until the wrap-around time is expressed as the first week record, and thereafter, 1 + n (n is the record of the number of wraparound weeks). We shall express. The common memory 140 stores a parameter storage area for storing the number of input data which is a parameter for obtaining a recording position of the latest log data in the first week, and a head pointer which is a pointer indicating the recording position of the latest log data in the second week or later. 143) is further provided. After the second week, the head pointer indicates the recording position of the latest log data, thus indicating the boundary between the latest log data and the oldest log data.

도 2 및 도 3은 로그 격납 영역(142) 및 파라미터 격납 영역(143)의 데이터 구조를 설명하는 도면이다. 도 2는 1주째, 도 3은 2주째의 경우 데이터 구조를 나타내고 있다. 또한, 여기서, 로그 격납 영역(142)은 N워드분의 기억 용량을 가지고, 시간 T가 경과할 때마다 1워드의 로그 데이터(로그 데이터로서의 A/D 변환값)가 기록되는 것으로 하고 있다. 도 2에 나타내는 바와 같이, 로깅이 개시되고 나서 시각 nT(n<N)가 경과한 시점에서는 1주째이므로, 선두 포인터의 값은 0으로 고정되고, 입력 데이터 수는 n+1로 되어 있다. 즉, 다음 데이터의 기록처는 로그 격납 영역(142)의 선두 어드레스 +(n+1)워드의 위치인 것을 알 수 있다. 도 3에 나타내는 바와 같이, 2주째는 최신 데이터가 선두 어드레스로부터 n-N워드의 위치에 기록되어 있으므로, 선두 포인터는 n+1-N으로 되어 있고, 입력 데이터 수는 N(고정)으로 되어 있다. 또한, 3주째 이후 선두 포인터의 값은 mod(n,N)+1로 된다. 2 and 3 are diagrams illustrating the data structure of the log storage area 142 and the parameter storage area 143. FIG. 2 shows the data structure for the first week and FIG. 3 for the second week. Here, the log storage area 142 has a storage capacity of N words, and one word of log data (A / D conversion value as log data) is recorded each time T passes. As shown in Fig. 2, the first pointer is fixed at 0 when the time nT (n <N) has elapsed since the start of logging, and the value of the head pointer is fixed to 0, and the number of input data is n + 1. In other words, it can be seen that the recording destination of the next data is the position of the head address + (n + 1) word of the log storage area 142. As shown in Fig. 3, since the latest data is recorded at the position of n-N words from the head address at the second week, the head pointer is n + 1-N, and the number of input data is N (fixed). After the third week, the value of the first pointer is mod (n, N) +1.

도 1로 돌아와, 아날로그 입력 유닛(100)은 상기 공용 메모리(140) 외, 아날로그 데이터값의 입력을 접수하는 아날로그 데이터 입력 인터페이스(I/F)(110)와, 접수한 아날로그 데이터값을 디지털값(A/D 변환값)으로 변환하는 A/D 변환부(120)와, A/D 변환값의 로깅을 정지시키기 위한 트리거를 접수하는 트리거 입력 인터페이스(I/F)(150)와, 아날로그 입력 유닛(100) 전체의 제어를 실행하는 연산부(130)와, 유닛간 버스(300)를 통하여 CPU 유닛(200)과 통신을 행하기 위한 통신 인터페이스인 버스 I/F(160)를 구비하고 있다. 연산부(130), 공용 메모리(140), 버스 I/F(160)간은 내부 버스로 각각 접속되어 있다. Returning to FIG. 1, the analog input unit 100 receives an analog data input interface (I / F) 110 that accepts an input of an analog data value, in addition to the common memory 140, and converts the received analog data value into a digital value. A / D conversion unit 120 for converting to (A / D conversion value), trigger input interface (I / F) 150 for accepting a trigger for stopping logging of A / D conversion value, and analog input A computing unit 130 for controlling the entire unit 100 and a bus I / F 160 which is a communication interface for communicating with the CPU unit 200 via the inter-unit bus 300 are provided. The arithmetic unit 130, the common memory 140, and the bus I / F 160 are each connected by an internal bus.

연산부(130)는 트리거 입력 I/F(150)가 접수한 트리거를 검출하는 트리거 검출부(131)와, 트리거 검출부(131)가 검출한 트리거와 파라미터 격납 영역(143)이 격납하고 있는 파라미터에 기초하여, A/D 변환부(120)가 출력하는 A/D 변환값을 순서대로 로그 데이터로서 로그 격납 영역(142)에 기록하는 로깅 실행부(132)를 추가로 구비하고 있다. 로깅 실행부(132)는 트리거 검출부(131)가 트리거를 검출한 시점으로부터 미리 설정된 데이터 수(트리거 후 데이터 수)분만큼 로그 데이터를 기록한 후, 로깅을 정지한다. 또한, 트리거로서는 트리거 입력 I/F(150)로부터의 신호 입력에 의한 트리거 외, 예를 들어 이하의 여러 종류의 트리거를 사용할 수 있다. The calculation unit 130 is based on a trigger detector 131 for detecting a trigger received by the trigger input I / F 150, a parameter detected by the trigger and the parameter storage area 143 detected by the trigger detector 131. In addition, a logging execution unit 132 is further provided to record the A / D conversion values output from the A / D conversion unit 120 in the log storage area 142 as log data. The logging execution unit 132 records the log data for a predetermined number of data (the number of data after the trigger) from the time when the trigger detection unit 131 detects the trigger, and then stops logging. As the trigger, in addition to the trigger by the signal input from the trigger input I / F 150, for example, the following various types of triggers can be used.

ㆍPLC(1000)의 내부 신호에 의한 트리거.• Trigger by the internal signal of the PLC 1000.

ㆍA/D 변환값이 설정한 값보다 크거나 또는 작을 때에 발생하는 트리거.• Trigger that occurs when the A / D conversion value is larger or smaller than the set value.

ㆍPLC(1000)의 내부 시계 정보를 사용하여, 매일 정시에 발생하는 정시 트리거.• A timing trigger that occurs every hour on the hour using the internal clock information of the PLC 1000.

ㆍ로그 격납 영역(142)의 용량이 풀(full)로 되면 발생하는 버퍼 풀 트리거.A buffer pool trigger that occurs when the capacity of the log storage area 142 becomes full.

ㆍ아날로그 입력 유닛(100)이 구비하고 있는 에러 출력 기능, 경보 검출 기능과 연동한 에러 트리거, 경보 트리거.ㆍ Error trigger and alarm trigger in conjunction with the error output function and alarm detection function provided in the analog input unit 100.

ㆍ상기 트리거 중 복수의 AND 조건, OR 조건으로 발생하는 복합 트리거.Multiple triggers occurring under a plurality of AND and OR conditions among the triggers.

다음에, 도 4 및 도 5를 참조하여 본 발명의 실시 형태의 동작을 설명한다. 도 4 및 도 5는 아날로그 입력 유닛(100)의 동작을 설명하는 플로차트이다. Next, the operation of the embodiment of the present invention will be described with reference to FIGS. 4 and 5. 4 and 5 are flowcharts for explaining the operation of the analog input unit 100.

도 4에 있어서, 우선, 로깅 실행부(132)는 유저에 의해 설정된 로깅에 관한 초기 설정을 취득한다(단계 S10). 초기 설정에서는 로깅의 주기, 트리거 종별, 트리거 후 데이터 수가 설정되어 있다. 로깅의 주기는 샘플링 간격 주기의 정수배가 설정되어 있다. In FIG. 4, first, the logging execution unit 132 acquires initial settings relating to logging set by the user (step S10). In the initial setting, the logging cycle, trigger type, and post-trigger data count are set. In the logging cycle, an integer multiple of the sampling interval cycle is set.

계속해서, 로깅 실행부(132)는 A/D 변환부(120)에 의한 A/D 변환이 개시되면, A/D 변환값의 로깅 동작을 시작한다(단계 S11). 구체적으로, 로깅 실행부(132)는 로깅 주기마다 로그 데이터를 로그 격납 영역(142)에 기록하기 위해서, 타이머나 카운터를 사용하여 로깅 주기 간격 시간에 도달했는지의 여부를 판정한다(단계 S12). Subsequently, the logging execution unit 132 starts the logging operation of the A / D conversion values when the A / D conversion by the A / D conversion unit 120 is started (step S11). Specifically, the logging execution unit 132 determines whether the logging cycle interval time has been reached using a timer or a counter in order to record log data in the log storage area 142 for each logging cycle (step S12).

단계 S11 또는 전회(前回)의 기록으로부터의 경과 시간이 로깅 주기 간격 시간에 도달하지 않은 경우(단계 S12, 아니오), 로깅 주기 간격 시간에 도달했는지의 여부를 판정하는 단계를 속행한다. 로깅 주기 간격 시간에 도달한 경우(단계 S12, 예), 로깅 실행부(132)는 로깅이 1주째인지의 여부를 추가로 판정한다(단계 S13). 로깅이 1주째인지의 여부는 예를 들어 입력 데이터 수의 값이 가리키는 기억 용량이 로그 격납 영역(142)의 기억 영역에 동등한지의 여부로 판정할 수 있다. When the elapsed time from the step S11 or the previous record does not reach the logging cycle interval time (step S12, NO), it is determined whether or not the logging cycle interval time has been reached. When the logging cycle interval time has been reached (step S12, YES), the logging execution unit 132 further determines whether logging is the first week (step S13). Whether or not logging is the first week can be determined by, for example, whether the storage capacity indicated by the value of the input data number is equal to the storage area of the log storage area 142.

로깅이 1주째인 경우(단계 S13, 예), 로깅 실행부(132)는 파라미터 격납 영역(143)으로부터 입력 데이터 수를 취득하고(단계 S14), A/D 변환부(120)가 출력한 A/D 변환값을 로그 격납 영역(142)의 선두 어드레스에 입력 데이터 수분(數分)의 용량을 가산한 어드레스에 기록한다(단계 S15). 그리고 로깅 실행부(132)는 입력 데이터 수를 1 가산하는 갱신을 행한다(단계 S16). When logging is the first week (step S13, YES), the logging execution unit 132 acquires the number of input data from the parameter storage area 143 (step S14), and the A / D conversion unit 120 outputs A. The / D converted value is recorded at an address obtained by adding the capacity of the input data moisture to the head address of the log storage area 142 (step S15). The logging execution unit 132 then updates by adding one input data number (step S16).

로깅이 2주째 이후인 경우(단계 S13, 아니오), 로깅 실행부(132)는 파라미터 격납 영역(143)으로부터 선두 포인터를 취득하고(단계 S17), A/D 변환부(120)가 출력한 A/D 변환값을 로그 격납 영역(142)의 선두 포인터가 가리키는 어드레스에 기록한다(단계 S18). 그리고 로깅 실행부(132)는 선두 포인터에 하나의 데이터분만큼 가산하고(단계 S19), 선두 포인터가 로그 격납 영역(142)의 최후미 어드레스를 넘었는지의 여부를 판정한다(단계 S20). 최후미 어드레스를 넘은 경우(단계 S20, 예), 선두 포인터를 로그 격납 영역(142)의 선두 어드레스에 세트한다(단계 S21). If logging is after the second week (step S13, NO), the logging execution unit 132 obtains the head pointer from the parameter storage area 143 (step S17), and the A / D conversion unit 120 outputs A. The / D converted value is written to the address indicated by the head pointer of the log storage area 142 (step S18). The logging execution unit 132 then adds one data portion to the head pointer (step S19), and determines whether the head pointer has passed the last address of the log storage area 142 (step S20). When the last address is exceeded (step S20, YES), the head pointer is set to the head address of the log storage area 142 (step S21).

단계 S16, 단계 S21 또는 단계 S20에서 선두 포인터가 로그 격납 영역(142)의 최후미 어드레스를 넘지 않은 경우(단계 S20, 아니오), 로깅 실행부(132)는 격납 데이터 수를 파라미터 격납 영역(143)에 출력하고(단계 S22), 선두 포인터를 파라미터 격납 영역(143)에 출력하고(단계 S23), 단계 S12로 이행한다. If the head pointer does not exceed the last address of the log storage area 142 in step S16, step S21 or step S20 (step S20, NO), the logging execution unit 132 stores the number of stored data in the parameter storage area 143. To the parameter storage area 143 (step S23), and the process proceeds to step S12.

다음에, 트리거를 검출했을 때 아날로그 입력 유닛(100)의 동작을 설명한다. 도 5는 트리거를 검출했을 때 아날로그 입력 유닛(100)의 동작을 설명하는 도면이다. Next, the operation of the analog input unit 100 when the trigger is detected will be described. 5 is a diagram illustrating the operation of the analog input unit 100 when a trigger is detected.

우선, 로깅 실행부(132)는 초기 설정을 취득하여 트리거 후 데이터 수를 취득한다(단계 S30). 그리고 로깅 실행부(132)는 트리거 검출부(131)가 트리거를 검출했는지의 여부를 판정한다(단계 S31). 트리거를 검출하고 있지 않는 경우(단계 S31, 아니오), 계속 트리거를 검출할 때까지 판정을 속행한다. 트리거를 검출한 경우(단계 S31, 예), 로깅 실행부(132)는 트리거를 검출하고 나서 트리거 후 데이터 수분의 데이터를 로그 격납 영역(142)에 기록했는지의 여부를 추가로 판정한다(단계 S32). 트리거 후 데이터 수분의 데이터를 로그 격납 영역(142)에 기록하지 않은 경우(단계 S32, 아니오), 트리거 후 데이터 수분의 데이터를 기록할 때까지 판정을 속행한다. First, the logging execution unit 132 acquires the initial setting and acquires the number of post-trigger data (step S30). The logging execution unit 132 then determines whether the trigger detection unit 131 has detected a trigger (step S31). If the trigger is not detected (step S31, NO), the determination is continued until the continuous trigger is detected. If a trigger is detected (step S31, YES), the logging execution unit 132 further determines whether or not data after the trigger has been recorded in the log storage area 142 after detecting the trigger (step S32). ). If data of the data moisture after the trigger is not recorded in the log storage area 142 (step S32, NO), the determination is continued until data of the data moisture after the trigger is recorded.

트리거 후 데이터 수분의 데이터를 로그 격납 영역(142)에 기록한 경우(단계 S32, 예), 로깅 실행부(132)는 로그 데이터 격납 처리를 정지하고(단계 S33), 로그 격납 영역(142)의 선두로부터 시계열순으로 되도록 로그 격납 영역(142)에 기억되어 있는 로그 데이터를 재배열한다(단계 S34). 도 6은 단계 S34에 있어서 재배열을 설명하는 도면이다. 전술한 바와 같이, 로그 격납 영역(142)은 링 버퍼 구성으로 되어 있으므로, 소정의 시점에 있어서, 도 6의 좌도에 나타내는 바와 같이, 최신 로그 데이터와 최구 로그 데이터의 경계가 존재한다. 로깅 실행부(132)는 도 6의 좌도와 같이 기억되어 있는 데이터를, 도 6의 우도에 나타내는 바와 같이 재배열하여, 선두에 최구 로그 데이터, 최후미에 최신 로그 데이터가 격납되도록 한다. 도 7은 재배열 후 로그 격납 영역(142)의 상태를 설명하는 도면이다. 도 7에 나타내는 바와 같이, 트리거 검출시의 시점에 있어서 기록 어드레스 이후의 어드레스에는 트리거 후 데이터 수의 로그 데이터가 격납되어 있는 상태로 되어 있다. 또한, 여기서는 선두로부터 시계열순으로 재배열하는 것으로 했지만, 최후미로부터 시계열순으로 되도록 재배열하도록 해도 좋다. When data of the data moisture after the trigger is recorded in the log storage area 142 (step S32, YES), the logging execution unit 132 stops the log data storage process (step S33) and starts the head of the log storage area 142. The log data stored in the log storage area 142 is rearranged so as to be in chronological order (step S34). 6 is a view for explaining rearrangement in step S34. As described above, since the log storage area 142 has a ring buffer configuration, as shown in the left figure of FIG. 6, at a predetermined time point, a boundary between the latest log data and the oldest log data exists. The logging execution unit 132 rearranges the data stored as shown in the left side of FIG. 6 as shown in the right side of FIG. 6 so that the oldest log data and the latest log data are stored at the beginning. 7 is a view for explaining the state of the log storage area 142 after rearrangement. As shown in Fig. 7, the log data of the number of post-trigger data is stored in the address after the write address at the time of trigger detection. In this example, the rearrangement is performed in chronological order from the beginning, but may be rearranged so as to be in chronological order from the end.

그리고 단계 S34의 후에, 로깅 실행부(132)는 로깅이 완료된 취지를 나타내는 로깅 완료 플래그를 온으로 하고(단계 S35), 동작을 종료한다. 또한, 공용 메모리(140) 내의 일부 비트를 로깅 완료 플래그용의 기억 영역으로 하고, 이 기억 영역의 비트를 1로 함으로써 로깅 완료를 나타내는 바와 같이 해도 좋고, 그 외의 기억 영역을 로깅 완료 플래그로 하도록 해도 좋다. 또, 로깅 실행부(132)는 로깅 완료 플래그를 온으로 함과 아울러, CPU 유닛(200)에 로깅이 완료된 취지를 통지하도록 해도 좋다. 이 상태에서 퍼스널 컴퓨터 또는 표시기에 로그 격납 영역(142)의 선두 어드레스로부터 순번으로 로그 데이터를 독출하도록 하면, 로그 데이터를 시계열순으로 취득할 수 있다. After step S34, the logging execution unit 132 turns on the logging completion flag indicating that logging has been completed (step S35), and ends the operation. In addition, some bits in the common memory 140 may be used as a storage area for logging completion flags, and bits of this storage area may be set to 1 to indicate logging completion, or other storage areas may be set as logging completion flags. good. In addition, the logging execution unit 132 may turn on the logging completion flag and may notify the CPU unit 200 that logging has been completed. In this state, if the personal computer or the displayer reads log data in order from the head address of the log storage area 142, the log data can be obtained in a time series order.

또한, 단계 S34에 있어서 선두 어드레스로부터 데이터가 시계열순으로 격납되도록 데이터를 재배열하는 것으로 했지만, 단계 S34의 동작을 실행하는지 스킵하는지를 초기 설정에 의해 설정 가능하게 구성하도록 해도 좋다. 스킵하는 경우, 주변 장치는 로그 데이터뿐만 아니라 선두 포인터도 독출하도록 하면, 주변 장치측에서 로그 데이터를 시계열순으로 재배열하는 것이 가능하게 된다. 또, 주변 장치는 로깅 완료 플래그가 온으로 되었을 때뿐만 아니라, 언제라도 공용 메모리(140)에 독출 액세스하여 로그 데이터를 독출할 수 있다. 그 때, 전술한 바와 동일하게, 선두 포인터도 독출하도록 하면 좋다. In addition, in step S34, the data is rearranged so that the data is stored in the chronological order from the head address. However, it is possible to configure whether or not the operation of step S34 is performed by the initial setting. In the case of skipping, if the peripheral device reads not only the log data but also the head pointer, it becomes possible to rearrange the log data in chronological order on the peripheral device side. In addition, the peripheral device may read and access the common memory 140 at any time, as well as when the logging completion flag is turned on, to read log data. In that case, the head pointer may also be read as described above.

또, 사이클릭 처리의 주기보다 빠른 샘플링 처리 간격으로 로깅하는 것으로 하여 설명했지만, 로깅 주기를 사이클릭 처리의 주기보다 늦게 설정하고, CPU 유닛(200)을 통하여 로그 데이터를 주변 장치에 거의 실시간으로 독출하도록 해도 좋다. 또, 주변 장치는 독출한 로그 데이터를 독출하는 순으로 배열하면, 로그 데이터의 시간적 추이를 나타내는 실시간 트랜드 그래프를 작성할 수 있다. In addition, although explanation was given by logging at a sampling processing interval earlier than the cycle of the cyclic processing, the logging cycle is set later than the cycle of the cyclic processing, and the log data is read out to the peripheral device in near real time through the CPU unit 200. You may do so. In addition, when the peripheral device arranges the read log data in the order of reading, the real time trend graph showing the temporal trend of the log data can be created.

이상과 같이, 본 발명의 실시 형태에 의하면, 아날로그 입력 유닛(100)은 링 버퍼 구성의 로그 격납 영역(142)을 공용 메모리(140)에 확보하고, 로그 격납 영역(142)에 격납되어 있는 로그 데이터 중 최신 로그 데이터와 최구 로그 데이터의 경계 어드레스를 나타내는 선두 포인터를 공용 메모리(140)에 격납하도록 구성했으므로, 모든 A/D 변환값을 실패하는 일 없이 로깅함과 아울러, 로깅한 데이터를 시계열과 대응짓기 가능한 상태에서 특별한 통신 처리를 필요로 하지 않고 용이하게 독출할 수 있게 된다. 또, 아날로그 입력 유닛(100)은 링 버퍼 구성으로 되어 있는 로그 격납 영역(142)에 격납되어 있는 로그 데이터를 시계열순으로 재배열하도록 구성했으므로, 특별한 조작을 실행하는 일 없이 시계열순의 로그 데이터를 독출할 수 있게 된다. As described above, according to the embodiment of the present invention, the analog input unit 100 secures the log storage area 142 of the ring buffer structure in the common memory 140 and logs stored in the log storage area 142. Since the head pointer indicating the boundary address of the latest log data and the oldest log data among the data is stored in the common memory 140, all A / D conversion values are logged without fail, and the logged data is stored in time series and In a compatible state, it can be easily read without requiring special communication processing. In addition, since the analog input unit 100 is configured to rearrange the log data stored in the log storage area 142 having a ring buffer configuration in chronological order, log data in chronological order is not executed. You can read it.

또한, 이상의 설명에 있어서는 사이클릭 처리에 의해 독출되는 A/D 변환값을 A/D 변환값 격납 영역(141)에 격납하고, A/D 변환값의 로그 데이터를 로그 격납 영역(142)에 격납하는 것으로 하여 설명했지만, A/D 변환값 격납 영역(141)을 삭제하고, CPU 유닛(200)은 사이클릭 처리에 있어서 로그 격납 영역(142)에 격납되어 있는 로그 데이터로서의 A/D 변환값을 독출하도록 해도 좋다. 그 때, CPU(200)는 선두 포인터 또는 입력 데이터 수에 기초하여 최신 데이터의 격납 위치를 참조하도록 하면 좋다. 즉, 1주째의 경우, 선두 어드레스에 입력 데이터 수분의 기억 용량을 가산하여 구해지는 어드레스가 최신의 A/D 변환값이 격납되어 있는 어드레스로 되고, 2주째 이후의 경우, (선두 포인터―1)이 가리키는 어드레스가 최신의 A/D 변환값이 격납되어 있는 어드레스로 된다. 또, 유저 프로그램이 A/D 변환값의 과거값을 사용하는 경우, CPU 유닛(200)은 로그 격납 영역(142)에 로그 데이터로서 격납되어 있는 A/D 변환값의 과거값을 독출하도록 해도 좋다. In the above description, the A / D converted value read out by the cyclic processing is stored in the A / D converted value storage area 141, and the log data of the A / D converted value is stored in the log storage area 142. Although it demonstrated as mentioned above, the A / D conversion value storage area | region 141 is deleted, and the CPU unit 200 uses the A / D conversion value as log data stored in the log storage area | region 142 in a cyclic process. You may read it. At that time, the CPU 200 may refer to the storage position of the latest data based on the head pointer or the number of input data. That is, in the first week, the address obtained by adding the storage capacity of the input data moisture to the head address becomes an address in which the latest A / D conversion value is stored, and in the second week or later, the first pointer-1 This address becomes the address where the latest A / D conversion value is stored. In addition, when the user program uses the past value of the A / D converted value, the CPU unit 200 may read the past value of the A / D converted value stored as log data in the log storage area 142. .

또, 트리거 검출에 의한 로깅 정지 후, 트리거 조건이 해제되는 것에 의해, 로깅 처리를 재개하도록 해도 좋다. 이에 의해, 트리거 조건의 온, 오프에 의해 로깅의 개시ㆍ정지를 제어할 수 있다. In addition, after the logging is stopped by trigger detection, the trigger condition may be released to resume the logging process. As a result, the start and stop of logging can be controlled by turning on and off the trigger condition.

또, A/D 변환부(120)가 A/D 변환을 개시하면 로깅이 개시되는 것으로 했지만, A/D 변환 개시 후, 트리거 검출에 의해 로깅을 개시하도록 해도 좋다. In addition, although A / D conversion part 120 starts logging when A / D conversion starts, you may start logging by trigger detection after A / D conversion start.

[산업상의 사용 가능성][Industrial availability]

이상과 같이, 본 발명에 따른 A/D 변환 장치 및 PLC 시스템은 PLC에 장착되는 A/D 변환 장치 및 PLC 시스템에 적용하기에 매우 적합하다. As described above, the A / D converter and the PLC system according to the present invention are very suitable for application to the A / D converter and the PLC system mounted on the PLC.

100 아날로그 입력 유닛
110 아날로그 데이터 입력 I/F
120 A/D 변환부
130 연산부
131 트리거 검출부
132 로깅 실행부
140 공용 메모리
141 A/D 변환값 격납 영역
142 로그 격납 영역
143 파라미터 격납 영역
150 트리거 입력 I/F
160 버스 I/F
210 연산부
220 내부 메모리
230 버스 I/F
240 퍼스널 컴퓨터 I/F
250 표시기 I/F
300 유닛간 버스
1000 PLC
100 analog input units
110 analog data input I / F
120 A / D Converter
130 calculator
131 trigger detector
132 Logging Execution Unit
140 common memory
141 A / D conversion value storage area
142 Log Containment Area
143 Parameter Storage Area
150 trigger input I / F
160 bus I / F
210 calculator
220 internal memory
230 bus I / F
240 personal computer I / F
250 indicator I / F
300 inter-unit buses
1000 PLC

Claims (5)

프로그래머블 컨트롤러(PLC)에 장착되어, 외부로부터 입력되는 아날로그값을 순서대로 디지털값으로 변환하는 A/D 변환 장치에 있어서,
상기 디지털값을 순서대로 로깅(logging)하기 위한 링 버퍼 구성의 로그 격납 영역과 다음 로그 데이터의 격납 위치를 나타내는 파라미터인 선두 포인터를 기억하는 파라미터 격납 영역을 구비하며, 상기 PLC 전체를 제어하는 CPU 유닛으로부터 독출 액세스 가능한 공용 메모리와,
상기 로그 격납 영역의 상기 선두 포인터가 가리키는 어드레스에 디지털값을 로그 데이터로서 기록함과 아울러 상기 선두 포인터를 갱신하는 로깅 실행부를 구비하는 것을 특징으로 하는 A/D 변환 장치.
In the A / D conversion device mounted on a programmable controller (PLC), converting analog values input from the outside into digital values in order,
A CPU unit having a log storage area of a ring buffer configuration for logging the digital values in order and a parameter storage area for storing a head pointer which is a parameter indicating a storage position of the next log data, and the CPU unit controlling the entire PLC; Shared memory that can be read from, and
And a logging execution unit for recording a digital value as log data at an address indicated by the head pointer of the log storage area and updating the head pointer.
청구항 1에 있어서,
상기 로깅 실행부는 로깅을 정지한 후, 상기 로그 격납 영역에 격납되어 있는 각 로그 데이터의 격납 위치를 상기 선두 포인터에 기초하여 변경하고 시계열순으로 정렬시키는 것을 특징으로 하는 A/D 변환 장치.
The method according to claim 1,
And the logging execution unit stops logging, and changes the storage position of each log data stored in the log storage area based on the head pointer and arranges them in chronological order.
청구항 2에 있어서,
상기 로깅 실행부는 소정의 트리거를 검지한 경우, 상기 트리거를 검지한 시점 이후에 로깅된 로그 데이터의 수가 미리 정해진 소정의 수에 도달했을 때, 로깅을 정지하는 것을 특징으로 하는 A/D 변환 장치.
The method according to claim 2,
And the logging execution unit stops logging when a predetermined trigger detects a predetermined trigger, when the number of log data logged after a point in time when the trigger is detected reaches a predetermined predetermined number.
청구항 3에 있어서,
상기 소정의 트리거는 상기 PLC의 내부 신호, 외부로부터 입력되는 입력 신호, A/D 변환값이 소정의 값보다 작거나 또는 클 때에 발생하는 신호, 상기 PLC의 내부 시계 정보를 사용한 정시 신호, 상기 로그 격납 영역의 빈 용량이 없어진 시점에서 로깅 정지하기 위한 버퍼 풀(buffer full) 신호, 자신이 발하는 경보 또는 자신이 에러를 검출했을 때에 발하는 신호로 이루어진 그룹 중 하나의 신호 또는 복수의 신호를 모두 수신하거나 또는 1개 수신했을 때에 발생하는 신호인 것을 특징으로 하는 A/D 변환 장치.
The method according to claim 3,
The predetermined trigger includes an internal signal of the PLC, an input signal input from the outside, a signal generated when an A / D conversion value is smaller or larger than a predetermined value, a timing signal using the internal clock information of the PLC, and the log. Receive all or a plurality of signals from the group consisting of a buffer full signal to stop logging when the storage area becomes empty, an alarm issued by the user, or a signal issued by the user when an error is detected. Or a signal generated when one signal is received.
청구항 1 내지 청구항 4 중 어느 한 항에 기재된 A/D 변환 장치, CPU 유닛, 및 상기 A/D 변환 장치와 상기 CPU 유닛을 접속하는 버스를 구비하는 PLC와, 상기 CPU 유닛 및 상기 버스를 통하여 상기 A/D 변환 장치가 구비하는 공용 메모리의 로그 격납 영역으로부터 로그 데이터를 독출하는 주변 장치를 구비하는 프로그래머블 컨트롤러 시스템에 있어서,
상기 주변 장치는 상기 로그 데이터를 거의 실시간으로 독출하고, 상기 독출한 로그 데이터의 디지털값을 시계열순으로 배열한 트랜드 그래프를 표시하는 것을 특징으로 하는 PLC 시스템.
A PLC having an A / D conversion device according to any one of claims 1 to 4, a CPU unit, and a bus that connects the A / D conversion device and the CPU unit, and through the CPU unit and the bus, A programmable controller system having a peripheral device for reading log data from a log storage area of a common memory included in an A / D converter,
And the peripheral device reads the log data in near real time and displays a trend graph in which the digital values of the read log data are arranged in chronological order.
KR1020117019495A 2009-03-23 2009-03-23 A/d converter and programmable controller system KR101277426B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/055692 WO2010109584A1 (en) 2009-03-23 2009-03-23 A/d converter and programmable controller system

Publications (2)

Publication Number Publication Date
KR20110106944A true KR20110106944A (en) 2011-09-29
KR101277426B1 KR101277426B1 (en) 2013-06-20

Family

ID=42780293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117019495A KR101277426B1 (en) 2009-03-23 2009-03-23 A/d converter and programmable controller system

Country Status (7)

Country Link
US (1) US8543744B2 (en)
JP (1) JP5122000B2 (en)
KR (1) KR101277426B1 (en)
CN (1) CN102362232B (en)
DE (1) DE112009004529B4 (en)
TW (1) TWI423593B (en)
WO (1) WO2010109584A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409618B1 (en) * 2012-03-28 2014-06-18 미쓰비시덴키 가부시키가이샤 Conversion device, peripheral device, and programmable logic controller
KR20160014104A (en) * 2014-04-25 2016-02-05 미쓰비시덴키 가부시키가이샤 Function unit, analog input unit, and programmable controller system

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534994B1 (en) * 2011-01-21 2015-07-07 미쓰비시덴키 가부시키가이샤 Analog input unit and programmable controller
US8938219B2 (en) * 2012-05-03 2015-01-20 Bristol, Inc. Flow computers having wireless communication protocol interfaces and related methods
KR101586163B1 (en) 2012-05-11 2016-01-15 미쓰비시덴키 가부시키가이샤 Analog conversion device and programmable logic controller system
CN104756024B (en) * 2012-10-26 2017-03-01 三菱电机株式会社 Analog converting device and programable controller system
TWI489237B (en) * 2012-11-16 2015-06-21 Ind Tech Res Inst Real-time sampling device and method thereof
KR101712300B1 (en) 2012-11-22 2017-03-03 미쓰비시덴키 가부시키가이샤 Data collection and transfer device
CN103226340A (en) * 2013-04-16 2013-07-31 深圳市汇川控制技术有限公司 Programmable logic controller and realization method
US9869988B2 (en) * 2014-03-07 2018-01-16 Mitsubishi Electric Corporation Programmable controller system for performing analog-to-digital conversion based on an adjustable conversion characteristic table
KR101781324B1 (en) * 2015-01-30 2017-09-22 미쓰비시덴키 가부시키가이샤 A / D converter, D / A converter, and PLC
KR20180042659A (en) * 2016-10-18 2018-04-26 주식회사 아트메스 Method and apparatuf for procesing measuring data
WO2019142288A1 (en) 2018-01-18 2019-07-25 三菱電機株式会社 Plc, network unit, cpu unit, and data transmission method
WO2020105173A1 (en) 2018-11-22 2020-05-28 三菱電機株式会社 Data control device, programmable logic controller and data control method
JP7076654B1 (en) * 2021-03-09 2022-05-27 三菱電機株式会社 Programmable controller communication unit, received data storage method and program
CN113489378B (en) * 2021-08-19 2022-05-10 厦门乃尔电子有限公司 Vibration energy calculation method supporting dynamic adjustable sampling rate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809217A (en) 1985-10-31 1989-02-28 Allen-Bradley Company, Inc. Remote I/O port for transfer of I/O data in a programmable controller
JPH04288602A (en) 1991-02-27 1992-10-13 Mitsubishi Electric Corp Programmable controller with a/d conversion function
JPH0744090A (en) * 1993-07-27 1995-02-14 Matsushita Electric Works Ltd Multi cpu system
JPH0869355A (en) 1994-08-26 1996-03-12 Matsushita Electric Works Ltd A/d converter
GB9802097D0 (en) * 1998-01-30 1998-03-25 Sgs Thomson Microelectronics DMA controller
US6384753B1 (en) 2001-05-15 2002-05-07 General Electric Company High density analog interface
CN2519346Y (en) * 2001-12-31 2002-10-30 仪垂杰 Interface data collector
TW200534678A (en) * 2004-04-05 2005-10-16 Dbtel Inc Realization method for the hearing aid function in the mobile phone
JP4659643B2 (en) 2006-02-28 2011-03-30 三菱電機株式会社 Logging system
JP2008020392A (en) 2006-07-14 2008-01-31 Keyence Corp Waveform collection apparatus
JP2008145336A (en) * 2006-12-12 2008-06-26 Mitsubishi Electric Corp Device of monitoring sensor detection value
JP4969315B2 (en) * 2007-05-18 2012-07-04 株式会社キーエンス Programmable controller
US7653762B1 (en) * 2007-10-04 2010-01-26 Xilinx, Inc. Profiling circuit arrangement
TWM347631U (en) * 2008-01-14 2008-12-21 Jing-Hong Lin Hazard warning device
CN101344772B (en) * 2008-08-26 2011-10-26 中国北车股份有限公司大连电力牵引研发中心 Analog quantity input card based on PLCcore-CF54 module
US8122177B1 (en) * 2009-05-19 2012-02-21 Xilinx, Inc. Direct memory access technique for use with PCIe endpoints
US9229947B2 (en) * 2010-09-27 2016-01-05 Fisher-Rosemount Systems, Inc. Methods and apparatus to manage process data

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409618B1 (en) * 2012-03-28 2014-06-18 미쓰비시덴키 가부시키가이샤 Conversion device, peripheral device, and programmable logic controller
KR20160014104A (en) * 2014-04-25 2016-02-05 미쓰비시덴키 가부시키가이샤 Function unit, analog input unit, and programmable controller system

Also Published As

Publication number Publication date
TWI423593B (en) 2014-01-11
DE112009004529T8 (en) 2013-03-07
US20110307635A1 (en) 2011-12-15
CN102362232B (en) 2014-10-29
US8543744B2 (en) 2013-09-24
JP5122000B2 (en) 2013-01-16
DE112009004529B4 (en) 2017-01-19
KR101277426B1 (en) 2013-06-20
TW201036340A (en) 2010-10-01
WO2010109584A1 (en) 2010-09-30
JPWO2010109584A1 (en) 2012-09-20
DE112009004529T5 (en) 2012-10-04
CN102362232A (en) 2012-02-22

Similar Documents

Publication Publication Date Title
KR101277426B1 (en) A/d converter and programmable controller system
JP5301060B1 (en) Analog conversion device and programmable controller system
US9703669B2 (en) Apparatus and method for distributed instruction trace in a processor system
JP5523588B2 (en) Analog input unit and programmable controller
JP6998781B2 (en) Failure diagnosis system
JP2007233593A (en) Logging system
JP5241388B2 (en) Log data acquisition system and programmable display
JPWO2021019615A1 (en) Programmable logic controller, configuration tool, and program
JPH07334211A (en) Data tracing method for programmable controller
JP6666216B2 (en) Electronic control unit, analysis system
CN103365237A (en) Method and device for monitoring and recording component and variable in PLC (Programmable Logic Controller) system
JP2023167382A (en) Programmable logic controller, support device, display device, logging method, support method, and display method
JP7266376B2 (en) Waveform display device and waveform display program
JP6951157B2 (en) Programmable controller and ladder circuit program verification system
EP3696626A1 (en) Communication system, communication method, and program
JP5264528B2 (en) Logging system
JP5632793B2 (en) Waveform analysis system, waveform analysis apparatus, and computer program
JP2014126885A (en) Vehicle information storage device and vehicle information storage method
JPH06332507A (en) Play-back system for programmable controller
JP6863727B2 (en) Debug circuit and debug test method
JP5165291B2 (en) Trigger signal output circuit and data processing apparatus
JP2006039640A (en) Numerical controller
JP2019113318A (en) Method for optimizing data recording amount
JPH1139192A (en) Information controller

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 7