KR20110103628A

KR20110103628A - 피크 레벨 확장을 이용하여 성능 개선을 수행하는 디지털 전치 왜곡 장치 및 방법

Info

Publication number: KR20110103628A
Application number: KR1020100022787A
Authority: KR
Inventors: 우영윤; 홍성철
Original assignee: 삼성전자주식회사
Priority date: 2010-03-15
Filing date: 2010-03-15
Publication date: 2011-09-21
Also published as: US20110221527A1

Abstract

본 발명은 디지털 전치 왜곡에 관한 것으로, 디지털 전치 왜곡 방법에 있어서 입력 신호를 수신하는 과정과 상기 입력 신호의 피크 레벨을 확장하는 과정과 확장한 입력 신호에 대해 DPD 학습을 통해 피크 레벨의 선형화를 수행하는 과정을 포함하는 것으로 실제 변조되는 송신 시스템의 입력신호의 피크 레벨을 확장하여 디지털 전치 왜곡 시스템의 DPD 학습을 위한 학습신호로 사용하여 보다 정확한 DPD 출력 신호를 얻을 수 있는 이점이 있다.

Description

피크 레벨 확장을 이용하여 성능 개선을 수행하는 디지털 전치 왜곡 장치 및 방법{DIGITAL PREDISTORTION APPARATUS AND METHOD FOR IMPROVING PEFORMANCE USING PEAK LEVEL EXPANSION}

본 발명은 전력 증폭기의 디지털 전치 왜곡기(DPD: Digital Pre-Distorter)의 성능 개선을 위한 장치 및 방법에 관한 것으로서, 선형화해야 할 입력신호의 일정 레벨 이상의 피크 레벨을 확장(Peak Level Expansion)하여 디지털 전치 왜곡기의 학습 신호(Training Signal)로 사용함으로써 선형화 성능 및 수렴 시간을 단축시키는 장치 및 방법에 관한 것이다.

디지털 선형화 장치는 전력 증폭기를 선형화하기 위해 입력신호와 출력 신호를 비교하고 출력 신호의 왜곡 성분을 DPD(Digital Pre-Distorter)를 통해 최소화하여 입력 변조 신호가 선형적으로 증폭하여 출력하게 한다.

왜곡 성분에 대한 추출과 DPD 형성을 위한 보정 알고리즘(correction algorithm)을 수행하기 위해서는 전체 신호를 대표하는 입력 신호와 이에 대한 출력 신호가 필요하다.

선형화해야 할 변조 신호를 학습(training)을 위한 학습 신호(training signal)로 사용할 경우, 실시간 선형화와 변조 신호의 송신을 동시에 할 수 있다 그러나 변조 신호의 피크 레벨의 한계로 정확한 전치 왜곡 신호의 추출이 곤란한 문제점이 있다.

전력 증폭기의 입출력 값의 역함수를 이용하여 DPD 입출력 값을 얻을 수 있다. 이를 이용하면 증폭기의 최대 입출력 신호를 통해 DPD 입출력 신호를 얻을 수 있으며, 다시 이를 통해 선형화된 출력 신호를 얻을 수 있다 그러나 선형화된 값을 얻기 위해서는 증폭기의 역함수를 통해 얻은 DPD 신호의 extrapolation을 통해 DPD 신호를 획득하는 것이 필요하다.

이렇게 유추된 DPD 신호의 경우 전력증폭기의 특성을 정확하게 반영할 수 없어 선형화 성능을 떨어뜨리며, 선형화 시간과 반복횟수를 늘리게 하는 요인이 된다.

기존의 디지털 전치 왜곡 시스템의 경우 입력신호를 그대로 DPD 학습을 위한 학습신호로 사용하기 때문에 일정레벨 이상의 경우 extrapolation 과정이 필요하다. 이러한 extrapolation 과정을 통해 얻은 DPD 출력 신호의 경우 전력증폭기의 특성을 정확하게 반영할 수 없어 선형화 성능을 떨어뜨리며, 선형화 시간과 반복횟수를 늘리게 하는 문제점이 있다.

본 발명의 목적은 피크 레벨 확장을 이용하여 성능 개선을 수행하는 디지털 전치 왜곡 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 디지털 전치 왜곡 시스템의 선형화 성능 개선과 수렴 시간을 단축하기 위한 장치 및 방법을 제공함에 있다.

본 발명의 목적을 달성하기 위한 제 1 견지에 따르면, 디지털 전치 왜곡 방법에 있어서 입력 신호를 수신하는 과정과 상기 입력 신호의 피크 레벨을 확장하는 과정과 확장한 입력 신호에 대해 DPD 학습을 통해 피크 레벨의 선형화를 수행하는 과정을 포함하는 것을 특징으로 한다.

본 발명의 목적을 달성하기 위한 제 2 견지에 따르면, 디지털 전치 왜곡 장치에 있어서 입력 신호를 수신하고, 상기 입력 신호의 피크 레벨을 확장하는 피크 확장부와 확장한 입력 신호에 대해 DPD 학습을 통해 피크 레벨의 선형화를 수행하는 DPD를 포함하는 것을 특징으로 한다.

　본 발명은 실제 변조되는 송신 시스템의 입력신호의 피크 레벨을 확장하여 디지털 전치 왜곡 시스템의 DPD 학습을 위한 학습신호로 사용하여 보다 정확한 DPD 출력 신호를 얻을 수 있는 이점이 있다.

도 1은 본 발명의 실시 예에 따른 디지털 전치 왜곡 장치를 도시한 도면,
도 2는 본 발명의 실시 예에 따른 특정 변조 신호의 신호 범위값(signal range)에 대한 CCDF(Complementary Cumulative Distribution Function)를 나타낸 그래프와 이를 이용한 확장 임계값(Vth) 결정, 시간 파형에서의 피크레벨 확장을 도시한 도면,
도 3은 본 발명에서 제안하는 전치 왜곡 시스템의 피크 확장부의 구성과 입출력 파형을 도시한 도면,
도 4는 본 발명의 실시 예에 따른 피크 레벨 확장시 PA와 DPD, 전체 시스템의 크기(magnitude) 입출력 신호 특성을 도시한 도면, 및,
도 5는 본 발명의 실시 예에 따른 동작 과정을 도시한 흐름도.

이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.

이하, 본 발명은 피크 레벨 확장을 이용하여 성능 개선을 수행하는 디지털 전치 왜곡 장치 및 방법에 대해 설명할 것이다.

도 1은 본 발명의 실시 예에 따른 디지털 전치 왜곡 장치를 도시한 것이다.

상기 도 1을 참조하면, 상기 디지털 전치 왜곡 장치는 실제 변조 신호를 DPD 학습 과정의 학습 신호로 사용하고 이 신호의 일정 레벨(Vth : 확장 임계값) 이상의 피크 값에 대하여 확장하여 원하는 레벨로 조정한다.

그리고 전력 증폭기의 입출력 특성을 측정(capture)하여 역함수를 구하고, 이를 통해 DPD 블록을 구현한다. 이때 확장 임계값 (Vth)의 경우 도 2와 같을 수 있다.

상기 디지털 전치 왜곡 장치는 디지털 블록인 제어부(100), 상향 컨버터(140), 하향 컨버터(150) 및 전력 증폭기(PA:Power Amplifier)(160)을 포함하여 구성된다. 상기 제어부(100)는 피크 확장부(110), DPD(120), 보정 알고리즘(130)을 포함하여 구성된다.

상기 상향컨버터(140)는 상기 DPD(120)의 출력신호를 상향 컨버팅하여 상기 전력증폭기(150)로 제공하고 상기 전력증폭기(160)는 상향컨버팅된 신호를 증폭하여 출력한다. 상기 하향컨버터(150)는 상기 상향컨버터(140)가 상향컨버팅한 신호를 다시 하향컨버팅하여 상기 보정 알고리즘(130)으로 제공한다.

상기 보정 알고리즘(130)은 하향컨버팅한 신호와 상기 피크확장부(110)의 출력신호를 비교하여 왜곡 성분을 추출하여 상기 DPD(120)로 제공한다.

상기 피크 확장부(110)는 입력신호에서 확장 임계값 이상의 값을 추출하고 원하는 레벨로 확장을 하여 원래의 변조 신호에 가산을 수행하여 피크레벨이 확장된 신호를 출력한다. 이를 통해 피크 레벨이 확장된 입력 신호가 상기 DPD(120)의 학습 신호로 사용될 경우 extrapolation 과정 없이 전력 증폭기의 입출력 값의 역함수만으로 구현이 가능하다.

상기 DPD(120)는 상기 보정 알고리즘(130)가 제공한 왜곡성분을 이용하여 상기 피크 확장부(110)가 출력한 신호에 대해 DPD를 수행한다. 상기 알고리즘은 구현, 제작자 및 사업자에 따라 변할 수 있다.

상술한 블록 구성에서, 상기 제어부(100)는 상기 피크확장부(110), DPD(120), 보정 알고리즘(130)의 기능을 수행할 수 있다. 본 발명에서 이를 별도로 구성하여 도시한 것은 각 기능들을 구별하여 설명하기 위함이다.

따라서, 실제로 제품을 구현하는 경우에 상기 피크확장부(110), DPD(120), 보정 알고리즘(130)의 기능 모두를 상기 제어부(100)에서 처리하도록 구성할 수도 있으며, 상기 기능 중 일부만을 상기 제어부(100)에서 처리하도록 구성할 수도 있다.

도 2는 본 발명의 실시 예에 따른 특정 변조 신호의 신호 범위값(signal range)에 대한 CCDF(Complementary Cumulative Distribution Function)를 나타낸 그래프와 이를 이용한 확장 임계값(Vth) 결정, 시간 파형에서의 피크 레벨 확장을 도시한 도면이다.

상기 도 2를 참조하면, 변조 신호의 PAPR(Peak to Average Ratio)의 결정은 통상적으로 CCDF 값이 0.01%까지에 해당되는 신호 범위값(signal range)으로 정한다. 상기 도 2의 변조 신호의 경우 PAPR이 약 9dB정도이다.

피크 레벨이 9dB이상 되는 신호는 빈도수가 매우 낮기 때문에 변조 신호의 특성(EVM: error vector magnitude, Code domain error)에 거의 영향을 주지 않는다.

본 발명은 CCDF값이 0.01% 인 포인트를 확장 임계값(Vth)으로 정하고 이 값 이상의 피크 값에 대하여 원하는 레벨만큼 확장한다. 확장된 신호는 신호의 빈도 수가 매우 낮기 때문에 전체 신호 특성에 영향을 주지 않으며, DPD 선형화 후에는 원하는 신호로 복원이 되기 때문에 신호의 질(quality)에도 영향을 주지 않는다.

도 3은 본 발명에서 제안하는 전치 왜곡 시스템의 피크 확장부의 구성과 입출력 파형을 도시한 도면이다

상기 도 3을 참조하면, 피크 확장부(310)의 피크 검출부(320)에서 확장 임계값 이상의 값을 추출하고 피크 스케일링부(330)에서 원하는 레벨로 확장을 하여 원래의 변조 신호에 가산을 수행하면 피크레벨이 확장된 신호를 생성할 수 있다. 여기서 상기 피크 확장부(310)은 상기 도 1의 피크확장부(110)과 동일하다.

상기와 같은 방법을 통해 피크 레벨이 확장된 입력 신호를 DPD의 학습 신호로 사용할 경우 도 1의 DPD(120)는 extrapolation 과정 없이 전력 증폭기의 입출력 값의 역함수 만으로 구현이 가능하다.

도 4는 본 발명의 실시 예에 따른 피크 레벨 확장시 PA와 DPD, 전체 시스템의 크기(magnitude) 입출력 신호 특성을 도시한 도면이다.

상기 도 4를 참조하면, 실제 입력 신호에서는 (b,c)점에 의해 (a,c)점까지 선형화를 이룰 수 있으나, 피크레벨 확장 신호에서는 (f,d)점에 의해 (b,d)점까지 선형화할 수 있어 원하는 레벨까지 모두 extrapolation 없이 선형화를 이룰 수 있다. 이를 통해 전체 디지털 전치 왜곡 시스템의 선형화 성능과 수렴 시간 단축 등을 이룰 수 있다.

도 5는 본 발명의 실시 예에 따른 동작 과정을 도시한 흐름도이다.

상기 도 5를 참조하면, 먼저 입력 신호가 인가되는 경우(510 단계), 피크 확장부는 상기 입력신호의 CCDF 특성을 통해 확장 임계값(Vth)을 결정을 하고(520 단계) 출력 신호의 PAPR 측정을 통해 확장 레벨(scaling ratio)을 결정한다(530 단계).

이후, 상기 피크 확장부가 출력한 신호에 대해 DPD 동작(학습)이 수행되어 상기 입력 신호에 대해 선형화가 수행된다(540 단계). 상기 DPD 동작에서 해당 알고리즘에 의해 왜곡 성분이 상기 도 1의 DPD(120)로 제공된다.

DPD 학습을 통해 선형화가 완료되면(550 단계), 출력 신호의 PAPR이 전체 입력 신호의 PAPR과 같은지, 즉, 피크 레벨의 선형화가 완료되었는지 확인하고(560 단계), 완료되었다면 Vth를 조정하여 피크 확장 기능을 해제시킨다(570 단계),

만약 DPD 학습을 통한 선형화가 완료되지 않은 경우(550 단계) DPD 학습을 반복한다(540 단계).

만약 출력 신호의 PAPR이 전체 입력 신호의 PAPR이 같지 않은 경우(560 단계) 확장레벨을 다시 결정하고(530 단계), DPD 학습을 반복한다(540 단계).

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다

디지털 블록인 제어부(100), 상향 컨버터(140), 하향 컨버터(150) 및 전력 증폭기(PA:Power Amplfier)(160) 피크 확장부(110), DPD(120), 보정 알고리즘(130).피크 검출부(320), 스케일링부(330).

Claims

디지털 전치 왜곡 방법에 있어서,
입력 신호를 수신하는 과정과,
상기 입력 신호의 피크 레벨을 확장하는 과정과,
확장한 입력 신호에 대해 DPD(Digital Pre-Distorter) 학습을 통해 피크 레벨의 선형화를 수행하는 과정을 포함하는 것을 특징으로 하는 방법.
제 1항에 있어서,
피크 레벨 선형화를 완료한 신호를 상향 컨버팅하고 증폭하는 과정과,
증폭한 신호를 하향 컨버팅하여 상기 DPD 학습을 위한 입력 값으로 사용하는 과정을 더 포함하는 것을 특징으로 하는 방법
제 1항에 있어서,
상기 입력 신호의 피크 레벨을 확장하는 과정은,
상기 피크 레벨의 확장 임계값 및 확장 레벨을 결정하고, 상기 확장 임계값 이상의 신호에 대해 상기 확장 레벨에 따라 확장을 수행하는 과정을 포함하는 것을 특징으로 하는 방법.
제 3항에 있어서,
상기 확장 임계값은 상기 입력신호의 CCDF(Complementary Cumulative Distribution Function)) 특성을 통해 결정되고, 상기 확장 레벨은 출력 신호의 PAPR(Peak to Average Ratio) 측정을 통해 결정되는 것을 특징으로 하는 방법.
제 2항에 있어서,
확장한 입력 신호에 대해 DPD 학습을 통해 피크 레벨의 선형화를 수행하는 과정은,
상기 증폭한 신호를 하향 컨버팅한 신호와 상기 입력 신호를 비교하여 왜곡 성분을 추출하는 과정과,
상기 왜곡 성분을 이용하여 확장한 입력 신호에 대해 DPD 학습을 수행하는 과정을 포함하는 것을 특징으로 하는 방법.
디지털 전치 왜곡 장치에 있어서,
입력 신호를 수신하고, 상기 입력 신호의 피크 레벨을 확장하는 피크 확장부와,
확장한 입력 신호에 대해 DPD 학습을 통해 피크 레벨의 선형화를 수행하는 DPD를 포함하는 것을 특징으로 하는 장치.
제 6항에 있어서,
피크 레벨 선형화를 완료한 신호를 상향 컨버팅하는 상향 컨버팅부와
상향 컨버팅한 신호를 증폭하는 증폭기와,
증폭한 신호를 하향 컨버팅하여 학습을 위한 입력 값으로 사용하기 위해 상기 DPD 로 제공하는 하향 컨비팅부를 더 포함하는 것을 특징으로 하는 장치.
제 6항에 있어서,
상기 피크 확장부는,
상기 피크 레벨의 확장 임계값 및 확장 레벨을 결정하고, 상기 확장 임계값 이상의 신호에 대해 상기 확장 레벨에 따라 확장을 수행하여 상기 입력 신호의 피크 레벨을 확장하는 것을 특징으로 하는 장치.
제 8항에 있어서,
상기 확장 임계값은 상기 입력신호의 CCDF 특성을 통해 결정되고, 상기 확장 레벨은 출력 신호의 PAPR 측정을 통해 결정되는 것을 특징으로 하는 장치.
제 7항에 있어서,
상기 DPD는.
상기 증폭한 신호를 하향 컨버팅한 신호와 상기 입력 신호를 비교하여 왜곡 성분을 추출하고,
상기 왜곡 성분을 이용하여 확장한 입력 신호에 대해 DPD 학습을 수행하여 피크 레벨의 선형화를 수행하는 것을 특징으로 하는 장치.