KR20110102630A - Nitride semiconductor light emitting device and manufacturing method - Google Patents

Nitride semiconductor light emitting device and manufacturing method Download PDF

Info

Publication number
KR20110102630A
KR20110102630A KR1020100021732A KR20100021732A KR20110102630A KR 20110102630 A KR20110102630 A KR 20110102630A KR 1020100021732 A KR1020100021732 A KR 1020100021732A KR 20100021732 A KR20100021732 A KR 20100021732A KR 20110102630 A KR20110102630 A KR 20110102630A
Authority
KR
South Korea
Prior art keywords
layer
forming
light emitting
emitting device
quantum well
Prior art date
Application number
KR1020100021732A
Other languages
Korean (ko)
Inventor
성한규
손철수
정훈재
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100021732A priority Critical patent/KR20110102630A/en
Publication of KR20110102630A publication Critical patent/KR20110102630A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 소자의 광효율을 향상시킬 수 있는 질화물 반도체 발광 소자 및 그 제조방법에 관한 것으로, 본 발명의 일실시 형태에 따른 질화물 반도체 발광소자는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성되며, 복수의 관통홀을 갖는 패턴층; 상기 복수의 관통홀에 의해 노출된 제1 도전형 반도체층 상에 각각 형성되되 상기 노출된 제1 도전형 반도체층으로부터 수직 성장된 나노선과, 상기 나노선의 상면에 위치하는 금속 촉매층과, 상기 나노선 및 금속 촉매층 각각의 표면에 형성된 적어도 하나의 양자우물층으로 이루어진 활성층; 상기 활성층의 표면에 형성된 제2 도전형 반도체층; 및 상기 제1 및 제2 도전형 반도체층과 각각 전기적으로 연결된 제1 및 제2 전극;을 포함한다.The present invention relates to a nitride semiconductor light emitting device capable of improving the light efficiency of the device and a method for manufacturing the same, the nitride semiconductor light emitting device according to an embodiment of the present invention comprises a first conductive semiconductor layer; A pattern layer formed on the first conductivity type semiconductor layer and having a plurality of through holes; Nanowires formed on the first conductive semiconductor layer exposed by the plurality of through holes, respectively, vertically grown from the exposed first conductive semiconductor layer, a metal catalyst layer positioned on an upper surface of the nanowire, and the nanowires; And at least one quantum well layer formed on the surface of each of the metal catalyst layers. A second conductivity type semiconductor layer formed on the surface of the active layer; And first and second electrodes electrically connected to the first and second conductivity-type semiconductor layers, respectively.

Description

질화물 반도체 발광소자 및 그 제조방법 {Nitride semiconductor light emitting device and Manufacturing method of the same}Nitride semiconductor light emitting device and manufacturing method thereof

본 발명은 질화물 반도체 발광소자에 관한 것으로, 특히, 내부양자효율의 향상을 통해 광효율이 개선된 질화물 반도체 발광 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor light emitting device, and more particularly, to a nitride semiconductor light emitting device having improved light efficiency by improving internal quantum efficiency and a method of manufacturing the same.

반도체 발광 소자(Light Emitting Diode, LED)는 전류가 가해지면, p형 및 n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 LED는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성 및 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있으며, 일반적으로, LED는 자동차용 광원, 전광판,조명, 디스플레이의 백라이트 유닛(Backlight unit)용 광원등과 같이 다양한 응용분야에 이용되고 있다.
A light emitting diode (LED) is a semiconductor device capable of generating light of various colors when current is applied, based on recombination of electrons and holes at junctions of p-type and n-type semiconductors. These LEDs have a number of advantages, such as long life, low power, excellent initial driving characteristics and high vibration resistance, compared to filament based light emitting devices, and the demand is continuously increasing. It is used in various applications such as lighting, light source for backlight unit of display.

대부분의 LED는 활성 영역으로부터 전자와 정공의 결합에 의해 방출된 빛이 결정 밖으로 추출되어 나올 때, 반도체와 공기 등과 같은 계면에서 임계각에 의한 내부전반사가 일어나고, 이에 의해 일부 빛이 LED 내부에 갇히게 되어 광손실이 발생된다. 이렇게 소자 내부에 갇히는 광량이 많게 되면, LED의 광출력은 감소하고 발광 특성이 저하된다. 따라서, 최근 들어, 고휘도의 조명 장치에 LED를 사용하려는 시도가 증가하는 추세에 따라, LED의 광추출 효율을 높이기 위한 방법이 요구되고 있다.
In most LEDs, when the light emitted by the combination of electrons and holes is extracted out of the crystal from the active region, internal reflection due to the critical angle occurs at the interface such as semiconductor and air, which causes some light to be trapped inside the LED. Light loss occurs. When the amount of light trapped inside the device increases, the light output of the LED is reduced and the light emission characteristics are deteriorated. Therefore, in recent years, as an attempt to use LEDs in high-brightness lighting devices increases, there is a demand for a method for improving light extraction efficiency of LEDs.

이러한 요구에 따라, 최근 1차원 나노 구조체인 나노선 기반의 발광소자 및 그 제조기술이 개발되고 있다. 상기 1차원 나노 구조체인 나노선은 머리카락 모양의 나노물질로 직경은 5 - 100 nm, 길이는 수 μm 되는 큰 장경비 (aspect ratio)를 갖는 것이 특징이다. 이러한 나노선은 양자제한 효과에 의한 새로운 물리적, 화학적 성질과 우수한 전기적, 광학적, 자기적 특성을 갖기 때문에 바텀업(bottom-up) 방식의 반도체 나노소자 구현에 있어 가장 유망한 소재로 인정되고 있는 추세이다. 또한 나노선은 결함이 없는 완벽한 단결정성, 기판에 영향을 받지 않은 프리 스탠딩(free standing) 특성, 소자 구성의 수월성으로 인해 고품위 소자 개발에 이상적이다. 즉, 나노선 기반의 발광소자는 활성층으로 GaN 나노선을 이용하여 GaN/InGaN 다중양자우물 구조(multiple quantum well, MQW)를 형성함으로써 발광 구현이 가능하다.
In accordance with such a demand, recently, a nanowire-based light emitting device that is a one-dimensional nanostructure and a manufacturing technology thereof have been developed. The nanowire, which is the one-dimensional nanostructure, is a hair-shaped nanomaterial having a large aspect ratio of 5 to 100 nm in diameter and several μm in length. Since these nanowires have new physical and chemical properties due to quantum limitation effects and excellent electrical, optical and magnetic properties, they are recognized as the most promising materials for implementing bottom-up semiconductor nanodevices. . Nanowires are also ideal for high quality device development due to flawless single crystals, free standing properties unaffected by substrates, and ease of device construction. That is, a nanowire-based light emitting device can realize light emission by forming a GaN / InGaN multiple quantum well structure (MQW) using GaN nanowires as an active layer.

그러나, 실제 이종(heterogeneous) 기판에서의 GaN 나노선을 균일하게 원하는 위치에 형성하는 것은 어렵다. 이에 따라 기판에 GaN 나노선의 직경, 길이, 성장 위치, 결정 성장 방향의 적절한 제어가 어려우므로, 원하는 형태의 발광구조를 형성하기 어렵고, 결함으로 작용하게 되므로, 구동전압이 높아지고 소자의 동작 특성이 저하된다. 특히, 광전 소자의 경우, 이 같은 결함은 캐리어의 재결합(recombination) 중심으로 작용하면서 발광효율을 저하시키고, 소자의 수명(life time)을 단축시키는 문제를 유발한다.
However, it is difficult to form GaN nanowires uniformly at desired positions in an actual heterogeneous substrate. As a result, it is difficult to properly control the diameter, length, growth position, and crystal growth direction of the GaN nanowires on the substrate, making it difficult to form a light emitting structure of a desired shape and acting as a defect, thereby increasing driving voltage and deteriorating operation characteristics of the device. do. In particular, in the case of an optoelectronic device, such a defect acts as a recombination center of a carrier, causing a problem of lowering luminous efficiency and shortening the life time of the device.

따라서 대면적 기판 내에 균일한 직경, 길이 및 간격을 가지며, 원하는 위치에 수직 성장된 GaN 나노선을 확보하는 문제가 발광소자의 양자 효율을 높이기 위해 해결해야 할 중요한 과제가 되고 있다.
Therefore, the problem of securing GaN nanowires having a uniform diameter, length and spacing in a large area substrate and growing vertically at a desired position is an important problem to be solved in order to increase the quantum efficiency of the light emitting device.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 균일한 직경, 길이 및 간격으로 형성된 나노선을 포함하는 활성층을 구비하는 것에 의해, 광효율을 향상시킬 수 있는 질화물 반도체 발광소자를 제공하는데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, by providing an active layer comprising a nanowire formed in a uniform diameter, length and spacing, to provide a nitride semiconductor light emitting device that can improve the light efficiency The purpose is.

또한, 본 발명은 나노선과 자발 전극을 형성하는 Ti 금속층을 구비하는 것에 의해, 발광특성을 개선하고, 제조공정을 간략화할 수 있는 질화물 반도체 발광소자를 제공하는데 다른 목적이 있다.Another object of the present invention is to provide a nitride semiconductor light emitting device capable of improving light emission characteristics and simplifying a manufacturing process by providing a Ti metal layer forming nanowires and spontaneous electrodes.

또한, 본 발명은 상기 질화물 반도체 발광소자를 제조하는 방법을 제공하는데 또 다른 목적이 있다.
Another object of the present invention is to provide a method of manufacturing the nitride semiconductor light emitting device.

상기한 목적을 달성하기 위해서, 본 발명의 일실시 형태는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성되며, 복수의 관통홀을 갖는 패턴층; 상기 복수의 관통홀에 의해 노출된 제1 도전형 반도체층 상에 각각 형성되되 상기 노출된 제1 도전형 반도체층으로부터 수직 성장된 나노선과, 상기 나노선의 상면에 위치하는 금속 촉매층과, 상기 나노선 및 금속 촉매층 각각의 표면에 형성된 적어도 하나의 양자우물층으로 이루어진 활성층; 상기 활성층의 표면에 형성된 제2 도전형 반도체층; 및 상기 제1 및 제2 도전형 반도체층과 각각 전기적으로 연결된 제1 및 제2 전극;을 포함하는 질화물 반도체 발광소자를 제공한다.
In order to achieve the above object, an embodiment of the present invention, the first conductive semiconductor layer; A pattern layer formed on the first conductivity type semiconductor layer and having a plurality of through holes; Nanowires formed on the first conductive semiconductor layer exposed by the plurality of through holes, respectively, vertically grown from the exposed first conductive semiconductor layer, a metal catalyst layer positioned on an upper surface of the nanowire, and the nanowires; And at least one quantum well layer formed on the surface of each of the metal catalyst layers. A second conductivity type semiconductor layer formed on the surface of the active layer; And first and second electrodes electrically connected to the first and second conductive semiconductor layers, respectively.

이 경우, 상기 금속 촉매층은 Ni, Pt, Au, Cr, Fe, Co, Mn, 및 이들의 조합으로 이루어진 그룹 중 선택된 적어도 하나의 금속 원소인 것이며, 상기 금속 촉매층은 10 ~ 600nm의 직경을 갖는 것이며, 상기 관통홀은 동일한 직경을 가지며, 동일한 간격으로 형성된 것이며, 상기 관통홀은 원형 및 사각형 및 육각형을 포함하는 다각형 중 어느 하나의 수평 단면을 갖는 것이다.
In this case, the metal catalyst layer is at least one metal element selected from the group consisting of Ni, Pt, Au, Cr, Fe, Co, Mn, and combinations thereof, and the metal catalyst layer has a diameter of 10 to 600 nm. The through holes have the same diameter and are formed at equal intervals, and the through holes have a horizontal cross section of any one of a polygon including a circle, a rectangle, and a hexagon.

또한, 상기 나노선은 GaN으로 이루어진 양자장벽층이며, 상기 양자우물층은 InGaN으로 이루어진 것이며, 상기 양자우물층은 상기 금속 촉매층의 상면 및 측면과, 상기 나노선의 측면을 덮도록 형성된 것이며, 상기 제2 도전형 반도체층은 상기 양자우물층의 전면에 형성되며, 상기 제2 전극은 상기 제2 도전형 반도체층 상면에 형성된 것이다.
The nanowire is a quantum barrier layer made of GaN, the quantum well layer is made of InGaN, and the quantum well layer is formed to cover the top and side surfaces of the metal catalyst layer and the side surface of the nanowire. The second conductive semiconductor layer is formed on the entire surface of the quantum well layer, and the second electrode is formed on the upper surface of the second conductive semiconductor layer.

또한, 상기 질화물 반도체 발광소자는, 상기 제2 전극 하부에 형성되되, 상기 제2 도전형 반도체층 사이를 채우도록 절연성 물질로 충진된 절연층을 더 포함하는 것이며, 상기 제2 전극은 투명전극인 것이며, 상기 양자우물층은 상기 나노선의 측면만을 감싸도록 형성되며, 상기 제2 도전형 반도체층은 상기 양자우물층의 측면만을 감싸도록 형성된 것이며, 상기 제2 전극은 상기 제2 도전형 반도체층에 의해 노출된 패턴층 상면에 형성된 것이다
The nitride semiconductor light emitting device may further include an insulating layer formed under the second electrode and filled with an insulating material to fill between the second conductive semiconductor layers, wherein the second electrode is a transparent electrode. The quantum well layer is formed to surround only the side of the nanowire, the second conductivity type semiconductor layer is formed to surround only the side of the quantum well layer, the second electrode is formed on the second conductivity type semiconductor layer It is formed on the upper surface of the pattern layer exposed by

또한, 상기 질화물 반도체 발광소자는, 상기 제2 전극 상면에 형성되되, 상기 제2 도전형 반도체층 사이를 채우도록 절연성 물질로 충진된 절연층을 더 포함하는 것이며, 상기 제2 전극은 투명전극인 것이며, 상기 활성층은 상기 나노선과 동일한 질화물 반도체층으로 이루어지며 상기 양자우물층의 측면 및 상면에 형성되는 양자장벽층 및 상기 양자우물층을 복수개 구비하며, 상기 양자장벽층과 양자우물층이 서로 교대로 형성되되 쉘 형상을 갖는 것이다.
The nitride semiconductor light emitting device may further include an insulating layer formed on an upper surface of the second electrode and filled with an insulating material to fill between the second conductive semiconductor layers, wherein the second electrode is a transparent electrode. The active layer is formed of the same nitride semiconductor layer as the nanowires, and includes a plurality of quantum barrier layers and quantum well layers formed on side and top surfaces of the quantum well layer, and the quantum barrier layer and the quantum well layer alternate with each other. It is formed to have a shell shape.

또한, 상기 활성층은 상기 나노선과 동일한 질화물 반도체층으로 이루어지며, 상기 양자우물층의 측면만을 감싸도록 형성된 양자장벽층 및 상기 양자우물층을 복수개 구비하며, 상기 양자장벽층과 양자우물층이 서로 교대로 형성되되, 각각 측면에만 형성되는 것이다.
In addition, the active layer is formed of the same nitride semiconductor layer as the nanowire, and provided with a plurality of quantum barrier layer and the quantum well layer formed so as to surround only the side of the quantum well layer, the quantum barrier layer and the quantum well layer alternate with each other. To be formed, but will be formed only on each side.

또한, 상기 질화물 반도체 발광소자는, 상기 제1 도전형 반도체층과 상기 패턴층 사이에 형성되며, 상기 패턴층의 관통홀과 대응하는 영역에 관통홀이 형성된 Ti 금속층을 더 구비하는 것이며, 상기 Ti 금속층의 관통홀의 측면은 상기 나노선의 외주면과 접촉하는 것이다.
The nitride semiconductor light emitting device may further include a Ti metal layer formed between the first conductive semiconductor layer and the pattern layer and having a through hole formed in a region corresponding to the through hole of the pattern layer. The side surface of the through hole of the metal layer is in contact with the outer circumferential surface of the nanowire.

한편, 본 발명의 다른 실시 형태는, 기판 상에 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 상에 나노 사이즈의 관통홀을 복수개 갖는 패턴층을 형성하는 단계; 상기 복수개의 관통홀에 의해 노출된 제1 도전형 반도체층 상에 각각 금속 촉매층을 형성하는 단계; 상기 금속 촉매층 각각의 하부에 질화물 반도체로 이루어진 나노선을 수직 성장시키는 단계; 상기 나노선 각각의 표면에 접촉하는 적어도 하나의 양자우물층을 형성하여 활성층을 형성하는 단계; 상기 활성층의 표면을 덮도록 제2 도전형 반도체층을 형성하는 단계; 및 상기 제1 및 제2 도전형 반도체층과 전기적으로 접속하도록 제1 및 제2 전극을 형성하는 단계;를 포함하는 질화물 반도체 발광소자의 제조방법을 제공한다.
On the other hand, another embodiment of the present invention, forming a first conductive semiconductor layer on the substrate; Forming a pattern layer having a plurality of nano-sized through holes on the first conductive semiconductor layer; Forming a metal catalyst layer on each of the first conductivity type semiconductor layers exposed by the plurality of through holes; Vertically growing a nanowire made of a nitride semiconductor under each of the metal catalyst layers; Forming at least one quantum well layer in contact with a surface of each of the nanowires to form an active layer; Forming a second conductivity type semiconductor layer to cover the surface of the active layer; And forming first and second electrodes to be electrically connected to the first and second conductivity-type semiconductor layers.

이 경우, 상기 패턴층의 형성 단계에서, 상기 관통홀은 동일한 직경과, 동일한 간격으로 형성되는 것이며, 상기 패턴층의 형성 단계에서, 상기 관통홀은 원형 및 사각형 및 육각형을 포함하는 다각형 중 어느 하나의 수평 단면을 갖도록 형성되는 것이며, 상기 금속 촉매층의 형성 단계에서, 상기 금속 촉매층은 Ni, Pt, Au, Cr, Fe, Co, Mn 및 이들의 조합으로 이루어진 그룹 중 선택된 적어도 하나의 금속 원소로 형성되는 것이며, 상기 금속 촉매층의 형성 단계에서, 상기 금속 촉매층은 상기 관통홀의 두께 이하로 형성되는 것이다.
In this case, in the forming of the pattern layer, the through holes are formed at the same diameter and at the same interval, and in the forming of the pattern layer, the through holes are any one of a polygon including a circle, a rectangle, and a hexagon. The metal catalyst layer is formed of at least one metal element selected from the group consisting of Ni, Pt, Au, Cr, Fe, Co, Mn, and combinations thereof. In the forming of the metal catalyst layer, the metal catalyst layer is formed to be less than or equal to the thickness of the through hole.

또한, 상기 나노선의 형성 단계는, 브이엘에스(Vapor-Liquid-Solid, VLS) 공정에 의해 수행되는 것이며, 상기 나노선의 형성 단계는, 상기 브이엘에스 공정 시간을 증가시키는 것에 의해 상기 나노선의 길이를 증가시키는 것이다.
The forming of the nanowires may be performed by a Vapor-Liquid-Solid (VLS) process, and the forming of the nanowires may increase the length of the nanowires by increasing the VSL process time. It is to let.

또한, 상기 활성층의 형성 단계에서, 상기 양자우물층은 상기 금속 촉매층의 상면 및 측면과, 상기 나노선의 측면을 덮도록 형성되는 것이며, 상기 제2 도전형 반도체층의 형성 단계는 상기 양자우물층의 전면에 상기 제2 도전형 반도체층을 형성하는 것에 의해 수행되는 것이며, 상기 제2 전극의 형성 단계는 상기 제2 도전형 반도체층 상면에 상기 제2 전극을 형성하는 것에 의해 수행되는 것이다.
In the forming of the active layer, the quantum well layer may be formed to cover the top and side surfaces of the metal catalyst layer and the side surface of the nanowire, and the forming of the second conductive semiconductor layer may include forming the quantum well layer. The second conductive semiconductor layer is formed on the entire surface, and the forming of the second electrode is performed by forming the second electrode on the upper surface of the second conductive semiconductor layer.

또한, 상기 질화물 반도체 발광소자의 제조방법은, 상기 제2 전극 하부에 형성되되, 상기 제2 도전형 반도체층 사이를 채우도록 절연성 물질을 충진하여 절연층을 형성하는 단계를 더 포함하는 것이며, 상기 제2 전극은 투명전극인 것이다.
The method of manufacturing the nitride semiconductor light emitting device may further include forming an insulating layer formed under the second electrode, and filling an insulating material to fill between the second conductive semiconductor layers. The second electrode is a transparent electrode.

또한, 상기 활성층의 형성 단계는, 상기 나노선의 측면만을 감싸도록 상기 양자우물층을 형성하는 것에 의해 수행되는 것이며, 상기 제2 도전형 반도체층의 형성 단계는, 상기 양자우물층의 측면만을 감싸도록 상기 제2 도전형 반도체층을 형성하는 것에 의해 수행되는 것이다.
The forming of the active layer may be performed by forming the quantum well layer to cover only the side surface of the nanowire, and the forming of the second conductive semiconductor layer may cover only the side surface of the quantum well layer. It is carried out by forming the second conductive semiconductor layer.

또한, 상기 제2 전극의 형성 단계는, 상기 제2 도전형 반도체층에 의해 노출된 패턴층 상면에 상기 제2 전극을 형성하는 것에 의해 수행되는 것이며, 상기 질화물 반도체 발광소자의 제조방법은, 상기 제2 전극 상면에 형성되되, 상기 제2 도전형 반도체층 사이를 채우도록 절연성 물질을 충진하여 절연층을 형성하는 단계를 더 포함하는 것이며, 상기 제2 전극은 투명전극인 것이다.
The forming of the second electrode may be performed by forming the second electrode on an upper surface of the pattern layer exposed by the second conductivity type semiconductor layer, and the method of manufacturing the nitride semiconductor light emitting device may include It is formed on the upper surface of the second electrode, and further comprising the step of forming an insulating layer by filling an insulating material to fill between the second conductive semiconductor layer, the second electrode is a transparent electrode.

또한, 상기 활성층 형성 단계는, 상기 적어도 하나의 양자우물층의 측면 및 상면에 상기 나노선과 동일한 질화물 반도체층으로 이루어진 양자장벽층을 형성하는 단계; 및 상기 양자장벽층을 덮도록 셸 형상으로 양자우물층을 형성하는 단계;를 더 포함하며, 상기 양자장벽층과 양자우물층의 형성 단계를 교대로 반복하여 다중양자 우물 구조의 활성층을 형성하는 것이다.
The forming of the active layer may include forming a quantum barrier layer formed of the same nitride semiconductor layer as the nanowire on the side and the top of the at least one quantum well layer; And forming a quantum well layer in a shell shape to cover the quantum barrier layer, and alternately repeating the forming of the quantum barrier layer and the quantum well layer to form an active layer having a multi-quantum well structure. .

또한, 상기 활성층 형성 단계는, 상기 적어도 하나의 양자우물층의 측면만을 감싸도록, 상기 나노선과 동일한 질화물 반도체층으로 이루어진 양자장벽층을 형성하는 단계; 및 상기 양자장벽층의 측면에 양자우물층을 형성하는 단계;를 더 포함하며, 상기 양자장벽층과 양자우물층의 형성 단계를 교대로 반복하여 다중양자 우물 구조의 활성층을 형성하는 것이다.
The forming of the active layer may include forming a quantum barrier layer formed of the same nitride semiconductor layer as the nanowires so as to surround only at least one side of the at least one quantum well layer; And forming a quantum well layer on the side of the quantum barrier layer, and alternately repeating the forming of the quantum barrier layer and the quantum well layer to form an active layer having a multi-quantum well structure.

또한, 상기 질화물 반도체 발광소자의 제조방법은, 상기 패턴층을 형성하는 단계 전에, 상기 기판 상에 Ti 금속층을 형성하는 단계;를 더 포함하는 것이며, 상기 패턴층을 형성하는 단계에 의해 상기 Ti 금속층에 상기 복수개의 관통홀이 형성되는 것이며, 상기 나노선을 수직 성장시키는 단계는, 상기 나노선의 외주면이 상기 Ti 금속층의 관통홀의 측면과 접촉하도록 수행되는 것이다.
The method of manufacturing the nitride semiconductor light emitting device may further include forming a Ti metal layer on the substrate before forming the pattern layer, wherein the Ti metal layer is formed by forming the pattern layer. The plurality of through holes are formed in the nanowires, and the vertical growth of the nanowires is performed such that an outer circumferential surface of the nanowires contacts a side surface of the through hole of the Ti metal layer.

본 발명에 따르면, 균일한 직경, 길이 및 간격으로 수직성장된 나노선을 포함하는 활성층을 구비하는 것에 의해, 나노선 간의 간섭을 최소화할 수 있으며, 또한, 나노선의 전체면으로 광을 방출시킬 수 있으므로, 발광면적의 증가를 통해 내부양자효율이 향상되고, 내부전반사에 의한 광량의 감소를 통해 광추출 효율을 향상시킬 수 있다. 이로써, 발광소자의 광효율을 향상시킬 수 있다.According to the present invention, by having an active layer including nanowires vertically grown at uniform diameters, lengths, and intervals, interference between nanowires can be minimized and light can be emitted to the entire surface of the nanowires. Therefore, the internal quantum efficiency is improved by increasing the emission area, and the light extraction efficiency can be improved by reducing the amount of light due to total internal reflection. Thereby, the light efficiency of a light emitting element can be improved.

또한, 본 발명에 따르면, 나노선이 성장되도록 패턴화된 Ti 금속층을 구비하는 것에 의해, 별도의 본딩 재료에 의한 접합 없이 Ti 금속층과 나노선 사이의 자발 전극이 형성되며, 이로써 Ti 금속층과 나노선 사이의 계면 특성, 물질의 접합 및 본딩에 의한 저항을 최소화할 수 있다. 이로써, 낮은 전압에서 최대의 발광특성을 얻을 수 있다. 그리고, 제조공정을 간략화할 수 있다.
Further, according to the present invention, by providing a Ti metal layer patterned to grow nanowires, a spontaneous electrode is formed between the Ti metal layer and the nanowires without bonding by a separate bonding material, whereby the Ti metal layer and the nanowires are formed. The interfacial properties between them, and the resistance due to the bonding and bonding of the material can be minimized. As a result, maximum light emission characteristics can be obtained at a low voltage. And a manufacturing process can be simplified.

도 1은 본 발명의 제1 실시 형태에 따른 질화물 반도체 발광소자의 구조를 나타낸 측단면도이다.
도 2 내지 도 8은 도 1에 도시된 질화물 반도체 발광소자를 제조하는 과정을 설명하기 위한 공정별 측단면도이다.
도 9는 도 6에 도시된 나노선 구조물의 다른 실시 형태를 도시한 측단면도이다.
도 10은 본 발명의 제2 실시 형태에 따른 질화물 반도체 발광소자의 구조를 나타낸 측단면도이다.
도 11 내지 도 17은 도 10에 도시된 질화물 반도체 발광소자를 제조하는 과정을 설명하기 위한 공정별 측단면도이다.
도 18은 도 15에 도시된 나노선 구조물의 다른 실시 형태를 도시한 측단면도이다.
도 19는 본 발명의 제3 실시 형태에 따른 질화물 반도체 발광소자의 구조를 개략적으로 나타내는 측단면도이다.
도 20 내지 도 25는 도 19에 도시된 질화물 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다.
도 26은 본 발명의 제4 실시 형태에 따른 질화물 반도체 발광소자의 구조를 개략적으로 나타내는 측단면도이다.
도 27은 도 26에 도시된 질화물 반도체 발광소자의 상면을 개략적으로 나타내는 평면도이다.1 is a side sectional view showing a structure of a nitride semiconductor light emitting device according to a first embodiment of the present invention.
2 to 8 are side cross-sectional views for each process for describing a process of manufacturing the nitride semiconductor light emitting device shown in FIG. 1.
FIG. 9 is a side cross-sectional view showing another embodiment of the nanowire structure shown in FIG. 6.
Fig. 10 is a side sectional view showing the structure of the nitride semiconductor light emitting device according to the second embodiment of the present invention.
11 to 17 are side cross-sectional views illustrating processes for manufacturing the nitride semiconductor light emitting device illustrated in FIG. 10.
FIG. 18 is a side cross-sectional view showing another embodiment of the nanowire structure shown in FIG. 15.
Fig. 19 is a side sectional view schematically showing the structure of a nitride semiconductor light emitting device according to the third embodiment of the present invention.
20 to 25 are side cross-sectional views illustrating processes for manufacturing the nitride semiconductor light emitting device illustrated in FIG. 19.
Fig. 26 is a side sectional view schematically showing the structure of the nitride semiconductor light emitting device according to the fourth embodiment of the present invention.
FIG. 27 is a plan view schematically illustrating an upper surface of the nitride semiconductor light emitting device illustrated in FIG. 26.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시 형태들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태들로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태들은 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

본 발명에 따른 질화물 반도체 발광소자는 금속 촉매를 이용하여 제1 도전형 반도체층 상으로부터 수직 성장된 나노선을 형성함으로써 나노선의 집적밀도 및 나노선 사이의 간섭을 최소화할 수 있으며, 이를 통해 내부양자효율을 증가시킬 수 있다. 그리고, 본 발명에서 나노선의 수직 성장은, 금속 촉매를 이용하며, 이러한 금속 촉매의 자유 운동성을 이용한 기체-액체-고체(vapor-liquid-solid, 이하 'VLS'라고 함)법에 의해 이루어진다.
The nitride semiconductor light emitting device according to the present invention can minimize the integration density of nanowires and the interference between nanowires by forming nanowires vertically grown from a first conductivity type semiconductor layer using a metal catalyst, and thereby internal quantum. The efficiency can be increased. In the present invention, the vertical growth of the nanowires is performed by a vapor-liquid-solid (hereinafter, referred to as 'VLS') method using a metal catalyst and using the free mobility of the metal catalyst.

도 1은 본 발명의 제1 실시 형태에 따른 질화물 반도체 발광소자의 구조를 나타낸 측단면도이다. 여기서, 질화물 반도체 발광소자는 복수의 나노선을 구비한 활성층을 갖는 것이나, 설명의 편의를 위해 5개의 나노선을 도시하며, 각 나노선의 구조는 동일하다.
1 is a side sectional view showing a structure of a nitride semiconductor light emitting device according to a first embodiment of the present invention. Here, the nitride semiconductor light emitting device has an active layer having a plurality of nanowires, but five nanowires are shown for convenience of description, and the structure of each nanowire is the same.

도 1에 도시된 바와 같이, 본 발명의 질화물 반도체 발광소자(100)는 기판(110), n형 반도체층(120), 복수의 관통홀을 갖는 패턴층(130), 적어도 하나의 나노선(150a), 적어도 하나의 양자우물층(150b) 및 p형 반도체층(160)으로 이루어진다. 그리고, 나노선(150a)의 상면에 형성된 금속 촉매층(140), p형 반도체층(160)들 사이에 절연성 물질로 채워진 절연층(170), p형 반도체층(160) 및 n형 반도체층(120)과 각각 전기적으로 연결되도록 형성된 p형 전극(180) 및 n형 전극(190)을 구비한다. 여기서, 활성층은 복수의 관통홀에 의해 노출된 n형 반도체층(120) 상에 수직 성장된 나노선(150a)과, 나노선(150a)을 감싸도록 형성된 셸(shell) 형상의 양자우물층(150b)으로 이루어진다.
As shown in FIG. 1, the nitride semiconductor light emitting device 100 of the present invention includes a substrate 110, an n-type semiconductor layer 120, a pattern layer 130 having a plurality of through holes, and at least one nanowire ( 150a), at least one quantum well layer 150b, and a p-type semiconductor layer 160. In addition, the insulating layer 170, p-type semiconductor layer 160 and n-type semiconductor layer (filled with an insulating material between the metal catalyst layer 140 and the p-type semiconductor layer 160 formed on the upper surface of the nanowire 150a ( Each of the p-type electrode 180 and the n-type electrode 190 is formed to be electrically connected to the 120. Here, the active layer is a nanowire 150a vertically grown on the n-type semiconductor layer 120 exposed by the plurality of through holes and a shell-shaped quantum well layer formed to surround the nanowire 150a ( 150b).

구체적으로, 기판(110)은 반도체 단결정, 특히, 질화물 단결정 성장을 위한 성장 기판으로서, 사파이어, Si, ZnO, GaAs, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2 , GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 특히, 질화물 반도체의 성장용 기판으로 주로 사용될 수 있다.
Specifically, the substrate 110 is a growth substrate for growing semiconductor single crystals, in particular, nitride single crystals, and includes sapphire, Si, ZnO, GaAs, SiC, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 , A substrate made of a material such as GaN can be used. In this case, the sapphire is a Hexa-Rhombo R3c symmetric crystal and the lattice constants of c-axis and a-direction are 13.001 13. and 4.758Å, respectively, C (0001) plane, A (1120) plane, R 1102 surface and the like. In this case, since the C surface is relatively easy to grow a nitride thin film and stable at high temperature, the C surface may be mainly used as a substrate for growing a nitride semiconductor.

n형 반도체층(120) 및 p형 반도체층(160)은 질화물 반도체층으로, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물 및 p형 불순물이 도핑 된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 상기 n형 불순물로 Si, Ge, Se, Te 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn, Be 등이 사용될 수 있다. n형 및 p형 반도체층(120, 160)의 경우, 당 기술 분야에서 공지된 MOCVD, MBE, HVPE 공정 등으로 성장될 수 있다.
The n-type semiconductor layer 120 and the p-type semiconductor layer 160 are nitride semiconductor layers, and the Al x In y Ga (1-xy) N composition formula (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ n + impurity and p-type impurity having x + y ≦ 1) and the semiconductor material doped with the p-type impurity are representative of GaN, AlGaN, and InGaN. Si, Ge, Se, Te, etc. may be used as the n-type impurity, and Mg, Zn, Be, etc. may be used as the p-type impurity. The n-type and p-type semiconductor layers 120 and 160 may be grown by MOCVD, MBE, HVPE processes and the like known in the art.

패턴층(130)은 n형 반도체층(120) 상에 형성되며, 복수의 나노선(150a)들이 일정한 크기와 간격을 유지하도록 패턴화 영역, 즉 나노 사이즈의 관통홀이 형성되어 있다. 상기 관통홀은 일정한 크기와 간격으로 형성된다. 또한, 패턴층(130)은 n형 반도체층(120)과 p형 반도체층(160)이 서로 접촉하는 것을 방지하는 기능을 하며, 이러한 기능을 고려하였을 때, 실리콘 산화물이나 실리콘 질화물을 이용하여 형성될 수 있으며, 예를 들어, SiO2, Si3N4 등일 수 있다.
The pattern layer 130 is formed on the n-type semiconductor layer 120, and a patterned region, that is, a nano-sized through hole is formed so that the plurality of nanowires 150a maintain a constant size and spacing. The through holes are formed at a constant size and spacing. In addition, the pattern layer 130 prevents the n-type semiconductor layer 120 and the p-type semiconductor layer 160 from coming into contact with each other. In consideration of such a function, the pattern layer 130 is formed using silicon oxide or silicon nitride. For example, it may be SiO2, Si3N4 and the like.

활성층은 전자와 정공의 발광 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층 및 양자장벽층은 인듐 함량에 따라 밴드갭 에너지가 조절되도록 InxGa1 - xN(0≤x≤1)의 물질로 이루어질 수 있으며, 바람직하게는, 양자장벽층은 GaN으로, 양자우물층은 InGaN으로 이루어진다. 이러한 활성층은 나노선(150a)과, 나노선(150a)을 감싸도록 형성된 셸 형상의 양자우물층(150b)으로 이루어진다. 상기 나노선(150a)은 패턴층(130)의 관통홀에 의해 노출된 n형 반도체층(120) 상에 각각 수직 성장되며, 이러한 나노선(150a)의 상면에는 금속 촉매층(140)이 형성되어 있다. 나노선(150a)은 금속 촉매층(140)을 구성하는 금속 입자의 자유운동을 이용하여 기판의 면 방향에 대해 수직하게 성장되며, 성장 방향은 n형 반도체층(120)의 결정 성장 방향과 일치하게 성장된다. 그리고, 양자우물층(150b)은 나노선(150a) 및 금속 촉매층(140)을 전부 덮도록 셸 형상으로 형성되어 있다.
The active layer emits light having a predetermined energy by luminescence recombination of electrons and holes, and the quantum well layer and the quantum barrier layer have In x Ga 1 - x N (0≤x≤) so that the band gap energy is adjusted according to the indium content. It may be made of the material of 1), preferably, the quantum barrier layer is made of GaN, the quantum well layer is made of InGaN. The active layer is composed of a nanowire 150a and a shell-shaped quantum well layer 150b formed to surround the nanowire 150a. The nanowires 150a are vertically grown on the n-type semiconductor layer 120 exposed by the through holes of the pattern layer 130, and the metal catalyst layer 140 is formed on the top surface of the nanowires 150a. have. The nanowires 150a are grown perpendicular to the surface direction of the substrate by using free movement of the metal particles constituting the metal catalyst layer 140, and the growth direction is coincident with the crystal growth direction of the n-type semiconductor layer 120. Is grown. The quantum well layer 150b is formed in a shell shape so as to cover all of the nanowires 150a and the metal catalyst layer 140.

금속 촉매층(140)은 나노선(150a)의 성장이 가능하도록 하는 금속 촉매로서, Ni, Pt, Au, Cr, Fe, Co, Mn, 및 이들의 조합으로 이루어진 그룹 중 선택된 금속 원소를 사용하며, 스퍼터링(sputtering), 증착(evaporation) 기술을 이용하여 관통홀 내에 형성시킬 수 있다.
The metal catalyst layer 140 is a metal catalyst that enables the growth of the nanowires 150a and uses a metal element selected from the group consisting of Ni, Pt, Au, Cr, Fe, Co, Mn, and a combination thereof. It can be formed in the through hole using sputtering, evaporation techniques.

절연층(170)은 p형 반도체층(160)의 상면을 노출시키면서 그 사이를 채우도록 절연성 물질로 이루어지며, p형 전극(180)은 투명전극으로, 예를 들어, ITO, ZnO 등 일 수 있다. 이러한 p형 전극(180)은 p형 반도체층(160) 및 절연층(170)의 상부 전면에 형성될 수 있다. 본 실시형태에서는, 절연층(170)을 p형 반도체층(160) 사이를 채우도록 형성하였지만, 절연층(170)을 형성하지 않고, p형 전극(180)을 p형 반도체층(160) 상면에만 형성할 수도 있다.
The insulating layer 170 is made of an insulating material to fill the gap while exposing the top surface of the p-type semiconductor layer 160, the p-type electrode 180 is a transparent electrode, for example, ITO, ZnO, etc. have. The p-type electrode 180 may be formed on the entire upper surface of the p-type semiconductor layer 160 and the insulating layer 170. In this embodiment, the insulating layer 170 is formed to fill the p-type semiconductor layer 160, but the p-type electrode 180 is formed on the upper surface of the p-type semiconductor layer 160 without forming the insulating layer 170. Can also form only.

본 실시 형태와 같이, 활성층을 나노선을 포함하도록 형성함에 따라 나노선 전면을 통해 빛을 방출할 수 있으므로, 발광 면적이 증가되고, 활성층의 표면을 덮도록 p형 반도체층(160)이 형성되어, 활성층과 p형 반도체층(160)의 접촉 면적, 즉, 전류 주입 면적이 증가된다.
As in the present embodiment, as the active layer is formed to include the nanowires, light may be emitted through the entire nanowire, thereby increasing the emission area and forming the p-type semiconductor layer 160 to cover the surface of the active layer. The contact area of the active layer and the p-type semiconductor layer 160, that is, the current injection area, is increased.

이러한 본 발명의 제1 실시형태에 따른 질화물 반도체 발광소자(100)를 제조하는 방법에 대해 설명하도록 한다. 도 2 내지 도 8은 도 1에 도시된 질화물 반도체 발광소자를 제조하는 과정을 설명하기 위한 공정별 측단면도이다.
A method of manufacturing the nitride semiconductor light emitting device 100 according to the first embodiment of the present invention will be described. 2 to 8 are side cross-sectional views for each process for describing a process of manufacturing the nitride semiconductor light emitting device shown in FIG. 1.

우선, 도 2에 도시된 바와 같이, 기판(110) 상에 평탄한 n형 반도체층(120)을 형성한다. 이때, 상기 n형 반도체층(120)은 MOCVD, MBE, HVPE 공정 등으로 성장될 수 있다.
First, as shown in FIG. 2, a flat n-type semiconductor layer 120 is formed on the substrate 110. In this case, the n-type semiconductor layer 120 may be grown by MOCVD, MBE, HVPE process and the like.

이어서, 도 3에 도시된 바와 같이, n형 반도체층(120) 상에 복수의 관통흘을 갖는 패턴층(130)을 형성한다. 패턴층(130)은 상온의 온도 환경에서 n형 반도체층(120) 상에 복수개의 관통홀을 형성하도록 마스크를 형성한 후, SiO2, Si3N4 등을 증착함으로써 형성할 수 있다.
Next, as shown in FIG. 3, the pattern layer 130 having a plurality of through-flows is formed on the n-type semiconductor layer 120. The pattern layer 130 may be formed by depositing SiO 2, Si 3 N 4, or the like after forming a mask to form a plurality of through holes on the n-type semiconductor layer 120 in a room temperature environment.

상기 관통홀은 이후 성장시키고자 하는 나노선의 위치를 지정하기 위한 패턴으로, 일정한 직경과 간격을 갖도록 형성되며, 원형 및 사각형, 육각형을 포함하는 다각형 중 하나의 수평 단면 형상을 갖도록 형성될 수 있다.
The through hole is a pattern for designating a position of a nanowire to be grown thereafter, and is formed to have a predetermined diameter and a gap, and may have a horizontal cross-sectional shape of one of polygons including a circle, a rectangle, and a hexagon.

이어서, 도 4에 도시된 바와 같이, 패턴층(130)에 형성된 복수개의 관통홀 각각에 금속 촉매층(140)을 형성한다. 이때, 금속 촉매층(140)은 나노선(150a)의 성장이 가능하도록 하는 금속 촉매로서, Ni, Pt, Au, Cr, Fe, Co, Mn, 및 이들의 조합으로 이루어진 그룹 중 선택된 금속 원소를 사용하며, 스퍼터링(sputtering), 증착(evaporation) 기술을 이용하여 관통홀 내에 형성될 수 있다. 이러한 금속 촉매층(140)은 이후 온도를 가하게 되면 용융하여 그 부피가 커지게 되므로, 관통홀의 두께 이하로 형성되며, 10 내지 100 nm의 두께를 가질 수 있으며, 바람직하게는 50 nm 이하의 두께로 형성할 수 있다.Subsequently, as shown in FIG. 4, the metal catalyst layer 140 is formed in each of the plurality of through holes formed in the pattern layer 130. In this case, the metal catalyst layer 140 is a metal catalyst that enables the growth of the nanowires 150a, using a metal element selected from the group consisting of Ni, Pt, Au, Cr, Fe, Co, Mn, and combinations thereof. And may be formed in the through-hole using sputtering and evaporation techniques. Since the metal catalyst layer 140 melts when the temperature is applied thereafter, the volume thereof becomes larger, and thus, the metal catalyst layer 140 may be formed to have a thickness of the through hole, and may have a thickness of 10 to 100 nm, and preferably, a thickness of 50 nm or less. can do.

그런 다음, 도 5에 도시한 바와 같이, 패턴층(130)의 복수개의 관통홀에 의해 노출된 n형 반도체층(120) 상에 각각 질화물 반도체를 수직 성장시켜 나노선(150a)을 형성한다. 이러한 나노선(150a)은 기체-액체-고체(vapor-liquid-solid, VLS)법에 의해 유기화합물, 바람직하게는 TMGa과 n형 도펀트(바람직하게는 Si 계열)을 금속 촉매층(140)이 형성된 n형 반도체층(120)의 계면으로 물질이동시킴으로써 나노선의 형상으로 형성될 수 있다.
Then, as shown in FIG. 5, the nitride semiconductors are vertically grown on the n-type semiconductor layer 120 exposed by the plurality of through holes of the pattern layer 130 to form nanowires 150a. The nanowire 150a is formed of a metal catalyst layer 140 formed of an organic compound, preferably TMGa and n-type dopant (preferably Si-based), by a gas-liquid-solid (VLS) method. It may be formed in the shape of a nanowire by moving the material to the interface of the n-type semiconductor layer 120.

구체적으로, 도 4와 같이 형성된 구조물을 MOCVD 장채내의 리액터(reator)에 세팅하고, 가열한다. 이 가열에 의해 금속 촉매층(140)은 용융되어 액상으로 상이 바뀌게 된다. 그리고, 리액터 내에 GaN 결정 상장의 성장 가스인 TMGa(트리메틸 갈륨, trimethyl gallium)과 NH3(암모니아)를, 수소 혹은 질소의 캐리어 가스에 의하여 공급하면, 금속 촉매층(140)의 표면에 Ga과 N이 흡착된다. 이 흡착된 Ga과 N은 금속 촉매층(140) 내에 받아들여지고, 금속 촉매층(140)에 확산된 후 금속 촉매층(140)과 n형 반도체층(120)의 계면에 이르게 된다. 이때, Ga과 N은 서로 결합하여 GaN 결정 격자를 형성하고, 이를 통해 수직 성장한다. 그리고, 본 실시 형태에서는 나노선이 GaN 결정으로 형성되는 것으로 설명하였으나, 이에 한정되는 것은 아니며, Ga, Al, In 등이 단독으로 사용되거나 혹은 이들이 조합된 물질로 도핑된 질화갈륨이 형성될 수 있다.
Specifically, the structure formed as shown in FIG. 4 is set in a reactor in the MOCVD sheet and heated. By this heating, the metal catalyst layer 140 is melted to change phase into a liquid phase. Then, Ga and N are adsorbed onto the surface of the metal catalyst layer 140 by supplying the GaN crystal-growing growth gases TMGa (trimethyl gallium) and NH 3 (ammonia) by hydrogen or nitrogen carrier gas. do. The adsorbed Ga and N are absorbed into the metal catalyst layer 140 and diffused into the metal catalyst layer 140 to reach the interface between the metal catalyst layer 140 and the n-type semiconductor layer 120. At this time, Ga and N are bonded to each other to form a GaN crystal lattice, thereby growing vertically. In the present embodiment, the nanowires are described as being formed of GaN crystals, but the present invention is not limited thereto, and gallium nitride doped with Ga, Al, In, or the like or a combination thereof may be formed. .

이러한 나노선의 성장 방향은 VLS법에 의해 n형 반도체층(120)의 성장방향과 일치하게 성장하며, 따라서 기판(110)의 성장 방향이 나노선(150a)의 성장방향을 결정지을 수 있다. 또한, 성장 온도에서 반응시간을 조절함에 따라 성장되는 나노선의 길이을 제어할 수 있으며, 이 경우, 나노선의 직경은 일정하게 유지된다. 즉, VLS법에 공정에서 반응시간이 증가하면 나노선을 더욱 길게 성장시킬 수 있다.
The growth direction of the nanowires grows in accordance with the growth direction of the n-type semiconductor layer 120 by the VLS method, and thus the growth direction of the substrate 110 may determine the growth direction of the nanowires 150a. In addition, the length of the nanowires can be controlled by controlling the reaction time at the growth temperature, in which case the diameter of the nanowires is kept constant. In other words, if the reaction time is increased in the VLS process, nanowires can be grown longer.

이어서, 도 6에 도시된 바와 같이, 금속 촉매층(140)이 상면에 형성된 나노선(150a)을 덮도록 양자우물층(150b) 및 p형 반도체층(160)을 형성한다. 여기서, 활성층은 나노선(150a)과 양자우물층(150b)으로 이루어진 구조이나, 이에 한정되는 것은 아니며, 다중양자 우물 구조로 구현될 수 있으며, 이에 대해서는 도 9에서 설명하도록 한다.
Subsequently, as shown in FIG. 6, the quantum well layer 150b and the p-type semiconductor layer 160 are formed to cover the nanowire 150a formed on the upper surface of the metal catalyst layer 140. Here, the active layer is composed of a nanowire 150a and a quantum well layer 150b, but is not limited thereto, and may be implemented as a multi-quantum well structure, which will be described with reference to FIG. 9.

양자우물층(150b)의 형성은 나노선(150a)이 형성되는 온도보다 100~300℃ 낮은 온도에서 형성되므로 금속 촉매층(140)은 VLS법에 적용되지 않고, 고체상으로 존재한다. 따라서, 양자우물층(150b)은 VLS법이 아닌, MOCVD, MBE, HVPE 공정 등으로 나노선(150a) 및 금속 촉매층(140)을 전부 덮도록 성장될 수 있다. 그런 다음, p형 반도체층(160)을 나노선의 형상을 따라 양자우물층(150b)을 전면 덮도록 형성되며, MOCVD, MBE, HVPE 공정 등이 이용된다. 그리고, 본 실시 형태에서는 양자우물층(150b) 및 p형 반도체층(160)이 나노선(150a)에만 형성되는 것으로 설명하였지만, 이에 한정되는 것은 아니며, 나노선(150a)들 사이에 노출된 패턴층(130) 상에도 형성될 수 있다.
Since the quantum well layer 150b is formed at a temperature of 100 to 300 ° C. lower than the temperature at which the nanowires 150a are formed, the metal catalyst layer 140 is not applied to the VLS method and exists as a solid phase. Therefore, the quantum well layer 150b may be grown to cover all of the nanowires 150a and the metal catalyst layer 140 by MOCVD, MBE, and HVPE processes, but not by the VLS method. Then, the p-type semiconductor layer 160 is formed to completely cover the quantum well layer 150b along the shape of the nanowire, and MOCVD, MBE, and HVPE processes are used. In addition, in the present embodiment, the quantum well layer 150b and the p-type semiconductor layer 160 are described as being formed only on the nanowire 150a, but the present invention is not limited thereto. It may also be formed on layer 130.

이어서, 도 7에 도시된 바와 같이, p형 반도체층(160) 사이를 절연성 물질로 채워 절연층(170)을 형성한다. 이때, 절연층(170)은 p형 반도체층(160)의 상면을 덮지 않도록 형성되며, 나노선(150a)을 구비한 활성층을 지지하는 역할을 한다.
Subsequently, as shown in FIG. 7, the insulating layer 170 is formed by filling the p-type semiconductor layer 160 with an insulating material. In this case, the insulating layer 170 is formed so as not to cover the upper surface of the p-type semiconductor layer 160, and serves to support the active layer having the nanowire 150a.

그런 다음, 도 8에 도시된 바와 같이, p형 반도체층(160) 상면 및 절연층(170)의 전면에 p형 전극(180)을 형성하고, n형 반도체층(120) 상에 n형 전극(190)을 형성한다. 여기서, p형 전극(180)은 투명전극이며, 예를 들어, ITO, ZnO 등 일 수 있다. 그리고, n형 전극(190)은 n형 반도체층(120) 상에 형성된다. 이로써, 본 제1 실시 형태에 따른 질화물 반도체 발광소자(100)가 최종적으로 형성된다.Then, as shown in FIG. 8, the p-type electrode 180 is formed on the upper surface of the p-type semiconductor layer 160 and the insulating layer 170, and the n-type electrode on the n-type semiconductor layer 120. Form 190. Here, the p-type electrode 180 is a transparent electrode, and may be, for example, ITO or ZnO. The n-type electrode 190 is formed on the n-type semiconductor layer 120. As a result, the nitride semiconductor light emitting device 100 according to the first embodiment is finally formed.

상기한 바와 같이 제조된 질화물 반도체 발광소자(100)는 단결정의 나노선(150a)을 형성함에 따라 활성층의 결정성이 향상되고, 이에 의해, 전자와 정공의 발광 재결합 효율이 높아져 발광 효율이 향상될 수 있다. 또한, 나노선(150a)을 덮도록 셸 형상으로 양자우물층(150b)을 형성함으로써, 넓은 발광 면적을 확보할 수 있어 내부 양자 효율이 향상될 수 있다. 또한, 활성층의 표면을 전부 덮도록 p형 반도체층(160)을 형성함으로써, 활성층과 p형 반도체층(160)의 접촉 면적, 즉, 전류 주입 면적이 증가 될 수 있다.
In the nitride semiconductor light emitting device 100 manufactured as described above, the crystallinity of the active layer is improved by forming the nanocrystals 150a of the single crystal, whereby the light emission recombination efficiency of electrons and holes is increased, thereby improving light emission efficiency. Can be. In addition, by forming the quantum well layer 150b in a shell shape to cover the nanowires 150a, a wide light emitting area may be secured, thereby improving internal quantum efficiency. In addition, by forming the p-type semiconductor layer 160 to cover the entire surface of the active layer, the contact area of the active layer and the p-type semiconductor layer 160, that is, the current injection area can be increased.

또한, 본 발명에서는 관통홀(A)의 직경 및 VLS 공정의 반응 시간을 조절하여 나노선의 직경 및 길이를 제어할 수 있어, 나노선을 원하는 위치에 균일한 직경과 길이로 형성할 수 있다. 이에 의해, 나노선의 집적 밀도 및 상호 간섭을 최소화할 수 있으며, 발광 효율을 향상시킬 수 있다.
In addition, in the present invention, the diameter and length of the nanowires can be controlled by adjusting the diameter of the through hole A and the reaction time of the VLS process, and thus the nanowires can be formed to have a uniform diameter and length at a desired position. As a result, the integration density and the mutual interference of the nanowires can be minimized, and the light emission efficiency can be improved.

도 9는 도 6에 도시된 나노선 구조물의 다른 실시 형태를 도시한 측단면도이다. 여기서, 도 6에 도시된 질화물 반도체 발광소자와 기본 구성이 동일하므로 동일 구성요소에 대한 상세한 설명은 생략한다.
FIG. 9 is a side cross-sectional view showing another embodiment of the nanowire structure shown in FIG. 6. Here, since the basic configuration is the same as that of the nitride semiconductor light emitting device shown in FIG. 6, detailed descriptions of the same components will be omitted.

도 9에 도시된 바와 같이, 활성층(150')은 나노선(150a)과 동일한 질화물 반도체층으로 이루어지며, 양자우물층(150b)을 덮도록 셸 형상으로 형성된 양자장벽층(150a') 및 양자우물층(150b)이 교대로 형성된 다중양자 우물 구조로 형성될 수 있으며, 이때, 나노선(150a)을 제외한 양자장벽층 및 양자우물층은 셸(shell) 형상으로 형성되며, 금속 촉매층(140)은 나노선(150a) 상면에 형성되며, 양자우물층(150b) 내에 포함된다. 이는 양자우물층(150b)이 나노선(150a)을 형성하는 온도보다 낮은 온도에서 형성됨에 따라 VLS법에 적용되지 않기 때문이다.
As shown in FIG. 9, the active layer 150 ′ is formed of the same nitride semiconductor layer as the nanowire 150a, and has a quantum barrier layer 150a ′ and a quantum barrier layer 150 formed to cover the quantum well layer 150b. The well layer 150b may be formed of an alternating multi-quantum well structure. In this case, the quantum barrier layer and the quantum well layer except for the nanowire 150a may be formed in a shell shape, and the metal catalyst layer 140 may be formed. It is formed on the upper surface of the silver nanowire 150a and is included in the quantum well layer 150b. This is because the quantum well layer 150b is not applied to the VLS method as it is formed at a temperature lower than the temperature at which the nanowires 150a are formed.

그리고, 본 실시 형태에서, 나노선(150a)은 Ga, Al, In 등이 단독으로 사용되거나 혹은 이들이 조합된 물질로 도핑된 질화갈륨이 형성될 수 있다. 따라서, 다중양자 우물 구조의 활성층(150')은, 질화갈륨(GaN)/질화인듐갈륨(InGaN)이 반복 형성된 구조일 수 있으며, 질화알루미늄갈륨(AlGaN)/질화갈륨(GaN)이 반복 형성된 구조일 수 있다.
In the present embodiment, the nanowires 150a may be formed of Ga, Al, In, or the like, or gallium nitride doped with a material in combination thereof. Therefore, the active layer 150 ′ of the multi-quantum well structure may have a structure in which gallium nitride (GaN) / indium gallium nitride (InGaN) is repeatedly formed, and aluminum gallium nitride (AlGaN) / gallium nitride (GaN) is repeatedly formed. Can be.

도 10은 본 발명의 제2 실시 형태에 따른 질화물 반도체 발광소자의 구조를 나타낸 측단면도이다. 여기서, 도 10에 도시된 질화물 반도체 발광소자는 그 구성이 도 1에 도시된 제1 실시형태의 질화물 반도체 발광소자와 실질적으로 동일하다. 다만, 양자우물층(250b) 및 p형 반도체층(260)이 나노선(250a)의 측면에만 형성된 점에서 차이가 있으므로, 동일한 구성요소에 대한 설명은 생략하고, 달라지는 구성에 대해서만 설명한다.
Fig. 10 is a side sectional view showing the structure of the nitride semiconductor light emitting device according to the second embodiment of the present invention. Here, the nitride semiconductor light emitting element shown in FIG. 10 is substantially the same in structure as the nitride semiconductor light emitting element of the first embodiment shown in FIG. However, since there is a difference in that the quantum well layer 250b and the p-type semiconductor layer 260 are formed only on the side surface of the nanowire 250a, the description of the same components will be omitted and only different configurations will be described.

도 10에 도시된 바와 같이, 본 발명의 질화물 반도체 발광소자(200)는 기판(210), n형 반도체층(220), 복수의 관통홀을 갖는 패턴층(230), 나노선(250a), 양자우물층(250b) 및 p형 반도체층(260)으로 이루어진다. 그리고, 나노선(250a) 상에 형성된 금속 촉매층(240), p형 반도체층(260) 및 n형 반도체층(220)과 각각 전기적으로 연결되도록 형성된 p형 전극(280) 및 n형 전극(290), p형 반도체층(260)들 사이를 채우되, p형 전극(280) 상에 형성된 절연층(270)을 구비한다. 여기서, 활성층은 복수의 관통홀에 의해 노출된 n형 반도체층(220) 상에 각각 수직 성장된 나노선(250a)과, 나노선(150a)의 측면만을 감싸도록 형성된 양자우물층(250b)으로 이루어진다.
As illustrated in FIG. 10, the nitride semiconductor light emitting device 200 of the present invention may include a substrate 210, an n-type semiconductor layer 220, a pattern layer 230 having a plurality of through holes, a nanowire 250a, A quantum well layer 250b and a p-type semiconductor layer 260 are formed. The p-type electrode 280 and the n-type electrode 290 formed to be electrically connected to the metal catalyst layer 240, the p-type semiconductor layer 260, and the n-type semiconductor layer 220 formed on the nanowire 250a, respectively. ), and filling the p-type semiconductor layer 260 with an insulating layer 270 formed on the p-type electrode 280. Here, the active layer is a nanowire 250a vertically grown on the n-type semiconductor layer 220 exposed by the plurality of through holes, and a quantum well layer 250b formed to surround only the side surface of the nanowire 150a. Is done.

상기 나노선(250a)은 패턴층(230)에 형성된 복수개의 관통홀에 의해 노출된 n형 반도체층(220) 상에 각각 수직 성장된 나노선 형상이며, 이러한 나노선(250a) 상에는 금속 촉매층(240)이 형성되어 있고, 금속 촉매층(240)을 구성하는 금속 입자의 자유운동을 이용하여 기판의 면 방향에 대해 수직하게 성장되며, 성장 방향은 n형 반도체층(220)의 결정 성장 방향과 일치하게 성장된다. 그리고, 양자우물층(150a)은 나노선(150a)의 표면에 형성된다 이때, 도 1에 도시된 제1 실시 형태에 따른 질화물 반도체 발광소자(100)와 달리, 제2 실시 형태에 따른 질화물 반도체 발광소자(200)는 양자우물층(250b)이 금속 촉매층(240)을 덮지 않고, 나노선(250a)의 측면만을 감싸도록 형성되어 있으며, p형 반도체층(260)도 양자우물층(250b)의 측면만을 감싸도록 형성되어 있다.
The nanowires 250a have a nanowire shape vertically grown on the n-type semiconductor layer 220 exposed by the plurality of through holes formed in the pattern layer 230, and the metal catalyst layer (on the nanowires 250a) is formed on the nanowires 250a. 240 is formed, and is grown perpendicular to the plane direction of the substrate by the free movement of the metal particles constituting the metal catalyst layer 240, the growth direction coincides with the crystal growth direction of the n-type semiconductor layer 220 Is grown. The quantum well layer 150a is formed on the surface of the nanowire 150a. In this case, unlike the nitride semiconductor light emitting device 100 according to the first embodiment illustrated in FIG. 1, the nitride semiconductor according to the second embodiment is provided. The light emitting device 200 is formed such that the quantum well layer 250b does not cover the metal catalyst layer 240 and covers only the side surface of the nanowire 250a. The p-type semiconductor layer 260 also includes the quantum well layer 250b. It is formed so as to surround only the side.

그리고, 이러한 구조에 의해 p형 전극(280)은 p형 반도체층(260)들 사이에 노출된 패턴층(230) 상에 형성되며, 절연층(270)이 p형 반도체층(260)들 사이를 채우면서 p형 전극(280) 상에 형성되되, 상면이 양자우물층(250b) 및 p형 반도체층(260)과 동일면을 이루도록 형성된다. 그러나, 이에 한정되는 것은 아니며, 절연층(270)은 금속 촉매층(260)을 덮도록 형성될 수도 있다.
In this structure, the p-type electrode 280 is formed on the pattern layer 230 exposed between the p-type semiconductor layers 260, and the insulating layer 270 is formed between the p-type semiconductor layers 260. While filling the p-type electrode 280, the upper surface is formed to form the same plane as the quantum well layer 250b and the p-type semiconductor layer 260. However, the present invention is not limited thereto, and the insulating layer 270 may be formed to cover the metal catalyst layer 260.

본 실시 형태와 같이, 활성층을 나노선을 포함하도록 형성함에 따라 발광 면적이 증가될 수 있으며, 활성층의 표면을 덮도록 p형 반도체층(260)이 형성되어, 활성층과 p형 반도체층(260)의 접촉 면적, 즉, 전류 주입 면적이 증가 될 수 있다.
As in the present embodiment, as the active layer is formed to include nanowires, the emission area may be increased, and the p-type semiconductor layer 260 is formed to cover the surface of the active layer, thereby forming the active layer and the p-type semiconductor layer 260. The contact area of ie, the current injection area can be increased.

이러한 본 발명의 제2 실시형태에 따른 질화물 반도체 발광소자(200)를 제조하는 방법에 대해 설명하도록 한다. 도 11 내지 도 17은 도 10에 도시된 질화물 반도체 발광소자를 제조하는 과정을 설명하기 위한 공정별 측단면도이다.
A method of manufacturing the nitride semiconductor light emitting device 200 according to the second embodiment of the present invention will be described. 11 to 17 are side cross-sectional views illustrating processes for manufacturing the nitride semiconductor light emitting device illustrated in FIG. 10.

우선, 도 11에 도시된 바와 같이, 기판(210) 상에 평탄한 n형 반도체층(220)을 형성한다. 이때, 상기 n형 반도체층(220)은 MOCVD, MBE, HVPE 공정 등으로 성장될 수 있다.
First, as shown in FIG. 11, a flat n-type semiconductor layer 220 is formed on the substrate 210. In this case, the n-type semiconductor layer 220 may be grown by MOCVD, MBE, HVPE process and the like.

이어서, 도 12에 도시된 바와 같이, n형 반도체층(220) 상에 복수의 관통흘(A)을 갖는 패턴층(230)을 형성한다. 패턴층(230)은 상온의 온도 환경에서 n형 반도체층(220) 상에 관통홀을 형성하기 위한 마스크를 형성한 후, SiO2, Si3N4 등을 증착함으로써 형성할 수 있다.
Next, as shown in FIG. 12, a pattern layer 230 having a plurality of through flows A is formed on the n-type semiconductor layer 220. The pattern layer 230 may be formed by depositing SiO 2, Si 3 N 4, or the like after forming a mask for forming a through hole on the n-type semiconductor layer 220 in a room temperature environment.

여기서 관통홀은 이후 성장시키고자 하는 나노선의 위치를 지정하기 위한 패턴으로, 일정한 직경과 간격을 갖도록 형성되며, 원형 및 사각형, 육각형을 포함하는 다각형 중 하나의 수평 단면 형상을 갖도록 형성될 수 있다.
Here, the through hole is a pattern for designating the position of the nanowire to be grown thereafter, and is formed to have a predetermined diameter and a gap, and may be formed to have a horizontal cross-sectional shape of one of polygons including a circle, a rectangle, and a hexagon.

이어서, 도 13에 도시된 바와 같이, 패턴층(230)에 형성된 복수개의 관통홀에 각각 금속 촉매층(240)을 형성한다. 이때, 금속 촉매층(240)은 나노선(250a)의 성장이 가능하도록 하는 금속 촉매로서, Ni, Pt, Au, Cr, Fe, Co, Mn, 및 이들의 조합으로 이루어진 그룹 중 선택된 적어도 하나의 금속 원소가 사용되며, 스퍼터링(sputtering), 증착(evaporation) 기술을 이용하여 관통홀 내에 형성될 수 있다. 이러한 금속 촉매층(240)은 이후 온도를 가하게 되면 용융하여 그 부피가 커지게 되므로, 관통홀의 두께 이하로 형성되며, 10 내지 100 nm의 두께를 가질 수 있으며, 바람직하게는 50 nm 이하의 두께로 형성할 수 있다.Subsequently, as illustrated in FIG. 13, metal catalyst layers 240 are formed in the plurality of through holes formed in the pattern layer 230, respectively. In this case, the metal catalyst layer 240 is a metal catalyst that enables the growth of the nanowires 250a and includes at least one metal selected from the group consisting of Ni, Pt, Au, Cr, Fe, Co, Mn, and combinations thereof. An element is used and can be formed in the through hole using sputtering, evaporation techniques. Since the metal catalyst layer 240 is melted when the temperature is applied thereafter, its volume is increased, it is formed below the thickness of the through hole, and may have a thickness of 10 to 100 nm, preferably formed to a thickness of 50 nm or less. can do.

그런 다음, 도 14에 도시한 바와 같이, 패턴층(230)의 복수개의 관통홀에 의해 노출된 n형 반도체층(220) 상에 각각 질화물 반도체층을 수직 성장시켜 나노선(250a)을 형성한다. 이러한 나노선(250a)은 기체-액체-고체(vapor-liquid-solid, VLS)법에 의해 유기화합물, 바람직하게는 TMGa과 n형 도펀트(바람직하게는 Si 계열)을 금속 촉매층(240)이 형성된 n형 반도체층(220)의 계면으로 물질이동시킴으로써 나노선의 형상으로 형성될 수 있다.
Then, as shown in FIG. 14, the nitride semiconductor layer is vertically grown on the n-type semiconductor layer 220 exposed by the plurality of through holes of the pattern layer 230 to form the nanowire 250a. . The nanowire 250a is formed of an organic compound, preferably TMGa, and an n-type dopant (preferably Si-based) metal catalyst layer 240 by a gas-liquid-solid (VLS) method. By moving the material to the interface of the n-type semiconductor layer 220 may be formed in the shape of a nanowire.

구체적으로, 도 13과 같이 형성된 구조물을 MOCVD 장채내의 리액터(reator)에 세팅하고, 가열한다. 이 가열에 의해 금속 촉매층(240)은 용융되어 액상으로 상이 바뀌게 된다. 그리고, 리액터 내에 GaN 결정 상장의 성장 가스인 TMGa(트리메틸 갈륨, trimethyl gallium)과 NH3(암모니아)를, 수소 혹은 질소의 캐리어 가스에 의하여 공급하면, 금속 촉매층(240)의 표면에 Ga과 N이 흡착된다. 이 흡착된 Ga과 N은 금속 촉매층(240) 내에 받아들여지고, 금속 촉매층(240)에 확산된 후 금속 촉매층(240)과 n형 반도체층(220)의 계면에 이르게 된다. 이때, Ga과 N은 서로 결합하여 GaN 결정 격자를 형성하고, n형 반도체층(220) 상에 수직 성장한다. 그리고, 본 실시 형태에서는 나노선이 GaN 결정으로 형성되는 것으로 설명하였으나, 이에 한정되는 것은 아니며, Ga, Al, In 등이 단독으로 사용되거나 혹은 이들이 조합된 물질로 도핑된 질화갈륨으로 형성될 수 있다.
Specifically, the structure formed as shown in FIG. 13 is set in a reactor in a MOCVD sheet and heated. By this heating, the metal catalyst layer 240 is melted to change phase into a liquid phase. Then, Ga and N are adsorbed onto the surface of the metal catalyst layer 240 when TMGa (trimethyl gallium) and NH 3 (ammonia), which are growth gases of GaN crystals, are supplied into the reactor by a carrier gas of hydrogen or nitrogen. do. The adsorbed Ga and N are absorbed into the metal catalyst layer 240 and diffused into the metal catalyst layer 240 to reach the interface between the metal catalyst layer 240 and the n-type semiconductor layer 220. In this case, Ga and N combine with each other to form a GaN crystal lattice, and vertically grow on the n-type semiconductor layer 220. In the present embodiment, the nanowires are described as being formed of GaN crystals. However, the present invention is not limited thereto, and Ga, Al, and In may be used alone, or may be formed of gallium nitride doped with a combination thereof. .

이러한 나노선의 성장 방향은 VLS법에 의해 n형 반도체층(220)의 성장방향과 일치하게 성장하며, 따라서 기판(210)의 성장 방향이 나노선(250a)의 성장방향을 결정지을 수 있다. 또한, 성장 온도에서 반응시간을 조절함에 따라 성장되는 나노선의 길이을 제어할 수 있으며, 이 경우, 나노선의 직경은 일정하게 유지된다. 즉, 반응시간이 증가하면 나노선을 더욱 길게 성장시킬 수 있다.
The growth direction of the nanowires grows in accordance with the growth direction of the n-type semiconductor layer 220 by the VLS method, and thus the growth direction of the substrate 210 may determine the growth direction of the nanowires 250a. In addition, the length of the nanowires can be controlled by controlling the reaction time at the growth temperature, in which case the diameter of the nanowires is kept constant. That is, as the reaction time increases, the nanowires can be grown longer.

이어서, 도 15에 도시된 바와 같이, 금속 촉매층(240)이 상면에 형성된 나노선의 나노선(250a)의 측면을 감싸도록 양자우물층(250b) 및 p형 반도체층(260)을 형성한다. 여기서, 활성층은 나노선(150a)과 양자우물층(150b)으로 이루어진 구조이나, 이에 한정되는 것은 아니며, 다중양자 우물 구조로 구현될 수 있으며, 이에 대해서는 도 19에서 설명하도록 한다.
Subsequently, as shown in FIG. 15, the quantum well layer 250b and the p-type semiconductor layer 260 are formed to surround the side surface of the nanowire 250a of the nanowire formed on the upper surface of the metal catalyst layer 240. Here, the active layer is a structure consisting of the nanowire 150a and the quantum well layer 150b, but is not limited thereto, and may be implemented as a multi-quantum well structure, which will be described with reference to FIG. 19.

양자우물층(250b)의 형성은 나노선(250a)이 형성되는 온도보다 100~300℃ 낮은 온도에서 형성되므로 금속 촉매층(240)은 VLS법에 적용되지 않고, 고체상으로 존재한다. 따라서, 양자우물층(250b)은 VLS법이 아닌, MOCVD, MBE, HVPE 공정 등으로 나노선(250a)의 측면만을 감싸도록 성장될 수 있다. 그런 다음, p형 반도체층(260)도 양자우물층(150b)의 측면만을 감싸도록 형성된다. 이때, 금속 촉매층(240)은 외부로 노출된다.
Since the quantum well layer 250b is formed at a temperature of 100 to 300 ° C. lower than the temperature at which the nanowires 250a are formed, the metal catalyst layer 240 is not applied to the VLS method and exists as a solid phase. Therefore, the quantum well layer 250b may be grown to cover only the side surface of the nanowire 250a by MOCVD, MBE, HVPE, or the like, rather than the VLS method. Then, the p-type semiconductor layer 260 is also formed to surround only the side of the quantum well layer 150b. At this time, the metal catalyst layer 240 is exposed to the outside.

이어서, 도 16에 도시된 바와 같이, p형 반도체층(260) 사이에 노출된 패턴층(230) 상에 p형 전극(280)을 형성한다. 여기서, p형 전극(180)은 투명전극이며, 예를 들어, ITO, ZnO 등 일 수 있다. 그리고, 나노선 구조물들 사이를 절연성 물질로 채워 절연층(270)을 형성한다. 이때, 절연층(270)은 p형 반도체층(160)의 상면을 덮지 않도록 형성되며, 나노선을 구비한 활성층을 지지하는 역할을 한다.
Next, as illustrated in FIG. 16, the p-type electrode 280 is formed on the pattern layer 230 exposed between the p-type semiconductor layer 260. Here, the p-type electrode 180 is a transparent electrode, and may be, for example, ITO or ZnO. The insulating layer 270 is formed by filling the nanowire structures with an insulating material. In this case, the insulating layer 270 is formed not to cover the upper surface of the p-type semiconductor layer 160, and serves to support the active layer having a nanowire.

그런 다음, 도 17에 도시된 바와 같이, n형 반도체층(220) 상에 n형 전극(290)을 형성한다. 즉, n형 전극(290)은 n형 반도체층(220) 상에 형성된다. 이로써, 본 제2 실시 형태에 따른 질화물 반도체 발광소자(200)가 최종적으로 형성된다.Next, as shown in FIG. 17, an n-type electrode 290 is formed on the n-type semiconductor layer 220. That is, the n-type electrode 290 is formed on the n-type semiconductor layer 220. As a result, the nitride semiconductor light emitting device 200 according to the second embodiment is finally formed.

상기한 바와 같이 제조된 질화물 반도체 발광소자(200)는 단결정의 나노선(250a)을 형성함에 따라 활성층의 결정성이 향상되고, 이에 의해, 전자와 정공의 발광 재결합 효율이 높아져 발광 효율이 향상될 수 있다. 또한, 나노선(250a)의 측면을 감싸도록 양자우물층(250b)을 형성함으로써, 넓은 발광 면적을 확보할 수 있어 내부 양자 효율이 향상될 수 있다. 또한, 활성층의 표면을 전부 감싸도록 p형 반도체층(260)을 형성함으로써, 활성층과 p형 반도체층(260)의 접촉 면적, 즉, 전류 주입 면적이 증가 될 수 있다. 또한, 본 발명에서는 관통홀의 직경 및 반응 시간을 조절하여 나노선의 직경 및 길이를 제어할 수 있어, 나노선을 원하는 위치에 균일한 직경과 길이로 형성할 수 있다. 이에 의해, 나노선의 상호 간섭을 최소화할 수 있으며, 발광 효율을 향상시킬 수 있다.
In the nitride semiconductor light emitting device 200 manufactured as described above, the crystallinity of the active layer is improved by forming the nanocrystals 250a of the single crystal, whereby the light emission recombination efficiency of electrons and holes is increased, thereby improving light emission efficiency. Can be. In addition, by forming the quantum well layer 250b to surround the side surface of the nanowire 250a, a wide light emitting area may be secured, thereby improving internal quantum efficiency. In addition, by forming the p-type semiconductor layer 260 to completely cover the surface of the active layer, the contact area of the active layer and the p-type semiconductor layer 260, that is, the current injection area can be increased. In addition, the present invention can control the diameter and length of the nanowires by adjusting the diameter and reaction time of the through-holes, it is possible to form a nanowire with a uniform diameter and length in a desired position. As a result, the mutual interference of the nanowires can be minimized, and the light emission efficiency can be improved.

도 18은 도 15에 도시된 나노선 구조물의 다른 실시 형태를 도시한 측단면도이다. 여기서, 도 15에 도시된 질화물 반도체 발광소자와 기본 구성이 동일하므로 동일 구성요소에 대한 상세한 설명은 생략한다.
FIG. 18 is a side cross-sectional view showing another embodiment of the nanowire structure shown in FIG. 15. Here, since the basic configuration is the same as that of the nitride semiconductor light emitting device illustrated in FIG. 15, detailed descriptions of the same components will be omitted.

도 18에 도시된 바와 같이, 활성층(250')은 나노선(250a)과 동일한 질화물 반도체층으로 이루어지며, 상기 나노선(250a)의 측면만을 감싸도록 형성된 양자우물층(250b') 및 양자장벽층(250b')이 교대로 형성된 다중양자 우물 구조일 수 있으며, 여기서, 나노선(250a)은 Ga, Al, In 등이 단독으로 사용되거나 혹은 이들이 조합된 물질로 도핑된 질화갈륨이 형성될 수 있다. 따라서, 다중양자 우물 구조는, 질화갈륨(GaN)/질화인듐갈륨(InGaN)이 반복 형성된 구조일 수 있으며, 질화알루미늄갈륨(AlGaN)/질화갈륨(GaN)이 반복 형성된 구조일 수 있다.
As shown in FIG. 18, the active layer 250 'is formed of the same nitride semiconductor layer as the nanowire 250a, and the quantum well layer 250b' and the quantum barrier are formed to surround only the side surfaces of the nanowire 250a. The layer 250b ′ may have a multi-quantum well structure in which alternating layers are formed. Here, the nanowire 250a may be formed of Ga, Al, In, or the like, or gallium nitride doped with a material in combination thereof. have. Accordingly, the multi-quantum well structure may be a structure in which gallium nitride (GaN) / indium gallium nitride (InGaN) is repeatedly formed and aluminum gallium nitride (AlGaN) / gallium nitride (GaN) is repeatedly formed.

이때, 나노선(250a)을 제외한 각 양자우물층(250b') 및 양자장벽층(250a')은 측면을 감싸도록 원주기둥 형상으로 형성되며, 금속 촉매층(240)은 외부로 노출된다. 이러한 구조는 양자우물층(250b')이 나노선(250a)을 형성하는 온도보다 낮은 온도에서 형성됨에 따라 VLS법에 적용되지 않기 때문이다.
At this time, each of the quantum well layer 250b 'and the quantum barrier layer 250a' except for the nanowire 250a is formed in a cylindrical shape to surround the side, and the metal catalyst layer 240 is exposed to the outside. This is because the quantum well layer 250b 'is not applied to the VLS method as the quantum well layer 250b' is formed at a temperature lower than the temperature at which the nanowires 250a are formed.

이와 같이, 본 발명은 금속 촉매를 이용하여 나노선을 성장시킴으로써, 나노선의 직경을 일정하게 유지할 수 있으며, VLS 공정의 반응시간을 제어하여 나노선의 길이를 용이하게 제어할 수 있다. 따라서, 균일한 직경, 길이 및 간격을 갖도록 나노선을 형성함으로써, 발광소자의 광효율을 향상시킬 수 있다.
As such, the present invention can grow the nanowires by using a metal catalyst, thereby keeping the diameter of the nanowires constant, and can easily control the length of the nanowires by controlling the reaction time of the VLS process. Therefore, by forming the nanowires to have a uniform diameter, length and spacing, it is possible to improve the light efficiency of the light emitting device.

도 19는 본 발명의 제3 실시형태에 따른 질화물 반도체 발광소자의 구조를 개략적으로 나타내는 측단면도이다. 여기서, 도 19에 도시된 질화물 반도체 발광소자는 도 1에 도시된 제1 실시 형태에 따른 질화물 반도체 발광소자와 그 구성이 실질적으로 동일하다. 다만, n형 반도체층과 패턴층 사이에 Ti 금속층을 더 구비한 점에서 차이가 있으므로, 동일한 구성에 대한 설명은 생략하고, 달라지는 구성에 대해서만 설명한다.
Fig. 19 is a side sectional view schematically showing the structure of a nitride semiconductor light emitting device according to the third embodiment of the present invention. Here, the nitride semiconductor light emitting device shown in FIG. 19 is substantially the same in structure as the nitride semiconductor light emitting device according to the first embodiment shown in FIG. However, since there is a difference in that the Ti metal layer is further provided between the n-type semiconductor layer and the pattern layer, the description of the same configuration is omitted, and only the different configuration will be described.

도 19에 도시된 바와 같이, 본 제3 실시형태에 따른 질화물 반도체 발광소자(300)는 기판(310), n형 반도체층(320), 복수의 관통홀을 갖는 Ti 금속층(325) 및 패턴층(330), 적어도 하나의 나노선(350a) 및 적어도 하나의 양자우물층(350b)이 교대로 적층된 활성층 및 p형 반도체층(360)으로 이루어진다. 그리고, 나노선(350a)의 상면에 형성된 금속 촉매층(340)과, p형 반도체층(360)들 사이에 채워진 투명전도층(370)과, 투명전도층(370) 및 n형 반도체층(320)과 각각 전기적으로 연결되도록 형성된 p형 전극(380) 및 n형 전극(390)을 구비한다. 그리고, 복수의 관통홀은 일정한 크기와 간격으로 Ti 금속층(325) 및 패턴층(330)에 형성된다.
As shown in FIG. 19, the nitride semiconductor light emitting device 300 according to the third embodiment includes a substrate 310, an n-type semiconductor layer 320, a Ti metal layer 325 having a plurality of through holes, and a pattern layer. 330, at least one nanowire 350a and at least one quantum well layer 350b are formed of an active layer and a p-type semiconductor layer 360 alternately stacked. The metal catalyst layer 340 formed on the upper surface of the nanowire 350a, the transparent conductive layer 370 filled between the p-type semiconductor layers 360, the transparent conductive layer 370, and the n-type semiconductor layer 320 And p-type electrode 380 and n-type electrode 390 respectively formed to be electrically connected to each other. The plurality of through holes are formed in the Ti metal layer 325 and the pattern layer 330 at regular sizes and intervals.

본 실시형태에서는, 도 1에 도시된 질화물 반도체 발광소자(100)와 달리, n형 반도체층(320)과 패턴층(330) 사이에 형성된 Ti 금속층(325)을 더 구비한다. 상기 Ti 금속층(325)은 활성층에 전류를 공급하는 금속 전극 역할을 수행하며, 나노선(350a)의 외주면과 접촉되는 구조를 가짐으로써 전류 분산이 향상되며, 또한, 복수개의 나노선 각각으로의 전류 주입 효율이 증대될 수 있다. 여기서, Ti는 나노선 성장에 영향을 미치지 않는 금속으로서, n형 반도체층(320)과 오믹 컨택(Ohmic Contact)을 형성할 수 있다. 또한, Ti 금속층(325)은 복수의 관통홀을 갖도록 패턴화되며, 관통홀 내에 나노선(350a)이 성장함으로써 나노선(350a)의 측면과 접촉하게 되고, 이로 인해 전류분산 및 전류주입 효율을 향상시킬 수 있다.
In the present embodiment, unlike the nitride semiconductor light emitting device 100 shown in FIG. 1, the Ti metal layer 325 formed between the n-type semiconductor layer 320 and the pattern layer 330 is further provided. The Ti metal layer 325 serves as a metal electrode for supplying current to the active layer, and has a structure in contact with the outer circumferential surface of the nanowire 350a, thereby improving current dispersion, and also providing current to each of the plurality of nanowires. Injection efficiency can be increased. Here, Ti is a metal that does not affect nanowire growth, and may form an ohmic contact with the n-type semiconductor layer 320. In addition, the Ti metal layer 325 is patterned to have a plurality of through holes. As the nano wires 350a grow in the through holes, the Ti metal layer 325 contacts the side surfaces of the nano wires 350a, thereby improving current dispersion and current injection efficiency. Can be improved.

이하, 본 발명의 제3 실시형태에 따른 질화물 반도체 발광소자(300)를 제조하는 방법에 대해 설명하도록 한다. 도 20 내지 도 25는 도 19에 도시된 질화물 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다.
Hereinafter, a method of manufacturing the nitride semiconductor light emitting device 300 according to the third embodiment of the present invention will be described. 20 to 25 are side cross-sectional views illustrating processes for manufacturing the nitride semiconductor light emitting device illustrated in FIG. 19.

먼저, 도 20에 도시된 바와 같이, 챔버 내에 기판(310)을 마련하고, 챔버 내의 온도를 700 내지 1050℃(바람직하게는 900 내지 1000℃)로 승온한 후, 기판(310) 위에 n형 반도체층(320), Ti 금속층(325) 및 패턴층(330)을 순차 형성한다. 즉, 기판(310) 위에 n형 반도체층(310)을 성장시킨 후, Ti를 2 내지 100nm의 두께로 증착하여 Ti 금속층(325)을 형성한다. 그리고, Ti 금속층(325) 위에 실리콘 산화물이나 실리콘 질화물, 예를 들어, SiO2, Si3N4 등을 이용하여 패턴층(330)을 형성한다.
First, as shown in FIG. 20, a substrate 310 is provided in a chamber, and the temperature in the chamber is raised to 700 to 1050 ° C. (preferably 900 to 1000 ° C.), and then an n-type semiconductor is placed on the substrate 310. The layer 320, the Ti metal layer 325, and the pattern layer 330 are sequentially formed. That is, after the n-type semiconductor layer 310 is grown on the substrate 310, Ti is deposited to a thickness of 2 to 100 nm to form the Ti metal layer 325. The pattern layer 330 is formed on the Ti metal layer 325 using silicon oxide or silicon nitride, for example, SiO 2 or Si 3 N 4.

이어서, 도 21에 도시된 바와 같이, Ti 금속층(325) 및 패턴층(330)에 일정한 크기와 간격을 갖는 복수의 관통홀을 형성하며, 복수의 관통홀에 의해 n형 반도체층(320)의 일부 영역이 노출된다.
Next, as shown in FIG. 21, a plurality of through holes having a predetermined size and a gap are formed in the Ti metal layer 325 and the pattern layer 330, and the plurality of through holes of the n-type semiconductor layer 320 are formed. Some areas are exposed.

그런 다음, 도 22에 도시된 바와 같이, Ti 금속층(325) 및 패턴층(330)에 형성된 복수개의 관통홀 각각에 금속 촉매층(340)을 형성한다. 이때, 금속 촉매층(340)은 후속 공정에서 나노선(350a)의 성장이 가능하도록 하는 금속 촉매로서, Ni, Pt, Au, Cr, Fe, Co, Mn, 및 이들의 조합으로 이루어진 그룹 중 선택된 금속 원소를 사용하며, 스퍼터링(sputtering), 증착(evaporation) 기술을 이용하여 관통홀 내에 형성될 수 있다. 이러한 금속 촉매층(340)은 이후 온도를 가하게 되면 용융하여 그 부피가 커지게 되므로, 관통홀의 두께 이하로 형성되며, 10 내지 100 nm의 두께를 가질 수 있으며, 바람직하게는 50 nm 이하의 두께로 형성할 수 있다.Then, as shown in FIG. 22, a metal catalyst layer 340 is formed in each of the plurality of through holes formed in the Ti metal layer 325 and the pattern layer 330. In this case, the metal catalyst layer 340 is a metal catalyst that enables the growth of the nanowires 350a in a subsequent process, and selected from the group consisting of Ni, Pt, Au, Cr, Fe, Co, Mn, and combinations thereof. Elements can be used and formed in the through-holes using sputtering, evaporation techniques. Since the metal catalyst layer 340 is melted when the temperature is applied thereafter, the volume thereof becomes large, and thus, the metal catalyst layer 340 is formed to have a thickness of 10 to 100 nm or less, preferably formed to a thickness of 50 nm or less. can do.

이어서, 도 23에 도시된 바와 같이, 상기 복수개의 관통홀에 의해 노출되는 n형 반도체층(320) 상에 각각 금속 촉매층(340)을 통해 질화물 반도체를 수직 성장시켜 나노선(350a)을 형성한다. 이러한 나노선(350a)은 기체-액체-고체(vapor-liquid-solid, VLS)법에 의해 유기화합물, 바람직하게는 TMGa과 n형 도펀트(바람직하게는 Si 계열)을 금속 촉매층(340)이 형성된 n형 반도체층(320)의 계면으로 물질이동시킴으로써 나노선의 형상으로 형성될 수 있다. 이와 같이 성장된 나노선(350a)의 외주면이 Ti 금속층(325)에 의해 둘러싸이는 전극 구조를 형성함으로써 나노선(350a)의 외주면을 따라 통전 채널을 형성할 수 있고, 이로써 발광소자의 활성층을 구성하는 셸 표면에서 소모하는 전류를 감소시킬 수 있다.
Subsequently, as shown in FIG. 23, the nanowires 350a are formed by vertically growing a nitride semiconductor through the metal catalyst layer 340 on the n-type semiconductor layer 320 exposed by the plurality of through holes. . The nanowire 350a is formed of a metal catalyst layer 340 formed of an organic compound, preferably TMGa and n-type dopant (preferably Si-based), by a gas-liquid-solid (VLS) method. By moving the material to the interface of the n-type semiconductor layer 320 may be formed in the shape of a nanowire. By forming an electrode structure in which the outer circumferential surface of the nanowires 350a grown as described above is surrounded by the Ti metal layer 325, a conduction channel may be formed along the outer circumferential surface of the nanowires 350a, thereby forming an active layer of the light emitting device. This can reduce the current consumption at the shell surface.

구체적으로, 나노선(350a)의 성장 과정을 설명한다. 여기서, 나노선(350a)은 GaN으로 이루어지며, 금속 촉매층(340)은 니켈(Ni)을 이용하는 것으로 가정하다. 챔버 내의 온도에 의해 활성화된 Ga-N 소스는 패턴화된 영역 내의 금속 촉매층(340)의 표면에 부착된다. 금속 촉매층(340)의 표면에 위치하는 니켈 입자는 고온에 의해 활성화되어 자유 운동을 하며, 타원형의 형태로 움직이고, Ga-Ni의 핵으로서 기능한다. 이에 따라 금속 촉매층(340)의 표면에는 금속 촉매층(340)의 표면과 수직한 방향으로 GaN이 성장하게 되며, 성장된 GaN은 예를 들면 봉과 같은 나노선 형태를 갖는다. 이때, 고온에서 성장된 GaN 나노선(350a)과 Ti 금속층(325)은 Ti 금속층(325)의 관통홀 둘레면에서 성장한 GaN 나노선(350a)과 오믹 컨택을 이룬다. GaN 로 이루어진 나노선(350a)의 둘레면 라인과 Ti 금속층(325)은 별도의 본딩 재료에 의해 접합된 것이 아니라 Ti 금속층(325)의 관통홀 둘레면에서 봉 형태로 성장한 것이므로 양자 간 계면 특성이 매우 우수하며, 이는 이종 물질의 접합 및 본딩에 의해 발생하는 저항을 감소시킬 수 있다. 또한, GaN 나노선(350a)이 Ti 금속층(325)의 관통홀 둘레면에서 성장하여 형성되므로 나노선(350a)과 Ti 금속층(325)을 본딩하기 위한 별도의 본딩 공정을 생략할 수 있어, 제조 공정을 간략화할 수 있다.
Specifically, the growth process of the nanowire 350a will be described. Here, it is assumed that the nanowire 350a is made of GaN, and the metal catalyst layer 340 uses nickel (Ni). The Ga-N source activated by the temperature in the chamber is attached to the surface of the metal catalyst layer 340 in the patterned region. Nickel particles located on the surface of the metal catalyst layer 340 are activated by high temperature to move freely, move in an elliptical shape, and function as nuclei of Ga-Ni. Accordingly, GaN grows on the surface of the metal catalyst layer 340 in a direction perpendicular to the surface of the metal catalyst layer 340. The grown GaN has a nanowire shape, for example, a rod. In this case, the GaN nanowires 350a grown at high temperature and the Ti metal layer 325 form ohmic contacts with the GaN nanowires 350a grown at the circumferential surface of the through hole of the Ti metal layer 325. Since the circumferential line of the nanowire 350a made of GaN and the Ti metal layer 325 are not bonded by a separate bonding material but are grown in a rod shape at the periphery of the through hole of the Ti metal layer 325, the interface characteristics between the two are Very good, which can reduce the resistance caused by bonding and bonding of dissimilar materials. In addition, since the GaN nanowires 350a are formed by growing on the circumferential surface of the through-hole of the Ti metal layer 325, a separate bonding process for bonding the nanowires 350a and the Ti metal layer 325 may be omitted. The process can be simplified.

그 다음에, 도 24에 도시된 바와 같이, 금속 촉매층(340)이 상면에 형성된 나노선(350a)을 덮도록 양자우물층(350b) 및 p형 반도체층(360)을 형성한다. 여기서, 활성층은 나노선(350a)과 양자우물층(350b)으로 이루어진 구조이나, 이에 한정되는 것은 아니며, 도 9에 도시된 바와 같이 다중양자 우물 구조로 구현될 수 있으며, 도 10 및 도 18에 도시된 바와 같이 나노선의 측면만을 감싸도록 양자우물층 및 p형 반도체층을 형성할 수도 있다.Next, as shown in FIG. 24, the quantum well layer 350b and the p-type semiconductor layer 360 are formed so that the metal catalyst layer 340 covers the nanowire 350a formed on the upper surface. Here, the active layer is a structure consisting of a nanowire (350a) and the quantum well layer (350b), but is not limited to this, it may be implemented in a multi-quantum well structure, as shown in Figure 9, 10 and 18 As illustrated, the quantum well layer and the p-type semiconductor layer may be formed to surround only the side surfaces of the nanowires.

어어서, 도 25에 도시된 바와 같이, 나노선(350a)을 구비한 활성층 및 p형 반도체층(360)으로 이루어진 나노선 구조물들을 덮도록 투명전도층(370)을 형성한다. 여기서 투명전도층(370)은 ITO, ZnO 등 일 수 있다. 이러한 투명전도층(370)은 나노선 구조물에 전류를 주입하는 전극 역할과 함께, 나노선 구조물을 지지하는 역할을 한다. 그리고, 투명전도층(370) 상면에 p형 전극(380)을 형성하고, Ti 금속층(325) 상에 n형 전극(390)을 형성한다. 이로써, 본 제3 실시형태에 따른 질화물 반도체 발광소자(300)가 최종적으로 형성된다.
For example, as illustrated in FIG. 25, the transparent conductive layer 370 is formed to cover the nanowire structures including the active layer having the nanowires 350a and the p-type semiconductor layer 360. The transparent conductive layer 370 may be ITO, ZnO, or the like. The transparent conductive layer 370 serves to support the nanowire structure together with an electrode for injecting current into the nanowire structure. The p-type electrode 380 is formed on the upper surface of the transparent conductive layer 370, and the n-type electrode 390 is formed on the Ti metal layer 325. As a result, the nitride semiconductor light emitting device 300 according to the third embodiment is finally formed.

도 26은 본 발명의 제4 실시 형태에 따른 질화물 반도체 발광소자의 구조를 개략적으로 나타내는 측단면도이며, 도 27은 도 26에 도시된 질화물 반도체 발광소자의 상면을 개략적으로 나타내는 평면도이다. 여기서, 도 26에 도시된 질화물 반도체 발광소자는 그 구성이 도 19에 도시된 제3 실시형태의 질화물 반도체 발광소자(300)와 실질적으로 동일하다. 다만, n형 전극이 소자의 측면 테두리를 따라 형성된 점에서 차이가 있으므로, 동일한 구성요소에 대한 설명은 생략하고, 달라지는 구성에 대해서만 설명한다.
FIG. 26 is a side sectional view schematically showing the structure of the nitride semiconductor light emitting device according to the fourth embodiment of the present invention, and FIG. 27 is a plan view schematically showing the top surface of the nitride semiconductor light emitting device shown in FIG. Here, the structure of the nitride semiconductor light emitting element shown in FIG. 26 is substantially the same as that of the nitride semiconductor light emitting element 300 of the third embodiment shown in FIG. However, since there is a difference in that the n-type electrode is formed along the side edge of the device, the description of the same components will be omitted, and only different configurations will be described.

도 26 및 도 27을 참조하면, 본 발명의 제4 실시형태의 질화물 반도체 발광소자(400)는 나노선(450a) 및 금속 촉매층(440)을 덮도록 형성된 양자우물층(450b) 및 p형 반도체층(460)으로 이루어진 나노선 구조물을 복수개 구비하며, 상기 복수개의 나노선 구조물을 덮도록 투명전도층(470)이 형성된다. 그리고, n형 전극(490)이 투명전도층(470)과 이격되면서 투명전도층(470)의 측면을 따라 Ti 금속층(425) 상에 형성된다.
26 and 27, the nitride semiconductor light emitting device 400 of the fourth embodiment of the present invention includes a quantum well layer 450b and a p-type semiconductor formed to cover the nanowire 450a and the metal catalyst layer 440. A plurality of nanowire structures including a layer 460 are provided, and a transparent conductive layer 470 is formed to cover the plurality of nanowire structures. The n-type electrode 490 is formed on the Ti metal layer 425 along the side surface of the transparent conductive layer 470 while being spaced apart from the transparent conductive layer 470.

이와 같이, 본 발명의 제3 및 제4 실시형태의 질화물 반도체 발광소자는, Ti 금속층을 나노선 성장 이전에 패턴화하고, 패턴화된 Ti 금속층의 관통홀 내에 나노선을 수직하게 성장시킴으로써 별도의 본딩 재료에 의한 접합 없이 Ti 금속층과 나노선 사이의 자발 전극이 형성되며, 이로써 Ti 금속층과 나노선 사이의 계면 특성, 물질의 접합 및 본딩에 의한 저항을 최소화할 수 있다. 그러므로, 낮은 전압에서 최대의 발광특성을 얻을 수 있다.
As described above, in the nitride semiconductor light emitting devices of the third and fourth embodiments of the present invention, the Ti metal layer is patterned before the nanowire growth, and the nanowires are vertically grown in the through holes of the patterned Ti metal layer. A spontaneous electrode is formed between the Ti metal layer and the nanowires without bonding by the bonding material, thereby minimizing the interface characteristics between the Ti metal layer and the nanowires, and the resistance due to the bonding and bonding of the material. Therefore, maximum light emission characteristics can be obtained at low voltage.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
The present invention is not limited by the above-described embodiment and the accompanying drawings, but by the appended claims. Therefore, it will be apparent to those skilled in the art that various forms of substitution, modification, and alteration are possible without departing from the technical spirit of the present invention described in the claims, and the appended claims. Will belong to the technical spirit described in.

110: 기판 120: n형 반도체층
130: 패턴층 140: 금속 촉매층
150a: 나노선 150b: 양자우물층
160: p형 반도체층 170: 절연층
180: p형 전극 190: n형 전극110 substrate 120 n-type semiconductor layer
130: pattern layer 140: metal catalyst layer
150a: nanowire 150b: quantum well layer
160: p-type semiconductor layer 170: insulating layer
180: p-type electrode 190: n-type electrode

Claims (40)

제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 형성되며, 복수의 관통홀을 갖는 패턴층;
상기 복수의 관통홀에 의해 노출된 제1 도전형 반도체층 상에 각각 형성되되 상기 노출된 제1 도전형 반도체층으로부터 수직 성장된 나노선과, 상기 나노선의 상면에 위치하는 금속 촉매층과, 상기 나노선 및 금속 촉매층 각각의 표면에 형성된 적어도 하나의 양자우물층으로 이루어진 활성층;
상기 활성층의 표면에 형성된 제2 도전형 반도체층; 및
상기 제1 및 제2 도전형 반도체층과 각각 전기적으로 연결된 제1 및 제2 전극;을 포함하는 질화물 반도체 발광소자.
A first conductive semiconductor layer;
A pattern layer formed on the first conductivity type semiconductor layer and having a plurality of through holes;
Nanowires formed on the first conductive semiconductor layer exposed by the plurality of through holes, respectively, vertically grown from the exposed first conductive semiconductor layer, a metal catalyst layer positioned on an upper surface of the nanowire, and the nanowires; And at least one quantum well layer formed on the surface of each of the metal catalyst layers.
A second conductivity type semiconductor layer formed on the surface of the active layer; And
And first and second electrodes electrically connected to the first and second conductive semiconductor layers, respectively.
제1항에 있어서,
상기 금속 촉매층은 Ni, Pt, Au, Cr, Fe, Co, Mn, 및 이들의 조합으로 이루어진 그룹 중 선택된 적어도 하나의 금속 원소인 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The metal catalyst layer is at least one metal element selected from the group consisting of Ni, Pt, Au, Cr, Fe, Co, Mn, and combinations thereof.
제1항에 있어서,
상기 금속 촉매층은 10 ~ 600nm의 직경을 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The metal catalyst layer is a nitride semiconductor light emitting device, characterized in that having a diameter of 10 ~ 600nm.
제1항에 있어서,
상기 관통홀은 동일한 직경을 가지며, 동일한 간격으로 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The through hole has the same diameter, and formed in the same interval nitride semiconductor light emitting device.
제1항에 있어서
상기 관통홀은 원형 및 사각형 및 육각형을 포함하는 다각형 중 어느 하나의 수평 단면을 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1
The through hole has a horizontal cross-section of any one of a polygon including a circle, a square and a hexagon.
제1항에 있어서,
상기 나노선은 GaN으로 이루어진 양자장벽층이며, 상기 양자우물층은 InGaN으로 이루어진 것을 특징으로 하는 질화물 반도체 발광소자.The method of claim 1,
The nanowire is a quantum barrier layer made of GaN, the quantum well layer is nitride semiconductor light emitting device, characterized in that made of InGaN. 제1항에 있어서,
상기 양자우물층은 상기 금속 촉매층의 상면 및 측면과, 상기 나노선의 측면을 덮도록 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The quantum well layer is nitride semiconductor light emitting device, characterized in that formed to cover the upper surface and the side of the metal catalyst layer, and the side of the nanowire.
제7항에 있어서,
상기 제2 도전형 반도체층은 상기 양자우물층의 전면에 형성되며, 상기 제2 전극은 상기 제2 도전형 반도체층 상면에 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 7, wherein
The second conductive semiconductor layer is formed on the front surface of the quantum well layer, the second electrode is a nitride semiconductor light emitting device, characterized in that formed on the upper surface of the second conductive semiconductor layer.
제8항에 있어서,
상기 제2 전극 하부에 형성되되, 상기 제2 도전형 반도체층 사이를 채우도록 절연성 물질로 충진된 절연층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 8,
The nitride semiconductor light emitting device of claim 2, further comprising an insulating layer formed under the second electrode and filled with an insulating material to fill between the second conductive semiconductor layers.
제1항 또는 제8항에 있어서,
상기 제2 전극은 투명전극인 것을 특징으로 하는 질화물 반도체 발광소자.
The method according to claim 1 or 8,
The second electrode is a nitride semiconductor light emitting device, characterized in that the transparent electrode.
제1항에 있어서,
상기 양자우물층은 상기 나노선의 측면만을 감싸도록 형성되며, 상기 제2 도전형 반도체층은 상기 양자우물층의 측면만을 감싸도록 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
The quantum well layer is formed so as to surround only the side of the nanowire, the second conductive semiconductor layer is nitride semiconductor light emitting device, characterized in that formed to cover only the side of the quantum well layer.
제11항에 있어서,
상기 제2 전극은 상기 제2 도전형 반도체층에 의해 노출된 패턴층 상면에 형성된 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 11,
And the second electrode is formed on an upper surface of the pattern layer exposed by the second conductivity type semiconductor layer.
제12항에 있어서,
상기 제2 전극 상면에 형성되되, 상기 제2 도전형 반도체층 사이를 채우도록 절연성 물질로 충진된 절연층을 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 12,
And an insulating layer formed on an upper surface of the second electrode and filled with an insulating material to fill the gap between the second conductivity-type semiconductor layers.
제12항에 있어서,
상기 제2 전극은 투명전극인 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 12,
The second electrode is a nitride semiconductor light emitting device, characterized in that the transparent electrode.
제7항에 있어서,
상기 활성층은 상기 나노선과 동일한 질화물 반도체층으로 이루어지며 상기 양자우물층의 측면 및 상면에 형성되는 양자장벽층 및 상기 양자우물층을 복수개 구비하며, 상기 양자장벽층과 양자우물층이 서로 교대로 형성되되 쉘 형상을 갖는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 7, wherein
The active layer is formed of the same nitride semiconductor layer as the nanowire, and includes a plurality of quantum barrier layers and quantum well layers formed on side and top surfaces of the quantum well layer, and the quantum barrier layer and the quantum well layer are alternately formed. A nitride semiconductor light emitting device characterized by having a shell shape.
제11항에 있어서,
상기 활성층은 상기 나노선과 동일한 질화물 반도체층으로 이루어지며, 상기 양자우물층의 측면만을 감싸도록 형성된 양자장벽층 및 상기 양자우물층을 복수개 구비하며, 상기 양자장벽층과 양자우물층이 서로 교대로 형성되되, 각각 측면에만 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 11,
The active layer is formed of the same nitride semiconductor layer as the nanowire, and includes a plurality of quantum barrier layers and quantum well layers formed to cover only the side surfaces of the quantum well layers, and the quantum barrier layers and the quantum well layers are alternately formed. The nitride semiconductor light emitting device, characterized in that formed on each side only.
제1항에 있어서,
상기 제1 도전형 반도체층과 상기 패턴층 사이에 형성되며, 상기 패턴층의 관통홀과 대응하는 영역에 관통홀이 형성된 Ti 금속층을 더 구비하는 것을 특징으로 하는 질화물 반도체 발광소자.
The method of claim 1,
And a Ti metal layer formed between the first conductivity type semiconductor layer and the pattern layer and having a through hole formed in a region corresponding to the through hole of the pattern layer.
제17하에 있어서,
상기 Ti 금속층의 관통홀의 측면은 상기 나노선의 외주면과 접촉하는 것을 특징으로 하는 질화물 반도체 발광소자.
According to claim 17,
The side surface of the through hole of the Ti metal layer is in contact with the outer peripheral surface of the nanowires nitride semiconductor light emitting device.
기판 상에 제1 도전형 반도체층을 형성하는 단계;
상기 제1 도전형 반도체층 상에 나노 사이즈의 관통홀을 복수개 갖는 패턴층을 형성하는 단계;
상기 복수개의 관통홀에 의해 노출된 제1 도전형 반도체층 상에 각각 금속 촉매층을 형성하는 단계;
상기 금속 촉매층 각각의 하부에 질화물 반도체로 이루어진 나노선을 수직 성장시키는 단계;
상기 나노선 각각의 표면에 접촉하는 적어도 하나의 양자우물층을 형성하여 활성층을 형성하는 단계;
상기 활성층의 표면을 덮도록 제2 도전형 반도체층을 형성하는 단계; 및
상기 제1 및 제2 도전형 반도체층과 전기적으로 접속하도록 제1 및 제2 전극을 형성하는 단계;를 포함하는 질화물 반도체 발광소자의 제조방법.
Forming a first conductivity type semiconductor layer on the substrate;
Forming a pattern layer having a plurality of nano-sized through holes on the first conductive semiconductor layer;
Forming a metal catalyst layer on each of the first conductivity type semiconductor layers exposed by the plurality of through holes;
Vertically growing a nanowire made of a nitride semiconductor under each of the metal catalyst layers;
Forming at least one quantum well layer in contact with a surface of each of the nanowires to form an active layer;
Forming a second conductivity type semiconductor layer to cover the surface of the active layer; And
And forming first and second electrodes to be electrically connected to the first and second conductivity-type semiconductor layers.
제19항에 있어서,
상기 패턴층의 형성 단계에서, 상기 관통홀은 동일한 직경과, 동일한 간격으로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 19,
In the forming of the pattern layer, the through hole is a method of manufacturing a nitride semiconductor light emitting device, characterized in that formed with the same diameter and the same interval.
제19항에 있어서
상기 패턴층의 형성 단계에서, 상기 관통홀은 원형 및 사각형 및 육각형을 포함하는 다각형 중 어느 하나의 수평 단면을 갖도록 형성되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 19
In the forming of the pattern layer, the through hole is a method of manufacturing a nitride semiconductor light emitting device, characterized in that it has a horizontal cross-section of any one of a polygon including a circle, a square and a hexagon.
제19항에 있어서,
상기 금속 촉매층의 형성 단계에서, 상기 금속 촉매층은 Ni, Pt, Au, Cr, Fe, Co, Mn 및 이들의 조합으로 이루어진 그룹 중 선택된 적어도 하나의 금속 원소로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 19,
In the forming of the metal catalyst layer, the metal catalyst layer is formed of at least one metal element selected from the group consisting of Ni, Pt, Au, Cr, Fe, Co, Mn and combinations thereof. Manufacturing method.
제19항에 있어서,
상기 금속 촉매층의 형성 단계에서, 상기 금속 촉매층은 상기 관통홀의 두께 이하로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 19,
In the forming of the metal catalyst layer, the metal catalyst layer is a method of manufacturing a nitride semiconductor light emitting device, characterized in that formed below the thickness of the through hole.
제19항에 있어서,
상기 나노선의 형성 단계는, 브이엘에스(Vapor-Liquid-Solid, VLS) 공정에 의해 수행되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 19,
The forming of the nanowires, the method of manufacturing a nitride semiconductor light emitting device, characterized in that carried out by a V-S (Vapor-Liquid-Solid, VLS) process.
제24항에 있어서,
상기 나노선의 형성 단계는, 상기 브이엘에스 공정 시간을 증가시키는 것에 의해 상기 나노선의 길이를 증가시키는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
25. The method of claim 24,
In the forming of the nanowires, the length of the nanowires is increased by increasing the VLS process time.
제19항에 있어서,
상기 활성층의 형성 단계에서, 상기 양자우물층은 상기 금속 촉매층의 상면 및 측면과, 상기 나노선의 측면을 덮도록 형성되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 19,
In the forming of the active layer, the quantum well layer is a method of manufacturing a nitride semiconductor light emitting device, characterized in that formed to cover the upper surface and the side of the metal catalyst layer, and the side of the nanowire.
제26항에 있어서,
상기 제2 도전형 반도체층의 형성 단계는 상기 양자우물층의 전면에 상기 제2 도전형 반도체층을 형성하는 것에 의해 수행되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 26,
The forming of the second conductive semiconductor layer is performed by forming the second conductive semiconductor layer on the entire surface of the quantum well layer.
제27항에 있어서,
상기 제2 전극의 형성 단계는 상기 제2 도전형 반도체층 상면에 상기 제2 전극을 형성하는 것에 의해 수행되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 27,
The forming of the second electrode is performed by forming the second electrode on the upper surface of the second conductive semiconductor layer.
제28항에 있어서,
상기 제2 전극 하부에 형성되되, 상기 제2 도전형 반도체층 사이를 채우도록 절연성 물질을 충진하여 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 28,
A method of manufacturing a nitride semiconductor light emitting device, the method comprising: forming an insulating layer formed under the second electrode, and filling an insulating material to fill between the second conductive semiconductor layers.
제19항 또는 제28항에 있어서,
상기 제2 전극은 투명전극인 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 19 or 28,
The second electrode is a manufacturing method of the nitride semiconductor light emitting device, characterized in that the transparent electrode.
제19항에 있어서,
상기 활성층의 형성 단계는, 상기 나노선의 측면만을 감싸도록 상기 양자우물층을 형성하는 것에 의해 수행되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 19,
The forming of the active layer is performed by forming the quantum well layer so as to surround only the side surface of the nanowires.
제31항에 있어서,
상기 제2 도전형 반도체층의 형성 단계는, 상기 양자우물층의 측면만을 감싸도록 상기 제2 도전형 반도체층을 형성하는 것에 의해 수행되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
32. The method of claim 31,
The forming of the second conductive semiconductor layer is performed by forming the second conductive semiconductor layer so as to surround only the side surface of the quantum well layer.
제32항에 있어서,
상기 제2 전극의 형성 단계는, 상기 제2 도전형 반도체층에 의해 노출된 패턴층 상면에 상기 제2 전극을 형성하는 것에 의해 수행되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
33. The method of claim 32,
The forming of the second electrode may be performed by forming the second electrode on an upper surface of the pattern layer exposed by the second conductivity-type semiconductor layer.
제33항에 있어서,
상기 제2 전극 상면에 형성되되, 상기 제2 도전형 반도체층 사이를 채우도록 절연성 물질을 충진하여 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 33, wherein
A method of manufacturing a nitride semiconductor light emitting device, the method comprising: forming an insulating layer formed on an upper surface of the second electrode, and filling an insulating material to fill between the second conductive semiconductor layers.
제33항에 있어서,
상기 제2 전극은 투명전극인 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 33, wherein
The second electrode is a manufacturing method of the nitride semiconductor light emitting device, characterized in that the transparent electrode.
제26항에 있어서,
상기 활성층 형성 단계는, 상기 적어도 하나의 양자우물층의 측면 및 상면에 상기 나노선과 동일한 질화물 반도체층으로 이루어진 양자장벽층을 형성하는 단계; 및
상기 양자장벽층을 덮도록 셸 형상으로 양자우물층을 형성하는 단계;를 더 포함하며, 상기 양자장벽층과 양자우물층의 형성 단계를 교대로 반복하여 다중양자 우물 구조의 활성층을 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 26,
The forming of the active layer may include forming a quantum barrier layer formed of the same nitride semiconductor layer as the nanowires on side and top surfaces of the at least one quantum well layer; And
And forming a quantum well layer in a shell shape so as to cover the quantum barrier layer, and alternately repeating the forming of the quantum barrier layer and the quantum well layer to form an active layer having a multi-quantum well structure. A method of manufacturing a nitride semiconductor light emitting device.
제31항에 있어서,
상기 활성층 형성 단계는, 상기 적어도 하나의 양자우물층의 측면만을 감싸도록, 상기 나노선과 동일한 질화물 반도체층으로 이루어진 양자장벽층을 형성하는 단계; 및
상기 양자장벽층의 측면에 양자우물층을 형성하는 단계;를 더 포함하며, 상기 양자장벽층과 양자우물층의 형성 단계를 교대로 반복하여 다중양자 우물 구조의 활성층을 형성하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
32. The method of claim 31,
The forming of the active layer may include forming a quantum barrier layer formed of the same nitride semiconductor layer as the nanowires so as to surround only at least one side of the at least one quantum well layer; And
And forming a quantum well layer on the side of the quantum barrier layer, and repeatedly forming the quantum barrier layer and the quantum well layer alternately to form an active layer having a multi-quantum well structure. Method of manufacturing a semiconductor light emitting device.
제19항에 있어서,
상기 패턴층을 형성하는 단계 전에, 상기 기판 상에 Ti 금속층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 19,
Before forming the patterned layer, forming a Ti metal layer on the substrate.
제38항에 있어서,
상기 패턴층을 형성하는 단계에 의해 상기 Ti 금속층에 상기 복수개의 관통홀이 형성되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.
The method of claim 38,
And forming the plurality of through holes in the Ti metal layer by forming the pattern layer.
제39항에 있어서,
상기 나노선을 수직 성장시키는 단계는, 상기 나노선의 외주면이 상기 Ti 금속층의 관통홀의 측면과 접촉하도록 수행되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.The method of claim 39,
The vertical growth of the nanowires may be performed such that the outer circumferential surface of the nanowires contacts the side surfaces of the through holes of the Ti metal layer.
KR1020100021732A 2010-03-11 2010-03-11 Nitride semiconductor light emitting device and manufacturing method KR20110102630A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100021732A KR20110102630A (en) 2010-03-11 2010-03-11 Nitride semiconductor light emitting device and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100021732A KR20110102630A (en) 2010-03-11 2010-03-11 Nitride semiconductor light emitting device and manufacturing method

Publications (1)

Publication Number Publication Date
KR20110102630A true KR20110102630A (en) 2011-09-19

Family

ID=45398426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100021732A KR20110102630A (en) 2010-03-11 2010-03-11 Nitride semiconductor light emitting device and manufacturing method

Country Status (1)

Country Link
KR (1) KR20110102630A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269053B1 (en) * 2011-11-09 2013-06-04 삼성전자주식회사 Nano lod light emitting device and method of manufacturing the same
KR101323657B1 (en) * 2012-02-15 2013-10-30 주식회사 칩테크놀러지 Semiconductor Light Emitting Diode and Method for Manufacturing thereof
WO2015065071A1 (en) * 2013-10-31 2015-05-07 삼성전자주식회사 Nano-structure semiconductor light emitting device
KR20150088781A (en) * 2012-09-18 2015-08-03 알레디아 Optoelectronic device having semi-conductive microwires or nanowires and method for producing same
CN105280773A (en) * 2014-07-21 2016-01-27 三星电子株式会社 Semiconductor light emitting device
KR20160136070A (en) * 2015-05-19 2016-11-29 엘지이노텍 주식회사 Light emitting device
WO2023033427A1 (en) * 2021-09-01 2023-03-09 삼성디스플레이 주식회사 Light-emitting element and display device comprising same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269053B1 (en) * 2011-11-09 2013-06-04 삼성전자주식회사 Nano lod light emitting device and method of manufacturing the same
KR101323657B1 (en) * 2012-02-15 2013-10-30 주식회사 칩테크놀러지 Semiconductor Light Emitting Diode and Method for Manufacturing thereof
KR20150088781A (en) * 2012-09-18 2015-08-03 알레디아 Optoelectronic device having semi-conductive microwires or nanowires and method for producing same
WO2015065071A1 (en) * 2013-10-31 2015-05-07 삼성전자주식회사 Nano-structure semiconductor light emitting device
US9099573B2 (en) 2013-10-31 2015-08-04 Samsung Electronics Co., Ltd. Nano-structure semiconductor light emitting device
US9257605B2 (en) 2013-10-31 2016-02-09 Samsung Electronics Co., Ltd. Nano-structure semiconductor light emitting device
CN105280773A (en) * 2014-07-21 2016-01-27 三星电子株式会社 Semiconductor light emitting device
KR20160136070A (en) * 2015-05-19 2016-11-29 엘지이노텍 주식회사 Light emitting device
WO2023033427A1 (en) * 2021-09-01 2023-03-09 삼성디스플레이 주식회사 Light-emitting element and display device comprising same

Similar Documents

Publication Publication Date Title
KR100663745B1 (en) High Brightness Light Emitting Diode of Nanorod Array Structure with Indium Gallium Nitride Quantum Well and Manufacturing Method Thereof
US7816700B2 (en) Light emitting diode employing an array of nanorods and method of fabricating the same
KR101186683B1 (en) Nanostructure having an nitride-baseed quantum well and light emitting diode employing the same
US9035324B2 (en) Light emitting device
US20080191191A1 (en) Light Emitting Diode of a Nanorod Array Structure Having a Nitride-Based Multi Quantum Well
KR101646664B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
US20050194598A1 (en) Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
US20140191192A1 (en) Semiconductor light-emitting device
CN102117771B (en) LED epitaxial wafer and LED chip as well as manufacturing method thereof
KR20120028103A (en) Manufacturing method for nanorod light emitting device
KR20120028104A (en) Group iii nitride nanorod light emitting device and manufacturing method for the same
KR20090012493A (en) Photonic crystal light emitting device
KR20110102630A (en) Nitride semiconductor light emitting device and manufacturing method
US9595637B2 (en) Nanostructure semiconductor light emitting device having rod and capping layers of differing heights
KR101650720B1 (en) Nanorod-based semiconductor light emitting device and method of manufacturing the same
KR20100080094A (en) Light emitting diode using radial hetero-structure nanorod
KR20130058406A (en) Semiconductor light emitting device
CN102280547A (en) GaN semiconductor luminotron with P-type active region
KR20130012375A (en) Semiconductor light emitting device and manufacturing method of the same
CN104465929B (en) The III-nitride micro-nano luminescent device and preparation method of embedded active layer
KR20120081333A (en) A semiconductor light emitting device and a method for fabricating the same
KR20130063730A (en) Semiconductor light emitting device
KR20130139113A (en) Semiconductor light emitting device and method for manufacturing the same
CN103094440B (en) Iii-nitride light emitting devices and preparation method thereof
KR20110117963A (en) Nitride semiconductor light emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100311

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120628

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid