KR20110100103A - 액티브 매트릭스 표시장치 - Google Patents

Abstract

본 발명은 공통전압의 리플 성분을 빠르게 제거하여 화질을 향상시킬 수 있는 액티브 매트릭스 표시장치에 관한 것이다.
이 액티브 매트릭스 표시장치는 충전중인 액정셀들의 공통전극들을 연결하는 적어도 한 개 이상의 제1 내부 공통라인; 비 충전중인 액정셀들의 공통전극들을 연결하는 다수의 제2 내부 공통라인들; 공통전압이 인가되며 서로 전기적으로 분리된 제1 및 제2 외부 공통라인; 및 상기 제1 내부 공통라인을 상기 제1 외부 공통라인에 연결시킴과 아울러 상기 제2 내부 공통라인들을 상기 제2 외부 공통라인에 연결시키는 스위치 어레이를 구비한다.

Description

액티브 매트릭스 표시장치{Active Matrix Display}

본 발명은 공통전압의 리플 성분을 빠르게 제거하여 화질을 향상시킬 수 있는 액티브 매트릭스 표시장치에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이러한 액티브 매트릭스 표시장치로는 대표적으로 액정표시장치(Liquid Crystal Display)가 있다.

액정표시장치는 데이터전압이 인가되는 화소전극들과, 이 화소전극들에 대향되고 공통전압이 인가되는 공통전극들을 포함한다. 액정셀들은 화소전극과 공통전극 간 전위차에 의해 구동된다.

공통전극들은 도 1과 같이 게이트라인에 평행한 내부 공통라인들(VCL1)과, 내부 공통라인들(VCL1)이 병렬 접속되는 외부 공통라인(VCL2)을 통해 공통전압(Vcom)을 공급받는다. 내부 공통라인들(VCL1)은 기생 커패시터를 통해 패널의 신호라인들(데이터라인 및 게이트라인등)에 커플링되어 있으므로, 내부 공통라인들(VCL1) 상의 공통전압(Vcom)은 데이터전압 및/또는 게이트전압(스캔펄스)에 영향을 받게 된다. 즉, 스캔펄스(SCAN) 또는 데이터전압(Vdata) 변동시, 공통전압(Vcom)은 일정한 직류레벨로 유지되지 못하고 도 2와 같이 출렁이게 된다. 이러한 공통전압(Vcom)의 리플(ripple) 성분은 픽셀의 충전 특성에 악영향을 미치므로 빠르게 감쇄되어야 한다. 그러나, 종래의 액정표시장치에서는 전압 변동에 의한 공통전압(Vcom)의 리플 성분들이 단일한 외부 공통라인(VCL2)을 통해 한꺼번에 방전되는 구조를 취하므로 실제 리플 성분들의 감쇄 속도가 매우 느려진다. 리플 성분들에 의해 공통전압(Vcom)이 변동되면, 충전 불균일, 수평 방향의 줄무늬 등이 생길 수 있다.

리플 성분들의 감쇄 속도를 좀 더 빠르게 하기 위해, 선폭을 넓게 하여 공통라인들(VCL1,VCL2)의 라인 저항(Rl)을 줄이는 방법을 고려해 볼 수 있다. 하지만, 제반 여건상 공통라인들(VCL1,VCL2)의 선폭을 무한정 넓힐 수는 없으며, 비록 선폭을 아주 넓히더라도 만족할 만큼 빠르게 리플 성분들이 감쇄되지도 않는다.

따라서, 본 발명의 목적은 공통전압의 리플 성분을 빠르게 제거하여 화질을 향상시킬 수 있도록 한 액티브 매트릭스 표시장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액티브 매트릭스 표시장치는 충전중인 액정셀들의 공통전극들을 연결하는 적어도 한 개 이상의 제1 내부 공통라인; 비 충전중인 액정셀들의 공통전극들을 연결하는 다수의 제2 내부 공통라인들; 공통전압이 인가되며 서로 전기적으로 분리된 제1 및 제2 외부 공통라인; 및 상기 제1 내부 공통라인을 상기 제1 외부 공통라인에 연결시킴과 아울러 상기 제2 내부 공통라인들을 상기 제2 외부 공통라인에 연결시키는 스위치 어레이를 구비한다.

본 발명에 따른 액티브 매트릭스 표시장치는 충전중인 액정셀들이 접속된 제1 내부 공통라인과 비 충전중인 액정셀들이 접속된 제2 내부 공통라인들을 서로 다른 외부 공통라인에 접속시킴으로써, 제1 내부 공통라인 상에 존재하는 리플 성분의 방전 경로를 제2 내부 공통라인들 상에 존재하는 리플 성분의 방전 경로와 다르게 한다. 이에 따라, 본 발명에 따른 액티브 매트릭스 표시장치는 제1 내부 공통라인 상의 리플 성분을 빠르게 제거함으로써 충전 불균일, 수평 방향의 줄무늬 등을 방지하여 화질을 크게 향상시킬 수 있다.

도 1은 종래 공통라인의 접속 구성을 보여주는 도면.
도 2는 공통전압의 리플 성분을 보여주는 도면.
도 3은 종래 액정표시장치에서 공통전압의 리플 성분들이 단일한 외부 공통라인을 통해 방전되는 것을 보여주는 도면.
도 4는 본 발명의 실시예에 따른 액티브 매트릭스 표시장치를 보여주는 도면.
도 5는 본 발명의 실시예에 따른 공통라인의 접속 구성을 개략적으로 보여주는 도면.
도 6은 공통라인의 접속을 스위칭하기 위한 스위치 어레이의 일 예를 보여주는 도면.
도 7 및 도 8은 스위치 제어신호의 파형을 보여주는 도면들.
도 9는 스위치 제어신호와 스캔펄스의 펄스폭을 비교한 도면.

이하, 도 4 내지 도 8을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 4는 본 발명의 실시예에 따른 액티브 매트릭스 표시장치를 보여준다.

도 4를 참조하면, 본 발명의 실시예에 따른 액티브 매트릭스 표시장치는 액정표시장치로 구현된다. 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 및 게이트 구동회로(13), 및 공통전압 발생부(14)를 구비한다.

액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널(10)은 다수의 데이터라인들(DL)과 다수의 게이트라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 다수의 액정셀(Clc)들을 포함한다.

액정표시패널(10)의 하부 유리기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, TFT들에 각각 접속된 화소전극들(1), 화소전극들(1)과 대향하여 액정셀들(Clc)을 구동하는 공통전극들(2) 등이 형성된다. 공통전극들(2)은 공통라인에 연결되며, 픽셀 어레이에서 스토리지 온 컴온(Storage on common) 방식의 스토리지 커패시터(Cst)를 형성할 수 있다.

액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터등이 형성된다.

액정표시패널(10)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 계면에 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(11)는 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(10)의 해상도에 맞게 정렬하여 데이터 구동회로(12)에 공급한다.

타이밍 콘트롤러(11)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(DE), 도트클럭신호(DCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다. 게이트 타이밍 제어신호(GDC)는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 데이터 타이밍 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다.

데이터 구동회로(12)는 타이밍 콘트롤러(11)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한 후에, 래치된 데이터를 아날로그 정극성/부극성 데이터전압으로 변환하여 데이터라인들(DL)에 공급한다.

게이트 구동회로(13)는 타이밍 콘트롤러(11)의 제어 하에 스캔펄스를 게이트라인들(GL)에 공급한다.

공통전압 발생부(14)는 제1 및 제2 레벨(L1,L2)의 공통전압(Vcom)을 발생한다. 그리고, 공통전압 발생부(14)는 공통전압(Vcom)을 외부 공통라인에 공급한다.

도 5는 공통전압의 리플 성분을 빠르게 감쇄시키기 위한 공통라인의 접속 구성을 개략적으로 보여준다.

도 5를 참조하면, 공통라인은 액정셀들의 공통전극들을 수평 라인 단위로 연결하는 제1 및 제2 내부 공통라인들(VCL11,VCL12)과, 내부 공통라인들(VCL11,VCL12)에 선택적으로 연결되는 제1 및 제2 외부 공통라인들(VCL21,VCL22)을 포함한다.

충전중인 액정셀들의 공통전극들을 연결하는 제1 내부 공통라인(VCL11)은 제1 외부 공통라인(VCL21)에 연결되도록 스위칭되고, 비 충전중인 액정셀들의 공통전극들을 연결하는 제2 내부 공통라인들(VCL12)은 제2 외부 공통라인(VCL22)에 연결되도록 스위칭된다. 예컨대, 제n 수평라인(HL(n))에 배치된 액정셀들이 충전 상태에 있다고 가정할 때, 제n 수평라인(HL(n))의 제1 내부 공통라인(VCL11)만 제1 외부 공통라인(VCL21)에 연결되고, 나머지 수평라인들(HL(n-1),HL(n+1)등)의 제2 내부 공통라인들(VCL12)은 제2 외부 공통라인(VCL22)에 연결된다. 그 결과, 제1 내부 공통라인(VCL11) 상의 리플 성분은 제1 외부 공통라인(VCL21)을 포함한 제1 방전 경로를 통해 방전되고, 제2 내부 공통라인들(VCL12) 상의 리플 성분은 제2 외부 공통라인(VCL22)을 포함한 제2 방전 경로를 통해 방전된다. 이렇게 리플 성분들의 방전 경로를 다르게 하면, 제1 방전 경로 상의 라인 저항(Rl)이 획기적으로 줄어들기 때문에 제1 내부 공통라인(VCL11) 상의 리플 성분이 빠르게 감쇄되는 효과가 있다.

충전 불균일 및 수평 방향의 줄무늬 등을 없애기 위해서는, 제1 내부 공통라인(VCL11) 상의 리플 성분이 빨리 제거되어야 한다. 충전중인 액정셀들에 인가되는 공통전압이 리플 성분에 의해 변동되면, 충전중인 액정셀들에서 화소전극과 공통전극 간 전위차가 원하는 값으로 셋팅되기가 어려워진다. 이는 충전중인 액정셀들의 화소전극들이 각 데이터라인과 전기적으로 접속되기 때문이다. 반면, 비 충전중인 액정셀들은 각 데이터라인으로부터 플로팅(Floating) 되어 있으므로, 공통전압의 변동에 영향받지 않는다. 비 충전중인 액정셀들은 커플링 효과에 의해 공통전극의 전위 변동분만큼 화소전극의 전위도 같은 방향으로 변동되므로 기존의 전위차를 그대로 유지할 수 있게 된다. 따라서, 제2 내부 공통라인들(VCL12) 상의 리플 성분은 빠르게 제거될 필요가 없으며, 그 결과 화질 저하의 우려 없이 제2 내부 공통라인들(VCL12)은 모두 제2 외부 공통라인(VCL22)에 연결될 수 있다.

제1 외부 공통라인(VCL21)과 제2 외부 공통라인(VCL22)은 전기적으로 서로 분리된다. 제1 외부 공통라인(VCL21)에는 제1 레벨(L1)의 공통전압(Vcom)이 인가되고, 제2 외부 공통라인(VCL22)에는 제2 레벨(L2)의 공통전압(Vcom)이 인가된다. 여기서, 제1 레벨(L1) 및 제2 레벨(L2)은 서로 같을 수도 있고 또한 다를 수도 있다.

도 6은 공통라인의 접속을 스위칭하기 위한 스위치 어레이의 일 예를 보여준다. 그리고 도 7 및 도 8은 스위치 제어신호의 파형을 보여준다.

도 6을 참조하면, 스위치 어레이(SWAR)는 다수의 내부 공통라인들에 일대일로 대응되는 다수의 스위치 쌍들을 구비한다. 각각의 스위치 쌍은, 스위치 제어신호(CS)에 응답하여 해당 내부 공통라인과 제1 외부 공통라인(VCL21) 간의 접속을 스위칭하는 제1 스위치(ST1), 및 상기 스위치 제어신호(CS)에 응답하여 상기 해당 내부 공통라인과 제2 외부 공통라인(VCL22) 간의 접속을 스위칭하는 제2 스위치(ST2)를 포함한다.

동일 스위치 쌍 내의 제1 및 제2 스위치(ST1,ST2)는 서로 반대로 동작한다. 다시 말해, 제1 스위치(ST1)가 턴 온 되면 제2 스위치(ST2)는 턴 오프 되고, 제2 스위치(ST2)가 턴 온 되면 제1 스위치(ST1)는 턴 오프 된다. 제1 및 제2 스위치(ST1,ST2)는 모두 N-type 트랜지스터로 구현될 수 있다. 이 경우, 제2 스위치(ST2)의 게이트단에는 인버터(INV)가 접속될 수 있다. 한편, 제1 스위치(ST1)는 N-type 트랜지스터로 구현되고, 제2 스위치(ST2)는 P-type 트랜지스터로 구현될 수 있다. 이 경우, 제2 스위치(ST2)의 게이트단에는 인버터(INV)가 접속될 필요가 없다. 제1 스위치(ST1)의 턴 온에 의해 해당 내부 공통라인은 충전중인 액정셀들의 공통전극들을 연결하는 제1 내부 공통라인(VCL11)으로 기능하고, 제2 스위치(ST2)의 턴 온에 의해 해당 내부 공통라인은 비 충전중인 액정셀들의 공통전극들을 연결하는 제2 내부 공통라인들(VCL12)으로 기능하게 된다.

스위치 어레이(SWAR)는 액정표시패널에서 픽셀 어레이 바깥의 비 표시영역에 형성될 수 있다. 한편, 스위치 어레이(SWAR)는 액정표시패널에 형성되지 않고 게이트 구동회로 내에 마련될 수 있다. 또한, 스위치 어레이(SWAR)는 별도의 외부 IC에 마련될 수도 있다.

제1 및 제2 스위치(ST1,ST2)의 동작 상태는 스위치 제어신호(CS)에 따라 결정된다.

스위치 제어신호(CS)는 도 7과 같이 비 중첩적으로 발생되는 스캔펄스(SCAN)에 동기될 수 있다. 이 경우, 스위치 제어신호(CS)는 스캔펄스(SCAN)의 제1 논리레벨(H)에 대응하여 제1 스위치(ST1)를 턴 온(이때, 제2 스위치(ST2)는 턴 오프) 시킬 수 있는 레벨로 발생되고, 스캔펄스(SCAN)의 제2 논리레벨(L)에 대응하여 제1 스위치(ST1)를 턴 오프(이때, 제2 스위치(ST2)는 턴 온) 시킬 수 있는 레벨로 발생된다. 여기서, 스캔펄스(SCAN)가 제1 논리레벨(H)로 인가되면 해당 수평라인의 액정셀들은 충전되고, 스캔펄스(SCAN)가 제2 논리레벨(L)로 인가되면 해당 수평라인의 액정셀들은 비 충전된다. 비 중첩적인 스캔펄스(SCAN)에 의해 액정셀들은 1 수평라인씩 순차적으로 충전된다. 도 7과 같은 스위치 제어신호(CS)에 의하면, 한 개의 내부 공통라인만이 제1 내부 공통라인(VCL11)으로 기능하게 된다.

스위치 제어신호(CS)는 도 8과 같이 중첩적으로 발생되는 스캔펄스(SCAN)에 동기될 수 있다. 이 경우, 스위치 제어신호(CS)는 스캔펄스(SCAN)의 제1 논리레벨(H)에 대응하여 제1 스위치(ST1)를 턴 온(이때, 제2 스위치(ST2)는 턴 오프) 시킬 수 있는 레벨로 발생되고, 스캔펄스(SCAN)의 제2 논리레벨(L)에 대응하여 제1 스위치(ST1)를 턴 오프(이때, 제2 스위치(ST2)는 턴 온) 시킬 수 있는 레벨로 발생된다. 여기서, 스캔펄스(SCAN)가 제1 논리레벨(H)로 인가되면 해당 수평라인의 액정셀들은 충전되고, 스캔펄스(SCAN)가 제2 논리레벨(L)로 인가되면 해당 수평라인의 액정셀들은 비 충전된다. 중첩적인 스캔펄스(SCAN)에 의해 액정셀들은 이웃한 2 수평라인씩 중첩적이며 순차적으로 충전된다. 도 8과 같은 스위치 제어신호(CS)에 의하면, 이웃한 두 개의 내부 공통라인들이 제1 내부 공통라인(VCL11)으로 기능하게 된다.

한편, 스위치 제어신호(CS)의 턴 온 레벨의 펄스폭(W1)은, 실제 구현시 동작의 유효성을 위해, 스캔펄스(SCAN)의 턴 온 레벨(H)의 펄스폭(W2)과 다를 수 있다. 예컨대, 도 9와 같이 스위치 제어신호(CS)의 턴 온 레벨의 펄스폭(W1)은 스캔펄스(SCAN)의 턴 온 레벨(H)의 펄스폭(W2)에 비해 넓게 설계될 수 있다. 이를 위해, 스위치 제어신호(CS)의 라이징(Rising) 시점을 스캔펄스(SCAN)의 라이징 시점(t1)에 비해 같거나 빠르게 하거나, 또는 스위치 제어신호(CS)의 폴링(Falling) 시점을 스캔펄스(SCAN)의 폴링 시점(t2)에 비해 같거나 늦게 할 수 있다. 한편, 경우(즉, 도 8과 같이 스캔 펄스(SCAN)가 중첩적으로 발생되는 경우)에 따라서, 스위치 제어신호(CS)의 턴 온 레벨의 펄스폭(W1)은 스캔펄스(SCAN)의 턴 온 레벨(H)의 펄스폭(W2)에 비해 좁게 설계될 수도 있다.

스위치 제어신호(CS)는 타이밍 콘트롤러에서 생성되거나 또는, 게이트 구동회로에서 생성될 수 있다.

상술한 바와 같이, 본 발명에 따른 액티브 매트릭스 표시장치는 충전중인 액정셀들이 접속된 제1 내부 공통라인과 비 충전중인 액정셀들이 접속된 제2 내부 공통라인들을 서로 다른 외부 공통라인에 접속시킴으로써, 제1 내부 공통라인 상에 존재하는 리플 성분의 방전 경로를 제2 내부 공통라인들 상에 존재하는 리플 성분의 방전 경로와 다르게 한다. 이에 따라, 본 발명에 따른 액티브 매트릭스 표시장치는 제1 내부 공통라인 상의 리플 성분을 빠르게 제거함으로써 충전 불균일, 수평 방향의 줄무늬 등을 방지하여 화질을 크게 향상시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아 니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 액정표시패널 11 : 타이밍 콘트롤러
12 ; 데이터 구동회로 13 : 게이트 구동회로
14 : 공통전압 발생부

Claims (11)

1. 충전중인 액정셀들의 공통전극들을 연결하는 적어도 한 개 이상의 제1 내부 공통라인;
   비 충전중인 액정셀들의 공통전극들을 연결하는 다수의 제2 내부 공통라인들;
   공통전압이 인가되며 서로 전기적으로 분리된 제1 및 제2 외부 공통라인; 및
   상기 제1 내부 공통라인을 상기 제1 외부 공통라인에 연결시킴과 아울러 상기 제2 내부 공통라인들을 상기 제2 외부 공통라인에 연결시키는 스위치 어레이를 구비하는 것을 특징으로 하는 액티브 매트릭스 표시장치.
2. 제 1 항에 있어서,
   상기 스위치 어레이는 다수의 내부 공통라인들에 일대일로 대응되는 다수의 스위치 쌍들을 구비하고;
   각 스위치 쌍은,
   스위치 제어신호에 응답하여 해당 내부 공통라인과 상기 제1 외부 공통라인 간의 접속을 스위칭하는 제1 스위치; 및
   상기 스위치 제어신호에 응답하여 상기 해당 내부 공통라인과 상기 제2 외부 공통라인 간의 접속을 스위칭하는 제2 스위치를 포함하는 것을 특징으로 하는 액티브 매트릭스 표시장치.
3. 제 2 항에 있어서,
   상기 제1 스위치와 제2 스위치는 서로 반대로 동작되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
4. 제 3 항에 있어서,
   상기 제1 스위치와 제2 스위치는 모두 N-type 트랜지스터로 구현되고, 상기 제2 스위치의 게이트단에는 인버터가 접속되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
5. 제 3 항에 있어서,
   상기 제1 스위치는 N-type 트랜지스터로 구현되고, 상기 제2 스위치는 P-type 트랜지스터로 구현되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
6. 제 2 항에 있어서,
   상기 스위치 제어신호의 펄스폭은, 상기 충전중인 액정셀들을 선택하기 위한 스캔펄스의 펄스폭과 다르며;
   상기 스위치 제어신호의 폴링 시점은 상기 스캔펄스의 폴링 시점에 비해 같거나 늦은 것을 특징으로 하는 액티브 매트릭스 표시장치.
7. 제 2 항에 있어서,
   상기 스위치 제어신호는 상기 충전중인 액정셀들을 선택하기 위한 스캔펄스에 동기되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
8. 제 6 항 또는 제 7 항에 있어서,
   상기 스캔펄스는 비 중첩적으로 발생되거나 또는, 중첩적으로 발생되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
9. 제 8 항에 있어서,
   상기 스캔펄스를 발생하는 게이트 구동회로; 및
   상기 게이트 구동회로의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러를 더 구비하고;
   상기 스위치 제어신호는 상기 게이트 구동회로 또는, 상기 타이밍 콘트롤러에서 생성되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
10. 제 1 항에 있어서,
    상기 액정셀들은 액정표시패널의 픽셀 어레이 영역에 형성되고;
    상기 스위치 어레이는 상기 액정표시패널에서 상기 픽셀 어레이 바깥의 비 표시영역에 형성되는 것을 특징으로 하는 액티브 매트릭스 표시장치.
11. 제 9 항에 있어서,
    상기 스위치 어레이는 상기 게이트 구동회로에 마련되거나 또는, 별도의 외부 회로에 마련되는 것을 특징으로 하는 액티브 매트릭스 표시장치.

Images