KR20110090375A - Printed circuit board and semiconductor package using the same and method of fabricating the semiconductor package - Google Patents
Printed circuit board and semiconductor package using the same and method of fabricating the semiconductor package Download PDFInfo
- Publication number
- KR20110090375A KR20110090375A KR1020100010108A KR20100010108A KR20110090375A KR 20110090375 A KR20110090375 A KR 20110090375A KR 1020100010108 A KR1020100010108 A KR 1020100010108A KR 20100010108 A KR20100010108 A KR 20100010108A KR 20110090375 A KR20110090375 A KR 20110090375A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- ball
- metal material
- disposed
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Description
본 발명은 인쇄회로기판 및 이를 이용한 반도체 패키지 및 반도체 패키지의 제조방법에 관한 것으로, 보다 상세하게, 볼 랜드와 솔더 볼 간의 접속 실장 특성을 강화시킬 수 있는 인쇄회로기판 및 이를 이용한 반도체 패키지 및 반도체 패키지의 제조방법에 관한 것이다.The present invention relates to a printed circuit board and a method for manufacturing a semiconductor package and a semiconductor package using the same, and more particularly, a printed circuit board and a semiconductor package and a semiconductor package using the same that can enhance the connection mounting characteristics between the ball land and the solder ball It relates to a manufacturing method of.
최근 들어 집적회로 칩의 집적도가 증가하면서 동일 크기의 칩에 더 많은 회로 배치가 가능해짐에 따라 집적회로 칩은 더 많은 입출력 신호를 주고받게 되었다. 이에 따라, 반도체 패키지 역시 제한된 면적 내에 더 많은 입출력 핀을 배치해야 할 필요가 있다.In recent years, as the degree of integration of integrated circuit chips has increased, more circuit arrangements are possible on chips of the same size, and thus the integrated circuit chips have more I / O signals. Accordingly, the semiconductor package also needs to place more input / output pins within a limited area.
이러한 요구를 충족시키기 위한 방편 중의 하나로 BGA(Ball Grid Array 패키지가 개발되어 사용중이다. One way to meet these needs is the Ball Grid Array package (BGA), which has been developed and is in use.
상기와 같은 BGA 패키지는 부품 실장시 더 많은 수의 부품, 즉, 반도체 칩을 실장 할 수 있는 고밀도화 및 고정도화가 가능한 인쇄회로기판을 이용한 실장 기술을 이용하고 있는 추세이며, 그에 대한 관심도 점점 증가하고 있는 실정이다. 따라서, 전자기기의 경박 단소화를 위한 기술은 실장되는 부품의 미세 가공 기술 뿐만 아니라, 고밀도의 부품 실장을 가능하게 하는 인쇄회로기판의 제공이 필수적으로 요구된다. The BGA package is using a mounting technology using a printed circuit board capable of high-density and high-precision mounting of a larger number of components, that is, a semiconductor chip, and the interest is also increasing. It is true. Therefore, the technology for light and thin shortening of the electronic device is required to provide a printed circuit board that enables high-density component mounting, as well as fine processing technology of the components to be mounted.
특히, 입출력 핀들이 칩 주변 쪽에 1차원적으로 배열되던 기존의 리드 프레임(lead frame) 패키지와 달리, BGA 패키지는 입출력 핀으로 사용되는 솔더 볼(solder ball)들을 칩 표면 쪽에 2차원적으로 배열하기 때문에 훨씬 효율적인 핀 배치가 가능해졌으며, 상기와 같은 솔더 볼을 부착하기 위해서는 인쇄회로기판 표면에 볼 랜드의 형성이 필수적으로 요구된다.In particular, unlike conventional lead frame packages in which I / O pins are arranged one-dimensionally around the chip, BGA packages have two-dimensional arrangement of solder balls used as I / O pins on the chip surface. As a result, much more efficient pin placement is possible, and in order to attach the solder balls as described above, the formation of ball lands on the surface of the printed circuit board is essential.
일반적인 솔더 볼 부착 공정에 대해 간략하게 설명하면, 먼저, 인쇄회로기판의 볼 랜드 상에 솔더 볼이 마운트되고, 상기 솔더 볼의 리플로우(Reflow)를 통해 볼 랜드 상에 솔더 볼이 부착된다.A brief description of a general solder ball attaching process will first include solder balls mounted on ball lands of a printed circuit board, and solder balls attach to ball lands through reflow of the solder balls.
그러나, 전술한 종래 기술의 경우에는, 상기 인쇄회로기판의 볼 랜드와 솔더 볼의 접합이 불안정해져, 반도체 패키지의 제조 공정 및 테스트 공정 중 고온 다습한 외부 환경 및 외부 충격에 의해 스트레스가 인가된다. 이러한 스트레스로 인해, 상기 볼 랜드와 솔더 볼의 계면에 크랙이 발생되거나, 또는, 박리와 같은 불량이 발생하게 되며, 그 결과, 솔더 조인트의 신뢰성이 저하된다.However, in the above-described prior art, the bonding of the ball land and the solder ball of the printed circuit board becomes unstable, and stress is applied by the high temperature and high humidity external environment and external impact during the manufacturing process and the test process of the semiconductor package. Due to such stress, cracks occur at the interface between the ball lands and the solder balls, or defects such as peeling occur, and as a result, the reliability of the solder joint is lowered.
본 발명은 볼 랜드와 솔더 볼 간의 접속 실장 특성을 강화시킬 수 있는 인쇄회로기판 및 이를 이용한 반도체 패키지 및 반도체 패키지의 제조방법을 제공한다.The present invention provides a printed circuit board capable of enhancing connection mounting characteristics between a ball land and a solder ball, and a semiconductor package and a method of manufacturing the semiconductor package using the same.
또한, 본 발명은 반도체 패키지의 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 이를 이용한 반도체 패키지 및 반도체 패키지의 제조방법을 제공한다.The present invention also provides a printed circuit board capable of improving the reliability of a semiconductor package, and a semiconductor package and a method of manufacturing the semiconductor package using the same.
본 발명의 실시예에 따른 인쇄회로기판은, 기판 몸체 및 상기 기판 몸체의 일면 상에 배치되며 볼 랜드를 갖는 배선을 포함하며, 상기 볼 랜드는 상기 기판 몸체의 일면 상에 배치된 패드부와 상기 패드부 상에 배치되며 상기 기판 몸체의 상부로 돌출된 돌출부를 포함한다.The printed circuit board according to an exemplary embodiment of the present invention includes a substrate body and wirings disposed on one surface of the substrate body and having ball lands, wherein the ball lands are disposed on the pad body and on the one surface of the substrate body. It is disposed on the pad portion and includes a protrusion projecting to the upper portion of the substrate body.
상기 볼 랜드의 돌출부는 다면체 형상, 다수개의 다면체들이 적층된 형상, 구 형상 및 다수개의 구들이 적층된 형상 중 어느 하나의 형상을 갖는다.The protrusion of the ball land may have any one of a polyhedron shape, a shape in which a plurality of polyhedrons are stacked, a sphere shape, and a shape in which a plurality of spheres are stacked.
상기 다수개의 다면체들과 상기 다수개의 구들은 각각 서로 같은 크기를 갖거나 또는 서로 다른 크기를 갖는다.The plurality of polyhedrons and the plurality of spheres each have the same size or different sizes.
또한, 본 발명의 실시예에 따른 반도체 패키지는, 기판 몸체 및 상기 기판 몸체의 일면 상에 배치되며 볼 랜드를 갖는 배선을 포함하며, 상기 볼 랜드가 상기 기판 몸체의 일면 상에 배치된 패드부와 상기 패드부 상에 배치되며 상기 기판 몸체의 상부로 돌출된 돌출부로 구성된 인쇄회로기판과, 상기 인쇄회로기판의 일면에 대향하는 타면 상에 배치되며, 상기 인쇄회로기판과 전기적으로 연결된 반도체 칩과, 상기 반도체 칩이 배치된 인쇄회로기판의 타면을 밀봉하는 봉지부 및 상기 인쇄회로기판 일면의 볼 랜드 상에 상기 볼 랜드의 돌출부가 내부에 삽입된 형태로 부착된 솔더 볼을 포함한다.In addition, the semiconductor package according to the embodiment of the present invention includes a substrate body and a wiring disposed on one surface of the substrate body and having a ball land, wherein the ball land is disposed on one surface of the substrate body; A printed circuit board disposed on the pad part, the printed circuit board comprising a protrusion protruding to an upper portion of the substrate body, a semiconductor chip disposed on the other surface opposite to one surface of the printed circuit board, and electrically connected to the printed circuit board; An encapsulation part encapsulating the other surface of the printed circuit board on which the semiconductor chip is disposed, and a solder ball attached to the ball land of one surface of the printed circuit board is inserted into the protrusion portion of the ball land.
상기 볼 랜드의 돌출부는 다면체 형상, 다수개의 다면체들이 적층된 형상, 구 형상 및 다수개의 구들이 적층된 형상 중 어느 하나의 형상을 갖는다.The protrusion of the ball land may have any one of a polyhedron shape, a shape in which a plurality of polyhedrons are stacked, a sphere shape, and a shape in which a plurality of spheres are stacked.
상기 다수개의 다면체들과 상기 다수개의 구들은 각각 서로 같은 크기를 갖거나 또는 서로 다른 크기를 갖는다.The plurality of polyhedrons and the plurality of spheres each have the same size or different sizes.
상기 솔더 볼은 상기 패드부와 돌출부로 구성된 볼 랜드를 감싸도록 형성된다.The solder ball is formed to surround the ball land consisting of the pad portion and the protrusion.
게다가, 본 발명의 실시예에 따른 반도체 패키지의 제조방법은, 기판 몸체 및 상기 기판 몸체의 일면 상에 배치되며 볼 랜드를 갖는 배선을 포함하며, 상기 볼 랜드가 상기 기판 몸체의 일면 상에 배치된 패드부와 상기 패드부 상에 배치되며 상기 기판 몸체의 상부로 돌출된 돌출부로 구성된 인쇄회로기판을 제공하는 단계와, 상기 인쇄회로기판의 일면에 대향하는 타면 상에 상기 인쇄회로기판과 전기적으로 연결되도록 반도체 칩을 배치하는 단계와, 상기 반도체 칩이 배치된 인쇄회로기판의 타면을 봉지부로 밀봉하는 단계 및 상기 인쇄회로기판 일면의 볼 랜드 상에 상기 볼 랜드의 돌출부가 내부에 삽입되도록 솔더 볼을 부착하는 단계를 포함한다.In addition, a method of manufacturing a semiconductor package according to an embodiment of the present invention includes a substrate body and a wiring disposed on one surface of the substrate body and having a ball land, wherein the ball land is disposed on one surface of the substrate body. Providing a printed circuit board comprising a pad portion and a protrusion disposed on the pad portion and protruding from the upper portion of the substrate body, and electrically connected to the printed circuit board on the other surface opposite to one surface of the printed circuit board. Arranging a semiconductor chip, sealing the other surface of the printed circuit board on which the semiconductor chip is disposed with an encapsulation part, and solder balls such that the protrusion of the ball land is inserted into the ball land on one surface of the printed circuit board. Attaching.
상기 볼 랜드의 돌출부는 다면체 형상, 다수개의 다면체들이 적층된 형상, 구 형상 및 다수개의 구들이 적층된 형상 중 어느 하나의 형상을 갖는다.The protrusion of the ball land may have any one of a polyhedron shape, a shape in which a plurality of polyhedrons are stacked, a sphere shape, and a shape in which a plurality of spheres are stacked.
상기 다수개의 다면체들과 상기 다수개의 구들은 각각 서로 같은 크기를 갖거나 또는 서로 다른 크기를 갖는다.The plurality of polyhedrons and the plurality of spheres each have the same size or different sizes.
상기 솔더 볼을 부착하는 단계는, 상기 솔더 볼 형성용 주형에 금속 물질을 주입하는 단계와, 상기 금속 물질 내에 상기 볼 랜드의 돌출부가 삽입되도록, 상기 금속 물질이 주입된 주형을 상기 인쇄회로기판 상에 부착하는 단계와, 상기 금속 물질을 리플로우시켜 솔더 볼을 형성하는 단계 및 상기 주형을 제거하는 단계를 포함한다.The attaching of the solder balls may include injecting a metal material into the solder ball forming mold, and inserting the metal material-injected mold onto the printed circuit board so that the protrusion of the ball land is inserted into the metal material. Adhering to, reflowing the metal material to form solder balls, and removing the mold.
상기 금속 물질은 Sn, Ag, Cu 중 적어도 하나 이상을 포함한다.The metal material includes at least one of Sn, Ag, and Cu.
상기 주형에 금속 물질을 주입하는 단계 후, 그리고, 상기 금속 물질이 주입된 주형을 상기 인쇄회로기판 상에 부착하는 단계 전, 상기 금속 물질 내에 상기 금속 물질의 강도가 증가되도록 추가 금속 물질을 주입하는 단계를 더 포함한다.After injecting the metal material into the mold and before attaching the mold into which the metal material is injected onto the printed circuit board, injecting the additional metal material into the metal material to increase the strength of the metal material. It further comprises a step.
상기 추가 금속 물질은 Ti 또는 Ni를 포함하거나, 또는, Ti와 Ni를 포함한다.The additional metallic material includes Ti or Ni, or includes Ti and Ni.
상기 금속 물질이 주입된 주형을 상기 인쇄회로기판 상에 부착하는 단계는, 상기 금속 물질이 상기 패드부와 돌출부로 구성된 볼 랜드를 감싸도록 수행한다.The attaching the mold into which the metal material is injected is performed on the printed circuit board so that the metal material surrounds the ball land composed of the pad part and the protrusion part.
본 발명은 인쇄회로기판의 볼 랜드가 상기 인쇄회로기판 상부로 돌출된 돌출부를 가짐으로써, 상기 볼 랜드를 감싸도록 부착되는 솔더 볼과 상기 볼 랜드 간의 접촉 면적이 증가되어 상기 볼 랜드와 솔더 볼 간의 접착력이 증가된다.According to an embodiment of the present invention, a ball land of a printed circuit board has a protrusion protruding from an upper portion of the printed circuit board, thereby increasing a contact area between the solder ball and the ball land attached to surround the ball land, thereby increasing the area between the ball land and the solder ball. Adhesion is increased.
이를 통해, 본 발명은 상기 볼 랜드와 솔더 볼 간의 접속 실장 특성을 강화시킬 수 있으며, 따라서, 반도체 패키지의 신뢰성을 향상시킬 수 있다.Through this, the present invention can enhance the connection mounting characteristics between the ball land and the solder ball, and thus can improve the reliability of the semiconductor package.
도 1은 본 발명의 실시예에 따른 인쇄회로기판을 도시한 단면도이다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 인쇄회로기판을 도시한 단면도들이다.
도 3은 본 발명의 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정별 단면도들이다.
도 5a 내지 도 5d는 본 발명의 실시예에 따른 솔더 볼 부착 방법을 설명하기 위한 공정별 단면도들이다.1 is a cross-sectional view illustrating a printed circuit board according to an exemplary embodiment of the present invention.
2A to 2C are cross-sectional views illustrating a printed circuit board according to another exemplary embodiment of the present invention.
3 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.
4A to 4D are cross-sectional views of processes for describing a method of manufacturing a semiconductor package according to an embodiment of the present invention.
5A through 5D are cross-sectional views of processes for describing a solder ball attaching method according to an exemplary embodiment of the present invention.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 1은 본 발명의 실시예에 따른 인쇄회로기판을 도시한 단면도이다.1 is a cross-sectional view illustrating a printed circuit board according to an exemplary embodiment of the present invention.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 인쇄회로기판(100)은, 기판 몸체(110)와 상기 기판 몸체(110)의 일면 상에 배치되며 볼 랜드(140)를 갖는 배선(도시안됨)을 포함한다. 상기 배선은 솔더 레지스트(도시안됨)에 의해 상기 볼 랜드(140) 부분만 노출될 뿐 나머지 부분은 노출되지 않는다. As shown in FIG. 1, the printed
상기 볼 랜드(140)는 상기 기판 몸체(110)의 일면 상에 배치된 패드부(120)와 상기 패드부(120) 상에 배치되며 상기 기판 몸체(110)의 상부로 돌출된 돌출부(130)를 포함한다. 상기 볼 랜드(140)의 돌출부(130)는 다면체 형상, 예컨대, 직육면체 형상을 가지며, 상기 직육면체 형상 외에 여러가지 다양한 형상을 갖는 것도 가능하다. The
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 인쇄회로기판을 도시한 단면도들이다.2A to 2C are cross-sectional views illustrating a printed circuit board according to another exemplary embodiment of the present invention.
도 2a에 도시된 바와 같이, 상기 인쇄회로기판(100)의 볼 랜드(140)는 기판 몸체(110)의 일면 상에 배치된 패드부(120)와 상기 패드부(120) 상에 배치된 돌출부(130)을 포함하며, 상기 돌출부(130)는 다수개의 다면체들, 예컨대, 직육면체들이 적층된 형상을 갖는다. 여기서, 상기 다수개의 다면체들은 각각 서로 다른 크기를 갖거나, 또는, 도시하지는 않았으나, 서로 다른 같은 크기를 갖는다.As shown in FIG. 2A, the
도 2b에 도시된 바와 같이, 상기 인쇄회로기판(100)의 볼 랜드(140)는 기판 몸체(110)의 일면 상에 배치된 패드부(120)와 상기 패드부(120) 상에 배치된 돌출부(130)을 포함하며, 상기 돌출부(130)는 구 형상을 갖는다. As shown in FIG. 2B, the
도 2c에 도시된 바와 같이, 상기 인쇄회로기판(100)의 볼 랜드(140)는 기판 몸체(110)의 일면 상에 배치된 패드부(120)와 상기 패드부(120) 상에 배치된 돌출부(130)을 포함하며, 상기 돌출부(130)는 다수개의 구들이 적층된 형상을 갖는다. 여기서, 상기 다수개의 구들은 각각 서로 다른 크기를 갖거나, 또는, 도시하지는 않았으나, 서로 다른 같은 크기를 갖는다.As shown in FIG. 2C, the
한편, 도 2a 내지 도 2c는 볼 랜드의 돌출부 형상 중 몇 가지 형상에 대해 예를 들어 설명하기 위해 도시되었을 뿐, 상기 볼 랜드의 돌출부는 기판 몸체 상부로 돌출된 형상이라면 어떤 형상이든지 가능하다.Meanwhile, FIGS. 2A to 2C are only illustrated to explain some of the shapes of the protrusions of the ball lands, and the protrusions of the ball lands may be any shape as long as the protrusions protrude above the substrate body.
도 3은 본 발명의 실시예에 따른 반도체 패키지를 도시한 단면도이다.3 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.
도 3을 참조하면, 인쇄회로기판(100) 상에 상기 인쇄회로기판(100)과 전기적으로 연결된 반도체 칩(200)이 배치되어 있다. 상기 인쇄회로기판(100)은 기판 몸체(110) 및 상기 기판 몸체(110)의 일면 상에 배치되며 볼 랜드(140)를 갖는 배선(도시안됨)을 포함하며, 상기 볼 랜드(140)는 상기 기판 몸체(110)의 일면 상에 배치된 패드부(120)와 상기 패드부(120) 상에 배치되며 상기 기판 몸체(110)의 상부로 돌출된 돌출부(130)로 구성된다. Referring to FIG. 3, a
상기 볼 랜드(140)의 돌출부(130)는 다면체 형상, 예컨대, 직육면체 형상을 가지며, 상기 직육면체 형상 외에 여러가지 다양한 형상을 갖는 것도 가능하다. 구체적으로, 상기 볼 랜드(140)의 돌출부(130)는, 도 2a 내지 도 2c에 도시된 바와 같이, 다수개의 다면체들이 적층된 형상, 구 형상 및 다수개의 구들이 적층된 형상 중 어느 하나의 형상을 갖는 것도 가능하며, 상기 다수개의 다면체들과 상기 다수개의 구들은 각각 서로 같은 크기를 갖거나 또는 서로 다른 크기를 갖는다. 또한, 도시하지는 않았으나, 상기 볼 랜드(140)의 돌출부(130)는 기판 몸체(110) 상부로 돌출되어 솔더 볼(400)과의 접촉 면적이 증가된다면 어떤 형상이든지 가능하다.The
상기 인쇄회로기판(100)의 일면에 대향하는 타면 상에 접착제(150)의 개재하에 배치된 반도체 칩(200)은, 예컨대, 본딩 와이어(210)를 통해 상기 인쇄회로기판(100)과 전기적으로 연결되어 있다. 한편, 도시하지는 않았으나, 상기 반도체 칩(200)은 솔더 볼이나 관통전극 등의 다양한 방식으로 상기 인쇄회로기판(100)과 전기적으로 연결되어도 무방하다.The
상기 인쇄회로기판(100)의 타면에 상기 반도체 칩(200)이 배치된 인쇄회로기판(100)을 밀봉하는 봉지부(300)가 형성되어 있으며, 상기 인쇄회로기판(100) 일면의 볼 랜드(140) 상에 상기 볼 랜드(140)의 돌출부(130)가 내부에 삽입된 형태로 솔더 볼(400)이 부착되어 있다. 상기 솔더 볼(400)은 돌출부(130)뿐 아니라, 패드부(120)와 돌출부(130)로 구성된 볼 랜드(140) 전체를 감싸도록 부착되는 것도 가능하다.An
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 공정별 단면도들이다.4A to 4D are cross-sectional views of processes for describing a method of manufacturing a semiconductor package according to an embodiment of the present invention.
도 4a를 참조하면, 기판 몸체(110) 및 상기 기판 몸체(110)의 일면 상에 배치되며 볼 랜드(140)를 갖는 배선을 포함하는 인쇄회로기판(100)을 제공한다. 상기 볼 랜드(140)는 상기 기판 몸체(110)의 일면 상에 배치된 패드부(120)와 상기 패드부(120) 상에 배치되며 상기 기판 몸체(110)의 상부로 돌출된 돌출부(130)를 포함한다.Referring to FIG. 4A, a printed
상기 볼 랜드(140)의 돌출부(130)는 다면체 형상, 예컨대, 직육면체 형상을 가지며, 상기 직육면체 형상 외에 여러가지 다양한 형상을 갖는 것도 가능하다. 구체적으로, 상기 볼 랜드(140)의 돌출부(130)는, 도 2a 내지 도 2c에 도시된 바와 같이, 다수개의 다면체들이 적층된 형상, 구 형상 및 다수개의 구들이 적층된 형상 중 어느 하나의 형상을 갖는 것도 가능하며, 상기 다수개의 다면체들과 상기 다수개의 구들은 각각 서로 같은 크기를 갖거나 또는 서로 다른 크기를 갖는다. 또한, 도시하지는 않았으나, 상기 볼 랜드(140)의 돌출부(130)는 기판 몸체(110) 상부로 돌출되어 솔더 볼(400)과의 접촉 면적이 증가된다면 어떤 형상이든지 가능하다.The
도 4b를 참조하면, 상기 인쇄회로기판(100)의 일면에 대향하는 타면 상에 접착제(150)의 개재하에 반도체 칩(200)을 배치한다. 그리고 나서, 본딩 와이어(210)를 통해, 상기 반도체 칩(200)과 상기 인쇄회로기판(100)을 전기적으로 연결시킨다. 한편, 도시하지는 않았으나, 상기 반도체 칩(200)과 상기 인쇄회로기판(100)은 솔더 볼이나 관통전극 등의 다양한 방식을 통해 전기적으로 연결되어도 무방하다.Referring to FIG. 4B, the
도 4c를 참조하면, 상기 반도체 칩(200)이 배치된 인쇄회로기판(100)의 타면을 봉지부(300)로 밀봉한다. 한편, 도시하지는 않았으나, 상기 인쇄회로기판(100)의 타면을 봉지부(300)로 밀봉하기 전에, 상기 반도체 칩(200) 상에 적어도 하나 이상의 추가 반도체 칩(200)들을 적층시키는 것도 가능하다. 이때, 적층된 추가 반도체 칩들은 본딩 와이어, 솔더 볼 및 관통전극 등의 다양한 방식을 통해 전기적으로 연결된다.Referring to FIG. 4C, the other surface of the printed
도 4d를 참조하면, 상기 인쇄회로기판(100) 일면의 볼 랜드(140) 상에 상기 볼 랜드(140)의 돌출부(130)가 내부에 삽입되도록 솔더 볼(400)을 부착한다. 상기 솔더 볼(400)은 돌출부(130)뿐 아니라, 패드부(120)와 돌출부(130)로 구성된 볼 랜드(140) 전체를 감싸도록 부착되는 것도 가능하다.Referring to FIG. 4D, the
이후, 도시하지는 않았으나 공지된 일련의 후속 공정들을 수행하여 본 발명의 실시예에 따른 반도체 패키지의 제조를 완성한다.Subsequently, although not shown, a series of subsequent known processes are performed to complete the manufacture of the semiconductor package according to the embodiment of the present invention.
이상에서와 같이, 본 발명의 실시예에서는, 인쇄회로기판의 볼 랜드가 상기 인쇄회로기판 상부로 돌출된 돌출부를 가짐으로써, 상기 볼 랜드를 감싸도록 부착되는 솔더 볼과 상기 볼 랜드 간의 접촉 면적이 증가되어 상기 볼 랜드와 솔더 볼 간의 접착력이 증가된다. 따라서, 본 발명은 상기 볼 랜드와 솔더 볼 간의 접속 실장 특성을 강화되어, 반도체 패키지의 신뢰성을 향상시킬 수 있다.As described above, in the embodiment of the present invention, the ball land of the printed circuit board has a protrusion protruding above the printed circuit board, so that the contact area between the solder ball and the ball land attached to surround the ball land is This increases the adhesion between the ball land and the solder ball. Accordingly, the present invention can enhance the connection mounting characteristics between the ball land and the solder ball, thereby improving the reliability of the semiconductor package.
또한, 본 발명의 실시예에서는, 상기 솔더 볼을 솔더 볼 형성용 주형을 사용하여 부착함으로써, 비교적 단순한 공정을 통해 상기 솔더 볼의 사이즈 및 강도를 용이하게 조절할 수 있다.In addition, in the embodiment of the present invention, by attaching the solder ball using a mold for forming a solder ball, it is possible to easily control the size and strength of the solder ball through a relatively simple process.
도 5a 내지 도 5d는 본 발명의 실시예에 따른 솔더 볼 부착 방법을 설명하기 위한 공정별 단면도들이다.5A through 5D are cross-sectional views of processes for describing a solder ball attaching method according to an exemplary embodiment of the present invention.
도 5a를 참조하면, 홈(H), 예컨대, 구형 홈(H)을 갖는 솔더 볼 형성용 주형(410)의 상기 홈(H) 내에 금속 물질(400a)을 주입한다. 상기 금속 물질(400a)은 Sn, Ag, Cu 중 적어도 하나 이상을 포함한다.Referring to FIG. 5A, a
여기서, 본 발명의 실시예에서는, 상기 솔더 볼 형성용 주형(410)의 홈(H) 사이즈 및 형상을 변경함으로써, 후속으로 형성되는 솔더 볼의 사이즈 및 형상을 용이하게 조절할 수 있다. 또한, 본 발명의 실시예에서는, 상기 금속 물질 내에 상기 금속 물질의 강도가 증가되도록 추가 금속 물질, 예컨대, Ti 또는 Ni, 또는, Ti와 Ni를 포함하는 물질을 주입함으로써, 후속으로 형성되는 솔더 볼의 강도를 향상시킬 수 있다.Here, in the embodiment of the present invention, by changing the size and shape of the groove (H) of the solder
도 5b를 참조하면, 상기 금속 물질(400a) 내에 도 1에 도시된 인쇄회로기판(100)의 볼 랜드(140)의 돌출부(130)가 삽입되도록, 상기 금속 물질(400a)이 주입된 솔더 볼 형성용 주형(410)을 상기 인쇄회로기판(100) 상에 부착한다. 이때, 상기 솔더 볼 형성용 주형(410)은, 상기 금속 물질(400a)이 상기 볼 랜드(140)의 돌출부(130)뿐 아니라 패드부(120)와 돌출부(130)로 구성된 볼 랜드(140) 전체를 감싸도록 부착되는 것도 가능하다.Referring to FIG. 5B, a solder ball in which the
도 5c를 참조하면, 상기 볼 랜드(140)를 감싸고 있는 금속 물질을 리플로우시켜, 상기 볼 랜드(140)의 돌출부(130)가 내부에 삽입된 솔더 볼(400)을 형성한다.Referring to FIG. 5C, the metal material surrounding the
도 5d를 참조하면, 상기 솔더 볼 형성용 주형을 제거한다. 한편, 상기 주형의 홈 내에 금속 물질을 주입하기 전에 상기 홈의 표면을 포함한 주형의 표면 상에 왁스를 도포하면, 상기 솔더 볼 형성용 주형을 용이하게 제거할 수 있다.Referring to FIG. 5D, the solder ball forming mold is removed. On the other hand, if the wax is applied on the surface of the mold including the surface of the groove before the metal material is injected into the groove of the mold, the solder ball forming mold can be easily removed.
이상에서와 같이, 본 발명의 실시예에서는, 솔더 볼 형성용 주형의 홈 내에 금속 물질을 주입하고, 상기 금속 물질이 돌출부를 포함하는 볼 랜드를 감싸도록 인쇄회로기판 상에 주형을 부착한 다음, 상기 금속 물질을 리플로우시켜 솔더 볼을 형성하나 후에 상기 주형을 제거하는 방식으로 솔더 볼을 부착한다.As described above, in the embodiment of the present invention, a metal material is injected into the groove of the solder ball forming mold, and the mold is attached onto the printed circuit board so that the metal material surrounds the ball land including the protrusion. The solder balls are attached by reflowing the metal material to form solder balls but then removing the mold.
이렇게 하면, 상기 주형의 홈 사이즈 및 형상을 변형하는 것을 통해 상기 솔더 볼의 사이즈 및 형상을 용이하게 조절할 수 있을 뿐 아니라, 상기 금속 물질 내에 상기 금속 물질의 강도가 증가되도록 추가 금속 물질을 주입함으로써 상기 솔더 볼의 강도를 향상시킬 수 있다.In this way, not only the size and shape of the solder ball can be easily adjusted by modifying the groove size and shape of the mold, but also by injecting additional metal material into the metal material to increase the strength of the metal material. The strength of the solder ball can be improved.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.
100 : 인쇄회로기판 110 : 기판 몸체
120 : 패드부 130 : 돌출부
140 : 볼 랜드 150 : 접착제
200 : 반도체 칩 210 : 본딩 와이어
300 : 봉지제 400 : 솔더 볼
410 : 솔더 볼 형성용 주형 H : 홈
400a : 금속 물질100: printed circuit board 110: substrate body
120: pad portion 130: protrusion
140: Borland 150: adhesive
200: semiconductor chip 210: bonding wire
300: sealing agent 400: solder ball
410: mold for forming solder balls H: groove
400a: metal material
Claims (15)
상기 기판 몸체의 일면 상에 배치되며 볼 랜드를 갖는 배선;
을 포함하며,
상기 볼 랜드는 상기 기판 몸체의 일면 상에 배치된 패드부와 상기 패드부 상에 배치되며 상기 기판 몸체의 상부로 돌출된 돌출부를 포함하는 것을 특징으로 하는 인쇄회로기판.A substrate body; And
A wiring disposed on one surface of the substrate body and having a ball land;
Including;
The ball land is a printed circuit board comprising a pad portion disposed on one surface of the substrate body and a protrusion disposed on the pad portion and protruding above the substrate body.
상기 볼 랜드의 돌출부는 다면체 형상, 다수개의 다면체들이 적층된 형상, 구 형상 및 다수개의 구들이 적층된 형상 중 어느 하나의 형상을 갖는 것을 특징으로 하는 인쇄회로기판.The method of claim 1,
The protrusion of the ball land has a shape of any one of a polyhedron shape, a plurality of polyhedral stacked, a spherical shape and a plurality of stacked spheres.
상기 다수개의 다면체들과 상기 다수개의 구들은 각각 서로 같은 크기를 갖거나 또는 서로 다른 크기를 갖는 것을 특징으로 하는 인쇄회로기판.The method of claim 2,
And the plurality of polyhedrons and the plurality of spheres each have the same size or different sizes.
상기 인쇄회로기판의 일면에 대향하는 타면 상에 배치되며, 상기 인쇄회로기판과 전기적으로 연결된 반도체 칩;
상기 반도체 칩이 배치된 인쇄회로기판의 타면을 밀봉하는 봉지부; 및
상기 인쇄회로기판 일면의 볼 랜드 상에 상기 볼 랜드의 돌출부가 내부에 삽입된 형태로 부착된 솔더 볼;
을 포함하는 반도체 패키지.And a wire having a ball land and disposed on one surface of the substrate body, wherein the ball land is disposed on the pad portion and the pad portion disposed on one surface of the substrate body, and is disposed above the substrate body. A printed circuit board comprising protruding protrusions;
A semiconductor chip disposed on the other surface of the printed circuit board, the semiconductor chip being electrically connected to the printed circuit board;
An encapsulation unit sealing the other surface of the printed circuit board on which the semiconductor chip is disposed; And
A solder ball attached to a ball land of one surface of the printed circuit board, the protrusion of the ball land being inserted therein;
≪ / RTI >
상기 볼 랜드의 돌출부는 다면체 형상, 다수개의 다면체들이 적층된 형상, 구 형상 및 다수개의 구들이 적층된 형상 중 어느 하나의 형상을 갖는 것을 특징으로 하는 반도체 패키지.The method of claim 4, wherein
The protrusion of the ball land has a shape of any one of a polyhedron shape, a shape in which a plurality of polyhedra are stacked, a sphere shape and a shape in which a plurality of spheres are stacked.
상기 다수개의 다면체들과 상기 다수개의 구들은 각각 서로 같은 크기를 갖거나 또는 서로 다른 크기를 갖는 것을 특징으로 하는 반도체 패키지.The method of claim 5, wherein
And said plurality of polyhedrons and said plurality of spheres each have the same size or different sizes.
상기 솔더 볼은 상기 패드부와 돌출부로 구성된 볼 랜드를 감싸도록 형성된 것을 특징으로 하는 반도체 패키지.The method of claim 4, wherein
The solder ball is a semiconductor package, characterized in that formed to surround the ball land consisting of the pad portion and the protrusion.
상기 인쇄회로기판의 일면에 대향하는 타면 상에 상기 인쇄회로기판과 전기적으로 연결되도록 반도체 칩을 배치하는 단계;
상기 반도체 칩이 배치된 인쇄회로기판의 타면을 봉지부로 밀봉하는 단계; 및
상기 인쇄회로기판 일면의 볼 랜드 상에 상기 볼 랜드의 돌출부가 내부에 삽입되도록 솔더 볼을 부착하는 단계;
를 포함하는 반도체 패키지의 제조방법.And a wire having a ball land and disposed on one surface of the substrate body, wherein the ball land is disposed on the pad portion and the pad portion disposed on one surface of the substrate body, and is disposed above the substrate body. Providing a printed circuit board comprising protruding protrusions;
Disposing a semiconductor chip on the other surface of the printed circuit board to be electrically connected to the printed circuit board;
Sealing the other surface of the printed circuit board on which the semiconductor chip is disposed with an encapsulation portion; And
Attaching solder balls to the protrusions of the ball lands on the ball lands of one surface of the printed circuit board;
Method of manufacturing a semiconductor package comprising a.
상기 볼 랜드의 돌출부는 다면체 형상, 다수개의 다면체들이 적층된 형상, 구 형상 및 다수개의 구들이 적층된 형상 중 어느 하나의 형상을 갖는 것을 특징으로 하는 반도체 패키지의 제조방법.The method of claim 8,
The protrusion of the ball land has a shape of any one of a polyhedron shape, a shape in which a plurality of polyhedrons are stacked, a sphere shape and a shape in which a plurality of spheres are stacked.
상기 다수개의 다면체들과 상기 다수개의 구들은 각각 서로 같은 크기를 갖거나 또는 서로 다른 크기를 갖는 것을 특징으로 하는 반도체 패키지의 제조방법.The method of claim 9,
And said plurality of polyhedrons and said plurality of spheres each have the same size or different sizes.
상기 솔더 볼을 부착하는 단계는,
상기 솔더 볼 형성용 주형에 금속 물질을 주입하는 단계;
상기 금속 물질 내에 상기 볼 랜드의 돌출부가 삽입되도록, 상기 금속 물질이 주입된 주형을 상기 인쇄회로기판 상에 부착하는 단계;
상기 금속 물질을 리플로우시켜 솔더 볼을 형성하는 단계; 및
상기 주형을 제거하는 단계;
를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.The method of claim 8,
Attaching the solder ball,
Injecting a metal material into the solder ball forming mold;
Attaching a mold infused with the metal material onto the printed circuit board such that the protrusion of the ball land is inserted into the metal material;
Reflowing the metal material to form solder balls; And
Removing the mold;
Method of manufacturing a semiconductor package comprising a.
상기 금속 물질은 Sn, Ag, Cu 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.The method of claim 11,
The metal material manufacturing method of a semiconductor package comprising at least one of Sn, Ag, Cu.
상기 주형에 금속 물질을 주입하는 단계 후, 그리고, 상기 금속 물질이 주입된 주형을 상기 인쇄회로기판 상에 부착하는 단계 전,
상기 금속 물질 내에 상기 금속 물질의 강도가 증가되도록 추가 금속 물질을 주입하는 단계;
를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.The method of claim 11,
After the step of injecting the metal material into the mold, and before the step of attaching the mold into which the metal material is injected onto the printed circuit board,
Injecting additional metal material into the metal material to increase the strength of the metal material;
The method of manufacturing a semiconductor package further comprising.
상기 추가 금속 물질은 Ti 또는 Ni를 포함하거나, 또는, Ti와 Ni를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.The method of claim 13,
The additional metal material includes Ti or Ni, or comprises Ti and Ni.
상기 금속 물질이 주입된 주형을 상기 인쇄회로기판 상에 부착하는 단계는, 상기 금속 물질이 상기 패드부와 돌출부로 구성된 볼 랜드를 감싸도록 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법.The method of claim 11,
And attaching the mold into which the metal material is injected onto the printed circuit board, wherein the metal material surrounds a ball land composed of the pad part and the protrusion part.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100010108A KR20110090375A (en) | 2010-02-03 | 2010-02-03 | Printed circuit board and semiconductor package using the same and method of fabricating the semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100010108A KR20110090375A (en) | 2010-02-03 | 2010-02-03 | Printed circuit board and semiconductor package using the same and method of fabricating the semiconductor package |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110090375A true KR20110090375A (en) | 2011-08-10 |
Family
ID=44928167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100010108A KR20110090375A (en) | 2010-02-03 | 2010-02-03 | Printed circuit board and semiconductor package using the same and method of fabricating the semiconductor package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20110090375A (en) |
-
2010
- 2010-02-03 KR KR1020100010108A patent/KR20110090375A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7183652B2 (en) | Electronic component and electronic configuration | |
JP6408986B2 (en) | BVA interposer | |
US6573592B2 (en) | Semiconductor die packages with standard ball grid array footprint and method for assembling the same | |
KR101131138B1 (en) | Substrate having ball pad of various size, semiconductor package having the same and stack package using the semiconductor package | |
US8017436B1 (en) | Thin substrate fabrication method and structure | |
TWI419300B (en) | Electronic component built-in substrate and method of manufacturing electronic component built-in substrate | |
US20070018308A1 (en) | Electronic component and electronic configuration | |
JP2002252303A (en) | Flip-chip semiconductor device for molded chip-scale package, and assembling method therefor | |
KR20040069962A (en) | Optimized lid mounting for electronic device carriers | |
KR100240748B1 (en) | Semiconductor chip package having substrate and manufacturing method thereof, and stack package | |
JP2002118205A (en) | Ball grid array package and circuit board used therefor | |
CN105321908A (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2006339595A (en) | Semiconductor device | |
US9024439B2 (en) | Substrates having bumps with holes, semiconductor chips having bumps with holes, semiconductor packages formed using the same, and methods of fabricating the same | |
KR101101550B1 (en) | Solder Ball and Semiconductor Package | |
JP2007266564A (en) | Flip chip bonded package | |
JP2003133519A (en) | Laminated semiconductor device, manufacturing method therefor, and mother board and manufacturing method therefor | |
US20120002386A1 (en) | Method and Apparatus for Improving the Reliability of Solder Joints | |
KR20110090375A (en) | Printed circuit board and semiconductor package using the same and method of fabricating the semiconductor package | |
CN113692115B (en) | Packaging structure and electronic device | |
US20080272480A1 (en) | Land grid array semiconductor package | |
JP2013110264A (en) | Semiconductor device and semiconductor device manufacturing method | |
TWI710093B (en) | Semiconductor package with a topping antenna | |
KR100771860B1 (en) | Semiconductor package module without a solder ball and manufacturing method the same | |
JP2001044326A (en) | Semiconductor device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |