KR20110089728A - 솔리드 스테이트 드라이브의 에러 제어 방법 - Google Patents

솔리드 스테이트 드라이브의 에러 제어 방법 Download PDF

Info

Publication number
KR20110089728A
KR20110089728A KR1020100009250A KR20100009250A KR20110089728A KR 20110089728 A KR20110089728 A KR 20110089728A KR 1020100009250 A KR1020100009250 A KR 1020100009250A KR 20100009250 A KR20100009250 A KR 20100009250A KR 20110089728 A KR20110089728 A KR 20110089728A
Authority
KR
South Korea
Prior art keywords
data
parity
error
address
parity group
Prior art date
Application number
KR1020100009250A
Other languages
English (en)
Other versions
KR101623119B1 (ko
Inventor
임승호
윤정연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100009250A priority Critical patent/KR101623119B1/ko
Priority to US13/013,079 priority patent/US8650463B2/en
Publication of KR20110089728A publication Critical patent/KR20110089728A/ko
Application granted granted Critical
Publication of KR101623119B1 publication Critical patent/KR101623119B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 솔리드 스테이트 드라이브 및 그것의 오류 제어 방법에 관한 것이다. 본 발명의 실시 예에 따르면, 플래시 변환 계층(100)은 오류 정정 부호(parity, 이하, ‘패리티’라고 칭함) 관리 모듈(module)을 포함한다. 복구 가능한 에러 데이터를 포함하는 저장 매체의 블럭 주소는 패리티 관리 모듈(100)을 통해 관리된다. 에러 데이터를 포함하는 블럭의 패리티 데이터는 패리티 관리 모듈(100)을 통해 생성된다. 생성된 패리티 데이터는 패리티 관리 모듈(100)을 통해 관리된다. 예를 들면, 저장 매체의 할당된 영역에 생성된 패리티 데이터가 저장된다. 패리티 관리 모듈(100)을 통해 관리되는 블럭의 데이터가 에러 정정 유닛(140)에 의해 복구가 불가능한 경우, 생성해놓은 패리티 데이터를 참조하여 에러 데이터가 복구된다. 본 발명의 실시 예에 따르면, 솔리드 스테이트 드라이브의 신뢰성이 향상되어 데이터 전송 오류를 줄일 수 있다.

Description

솔리드 스테이트 드라이브의 에러 제어 방법{ERROR CONTROL METHOD OF SOLID STATE DRIVE}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 데이터 에러를 정정할 수 있는 솔리드 스테이트 드라이브 및 그것의 에러 제어 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨팅 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, PMP, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 하드 디스크 드라이브 대신 메모리 장치를 이용하는 데이터 저장 장치를 사용한다.
메모리 장치를 이용한 데이터 저장 장치 중 하나인 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라고 칭함)는 저장 매체가 모두 메모리 장치로 구성된 데이터 저장 장치이다. SSD는 기존의 데이터 저장 장치에서 사용되고 있는 PATA나 SATA 등의 호스트 인터페이스를 이용하여 하드 디스크 드라이브처럼 사용될 수 있다. SSD는 기계적인 구동부가 없고 기존의 하드 디스크 드라이브에 비해 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다.
SSD는 저장 매체의 종류에 따라 나뉠 수 있다. 예를 들면, 저장 매체로 휘발성 메모리 장치를 사용한 SSD와 불휘발성 메모리 장치를 사용한 SSD로 나뉠 수 있다. 휘발성 메모리를 저장 매체로 사용하는 SSD는 고속의 휘발성 메모리 장치(예를 들면, SDRAM)를 저장 매체로 사용한다. 휘발성 메모리 장치를 저장 매체로 사용하는 SSD는 데이터 액세스 속도가 매우 빠르다. 따라서, 휘발성 메모리 장치를 저장 매체로 사용하는 SSD는 어플리케이션의 속도를 늘리는 데 주로 사용된다. 휘발성 메모리를 저장 매체로 사용하는 SSD는 소정의 시간동안 데이터를 유지하기 위하여 내부 배터리 및 백업 디스크 시스템을 포함할 수 있다.
불휘발성 메모리 장치를 저장 매체로 사용하는 SSD는 대용량의 불휘발성 메모리 장치(예를 들면, 플래시 메모리 장치)를 저장 매체로 사용한다. 불휘발성 메모리 장치를 저장 매체로 사용하는 SSD는 저장 용량을 증가시키는 것이 용이하다. 따라서, 불휘발성 메모리 장치를 저장 매체로 사용하는 SSD는 하드 디스크 드라이브(HDD)를 대체하여 사용된다.
본 발명의 목적은 데이터 에러를 정정할 수 있는 솔리드 스테이트 드라이브 및 그것의 에러 제어 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 솔리드 스테이트 드라이브의 에러 제어 방법은, 불휘발성 메모리 장치로부터 독출되는 데이터의 에러를 감지하고 정정하는 단계; 상기 감지된 에러 데이터가 저장된 영역의 어드레스를 패리티 그룹에 등록하는 단계; 상기 패리티 그룹에 등록된 영역의 데이터로부터 패리티 데이터를 생성하는 단계; 그리고 상기 패리티 그룹에 포함되는 어드레스와 상기 패리티 데이터를 패리티 영역에 저장하는 단계를 포함한다.
실시 예에 있어서, 상기 패리티 영역은 상기 불휘발성 메모리 장치의 블럭에 대응한다.
실시 예에 있어서, 상기 어드레스는 상기 불휘발성 메모리 장치의 블럭 어드레스인 것을 특징으로 한다.
실시 예에 있어서, 상기 패리티 데이터를 생성하는 단계에서, 상기 패리티 그룹에 등록된 어드레스 영역이 둘 이상인 경우, 상기 등록된 영역들 각각의 데이터가 배타적 논리합(XOR) 연산에 따라 처리된다.
실시 예에 있어서, 상기 배타적 논리합(XOR) 연산은 플래시 메모리 장치의 페이지 단위로 수행된다.
실시 예에 있어서, 상기 등록하는 단계에서, 상기 패리티 그룹으로 등록되어야 하는 상기 어드레스의 수가 기준 값보다 많은 경우, 새로운 패리티 그룹이 생성된다.
실시 예에 있어서, 상기 패리티 그룹에 새로운 어드레스가 등록되는 경우, 상기 저장된 패리티 데이터와 상기 새롭게 등록된 어드레스 영역의 데이터는 배타적 논리합(XOR) 연산에 따라 처리된다.
실시 예에 있어서, 상기 패리티 그룹에 등록된 어드레스 영역의 데이터가 갱신되는 경우, 상기 패리티 데이터가 다시 생성된다.
실시 예에 있어서, 상기 패리티 그룹에 등록된 어드레스 영역의 데이터에서 더 이상 에러가 감지되지 않는 경우, 상기 에러가 감지되지 않는 어드레스는 상기 패리티 그룹에서 제거되는 단계를 더 포함한다.
실시 예에 있어서, 상기 패리티 그룹에 등록된 어드레스가 제거되는 경우, 상기 저장된 패리티 데이터와 상기 제거될 어드레스 영역의 데이터는 배타적 논리합(XOR) 연산에 따라 갱신된 패리티 데이터로 생성된다.
실시 예에 있어서, 상기 감지된 에러 데이터가 정정될 수 없는 경우, 상기 에러 데이터가 저장된 어드레스가 상기 패리티 그룹에 포함되어있는지의 여부를 판단하는 단계를 더 포함한다.
실시 예에 있어서, 상기 에러 데이터가 저장된 어드레스가 상기 패리티 그룹에 포함되어 있지 않은 경우, 데이터 전송 오류가 출력된다.
실시 예에 있어서, 상기 에러 데이터가 저장된 어드레스가 상기 패리티 그룹에 포함되어 있는 경우, 상기 정정될 수 없는 에러 데이터가 저장된 어드레스를 제외한, 상기 패리티 그룹에 포함된 모든 어드레스 영역의 데이터와 상기 저장된 패리티 데이터가 배타적 논리합(XOR) 연산되고, 연산 결과에 따라 상기 정정될 수 없는 에러 데이터가 정정된다.
본 발명의 다른 실시 예에 따른 솔리드 스테이트 드라이브는, 불휘발성 메모리 장치; 그리고 상기 불휘발성 메모리 장치와 호스트 사이에 인터페이스를 제공하며, 에러를 정정 및 검출하기 위한 에러 정정 유닛을 구비하는 컨트롤러를 포함하되, 상기 컨트롤러는, 상기 불휘발성 메모리 장치로부터의 독출 데이터에서 상기 에러 정정 유닛에 의하여 정정 가능한 에러가 검출된 경우, 상기 독출 데이터가 저장된 영역의 데이터를 패리티 데이터로 저장하고, 상기 독출 데이터에서 상기 에러 정정 유닛에 의하여 정정 불가능한 에러가 검출된 경우, 상기 저장된 패리티 데이터를 참조하여 상기 정정 불가능한 에러를 정정한다.
실시 예에 있어서, 상기 컨트롤러는, 상기 정정될 수 있는 에러 데이터를 포함하는 상기 불휘발성 메모리 장치의 어드레스를 패리티 그룹에 등록하고, 상기 패리티 그룹에 등록된 어드레스 영역의 데이터로부터 상기 패리티 데이터를 생성하여 저장한다.
실시 예에 있어서, 상기 생성된 패리티 데이터는 상기 불휘발성 메모리 장치의 할당된 영역에 저장된다.
실시 예에 있어서, 복수의 불휘발성 메모리 장치들을 더 포함하되, 상기 복수의 불휘발성 메모리 장치들은 복수의 채널들을 통하여 상기 컨트롤러에 연결되고, 상기 복수의 채널들 각각에 연결된 복수의 불휘발성 메모리 장치들에 대하여 상기 패리티 그룹이 생성된다.
실시 예에 있어서, 상기 패리티 데이터는 상기 에러가 검출된 데이터 간의 배타적 논리합(XOR) 연산을 통해 생성된다.
실시 예에 있어서, 상기 패리티 데이터가 생성된 데이터가 상기 에러 정정 유닛에 의해 정정될 수 없는 경우, 상기 저장된 패리티 데이터를 참조하여 상기 에러 정정 유닛에 의해 정정될 수 있는 에러 데이터가 복구된다.
실시 예에 있어서, 상기 패리티 데이터가 생성되어 있지 않은 데이터가 상기 에러 정정 유닛에 의해 정정될 수 없는 경우, 상기 호스트로 데이터 전송 오류를 출력한다.
본 발명의 실시 예에 따른 솔리드 스테이트 드라이브는 신뢰성이 향상되어 데이터 전송 오류를 줄일 수 있다.
도 1은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브의 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 3은 본 발명의 실시 예에 따른 플래시 변환 계층을 예시적으로 보여주는 블럭도이다.
도 4는 본 발명의 실시 예에 따른 패리티 관리 모듈의 서브 모듈들을 예시적으로 보여주는 블럭도이다.
도 5는 본 발명의 실시 예에 따른 패리티 관리 모듈의 동작을 예시적으로 보여주는 순서도이다.
도 6은 본 발명의 제 1 실시 예에 따른 패리티 데이터 생성 동작을 예시적으로 보여주는 순서도이다.
도 7은 본 발명의 제 2 실시 예에 따른 패리티 데이터 생성 동작을 예시적으로 보여주는 순서도이다.
도 8은 본 발명의 제 3 실시 예에 따른 패리티 데이터 생성 동작을 예시적으로 보여주는 순서도이다.
도 9는 본 발명의 실시 예에 따른 에러 복구 동작을 예시적으로 보여주는 순서도이다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 포함하는 사용자 장치를 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 또한 도면들과 명세서 전체에 걸쳐서 동일한 참조 번호로 표시된 부분들은 동일한 구성요소를 나타낸다.
본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다.
본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 예시적으로 보여주는 블럭도이다.
도 1을 참조하면, SSD(200)는 SSD 컨트롤러(SSD controller, 100), 버퍼 메모리 장치(buffer memory device, 210), 그리고 저장 매체(220)를 포함한다. 본 발명의 실시 예에 따른 SSD(200)는 슈퍼 캐패시터들(super capacitors)을 포함하는 임시 전원 회로를 더 포함할 수 있다. 이러한 임시 전원 회로는 서든 파워 오프(sudden power off)가 발생하는 경우, SSD(200)가 정상적으로 종료되도록 전원을 공급할 수 있다.
SSD(200)는 호스트(300)의 액세스 요청에 응답하여 동작된다. 즉, 호스트(300)로부터의 요청에 응답하여, SSD 컨트롤러(100)는 저장 매체(220)를 액세스하도록 구성된다. 예를 들면, SSD 컨트롤러(100)는 저장 매체(220)의 읽기, 쓰기 그리고 소거 동작을 제어하도록 구성된다. 버퍼 메모리 장치(210)에는 저장 매체(220)에 저장될 데이터가 임시 저장된다. 또한, 버퍼 메모리 장치(210)에는 저장 매체(210)로부터 읽혀진 데이터가 임시 저장된다. 버퍼 메모리 장치(210)에 저장된 데이터는 SSD 컨트롤러(100)의 제어에 따라 저장 매체(220) 또는 호스트(300)로 전송된다.
SSD 컨트롤러(100)는 복수의 채널들(CH0~CHn)을 통해 저장 매체(220)와 연결된다. 각각의 채널들(CH0~CHn)에는 복수의 불휘발성 메모리 장치들(NVM0~NVMi, NVM0~NVMk)이 연결된다. 복수의 불휘발성 메모리 장치들은 채널을 공유할 수 있다. 본 발명의 실시 예에 따른 저장 매체(220)는 낸드 플래시 메모리 장치(NAND flash memory device)로 구성될 것이다. 하지만, 저장 매체(220)가 낸드 플래시 메모리 장치에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 저장 매체(220)는 노어 플래시 메모리 장치(NOR flash memory device), PRAM(Phase-change RAM), FRAM(Ferroelectric RAM), MRAM(Magnetic RAM) 등과 같은 불휘발성 메모리 장치들 중 하나로 구성될 수 있다.
저장 매체(220)를 구성하는 각각의 낸드 플래시 메모리 장치는 메모리 셀당 싱글 비트 데이터(single bit data) 또는, 멀티 비트 데이터(multi bit data)를 저장할 수 있다. 싱글 비트 데이터를 저장하는 메모리 셀은 싱글 레벨 셀(single level cell: SLC)이라 하고, 두 비트 이상의 멀티 비트 데이터를 저장하는 메모리 셀은 멀티 레벨 셀(multi level cell: MLC)이라 한다. 싱글 레벨 셀(SLC)은 문턱 전압에 따라 소거 상태와 하나의 프로그램 상태를 갖는다. 멀티 레벨 셀(MLC)은 문턱 전압에 따라 소거 상태와 복수의 프로그램 상태들을 갖는다.
본 발명의 실시 예에 따른 SSD 컨트롤러(100)는 오류 정정 부호(parity, 이하, ‘패리티’라고 칭함) 관리 모듈(module)을 포함한다. 패리티 관리 모듈은 복구 가능한 에러 데이터를 포함하는 저장 매체의 블럭 주소를 관리한다. 패리티 관리 모듈은 에러 데이터를 포함하는 블럭의 패리티 데이터를 생성하고 저장한다. 패리티 관리 모듈을 통해 관리되는 블럭의 데이터가 에러 정정 유닛에 의해 복구가 불가능한 경우, 패리티 관리 모듈은 생성해놓은 패리티 데이터를 참조하여 에러 데이터를 복구한다.
도 2는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브의 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 2를 참조하면, 솔리드 스테이트 드라이브(solid state drive, 이하, ‘SSD’라 칭함) 컨트롤러(100)는 프로세싱 유닛(processing unit, 110), 호스트 인터페이스(host interface, 120), 메모리 인터페이스(memory interface, 130), 에러 정정 유닛(ECC unit, 140), 그리고 동작 메모리(working memroy, 150)를 포함한다. 하지만, SSD 컨트롤러(100)의 구성 요소들이 언급된 구성 요소들에 국한되지 않음은 잘 이해될 것이다. 예를 들면, SSD 컨트롤러(100)는 초기 부팅(booting) 동작에 필요한 코드 데이터(code data)를 저장하는 ROM(read only memory), 버퍼 메모리 장치를 제어하는 버퍼 메모리 컨트롤러, SDRAM 등을 더 포함할 수 있다.
프로세싱 유닛(110)은 중앙 처리 장치(central processing unit) 또는 마이크로프로세서(micro-processor)를 포함한다. 프로세싱 유닛(110)은 SSD 컨트롤러(100)의 동작을 전반적으로 제어한다. 프로세싱 유닛(110)은 SSD 컨트롤러(100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 이러한 펌웨어는 동작 메모리(150)에 로딩(loading)되어 구동된다.
호스트 인터페이스(120)는 호스트(도 1의 300 참조)와 SSD 컨트롤러(100) 사이의 인터페이스를 제공한다. 호스트와 SSD 컨트롤러(100)는 다양한 표준 인터페이스들(standardized interfaces) 중 하나를 통해 연결될 수 있다. 다른 예로써, 호스트와 SSD 컨트롤러(100)는 다양한 표준 인터페이스들 중 복수의 인터페이스들을 통해 연결될 수 있다. 여기에서, 표준 인터페이스들은 ATA(advanced technology attachment), SATA(serial ATA), e-SATA(external SATA), SCSI(small computer small interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI express), USB(universal serial bus), IEEE 1394, Card 인터페이스 등과 같은 다양한 인터페이스 방식들을 포함한다.
메모리 인터페이스(130)는 SSD 컨트롤러(100)와 저장 매체(도 1의 220 참조) 사이의 인터페이스를 제공한다. 예를 들면, 프로세싱 유닛(110)에 의해서 처리된 데이터가 메모리 인터페이스(130)를 통해 저장 매체에 저장된다. 다른 예로써, 저장 매체에 저장된 데이터는 메모리 인터페이스(130)를 통해 프로세싱 유닛(110)에 제공된다. 메모리 인터페이스(130)는 저장 매체를 제어하는 메모리 컨트롤러(memory controller)를 포함한다. 또한, 메모리 인터페이스(130)는 SSD 컨트롤러(100)와 버퍼 메모리 장치(도 1의 210 참조) 사이의 인터페이스를 제공한다.
에러 정정 유닛(140)은 다양한 원인으로 인해 손상되는 데이터를 복구한다. 예를 들면, 에러 정정 유닛(140)은 저장 매체로부터 읽혀진 데이터의 에러를 검출하고, 복구하도록 구성될 수 있다. 도 1에 있어서, 에러 정정 유닛(140)은 SSD 컨트롤러(100)의 구성 요소로 제공되었지만, 에러 정정 유닛(140)은 저장 매체의 구성 요소로 제공될 수 있다.
동작 메모리(150)에는 SSD 컨트롤러(100)를 제어하기 위한 펌웨어 및 데이터가 저장된다. 저장된 펌웨어 및 데이터는 프로세싱 유닛(110)에 의해 구동된다. 동작 메모리(150)는 캐시(cache), DRAM, SRAM, PRAM, ROM, 플래시 메모리 장치들 중 적어도 하나를 포함한다. 본 발명의 실시 예에 따르면, 동작 메모리(150)에는 플래시 변환 계층(flash translation layer: FTL)이 저장된다. 호스트로부터의 액세스 요청이 있을 때, 동작 메모리(150)에 저장된 플래시 변환 계층(FTL)은 프로세싱 유닛(110)에 의해 구동된다.
본 발명의 실시 예에 따르면, 플래시 변환 계층(150)은 오류 정정 부호(parity, 이하, ‘패리티’라고 칭함) 관리 모듈(module)을 포함한다. 패리티 관리 모듈(150)은 복구 가능한 에러 데이터를 포함하는 저장 매체의 블럭 주소를 관리한다. 패리티 관리 모듈(150)은 에러 데이터를 포함하는 블럭의 패리티 데이터를 생성한다. 패리티 관리 모듈(150)은 생성된 패리티 데이터를 관리한다. 예를 들면, 패리티 관리 모듈(150)은 생성된 패리티 데이터를 저장 매체의 할당된 영역에 저장한다. 패리티 관리 모듈(150)을 통해 관리되는 블럭의 데이터가 에러 정정 유닛(140)에 의해 복구가 불가능한 경우, 패리티 관리 모듈(150)은 생성해놓은 패리티 데이터를 참조하여 에러 데이터를 복구한다. 이러한 패리티 관리 모듈의 동작은 후술되는 도 5를 통하여 상세히 설명될 것이다.
도 3은 본 발명의 실시 예에 따른 플래시 변환 계층을 예시적으로 보여주는 블럭도이다.
저장 매체(도 1의 220 참조)를 구성하는 플래시 메모리 장치는 구조적인 특징으로 인해 페이지(page) 단위로 읽기 또는 쓰기 동작을 수행하고, 블럭(block) 단위로 소거 동작을 수행한다. 여기에서, 페이지는 복수의 메모리 셀들을 포함하고, 블럭은 복수의 페이지들을 포함한다. 또한, 플래시 메모리 장치에서 데이터가 저장된 메모리 셀에 새로운 데이터가 저장되기 위해서 소거 동작이 선행되어야 한다. 한편, 플래시 메모리 장치는 계속적인 사용으로 인해 발생되는 마모 블럭(weared block), 물리적 결함을 갖는 배드 블럭(bad block)의 관리가 필요하다.
이러한 플래시 메모리 장치의 특징들 때문에, 플래시 메모리 장치의 읽기, 쓰기, 소거 동작에 대한 관리가 필요하다. 플래시 변환 계층은 이러한 목적으로 개발된 시스템 소프트웨어(또는, 펌웨어)이다. 플래시 변환 계층은 호스트의 파일 시스템(file system)으로부터 요청되는 액세스(예를 들면, 읽기, 쓰기 동작)에 응답하여 플래시 메모리 장치가 동작될 수 있도록 관리한다. 플래시 변환 계층은 SSD(도 1의 200 참조)가 호스트의 파일 시스템에 하드 디스크 드라이브(HDD)로 인식되도록 관리한다. 이러한 플래시 변환 계층은 동작 메모리(150)에 로딩되어, 프로세싱 유닛(도 2의 110 참조)에 의해서 구동된다.
도 3을 참조하면, 플래시 변환 계층은 복수의 모듈들(modules)을 포함한다. 즉, 웨어-레벨링(wear-leveling) 모듈(151), 배드 블럭(bad block) 관리 모듈(152), 어드레스 맵핑 테이블(address mapping table, 153), 패리티 관리(parity managing) 모듈(154)을 포함한다. 하지만, 플래시 변환 계층의 구성이 언급된 모듈들에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 플래시 변환 계층에는 조각난 데이터들이 저장된 블럭들을 정리하는 가비지 컬렉션(garbage collection) 모듈 등이 더 포함될 수 있다.
웨어-레벨링 모듈(151)은 플래시 메모리 장치의 블럭에 대한 마모도(wear-levle)를 관리한다. 쓰기 그리고 소거 동작에 의해서 플래시 메모리 장치의 메모리 셀은 노화(aging)된다. 노화된 메모리 셀, 즉, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기 시킬 것이다. 웨어-레벨링 모듈(151)은 플래시 메모리 장치의 특정 블럭이 다른 블럭들보다 빨리 마모되는 것을 방지하기 위해, 블럭들 각각의 소거-쓰기 싸이클(erase-write cycle)이 평준화 되도록 관리한다.
배드 블럭 관리 모듈(152)은 플래시 메모리 장치의 블럭들 중 결함이 발생된 블럭을 관리한다. 전술된 바와 같이 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)이 발생될 수 있다. 결함이 발생된 메모리 셀에 저장된 데이터는 정상적으로 읽혀질 수 없다. 또한, 결함이 발생된 메모리 셀에는 데이터가 정상적으로 저장되지 않는다. 배드 블럭 관리 모듈(152)은 결함이 발생된 메모리 셀을 포함하는 블럭의 사용을 차단하도록 관리한다.
파일 시스템이 SSD(200)를 액세스하는 경우, 파일 시스템은 논리 주소(logical address)를 SSD(200)에 제공한다. SSD 컨트롤러(100)는 제공된 논리 주소를 플래시 메모리 장치의 물리 주소(physical address)로 변환(transfer)한다. 즉, 플래시 변환 계층은 주소 변환을 위하여 주소 변환 데이터를 관리하며, 이러한 주소 변환 데이터는 어드레스 맵핑 테이블(153)로 구성되어 관리된다.
본 발명의 실시 예에 따른 패리티 관리 모듈(154)은 패리티 관리 모듈(154)를 통해 관리되는 블럭의 데이터가 에러 정정 유닛(140)에 의해 복구가 불가능한 경우, 생성해놓은 패리티 데이터를 참조하여 에러 데이터를 복구한다. 패리티 관리 모듈(154)은 서브 모듈들(sub modules)을 포함한다. 즉, 패리티 관리 모듈(154)은 패리티 그룹 관리(parity group managing) 모듈, 패리티 발생(parity generating) 모듈, 에러 복구(error recovery) 모듈을 포함한다. 이러한 패리티 관리 모듈의 구성은 후술되는 도 4를 통하여 상세히 설명될 것이다.
도 4는 본 발명의 실시 예에 따른 패리티 관리 모듈의 서브 모듈들을 예시적으로 보여주는 블럭도이다.
도 4를 참조하면, 패리티 관리 모듈(154)은 패리티 그룹 관리(parity group managing) 모듈(250), 패리티 데이터 생성(parity data generating) 모듈(260), 에러 복구(error recovery) 모듈(270) 등의 서브 모듈을 포함한다.
플래시 메모리 장치에서 발생되는 에러 데이터는 SSD 컨트롤러(도 2의 100 참조)의 에러 정정 유닛(도 2의 140 참조)에 의해 복구된다. 에러 정정 유닛(140)의 에러 정정 능력을 벗어나는 에러 데이터가 발생되는 경우, 에러 정정 유닛(140)은 에러 데이터를 복구할 수 없다. 에러 정정 유닛(140)에 의해 복구가 가능한 에러 데이터를 복구 가능한 에러 데이터(correctable error data, 이하, ‘CorErr’라고 칭함)로 정의한다. 또한, 에러 정정 유닛(140)에 의해 복구가 불가능한 에러 데이터를 복구 불가능한 에러 데이터(uncorrectable error data, 이하, ‘UnCorErr’라고 칭함)로 정의한다.
패리티 그룹 관리 모듈(250)은 패리티 그룹(parity group)을 관리한다. 즉, 패리티 그룹 관리 모듈(155)은 패리티 그룹을 생성하고 제거한다. 여기에서, 패리티 그룹은 복수의 블럭들의 어드레스를 저장하는 영역을 포함한다. 다른 예로써, 패리티 그룹은 복수의 블럭들의 데이터를 저장하는 영역을 포함할 수 있다. 또한, 패리티 그룹은 패리티 데이터를 저장하는 영역을 포함한다. 패리티 그룹은 플래시 메모리의 일부 영역에 할당되어 저장된다.
패리티 그룹 관리 모듈(250)은 패리티 그룹의 크기를 결정한다. 예를 들면, 패리티 그룹 관리 모듈(250)은 패리티 그룹에 포함시킬 수 있는 블럭의 수를 설정한다. 생성된 패리티 그룹에 추가되어야 할 블럭의 수가 설정된 블럭의 수보다 많은 경우, 패리티 그룹 관리 모듈(250)은 새로운 패리티 그룹들(PG0~PGn)을 생성한다.
패리티 그룹 관리 모듈(250)은 CorErr가 발생한 블럭의 어드레스를 패리티 그룹(parity group)으로 관리한다. 패리티 그룹 관리 모듈(250)은 CorErr가 발생한 블럭의 어드레스를 패리티 그룹에 추가(insert)할 수 있다. CorErr가 발생한 블럭에서 에러 데이터가 더 이상 발생되지 않는 경우, 패리티 그룹 관리 모듈(250)은 패리티 그룹에서 해당 블럭의 어드레스를 제거(remove)할 수 있다.
패리티 데이터 생성 모듈(260)은 패리티 데이터를 생성한다. 생성된 패리티 데이터는 패리티 그룹 관리 모듈(250)을 통해 패리티 블럭에 저장된다. 여기에서, 패리티 블럭은 패리티 데이터가 저장되는 영역이다. 패리티 그룹 관리 모듈(250)은 패리티 그룹당 하나의 패리티 블럭을 관리할 수 있다. 하지만, 패리티 그룹당 하나의 패리티 블럭이 관리되는 것에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 패리티 그룹 관리 모듈(250)은 패리티 그룹당 복수의 패리티 블럭들을 관리할 수 있다. 패리티 블럭은 실제 데이터가 저장되는 블럭의 크기와 동일한 크기로 관리될 수 있다.
패리티 데이터 생성 모듈(260)은 비트와이즈 XOR(bitwise exclusive OR) 연산을 통하여 패리티 데이터를 생성한다. 예를 들면, 패리티 데이터 생성 모듈(260)은 블럭들의 동일한 페이지 오프셋(예를 들면, 페이지 어드레스)에 대하여 XOR 연산을 수행할 수 있다. 즉, 패리티 데이터 생성 모듈(260)은 각각의 패리티 그룹에 포함된 모든 블럭들의 데이터를 페이지 단위로 XOR 연산을 수행할 수 있다. XOR 연산 수행결과, 패리티 데이터가 생성된다.
에러 복구 모듈(270)은 패리티 블럭에 저장된 패리티 데이터를 참조하여 에러 데이터를 복구한다. 에러 데이터의 복구는 패리티 그룹에 포함된 블럭의 데이터 독출 시에 UnCorErr가 발생한 경우 수행된다. 에러 복구 모듈(270)은 UnCorErr가 발생된 블럭을 제외한 패리티 그룹의 모든 블럭들의 데이터와 패리티 블럭의 패리티 데이터를 페이지 단위로 XOR 연산을 수행한다. 최종 XOR 연산의 결과가 UnCorErr가 발생된 블럭의 원본 데이터가 될 것이다. 본 발명의 실시 예에 따르면, 에러 정정 유닛(140)에 의해 복구가 불가능한 에러 데이터가 패리티 관리 모듈에 의해 복구될 수 있다.
도 5는 본 발명의 실시 예에 따른 패리티 관리 모듈의 동작을 예시적으로 보여주는 순서도이다.
도 5를 참조하면, 본 발명의 실시 예에 따른 SSD 컨트롤러(도 2의 100 참조)의 에러 정정 유닛(도 2의 140 참조)은 호스트로 데이터 전송 시에 에러 데이터가 발생되는지 판단한다(S105 단계). 에러 데이터가 발생하지 않으면, SSD 컨트롤러(100)는 요청된 데이터를 호스트로 전송한다(S135 단계).
호스트로 데이터 전송 시에 에러 데이터가 발생되면, 에러 정정 유닛(140)은 발생된 에러 데이터가 정정 가능한지 판단한다(S110 단계). 에러 데이터가 CorErr인 경우, CorErr가 발생된 주소를 패리티 그룹에 추가하고 패리티 데이터를 발생하는 단계(S_IS)가 수행된다. 반면, 에러 데이터가 UnCorErr인 경우, 에러 데이터를 복구하거나 데이터 전송 오류가 발생하였음을 호스트에 알리는 단계(S_RC)가 수행된다.
에러 데이터가 CorErr인 경우, 에러 정정 유닛(140)은 에러 데이터를 정정한다(S115 단계). 패리티 그룹 관리 모듈(도 4의 250 참조)을 통해 CorErr가 발생한 주소가 패리티 그룹에 추가된다(S120 단계). CorErr가 발생된 주소는 플래시 메모리 장치의 블럭 주소일 것이다. 패리티 그룹에 새로운 블럭이 추가되었으므로, 패리티 데이터 생성 모듈(도 4의 260 참조)을 통해 새로운 패리티 데이터가 생성된다(S125 단계).
S125 단계에 있어서, 추가된 블럭의 데이터와 패리티 블럭의 데이터가 XOR 연산되어 새로운 패리티 데이터가 생성된다. 생성된 새로운 패리티 데이터는 패리티 그룹 관리 모듈(250)을 통해 패리티 블럭에 저장된다(S130 단계). CorErr가 발생된 블럭을 패리티 그룹에 추가하는 단계들이 완료되면, 에러가 정정된 데이터는 호스트로 전송된다(S135 단계).
에러 데이터가 UnCorErr인 경우, UnCorErr가 발생된 주소가 패리티 그룹에 포함되어 있는지 판단된다(S150 단계). UnCorErr가 발생된 주소는 플래시 메모리 장치의 블럭 주소일 것이다. UnCorErr가 발생된 블럭이 패리티 그룹에 포함되어 있는 경우, UnCorErr가 발생된 블럭의 데이터는 에러 복구 모듈(270)을 통해 복구된다(S155 단계).
S155 단계에 있어서, 해당 패리티 그룹의 패리티 블럭에 저장된 패리티 데이터가 참조된다. 예를 들면, 패리티 블럭에 저장된 패리티 데이터와 그룹에 포함된 모든 블럭들의 데이터가 XOR 연산된다. 이 때, UnCorErr가 발생된 블럭의 데이터는 XOR 연산되지 않는다. XOR 연산이 수행된 결과가 UnCorErr가 발생된 블럭의 원본 데이터가 될 것이다.
UnCorErr가 발생된 블럭이 패리티 그룹에 포함되어 있지 않은 경우, 에러 데이터는 에러 정정 유닛(140)을 통해 정정되지 못하고 패리티 그룹에 포함되지 않아 에러 복구가 불가능하다. 따라서, SSD 컨트롤러(100)는 전송 오류가 발생하였음을 호스트에 통보한다(S160 단계).
도 6은 본 발명의 제 1 실시 예에 따른 패리티 데이터 생성 동작을 예시적으로 보여주는 순서도이다.
도 6을 참조하면, 도 5에 도시된 바와 같이, 에러 데이터가 CorErr인 경우, CorErr가 발생된 주소를 패리티 그룹에 추가하고 패리티 데이터를 생성하는 단계(S_IS)가 세부적으로 도시되어 있다.
CorErr가 발생된 블럭(이하, ‘에러 블럭’이라 칭함)이 추가될 수 있는 패리티 그룹이 있는지의 여부가 패리티 그룹 관리 모듈(도 4의 250 참조)을 통해 판단된다(S205 단계). 에러 블럭이 추가될 패리티 그룹이 있는 경우, 패리티 그룹 관리 모듈(250)을 통해 할당된 패리티 그룹에 에러 블럭의 주소가 추가된다(S210 단계).
해당 패리티 그룹에 포함된 패리티 블럭의 첫 번째 페이지가 읽혀지고, 읽혀진 데이터는 동작 메모리(도 2의 150 참조)에 저장된다(S215 단계). 패리티 블럭의 첫 번째 페이지에 대응되는 에러 블럭의 페이지, 즉, 에러 블럭의 첫 번째 페이지가 읽혀지고, 읽혀진 데이터는 동작 메모리(150)에 저장된다(S220 단계).
패리티 블럭의 첫 번째 페이지 데이터와 에러 블럭의 첫 번째 페이지 데이터가 패리티 데이터 생성 모듈(도 4의 260 참조)을 통해 XOR 연산되고, 연산 결과에 의해 새로운 패리티 데이터가 생성된다(S225 단계). 생성된 새로운 패리티 데이터는 패리티 블럭의 해당 페이지에 저장된다(S230 단계). 에러 블럭의 데이터가 저장된 모든 페이지들에 대해서 패리티 데이터가 생성되도록 패리티 데이터 생성 단계들(S215~S230 단계들)이 반복 수행된다(S235 단계).
에러 블럭이 추가될 패리티 그룹이 없는 경우, 패리티 그룹 관리 모듈(250)을 통해 새로운 패리티 그룹이 생성된다(S250 단계). 새롭게 생성된 패리티 그룹에 에러 블럭의 주소가 추가된다(S255 단계). 에러 블럭의 첫 번째 페이지가 읽혀지고, 동작 메모리(150)에 저장된다(S260 단계).
새롭게 생성된 패리티 그룹이기 때문에, 패리티 블럭에는 패리티 데이터가 저장되어 있지 않을 것이다. 따라서, 동작 메모리(150)에 저장된 에러 블럭의 첫 번째 페이지 데이터는 패리티 블럭의 대응되는 페이지에 복사된다(S265 단계). 에러 블럭의 데이터가 저장된 모든 페이지들에 대해서 패리티 데이터가 생성되도록 패리티 생성 단계들(S260~S265 단계들)이 반복 수행된다(S270 단계).
도 7은 본 발명의 제 2 실시 예에 따른 패리티 데이터 생성 동작을 예시적으로 보여주는 순서도이다.
도 7을 참조하면, 패리티 그룹에 포함되어 있는 에러 블럭의 데이터가 갱신(updated)되는 경우, 패리티 데이터의 생성 단계가 도시되어 있다.
패리티 그룹에 포함되어 있는 에러 블럭의 데이터가 갱신되면(S305 단계), 패리티 그룹 관리 모듈(도 4의 250 참조)을 통해 갱신된 에러 블럭의 데이터 크기와 패리티 블럭의 데이터 크기가 비교된다(S310 단계). 갱신된 에러 블럭의 데이터 크기가 패리티 블럭의 데이터 크기보다 크다면, 에러 블럭에 데이터가 추가된 경우일 것이다.
갱신된 에러 블럭의 데이터의 크기가 패리티 블럭의 데이터의 크기보다 큰 경우, 갱신된 에러 블럭의 추가된 페이지가 읽혀지고, 읽혀진 데이터는 동작 메모리(도 2의 150 참조)에 저장된다(S315 단계). 갱신된 에러 블럭의 추가된 페이지에 대응되는 패리티 블럭의 페이지에는 패리티 데이터가 저장되어 있지 않을 것이다. 따라서, 동작 메모리(150)에 저장된 갱신된 에러 블럭의 추가된 페이지 데이터는 패리티 블럭의 대응되는 페이지에 복사된다(S320 단계). 갱신된 에러 블럭의 추가된 모든 페이지들에 대해서 패리티 데이터가 생성되도록 패리티 생성 단계들(S315~S320 단계들)이 반복 수행된다(S325 단계).
갱신된 에러 블럭의 데이터의 크기가 패리티 블럭의 데이터의 크기보다 작다면, 갱신된 에러 블럭의 데이터가 변경된 경우일 것이다. 이 경우, 해당 패리티 그룹에 포함된 패리티 블럭의 첫 번째 페이지가 읽혀지고, 읽혀진 데이터는 동작 메모리(150)에 저장된다(S350 단계). 패리티 블럭의 첫 번째 페이지에 대응되는 갱신된 에러 블럭의 페이지, 즉, 갱신된 에러 블럭의 첫 번째 페이지가 읽혀지고, 읽혀진 데이터는 동작 메모리(150)에 저장된다(S355 단계).
패리티 블럭의 첫 번째 페이지 데이터와 갱신된 에러 블럭의 첫 번째 페이지 데이터가 패리티 데이터 생성 모듈(도 4의 260 참조)을 통해 XOR 연산된다. 연산 결과에 의해 새로운 패리티 데이터가 생성된다(S360 단계). 생성된 새로운 패리티 데이터는 패리티 블럭의 해당 페이지에 저장된다(S365 단계). 갱신된 에러 블럭의 데이터가 저장된 모든 페이지들에 대해서 패리티 데이터가 생성되도록 패리티 데이터 생성 단계들(S350~S365 단계들)이 반복 수행된다(S370 단계).
도 8은 본 발명의 제 3 실시 예에 따른 패리티 데이터 생성 동작을 예시적으로 보여주는 순서도이다.
도 8을 참조하면, 패리티 그룹에 포함되어 있는 에러 블럭이 패리티 그룹에서 제거(remove)되는 경우, 패리티 데이터의 생성 단계가 도시되어 있다. 에러 블럭이 패리티 그룹에서 제거 되는 경우는 에러 블럭의 데이터가 더 이상 에러 데이터가 발생되지 않는다고 판단되는 경우일 것이다. 에러 블럭이 더 이상 에러 데이터가 발생되지 않는지의 판단 여부는, 소정의 블럭 액세스 회수동안 에러 데이터가 발생하지 않는 것을 기준으로 판단된다. 예를 들면, 에러 블럭이 패리티 그룹에 추가된 후부터, 에러 블럭이 10회 액세스 되는 동안 에러 데이터가 발생되지 않으면 에러 블럭은 더 이상 에러가 발생되지 않는다고 판단될 것이다.
패리티 그룹 관리 모듈(도 4의 250 참조)를 통해 패리티 그룹에 포함된 에러 블럭이 더 이상 에러 데이터가 발생되지 않는다고 판단되면, 해당 패리티 그룹에 포함된 패리티 블럭의 첫 번째 페이지가 읽혀지고, 읽혀진 데이터는 동작 메모리(도 2의 150 참조)에 저장된다(S410 단계). 패리티 블럭의 첫 번째 페이지에 대응되는 더 이상 에러 데이터가 발생되지 않는 에러 블럭(이하, ‘제거 에러 블럭’이라 칭함)의 페이지, 즉, 제거 에러 블럭의 첫 번째 페이지가 읽혀지고, 읽혀진 데이터는 동작 메모리(150)에 저장된다(S420 단계).
패리티 블럭의 첫 번째 페이지 데이터와 제거 에러 블럭의 첫 번째 페이지 데이터가 패리티 데이터 생성 모듈(도 4의 260 참조)을 통해 XOR 연산되고, 연산 결과에 의해 새로운 패리티 데이터가 생성된다(S430 단계). 생성된 새로운 패리티 데이터는 패리티 블럭의 해당 페이지에 저장된다(S440 단계). 제거 에러 블럭의 데이터가 저장된 모든 페이지들에 대해서 패리티 데이터가 생성되도록 패리티 데이터 생성 단계들(S410~S440 단계들)이 반복 수행된다(S450 단계). 새로운 패리티 데이터가 생성 완료되면, 패리티 그룹 관리 모듈(250)을 통해 해당 패리티 그룹에서 제거 에러 블럭의 주소가 제거된다(S460 단계).
도 9는 본 발명의 실시 예에 따른 에러 복구 동작을 예시적으로 보여주는 순서도이다.
도 9를 참조하면, 에러 데이터가 UnCorErr인 경우, 에러 데이터를 복구하거나 데이터 전송 오류가 발생하였음을 호스트에 알리는 단계(S_RC)가 세부적으로 도시되어 있다.
에러 데이터가 에러 정정 유닛(도 2의 140 참조)에 의해 복구 불가능한 UnCorErr인 경우, 패리티 그룹 관리 모듈(도 4의 250 참조)을 통해 UnCorErr가 발생된 주소가 패리티 그룹에 포함되어 있는지 판단된다(S510 단계). UnCorErr가 발생된 주소는 플래시 메모리 장치의 블럭 주소일 것이다. UnCorErr가 발생된 블럭(이하, ‘페일 에러 블럭’이라 칭함)이 패리티 그룹에 포함되어 있지 않은 경우, 에러 데이터는 에러 정정 유닛(140)을 통해 정정되지 못하고 패리티 그룹에 포함되지 않아 에러 복구가 불가능하다. 따라서, SSD 컨트롤러(도 2의 100 참조)는 전송 오류가 발생하였음을 호스트에 통보한다(S520 단계).
페일 에러 블럭이 패리티 그룹에 포함되어 있는 경우, 해당 패리티 그룹에 포함된 패리티 블럭이 읽혀지고, 읽혀진 데이터는 동작 메모리(도 2의 150 참조)에 저장된다(S530 단계). 패리티 그룹에 포함된 다른 에러 블럭이 읽혀지고, 읽혀진 데이터는 동작 메모리(150)에 저장된다(S540 단계). 패리티 블럭의 데이터와 다른 에러 블럭의 데이터가 패리티 데이터 생성 모듈(도 4의 157 참조)을 통해 XOR 연산되고, 연산 결과에 의해 새로운 패리티 데이터가 생성된다(S550 단계). 생성된 새로운 패리티 데이터는 패리티 블럭에 저장된다(S560 단계).
페일 에러 블럭을 제외한 패리티 그룹에 포함된 모든 에러 블럭들에 대해서 패리티 데이터가 생성되도록 패리티 데이터 생성 단계들(S530~S560 단계들)이 반복 수행된다(S570 단계). 패리티 데이터 생성 단계들이 반복되는 동안, S560 단계는 생략될 수 있음은 잘 이해될 것이다. 예를 들면, 패리티 그룹에 포함된 에러 블럭이 복수 개인 경우, 제 1 에러 블럭에 대해서 생성된 패리티 데이터는 동작 메모리(150)에 임시로 저장될 수 있다. 즉, 패리티 블럭이 동작 메모리(150)로 읽혀지는 동작이 생략될 수 있다. 따라서, 임시로 저장된 패리티 데이터와 제 2 에러 블럭의 데이터가 페이지 단위로 XOR 연산될 수 있다.
본 발명의 실시 예에 따른 에러 복구 동작에 따르면, 패리티 그룹에 포함된 모든 에러 블럭들에 대해서 패리티 데이터가 생성된다. 이 때, 페일 에러 블럭은 XOR 연산되지 않는다. 따라서, XOR 연산이 수행된 결과가 페일 에러 블럭의 원본 데이터가 될 것이다.
본 발명의 실시 예에 따른 SSD 컨트롤러(100)는 데이터 판독 시 발생하는 오류를 정정하기 위하여, 에러 정정 코드(ECC)를 이용한다. 데이터를 저장하기 전에 최초의 데이터에 에러 정정 코드를 부가하는 과정을 ECC 인코딩이라 하고, 메모리 셀로부터 독출한 데이터로부터 부가된 ECC 정보를 분리하여 최초의 데이터를 복원하는 과정을 ECC 디코딩이라고 한다. 에러 정정 유닛(140)은 다양한 에러 정정 코드(ECC)를 포함한다. 예를 들면, 에러 정정 유닛(140)은 BCH(Bose, Ray-Chauduri, Hocquenghem) 코드 또는 리드 솔로몬(Reed-Solomon) 코드 등의 에러 정정 코드(ECC)를 포함할 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치의 오류 제어 방법은 SSD 컨트롤러에 적용될 것이다. 하지만 오류 제어 방법의 적용이 SSD 컨트롤러에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 복수의 데이터 저장 장치(예를 들면, HDD 또는 SSD)를 제어하는 RAID 컨트롤러 에 적용될 수 있다.
도 10은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브를 포함하는 사용자 장치를 예시적으로 보여주는 블럭도이다.
도 10을 참조하면, 사용자 장치(User Device, 1000)는 시스템 버스(System Bus, 1100), 중앙 처리 장치(Central Processing Unit, 1200), 램(Random Access Memory, 1300), 사용자 인터페이스(User Interface, 1400), 솔리드 스테이트 드라이브(1600) 및 전원 장치(Power Supply, 1900)를 포함한다.
솔리드 스테이트 드라이브(1600)는 시스템 버스(1100)를 통해 사용자 장치(1000)에 전기적으로 연결된다. 솔리드 스테이트 드라이브(1600)는 SSD 컨트롤러(1700) 및 불휘발성 메모리 장치(1800)를 포함한다. 솔리드 스테이트 드라이브(1600)는 복수의 불휘발성 메모리 장치들을 포함할 수 있다. 불휘발성 메모리 장치(1800)에는 사용자 인터페이스(1400)를 통해서 제공되거나 또는 중앙 처리 장치(1200)에 의해서 처리된 데이터가 SSD 컨트롤러(1700)를 통해 저장된다. 불휘발성 메모리 장치(1800)에 저장된 데이터는 SSD 컨트롤러(1700)를 통해 중앙 처리 장치(1200) 또는 사용자 인터페이스(1400)에 제공된다.
램(1300)은 중앙 처리 장치(1200)의 동작 메모리(working memory)로 사용된다. 전원 장치(1900)는 사용자 장치(1000)에 동작 전원을 공급한다. 예를 들면, 베터리(battery)와 같은 전원 공급 장치를 포함할 수 있다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 사용자 장치에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(camera image processor) 등이 더 제공될 수 있음은 잘 이해될 것이다.
본 발명의 실시 예에 따른 데이터 저장 장치의 오류 제어 방법은 불휘발성 메모리 장치를 포함하는 사용자 장치(user device)에 적용될 수 있다. 예를 들면, PCMCIA(personal computer memory card international association) 카드, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick), 멀티 미디어(multi media) 카드(MMC, RS-MMC, MMC-micro), SD(secure digital) 카드(SD, Mini-SD, Micro-SD, SDHC), UFS(niversal flash storage) 등을 구성할 수 있다.
다른 예로써, 컴퓨터(computer), 휴대용 컴퓨터(portable computer), UMPC(ultra mobile personal computer), 워크스테이션(work station), 넷북(net book), PDA(personal digital assistant), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 카메라(digital camera), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크(home network)를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크(computer network)를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크(telematics network)를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 시스템(computer system)을 구성하는 다양한 구성 요소들 중 하나, RFID(radio frequency identification) 장치 또는 임베디드 시스템(embedded system)에 적용될 수 있다.
다른 예로써, 저장 매체(220) 또는 SSD 컨트롤러(100)은 다양한 형태들의 패키지(package)로 실장될 수 있다. 예를 들면, 저장 매체(220) 또는 SSD 컨트롤러(100)은 POP(package on package), ball grid arrays(BGAs), chip scale packages(CSPs), plastic leaded chip carrier(PLCC), plastic dual in-line package(PDIP), die in waffle pack, die in wafer form, chip on board(COB), ceramic dual in-line package(CERDIP), plastic metric quad flat package(MQFP), thin quad flat package(TQFP), small outline IC(SOIC), shrink small outline package(SSOP), thin small outline package(TSOP), thin quad flat package(TQFP), system in package(SIP), multi chip package(MCP), wafer-level fabricated package(WFP), wafer-level processed stack package(WSP) 등과 같은 방식으로 패키지되어 실장될 수 있다.
100 : SSD 컨트롤러
110 : 프로세싱 유닛
120 : 호스트 인터페이스
130 : 메모리 인터페이스
140 : ECC 회로
150 : 동작 메모리
200 : 솔리드 스테이트 드라이브(SSD)
210 : 버퍼 메모리 장치
220 : 저장 매체
300 : 호스트 시스템

Claims (10)

  1. 솔리드 스테이트 드라이브의 에러 제어 방법에 있어서:
    불휘발성 메모리 장치로부터 독출되는 데이터의 에러를 감지하고 정정하는 단계;
    상기 감지된 에러 데이터가 저장된 영역의 어드레스를 패리티 그룹에 등록하는 단계;
    상기 패리티 그룹에 등록된 영역의 데이터로부터 패리티 데이터를 생성하는 단계; 그리고
    상기 패리티 그룹에 포함되는 어드레스와 상기 패리티 데이터를 패리티 영역에 저장하는 단계를 포함하는 에러 제어 방법.
  2. 제 1 항에 있어서,
    상기 패리티 데이터를 생성하는 단계에서, 상기 패리티 그룹에 등록된 어드레스가 둘 이상인 경우, 상기 등록된 영역들 각각의 데이터가 배타적 논리합(XOR) 연산에 따라 처리되는 에러 제어 방법.
  3. 제 1 항에 있어서,
    상기 등록하는 단계에서, 상기 패리티 그룹으로 등록되어야 하는 상기 어드레스의 수가 기준 값보다 많은 경우, 새로운 패리티 그룹이 생성되는 에러 제어 방법.
  4. 제 1 항에 있어서,
    상기 패리티 그룹에 새로운 어드레스가 등록되는 경우,
    상기 저장된 패리티 데이터와 상기 새롭게 등록된 어드레스 영역의 데이터는 배타적 논리합(XOR) 연산에 따라 처리되는 에러 제어 방법.
  5. 제 1 항에 있어서,
    상기 패리티 그룹에 등록된 어드레스의 데이터가 갱신되는 경우, 상기 패리티 데이터가 다시 생성되는 에러 제어 방법.
  6. 제 1 항에 있어서,
    상기 패리티 그룹에 등록된 어드레스의 데이터에서 더 이상 에러가 감지되지 않는 경우, 상기 에러가 감지되지 않는 어드레스는 상기 패리티 그룹에서 제거되는 단계를 더 포함하는 에러 제어 방법.
  7. 제 6 항에 있어서,
    상기 패리티 그룹에 등록된 어드레스가 제거되는 경우,
    상기 저장된 패리티 데이터와 상기 제거될 어드레스의 데이터는 배타적 논리합(XOR) 연산에 따라 갱신된 패리티 데이터로 생성되는 에러 제어 방법.
  8. 제 1 항에 있어서,
    상기 감지된 에러 데이터가 정정될 수 없는 경우,
    상기 에러 데이터가 저장된 어드레스가 상기 패리티 그룹에 포함되어있는지의 여부를 판단하는 단계를 더 포함하는 에러 제어 방법.
  9. 제 8 항에 있어서,
    상기 에러 데이터가 저장된 어드레스가 상기 패리티 그룹에 포함되어 있지 않은 경우, 데이터 전송 오류가 출력되는 에러 제어 방법.
  10. 제 8 항에 있어서,
    상기 에러 데이터가 저장된 어드레스가 상기 패리티 그룹에 포함되어 있는 경우,
    상기 정정될 수 없는 에러 데이터가 저장된 어드레스를 제외한, 상기 패리티 그룹에 포함된 모든 어드레스의 데이터와 상기 저장된 패리티 데이터가 배타적 논리합(XOR) 연산되고, 연산 결과에 따라 상기 정정될 수 없는 에러 데이터가 정정되는 에러 제어 방법.
KR1020100009250A 2010-02-01 2010-02-01 솔리드 스테이트 드라이브의 에러 제어 방법 KR101623119B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100009250A KR101623119B1 (ko) 2010-02-01 2010-02-01 솔리드 스테이트 드라이브의 에러 제어 방법
US13/013,079 US8650463B2 (en) 2010-02-01 2011-01-25 Solid state drive and method of controlling an error thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100009250A KR101623119B1 (ko) 2010-02-01 2010-02-01 솔리드 스테이트 드라이브의 에러 제어 방법

Publications (2)

Publication Number Publication Date
KR20110089728A true KR20110089728A (ko) 2011-08-09
KR101623119B1 KR101623119B1 (ko) 2016-05-20

Family

ID=44342687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100009250A KR101623119B1 (ko) 2010-02-01 2010-02-01 솔리드 스테이트 드라이브의 에러 제어 방법

Country Status (2)

Country Link
US (1) US8650463B2 (ko)
KR (1) KR101623119B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9213598B2 (en) 2013-02-19 2015-12-15 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of operating the same
US9619318B2 (en) 2013-02-22 2017-04-11 Intel Deutschland Gmbh Memory circuits, method for accessing a memory and method for repairing a memory
US9685206B2 (en) 2012-07-23 2017-06-20 Samsung Electronics Co., Ltd. Memory device, memory system, and method of controlling read voltage of the memory device

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8601313B1 (en) 2010-12-13 2013-12-03 Western Digital Technologies, Inc. System and method for a data reliability scheme in a solid state memory
US8601311B2 (en) 2010-12-14 2013-12-03 Western Digital Technologies, Inc. System and method for using over-provisioned data capacity to maintain a data redundancy scheme in a solid state memory
US8615681B2 (en) 2010-12-14 2013-12-24 Western Digital Technologies, Inc. System and method for maintaining a data redundancy scheme in a solid state memory in the event of a power loss
US8909851B2 (en) 2011-02-08 2014-12-09 SMART Storage Systems, Inc. Storage control system with change logging mechanism and method of operation thereof
US8700950B1 (en) 2011-02-11 2014-04-15 Western Digital Technologies, Inc. System and method for data error recovery in a solid state subsystem
US8700951B1 (en) * 2011-03-09 2014-04-15 Western Digital Technologies, Inc. System and method for improving a data redundancy scheme in a solid state subsystem with additional metadata
US8935466B2 (en) 2011-03-28 2015-01-13 SMART Storage Systems, Inc. Data storage system with non-volatile memory and method of operation thereof
US9098399B2 (en) 2011-08-31 2015-08-04 SMART Storage Systems, Inc. Electronic system with storage management mechanism and method of operation thereof
US9063844B2 (en) 2011-09-02 2015-06-23 SMART Storage Systems, Inc. Non-volatile memory management system with time measure mechanism and method of operation thereof
US9021231B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Storage control system with write amplification control mechanism and method of operation thereof
US9021319B2 (en) 2011-09-02 2015-04-28 SMART Storage Systems, Inc. Non-volatile memory management system with load leveling and method of operation thereof
KR20130049332A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US9239781B2 (en) 2012-02-07 2016-01-19 SMART Storage Systems, Inc. Storage control system with erase block mechanism and method of operation thereof
US9298252B2 (en) 2012-04-17 2016-03-29 SMART Storage Systems, Inc. Storage control system with power down mechanism and method of operation thereof
US8949689B2 (en) 2012-06-11 2015-02-03 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US8972826B2 (en) 2012-10-24 2015-03-03 Western Digital Technologies, Inc. Adaptive error correction codes for data storage systems
US9311181B2 (en) 2012-11-15 2016-04-12 Samsung Electronics Co., Ltd. Memory controller changing partial data in memory device and method for changing partial data thereof
US9021339B2 (en) 2012-11-29 2015-04-28 Western Digital Technologies, Inc. Data reliability schemes for data storage systems
US9671962B2 (en) * 2012-11-30 2017-06-06 Sandisk Technologies Llc Storage control system with data management mechanism of parity and method of operation thereof
US9059736B2 (en) 2012-12-03 2015-06-16 Western Digital Technologies, Inc. Methods, solid state drive controllers and data storage devices having a runtime variable raid protection scheme
US9214963B1 (en) 2012-12-21 2015-12-15 Western Digital Technologies, Inc. Method and system for monitoring data channel to enable use of dynamically adjustable LDPC coding parameters in a data storage system
CN103064640B (zh) * 2012-12-31 2015-11-18 苏州国芯科技有限公司 应用于nandflash存储设备的快速读写方法
CN104598169B (zh) * 2012-12-31 2018-02-09 苏州国芯科技有限公司 用于flash存储器的高可靠性数据读取方法
CN104599717B (zh) * 2012-12-31 2017-11-24 苏州国芯科技有限公司 具有纠错功能的闪存数据存储方法
US9123445B2 (en) 2013-01-22 2015-09-01 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9183137B2 (en) 2013-02-27 2015-11-10 SMART Storage Systems, Inc. Storage control system with data management mechanism and method of operation thereof
US9470720B2 (en) 2013-03-08 2016-10-18 Sandisk Technologies Llc Test system with localized heating and method of manufacture thereof
US9043780B2 (en) 2013-03-27 2015-05-26 SMART Storage Systems, Inc. Electronic system with system modification control mechanism and method of operation thereof
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US9543025B2 (en) 2013-04-11 2017-01-10 Sandisk Technologies Llc Storage control system with power-off time estimation mechanism and method of operation thereof
US10546648B2 (en) 2013-04-12 2020-01-28 Sandisk Technologies Llc Storage control system with data management mechanism and method of operation thereof
US9313874B2 (en) 2013-06-19 2016-04-12 SMART Storage Systems, Inc. Electronic system with heat extraction and method of manufacture thereof
US9898056B2 (en) 2013-06-19 2018-02-20 Sandisk Technologies Llc Electronic assembly with thermal channel and method of manufacture thereof
US9367353B1 (en) 2013-06-25 2016-06-14 Sandisk Technologies Inc. Storage control system with power throttling mechanism and method of operation thereof
US9244519B1 (en) 2013-06-25 2016-01-26 Smart Storage Systems. Inc. Storage system with data transfer rate adjustment for power throttling
US9146850B2 (en) 2013-08-01 2015-09-29 SMART Storage Systems, Inc. Data storage system with dynamic read threshold mechanism and method of operation thereof
US9361222B2 (en) 2013-08-07 2016-06-07 SMART Storage Systems, Inc. Electronic system with storage drive life estimation mechanism and method of operation thereof
US9431113B2 (en) 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
US9448946B2 (en) 2013-08-07 2016-09-20 Sandisk Technologies Llc Data storage system with stale data mechanism and method of operation thereof
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US9262267B2 (en) * 2013-12-02 2016-02-16 Intel Corporation Error correction in solid state drives (SSD)
US9213485B1 (en) * 2014-06-04 2015-12-15 Pure Storage, Inc. Storage system architecture
KR102147970B1 (ko) 2014-08-05 2020-08-25 삼성전자주식회사 비휘발성 메모리 기반의 스토리지 디바이스의 복구 방법 및 상기 스토리지 디바이스를 포함하는 전자 시스템의 동작 방법
US10176039B2 (en) 2014-09-19 2019-01-08 Micron Technology, Inc. Self-accumulating exclusive OR program
US9619326B2 (en) 2014-12-09 2017-04-11 Western Digital Technologies, Inc. Methods and systems for implementing redundancy in memory controllers
US20160180122A1 (en) * 2014-12-17 2016-06-23 Intel Corporation Radio frequency identification (rfid) based defect detection in ssds
KR102435181B1 (ko) 2015-11-16 2022-08-23 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US9899104B2 (en) * 2016-03-18 2018-02-20 Silicon Motion Inc. Raid decoding architecture with reduced bandwidth
US10474527B1 (en) * 2017-06-30 2019-11-12 Seagate Technology Llc Host-assisted error recovery
US10452471B2 (en) * 2017-10-11 2019-10-22 Western Digital Technologies, Inc. Non-volatile memory with dynamic write abort detection and recovery
KR20200015999A (ko) * 2018-08-06 2020-02-14 에스케이하이닉스 주식회사 예측 오류 정정 장치, 이의 동작 방법 및 이를 이용하는 메모리 시스템
KR20200070686A (ko) 2018-12-10 2020-06-18 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20200085519A (ko) * 2019-01-07 2020-07-15 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US11164652B2 (en) 2019-06-21 2021-11-02 Micron Technology, Inc. Two-layer code with low parity cost for memory sub-systems
US11055249B2 (en) * 2019-06-25 2021-07-06 Micron Technology, Inc. Access optimization in aggregated and virtualized solid state drives
US11762798B2 (en) 2019-06-25 2023-09-19 Micron Technology, Inc. Aggregated and virtualized solid state drives with multiple host interfaces
US10942881B2 (en) 2019-06-25 2021-03-09 Micron Technology, Inc. Parallel operations in aggregated and virtualized solid state drives
US11768613B2 (en) 2019-06-25 2023-09-26 Micron Technology, Inc. Aggregation and virtualization of solid state drives
US11513923B2 (en) 2019-06-25 2022-11-29 Micron Technology, Inc. Dynamic fail-safe redundancy in aggregated and virtualized solid state drives
US10942846B2 (en) 2019-06-25 2021-03-09 Micron Technology, Inc. Aggregated and virtualized solid state drives accessed via multiple logical address spaces
US11573708B2 (en) 2019-06-25 2023-02-07 Micron Technology, Inc. Fail-safe redundancy in aggregated and virtualized solid state drives
KR20210111561A (ko) * 2020-03-03 2021-09-13 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그것의 동작 방법
US11296729B2 (en) 2020-07-23 2022-04-05 Micron Technology, Inc. Data reliability for extreme temperature usage conditions in data storage

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0235782B1 (en) * 1986-03-04 1992-01-22 Sony Corporation Apparatus for reproducing a digital signal
US6839782B1 (en) * 1999-07-30 2005-01-04 Emc Corporation Computer storage system incorporating on-board EEPROMS containing product data
JP2002169660A (ja) 2000-09-19 2002-06-14 Matsushita Electric Ind Co Ltd データ記憶アレイ装置、その制御方法、プログラム記録媒体及びプログラム
JP2003316713A (ja) * 2002-04-26 2003-11-07 Hitachi Ltd 記憶装置システム
JP2006018373A (ja) 2004-06-30 2006-01-19 Tdk Corp メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
US7536627B2 (en) 2005-12-27 2009-05-19 Sandisk Corporation Storing downloadable firmware on bulk media
KR20080022630A (ko) 2006-09-07 2008-03-12 삼성전자주식회사 에러 교정 기능을 갖는 반도체 메모리 장치에서의 데이터경로
KR20080086152A (ko) * 2007-03-22 2008-09-25 주식회사 하이닉스반도체 반도체 메모리장치
JP2009245528A (ja) * 2008-03-31 2009-10-22 Nec Electronics Corp 半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9685206B2 (en) 2012-07-23 2017-06-20 Samsung Electronics Co., Ltd. Memory device, memory system, and method of controlling read voltage of the memory device
US9213598B2 (en) 2013-02-19 2015-12-15 Samsung Electronics Co., Ltd. Nonvolatile memory device and method of operating the same
US9619318B2 (en) 2013-02-22 2017-04-11 Intel Deutschland Gmbh Memory circuits, method for accessing a memory and method for repairing a memory

Also Published As

Publication number Publication date
KR101623119B1 (ko) 2016-05-20
US8650463B2 (en) 2014-02-11
US20110191649A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
KR101623119B1 (ko) 솔리드 스테이트 드라이브의 에러 제어 방법
US11113149B2 (en) Storage device for processing corrupted metadata and method of operating the same
US10318414B2 (en) Memory system and memory management method thereof
CN106681931B (zh) 数据储存设备及其操作方法
US8560926B2 (en) Data writing method, memory controller and memory storage apparatus
US9164833B2 (en) Data storage device, operating method thereof and data processing system including the same
US10108472B2 (en) Adaptive read disturb reclaim policy
US8495338B2 (en) Transaction log recovery
TWI459399B (zh) 電力中斷管理
US20150113207A1 (en) Operating method of data storage device
US8902671B2 (en) Memory storage device, memory controller thereof, and method for programming data thereof
US11521701B2 (en) Memory controller with read error handling
US9372741B2 (en) Data storage device and operating method thereof
US10552048B2 (en) Reduction of maximum latency using dynamic self-tuning for redundant array of independent disks
CN112612634A (zh) 存储器系统和主机的操作方法以及计算系统
CN106372011B (zh) 用于pcie ssd控制器的高性能主机队列监控器
US20160179596A1 (en) Operating method of data storage device
TWI548991B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN113590502A (zh) 一种非挥发性记忆体存储设备的垃圾回收方法与垃圾回收系统
CN113590503A (zh) 一种非挥发性记忆体存储器的垃圾回收方法与垃圾回收系统
US9652172B2 (en) Data storage device performing merging process on groups of memory blocks and operation method thereof
US11995224B2 (en) Data storage device and data processing method
TWI436209B (zh) 記憶體管理表處理方法、記憶體控制器與記憶體儲存裝置
US9436547B2 (en) Data storing method, memory control circuit unit and memory storage device
US11928353B2 (en) Multi-page parity data storage in a memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4