KR20110088487A - Gan based light emitting diode and method for fabricating the same - Google Patents

Gan based light emitting diode and method for fabricating the same Download PDF

Info

Publication number
KR20110088487A
KR20110088487A KR1020110071860A KR20110071860A KR20110088487A KR 20110088487 A KR20110088487 A KR 20110088487A KR 1020110071860 A KR1020110071860 A KR 1020110071860A KR 20110071860 A KR20110071860 A KR 20110071860A KR 20110088487 A KR20110088487 A KR 20110088487A
Authority
KR
South Korea
Prior art keywords
scattering
substrate
scattering surface
light emitting
nitride
Prior art date
Application number
KR1020110071860A
Other languages
Korean (ko)
Inventor
윤철주
김극
최유항
임채석
박치권
Original Assignee
우리엘에스티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우리엘에스티 주식회사 filed Critical 우리엘에스티 주식회사
Priority to KR1020110071860A priority Critical patent/KR20110088487A/en
Publication of KR20110088487A publication Critical patent/KR20110088487A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

PURPOSE: A light-emitting device of a nitride system and a manufacturing method thereof are provided to maximizing optical extraction efficiency by forming a diffusing surface of nano-size and an irregular diffusing surface and increasing the degree of formation of the diffusing surface. CONSTITUTION: A scattering leading unit(110) is included in the upper side of a substrate(101). A semiconductor layer of a nitride system is formed in the upper side of the scattering leading unit and comprises an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer. The scattering leading unit comprises a first diffusing surface and a second diffusing surface. The second diffusing surface is formed through a photo lithography process and n etching process. The first diffusing surface is irregularly formed into nano-size on the second diffusing surface.

Description

질화물계 발광소자 및 그 제조방법{GaN based light emitting diode and method for fabricating the same}Nitride-based light emitting device and method of manufacturing the same {GaN based light emitting diode and method for fabricating the same}

본 발명은 질화물계 발광소자 및 그 제조방법에 관한 것으로서, 보다 상세하게는 기판 표면 상에 산란면을 형성함에 있어, 포토리소그래피 공정의 해상도보다 작은 크기의 산란면을 형성하여 산란면의 형성밀도를 증대시킴과 함께 불규칙한 산란면을 형성함으로써 광추출효율을 극대화시킬 수 있는 질화물계 발광소자 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride-based light emitting device and a method of manufacturing the same, and more particularly, in forming a scattering surface on a substrate surface, forming a scattering surface having a smaller size than the resolution of a photolithography process to form a scattering surface. The present invention relates to a nitride-based light emitting device capable of maximizing light extraction efficiency by increasing irregularity and forming an irregular scattering surface, and a method of manufacturing the same.

발광다이오드(Light Emitting Diode, 이하 LED라 칭함)는 전류를 빛으로 변환시키는 반도체 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED 등이 정보통신기기를 비롯한 전자장치의 표시 광원으로 이용되고 있다. Light Emitting Diodes (hereinafter referred to as LEDs) are semiconductor devices that convert current into light.In 1962, red LEDs using GaAsP compound semiconductors were commercialized. It is used as a display light source of electronic devices including.

최근에는 질화물계 화합물 반도체를 이용한 발광소자가 주목받고 있다. 그 이유 중 하나는, GaN을 In, Al 등의 원소와 조합하여 녹색, 청색 및 백색광을 방출하는 반도체층들을 제조할 수 있기 때문이다. 이러한 질화물계 발광소자는 평판표시장치, 신호등, 실내 조명, 고해상도 출력 시스템, 광통신 등 다양한 분야에 널리 이용되고 있다. Recently, a light emitting device using a nitride compound semiconductor has attracted attention. One reason is that semiconductor layers emitting green, blue and white light can be produced by combining GaN with elements such as In and Al. Such nitride-based light emitting devices are widely used in various fields such as flat panel displays, traffic lights, indoor lighting, high resolution output systems, and optical communications.

이러한 질화물계 화합물 반도체를 이용한 발광소자는 통상, 기판 상에 질화물계 반도체층이 구비된 구조를 갖으며 상기 질화물계 반도체층은 n형 클래드층, 활성층, p형 클래드층을 포함하여 구성된다. 이와 같은 구조 하에서, 상기 활성층 내에서 전자와 정공의 재결합에 의해 광자(photon)가 발생되고, 상기 광자가 발광소자의 외부로 탈출하면서 빛이 발생된다. A light emitting device using such a nitride compound semiconductor generally has a structure in which a nitride semiconductor layer is provided on a substrate, and the nitride semiconductor layer includes an n-type cladding layer, an active layer, and a p-type cladding layer. Under such a structure, photons are generated by recombination of electrons and holes in the active layer, and light is generated while the photons escape to the outside of the light emitting device.

한편, 발광소자의 활성층에서 발생된 빛이 발광소자의 외부로 용이하게 탈출하기 위해서는 발광소자 내부에서의 전반사가 최소화되어야 한다. 활성층에서 발생된 빛이 p형 클래드층, n형 클래드층 등에 의해 전반사가 반복되면, 빛이 발광소자 내부에서 흡수되는 현상이 발생되어 광추출 효율(light extraction efficiency)이 저하되기 때문이다. Meanwhile, in order for the light generated in the active layer of the light emitting device to easily escape to the outside of the light emitting device, total reflection inside the light emitting device should be minimized. This is because when the light generated in the active layer is totally reflected by the p-type cladding layer, the n-type cladding layer, or the like, light is absorbed inside the light emitting device, and the light extraction efficiency is lowered.

이와 같은 전반사를 방지하기 위한 방법으로, 일본공개특허 제2003-318441호는 기판 상에 요철부를 구비시키고 요철부의 평면 형상을 다양하게 변형하는 기술을 통해 반도체층에서의 빛의 도파 방향을 변경시켜 궁극적으로, 외부 양자 효율을 향상시키는 방법을 제시하고 있다. 다른 방법으로, 한국등록특허 제452370호는 기판에 단차를 갖는 계단식 격자를 구비시킴으로써 빛의 산란을 증가시키는 방법을 제시하고 있으며, 또 다른 방법으로 한국등록특허 제601138호는 기판 상에 제 1 산란면과 제 2 산란면을 갖는 돌기를 구비시켜 외부 양자 효율을 향상시키는 기술을 제시하고 있다. As a method for preventing such total reflection, Japanese Laid-Open Patent Publication No. 2003-318441 changes the waveguide direction of light in a semiconductor layer through a technique of providing an uneven portion on a substrate and variously modifying the planar shape of the uneven portion. As a result, a method of improving external quantum efficiency is proposed. Alternatively, Korean Patent No. 452370 proposes a method of increasing light scattering by providing a stepped grating having a step on a substrate, and another Patent Publication No. 601138 discloses a first scattering method on a substrate. A technique for improving the external quantum efficiency by providing a projection having a plane and a second scattering plane is proposed.

상술한 방법들은 요철부(일본공개특허 제2003-318441호), 계단식 격자(한국등록특허 제452370호), 제 1 산란면과 제 2 산란면을 갖는 돌기(한국등록특허 제601138호)를 형성하기 위해, 필연적으로 식각 마스크 형성을 위한 포토리소그래피 공정 및 형성된 식각 마스크를 이용한 식각 공정이 적용된다. The above-described methods form protrusions having uneven portions (Japanese Patent Laid-Open No. 2003-318441), stepped lattice (Korean Patent No. 452370), a first scattering surface and a second scattering surface (Korean Patent No. 601138). To this end, a photolithography process for forming an etching mask and an etching process using the formed etching mask are inevitably applied.

한편, 상술한 요철부, 계단식 격자 및 돌기 등의 격자패턴은 그 밀도가 높을수록 빛의 산란효과가 증가되는데, 격자패턴의 밀도를 높이기 위해서는 격자패턴의 기하학적 크기를 줄여야 한다. On the other hand, in the above-described grating patterns such as the irregularities, the stepped grating and the projections, the higher the density, the light scattering effect is increased, in order to increase the density of the grating pattern, it is necessary to reduce the geometric size of the grating pattern.

그러나, 이러한 격자패턴의 기하학적 크기는 전적으로 포토리소그래피 공정의 해상도에 의존할 수밖에 없음에 따라, 포토리소그래피 공정의 해상도보다 작은 크기로 격자패턴을 형성하는 것은 현실적으로 어려움이 있으며, 이에 빛의 산란을 증가시킴에 있어 한계점을 노출하고 있다. However, since the geometric size of the grid pattern is inevitably dependent on the resolution of the photolithography process, it is practically difficult to form the grid pattern with a size smaller than the resolution of the photolithography process, thereby increasing light scattering. It exposes the limitations of

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 기판 표면 상에 산란면을 형성함에 있어, 포토리소그래피 공정의 해상도보다 작은 크기의 산란면을 형성하여 산란면의 형성밀도를 증대시킴과 함께 불규칙한 산란면을 형성함으로써 광추출효율을 극대화시킬 수 있는 질화물계 발광소자 및 그 제조방법을 제공하는데 그 목적이 있다. The present invention has been made to solve the above problems, in forming a scattering surface on the substrate surface, by forming a scattering surface having a size smaller than the resolution of the photolithography process to increase the formation density of the scattering surface It is an object of the present invention to provide a nitride-based light emitting device capable of maximizing light extraction efficiency by forming an irregular scattering surface and a method of manufacturing the same.

상기의 목적을 달성하기 위한 본 발명에 따른 질화물계 발광소자의 제조방법은 기판 상에 복수의 제 1 산란면 유도패턴을 형성하는 단계와, 상기 제 1 산란면 유도패턴을 포함한 기판 전면 상에 복수의 제 2 산란면 유도패턴을 형성하는 단계와, 상기 제 1 산란면 유도패턴 및 제 2 산란면 유도패턴이 형성된 상기 기판을 건식 식각하여 불규칙한 산란면을 갖는 산란 유도부를 형성하는 단계를 포함하여 이루어지며, 상기 제 1 산란면 유도패턴과 제 2 산란면 유도패턴은 서로 다른 크기를 가지며, 상기 기판, 제 1 산란면 유도패턴 및 제 2 산란면 유도패턴은 식각속도가 서로 다른 것을 특징으로 한다. A method of manufacturing a nitride-based light emitting device according to the present invention for achieving the above object comprises the steps of forming a plurality of first scattering surface induction pattern on the substrate, a plurality of on the front surface of the substrate including the first scattering surface induction pattern And forming a scattering inducing part having an irregular scattering surface by dry etching the substrate on which the first scattering surface inducing pattern and the second scattering surface inducing pattern are formed. The first scattering surface induction pattern and the second scattering surface induction pattern have different sizes, and the substrate, the first scattering surface induction pattern, and the second scattering surface induction pattern have different etching rates.

상기 제 1 산란면 유도패턴은 나노 크기를 갖고, 상기 제 2 산란면 유도패턴은 마이크로 크기를 갖는다. 또한, 상기 제 1 산란면 유도패턴과 상기 제 2 산란면 유도패턴의 크기 비율은 1 : 100∼1500일 수 있다. The first scattering surface induction pattern has a nano size, and the second scattering surface induction pattern has a micro size. In addition, the size ratio of the first scattering surface induction pattern and the second scattering surface induction pattern may be 1: 100 to 1500.

상기 제 1 산란면 유도패턴을 형성하는 단계는, 상기 기판 상에 금속층 또는 비금속층을 형성하는 과정과, 상기 금속층을 열처리하여 상기 금속층 또는 비금속층을 볼 형태의 복수의 제 1 산란면 유도패턴으로 변화시키는 과정을 포함하여 구성될 수 있다. 또한, 상기 제 1 산란면 유도 패턴을 형성하는 단계는, 원자층증착공정을 통해 기판 상에 불규칙적으로 이격된 복수의 제 1 산란면 유도패턴을 형성할 수 있다. The forming of the first scattering surface induction pattern may include forming a metal layer or a nonmetal layer on the substrate, and heat treating the metal layer to convert the metal layer or the nonmetal layer into a plurality of ball-shaped first scattering surface induction patterns. It can be configured to include a changing process. The forming of the first scattering surface induction pattern may include forming a plurality of first scattering surface induction patterns irregularly spaced on the substrate through an atomic layer deposition process.

상기 제 2 산란면 유도패턴을 형성하는 단계는, 상기 기판 전면 상에 감광막을 도포하는 과정과, 상기 감광막을 선택적으로 패터닝하여 복수의 감광막 패턴을 형성하는 과정을 포함하여 구성될 수 있다. The forming of the second scattering surface induction pattern may include applying a photoresist film on the entire surface of the substrate and forming a plurality of photoresist patterns by selectively patterning the photoresist film.

한편, 본 발명에 따른 질화물계 발광소자는 기판 및 상기 기판 상부에 구비된 산란 유도부를 포함하여 이루어지며, 상기 산란 유도부의 표면은 불규칙한 산란면으로 구성되며, 상기 산란면의 일부는 나노 크기를 갖는 것을 특징으로 한다.On the other hand, the nitride-based light emitting device according to the invention comprises a substrate and the scattering induction portion provided on the substrate, the surface of the scattering induction portion is composed of an irregular scattering surface, a portion of the scattering surface having a nano size It is characterized by.

본 발명에 따른 질화물계 발광소자 및 그 제조방법은 다음과 같은 효과가 있다. The nitride-based light emitting device and the method of manufacturing the same according to the present invention have the following effects.

기판 표면에 불규칙한 산란면 및 나노 크기의 산란면이 형성됨에 따라, 광추출효율을 극대화할 수 있다. As irregular scattering surfaces and nano-sized scattering surfaces are formed on the substrate surface, light extraction efficiency can be maximized.

도 1은 본 발명의 일 실시예에 따른 질화물계 발광소자의 단면도.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법을 설명하기 위한 공정 단면도.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따라 제작된 질화물계 발광소자의 공정 단계별 사진. 1 is a cross-sectional view of a nitride-based light emitting device according to an embodiment of the present invention.
2A to 2C are cross-sectional views illustrating a method of manufacturing a nitride-based light emitting device according to an embodiment of the present invention.
3a to 3d are photographs of the process steps of the nitride-based light emitting device manufactured according to an embodiment of the present invention.

이하, 도면을 참조하여 본 발명의 일 실시예에 따른 질화물계 발광소자 및 그 제조방법을 상세히 설명하기로 한다. 도 1은 본 발명의 일 실시예에 따른 질화물계 발광소자의 단면도이다. Hereinafter, a nitride based light emitting device and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. 1 is a cross-sectional view of a nitride-based light emitting device according to an embodiment of the present invention.

먼저, 도 1에 도시한 바와 같이 기판(101)과 상기 기판(101) 상부에 구비된 산란 유도부(110)를 포함하여 이루어진다. 상기 산란 유도부(110) 상에는 n형 반도체층, 활성층, p형 반도체층 등으로 구성되는 질화물계 반도체층(도시하지 않음)이 더 적층될 수 있으나 이에 대한 설명은 생략하기로 한다. First, as shown in FIG. 1, the substrate 101 and the scattering induction part 110 provided on the substrate 101 are included. A nitride semiconductor layer (not shown) including an n-type semiconductor layer, an active layer, and a p-type semiconductor layer may be further stacked on the scattering induction part 110, but a description thereof will be omitted.

상기 산란 유도부(110)는 활성층에서 생성된 빛을 산란시켜 빛이 발광소자 외부로 방출되도록 유도하는 역할을 하는 것으로서, 상기 산란 유도부(110)는 불규칙한 요철로 구성된다. 이와 같이 불규칙한 요철로 산란 유도부(110)가 구성됨에 따라, 요철된 부위는 불규칙한 표면(111)을 갖게 되며, 해당 불규칙한 표면은 불규칙한 산란면(111)으로 정의될 수 있다. 여기서, 상기 '불규칙'의 의미는 각 산란면의 높이, 너비, 길이 및 방향이 규칙적이지 않다는 것이다. 또한, 상기 산란 유도부(110)는 0.1∼5㎛의 높이를 갖는 것이 바람직하다. The scattering inducing unit 110 serves to induce light to be emitted to the outside of the light emitting device by scattering the light generated in the active layer, the scattering inducing unit 110 is composed of irregular irregularities. As the scattering induction part 110 is configured as irregular irregularities as described above, the irregularities have an irregular surface 111, and the irregular surface may be defined as an irregular scattering surface 111. Here, the meaning of 'irregularity' is that the height, width, length and direction of each scattering surface is not regular. In addition, the scattering induction part 110 preferably has a height of 0.1 ~ 5㎛.

한편, 상기 불규칙한 산란면에 있어서, 일부 산란면(111)은 나노 크기를 갖는 것을 특징으로 한다. 즉, 나노 크기를 갖는 산란면(111)이 상기 기판(101) 상에 배열되는 것을 특징으로 한다. 상기 나노 크기의 산란면의 형성은 종래의 포토리소그래피-식각 공정에 의해 구현되지 않고 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법에 의해 구현되는데 이에 대한 상세한 설명은 후술하기로 한다. On the other hand, in the irregular scattering surface, some scattering surface 111 is characterized in that it has a nano-size. That is, the scattering surface 111 having a nano size is characterized in that arranged on the substrate 101. Formation of the nano-sized scattering surface is not implemented by a conventional photolithography-etching process but by a method of manufacturing a nitride-based light emitting device according to an embodiment of the present invention, which will be described later.

다음으로, 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법을 설명하기로 한다. 도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 질화물계 발광소자의 제조방법을 설명하기 위한 공정 단면도이고, 도 3a 내지 도 3d는 본 발명의 일 실시예에 따라 제작된 질화물계 발광소자의 공정 단계별 사진이다. Next, a method of manufacturing a nitride-based light emitting device according to an embodiment of the present invention will be described. 2A through 2C are cross-sectional views illustrating a method of manufacturing a nitride based light emitting device according to an embodiment of the present invention, and FIGS. 3A through 3D illustrate a nitride based light emitting device manufactured according to an embodiment of the present invention. Process step by step pictures.

먼저, 도 2a에 도시한 바와 같이 기판(101)을 준비한다. 상기 기판(101)으로는 사파이어(Al2O3) 기판, 실리콘(Si) 기판, GaAs 기판, MgO 기판, SiC 기판, ZnO 기판, GaN 기판, AlN 기판, AlGaN 기판 중 어느 하나 또는 이들 기판 중 어느 하나 상에 GaN, InGaN, AlGaN, AlInGaN 중 어느 하나가 적층된 템플릿 기판이 이용될 수 있다. 또한, Ⅲ-Ⅴ족 화합물 반도체 기판 또는 Ⅱ-Ⅵ족 화합물 반도체 기판이 사용될 수도 있다. First, the substrate 101 is prepared as shown in FIG. 2A. The substrate 101 may be any one of a sapphire (Al 2 O 3 ) substrate, a silicon (Si) substrate, a GaAs substrate, an MgO substrate, a SiC substrate, a ZnO substrate, a GaN substrate, an AlN substrate, and an AlGaN substrate. A template substrate in which any one of GaN, InGaN, AlGaN, and AlInGaN are stacked on one may be used. In addition, a group III-V compound semiconductor substrate or a group II-VI compound semiconductor substrate may be used.

이어, 상기 기판(101) 상에 복수의 제 1 산란면 유도패턴을 이격하여 형성한다. 이 때, 상기 복수의 제 1 산란면 유도패턴(102)은 기판(101) 상에 불규칙한 형태로 분포된 형태를 갖는다. 상기 복수의 제 1 산란면 유도패턴(102)은 상기 기판(101)과 식각속도가 다른 물질로 구성되며, 다음의 방법을 통해 형성된다. Subsequently, a plurality of first scattering surface induction patterns are spaced apart from each other on the substrate 101. In this case, the plurality of first scattering surface induction patterns 102 have an irregular shape on the substrate 101. The plurality of first scattering surface induction patterns 102 may be formed of a material having an etching rate different from that of the substrate 101, and formed by the following method.

상기 기판(101) 전면 상에 일정 두께로 금속층 또는 비금속층을 적층한다. 그런 다음, 상기 기판(101)에 대해 열처리를 가하게 되면 상기 금속층 또는 비금속층은 표면 에너지를 최소화하기 위해 볼(ball) 형태의 입자로 재배열되는데, 이 때 재배열되는 볼 형태의 입자가 상기 제 1 산란면 유도패턴(102)에 해당된다. 여기서, 상기 열처리에 의해 금속층 또는 비금속층이 볼 형태로 재배열되기 위해서는 상기 금속층 또는 비금속층은 0.1∼5nm의 두께로 형성되는 것이 바람직하며, 상기 금속층은 Ag, Mg 등으로 구성될 수 있다. 도 3a 및 도 3b는 사파이어 기판(101) 상에 은(Ag)을 증착하고 열처리를 가하여 볼 형태의 제 1 산란면 유도패턴(102)을 형성한 것을 나타낸 평면사진과 단면사진이다. 도 3a 및 도 3b를 통해 볼 형태의 은(Ag) 입자들이 기판(101) 상에 불규칙하게 분포되어 있음을 확인할 수 있다. A metal layer or a non-metal layer is laminated on the entire surface of the substrate 101 at a predetermined thickness. Then, when the heat treatment is applied to the substrate 101, the metal layer or non-metal layer is rearranged into ball-shaped particles to minimize the surface energy, wherein the ball-shaped particles are rearranged 1 corresponds to the scattering surface induction pattern (102). Here, in order for the metal layer or the nonmetal layer to be rearranged in the form of a ball by the heat treatment, the metal layer or the nonmetal layer may be formed to a thickness of 0.1 to 5 nm, and the metal layer may be formed of Ag, Mg, or the like. 3A and 3B are planar and cross-sectional photographs illustrating the formation of a ball-shaped first scattering surface induction pattern 102 by depositing silver (Ag) on a sapphire substrate 101 and applying heat treatment. 3A and 3B, silver (Ag) particles having a ball shape are irregularly distributed on the substrate 101.

상기 제 1 산란면 유도패턴(102)을 형성하기 위한 다른 방법으로, 화학기상증착법 또는 물리기상증착법을 통해 구체적으로는, 원자층증착공정(atomic layer deposition)을 통해 기판(101) 상에 불규칙하게 이격된 복수의 제 1 산란면 유도패턴(102)을 직접 형성할 수도 있다. 원자층 증착공정을 이용하는 경우 별도의 열처리 공정은 요구되지 않는다. As another method for forming the first scattering surface induction pattern 102, specifically, through chemical vapor deposition or physical vapor deposition, irregularly onto the substrate 101 through atomic layer deposition. A plurality of spaced apart first scattering surface induction pattern 102 may be directly formed. When using an atomic layer deposition process, a separate heat treatment process is not required.

한편, 상술한 공정을 통해 형성되는 제 1 산란면 유도패턴(102)은 0.1∼10nm의 나노(nano) 크기를 갖는다. 이와 같이 제 1 산란면 유도패턴(102)이 나노 크기의 형태로 제어되는 것은, 보다 정확히는 별도의 포토리소그래피 공정의 적용 없이 나노 크기의 제 1 산란면 유도패턴(102)을 형성하는 것은, 본 발명의 주요 특징 중 하나이다. 상기 제 1 산란면 유도패턴(102)에 의해 기판(101) 표면 상에 나노 크기의 제 1 산란면을 형성할 수 있으며, 상기 나노 크기의 제 1 산란면은 통상의 포토리소그래피 공정의 해상도보다 작은 것으로서, 포토리소그래피 공정의 해상도로 인한 제약을 받지 않는다. On the other hand, the first scattering surface induction pattern 102 formed through the above-described process has a nano size of 0.1 ~ 10nm. As such, the first scattering surface induction pattern 102 is controlled to have a nano-sized shape, and more precisely, to form the nanosized first scattering surface induction pattern 102 without applying a separate photolithography process, the present invention Is one of the main features. The first scattering surface induction pattern 102 may form a nano-sized first scattering surface on the surface of the substrate 101, wherein the nano-sized first scattering surface is smaller than the resolution of a conventional photolithography process. As such, they are not limited by the resolution of the photolithography process.

상기 기판(101) 상에 복수의 제 1 산란면 유도패턴(102)이 형성된 상태에서, 상기 제 1 산란면 유도패턴(102)을 포함한 기판(101) 전면 상에 감광막을 도포한다. 그런 다음, 노광(exposure) 및 현상(develop)을 통해 도 2b에 도시한 바와 같이 마이크로(micro) 크기의 감광막 패턴을 복수개 형성한다. 이 때 형성된 감광막 패턴을 이하에서는 제 2 산란면 유도패턴(103)이라 칭하기로 한다. 상기 제 2 산란면 유도패턴(103)은 원, 육각형, 타원, 사각형, 삼각형, 사다리꼴, 마름모꼴 또는 평행사변형 등 다양한 형태로 구현될 수 있으며, 0.1∼10㎛의 크기를 갖는 것이 바람직하다. 참고로, 도 3c는 도 3a 및 도 3b의 후속 공정으로 기판(101) 상에 볼 형태의 은 입자들이 분포된 상태에서 감광막 패턴을 형성한 것을 나타낸 사진이다. In the state where a plurality of first scattering surface induction patterns 102 are formed on the substrate 101, a photosensitive film is coated on the entire surface of the substrate 101 including the first scattering surface induction pattern 102. Then, a plurality of micro-sized photoresist patterns are formed as shown in FIG. 2B through exposure and development. The photoresist pattern formed at this time is hereinafter referred to as a second scattering surface induction pattern 103. The second scattering plane induction pattern 103 may be implemented in various forms such as a circle, a hexagon, an ellipse, a rectangle, a triangle, a trapezoid, a lozenge, or a parallelogram, and preferably has a size of 0.1 to 10 μm. For reference, FIG. 3C is a photograph showing that the photoresist pattern is formed in a state where silver particles having a ball shape are distributed on the substrate 101 by the subsequent processes of FIGS. 3A and 3B.

상기 제 2 산란면 유도패턴(103)이 감광막으로 구성됨에 따라, 상기 제 2 산란면 유도패턴(103)은 상기 기판(101)뿐만 아니라 상기 제 1 산란면 유도패턴(102)과도 상이한 식각속도를 갖게 된다. 또한, 상기 제 1 산란면 유도패턴(102)이 나노 단위의 크기를 갖고, 상기 제 2 산란면 유도패턴(103)이 마이크로 단위의 크기를 가짐에 따라, 상기 제 1 산란면 유도패턴(102)과 제 2 산란면 유도패턴(103)의 크기 비율은 1 : 1000 안팍 예를 들어, 1 : 100∼1500의 비율로 정의할 수 있다. As the second scattering surface induction pattern 103 is formed of a photosensitive layer, the second scattering surface induction pattern 103 may have an etching rate different from that of the first scattering surface induction pattern 102 as well as the substrate 101. Will have In addition, as the first scattering surface induction pattern 102 has a size in nano units, and the second scattering surface induction pattern 103 has a size in micro units, the first scattering surface induction pattern 102. The size ratio of the second scattering surface induction pattern 103 may be defined as a ratio of 1: 100 to 1500, for example, 1: 100 to 1500.

상기 기판(101) 상에 제 1 산란면 유도패턴(102) 및 제 2 산란면 유도패턴(103)이 형성된 상태에서, 기판(101) 전면에 대해 건식 식각 공정을 진행한다. 전술한 바와 같이, 상기 기판(101), 제 1 산란면 유도패턴(102) 및 제 2 산란면 유도패턴(103)의 식각속도가 서로 다르고, 상기 제 1 산란면 유도패턴(102)이 기판(101) 상에 불규칙한 형태로 배열되어 있음에 따라, 상기 건식 식각을 통해 상기 기판(101) 표면(111)은 다양한 면적을 갖는 산란면과 불규칙적으로 배열된 산란면을 갖게 된다(도 2c 참조). 이하에서는, 상기 건식 식각에 의해 식각된 기판(101) 영역을 산란 유도부(110)로 칭하기로 하며, 상기 산란 유도부(110)의 표면(111)은 상기 다양한 면적을 갖는 산란면과 불규칙적으로 배열된 산란면을 의미한다. 여기서, 상기 건식 식각은 유도결합플라즈마(Inductive coupled Plasma) 식각공정, 건식이온식각공정(Reactive Ion Etching), CCP(Capacitive Coupled Palsma) 식각공정, ECR(Electron-Cyclotron Resonant) 중 어느 하나를 이용하여 진행할 수 있다. In the state where the first scattering surface induction pattern 102 and the second scattering surface induction pattern 103 are formed on the substrate 101, a dry etching process is performed on the entire surface of the substrate 101. As described above, the etching rates of the substrate 101, the first scattering surface induction pattern 102 and the second scattering surface induction pattern 103 are different from each other, and the first scattering surface induction pattern 102 is a substrate ( As arranged on the substrate 101 in an irregular shape, the dry etching results in the surface 111 of the substrate 101 having scattering surfaces having various areas and scattering surfaces irregularly arranged (see FIG. 2C). Hereinafter, an area of the substrate 101 etched by the dry etching will be referred to as a scattering induction part 110, and the surface 111 of the scattering induction part 110 is irregularly arranged with the scattering surface having the various areas. It means the scattering surface. The dry etching may be performed using any one of an inductive coupled plasma etching process, a dry ion etching process, a capacitive coupled palsma etching process, and an electro-cyclotron resonant (ECR). Can be.

상기 건식 식각에 의해 상기 산란 유도부(110) 상에 형성된 산란면(111)을 구체적으로 살펴보면, 먼저 상기 제 1 산란면 유도패턴(102)이 나노 크기를 갖음에 따라, 상기 제 1 산란면 유도패턴(102)이 구비된 위치의 기판(101) 표면에는 나노 크기의 산란면이 형성된다. 또한, 1) 기판(101)만 구비된 부위, 2) 기판(101)과 제 1 산란면 유도패턴(102)이 구비된 부위 그리고 3) 기판(101), 제 1 산란면 유도패턴(102), 제 2 산란면 유도패턴(103)이 모두 구비된 부위가 존재함에 따라, 다양한 식각 양상을 갖게 되며 이를 통해, 다양한 면적을 갖는 산란면 및 불규칙하게 배열된 산란면이 형성된다. 참고로, 도 3d는 도 3c의 후속 공정으로 은 입자 및 감광막 패턴이 형성된 상태에서 건식 식각을 진행한 후를 나타낸 사진으로서, 다양한 형태의 산란면이 형성됨을 확인할 수 있다. Looking specifically at the scattering surface 111 formed on the scattering induction part 110 by the dry etching, first, as the first scattering surface induction pattern 102 has a nano size, the first scattering surface induction pattern Nano-sized scattering surfaces are formed on the surface of the substrate 101 at the location 102 is provided. In addition, 1) a portion having only the substrate 101, 2) a portion having the substrate 101 and the first scattering surface induction pattern 102 and 3) a substrate 101, the first scattering surface induction pattern 102 As the second scattering surface induction pattern 103 is provided with all of the portions, the etching patterns have various etching patterns, thereby forming scattering surfaces having various areas and scattering surfaces irregularly arranged. For reference, FIG. 3D is a photograph showing a dry etching process in the state where silver particles and the photoresist pattern are formed by the subsequent process of FIG. 3C, and it can be seen that scattering surfaces of various forms are formed.

한편, 상술한 실시예에 있어서 상기 기판(101) 상에 제 1 산란면 유도패턴(102)을 형성한 다음, 제 2 산란면 유도패턴(103)을 형성하는 것을 기술하였으나, 기판(101) 상에 제 2 산란면 유도패턴(103)을 먼저 형성한 다음, 제 1 산란면 유도패턴(102)을 형성하는 것도 가능하다.Meanwhile, in the above-described embodiment, the first scattering surface induction pattern 102 is formed on the substrate 101 and then the second scattering surface induction pattern 103 is formed. It is also possible to first form the second scattering surface induction pattern 103 and then to form the first scattering surface induction pattern 102.

101 : 기판 102 : 제 1 산란면 유도패턴
103 : 제 2 산란면 유도패턴 110 : 산란 유도부
111 : 산란면101 substrate 102 first scattering surface induction pattern
103: second scattering surface induction pattern 110: scattering induction part
111: scattering surface

Claims (2)

기판;
상기 기판 상부에 구비된 산란 유도부; 그리고,
상기 산란 유도부의 상부에 형성되며, n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 포함하는 질화물계 반도체층;을 포함하여 이루어지며,
상기 산란 유도부는 제1 산란면 및 제2 산란면을 구비하고,
상기 제2 산란면은 포토리소그래피 공정 및 식각 공정을 통해 형성되며, 상기 제1 산란면은 상기 포토리소그래피 공정과 다른 공정에 의해 상기 제2 산란면 위에 나노 크기로 불규칙하게 형성된 것을 특징으로 하는 질화물계 발광소자.Board;
A scattering induction part provided on the substrate; And,
A nitride-based semiconductor layer formed on the scattering induction part and including an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer;
The scattering induction part has a first scattering surface and a second scattering surface,
The second scattering surface is formed through a photolithography process and an etching process, the first scattering surface is nitride-based, characterized in that irregularly formed on the second scattering surface in a nano size by a process different from the photolithography process Light emitting element. 제 1 항에 있어서, 상기 산란 유도부의 높이는 0.1∼5㎛인 마이크로 크기를 갖고, 상기 제1 산란면은 나노 크기로 상기 기판 위에 불규칙하게 분포된 금속 또는 비금속 입자를 건식식각할 때 기판과 상기 입자의 식각속도차로 인해 상기 제2 산란면 위에 불규칙하게 형성된 것을 특징으로 하는 질화물계 발광소자.The substrate and the particles of claim 1, wherein the scattering inducing part has a micro size of 0.1 to 5 μm, and the first scattering surface is nano-sized when dry etching metal or nonmetal particles irregularly distributed on the substrate. The nitride-based light emitting device, characterized in that formed irregularly on the second scattering surface due to the difference in etching speed.
KR1020110071860A 2011-07-20 2011-07-20 Gan based light emitting diode and method for fabricating the same KR20110088487A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110071860A KR20110088487A (en) 2011-07-20 2011-07-20 Gan based light emitting diode and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110071860A KR20110088487A (en) 2011-07-20 2011-07-20 Gan based light emitting diode and method for fabricating the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20090018871A Division KR101062282B1 (en) 2009-03-05 2009-03-05 Nitride-based light emitting device and its manufacturing method

Publications (1)

Publication Number Publication Date
KR20110088487A true KR20110088487A (en) 2011-08-03

Family

ID=44927014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110071860A KR20110088487A (en) 2011-07-20 2011-07-20 Gan based light emitting diode and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR20110088487A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165261A (en) * 2013-10-11 2019-09-26 王子ホールディングス株式会社 Substrate for semiconductor light-emitting element, and semiconductor light-emitting element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019165261A (en) * 2013-10-11 2019-09-26 王子ホールディングス株式会社 Substrate for semiconductor light-emitting element, and semiconductor light-emitting element

Similar Documents

Publication Publication Date Title
JP5054366B2 (en) MANUFACTURING METHOD FOR SUBSTRATE WITH NANOSTRUCTURE, LIGHT EMITTING ELEMENT AND ITS MANUFACTURING METHOD
KR102488929B1 (en) Process for manufacturing an optoelectronic device comprising photoluminescent pads of photoresist
KR101863714B1 (en) Light-emitting device having patterned interface and the manufacturing method thereof
US8673666B2 (en) Light-emitting devices with textured active layer
US10090437B2 (en) LED having etched light emitting surface for increased light extraction
JP2007096116A (en) Light emitting element
JP2009239217A (en) Light-emitting diode element
KR101215299B1 (en) Nano imprint mold manufacturing method, light emitting diode manufacturing method and light emitting diode using the nano imprint mold manufactured by the method
CN103811614B (en) Light emitting element with hetero-material structure and manufacturing method thereof
TW200847482A (en) Pyramidal photonic crystal light emitting device
JP2013532908A (en) Manufacturing method of nanoimprint mold, manufacturing method of light emitting diode using nanoimprint mold manufactured by this method, and light emitting diode manufactured by this method
KR101062282B1 (en) Nitride-based light emitting device and its manufacturing method
KR20110088487A (en) Gan based light emitting diode and method for fabricating the same
TWI643359B (en) Light-emitting diode
TWI437736B (en) Light emitting device
KR101131085B1 (en) GaN based light emitting diode and method for fabricating the same
KR20130046402A (en) Semiconductor light emitting diode and method for manufacturing the same
KR20100041138A (en) Gan light-emitting diode with monolithically integrated photonic crystals and angled sidewall deflectors and method of thereof
KR101216664B1 (en) method for manufacturing high-brightness LED using diffractive optical elements and high-brightness LED using thereof
KR20110114183A (en) Light emitting diode with the secrificial materials and its manufacturing method
CN114864774B (en) Preparation method of patterned substrate and LED epitaxial structure with air gap
KR101373152B1 (en) Semiconductor light emitting device and method of manufacturing the same
KR101126301B1 (en) Monolayer coating method as a function of bead size and method for manufacturing the LED devices using the same
KR20090076327A (en) Stamp for nano-imprint and method for manufacturing light emitting device using the same
KR101138973B1 (en) Luminescence device and method of manufacturing the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination