KR20110083124A - An etching composition for alumina - Google Patents

An etching composition for alumina Download PDF

Info

Publication number
KR20110083124A
KR20110083124A KR1020100003175A KR20100003175A KR20110083124A KR 20110083124 A KR20110083124 A KR 20110083124A KR 1020100003175 A KR1020100003175 A KR 1020100003175A KR 20100003175 A KR20100003175 A KR 20100003175A KR 20110083124 A KR20110083124 A KR 20110083124A
Authority
KR
South Korea
Prior art keywords
amino
silane
nanowire
composition
field effect
Prior art date
Application number
KR1020100003175A
Other languages
Korean (ko)
Other versions
KR101156057B1 (en
Inventor
하정숙
박현희
강필수
김규태
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020100003175A priority Critical patent/KR101156057B1/en
Publication of KR20110083124A publication Critical patent/KR20110083124A/en
Application granted granted Critical
Publication of KR101156057B1 publication Critical patent/KR101156057B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)

Abstract

PURPOSE: An etchant composition for Al2O3 is provided to selectively etch Al2O3 grown through atomic layer deposition and to ensure a simple process, stability, and profitability. CONSTITUTION: An etchant composition for Al2O3 comprises an amino-based silane solution and water. The amino-based silane solution and water are mixed in the volume ratio of 100: 0.01 - 100: 30. The amino-based silane solution is a mixture of an amino-based silane compound and a solvent and the concentration thereof is 50~99.99 wt%. The amino-based silane compound is a silane compound including an amino C1-6 alkyl group and C1-6 alkoxy group and the solvent is water.

Description

알루미나용 식각액 조성물{An etching composition for alumina}An etching composition for alumina

본 발명은 Al2O3용 식각액 조성물에 관한 것으로, 보다 상세하게는 아미노계 실란 용액 및 물을 포함함으로써 Al2O3을 선택적으로 식각하여 수 ㎛ 크기의 패턴을 형성할 수 있는 Al2O3용 식각액 조성물에 관한 것이다.The invention Al 2 O 3 as the etching liquid on the composition, and more particularly, amino-based by containing silane solution and water, Al 2 O 3 optionally Al 2 O 3 that is capable of forming a pattern of a number ㎛ size by etching the It relates to an etchant composition for.

현재의 반도체 제조기술을 고집적화를 통한 대량생산 및 생산비용 절감을 기본으로 하고 있으나, 이와 같은 고집적화 기술은 명백한 한계를 가지고 있으며, 이러한 한계는 주요과학기술분야에서 차세대 반도체소자기술의 개발이라는 중대한 사명을 안겨주고 있다.Although the current semiconductor manufacturing technology is based on mass production and cost reduction through high integration, such high integration technology has obvious limitations, and this limitation has a significant mission of developing next-generation semiconductor device technology in major science and technology fields. I'm giving you.

반도체 소자의 크기 감소와 집적도의 증가는 나노소재와 나노소자에 대한 관심과 연구에 대한 동기가 되었다. 나노소재와 나노소자기술은 다양한 분야에서 광범위하게 적용되고 그 분야의 기술을 획기적으로 발전시키고 있다. 한편, 나노화된 전자소자의 패터닝 방법은 크게 전통적인 탑-다운(top-down) 방식과 바텀-업(bottom-up) 방식으로 대변된다.Increasing the size and integration of semiconductor devices has motivated interest and research in nanomaterials and nanodevices. Nanomaterials and nanodevice technology are widely applied in various fields, and technology of the field is greatly developed. On the other hand, the patterning method of the nanonized electronic device is largely represented by the traditional top-down (bottom-up) and bottom-up (bottom-up) method.

전통적인 탑-다운 방식은 포토마스크를 이용하여 기판 상에 패턴을 새기는 포토리소그래피 방법이 대표적이나, 이런 방법으로 제작되는 선의 폭은 점점 감소되어 가공가능한 선의 폭이 한계에 이르고 있는 상황이다. 왜냐하면, 탑-다운 방식의 경우에는 제조 가능한 가장 작은 형태의 크기 한계가 사용되는 도구의 정밀도에 직접적으로 좌우되게 되기 때문이다. 탑-다운 방식 내에서 개발되는 차세대 공정 기술로는 극자외선(EUV: Etreme Ultra-Violet) 리소그래피와 전자빔(Electron Beam) 리소그래피 기술 등이 각광을 받고 있기는 하나, 두 기술 모두 비용과 시간의 관점에서 효율적이지 못하다. 반면에, 바텀-업 방식의 경우는 개별 원자 혹은 분자들을 그들이 있어야 할 곳에 정확히 위치시키거나 자기조립(self-assembly)되도록 하는 기술을 의미한다. 자기조립기술은 분자들의 자기조립 성질을 이용한 패터닝 기술이며 분자가 자기조립할 때 여러 조건을 조절하여 원하는 패턴을 만드는 기술이다.The traditional top-down method is a photolithography method in which a pattern is engraved on a substrate using a photomask, but the width of lines produced in this manner is gradually decreasing, and the width of processable lines is reaching a limit. This is because in the case of the top-down method, the smallest size limit that can be manufactured depends directly on the precision of the tool used. Next-generation process technologies developed within the top-down approach include EUV (Etreme Ultra-Violet) lithography and Electron Beam lithography, but both are cost- and time-consuming. Not efficient In the case of bottom-up, on the other hand, it means a technique that places individual atoms or molecules exactly where they should be or is self-assembly. Self-assembly technology is a patterning technology using the self-assembly of the molecules and is a technology that makes the desired pattern by controlling various conditions when the molecules self-assemble.

이러한 나노 기술 중에서 가장 효율적인 분야로 평가받고 있는 분야가 바로 나노선(nanowire)이다.Nanowire is considered the most efficient field among these nano technologies.

나노선은 크기 촉매를 이용한 방법과 촉매를 이용하지 않는 두가지 방법으로 성장시킬 수 있다. 일반적으로 촉매를 이용한 성장방법으로는 기판 위에 촉매입자를 얇게 입히고, 그 기판을 전기로에 넣고 화학 반응가스를 전기로에 넣어서 성장시키는 화학기상증착(CVD: Chemical Vapor Deposition) 방법이 있다. 반면에 촉매가 없이 성장시키는 방법에는 주로 금속유기화학기상증착(MOCVD: Metal Organic Chemical Vapor Deposition) 방법이 사용되고 있다. 성장된 나노선을 소자 제작에 이용하는 방법으로는 일반적으로 성장된 나노선을 기판으로부터 분리시킨 후 소자를 제작하는 방법이 사용되고 있다.Nanowires can be grown in two ways, one using a size catalyst and the other using no catalyst. In general, there is a chemical vapor deposition (CVD) method in which a catalyst particle is thinly coated on a substrate, the substrate is placed in an electric furnace, and a chemical reaction gas is placed in an electric furnace to grow. On the other hand, metal organic chemical vapor deposition (MOCVD) method is mainly used to grow without a catalyst. As a method of using the grown nanowires in device fabrication, a method of manufacturing a device after separating the grown nanowires from a substrate is generally used.

이렇게 만들어진 나노선 트랜지스터는 기존 실리콘 기반의 MOSFET(Metal-Oxide-Silicone Field Effect Transistor)에서의 채널 형성 구조와 구조가 다르다. N 채널 MOSFET의 경우를 예를 들자면, P형의 실리콘 기판 위에 N채널의 소오스/드레인 전극을 형성하고 게이트에 일정한 조건의 전압을 인가하게 되면 MOSFET의 공핍층 영역에서의 N채널이 형성된다. 즉, MOSFET에서 이러한 N채널을 형성하기 위해 일정한 전압을 가해주어야 하는 방식의 트랜지스터를 증식형(enhancement mode) 트랜지스터라 부른다. 반대로, 게이트에 어떠한 전압을 인가하지 않아도 이미 채널이 존재하는 경우를 공핍형(depletion mode) 트랜지스터라 부른다. MOSFET에서 이러한 공핍형의 트랜지스터를 만들기 위해 이온주입방법 등의 방법을 사용하여 증식형의 트랜지스터를 공핍형의 트랜지스터로 만들 수 있다. 그러나 이러한 이온 주입법의 경우 소자 자체에 대한 손상을 고려하지 않을 수 없다. 이와 반대로 나노선을 채널자체로서 사용하는 나노선 트랜지스터의 경우는 나노선이 이미 채널로서의 역할을 하기 때문에 트랜지스터를 제작할 경우 공핍형의 트랜지스터만이 제작될 수 있다. 기존의 MOSFET에서 공핍형의 트랜지스터를 제작하기 어렵다고 한다면, 특히 나노선의 트랜지스터에서는 증식형의 트랜지스터를 제작하는 것이 어렵다고 볼 수 있다.The nanowire transistors made in this way are different from the channel forming structures in the conventional silicon-based MOSFET (Metal-Oxide-Silicone Field Effect Transistor). For example, in the case of an N-channel MOSFET, an N-channel source / drain electrode is formed on a P-type silicon substrate and a constant voltage is applied to the gate to form an N-channel in the depletion layer region of the MOSFET. That is, a transistor in which a constant voltage must be applied to form such an N-channel in a MOSFET is called an enhancement mode transistor. On the contrary, the case where a channel already exists without applying any voltage to the gate is called a depletion mode transistor. In order to make such a depletion transistor in a MOSFET, a growth transistor can be made a depletion transistor by using an ion implantation method or the like. However, in the case of such an ion implantation method, the damage to the device itself cannot be considered. In contrast, in the case of a nanowire transistor that uses a nanowire as a channel itself, only a depletion type transistor can be manufactured when the transistor is manufactured because the nanowire already serves as a channel. If it is difficult to fabricate a depletion transistor in a conventional MOSFET, it may be difficult to manufacture a growth transistor in a nanowire transistor.

한편, 나노선 트랜지스터에 절연막으로 사용되는 Al2O3를 식각하기 위하여, 습식식각 또는 건식식각이 이용되고 있다. 이 중에서 습식식각의 경우, 식각액 조성물이 사용되고 있는데, 이중에서 가장 대표적인 것이 HF, H3PO4, HNO3와 같은 강산, 강염기를 사용하는 것이다. 하지만, HF를 포함하는 식각액 조성물은 식각속도가 너무 높아서 공정 조절이 어려운 단점이 있다. H3PO4를 포함하는 식각액 조성물의 경우, 생성되는 기포 중 수소가 알루미늄막에 부착되어 식각에 방해를 주고, 식각이 되지 않는 미소부분이 발생할 수 있다. 또한 강산, 강염기를 포함하는 식각액 조성물로 Al2O3를 식각하면, 소자나 다른 부분에 영향을 줄 수 있는 손상이 발생하기 때문에 공정 상의 어려움이 많다.Meanwhile, wet etching or dry etching is used to etch Al 2 O 3 used as an insulating film in the nanowire transistor. Of these, in the case of wet etching, an etchant composition is used, the most representative of which is to use a strong acid such as HF, H 3 PO 4 , HNO 3 , strong base. However, the etching liquid composition containing HF has a disadvantage that the process speed is difficult because the etching rate is too high. In the case of the etching liquid composition including H 3 PO 4 , hydrogen is attached to the aluminum film in the generated bubbles to interfere with etching, and micro-parts that are not etched may occur. In addition, etching Al 2 O 3 with an etchant composition comprising a strong acid and a strong base causes a lot of process difficulties since damage may occur on the device or other parts.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 Al2O3, 특히 원자층 박막 성장 방법(Atomic Layer Deposition: ALD)으로 성장한 Al2O3을 선택적으로 식각하여 수 ㎛ 크기의 패턴을 형성할 수 있는 Al2O3용 식각액 조성물을 제공하는 것이다.The present invention for solving the above problems, it is an object of this invention is Al 2 O 3, especially atomic layer thin film growth by: the number ㎛ size by selectively etching the Al 2 O 3 growth a (Atomic Layer Deposition ALD) It is to provide an etching solution composition for Al 2 O 3 that can form a pattern.

또한, 본 발명의 목적은 공정이 간단하고, 안정적이고, 경제적인 Al2O3용 식각액 조성물을 제공하는 것이다.It is also an object of the present invention to provide an etching solution composition for Al 2 O 3 which is simple, stable and economical to process.

또한, 본 발명의 목적은 나노선 전계효과트랜지스터(NW FET), 서스펜디드(Suspended) 나노선 전계효과트랜지스터 및 플렉서블 디스플레이 소자의 제조에 사용될 수 있는 Al2O3용 식각액 조성물을 제공하는 것이다. It is also an object of the present invention to provide an etching solution composition for Al 2 O 3 that can be used in the manufacture of nanowire field effect transistor (NW FET), suspended nanowire field effect transistor and flexible display device.

상기 목적을 달성하기 위하여, 본 발명은 아미노계 실란 용액; 및 물을 포함하는 것을 특징으로 하는 Al2O3용 식각액 조성물을 제공한다.In order to achieve the above object, the present invention is an amino-based silane solution; And it provides an etching solution composition for Al 2 O 3 characterized in that it comprises water.

일실시예에 따르면, 상기 아미노계 실란 용액과 물은 100: 0.01 내지 100: 30의 부피비로 혼합하는 것이 바람직하다.According to one embodiment, the amino silane solution and water is preferably mixed in a volume ratio of 100: 0.01 to 100: 30.

일실시예에 따르면, 상기 아미노계 실란 용액은 아미노계 실란 화합물과 용매의 혼합물이고, 그 농도는 50~99.99wt%이다. According to one embodiment, the amino silane solution is a mixture of an amino silane compound and a solvent, the concentration is 50 ~ 99.99wt%.

일실시예에 따르면, 상기 아미노계 실란 화합물은 아미노C1-6알킬기와 C1-6알콕시기를 포함하는 실란 화합물이고, 상기 용매는 물이다.According to one embodiment, the amino silane compound is a silane compound comprising an aminoC 1-6 alkyl group and a C 1-6 alkoxy group, and the solvent is water.

일실시예에 따르면, 상기 아미노계 실란 화합물은 3-아미노프로필 트리메톡시 실란, 3-아미노에틸 트리메톡시 실란, 3-아미노프로필 트리에톡시 실란, 3-아미노에틸 트리에톡시 실란, 3-아미노메틸 트리메톡시 실란 및 3-아미노메틸 트리에톡시 실란으로 구성된 군으로부터 선택되는 1종 또는 2종 이상이다.According to one embodiment, the amino-based silane compound is 3-aminopropyl trimethoxy silane, 3-aminoethyl trimethoxy silane, 3-aminopropyl triethoxy silane, 3-aminoethyl triethoxy silane, 3- It is 1 type, or 2 or more types chosen from the group which consists of aminomethyl trimethoxy silane and 3-aminomethyl triethoxy silane.

일실시예에 따르면, 상기 Al2O3용 식각액 조성물은 나노선 전계효과트랜지스터 또는 플렉서블 디스플레이 소자의 제조에 이용된다.According to one embodiment, the etchant composition for Al 2 O 3 is used in the manufacture of nanowire field effect transistor or flexible display device.

일시예에 따르면, 상기 나노선 전계효과트랜지스터는 서스펜디드 나노선 전계효과트랜지스터이다.According to one embodiment, the nanowire field effect transistor is a suspended nanowire field effect transistor.

본 발명의 Al2O3용 식각액 조성물을 이용하면 간단하고 경제적으로 Al2O3, 특히 원자층 박막 성장 방법(Atomic Layer Deposition: ALD)으로 성장한 Al2O3을 선택적으로 식각하여 수 ㎛ 크기의 패턴을 용이하게 형성할 수 있다. 따라서 본 발명의 Al2O3용 식각액 조성물은 Al2O3에 대한 패턴형성, 나아가 나노선 전계효과트랜지스터(NW FET), 서스펜디드(Suspended) 나노선 전계효과트랜지스터 및 플렉서블 디스플레이 소자의 제조에 유용하게 사용될 수 있다. Simply by using an Al 2 O 3 etching liquid composition of the present invention and economically Al 2 O 3, especially atomic layer thin film growth methods: by selectively etching the Al 2 O 3 growth a (Atomic Layer Deposition ALD) of the number ㎛ size The pattern can be easily formed. Thus, the etching liquid composition of Al 2 O 3 of the present invention is useful for the pattern formation, producing a further nanowire field effect transistor (NW FET), suspended (Suspended) nanowire field effect transistor, and a flexible display device of the Al 2 O 3 Can be used.

도 1은 실시예 2에 따른 서스펜디드 나노선 전계효과트랜지스터의 제조방법을 설명하기 위한 개략도이다.
도 2 및 도 3은 서스펜디드 나노선 전계효과트랜지스터의 제조방법을 설명하기 위한 구조도이다.
도 4는 실시예 2에 따른 서스펜디드 나노선 전계효과트랜지스터의 제조방법 중, 제2 E-beam 리소그래피 공정을 수행하여 상기 반도체 나노선을 직사각형 형태로 노출시킨 후(a)와 실시예1의 식각액 조성물로 Al2O3를 식각한 후(b)를 나타낸 광학현미경 사진이다.
도 5는 실시예 2에 따른 서스펜디드 나노선 전계효과트랜지스터의 제조방법 중, Al2O3를 식각한 후를 나타낸 SEM 사진이다.
1 is a schematic view illustrating a method of manufacturing a suspended nanowire field effect transistor according to Example 2. FIG.
2 and 3 are structural diagrams for explaining the manufacturing method of the suspended nanowire field effect transistor.
4 is a method of manufacturing a suspended nanowire field effect transistor according to Example 2, after performing the second E-beam lithography process to expose the semiconductor nanowire in a rectangular form (a) and the etching solution composition of Example 1 An optical microscope photograph showing (b) after Al 2 O 3 was etched with.
FIG. 5 is a SEM photograph showing after Al 2 O 3 is etched in the method for manufacturing the suspended nanowire field effect transistor according to Example 2. FIG.

이하, 본 발명에 대하여 상세히 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated in detail.

본 발명은 아미노계 실란 용액; 및 물을 포함하는 것을 특징으로 하는 Al2O3용 식각액 조성물을 제공한다.The present invention is an amino silane solution; And it provides an etching solution composition for Al 2 O 3 characterized in that it comprises water.

본 발명에서 상기 아미노계 실란 용액과 물은 그 혼합비를 당 업자가 경우에 따라 적절히 결정할 수 있으나, 바람직하게는 100: 0.01 내지 100: 30의 부피비로 혼합할 수 있고, 더욱 바람직하게는 100: 0.1 내지 100:10의 부피비로 혼합할 수 있다. In the present invention, the amino silane solution and water may be appropriately determined by the person in need of the mixing ratio in some cases, but preferably in a volume ratio of 100: 0.01 to 100: 30, more preferably 100: 0.1 To a volume ratio of 100: 10.

이때, 상기 아미노계 실란 용액은 아미노계 실란 화합물과 용매의 혼합물로서, 그 농도는 50~99.99wt%인 것이 바람직하고, 90~99.99wt%인 것이 보다 바람직하다. 상술한 범위를 만족하면, 안정적이고 경제적인 식각액 조성물을 형성할 수 있다.In this case, the amino silane solution is a mixture of an amino silane compound and a solvent, the concentration is preferably 50 ~ 99.99wt%, more preferably 90 ~ 99.99wt%. If the above range is satisfied, a stable and economical etching liquid composition can be formed.

상기 아미노계 실란 화합물은 약염기이므로, 이를 포함하는 본 발명의 Al2O3용 식각액 조성물은 강산 또는 강염기의 식각액에 비해 안정적이다. 따라서 본 발명의 식각액 조성물을 이용하여 소자를 제조할 경우, 필요 부분인 Al2O3 외 다른 구성요소에 미치는 영향이 비교적 적다. 예를 들어, 나노선 전계효과트랜지스터의 경우, 본 발명의 식각액 조성물이 나노선에 영향을 전혀 끼치지 않으므로, 부담 없이 사용할 수 있다. 특히 서스펜디드 나노선 전계효과트랜지스터의 경우, 나노선이 하부의 절연막에 영향을 받지 않도록 공중에 나노선을 띄운 상태의 소자를 쉽게 제조할 수 있다. 또한, 플렉서블 디스플레이 소자의 경우, 플렉서블 기판으로 이용되는 플라스틱 기판에 본 발명의 식각액 조성물이 전혀 영향을 미치지 않으므로, 부담 없이 사용할 수 있다. Since the amino silane compound is a weak base, the etchant composition for Al 2 O 3 of the present invention containing the same is more stable than the strong acid or strong base etching solution. Therefore, when the device is manufactured using the etchant composition of the present invention, the effect on other components other than Al 2 O 3 , which is a necessary part, is relatively small. For example, in the case of the nanowire field effect transistor, since the etchant composition of the present invention does not affect the nanowire at all, it can be used without any burden. In particular, in the case of a suspended nanowire field effect transistor, it is possible to easily manufacture a device in which a nanowire is floated in the air so that the nanowire is not affected by the insulating layer underneath. In addition, in the case of the flexible display device, since the etching liquid composition of the present invention does not affect the plastic substrate used as the flexible substrate at all, it can be used without any burden.

본 발명에서, 상기 아미노계 실란 화합물은 구체적으로 아미노C1-6알킬기와 C1-6알콕시기를 포함하는 실란 화합물이다. 특별히 제한은 없으나, 예를 들면, 3-아미노프로필 트리메톡시 실란, 3-아미노에틸 트리메톡시 실란, 3-아미노프로필 트리에톡시 실란, 3-아미노에틸 트리에톡시 실란, 3-아미노메틸 트리메톡시 실란 및 3-아미노메틸 트리에톡시 실란으로 구성된 군으로부터 선택되는 1종 이상 사용할 수 이TEk. 바람직하게는 상기 아미노계 실란 화합물로서, 3-아미노프로필 트리모톡시 실란을 사용한다. In the present invention, the amino silane compound is specifically a silane compound including an aminoC 1-6 alkyl group and a C 1-6 alkoxy group. There is no restriction | limiting in particular, For example, 3-aminopropyl trimethoxy silane, 3-aminoethyl trimethoxy silane, 3-aminopropyl triethoxy silane, 3-aminoethyl triethoxy silane, 3-aminomethyl tri At least one selected from the group consisting of methoxy silane and 3-aminomethyl triethoxy silane can be used. Preferably, 3-aminopropyl trimothoxy silane is used as the amino silane compound.

또한 상기 용매로는 물, 유기 용매 등을 제한없이 사용할 수 있으나, 바람직하게는 물을 사용한다.In addition, water, an organic solvent, etc. may be used as the solvent without limitation, but preferably water is used.

한편, 본 발명의 식각액 조성물의 다른 구성성분인 물은 아미노계 실란 용액을 희석시키기 위하여 사용하는 것으로서, 탈이온수 또는 증류수를 의미한다. 상기 물은 반도체 공정용을 사용하는 것이 바람직하며, 18㏁/㎝ 이상의 물을 사용하는 것이 보다 바람직하다.
Meanwhile, water, which is another component of the etchant composition of the present invention, is used to dilute the amino silane solution, and means deionized water or distilled water. It is preferable to use for a semiconductor process, and, as for the said water, it is more preferable to use water of 18 kPa / cm or more.

본 발명의 Al2O3용 식각액 조성물은 상기에 언급된 성분들 외에 식각조절제, 계면활성제, 금속 이온 봉쇄제, 부식 방지제 등의 첨가제를 1종 또는 2종 이상 더 함유할 수 있다.The etchant composition for Al 2 O 3 of the present invention may further contain one or two or more additives such as an etching control agent, a surfactant, a metal ion blocking agent, and a corrosion inhibitor in addition to the above-mentioned components.

상기 계면활성제로는 비이온 계면활성제, 양이온 계면활성제 또는 음이온 계면활성제 등을 1종 이상 제한 없이 이용할 수 있다. 상기 금속 이온 봉쇄제 역시 제한은 없으나, 예를 들어 폴리아크릴레이트와 비이온 화합물로 구성된 것을 이용할 수 있다. 또한, 상기 부식 방지제도 제한은 없으나, 질소화합물, 아민 화합물, 사이오 화합물, 시트릭산, 질산염 또는 폴리설파이드 등을 이용할 수 있다.
As the surfactant, a nonionic surfactant, a cationic surfactant or an anionic surfactant may be used without limitation. The metal ion blocking agent is also not limited, but for example, a polyacrylate and a nonionic compound may be used. In addition, the corrosion inhibitor is not limited, but a nitrogen compound, an amine compound, a cio compound, citric acid, nitrate, polysulfide, or the like may be used.

이러한 본 발명의 Al2O3용 식각액 조성물은 나노선 전계효과트랜지스터 또는 기타의 플렉서블 디스플레이 소자의 제조에 이용될 수 있다.The etchant composition for Al 2 O 3 of the present invention can be used in the manufacture of nanowire field effect transistors or other flexible display devices.

이하에서는 그 구체적인 과정을 서스펜디드 나노선 전계효과트랜지스터의 제조를 예를 들어 설명한다.Hereinafter, the specific process will be described taking the manufacture of the suspended nanowire field effect transistor as an example.

도 1은 바텀 게이트형 서스펜디드 나노선 전계효과트랜지스터의 제조방법을 나타낸 개략도이다.1 is a schematic view showing a method of manufacturing a bottom gate type suspended nanowire field effect transistor.

도 1을 참조하면, P 도핑된 제1 실리콘 기판 상에 SiO2를 형성한다. 상기 SiO2 상에 ALD 법을 이용하여 Al2O3를 형성한다. 이때, Al2O3의 성장을 위하여, 트리메틸알루미늄과 증류수를 소오스 물질로 사용하는 것이 바람직하다. Referring to FIG. 1, SiO 2 is formed on a P-doped first silicon substrate. Al 2 O 3 is formed on the SiO 2 by the ALD method. At this time, in order to grow Al 2 O 3 , it is preferable to use trimethylaluminum and distilled water as the source material.

이어서, SnO2 NWs를 IPA(i-propanol) 용액 속에 분산시킨 후 상기 Al2O3 상에 떨어뜨리고 건조시켜 반도체 나노선을 형성한다. 상기 반도체 나노선 상에 E-beam용 포토레지스트를 형성하여 제1 E-beam 리소그래피 공정을 수행하여 소오스/드레인 전극 형성을 위한 패턴을 형성한다. 이때, 상기 반도체 나노선의 양 끝단에 리드 라인(lead line)을 만들어 주기 위한 패턴도 함께 형성하는 것이 바람직하다. 제1 E-beam 리소그래피에서 이용한 현상액은 MIBK(methyl isobutyl ketone)과 IPA를 1:3의 비율로 혼합한 용액을 사용하는 것이 바람직하다.Subsequently, SnO 2 NWs are dispersed in an i-propanol (IPA) solution, dropped onto the Al 2 O 3 , and dried to form a semiconductor nanowire. A photoresist for an E-beam is formed on the semiconductor nanowire to perform a first E-beam lithography process to form a pattern for forming a source / drain electrode. At this time, it is preferable to also form a pattern for making a lead line (lead line) at both ends of the semiconductor nanowire. As the developer used in the first E-beam lithography, it is preferable to use a solution obtained by mixing MIBK (methyl isobutyl ketone) and IPA in a ratio of 1: 3.

이어서, 상기 제1 및 제2 포토레지스트층을 포함하는 기판 상에 E-beam 증착기를 이용하여 소오스/드레인 전극을 형성한다. 상기 소오스/드레인 전극은 Ti과 Au로 이루어진 이중층인 것이 바람직하다. 그 후, 상기 제1 및 제2 포토레지스트층을 제거한다. Subsequently, a source / drain electrode is formed on the substrate including the first and second photoresist layers using an E-beam evaporator. The source / drain electrode is preferably a double layer made of Ti and Au. Thereafter, the first and second photoresist layers are removed.

이어서, 상기 소오스/드레인 전극을 포함하는 기판 상에 제1 E-beam 리소그래피 공정과 동일한 방법으로 제2 E-beam 리소그래피 공정을 수행하여 상기 반도체 나노선을 직사각형 형태로 노출시킨다. 상기 반도체 나노선이 노출된 기판을 본 발명의 식각액 조성물에 담가놓아, 상기 반도체 나노선의 하부에 위치한 Al2O3를 식각한다.Subsequently, a second E-beam lithography process is performed on the substrate including the source / drain electrodes to expose the semiconductor nanowires in a rectangular shape. The substrate exposed by the semiconductor nanowires is immersed in the etchant composition of the present invention to etch Al 2 O 3 located under the semiconductor nanowires.

이어서, P 도핑된 제2 실리콘 기판 상에 SiO2를 형성한다. 상기 SiO2 상에 게이트 전극을 형성한다. 상기 게이트 전극은 알루미늄, 금, 티타늄 등을 사용할 수 있다.Subsequently, SiO 2 is formed on the P-doped second silicon substrate. A gate electrode is formed on the SiO 2 . The gate electrode may be aluminum, gold, titanium or the like.

이어서, 상기 제1 실리콘 기판의 반도체 나노선 등이 형성되지 않은 일면과 상기 제2 실리콘 기판의 게이트 전극이 형성된 일면을 접착시켜 나노와이어 전계효과트랜지스터를 완성한다.
Subsequently, the nanowire field effect transistor is completed by bonding one surface on which the semiconductor nanowire of the first silicon substrate is not formed and one surface on which the gate electrode of the second silicon substrate is formed.

도 2 및 도 3은 탑 게이트 서스펜디드 나노선 전계효과트랜지스터의 제조방법을 설명하기 위한 구조도이다. 2 and 3 are structural diagrams for explaining a method of manufacturing a top gate suspended nanowire field effect transistor.

도 2를 참조하면, 고농도로 도핑된 실리콘 기판(200) 상에 실리콘 산화막(Si02, 210)을 형성한다. 상기 고농도로 도핑된 실리콘 기판(200)은 0 내지 0.005Ω/㎝의 저항을 갖는 것이 바람직하다.Referring to FIG. 2, a silicon oxide film SiO 2 , may be formed on a heavily doped silicon substrate 200. 210). The highly doped silicon substrate 200 preferably has a resistance of 0 to 0.005Ω / cm.

이어서, 상기 실리콘 산화막(210) 상이 Al2O3층(220)을 형성한다. 상기 Al2O3층(220)은 원자층 박막 성장 방법(Atomic Layer Deposition: ALD)으로 성장시킨 것이 바람직하다.Subsequently, an Al 2 O 3 layer 220 is formed on the silicon oxide film 210. The Al 2 O 3 layer 220 is preferably grown by atomic layer deposition (ALD).

이어서, 상기 Al2O3층(220) 상에 반도체 나노선(240)을 형성한다. 상기 반도체 나노선(240)으로는 탄소나노튜브, Si와 같은 금속 반도체 나노선 및 금속산화물 기반이 나노선을 적용할 수 있으며, 특히 ZnO, SnO2, In2O3와 같은 금속산화물 반도체 나노선이 바람직하다.Subsequently, a semiconductor nanowire 240 is formed on the Al 2 O 3 layer 220. As the semiconductor nanowire 240, a metal semiconductor nanowire such as carbon nanotube, Si, and a metal oxide-based nanowire may be applied, and in particular, a metal oxide semiconductor nanowire such as ZnO, SnO 2 , or In 2 O 3. This is preferred.

이어서, 상기 반도체 나노선(240)의 양단에 소오스/드레인 전극(230, 235)을 형성한다. 상기 소오스/드레인 전극(230, 235) 전극을 포함하는 기판에 본 발명의 Al2O3용 식각액 조성물을 분사시켜, 상기 반도체 나노선(240) 하부에 위치한 Al2O3를 식각한다.Subsequently, source / drain electrodes 230 and 235 are formed at both ends of the semiconductor nanowire 240. By spraying the etching liquid composition of Al 2 O 3 of the present invention to a substrate including the source / drain electrodes (230, 235) electrode, and etching the Al 2 O 3 in the semiconductor or the lower line 240.

도 3을 참조하면, 상기 반도체 나노선(240)의 상부에 게이트 절연막(250)이 형성된다. 상기 게이트 절연막(250)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx), 알루미늄 산화막(Al2O3), 하프늄산화막(Hf2O3), 지르코늄산화막(ZrO3)과 고분자 절연막 중의 하나를 사용할 수 있다. 상기 게이트 절연막의 두께는 10 내지 100㎚인 것이 바람직하다.Referring to FIG. 3, a gate insulating layer 250 is formed on the semiconductor nanowire 240. The gate insulating layer 250 is one of a silicon oxide layer (SiO 2 ), a silicon nitride layer (SiN x ), an aluminum oxide layer (Al 2 O 3 ), a hafnium oxide layer (Hf 2 O 3 ), a zirconium oxide layer (ZrO 3 ), and a polymer insulating layer. Can be used. It is preferable that the thickness of the said gate insulating film is 10-100 nm.

이어서, 상기 게이트 절연막(250) 상부에 게이트 전극(260)을 형성한다.
Subsequently, a gate electrode 260 is formed on the gate insulating layer 250.

상기에서는 바텀 게이트 형 및 탑 게이트형의 나노선 전계효과트랜지스터에 대하여 설명하였지만, 이에 한정되는 것이 아니고, 다양한 형태의 나노선 전계효과트랜지스터에도 적용할 수 있다. Although the bottom gate type and top gate type nanowire field effect transistors have been described above, the present invention is not limited thereto and may be applied to various types of nanowire field effect transistors.

이하, 본 발명을 실시예를 통하여 보다 상세히 설명한다. 그러나, 하기의 실시예는 본 발명을 더욱 구체적으로 설명하기 위한 것으로서, 본 발명의 범위가 하기의 실시예에 의하여 한정되는 것은 아니다.
Hereinafter, the present invention will be described in more detail with reference to Examples. However, the following examples are intended to further illustrate the present invention, and the scope of the present invention is not limited by the following examples.

[실시예 1: AlExample 1: Al 22 OO 33 용 식각액 조성물의 제조]Preparation of Etch Liquid Composition]

97wt%의 3-아미노프로필 트리메톡시 실란 용액(구입처: Aldrich) 300㎕를 탈이온수 50㎖에 혼합하여 Al2O3용 식각액 조성물을 제조하였다.An etchant composition for Al 2 O 3 was prepared by mixing 300 μl of 97 wt% 3-aminopropyl trimethoxy silane solution (Aldrich) in 50 mL of deionized water.

[제조예 1: AlPreparation Example 1: Al 22 OO 33 용 식각액 조성물을 이용한 서스펜디드 나노선 전계효과트랜지스터의 제조]Preparation of Suspended Nanowire Field Effect Transistor Using Etching Solution Composition]

P 도핑된 제1 실리콘 기판 상에 SiO2를 300㎚의 두께로 형성하였다. 상기 SiO2 상에 ALD 법을 이용하여 225℃에서 Al2O3를 60㎚로 형성하였다. 이때, Al2O3의 성장을 위하여, 트리메틸알루미늄과 증류수를 소오스 물질로 사용하였다. 이어서, SnO2 NWs를 IPA(i-propanol) 용액 속에 분산시킨 후 Al2O3 상에 떨어뜨리고 건조시켜 반도체 나노선을 형성하였다. 상기 반도체 나노선 상에 제1 포토레지스트층으로 MMA (8.5) MAA EL 11(상품명, 제조사: MICROCHEM Corp.)를 스핀코팅(10s, 500rpm)으로 형성하고, 핫플레이트에서 170℃로 10분 동안 건조시켰다. 상기 제1 포토레지스트층 상에 제2 포토레지스트층으로 950 PMMA C4(상품명, 제조사: MICROCHEM Corp.)를 스핀코팅(35s, 4500rpm)으로 형성하고, 핫플레이트에서 170℃로 60분 동안 건조시켰다. 한편, 상기 반도체 나노선 상에 후 공정에서 전극 형성을 위한 패턴과 상기 반도체 나노선의 양 끝단에 리드 라인(lead line)을 만들어 주기 위하여 상기 제1 및 제2 포토레지스트층에 제1 E-beam 리소그래피 공정을 이용하였다. 제1 E-beam 리소그래피에서 이용한 현상액은 MIBK(methyl isobutyl ketone)과 IPA를 1:3의 비율로 혼합한 용액이었고, 상기 현상액 내에 제2 포토레지스트층을 포함하는 기판을 20℃에서 약 1분 25초 동안 담그고, 탈이온수로 세척하여. 리드 라인을 형성하였다.SiO 2 was formed to a thickness of 300 nm on the P-doped first silicon substrate. Al 2 O 3 was formed to 60 nm at 225 ° C. on the SiO 2 using an ALD method. At this time, for the growth of Al 2 O 3 , trimethylaluminum and distilled water were used as the source material. Subsequently, SnO 2 NWs were dispersed in IPA (i-propanol) solution, dropped onto Al 2 O 3 , and dried to form a semiconductor nanowire. MMA (8.5) MAA EL 11 (trade name, MICROCHEM Corp.) was formed on the semiconductor nanowires by spin coating (10 s, 500 rpm) as a first photoresist layer, and dried at 170 ° C. for 10 minutes on a hot plate. I was. 950 PMMA C4 (trade name, MICROCHEM Corp.) was formed as a spin coating (35 s, 4500 rpm) as a second photoresist layer on the first photoresist layer, and dried at 170 ° C. for 60 minutes on a hot plate. On the other hand, the first E-beam lithography on the first and the second photoresist layer in order to form a lead line on both ends of the semiconductor nanowire and a pattern for forming an electrode in a later process on the semiconductor nanowire Process was used. The developer used in the first E-beam lithography was a mixture of 1: 3 of methyl isobutyl ketone (MIBK) and IPA in a ratio of 1: 3. The substrate containing the second photoresist layer in the developer was heated at 20 ° C. for about 1 minute 25 Dip for seconds, and wash with deionized water. Lead lines were formed.

이어서, 상기 제1 및 제2 포토레지스트층을 포함하는 기판 상에 E-beam 증착기를 이용하여 소오스/드레인 전극으로 Ti/Au(80/80㎚)을 형성하였고, 상기 제1 및 제2 포토레지스트층을 제거하였다. Subsequently, Ti / Au (80/80 nm) was formed on a substrate including the first and second photoresist layers using a source / drain electrode using an E-beam evaporator. The first and second photoresists were formed. The layer was removed.

이어서, 상기 소오스/드레인 전극을 포함하는 기판 상에 상술한 방법으로 제1 및 제2 포토레지스트층을 형성하였다. 그리고 제2 E-beam 리소그래피 공정을 수행하여 상기 반도체 나노선을 직사각형 형태로 노출시켰다(도 4의 (a)). 상기 반도체 나노선이 노출된 기판을 실시예 1의 식각액 조성물에 3시간 동안 담가놓아, 상기 반도체 나노선의 하부에 위치한 Al2O3를 식각하였다.Subsequently, first and second photoresist layers were formed on the substrate including the source / drain electrodes by the above-described method. A second E-beam lithography process was performed to expose the semiconductor nanowires in a rectangular shape (FIG. 4A). The substrate exposed the semiconductor nanowires was immersed in the etchant composition of Example 1 for 3 hours to etch Al 2 O 3 located under the semiconductor nanowires.

이어서, P 도핑된 제2 실리콘 기판 상에 SiO2를 300㎚의 두께로 형성하였다. 상기 SiO2 상에 Au를 100㎚로 증착하여 게이트 전극을 형성하였다. Subsequently, SiO 2 was formed to a thickness of 300 nm on the P-doped second silicon substrate. Au was deposited at 100 nm on the SiO 2 to form a gate electrode.

이어서, 상기 제1 실리콘 기판의 반도체 나노선 등이 형성되지 않은 일면과 상기 제2 실리콘 기판의 게이트 전극이 형성된 일면을 접착시켜 나노와이어 전계효과트랜지스터를 완성하였다.
Subsequently, one surface on which the semiconductor nanowire of the first silicon substrate is not formed and one surface on which the gate electrode of the second silicon substrate is formed are bonded to complete the nanowire field effect transistor.

[실시예 2-4: AlExample 2-4 Al 22 OO 33 용 식각액 조성물의 제조]Preparation of Etch Liquid Composition]

3-아미노프로필 트리메톡시 실란 용액을 300㎕ 대신 500㎕(실시예2), 700㎕(실시예3), 1000㎕(실시예4) 사용한 것을 제외하고는 실시예 1과 동일한 방법으로 식각액 조성물을 제조하였다.
The etching liquid composition was prepared in the same manner as in Example 1, except that 500 µl (Example 2), 700 µl (Example 3), and 1000 µl (Example 4) were used instead of 300 µl of 3-aminopropyl trimethoxy silane solution. Was prepared.

[제조예 2-4: AlProduction Example 2-4 Al 22 OO 33 용 식각액 조성물을 이용한 서스펜디드 나노선 전계효과트랜지스터의 제조]Preparation of Suspended Nanowire Field Effect Transistor Using Etching Solution Composition]

식각액 조성물로 실시예 2-4를 각각 사용한 것을 제외하고는 제조예 1과 동일한 방법으로 트랜지스터를 제조하였다.
A transistor was manufactured in the same manner as in Preparation Example 1, except that Examples 2-4 were used as an etchant composition.

제조예 1 내지 4에서 얻은 트랜지스터를 살펴본 결과, 모두 Al2O3가 깨끗이 식각되었음을 확인할 수 있었다. 특히 제조예 1로 제조된 트랜지스터는 도 4의 (b) 및 도 5에 나타난 바와 같이, 반도체 나노선의 아랫부분에 위치한 Al2O3가 깨끗이 식각되었다. As a result of examining the transistors obtained in Preparation Examples 1 to 4, it was confirmed that Al 2 O 3 was clearly etched. In particular, in the transistor manufactured according to Preparation Example 1, as shown in FIGS. 4B and 5, Al 2 O 3 positioned at the lower portion of the semiconductor nanowire was etched cleanly.

200: 실리콘 기판 210: 실리콘 산화막
220: Al2O3층 230: 소오스 전극
235: 드레인 전극 240: 반도체 나노선
250: 게이트 절연막 260: 게이트 전극
200: silicon substrate 210: silicon oxide film
220: Al2O3 layer 230: source electrode
235: drain electrode 240: semiconductor nanowire
250: gate insulating film 260: gate electrode

Claims (7)

아미노계 실란 용액; 및
물을 포함하는 것을 특징으로 하는 Al2O3용 식각액 조성물.
Amino silane solution; And
An etchant composition for Al 2 O 3 comprising water.
청구항 1에 있어서,
상기 아미노계 실란 용액과 물은 100: 0.01 내지 100: 30의 부피비로 혼합하는 것을 특징으로 하는 Al2O3용 식각액 조성물.
The method according to claim 1,
The amino silane solution and water is an etching solution composition for Al 2 O 3 characterized in that the mixing in a volume ratio of 100: 0.01 to 100: 30.
청구항 1에 있어서,
상기 아미노계 실란 용액은 아미노계 실란 화합물과 용매의 혼합물이고, 그 농도는 50~99.99wt%인 것을 특징으로 하는 Al2O3용 식각액 조성물.
The method according to claim 1,
The amino silane solution is a mixture of an amino silane compound and a solvent, the concentration of the etching solution composition for Al 2 O 3 characterized in that 50 ~ 99.99wt%.
청구항 3에 있어서,
상기 아미노계 실란 화합물은 아미노C1-6알킬기와 C1-6알콕시기를 포함하는 실란 화합물이고, 상기 용매는 물인 것을 특징으로 하는 Al2O3용 식각액 조성물.
The method according to claim 3,
The amino silane compound is a silane compound comprising an amino C 1-6 alkyl group and a C 1-6 alkoxy group, and the solvent is water, the etchant composition for Al 2 O 3 .
청구항 4에 있어서,
상기 아미노계 실란 화합물은 3-아미노프로필 트리메톡시 실란, 3-아미노에틸 트리메톡시 실란, 3-아미노프로필 트리에톡시 실란, 3-아미노에틸 트리에톡시 실란, 3-아미노메틸 트리메톡시 실란 및 3-아미노메틸 트리에톡시 실란으로 구성된 군으로부터 선택되는 1종 또는 2종인 것을 특징으로 하는 Al2O3용 식각액 조성물.
The method according to claim 4,
The amino silane compound is 3-aminopropyl trimethoxy silane, 3-aminoethyl trimethoxy silane, 3-aminopropyl triethoxy silane, 3-aminoethyl triethoxy silane, 3-aminomethyl trimethoxy silane And 3-aminomethyl triethoxy silane. The etchant composition for Al 2 O 3 characterized in that one or two selected from the group consisting of.
청구항 1에 있어서,
상기 Al2O3용 식각액 조성물은 나노선 전계효과트랜지스터 또는 플렉서블 디스플레이 소자의 제조에 이용되는 것을 특징으로 하는 Al2O3용 식각액 조성물.
The method according to claim 1,
The Al 2 O 3 for the etching liquid composition or route Al 2 O 3 etching liquid composition, characterized in that for use in the production of a field effect transistor or a flexible display device.
청구항 6에 있어서,
상기 나노선 전계효과트랜지스터는 서스펜디드 나노선 전계효과트랜지스터인 것을 특징으로 하는 Al2O3용 식각액 조성물.


The method of claim 6,
The nanowire field effect transistor is an etchant composition for Al 2 O 3 characterized in that the suspended nano-wire field effect transistor.


KR1020100003175A 2010-01-13 2010-01-13 An etching composition for alumina KR101156057B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100003175A KR101156057B1 (en) 2010-01-13 2010-01-13 An etching composition for alumina

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100003175A KR101156057B1 (en) 2010-01-13 2010-01-13 An etching composition for alumina

Publications (2)

Publication Number Publication Date
KR20110083124A true KR20110083124A (en) 2011-07-20
KR101156057B1 KR101156057B1 (en) 2012-06-20

Family

ID=44920923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100003175A KR101156057B1 (en) 2010-01-13 2010-01-13 An etching composition for alumina

Country Status (1)

Country Link
KR (1) KR101156057B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150044376A (en) * 2013-10-16 2015-04-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Nanowire mosfet with support structures for source and drain

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3467411B2 (en) * 1998-08-07 2003-11-17 松下電器産業株式会社 Etching solution, method for producing the same and etching method
US8025811B2 (en) * 2006-03-29 2011-09-27 Intel Corporation Composition for etching a metal hard mask material in semiconductor processing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150044376A (en) * 2013-10-16 2015-04-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Nanowire mosfet with support structures for source and drain

Also Published As

Publication number Publication date
KR101156057B1 (en) 2012-06-20

Similar Documents

Publication Publication Date Title
CN100380603C (en) Method of manufacturing nanowires and electronic device
US7772125B2 (en) Structure in which cylindrical microstructure is maintained in anisotropic groove, method for fabricating the same, and semiconductor device, TFT driving circuit, panel, display and sensor using the structure in which cylindrical microstructure is maintained in anisotropic groove
US7510939B2 (en) Microelectronic structure by selective deposition
Nassiopoulou et al. Si nanowires by a single-step metal-assisted chemical etching process on lithographically defined areas: formation kinetics
CN107210323A (en) normally-off III-nitride transistor
US7344908B2 (en) Atomic force microscope cantilever including field effect transistor and method for manufacturing the same
JP2013508989A (en) Manufacturing method of organic device
US8623231B2 (en) Method for etching an ultra thin film
US7968433B2 (en) Fabrication of nanowires and nanodevices
KR101156057B1 (en) An etching composition for alumina
KR100809929B1 (en) The method of manufacturing nano wire
CN109219887A (en) For reducing the nitride process of threshold shift
CN102891083B (en) A kind of method preparing single electron transistor at room temperature
Tran et al. Fabrication of locally thinned down silicon nanowires
Lale et al. Top-down integration of suspended N+/P/N+ silicon-nanowire-based ion-sensitive field effect transistors for pH analysis at the submicronic scale
US8178429B1 (en) Nanofabrication using dip pen nanolithography and metal oxide chemical vapor deposition
CN101165004A (en) Process for preparing silicon nano-wire
US20190165289A1 (en) Placement of Carbon Nanotube Guided by DSA Patterning
Ditshego et al. Top-down fabrication process of ZnO NWFETs
Pichon et al. Fabrication of amorphous silicon nanoribbons by atomic force microscope tip-induced local oxidation for thin film device applications
Zhang et al. Transparent thin-film transistor with self-assembled nanocrystals
Dhahi et al. Reactive ion etching (RIE) for micro and nanogap fabrication
Hsu et al. Fabrication of silicon nanowires field effect transistors for biosensor applications
KR20080091899A (en) Method of fabricating n-channel depletion mode and enhancement mode semiconductor nanowire field effect transistor
CN104979403A (en) Conducting channel wholly-wrapped nanowire plane surrounding-gate field effect device and preparation method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190411

Year of fee payment: 8

R401 Registration of restoration