KR20110077914A - 반도체용 전기도금장치 및 방법 - Google Patents

반도체용 전기도금장치 및 방법 Download PDF

Info

Publication number
KR20110077914A
KR20110077914A KR1020090134594A KR20090134594A KR20110077914A KR 20110077914 A KR20110077914 A KR 20110077914A KR 1020090134594 A KR1020090134594 A KR 1020090134594A KR 20090134594 A KR20090134594 A KR 20090134594A KR 20110077914 A KR20110077914 A KR 20110077914A
Authority
KR
South Korea
Prior art keywords
wafer
metal
cleaning
deposited
electroplating
Prior art date
Application number
KR1020090134594A
Other languages
English (en)
Inventor
홍지호
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020090134594A priority Critical patent/KR20110077914A/ko
Publication of KR20110077914A publication Critical patent/KR20110077914A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/6723—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one plating chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

이 발명은, 블랭킷 웨이퍼를 이용하여 간접적으로 측정하지 않고 해당 웨이퍼에서 직접적으로 금속 증착량의 질량을 측정하고, 이와 같이 측정된 질량을 두께로 환산함으로써 금속 증착량의 측정 정확도를 높일 수 있는, 반도체용 전기도금장치 및 방법에 관한 것으로서,
웨이퍼에 전기적으로 금속을 도금하기 위한 도금 챔버와, 웨이퍼를 세정하기 위한 세척 챔버와, 미세회로 형상의 위치를 정밀하게 제어하기 위한 얼라이너(aligner)와, 상기한 얼라이너 내에 설치되어 있으며 웨이퍼의 금속 증착량을 측정하기 위한 미량 천칭과, 웨이퍼를 상기한 도금 챔버와 세척 챔버와 얼라이너로 이동시키기 위한 로더(loader)를 포함하여 이루어진다.
반도체, 전기도금, 도금 챔버, 얼라이너, 세척 챔버, 로더, 증착량

Description

반도체용 전기도금장치 및 방법{Electrochemical plating device for semiconductor and plating method}
이 발명은 반도체용 전기도금장치 및 방법에 관한 것으로서, 좀더 세부적으로 말하자면 블랭킷 웨이퍼를 이용하여 간접적으로 측정하지 않고 해당 웨이퍼에서 직접적으로 금속 증착량의 질량을 측정하고, 이와 같이 측정된 질량을 두께로 환산함으로써 금속 증착량의 측정 정확도를 높일 수 있는, 반도체용 전기도금장치 및 방법에 관한 것이다.
일반적으로 반도체 산업이 초대규모 집적회로(Ultra Large Scale Integration, ULSI)로 옮겨가면서 소자의 지오메트리(geometry)가 서브-하프-마이크로(sub-half-micro) 영역으로 계속 줄어드는 반면, 성능향상 및 신뢰도 측면에서 회로밀도(circuit density)는 증가하고 있다. 이러한 요구에 부응하여 반도체 소자의 금속배선을 형성함에 있어서, 구리 박막은 알루미늄에 비해 녹는 점이 높아 전기 이동도(electro-migration, EM)에 대한 저항이 커서 반도체 소자의 신뢰성을 향상시킬 수가 있고, 비저항이 낮아 신호전달 속도를 증가시킬 수가 있어서 집적회로(integration circuit)에 유용한 상호연결 재료(interconnection material)로 사 용되고 있다.
현재 사용이 가능한 구리 매립방법으로는 물리기상증착법(PVD)법/리플로우(reflow), 화학기상증착법(CVD), 무전기 도금(Electroless-plating)법, 전기도금(Electrochemical Plating, ECP)법 등이 있다.
상기한 전기도금(ECP)법은 성장속도가 빠를 뿐만 아니라 화학반응이 비교적 간단하고 취급이 쉬우며 결정립의 크기가 크고 양호한 막질을 얻을 수 있으므로, 전기이동도에 대한 내성이 우수하다. 따라서 구리(Cu)층을 형성하는데 전기도금(ECP)법이 선호되고 있다.
전기 도금법에 의한 구리(Cu)층 증착 두께는 너무 낮을 경우 후속 화학기계적 연마(Chemical Mechanical Polishing, CMP) 공정에서 dishing 및 부식(erosion)이 발생되는 문제점이 있고, 이와는 반대로 증착 두께가 너무 높을 경우 전기도금 (ECP) 공정과 화학기계적 연마(CMP) 공정에서 불필요하게 공정시간이 늘어나거나 반도체 제품의 제조원가가 높아지게 되는 문제점이 있다. 따라서, 적정한 두께로 구리(Cu)층을 증착시킬 필요가 있는데, 증착후에도 증착된 구리(Cu)의 양을 두께와 함께 모니터링해야 될 필요가 있다.
종래의 구리(Cu)의 두께의 측정 방법으로서는 4-포인트 프로브 장비를 통해 블랭킷 웨이퍼(blanket wafer)를 이용하여 두께(Rs)값을 측정한 뒤에, 이렇게 측정된 두께값을 통하여 실제 제품에 증착된 구리(Cu)의 질량을 간접적으로 확인하는 것이 보통이다. 그리고, 음향 펄스(sound pulse)를 이용하여 금속막(metal film)의 두께를 환산해내는 방법도 있다.
그러나, 이러한 방법들은 직접적으로 구리(Cu)층의 증착량을 구해내지는 못하는 단점이 있으며, 실제 패턴 웨이퍼를 이용한 측정에는 한계를 가지고 있는 문제점이 있다.
본 발명의 목적은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 블랭킷 웨이퍼를 이용하여 간접적으로 측정하지 않고 해당 웨이퍼에서 직접적으로 금속 증착량의 질량을 측정하고, 이와 같이 측정된 질량을 두께로 환산함으로써 금속 증착량의 측정 정확도를 높일 수 있는, 반도체용 전기도금장치 및 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 웨이퍼에 전기적으로 금속을 도금하기 위한 도금 챔버와, 웨이퍼를 세정하기 위한 세척 챔버와, 미세회로 형상의 위치를 정밀하게 제어하기 위한 얼라이너(aligner)와, 상기한 얼라이너 내에 설치되어 있으며 웨이퍼의 금속 증착량을 측정하기 위한 미량 천칭과, 웨이퍼를 상기한 도금 챔버와 세척 챔버와 얼라이너로 이동시키기 위한 로더(loader)를 포함하여 이루어진다.
이 발명의 구성은, 상기한 미량천칭의 감량 성능은 0.001mg 까지의 차이를 감지하면 바람직하다.
이 발명의 다른 구성은, 웨이퍼를 세척을 하는 단계와, 웨이퍼에 전기 도금 을 이용하여 금속을 증착하는 단계와, 금속이 증착된 웨이퍼를 세척하는 단계와, 웨이퍼에 증착된 금속의 질량을 측정하는 단계와, 다음의 수식을 이용하여 웨이퍼에 증착된 금속의 두께를 환산하는 단계를 포함하여 이루어진다.
I = rF/n (몰 베이스)
여기서, I 는 전류밀도(A/㎠), F 는 패러데이 상수로서 96487 Coulombs/mole, r은 면적당 반응률(mole/㎠ s), n은 전송된 전자의 몰수이다.
I = rF/me (그램 베이스)
여기서, I 는 전류(A), F 는 패러데이 상수로서 96487 Coulombs/mole, r은 반응률(g/s), me는 화학적 평형 웨이트로서 Cu2+의 경우에 31.77g/mole 이다.
이 발명은, 블랭킷 웨이퍼를 이용하여 간접적으로 측정하지 않고 해당 웨이퍼에서 직접적으로 금속 증착량의 질량을 측정하고, 이와 같이 측정된 질량을 두께로 환산함으로써 금속 증착량의 측정 정확도를 높일 수 있는, 효과를 갖는다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징점들, 그리고 동작상의 이점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.
참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 실시예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양한 변화와 부가 및 변경이 가능함은 물론, 균등한 타의 실시예가 가능함을 밝혀 둔다.
도 1은 이 발명의 일실시예에 따른 반도체용 전기도금장치의 구성도이고, 도 2는 이 발명의 일실시예에 따른 반도체용 전기도금장치의 얼라이너의 설치 구성도이다.
도 1 및 도 2에 도시되어 있는 바와 같이, 이 발명의 일실시예에 따른 반도체용 전기도금장치의 구성은, 웨이퍼(6)에 전기적으로 금속을 도금하기 위한 제1 내지 제3 도금 챔버(1a, 1b, 1c)와, 웨이퍼(6)를 세정하기 위한 제1 내지 제3 세척 챔버(2a, 2b, 2c)와, 미세회로 형상의 위치를 정밀하게 제어하기 위한 얼라이너(3)와, 상기한 얼라이너(3) 내에 설치되어 있으며 웨이퍼(6)의 구리(Cu)의 증착량을 측정하기 위한 미량 천칭(4)과, 웨이퍼(6)를 상기한 도금 챔버(1a, 1b, 1c)와 세척 챔버(2a, 2b, 2c)와 얼라이너(3)로 이동시키기 위한 로더(5)를 포함하여 이루어진다.
상기한 미량 천칭(4)은 화학분야에서 보통 0.001mg에서 3g까지 아주 적은 양의 무게를 잴 수 있도록 만들어진 저울로서, 현재까지 개발된 통상전인 미량천칭의 감량 성능은 0.001mg 까지의 차이를 감지할 수 있다. 반도체에서 사용되는 구리(Cu) 배선의 형성시 적용하는 구리(Cu) 증착 두께인 0.8㎛~2㎛의 범위에서 증착 되는 구리(Cu)의 200mm 웨이퍼에서의 질량은 약 0.4g~1.0g 정도 되며, 이때의 두께 허용도(tolerance)는 1000A 이내로 관리하므로, 통상적인 미량천칭의 분해능으로도 충분히 제어할 수가 있다.
도 3은 이 발명의 일실시예에 따른 반도체용 전기도금 방법의 공정 순서도이다.
도 3에 도시되어 있는 바와 같이 이 발명의 일실시예에 따른 반도체용 전기도금 방법의 구성은, 웨이퍼를 세척을 하는 단계(S10)와, 웨이퍼에 전기 도금을 이용하여 금속을 증착하는 단계(S20)와, 금속이 증착된 웨이퍼를 세척하는 단계(S30)와, 웨이퍼에 증착된 금속의 질량을 측정하는 단계(S40)와, 다음의 수식을 이용하여 웨이퍼에 증착된 금속의 두께를 환산하는 단계(50)를 포함하여 이루어진다.
I = rF/n (몰 베이스)
여기서, I 는 전류밀도(A/㎠), F 는 패러데이 상수로서 96487 Coulombs/mole, r은 면적당 반응률(mole/㎠ s), n은 전송된 전자의 몰수이다.
I = rF/me (그램 베이스)
여기서, I 는 전류(A), F 는 패러데이 상수로서 96487 Coulombs/mole, r은 반응률(g/s), me는 화학적 평형 웨이트로서 Cu2+의 경우에 31.77g/mole 이다.
상기한 구성에 의한, 이 발명의 일실시예에 따른반도체용 전기도금장치 및 방법의 작용은 다음과 같다.
웨이퍼를 세척을 한 뒤에(S10), 로더(5)를 이용하여 웨이퍼를 도금 챔버로 이동시켜서 전기 도금을 이용하여 웨이퍼에 금속을 증착한다(S20).
금속 증착 공정이 끝나면, 로더(5)는 웨이퍼를 세척 챔버로 이동시켜서 금속이 증착된 웨이퍼를 세척한다(S30).
세척이 완료되면, 로더(5)는 웨이퍼를 미세회로 형상의 위치를 정밀하게 제어하기 위한 얼라이너(3)로 이동시킨다. 이때 사용자는 얼라이너(3)에 설치되어 있는 미량 천칭(4)을 이용하여 웨이퍼에 증착된 금속의 질량을 측정한다(S40).
이어서, 사용자는 웨이퍼에 측정된 금속의 질량을 금속의 두께로 환산한다(S50). 웨이퍼에 증착된 금속인 구리(Cu)층의 질량은 다음과 같은 패러데이 법칙을 이용한 방정식으로 두께로 환산이 가능하다.
I = rF/n (몰 베이스)
여기서, I 는 전류밀도(A/㎠), F 는 패러데이 상수로서 96487 Coulombs/mole, r은 면적당 반응률(mole/㎠ s), n은 전송된 전자의 몰수이다.
I = rF/me (그램 베이스)
여기서, I 는 전류(A), F 는 패러데이 상수로서 96487 Coulombs/mole, r은 반응률(g/s), me는 화학적 평형 웨이트로서 Cu2+의 경우에 31.77g/mole 이다.
이와 같이 금속의 질량을 두께로 환산하고 나면, 금속 증착량의 측정 정확도를 높일 수가 있으며, 또한 증착된 구리(Cu)층의 두께가 적정한지 모니터링할 수가 있다.
도 1은 이 발명의 일실시예에 따른 반도체용 전기도금장치의 구성도이다.
도 2는 이 발명의 일실시예에 따른 반도체용 전기도금장치의 얼라이너의 설치 구성도이다.
도 3은 이 발명의 일실시예에 따른 반도체용 전기도금 방법의 공정 순서도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1a, 1b, 1c : 도금 챔버 2a, 2b, 2c : 세척 챔버
3 : 얼라이너 4 : 미량 천칭
5 : 로더

Claims (4)

  1. 웨이퍼에 전기적으로 금속을 도금하기 위한 도금 챔버와,
    웨이퍼를 세정하기 위한 세척 챔버와,
    미세회로 형상의 위치를 정밀하게 제어하기 위한 얼라이너(aligner)와,
    상기한 얼라이너 내에 설치되어 있으며 웨이퍼의 금속 증착량을 측정하기 위한 미량 천칭과,
    웨이퍼를 상기한 도금 챔버와 세척 챔버와 얼라이너로 이동시키기 위한 로더(loader)를 포함하여 이루어지는 것을 특징으로 하는 반도체용 전기도금장치
  2. 제 1항에 있어서,
    상기한 미량천칭의 감량 성능은 0.001mg 까지의 차이를 감지하는 것을 특징으로 하는 반도체용 전기도금장치.
  3. 웨이퍼를 세척을 하는 단계와,
    웨이퍼에 전기 도금을 이용하여 금속을 증착하는 단계와,
    금속이 증착된 웨이퍼를 세척하는 단계와,
    웨이퍼에 증착된 금속의 질량을 측정하는 단계와,
    다음의 수식을 이용하여 웨이퍼에 증착된 금속의 두께를 환산하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체용 전기도금방법.
    I = rF/n (몰 베이스)
    여기서, I 는 전류밀도(A/㎠), F 는 패러데이 상수로서 96487 Coulombs/mole, r은 면적당 반응률(mole/㎠ s), n은 전송된 전자의 몰수이다.
  4. 웨이퍼를 세척을 하는 단계와,
    웨이퍼에 전기 도금을 이용하여 금속을 증착하는 단계와,
    금속이 증착된 웨이퍼를 세척하는 단계와,
    웨이퍼에 증착된 금속의 질량을 측정하는 단계와,
    다음의 수식을 이용하여 웨이퍼에 증착된 금속의 두께를 환산하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체용 전기도금방법.
    I = rF/me (그램 베이스)
    여기서, I 는 전류(A), F 는 패러데이 상수로서 96487 Coulombs/mole, r은 반응률(g/s), me는 화학적 평형 웨이트로서 Cu2+의 경우에 31.77g/mole 이다.
KR1020090134594A 2009-12-30 2009-12-30 반도체용 전기도금장치 및 방법 KR20110077914A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090134594A KR20110077914A (ko) 2009-12-30 2009-12-30 반도체용 전기도금장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134594A KR20110077914A (ko) 2009-12-30 2009-12-30 반도체용 전기도금장치 및 방법

Publications (1)

Publication Number Publication Date
KR20110077914A true KR20110077914A (ko) 2011-07-07

Family

ID=44917443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134594A KR20110077914A (ko) 2009-12-30 2009-12-30 반도체용 전기도금장치 및 방법

Country Status (1)

Country Link
KR (1) KR20110077914A (ko)

Similar Documents

Publication Publication Date Title
JP7079560B2 (ja) 電気メッキ中の電解液の監視
US7491555B2 (en) Method and semiconductor structure for monitoring the fabrication of interconnect structures and contacts in a semiconductor device
US10643910B2 (en) Fabrication of a sacrificial interposer test structure
CN101992422B (zh) 铜化学机械抛光的过程控制方法和系统
KR20110096575A (ko) 하이브리드 ｍｅｍｓ ｒｆ 스위치 및 이를 제조하는 방법
KR101252885B1 (ko) 기판 상의 도전층에 대한 전기 응답을 최적화하기 위한방법 및 장치
CN109115860B (zh) 电镀工艺的检测方法
JP4989541B2 (ja) めっき方法、半導体装置の製造方法およびめっき処理システム
CN104233423A (zh) 电镀处理器的自动原位控制
TW544830B (en) A method of testing an integrated circuit
KR20110077914A (ko) 반도체용 전기도금장치 및 방법
US20070141735A1 (en) Method of monitoring deposition temperature of a copper seed layer and method of forming a copper layer
TWI730521B (zh) 電化學電鍍的系統及製程方法與半導體結構製法
Chawla et al. Demonstration of a 12 nm-half-pitch copper ultralow-k interconnect process
KR101048235B1 (ko) 부식 측정 장치 및 이를 이용한 부식 측정 방법
US20130171820A1 (en) Methods for three-dimensional integrated circuit through hole via gapfill and overburden removal
KR20060090822A (ko) 기판 표면상의 금속의 도금 동안 멀티-애노드 구성의 전류분포를 자동으로 제어하는 방법 및 시스템
Bernt et al. Enabling a robust copper seed etch process for fine line rdl by electroplating on a thin pvd seed layer
Demuynck et al. Quantifying LER to predict its impact on BEOL TDDB reliability at 20nm ½ pitch
KR100731107B1 (ko) 다마신 공정을 이용한 반도체 소자의 구리 금속 배선의형성 방법
KR100941805B1 (ko) 반도체 소자의 오버레이 마크 형성방법
US11230784B2 (en) Electrochemical plating system and method of using
Huang et al. Polymer surface treatment to reduce RDL leakage and solve delamination issue: YE: Yield enhancement/learning
KR20050118464A (ko) 금속배선의 배리어 메탈층 신뢰성 평가 방법
Sy et al. RDL and Pillar Fabrication from a Versatile Copper Plating Process

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination