KR20110077500A - Phase locked loop apparatus for frequency estimation - Google Patents

Phase locked loop apparatus for frequency estimation Download PDF

Info

Publication number
KR20110077500A
KR20110077500A KR1020090134100A KR20090134100A KR20110077500A KR 20110077500 A KR20110077500 A KR 20110077500A KR 1020090134100 A KR1020090134100 A KR 1020090134100A KR 20090134100 A KR20090134100 A KR 20090134100A KR 20110077500 A KR20110077500 A KR 20110077500A
Authority
KR
South Korea
Prior art keywords
signal
frequency
output
phase
test
Prior art date
Application number
KR1020090134100A
Other languages
Korean (ko)
Inventor
이경환
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020090134100A priority Critical patent/KR20110077500A/en
Publication of KR20110077500A publication Critical patent/KR20110077500A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE: An apparatus for synchronizing a phase is provided to test a high frequency output signal without any test apparatus by embodying a BIST(Built In Self Test) circuit which tests a high frequency output signal in the PLL(Phase Looked Loop) apparatus itself. CONSTITUTION: An analog to digital converter(216) converts a frequency signal fed back into a digital code and outputs the code. A comparison unit(218) compares a pre stored expectation value with the digital code outputted from the analog to digital converter. A pass or a fail signal is transferred to a test apparatus according to a comparison result. A Mux(Multiplexer) unit(214) transmits the output frequency signal fed back by a low frequency mode signal transferred from the test apparatus to a phase sensor. The Mux unit transmits the output frequency signal fed back based on a high frequency mode signal into an analog to digital converter.

Description

주파수 측정이 가능한 위상 동기화 장치{PHASE LOCKED LOOP APPARATUS FOR FREQUENCY ESTIMATION}PHASE LOCKED LOOP APPARATUS FOR FREQUENCY ESTIMATION}

본 발명은 PLL(Phase Locked Loop, 이하, 'PLL'라고 한다.) 장치의 출력 주파수 신호를 검사하는 장치에 관한 것으로, 더욱 상세하게는 테스트 장치 없이 PLL 장치에서 출력되는 고주파 신호를 테스트할 수 있는 주파수 측정이 가능한 위상 동기화 장치에 관한 것이다.The present invention relates to a device for checking an output frequency signal of a PLL (Phase Locked Loop, hereinafter referred to as a 'PLL') device, and more particularly, to test a high frequency signal output from a PLL device without a test device. A phase synchronization device capable of measuring frequency.

웨이퍼 공정을 거친 웨이퍼는 "다이" 라고 불리는 동일한 구조의 많은 칩들을 포함한다. 일반적으로 웨이퍼 위의 모든 칩들이 전부 잘 동작하지는 않으며, 따라서 어떤 칩에 오류가 있는지를 결정하고 선별해내는 것은 매우 중요하다. 이것을 "소팅" 이라고 한다. 반도체 장치에서 외부와 신호를 입출력하는 부분을 "패드" 라고 하며, 반도체 장치는 패드를 통하여 외부로부터 전기적인 신호를 받거나 외로로 전기적인 신호를 보낸다. 소팅은 웨이퍼 상의 칩들에 대해 실행될 수 있고, 패키지가 완료된 반도체 장치에 대해 실행될 수도 있다.Wafer processed wafers contain many chips of the same structure called " dies. &Quot; In general, not all chips on a wafer work well, so it is very important to determine and sort out which chips are faulty. This is called "sorting". The portion of the semiconductor device that inputs and outputs signals to and from the outside is called a “pad,” and the semiconductor device receives an electrical signal from the outside through the pad or sends an electrical signal to the outside. Sorting may be performed on the chips on the wafer and may be performed on the semiconductor device where the package is completed.

테스트 하는 동안 신호의 지연현상이나 전류용량 같은 변수들이 체크되야 하는데, 신호의 지연현상이나 전류용량 같은 변수들을 체크하는 과정을 변수 테스트라고 한다. 또한 반도체 장치가 설계된 동작을 수행하는지 여부를 확인해야 하는데, 반도체 장치가 설계된 동작을 제대로 수행하는지 여부를 확인하는 과정을 기능 테스트라고 한다. 일반적으로 로직 회로가 포함된 반도체 장치에 대해서는 스캔 기반의 테스트를 실행하며, 메모리가 포함된 반도체 장치에 대해서는 비스트(BIST; Built In Self-Test) 테스트를 실행한다.During the test, variables such as signal delay and current capacity should be checked. The process of checking variables such as signal delay and current capacity is called variable test. In addition, it is necessary to check whether the semiconductor device performs the designed operation. The process of checking whether the semiconductor device performs the designed operation is called a functional test. In general, scan-based tests are performed on semiconductor devices including logic circuits, and built-in self-test (BIST) tests are performed on semiconductor devices including memory.

한편, PLL 테스트는, 도 1에 도시된 바와 같이, 테스트 장치(120)인 ATE(Automatic Test Equipment, 이하, 'ATE' 라고 한다.)의 타이밍 측정 유닛(TMU : Timing Measurement Unit)를 이용하여 출력 주파수를 측정하거나 비교기(comparator)를 이용하여 기능 테스트를 통해 테스트한다. 두 가지 방법 모두 PLL 회로를 통해 생성되는 출력 주파수를 측정하려면, 샘플링 주파수가 PLL 회로(100)에서 출력되는 출력 주파수 대비 높아야 한다. Meanwhile, as shown in FIG. 1, the PLL test is output using a timing measuring unit (TMU) of an automatic test equipment (ATE), which is a test apparatus 120. Test it by measuring its frequency or by using a functional test with a comparator. Both methods require that the sampling frequency be higher than the output frequency output from the PLL circuit 100 to measure the output frequency generated through the PLL circuit.

PLL 회로(100)는, 도 1에 도시된 바와 같이, 기준 주파수를 발생시키는 기준 주파수 발생부(102), 기준 주파수 발생부(102)의 출력과 PLL 회로(100)의 출력 주파수를 기 설정된 값으로 낮추는 분주기(112)의 출력을 입력으로 하여 두 출력간의 위상 차를 감지하여 출력하는 페이즈 감지부(104), 페이즈 감지부(104)의 출력을 전압값으로 변경해주는 변경부(106), 캐패시턴스를 이용하여 변경부(106)에서 출력되는 전압을 충전하거나 방전하는 루프 필터부(108) 및 루프 필터부(108)의 출력과 외부의 인가 전압을 토대로 소정의 크기를 갖는 주파수 신호를 출력하는 주파수 출 력부(110)를 포함한다. 주파수 출력부(110)에서 출력되는 주파수 신호는 테스트 장치(120)의 타이밍 측정 유닛에 입력되거나 비교기에 입력되며, 타이밍 측정 유닛 또는 비교기는 기 설정된 샘플링 주파수를 이용하여 주파수 신호를 측정하게 된다.As shown in FIG. 1, the PLL circuit 100 has a preset value for setting the output frequency of the reference frequency generator 102, the reference frequency generator 102, and the output frequency of the PLL circuit 100 to generate a reference frequency. A phase detector 104 that detects and outputs a phase difference between the two outputs as an input of the output of the frequency divider 112 to be lowered to a change unit 106 that changes the output of the phase detector 104 to a voltage value, Outputting a frequency signal having a predetermined size based on the output of the loop filter 108 and the loop filter 108 and the external voltage applied to the charge or discharge the voltage output from the changer 106 by using the capacitance It includes a frequency output unit 110. The frequency signal output from the frequency output unit 110 is input to the timing measuring unit of the test apparatus 120 or the comparator, and the timing measuring unit or the comparator measures the frequency signal using a preset sampling frequency.

최근 기술의 발전에 다라 디바이스 동작 속도가 고속화되는 추세에 있고, 이에 따라 여러 기능 블록을 동기화시키기 위한 PLL 출력 주파수의 동작 범위도 고속화되고 있다. 결과적으로 낮은 샘플링 주파수를 갖는 테스트 장치(120)를 이용하여 PLL 회로(100)의 고주파 신호를 측정하는 것은 한계가 존재한다. 이를 측정하기 위해 새로운 테스트 장치(120)를 구축하는 것 또한 비용적인 부담이 있다. With recent advances in technology, device operating speeds have been increasing, resulting in higher operating ranges of PLL output frequencies for synchronizing multiple functional blocks. As a result, there is a limit to measuring the high frequency signal of the PLL circuit 100 using the test apparatus 120 having a low sampling frequency. There is also a cost burden to build a new test device 120 to measure this.

또한, 웨이퍼 레벨에선 테스트 장치(120)인 ATE의 인터페이스 보드로부터 프로브 카드(probe card)의 니들(needle)까지 로딩 캐패시터 성분이 크기 때문에, 실제 ATE에서 측정되는 PLL 출력 파형의 라이징/폴링(rising/falling) 타임이 증가하다.In addition, at the wafer level, the loading capacitor component is large from the interface board of the ATE, which is the test apparatus 120, to the needle of the probe card, so that the rising / rising / rising of the PLL output waveform measured in the actual ATE is performed. falling) time is increased.

이런 이유로, 고주파 출력을 갖는 PLL 회로(100)의 출력 주파수를 기존의 ATE를 통해 측정하는 것은 정확도가 떨어질 뿐만 아니라 측정에 한계가 있다.For this reason, measuring the output frequency of the PLL circuit 100 having a high frequency output through the existing ATE is not only accurate, but also limited in measurement.

상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명은 PLL 회로 내부에서 자체적으로 PLL 회로에서 출력되는 주파수를 출력할 수 있는 비스트 회로를 구현함으로써, PLL 회로의 고주파 출력 신호를 테스트할 수 있는 주파수 측정이 가능한 위상 동기화 장치를 제공하는데 있다.In order to solve the above problems, the present invention implements a beast circuit that can output the frequency output from the PLL circuit itself in the PLL circuit, the frequency capable of testing the high frequency output signal of the PLL circuit It is to provide a phase synchronization device capable of measuring.

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 본 발명이 속하는 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The object of the present invention is not limited to the above-mentioned object, and other objects which are not mentioned will be clearly understood by those skilled in the art from the following description.

본 발명의 실시 예에 따른 주파수 측정이 가능한 위상 동기화 장치는 기준 신호와 피드백받은 출력 주파수 신호간의 비교를 통해 펄스 신호를 출력하는 페이즈 감지부를 포함하며, 상기 페이즈 감지부로부터 출력되는 상기 펄스 신호를 토대로 출력 주파수 신호를 테스트 장치로 제공하는 위상 동기화 장치로서, 상기 피드백받은 출력 주파수 신호를 디지털 코드로 변환하여 출력하는 A/D 변환부와, 상기 A/D 변환부로부터 출력되는 상기 디지털 코드와 기 저장된 기대 값간의 비교를 통해 패스 또는 페일 신호를 상기 테스트 장치에 제공하는 비교부와, 상기 테스트 장치로부터 제공받은 저주파 모드 신호에 따라 상기 피드백받은 출력 주파수 신호를 상기 페이즈 감지부에 제공하거나 고주파 모드 신호에 의거하여 상기 피드백받은 출력 주파수 신호를 상기 A/D 변환부에 출력하는 먹스부를 포함한다.A phase synchronization apparatus capable of measuring frequency according to an embodiment of the present invention includes a phase detector for outputting a pulse signal through comparison between a reference signal and a feedback output frequency signal, based on the pulse signal output from the phase detector. A phase synchronization device for providing an output frequency signal to a test device, comprising: an A / D converter for converting the feedback output frequency signal into a digital code and outputting the digital code; A comparison unit for providing a pass or fail signal to the test apparatus through a comparison between expected values, and providing the feedback output frequency signal to the phase detector according to the low frequency mode signal provided from the test apparatus, Based on the feedback output frequency signal It comprises parts of the MUX which outputs the A / D converter.

본 발명의 실시 예에 따른 주파수 측정이 가능한 위상 동기화 장치에서 상기 테스트 장치는, 상기 위상 동기화 장치의 출력 주파수 신호의 주파수 크기를 토대로 상기 고주파 모드 신호 또는 상기 저주파 모드 신호를 상기 먹스부에 제공할 수 있다.In the phase synchronization device capable of measuring the frequency according to an embodiment of the present invention, the test device may provide the high frequency mode signal or the low frequency mode signal to the mux unit based on the frequency magnitude of the output frequency signal of the phase synchronization device. have.

본 발명의 실시 예에 따른 주파수 측정이 가능한 위상 동기화 장치는 상기 기대 값이 저장된 메모리를 더 포함할 수 있다.A phase synchronization apparatus capable of measuring frequency according to an embodiment of the present invention may further include a memory in which the expected value is stored.

본 발명의 실시 예에 따른 주파수 측정이 가능한 위상 동기화 장치에서 상기 A/D 변환부는, 상기 피드백받은 출력 주파수 신호에서 기 설정된 주파수의 사인 파형을 디지털 코드로 변환하여 상기 비교부에 출력할 수 있다.In the phase synchronization device capable of measuring the frequency according to an embodiment of the present invention, the A / D converter may convert a sine wave of a preset frequency from the feedback output frequency signal into a digital code and output the digital code to the comparator.

본 발명은 PLL 장치 자체적으로 고주파 출력 신호를 테스트할 수 있는 비스트 회로를 구현함으로써, 별도의 테스트 장치 없이 고주파 출력 신호를 테스트할 수 있기 때문에 테스트 비용을 줄일 수 있을 뿐만 아니라 웨이퍼 레벨 테스트에서 로딩 캐패시터로 인한 출력 주파수 측정 시 발생될 수 있는 문제점을 해결할 수 있다.The present invention implements a Beast circuit that can test a high frequency output signal by the PLL device itself, thereby reducing the test cost because the high frequency output signal can be tested without a separate test device, and also from the wafer level test to the loading capacitor. This can solve problems that may occur when measuring the output frequency.

본 발명의 목적 및 효과, 그리고 그것들을 달성하기 위한 기술적 구성들은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. The objects and effects of the present invention and the technical configurations for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The following terms are defined in consideration of the functions of the present invention, and may be changed according to the intentions or customs of the user, the operator, and the like.

그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. The present embodiments are merely provided to complete the disclosure of the present invention and to fully inform the scope of the invention to those skilled in the art, and the present invention is defined by the scope of the claims. It will be. Therefore, the definition should be based on the contents throughout this specification.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시 예에서는 PLL 장치 자체적으로 고주파 출력 신호를 테스트할 수 있는 비스트 회로를 구현함으로써, 별도의 테스트 장치 없이 고주파 출력 신호를 테스트할 수 있는 위상 동기화 장치와 그 동작 방법에 대해 설명한다.An embodiment of the present invention describes a phase synchronization device and a method of operating the high frequency output signal without a separate test device by implementing a Beast circuit that can test a high frequency output signal by the PLL device.

도 2는 본 발명의 실시 예에 따른 주파수 출력의 측정이 가능한 위상 동기화 장치 및 그 주변 구성을 도시한 블록도로서, 크게 기준 주파수 발생부(202), 페이즈 감지부(204), 변경부(206), 루프 필터부(208), 주파수 출력부(210), 분주기(212), 먹스(214), A/D 변환부(216), 비교부(218) 및 메모리(220)를 포함하는 위상 동기화 장치인 PLL 장치(200) 및 모드 결정부(222) 및 결과 제공부(224)로 구성된 테스트 장치(230)를 포함한다.FIG. 2 is a block diagram illustrating a phase synchronization device capable of measuring a frequency output according to an exemplary embodiment of the present invention and a peripheral configuration thereof, and includes a reference frequency generator 202, a phase detector 204, and a changer 206. ), A phase including a loop filter unit 208, a frequency output unit 210, a divider 212, a mux 214, an A / D converter 216, a comparator 218, and a memory 220. The test device 230 includes a PLL device 200 which is a synchronization device, a mode determiner 222, and a result provider 224.

PLL 장치(200)는 주기적으로 위상을 원하는 대로 정확한 고정점으로 잡아주는 역할을 하는 회로로서, 소정의 주파수를 갖는 신호를 출력한다.The PLL device 200 is a circuit for periodically holding a phase to an exact fixed point as desired, and outputs a signal having a predetermined frequency.

기준 주파수 발생부(202)는 소정의 주파수를 갖는 기준 신호를 페이즈 감지부(204)에 제공한다.The reference frequency generator 202 provides the phase detector 204 with a reference signal having a predetermined frequency.

페이즈 감지부(204)는 PLL 장치(200)의 출력 주파수를 피드백 받으며, 피드백 받은 출력 주파수의 신호와 기준 신호간 얼마나 주파수, 위상차를 가지고 있는지를 결정하며, 두 신호간의 위상차와 주파수 차를 토대로 펄스 신호를 생성한 후 이를 변경부(206)에 출력한다. The phase detector 204 receives the output frequency of the PLL device 200 and determines how much frequency and phase difference there is between the signal of the feedback output frequency and the reference signal, and pulses based on the phase difference and the frequency difference between the two signals. After the signal is generated, the signal is output to the change unit 206.

본 발명의 실시 예에서의 페이즈 감지부(204)는 저주파 신호에 대해서만 기준 신호와 출력 주파수 신호간의 차를 토대로 펄스 신호를 생성하여 출력한다.The phase detector 204 generates and outputs a pulse signal based on the difference between the reference signal and the output frequency signal only for the low frequency signal.

변경부(206)는 페이즈 감지부(204)의 출력 펄스 신호에 따라 특정량의 전하를 밀고 당기게 만들어져 있는 전자 회로로서, 펄스 폭에 따라 전압값을 생성하여 루프 필터부(208)에 출력한다.The changer 206 is an electronic circuit designed to push and pull a specific amount of electric charges according to the output pulse signal of the phase detector 204. The changer 206 generates a voltage value according to the pulse width and outputs the voltage value to the loop filter 208.

루프 필터부(208)는 변경부(206)에서 출력되는 전압 값에 따라 전하를 축적했다 방출하는 회로이기 때문에 회로 내 캐패시터에 축적되는 전하량을 바뀌게 되는데, 전하량의 변화에 따라 주파수 출력부(210)에 인가되는 입력 전압을 가변시킨다.Since the loop filter unit 208 is a circuit that accumulates and discharges charges according to the voltage value output from the change unit 206, the amount of charge accumulated in the capacitors in the circuit is changed. The frequency output unit 210 is changed according to the change of the charge amount. The input voltage applied to the variable is varied.

주파수 출력부(210)는 루프 필터부(208)로부터 인가되는 입력 전압에 의거하여 주파수 신호를 테스트 장치(230)에 출력한다.The frequency output unit 210 outputs the frequency signal to the test device 230 based on an input voltage applied from the loop filter unit 208.

먹스부(214)는 모드 결정부(222)의 모드 결정 신호에 응답하여 분주기(212)에서 출력 주파수 신호를 기 설정된 비율로 낮춘 신호를 A/D 변환부(216)에 출력하거나 페이즈 감지부(204)에 출력한다. The mux unit 214 outputs a signal obtained by lowering an output frequency signal at a predetermined ratio from the divider 212 to the A / D converter 216 in response to the mode determination signal of the mode determiner 222 or the phase detector. Output to 204.

즉, 모드 결정부(222)로부터 고주파 모드의 모드 결정 신호가 인가됨에 따라 먹스부(214)는 분주기(212)의 출력 신호를 A/D 변환부(216)에 출력하고, 저주파 모 드의 모드 결정 신호가 인가됨에 따라 분주기(212)의 출력 신호를 페이즈 감지부(204)에 출력한다.That is, as the mode determination signal of the high frequency mode is applied from the mode determination unit 222, the mux unit 214 outputs the output signal of the frequency divider 212 to the A / D conversion unit 216, As the mode determination signal is applied, the output signal of the divider 212 is output to the phase detector 204.

A/D 변환부(216)는 분주기(212)의 출력 신호인 특정 주파수의 사인 파형(sine waveform)을 디지털 코드로 변환한 후 변환된 디지털 코드를 비교부(216)에 출력한다.The A / D converter 216 converts a sine waveform of a specific frequency, which is an output signal of the frequency divider 212, into a digital code, and then outputs the converted digital code to the comparator 216.

비교부(216)는 디지털 코드와 메모리(220)에 저장된 기대 값간의 비교를 통해 최종적으로 패스/페일(pass/fail)을 판단한 후 이에 대응되는 신호, 예컨대 하이/로우(high/low) 신호를 테스트 장치(230)에 제공한다.The comparator 216 finally determines a pass / fail based on a comparison between the digital code and the expected value stored in the memory 220, and then receives a corresponding signal, for example, a high / low signal. To the test device 230.

모드 결정부(222)는 PLL 장치(200)의 출력 주파수가 기 설정된 크기 이상의 고주파 신호인 경우 하이 신호를 먹스부(214)에 출력하며, 저주파 신호인 경우 로우 신호를 먹스부(214)에 출력한다.The mode determiner 222 outputs a high signal to the mux unit 214 when the output frequency of the PLL device 200 is a high frequency signal of a predetermined magnitude or more, and outputs a low signal to the mux unit 214 when the low frequency signal is output. do.

결과 제공부(224)는 주파수 출력부(210)의 출력 주파수 신호를 이용하여 타이밍 측정 유닛을 이용하여 측정한 결과를 표시 장치(미도시됨)에 디스플레이해주거나, 비교부(218)의 출력 신호를 토대로 PLL 장치(200)의 테스트 결과를 표시 장치에 디스플레이해준다.The result providing unit 224 displays the result of the measurement using the timing measuring unit using the output frequency signal of the frequency output unit 210 on a display device (not shown), or output signal of the comparator 218. Based on the above, the test result of the PLL device 200 is displayed on the display device.

상기와 같은 구성을 갖는 PLL 장치를 이용한 테스트 과정에 대해 설명하면 아래와 같다.Referring to the test process using the PLL device having the configuration as described above is as follows.

먼저, 테스트 장치(230)의 모드 결정부(232)는 PLL 장치(200)의 주파수 출력부(210)에서 출력되는 출력 주파수 신호를 토대로 모드 결정 신호를 먹스부(214)에 제공한다. 즉, 출력 주파수 신호가 기 설정된 값 이상의 고주파 신호인 경우에는 고주파 모드 결정 신호를 먹스부(214)에 제공하며, 그렇지 않을 경우 저주파 모드 결정 신호를 먹스부(214)에 제공한다.First, the mode determiner 232 of the test device 230 provides a mode determination signal to the mux unit 214 based on the output frequency signal output from the frequency output unit 210 of the PLL device 200. That is, when the output frequency signal is a high frequency signal of a predetermined value or more, the high frequency mode determination signal is provided to the mux unit 214, and otherwise, the low frequency mode determination signal is provided to the mux unit 214.

고주파 모드 결정 신호가 먹스부(214)에 제공되는 경우 주파수 출력부(210)에서 피드백되는 출력 주파수 신호는 분주기(212)에 의해 기 설정된 값 비율로 낮아진 후 A/D 변환부(216)에 제공되며, A/D 변환부(216)는 제공받은 신호를 디지털 코드로 변경하여 비교부(218)에 제공한다.When the high frequency mode determination signal is provided to the mux unit 214, the output frequency signal fed back from the frequency output unit 210 is lowered to a predetermined value ratio by the divider 212 and then, to the A / D converter 216. The A / D converter 216 converts the received signal into a digital code and provides it to the comparator 218.

비교부(218)는 디지털 코드와 메모리(220)에 저장된 기대 값간의 비교를 통해 PLL 장치(200)에서 출력되는 출력 주파수 신호가 정상인지를 판단한 후 정상인 경우 하이 신호를 테스트 장치(230)에 제공하며, 그렇지 않을 경우 로우 신호를 테스트 장치(230)에 제공한다.The comparator 218 determines whether the output frequency signal output from the PLL device 200 is normal by comparing the expected value stored in the digital code and the memory 220, and provides a high signal to the test device 230 when it is normal. Otherwise, a low signal is provided to the test apparatus 230.

이에 따라, 테스트 장치(230)의 결과 제공부(234)는 PLL 장치(200)의 테스트 결과를 표시 장치(미도시됨)에 출력해준다.Accordingly, the result providing unit 234 of the test device 230 outputs the test result of the PLL device 200 to the display device (not shown).

한편, 저주파 모드 결정 신호가 먹스부(214)에 제공되는 경우 주파수 출력부(210)에서 피드백되는 출력 주파수 신호는 분주기(212)에 의해 기 설정된 값 비율로 낮아진 후 페이즈 감지부(204), 변경부(206) 및 루프 필터부(208)를 거쳐 주파수 출력부(210)에 제공되며, 주파수 출력부(210)는 출력 주파수 신호를 테스트 장치(230)에 제공한다.On the other hand, when the low frequency mode determination signal is provided to the mux unit 214, the output frequency signal fed back from the frequency output unit 210 is lowered by a predetermined value ratio by the frequency divider 212, and then the phase detection unit 204, The changer 206 and the loop filter 208 are provided to the frequency output unit 210, and the frequency output unit 210 provides the output frequency signal to the test apparatus 230.

테스트 장치(230)의 결과 제공부(234)는 주파수 출력부(210)의 출력 주파수 신호를 이용하여 타이밍 측정 유닛을 이용하여 측정한 결과를 표시 장치(미도시됨)에 디스플레이해준다.The result providing unit 234 of the test device 230 displays a result measured by the timing measuring unit using the output frequency signal of the frequency output unit 210 on a display device (not shown).

본 발명의 실시 예에 따르면, PLL 장치(200) 자체적으로 고주파 출력 신호를 테스트할 수 있는 비스트 회로를 구현함으로써, 별도의 테스트 장치(230) 없이 고주파 출력 신호를 테스트할 수 있다.According to the exemplary embodiment of the present invention, the PLL device 200 may implement a bee circuit capable of testing the high frequency output signal by itself, thereby testing the high frequency output signal without a separate test device 230.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 예를 들어 당업자는 각 구성요소의 재질, 크기 등을 적용 분야에 따라 변경하거나, 개시된 실시형태들을 조합 또는 치환하여 본 발명의 실시예에 명확하게 개시되지 않은 형태로 실시할 수 있으나, 이 역시 본 발명의 범위를 벗어나지 않는 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것으로 한정적인 것으로 이해해서는 안 되며, 이러한 변형된 실시예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that. For example, those skilled in the art can change the material, size, etc. of each component according to the application field, or combine or replace the disclosed embodiments in a form that is not clearly disclosed in the embodiments of the present invention, but this also It does not depart from the scope of the invention. Therefore, the above-described embodiments are to be considered in all respects as illustrative and not restrictive, and such modified embodiments should be included in the technical spirit described in the claims of the present invention.

도 1은 종래의 위상 동기화 장치에서 출력되는 출력 신호의 주파수를 측정 과정을 설명하기 위한 도면이며,1 is a view for explaining the process of measuring the frequency of the output signal output from the conventional phase synchronization device,

도 2는 본 발명의 실시 예에 따른 주파수 출력의 측정이 가능한 위상 동기화 장치 및 그 주변 구성을 도시한 블록도이다.2 is a block diagram illustrating a phase synchronization device capable of measuring a frequency output according to an exemplary embodiment of the present invention and a peripheral configuration thereof.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200 : PLL 장치 202 : 기준 주파수 발생부200: PLL device 202: reference frequency generator

204 : 페이즈 감지부 206 : 변경부204: phase detection unit 206: change unit

208 : 루프 필터부 210 : 주파수 출력부208 loop filter section 210 frequency output section

212 : 분주기 214 : 먹스부212: dispenser 214: musbu

216 : A/D 변환부 218 : 비교부216: A / D conversion unit 218: comparison unit

220 : 메모리 230 : 테스트 장치220: memory 230: test device

Claims (4)

기준 신호와 피드백받은 출력 주파수 신호간의 비교를 통해 펄스 신호를 출력하는 페이즈 감지부를 포함하며, 상기 페이즈 감지부로부터 출력되는 상기 펄스 신호를 토대로 출력 주파수 신호를 테스트 장치로 제공하는 위상 동기화 장치로서,A phase synchronization device for outputting a pulse signal through a comparison between the reference signal and the output frequency signal fed back, the phase synchronization device for providing an output frequency signal to the test device based on the pulse signal output from the phase detection unit, 상기 피드백받은 출력 주파수 신호를 디지털 코드로 변환하여 출력하는 A/D 변환부와,An A / D converter converting the feedback output frequency signal into a digital code and outputting the digital code; 상기 A/D 변환부로부터 출력되는 상기 디지털 코드와 기 저장된 기대 값간의 비교를 통해 패스 또는 페일 신호를 상기 테스트 장치에 제공하는 비교부와,A comparator for providing a pass or fail signal to the test apparatus through a comparison between the digital code output from the A / D converter and a pre-stored expected value; 상기 테스트 장치로부터 제공받은 저주파 모드 신호에 따라 상기 피드백받은 출력 주파수 신호를 상기 페이즈 감지부에 제공하거나 고주파 모드 신호에 의거하여 상기 피드백받은 출력 주파수 신호를 상기 A/D 변환부에 출력하는 먹스부를 포함하는And a mux unit configured to provide the feedback output frequency signal to the phase detection unit according to the low frequency mode signal provided from the test device or to output the feedback output frequency signal to the A / D converter based on a high frequency mode signal. doing 주파수 측정이 가능한 위상 동기화 장치.Phase synchronizer with frequency measurement. 제 1 항에 있어서,The method of claim 1, 상기 테스트 장치는, 상기 위상 동기화 장치의 출력 주파수 신호의 주파수 크기를 토대로 상기 고주파 모드 신호 또는 상기 저주파 모드 신호를 상기 먹스부에 제공하는 The test apparatus provides the high frequency mode signal or the low frequency mode signal to the mux part based on the frequency magnitude of the output frequency signal of the phase synchronizer. 주파수 측정이 가능한 위상 동기화 장치.Phase synchronizer with frequency measurement. 제 1 항에 있어서,The method of claim 1, 상기 기대 값이 저장된 메모리를 더 포함하는Further comprising a memory in which the expected value is stored 주파수 측정이 가능한 위상 동기화 장치.Phase synchronizer with frequency measurement. 제 1 항에 있어서,The method of claim 1, 상기 A/D 변환부는, 상기 피드백받은 출력 주파수 신호에서 기 설정된 주파수의 사인 파형을 디지털 코드로 변환하여 상기 비교부에 출력하는 The A / D converter converts a sinusoidal waveform having a predetermined frequency from the feedback output frequency signal into a digital code and outputs the digital code to the comparison unit. 주파수 측정이 가능한 위상 동기화 장치.Phase synchronizer with frequency measurement.
KR1020090134100A 2009-12-30 2009-12-30 Phase locked loop apparatus for frequency estimation KR20110077500A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090134100A KR20110077500A (en) 2009-12-30 2009-12-30 Phase locked loop apparatus for frequency estimation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134100A KR20110077500A (en) 2009-12-30 2009-12-30 Phase locked loop apparatus for frequency estimation

Publications (1)

Publication Number Publication Date
KR20110077500A true KR20110077500A (en) 2011-07-07

Family

ID=44917083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134100A KR20110077500A (en) 2009-12-30 2009-12-30 Phase locked loop apparatus for frequency estimation

Country Status (1)

Country Link
KR (1) KR20110077500A (en)

Similar Documents

Publication Publication Date Title
US8489947B2 (en) Circuit and method for simultaneously measuring multiple changes in delay
US6819117B2 (en) PICA system timing measurement &amp; calibration
US9134374B2 (en) Circuit and method for measuring delays between edges of signals of a circuit
US7737739B1 (en) Phase step clock generator
US7508217B2 (en) Test apparatus and test module
US11070218B2 (en) Real time counter-based method for the determination and measurement of frequency lock time in phase-locked loops
WO2009144669A1 (en) Dll for period jitter measurement
JP2007071622A (en) Tester and test method
WO2007038340A2 (en) Strobe technique for time stamping a digital signal
US20140125419A1 (en) Method and system for testing oscillator circuit
Jenkins et al. An on-chip jitter measurement circuit with sub-picosecond resolution
Ince et al. Digital built-in self-test for phased locked loops to enable fault detection
EP1024367B1 (en) Frequency measurement test circuit and semiconductor integrated circuit having the same
TWI751280B (en) Absence of voltage detector
US10483991B2 (en) Semiconductor device and test method
US20080232538A1 (en) Test apparatus and electronic device
KR20110077500A (en) Phase locked loop apparatus for frequency estimation
US11740272B2 (en) Integrated impedance measurement device and impedance measurement method thereof
EP1875258B1 (en) Test prepared integrated circuit with an internal power supply domain
US4506212A (en) Method and apparatus for testing integrated circuits using AC test input and comparison of resulting frequency spectrum outputs
US10261128B2 (en) Test circuit capable of measuring PLL clock signal in ATPG mode
US12038463B2 (en) Integrated impedance measurement device and impedance measurement method thereof
Sunter et al. Adaptive parametric BIST of high-speed parallel I/Os via standard boundary scan
Sunter et al. Contactless Test of IC Pads, Pins, and TSVs via Standard Boundary Scan
GB2058366A (en) Improvements in or Relating to the Testing of Integrated Circuits

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination