KR20110076580A - Liquid crystal display device of thin film transistor - Google Patents

Liquid crystal display device of thin film transistor Download PDF

Info

Publication number
KR20110076580A
KR20110076580A KR1020090133326A KR20090133326A KR20110076580A KR 20110076580 A KR20110076580 A KR 20110076580A KR 1020090133326 A KR1020090133326 A KR 1020090133326A KR 20090133326 A KR20090133326 A KR 20090133326A KR 20110076580 A KR20110076580 A KR 20110076580A
Authority
KR
South Korea
Prior art keywords
blocking pattern
liquid crystal
data line
blocking
crystal display
Prior art date
Application number
KR1020090133326A
Other languages
Korean (ko)
Other versions
KR101730182B1 (en
Inventor
김정오
홍기상
백정선
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090133326A priority Critical patent/KR101730182B1/en
Publication of KR20110076580A publication Critical patent/KR20110076580A/en
Application granted granted Critical
Publication of KR101730182B1 publication Critical patent/KR101730182B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

PURPOSE: A thin film transistor liquid crystal display is provided to improve an opening rate by reducing a parasitic capacitance generated according to a data line. CONSTITUTION: A thin film transistor liquid crystal display device includes as follows. A substrate. A gate line(10) and a data line(13) are arranged on the substrate to be crossed for pixel area on the substrate. A switching element(TFT) is arranged on the crossing area of the gate line and the data line. A pixel elements(19) is arranged on the pixel area. A first blocking pattern and a second blocking pattern(30,31) are separately arranged in parallel to a lower side of the data line. The first blocking pattern and the second blocking pattern faces each other by having the data line in the middle, and has a wing unit for blocking the light from exposing on the surface facing each other.

Description

박막 트랜지스터 액정표시장치{Liquid Crystal Display Device of Thin Film Transistor}Liquid Crystal Display Device of Thin Film Transistor

본원 발명은 박막 트랜지스터 액정표시장치에 관한 것이다.The present invention relates to a thin film transistor liquid crystal display device.

최근 들어 급속한 발전을 거듭하고 있는 액정표시장치는 소형, 경량화되면서 성능은 더욱 강력해진 제품들이 생산되고 있다. 지금까지 정보 디스플레이 장치에 널리 사용되고 있는 CRT(cathode ray tube)가 성능이나 가격 측면에서 많은 장점이 있지만, 소형화 또는 휴대성의 측면에서는 많은 단점이 있다.Recently, liquid crystal display devices, which are rapidly developing, are being manufactured with smaller, lighter weight and more powerful products. Cathode ray tubes (CRTs), which are widely used in information display devices, have many advantages in terms of performance and price, but have many disadvantages in terms of miniaturization or portability.

이에 반하여, 액정표시장치는 소형화, 경량화, 저 전력 소비화 등의 장점이 있어 CRT의 단점을 극복할 수 있는 대체 수단으로 점차 주목받아 왔고, 현재는 디스플레이 장치를 필요로 하는 거의 모든 정보 처리 기기에 장착되고 있는 실정이다.On the other hand, liquid crystal displays have been attracting attention as an alternative means of overcoming the shortcomings of CRTs due to the advantages of miniaturization, light weight, and low power consumption, and are currently used in almost all information processing devices that require display devices. It is the situation that is attached.

이러한 액정표시장치는 일반적으로 액정의 특정한 분자 배열에 전압을 인가하여, 다른 분자 배열로 변환시켜 광학적 성질의 변화를 시각 변화로 변환하는 것으로, 액정 셀에 의한 빛의 변조를 이용한 디스플레이 장치이다.Such a liquid crystal display generally applies a voltage to a specific molecular array of a liquid crystal, converts it into a different molecular array, and converts a change in optical properties into a visual change, and is a display device using modulation of light by a liquid crystal cell.

상기 액정표시장치는 화소 단위를 이루는 액정 셀의 형성 공정을 동반하는 패널 상부기판 및 하부기판의 제조공정과, 액정 배향을 위한 배향막의 형성 및 러빙(Rubbing) 공정과, 상부기판 및 하부기판의 합착 공정과, 합착된 상부기판 및 하부기판 사이에 액정을 주입하고 봉지하는 공정 등의 여러 과정을 거쳐 완성된다.The liquid crystal display device includes a process of manufacturing a panel upper substrate and a lower substrate accompanied with a process of forming a liquid crystal cell forming a pixel unit, forming and rubbing an alignment layer for liquid crystal alignment, and bonding the upper substrate and the lower substrate together. The process is completed through various processes such as a process of injecting and encapsulating liquid crystal between the bonded upper substrate and the lower substrate.

최근 액정표시장치는 소형화, 박형화, 저 전력화 특성을 가지면서 양질의 화면 품위를 구현할 수 있도록 개발되고 있다.Recently, liquid crystal displays have been developed to realize high quality screen quality while having miniaturization, thinning, and low power.

그 중 하나가 화소 개구율과 투과율을 향상시키는 것이다. 하부기판의 화소 영역은 게이트 라인과 데이터 라인이 교차하여 정의되고, 화소 영역에는 스위칭소자와 화소전극이 배치된다. 개구율과 투과율을 높이기 위해서는 투과 영역을 넓히고 비투과 영역을 줄여야 한다.One of them is to improve pixel aperture ratio and transmittance. The pixel area of the lower substrate is defined by crossing the gate line and the data line, and the switching element and the pixel electrode are disposed in the pixel area. In order to increase the aperture ratio and transmittance, it is necessary to widen the transmission area and reduce the non-transmission area.

하지만, 액정표시장치의 개구율과 투과율을 높이면 상대적으로 기생 커패시턴스로 인하여 데이터 신호의 지연 또는 수평 크로스 토크(cross talk)가 발생되는 문제가 있다. However, when the aperture ratio and the transmittance of the liquid crystal display are increased, there is a problem in that a delay or horizontal cross talk of a data signal occurs due to a parasitic capacitance.

본 발명은 데이터 라인을 따라 발생되는 기생 커패시턴스를 줄이면서 개구율을 향상시킨 박막 트랜지스터 액정표시장치를 제공함에 목적이 있다.An object of the present invention is to provide a thin film transistor liquid crystal display device having an improved aperture ratio while reducing parasitic capacitance generated along a data line.

또한, 본 발명은 데이터 라인 하부에 백라이트 광을 차단할 수 있는 차단패턴을 배치하여 빛샘 불량을 개선한 박막 트랜지스터 액정표시장치를 제공함에 다른 목적이 있다.Another object of the present invention is to provide a thin film transistor liquid crystal display device in which light leakage defects are improved by disposing a blocking pattern that blocks backlight light under a data line.

상기와 같은 과제를 해결하기 위한 본 발명의 박막 트랜지스터 액정표시장치는, 기판; 상기 기판 상에 화소 영역을 구획하기 위해 교차되도록 배치된 게이트 라인과 데이터 라인; 상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 스위칭 소자; 상기 화소 영역에 배치되어 있는 화소 전극; 및 상기 데이터 라인의 하측에 평행하게 이격 배치된 제 1 차단패턴과 제 2 차단패턴을 포함하고, 상기 제 1 차단패턴과 제 2 차단패턴은 상기 데이터 라인을 사이에 두고 서로 마주하며, 서로 마주하는 면에는 빛샘 차단을 위한 날개부가 형성된 것을 특징으로 한다.The thin film transistor liquid crystal display device of the present invention for solving the above problems, the substrate; Gate lines and data lines arranged to intersect the pixel regions on the substrate; A switching element disposed at an intersection of the gate line and the data line; A pixel electrode disposed in the pixel region; And a first blocking pattern and a second blocking pattern spaced apart from each other in parallel to the lower side of the data line, wherein the first blocking pattern and the second blocking pattern face each other with the data line therebetween and face each other. The surface is characterized in that the wing formed for blocking light leakage.

본 발명은 액정표시장치의 화소 영역의 개구율을 향상시킨 효과가 있다.The present invention has the effect of improving the aperture ratio of the pixel region of the liquid crystal display device.

또한, 본 발명은 데이터 라인 하부에 백라이트 광을 차단할 수 있는 차단패턴을 배치하여 빛샘 불량을 개선한 효과가 있다.In addition, the present invention has an effect of improving the light leakage failure by placing a blocking pattern that can block the backlight light under the data line.

또한, 본 발명은 데이터 라인 영역에서 발생되는 기생 커패시턴스를 줄여 데이터 신호 지연과 크로스 토크 불량을 방지한 효과가 있다.In addition, the present invention has the effect of reducing the parasitic capacitance generated in the data line region to prevent data signal delay and crosstalk failure.

이하, 본 발명의 실시 예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided as examples to sufficiently convey the spirit of the present invention to those skilled in the art. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 것이다.1 illustrates a pixel structure of a liquid crystal display according to the present invention.

도 1에 도시된 바와 같이, 본 발명의 액정표시장치는, 기판 상에 게이트 라인(10)과 데이터 라인(13)이 교차 배열되어 화소 영역(sub-pixel)을 정의한다.As shown in FIG. 1, in the liquid crystal display of the present invention, a gate line 10 and a data line 13 are alternately arranged on a substrate to define a pixel area (sub-pixel).

상기 게이트 라인(10)과 데이터 라인(13)이 교차되는 영역에는 스위칭 소자인 TFT(Thin Film Transistor)가 배치되어 있고, 상기 화소 영역에는 데이터 라인(13)과 평행한 방향으로 투명성 도전물질(ITO: Indium-Tin-Oxide)로된 화소 전극(19)이 배치되어 있다.A TFT (Thin Film Transistor), which is a switching element, is disposed in an area where the gate line 10 and the data line 13 cross each other, and a transparent conductive material (ITO) in a direction parallel to the data line 13 is disposed in the pixel area. The pixel electrode 19 made of Indium-Tin-Oxide is disposed.

본 발명에서는 데이터 라인(13)을 따라 좌우측에 화소 전극(29, 19)이 배치되어 있고, 상기 게이트 라인(10) 및 TFT의 게이트 전극과 동일층에 제 1, 2 차단패턴(30, 31)이 형성되어 있다. 상기 제 1, 2 차단패턴(30, 31)은 액정표시장치의 공통라인(미도시)으로부터 분기된 패턴일 수 있다.In the present invention, the pixel electrodes 29 and 19 are disposed on the left and right sides along the data line 13, and the first and second blocking patterns 30 and 31 are disposed on the same layer as the gate electrode of the gate line 10 and the TFT. Is formed. The first and second blocking patterns 30 and 31 may be patterns branched from a common line (not shown) of the liquid crystal display.

상기 제 1, 2 차단패턴(30, 31)은 데이터 라인(13)과 오버랩되는 영역에서 이격되어 마주하고 있다. 상기 제 1, 2 차단패턴(30, 31)이 서로 마주하는 면에는 각각 날개부가 형성되어 있어, 백라이트로부터 진행해오는 빛 중 데이터 라인(13) 양측 가장자리를 따라 진행하는 빛을 상쇄시켜 빛샘 불량을 방지하는 기능을 한다.The first and second blocking patterns 30 and 31 are spaced apart from each other in an area overlapping the data line 13. Wings are formed on the surfaces of the first and second blocking patterns 30 and 31 that face each other, thereby preventing light leakage by canceling light traveling along both edges of the data line 13 of the light from the backlight. Function.

즉, 상기 제 1, 2 차단패턴(30, 31)에 형성되어 있는 날개부는 백라이트로부터 진행해오는 광을 회절 및 상쇄시켜 데이터 라인(13)과 화소 전극(29, 19)들 사이에서 발생되는 빛샘 불량을 제거한다.That is, the wing portion formed in the first and second blocking patterns 30 and 31 diffracts and cancels the light traveling from the backlight, so that light leakage occurs between the data line 13 and the pixel electrodes 29 and 19. Remove it.

또한, 상기 데이터 라인(13)과 소정 부분 오버랩되는 제 1, 2 차단패턴(30, 31)은 서로 이격되어 있어, 데이터 라인(13)의 하측 방향에는 상기 제 1, 2 차단패턴(30, 31)이 존재하지 않는다. 따라서, 상기 데이터 라인(13)과 제 1, 2 차단패턴(30,31) 사이에서 발생되는 기생 커패시턴스를 줄일 수 있다. 상기 날개부 형성으로 인하여 상기 제 1 및 2 차단패턴(30, 31)의 이격거리를 줄일 수 있어 화소 개구율을 향상시킬 수 있다.In addition, the first and second blocking patterns 30 and 31 overlapping the data line 13 by a predetermined portion are spaced apart from each other, so that the first and second blocking patterns 30 and 31 are downward in the data line 13. ) Does not exist. Therefore, parasitic capacitance generated between the data line 13 and the first and second blocking patterns 30 and 31 can be reduced. Due to the wing portion, the separation distance between the first and second blocking patterns 30 and 31 can be reduced, thereby improving the pixel aperture ratio.

도 2는 상기 도 1의 차단패턴들이 빛샘을 방지하는 모습을 도시한 것이다.FIG. 2 illustrates the blocking patterns of FIG. 1 preventing light leakage.

도 2를 참조하면, 제 1 차단패턴(30)과 제 2 차단패턴(31)은 소정의 거리로 이격되어 있고, 서로 마주하는 면에는 날개부(30a, 31a)가 형성되어 있다.Referring to FIG. 2, the first blocking pattern 30 and the second blocking pattern 31 are spaced apart by a predetermined distance, and wings 30a and 31a are formed on surfaces facing each other.

상기 날개부(30a, 31a)는 톱니 형상을 하고 있고, 다수개의 산들을 포함한다.The wing portions 30a and 31a have a sawtooth shape and include a plurality of mountains.

상기 제 1 차단패턴(30)과 제 2 차단패턴(31)의 하측에서 진행하는 백라이트 광은 제 1 차단패턴(30)과 제 2 차단패턴(31)에 의해 차단된다. 상기 제 1 차단패턴(30)과 제 2 차단패턴(31)의 날개부(30a, 31a)들에서는 백라이트 광들이 회절 및 상쇄되어 소정의 경사방향으로 진행하는 빛을 차단한다. 즉, 상기 제 1 차단패턴(30)과 제 2 차단패턴(31)에 수직한 방향으로 진행하는 빛샘 불량을 제거한다.The backlight light traveling below the first blocking pattern 30 and the second blocking pattern 31 is blocked by the first blocking pattern 30 and the second blocking pattern 31. In the wing portions 30a and 31a of the first blocking pattern 30 and the second blocking pattern 31, backlight light is diffracted and canceled to block light traveling in a predetermined oblique direction. That is, the light leakage defects traveling in a direction perpendicular to the first blocking pattern 30 and the second blocking pattern 31 are removed.

따라서, 상기 제 1 차단패턴(30)과 제 2 차단패턴(31)이 마주하는 공간에는 상측 방향으로 진행하는 빛만이 존재하게 된다. 상측 방향으로 진행하는 빛은 도 1에 도시된 바와 같이, 데이터 라인에 의해 차단된다.Therefore, only light traveling in an upward direction is present in a space where the first blocking pattern 30 and the second blocking pattern 31 face each other. Light traveling in the upward direction is blocked by the data line, as shown in FIG.

또한, 본 발명의 화소 영역에 형성하는 제 1 차단패턴(30)과 제 2 차단패턴(31)은 서로 분리되어 있고, 분리된 영역으로 데이터 라인이 오버랩되는 구조이기 때문에 데이터 라인을 따라 발생하는 기생 커패시턴스를 줄일 수 있다.In addition, since the first blocking pattern 30 and the second blocking pattern 31 formed in the pixel area of the present invention are separated from each other and the data lines overlap with the separated areas, parasitics generated along the data lines are generated. Capacitance can be reduced.

또한, 데이터 라인을 중심으로 양측 가장자리를 따라 발생하는 빛샘을 줄일 수 있다.In addition, light leakage along both edges of the data line can be reduced.

도 3a 및 도 3b는 종래 차단패턴과 본 발명의 차단패턴에서 발생되는 빛샘을 비교하기 위한 것이다.3a and 3b is for comparing the light leakage generated in the conventional blocking pattern and the blocking pattern of the present invention.

도 3a는 종래 차단패턴(SP: Shield Pattern)은 날개부가 형성되어 있지 않다. 상기 차단패턴(SP)들 사이로 진행하는 빛은 회절 현상에 의해 차단패턴에 수직한 방향으로 빛샘이 발생되는 것을 볼 수 있다.3A illustrates that a shield pattern (SP) is not provided with a wing portion. Light traveling between the blocking patterns SP may be seen to generate light leakage in a direction perpendicular to the blocking pattern by diffraction.

즉, 차단패턴들(SP) 사이로 진행하는 빛은 상부 방향과 상기 차단패턴들 상부 방향으로 진행하고 있는 것이다.That is, the light traveling between the blocking patterns SP is traveling upward and in the upward direction of the blocking patterns.

도 3b는 본 발명의 날개부가 형성된 차단패턴들이다. 도시된 바와 같이, 차단패턴들의 날개부들에 의해 형성되는 공간을 통해서만 많은 빛이 보이고, 상기 차 단패턴들에 수직한 방향으로는 거의 빛이 보이지 않음을 볼 수 있다.Figure 3b is a blocking pattern formed wing portion of the present invention. As shown, it can be seen that a lot of light is visible only through the space formed by the wings of the blocking patterns, almost no light in the direction perpendicular to the blocking patterns.

즉, 본 발명의 차단패턴들에 형성된 날개부는 하부로부터 진행하는 빛 중 차단패턴에 수직한 방향으로 진행하는 빛을 서로 상쇄시킨다. 이는 차단패턴에 형성된 날개부의 톱니 패턴에 의해 회절과 상쇄가 일어나기 때문이다.That is, the wing portions formed in the blocking patterns of the present invention cancel each other, the light traveling in a direction perpendicular to the blocking pattern among the light proceeding from the bottom. This is because diffraction and cancellation occur due to the sawtooth pattern of the wing portion formed in the blocking pattern.

도 4는 상기 도 1의 A-A'선을 절단한 단면도이다.4 is a cross-sectional view taken along line AA ′ of FIG. 1.

도 4에 도시한 바와 같이, 투명한 절연기판(100) 상에 게이트 전극(11)이 형성되어 있고, 상기 게이트 전극(11)과 동일한 층에 제 1 차단패턴(30)과 제 2 차단패턴(31)이 형성되어 있다. 상기 제 1 차단패턴(30)과 제 2 차단패턴(31)은 공통라인(미도시)으로부터 분기되는 패턴일 수 있다.As shown in FIG. 4, the gate electrode 11 is formed on the transparent insulating substrate 100, and the first blocking pattern 30 and the second blocking pattern 31 are formed on the same layer as the gate electrode 11. ) Is formed. The first blocking pattern 30 and the second blocking pattern 31 may be patterns branched from a common line (not shown).

상기 게이트 전극(11) 상에는 게이트 절연막(12)을 사이에 두고 채널층(14)이 형성되어 있다. 상기 채널층(14)은 비정질실리콘막과 도핑된 비정질실리콘막을 포함한다.The channel layer 14 is formed on the gate electrode 11 with the gate insulating layer 12 interposed therebetween. The channel layer 14 includes an amorphous silicon film and a doped amorphous silicon film.

상기 채널층(14) 상에는 소스/드레인 전극(17a, 17b)이 형성되어 있고, 상기 제 1 차단패턴(30)과 제 2 차단패턴(31) 사이에는 게이트 절연막(12)을 사이에 두고 데이터 라인(13)이 형성되어 있다. 상기 데이터 라인(13) 하측에는 채널층(14)이 형성되어 있다. 이는, 회절 또는 하프톤 마스크를 이용하여 소스/드레인 전극(17a, 17b)과 채널층(14)을 동시에 형성하기 때문이다.Source / drain electrodes 17a and 17b are formed on the channel layer 14, and a data line is interposed between the first blocking pattern 30 and the second blocking pattern 31 with a gate insulating layer 12 interposed therebetween. (13) is formed. The channel layer 14 is formed under the data line 13. This is because the source / drain electrodes 17a and 17b and the channel layer 14 are simultaneously formed using a diffraction or a halftone mask.

상기 소스/드레인 전극(17a, 17b) 상에는 보호막(39)이 형성되어 있고, 보호막(39) 상에는 화소 전극(19)이 형성되어 있다. 상기 화소 전극(19)은 드레인 전 극(17b)과 콘택홀을 통해 연결되어 있다.The passivation layer 39 is formed on the source / drain electrodes 17a and 17b, and the pixel electrode 19 is formed on the passivation layer 39. The pixel electrode 19 is connected to the drain electrode 17b through a contact hole.

상기 데이터 라인(13) 상부에는 화소 전극(19)과 인접한 화소 영역에 배치되는 화소 전극(29)이 형성되어 있다.The pixel electrode 29 is formed on the data line 13 and disposed in the pixel region adjacent to the pixel electrode 19.

본 발명에서는 데이터 라인(13)의 하부에는 제 1 차단패턴(30)과 제 2 차단패턴(31)이 이격된 공간이 있기 때문에 데이터 라인(13)과 제 1 차단패턴(30) 및 제 2 차단패턴(31) 사이의 기생 커패시턴스를 최소화할 수 있다. 이로 인하여 데이터 라인(13)을 따라 발생될 수 있는 크로스 토크 불량을 방지할 수 있다.In the present invention, since the space between the first blocking pattern 30 and the second blocking pattern 31 is spaced below the data line 13, the data line 13, the first blocking pattern 30, and the second blocking pattern are separated from each other. Parasitic capacitance between the patterns 31 can be minimized. This may prevent crosstalk failures that may occur along the data line 13.

도 5a 및 도 5b는 본 발명의 차단패턴에 형성되는 날개부의 구조를 도시한 것이다.5A and 5B illustrate the structure of a wing formed in the blocking pattern of the present invention.

도 5a 및 도 5b를 참조하면, 본 발명의 다른 실시예에 의한 제 1, 2 차단패턴들(SP1, SP2)의 날개부 구조를 도시하였다. 도 5a에 도시된 제 1, 2 차단패턴(SP1, SP2)의 날개부의 구조는 마주하는 면을 따라 사각형 구조의 요철 패턴으로 형성되어 있다. 도 5b에 도시된 제 1, 2 차단패턴(SP1, SP2)의 날개부의 구조는 마주하는 면을 따라 유선형 패턴으로 형성되어 있다.5A and 5B, the wing structure of the first and second blocking patterns SP1 and SP2 according to another embodiment of the present invention is illustrated. The wings of the first and second blocking patterns SP1 and SP2 shown in FIG. 5A are formed in a concave-convex pattern of a rectangular structure along the facing surface. The wings of the first and second blocking patterns SP1 and SP2 shown in FIG. 5B are formed in a streamlined pattern along the facing surface.

즉, 서로 이격되어 있는 제 1, 2 차단패턴들(SP1, SP)은 이격된 공간을 통해 진행하는 광을 상측 방향으로만 진행시키고 소정의 경사 방향(차단패턴들에 수직한 방향)으로 진행하는 빛은 상쇄시켜 빛샘 불량을 방지한다.That is, the first and second blocking patterns SP1 and SP, which are spaced apart from each other, propagate light traveling through the spaced space only in an upward direction and travel in a predetermined inclination direction (direction perpendicular to the blocking patterns). The light is offset to prevent light leakage.

도면에 도시된 것은 본 발명의 일 실시예에 불과한 것이고, 경우에 따라서는 차단패턴의 날개부 모양을 다각형 패턴, 타원형 패턴, 원형 패턴 등으로 형성할 수 있다.Shown in the drawings is only an embodiment of the present invention, and in some cases, the wing shape of the blocking pattern may be formed as a polygonal pattern, an elliptical pattern, a circular pattern, or the like.

도 1은 본 발명에 따른 액정표시장치의 화소 구조를 도시한 것이다.1 illustrates a pixel structure of a liquid crystal display according to the present invention.

도 2는 상기 도 1의 차단패턴들이 빛샘을 방지하는 모습을 도시한 것이다.FIG. 2 illustrates the blocking patterns of FIG. 1 preventing light leakage.

도 3a 및 도 3b는 종래 차단패턴과 본 발명의 차단패턴에서 발생되는 빛샘을 비교하기 위한 것이다.3a and 3b is for comparing the light leakage generated in the conventional blocking pattern and the blocking pattern of the present invention.

도 4는 상기 도 1의 A-A'선을 절단한 단면도이다.4 is a cross-sectional view taken along line AA ′ of FIG. 1.

도 5a 및 도 5b는 본 발명의 차단패턴에 형성되는 날개부의 구조를 도시한 것이다.5A and 5B illustrate the structure of a wing formed in the blocking pattern of the present invention.

(도면의 주요 부분에 대한 참조 부호의 설명) (Explanation of reference numerals for the main parts of the drawings)

10: 게이트 라인 13: 데이터 라인10: gate line 13: data line

19: 화소 전극 30: 제 1 차단패턴19: pixel electrode 30: first blocking pattern

31: 제 2 차단패턴31: second blocking pattern

Claims (4)

기판;Board; 상기 기판 상에 화소 영역을 구획하기 위해 교차되도록 배치된 게이트 라인과 데이터 라인;Gate lines and data lines arranged to intersect the pixel regions on the substrate; 상기 게이트 라인과 데이터 라인의 교차 영역에 배치된 스위칭 소자;A switching element disposed at an intersection of the gate line and the data line; 상기 화소 영역에 배치되어 있는 화소 전극; 및A pixel electrode disposed in the pixel region; And 상기 데이터 라인의 하측에 평행하게 이격 배치된 제 1 차단패턴과 제 2 차단패턴을 포함하고, A first blocking pattern and a second blocking pattern spaced apart from and parallel to the lower side of the data line; 상기 제 1 차단패턴과 제 2 차단패턴은 상기 데이터 라인을 사이에 두고 서로 마주하며, 서로 마주하는 면에는 빛샘 차단을 위한 날개부가 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.The first blocking pattern and the second blocking pattern face each other with the data line interposed therebetween, and the thin film transistor liquid crystal display according to claim 1, wherein a wing portion for blocking light leakage is formed. 제1항에 있어서, 상기 제 1 차단패턴과 제 2 차단패턴은 공통라인으로부터 분기되는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.The thin film transistor liquid crystal display of claim 1, wherein the first blocking pattern and the second blocking pattern are branched from a common line. 제1항에 있어서, 상기 날개부는 톱니 패턴, 사각형의 요철 패턴 또는 유선 형 패턴 중 어느 하나로 형성된 것을 특징으로 하는 박막 트랜지스터 액정표시장 치.The thin film transistor liquid crystal display of claim 1, wherein the wing part is formed of any one of a sawtooth pattern, a square uneven pattern, or a streamlined pattern. 제1항에 있어서, 상기 제 1 차단패턴과 제 2 차단패턴은 상기 게이트 라인과 동일층에 형성되는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.The thin film transistor liquid crystal display of claim 1, wherein the first blocking pattern and the second blocking pattern are formed on the same layer as the gate line.
KR1020090133326A 2009-12-29 2009-12-29 Liquid Crystal Display Device of Thin Film Transistor KR101730182B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090133326A KR101730182B1 (en) 2009-12-29 2009-12-29 Liquid Crystal Display Device of Thin Film Transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090133326A KR101730182B1 (en) 2009-12-29 2009-12-29 Liquid Crystal Display Device of Thin Film Transistor

Publications (2)

Publication Number Publication Date
KR20110076580A true KR20110076580A (en) 2011-07-06
KR101730182B1 KR101730182B1 (en) 2017-04-25

Family

ID=44916463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090133326A KR101730182B1 (en) 2009-12-29 2009-12-29 Liquid Crystal Display Device of Thin Film Transistor

Country Status (1)

Country Link
KR (1) KR101730182B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109976053A (en) * 2017-12-27 2019-07-05 夏普株式会社 Base board for display device and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109976053A (en) * 2017-12-27 2019-07-05 夏普株式会社 Base board for display device and display device

Also Published As

Publication number Publication date
KR101730182B1 (en) 2017-04-25

Similar Documents

Publication Publication Date Title
US11740745B2 (en) Display device
US8614779B2 (en) Lateral electric field type active-matrix addressing liquid crystal display device
US7119871B2 (en) Liquid crystal display having insulating film overlapping and extending in direction of drain signal line
US10134906B2 (en) Display device
JP5530987B2 (en) Liquid crystal display
US10001676B2 (en) Display device
US10061165B2 (en) Liquid crystal display device including contact holes and spacers positioned relative thereto
JP5526085B2 (en) Liquid crystal display
EP3279721B1 (en) Array substrate and manufacturing method therefor, and display device
KR20130015737A (en) Liquid crystal display device
JP4609525B2 (en) Liquid crystal display device
US20190339555A1 (en) Curved display panel
KR20130018289A (en) Array substrate, liquid crystal panel and display device
KR102000648B1 (en) Array substrate, display device and manufacturing method of the array substrate
KR20130030975A (en) Liquid crystal display device
US10890815B2 (en) Display apparatus
JP2015210374A (en) Liquid crystal display device
WO2018150988A1 (en) Display device with position input function
JP2001092378A (en) Active matrix substrate
KR101730182B1 (en) Liquid Crystal Display Device of Thin Film Transistor
KR20080048725A (en) In-plane switching mode liquid crystal display device
JP2016057428A (en) Liquid crystal display device
US20190081076A1 (en) Thin film transistor substrate and display panel
US11003031B2 (en) Display apparatus
KR102600189B1 (en) Thin Film Transistor Substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant