KR20110073352A - 구리 함유 기판의 화학 기계적 평탄화를 위한 방법 - Google Patents

구리 함유 기판의 화학 기계적 평탄화를 위한 방법 Download PDF

Info

Publication number
KR20110073352A
KR20110073352A KR1020100132462A KR20100132462A KR20110073352A KR 20110073352 A KR20110073352 A KR 20110073352A KR 1020100132462 A KR1020100132462 A KR 1020100132462A KR 20100132462 A KR20100132462 A KR 20100132462A KR 20110073352 A KR20110073352 A KR 20110073352A
Authority
KR
South Korea
Prior art keywords
copper
dishing
surfactants
slurry
polishing
Prior art date
Application number
KR1020100132462A
Other languages
English (en)
Other versions
KR101203599B1 (ko
Inventor
시아오보 시
Original Assignee
듀퐁 에어 프로덕츠 나노머티어리얼즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 듀퐁 에어 프로덕츠 나노머티어리얼즈 엘엘씨 filed Critical 듀퐁 에어 프로덕츠 나노머티어리얼즈 엘엘씨
Publication of KR20110073352A publication Critical patent/KR20110073352A/ko
Application granted granted Critical
Publication of KR101203599B1 publication Critical patent/KR101203599B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

연마제, 세가지 이상의 계면활성제, 바람직하게는 비이온성 계면활성제, 바람직하게는 세가지의 별개의 계면활성제, 바람직하게는 계면활성제 당 100ppm 내지 2000ppm 범위의 그러한 계면활성제, 및 산화제를 포함하는, 구리 함유 기판의 화학 기계적 평탄화를 위한 관련 조성물을 사용하는 방법은 구리 함유 기판의 CMP 가공 동안에 높은 구리 제거율 및 낮은 디싱 값을 제공한다.

Description

구리 함유 기판의 화학 기계적 평탄화를 위한 방법{METHOD FOR CHEMICAL MECHANICAL PLANARIZATION OF A COPPER-CONTAINING SUBSTRATE}
관련 출원의 상호 참조
본 출원은 2009년 12월 22일자 출원된 미국 특허 가출원 번호 제61/288,895호의 권익을 주장한다.
본 발명은 일반적으로 반도체 웨이퍼 상의 구리 기판의 화학 기계적 평탄화(chemical-mechanical planarization: CMP)에 관한 것이다.
본 발명은 CMP 공정 동안 높은 구리 제거율을 제공하면서 또한 낮은 디싱(dishing) 값을 제공하는 구리 CMP 방법 및 관련된 슬러리 조성물에 관한 것이다.
반도체 기판의 평탄화를 위한 화학 기계적 평탄화(화학 기계적 폴리싱, CMP)는 현재 본 기술분야의 전문가에게는 광범위하게 공지되어 있으며, 다수의 특허 및 공개 문헌 공보에 기재되어 있다. CMP를 소개하는 참고문헌은 다음과 같다: 문헌["Chemical-Mechanical Polish" by G. B. Shinn et al., Chapter 15, pages 415-460, Handbook of Semiconductor Manufacturing Technology, editors: Y. Nishi and R. Doering, Marcel Dekker, New York City (2000)].
전형적인 CMP 공정에서, 기판(예, 웨이퍼)은 플래튼(platen)에 부착된 회전 폴리싱 패드(rotating polishing pad)와 접촉되게 놓인다. CMP 슬러리, 전형적으로는 연마 및 화학적 반응 혼합물이 기판의 CMP 공정 동안 패드에 공급된다. CMP 공정 동안, 패드(플래튼에 고정됨) 및 기판이 회전되면서, 웨이퍼 캐리어 시스템 또는 폴리싱 헤드가 기판을 가압(다운포스(downward force))한다. 슬러리는 화학 기계적 상호작용에 의해서 평탄화(폴리싱) 공정을 수행하며, 기판 막이 기판에 대한 패드의 회전 운동의 효과로 인해서 평탄화된다. 폴리싱은 이러한 방식으로 기판상의 소정의 막이 제거될 때까지 계속되며, 폴리싱의 통상적인 목적은 기판을 효과적으로 평탄화시키는 것이다. 전형적으로 금속 CMP 슬러리는 산화성 수성 매질중에 현탁된 연마재, 예컨대, 실리카 또는 알루미나를 함유한다.
집적회로(IC)와 같은 실리콘 기재 반도체 소자는 일반적으로 저-k 유전 물질, 이산화규소 또는 그 밖의 물질일 수 있는 유전층을 포함한다. 일반적으로, 알루미늄 또는 알루미늄 합금 또는 구리로부터 형성된 다단 회로 트레이스(multilevel circuit trace)가 저-k 또는 이산화규소 기판 상으로 패턴화된다.
CMP 가공은 여러 반도체 제조 공정에서 과량의 구리 금속을 제거하고 평탄화하기 위해 자주 사용된다. 예를 들어, 이산화규소 기판 상의 다층 구리 인터커넥트(multilevel copper interconnect) 또는 평면 구리 회로 트레이스(planar copper circuit trace)를 제조하는 한 방법은 다마신 공정(damascene process)으로서 언급된다. 다층 구리 인터커넥트를 형성하기 위해 일반적으로 사용되는 반도체 제조 공정에서, 금속화된 구리선 또는 구리 비아(via)가 전기화학적 금속 증착 후 구리 CMP 가공에 의해 형성된다. 일반적인 공정에서, 층간 유전체(interlevle dielectric(ILD)) 표면은 종래의 드라이 에칭 공정(dry etch process)에 의해 패턴화되어 수직 및 수평 인터커넥트를 위한 비아 및 트렌치를 형성하고, 서브층 인터커넥트 구조에 연결되게 한다. 패턴화된 ILD 표면은 ILD 표면 상에서, 그리고 에칭된 트렌치 및 비아내로 티탄 또는 탄탈과 같은 접착 촉진층 및/또는 질화티탄 또는 질화탈륨과 같은 확산 배리어층으로 코팅된다. 접착 촉진층 및/또는 확산 배리어층은 이후 구리, 예를 들어, 시드(seed) 구리 층에 의해, 이후 전기화학적으로 증착된 구리층에 의해 과코팅(overcoating)된다. 구조체가 증착된 금속으로 충전될 때까지 전기 증착은 계속된다. 끝으로, CMP 가공은 유전체(이산화규소 및/또는 저-k) 표면의 노출된 상승부를 지닌 평탄화된 표면이 얻어질 때까지 구리 덧층(copper overlayer), 접착 촉진층, 및/또는 확산 배리어층을 제거하는데 사용된다. 비아 및 트렌치는 회로 인터커넥트를 형성하는 전기 전도성 구리로 충전된 채로 잔류한다.
1단계 구리 CMP 가공이 요망되는 경우, 금속 피처(feature)의 디싱 또는 유전체의 침식을 피하거나 최소화하기 위해 금속 및 배리어층 물질의 제거율이 유전 물질에 대한 제거율보다 크게 높아야 한다는 것이 일반적으로 중요하다. 대안으로, 단계 1 구리 CMP 공정으로서 언급된 구리 과량(overburden)의 초기 제거 및 평탄화, 및 이후 배리어층 CMP 공정을 포함하는 다단계 구리 CMP 공정이 사용될 수 있다. 배리어층 CMP 공정은 흔히 배리어 또는 단계 2 구리 CMP 공정으로서 언급된다. 종래에는, 구리 및 접착 촉진층 및/또는 확산 배리어층의 제거율 둘 모두는 유전체의 상승부가 노출되는 경우 폴리싱이 효과적으로 중단되도록 유전체의 제거율을 크게 초과해야 한다고 여겨졌다. 유전체 베이스(dielectric base)의 제거율에 대한 구리의 제거율의 비는 구리, 탄탈 및 유전 물질로 구성된 기판의 CMP 가공 동안 유전체와 관련한 구리의 제거에 대한 "선택도(selectivity)"로 불린다. 유전체 베이스의 제거율에 대한 탄탈의 제거율의 비는 CMP 가공 동안 유전체와 관련한 탄탈의 제거에 대한 "선택도"로 불린다. 유전체와 관련한 구리 및 탄탈의 제거에 대한 높은 선택도를 갖는 CMP 슬러리가 사용되는 경우, 구리층은 용이하게 과폴리싱(overpolishing)되어 구리 비아 및 트렌치에 디프레션(depression) 또는 "디싱" 효과를 나타낸다. 이러한 피처 왜곡은 반도체 제조시 리소그래픽 및 그 밖의 제한으로 인해서 허용되지 않는다.
반도체 제조에 적합하지 않은 또 다른 피처 왜곡은 "침식(erosion)"으로 일컬어진다. 침식은 유전체 필드와 금속 비아 또는 트렌치(trench)의 조밀한 어레이 사이의 형상적 차이이다. CMP에서, 치밀한 어레이 내의 물질은 주변의 유전체 필드보다 더 신속한 속도로 제거되거나 침식될 수 있다. 이러한 현상은 유전체 필드와 치밀한 금속(예, 구리 또는 텅스텐) 어레이 사이의 형상 차이를 초래한다.
전형적으로 사용되는 CMP 슬러리는 두 가지 작용물질, 즉, 화학적 성분 및 기계적 성분을 지닌다. 슬러리 선택에서 중요하게 고려해야 하는 점은 "수동 에칭율(passive etch rate)"이다. 수동 에칭율은 금속(예, 구리)이 화학적 성분 단독에 의해서 용해되는 비율이며, 이는, 화학적 성분과 기계적 성분 둘 모두가 포함되는 경우의 제거율보다 현저하게 낮아야 한다. 큰 수동 에칭율은 금속성 트랜치 및 비아의 디싱을 유도하고, 그에 따라서, 바람직하게는 수동 에칭율은 분당 10나노미터 미만이다.
구리 CMP와 관련하여, 이 기술의 현 상태는 IC 칩의 제조시 국소 및 전체 평탄화를 달성하기 위해 2 단계 공정의 사용을 포함한다. 구리 CMP 공정의 단계 1 동안, 과량의 구리가 제거된다. 이후, 구리 CMP 공정의 단계 2가 수행되어 배리어 층을 제거하고, 국소 및 전체 평탄화 둘 모두를 달성한다. 일반적으로, 단계 1에서 과량의 구리를 제거한 후, 폴리싱된 웨이퍼 표면은 웨이퍼 표면의 여러 위치에서의 단 높이의 차이로 인해 비균일의 국소 및 전체 평탄도를 지닌다. 저밀도 피처는 보다 높은 구리 단 높이를 갖는 경향이 있는 반면, 고밀도 피처는 낮은 단 높이를 갖는 경향이 있다. 단계 1 후 단 높이에서의 차이로 인해, 탄탈 대 구리 제거율 및 구리 대 옥사이드 제거율과 관련하여 단계 2 구리 CMP 선택적인 슬러리가 매우 바람직하다. 구리 제거율에 대한 탄탈 제거율의 비는 구리, 탄탈 및 유전 물질을 포함하는 기판의 CMP 가공 동안 구리에 대한 탄탈 제거에 대한 "선택도"로 불린다.
구리의 화학 기계적 폴리싱에 대한 메커니즘으로서 다수의 이론이 존재한다. 논문(D. Zeidler, Z. Stavreva, M. Ploetner, K. Drescher, "Characterization of Cu Chemical Mechanical Polishing by Electrochemical Investigations" (Microelectronic Engineering, 33(104), 259-265 (English) 1997)은 화학 성분이 구리 상에 패시베이션 층(passivation layer)을 형성시켜 구리를 산화구리로 변환시킴을 제안하고 있다. 산화구리는 금속성 구리에 비해 밀도 및 경도와 같은 기계적 특성이 상이하며, 패시베이션은 연마 부분의 폴리싱 속도를 변화시킨다. 상기 논문(Gutmann, et al., entitled "Chemical-Mechanical Polishing of Copper with Oxide and Polymer Interlevel Dielectrics"(Thin Solid Films, 1995))에서는, 기계적 성분이 구리의 상승부를 연마시키고, 이후 화학 성분이 연마된 물질을 용해시키는 것으로 기술하고 있다. 또한, 화학 성분은 그러한 부분의 용해를 최소화하는 함몰된 구리 영역을 패시베이션시킨다.
폴리싱될 수 있는 두 가지 일반적인 유형의 층이 존재한다. 첫 번째 층은 층간 유전체(ILD), 예컨대, 산화규소 및 질화규소이다. 두 번째 층은 활성 소자를 연결하는데 사용되는 금속층, 예컨대, 텅스텐, 구리, 및 알루미늄 등이다.
금속의 CMP의 경우에, 화학적 작용은 일반적으로 두 가지 형태 중 하나를 취하는 것이 고려된다. 첫 번째 메카니즘에서, 용액 중의 화학물질은 금속층과 반응하여 금속 표면상에 옥사이드 층을 계속적으로 형성시킨다. 이는 일반적으로 산화제, 예컨대, 과산화수소, 질산철(ferric nitrate) 등을 용액에 첨가할 것을 요구한다. 이어서, 입자의 기계적 연마 작용은 계속적으로 및 동시에 이러한 옥사이드 층을 제거한다. 이들 두 공정의 바람직한 균형은 제거율 및 폴리싱된 표면 품질 면에서 최적의 결과를 얻는다.
두 번째 메카니즘에서, 보호성 옥사이드 층이 형성되지 않는다. 그 대신, 용액 중의 구성물이 화학적으로 금속을 공격하고 용해시키지만, 기계적인 작용은 대체로, 화학적 공격에 더 큰 표면적을 계속적으로 노출시키고, 입자와 금속 사이의 마찰에 의해서 국소 온도를 상승시키고(이는 용해율을 증가시킨다), 혼합에 의해서 및 경계층의 두께를 감소시킴으로써 표면에 및 그러한 표면으로부터 반응물과 생성물의 확산을 증진시키는 것과 같은 공정에 의해서 용해율을 기계적으로 향상시키는 작용이다.
종래 기술의 CMP 시스템은 이산화규소 기판으로부터 구리 덧층을 제거할 수 있기는 하지만, 반도체 산업의 엄격한 요건을 부합하지는 못한다. 이러한 요건은 하기와 같이 요약될 수 있다. 첫째, 처리량 요건을 만족시키기 위한 높은 구리 제거율이 필요하다. 둘째, 기판에 대해 탁월한 표면형태 균일성(topography uniformity)이어야 한다. 끝으로, CMP 방법은 계속 증가하는 리소그래프 요건을 만족할 정도로 결함 수준을 최소화 뿐만 아니라 폴리싱된 기판 상의 디싱 및 국소 침식 효과를 최소화해야 한다.
특히 반도체 산업이 지속적으로 점점 더 작은 피처 크기를 지향하고 있다는 사실을 고려하면, 낮은 디싱 및 국소 침식 효과를 제공하는 구리 CMP 공정(들) 및 슬러리(들)가 상당히 요구된다. 본 발명은 이러한 상당한 요구에 대한 방안을 제공한다.
발명의 간단한 개요
일 구체예에서, 본 발명은 상부에 구리를 포함하는 하나 이상의 피처를 지닌 기판을 화학 기계적 평탄화시키는 방법에 관한 것으로서, 상기 방법은,
A) 상부에 구리를 포함하는 하나 이상의 피처를 지닌 표면을 갖는 기판을 폴리싱 패드와 접촉하여 배치하는 단계,
B) a) 연마제
b) 세가지 이상의 계면활성제 및
c) 산화제를 포함하는 폴리싱 조성물을 도입하는 단계; 및
C) 기판을 폴리싱 조성물로 폴리싱하는 단계를 포함한다.
본 발명은 구리 함유 기판을 폴리싱하기 위한 관련된 폴리싱 조성물(슬러리)를 사용하는 방법이다. 이러한 조성물은 놀랍고도 예상밖으로 구리 CMP 가공 동안에 구리에 대한 높은 제거율을 제공하면서 또한 구리 CMP 가공 동안에 낮은 수준의 디싱을 제공할 수 있는 것으로 나타났다. CMP 가공 동안 반도체 기판상의 피처의 디싱/침식을 억제하는 것은 반도체 산업이 집적 회로의 제조에서 피처 크기가 점점 더 작아지는 경향을 나타내고 있기 때문에, 점점 더 중요해지고 있다.
본 발명의 슬러리 조성물 및 관련 방법은 약 4 내지 약 7.5, 예를 들어 약 4 내지 약 7.3 범위의 pH 값을 지닐 수 있다. 일 구체예에서, pH의 범위는 약 4 내지 약 7.1이고, 또 다른 구체예에서, 약 5 내지 약 7.1이다. 또 다른 구체예에서, pH 범위는 약 6.5 내지 약 7.5이다. 본 발명의 대부분의 적용에서, 7(중성)에 가까운 pH 값이 바람직하다.
본 발명의 슬러리 조성물 및 관련된 방법은 상승 작용하여 구리 CMP 가공 과정 동안에 높은 구리 제거율 및 낮은 디싱 값을 제공하는 세가지 이상의 계면활성제(또한 표면 습윤화제로서 칭함)를 포함한다. 계면활성제의 선택은 비이온성 계면활성제, 양이온성 계면활성제, 음이온성 계면활성제, 쯔비터이온 계면활성제, 및 이들의 임의의 조합을 포함한다. 비이온성 계면활성제가 바람직하다.
일 구체예에서, 세가지 이상의 계면활성제는 비이온성 계면활성제이다. 일 구체예에서, 세가지 이상의 계면활성제는 세가지의 상이한 계면활성제이다. 일 구체예에서, 세가지의 상이한 계면활성제는 MERPOL SH(에틸렌 옥사이드 축합물), TWEEN 20(폴리에틸렌(20)모노라우레이트), 및 DISPERS(노닐페놀 노볼락 에톡실레이트)이다. 일 구체예에서, 세가지의 상이한 계면활성제는 GAE4TPBE, DISPERS, 및 SALIC-OX이다. 일 구체예에서, 세가지의 상이한 계면활성제는 SALIC-OX, TWEEN 20, 및 DISPERS이다. 일 구체예에서, 세가지의 상이한 계면활성제는 GAELE, DISPERS, 및 SALIC-OX이다. 일 구체예에서, 세가지의 상이한 계면활성제는 GLY GLYC, DISPERS, 및 SALIC-OX이다. 일 구체예에서, 세가지 이상의 상이한 계면활성제는 GAE4TPBE, GAELE, GLY GLYC, 및 SALIC-OX로 이루어진 군으로부터 선택된다.
본 발명에서, DISPERS는 존재하는 세가지 이상의 계면활성제 중 하나가 되며 폴리싱 조성물 중에 가장 높은 수준(두개 또는 그 초과의 나머지 계면활성제와 비교하여)으로 존재하는 바람직한 계면활성제이다. 놀랍게도, DISPERS 는 디싱을 감소시키는데 효과적인 계면활성제이며, CMP 가공 동안에 구리의 제거율을 (바람직하지 않게) 감소시키지 않는 계면활성제이다. DISPERS는 일 구체예에서 100ppm 내지 2000ppm 범위의 수준으로, 또 다른 구체예에서, 500ppm 내지 1500ppm 범위의 수준으로, 또 다른 구체예에서, 700ppm 내지 1400ppm 범위의 수준으로, 세가지 이상의 계면활성제 중에 존재하는 주 계면활성제 성분으로서 효과적으로 사용될 수 있다.
본 발명을 위한 적합한 연마제는 알루미늄, 세리아, 게르마니아, 실리카, 티타니아, 지르코니아, 및 이들의 혼합물을 포함하나, 이로 제한되는 것은 아니다. 일 구체예에서, 연마제는 실리카(콜로이드성 실리카 또는 흄드(fumed) 실리카)이다. 일 구체예에서, 연마제는 콜로이드성 실리카이다. 슬러리 중의 연마제 수준은 광범위하게는 슬러리의 전체 중량의 약 10ppm 내지 약 25중량% 범위일 수 있다. 일 바람직한 구체예에서, 연마제 수준은 비교적 낮으며, 약 10ppm 내지 약 2중량% 범위이다. 일 구체예에서, 연마제 수준은 약 10ppm 내지 약 1중량%이고, 또 다른 구체예에서, 연마제 수준은 약 25ppm 내지 약 100pp 범위이다. 또 다른 구체예에서, 연마제의 바람직한 양은 25ppm 내지 300ppm이다.
산화제는 임의의 적합한 산화제일 수 있다. 적합한 산화제는 예를 들어, 하나 이상의 퍼옥시기(-O―O-)를 포함하는, 하나 또는 그 초과의 퍼-화합물이다. 적합한 퍼-화합물은 예를 들어, 퍼옥사이드, 퍼설페이트(예를 들어, 모노퍼설페이트 및 디퍼설페이트), 퍼카르보네이트, 및 이들의 산, 및 이들의 염, 및 이들의 혼합물을 포함한다. 다른 적합한 산화제는, 산화된 할라이드(예를 들어, 클로레이트, 브로메이트, 요오데이트, 퍼클로레이트, 퍼브로메이트, 퍼요오데이트 및 이들의 산, 및 이들의 혼합물 등), 과붕소산, 퍼보레이트, 퍼카르보네이트, 퍼옥시산(예를들어, 퍼아세트산, 퍼벤조산, 및 m-클로로퍼벤조산, 이들의 염, 이들의 혼합물 등), 퍼망가네이트, 크로메이트, 세륨 화합물, 페리시아니드(예를 들어, 포타슘 페리시아니드), 이들의 혼합물 등을 포함한다. 본 발명에 유용한 몇몇 특정 산화제로는, 과산화수소, 퍼요오드산, 포타슘 요오데이트, 포타슘 퍼망가네이트, 암모늄 퍼설페이트, 암모늄 몰리브데이트, 페릭 니트레이트, 질산, 포타슘 니트레이트, 암모니아, 및 그 밖의 아민 화합물, 및 이들의 혼합물을 포함하나, 이로 제한되는 것은 아니다. 바람직한 산화제는 예를 들어, 과산화수소 및 우레아-수소 퍼옥사이드를 포함한다.
본 발명에서, (과산화수소) H2O2가 바람직한 산화제로서 사용된다. 사용되는 경우, H2O2의 농도는 일 구체예에서 슬러리의 전제 중량의 약 0.2중량% 내지 약 5중량%이다. 또 다른 구체예에서, H2O2의 농도는 슬러리의 전체 중량의 약 0.5중량% 내지 약 2중량%이다. 또 다른 구체예에서, H2O2의 농도는 약 0.5중량% 내지 약 1.5중량%이다.
pH 조절제가 슬러리의 한 성분일 수 있다. pH 조절제는 폴리싱 조성물의 안정성을 개선시키거나, 취급 및 사용시 안전성을 개선시키거나, 다양한 규제 요건을 충족시키기 위해 사용된다. 본 발명의 폴리싱 조성물의 pH를 낮추기 위한 적합한 pH 조절제는 염산, 질산, 황산, 클로로아세트산, 타르타르산, 숙신산, 시트르산, 말산, 말론산, 다양한 지방산, 다양한 폴리카르복실산 및 이들의 혼합물을 포함하나, 이로 제한되는 것은 아니다. 본 발명의 폴리싱 조성물의 pH를 상승시키기 위한 적합한 pH 조절제는 수산화칼륨, 수산화나트륨, 암모니아, 테트라메틸암모늄 하이드록사이드, 에틸렌디아민, 피페라진, 폴리에틸렌이민, 개질된 폴리에틸렌이민, 및 이들의 혼합물을 포함하나 이로 제한되는 것은 아니다.
본 발명의 슬러리 조성물에 첨가될 수 있는 적절한 산 화합물은 포름산, 아세트산, 프로판산, 부탄산, 펜탄산, 헥산산, 헵탄산, 옥탄산, 노난산, 락트산, 염산, 질산, 인산, 황산, 플루오르화수소산, 말산, 타르타르산, 글루콘산, 시트르산, 프탈산, 피로카테콘산, 피로갈롤 카르복실산, 갈산, 탄닌산, 및 이들의 혼합물을 포함하나, 이로 제한되는 것은 아니다. 이러한 산 화합물은 슬러리의 전체 중량의 약 0중량% 내지 약 1중량%의 농도로 슬러리 조성물 중에 존재할 수 있다.
슬러리 조성물에 첨가될 수 있는 다른 화학물질은 특히 pH가 약 6 내지 9 근방일 경우에 살균제, 살생물제 및 곰팡이제거제와 같은 생물학적 제제이다. 적합한 살생물제에는 1,2-벤즈이소티아졸린-3-온; 2-(히드록시메틸)아미노 에탄올; 1,3-디히드록시메틸-5,5-디메틸히단토인; 1-히드록시메틸-5,5-디메틸히단토인; 3-요오도-2-프로피닐 부틸카바메이트; 글루타르알데히드; 1,2-디브로모-2,4-디시아노부탄; 5-클로로-2-메틸-4-이소티아졸린-3-온; 2-메틸-4-이소티아졸린-3-온; 및 이들의 혼합물이 포함되나, 이로 제한되는 것은 아니다.
관련된 방법
본 발명의 방법은 금속 및 유전 물질을 포함하는 기판의 화학 기계적 평탄화를 위한 상기 언급된 조성물의 사용을 수반한다. 이 방법에서, 기판(예를 들어, 웨이퍼)이 CMP 폴리서(polisher)의 회전가능한 플래튼에 고정적으로 부착된 연마 패드에 대해 아래로 향하게(face-down) 배치된다. 이러한 방식으로, 폴리싱하여 평탄화시킬 기판은 폴리싱 패드와 직접적으로 접촉하게 배치된다. 웨이퍼 캐리어 시스템 또는 폴리싱 헤드는 기판을 적소에 유지하게 하는데 그리고 플래튼 및 기판이 회전하는 동안 CMP 가공 중에 기판의 배면(backside)에 대해 하향 압력(downward pressure)을 인가하는데 사용된다. 폴리싱 조성물(슬러리)은 기판을 평탄화시키기 위한 물질을 제거하기 위해 CMP 가공 동안 패드 상에 (대개는 연속적으로) 적용된다.
관련된 폴리싱 조성물(슬러리)를 사용하는 본 발명의 방법은 3.3 미만의 유전 상수를 지닌 물질(저-k 물질)을 포함하는 유전 부분을 갖는 기판을 포함하는, 광범위한 기판의 CMP에 효과적이다. 기판에서의 적합한 저-k 막은 유기 폴리머, 카본 도핑된 옥사이드, 플루오르화된 실리콘 유리(FSG), 무기 다공성 옥사이드 유사 물질, 및 유기-무기 하이브리드 물질을 포함하나, 이로 제한되는 것은 아니다. 대표적인 저-k 물질 및 이러한 물질에 대한 증착 방법이 하기에 개략적으로 기술된다:
Figure pat00001
최근 구리 CMP 기술은 IC 칩의 제조시 국소 및 전체 평탄화를 달성하기 위해 2 단계 공정을 사용한다. 단계 1의 구리 CMP 동안, IC 제조 가공 동안에 과량의 구리가 제거된다. 단계 1에서 과량의 구리를 제거한 후, 폴리싱된 웨이퍼 표면은 패턴 웨이퍼 상의 고밀도와 저밀도 사이의 단 높이의 차이로 인해 국소 및 전체 평탄도가 여전히 달성되지 않는다. 단계 1에서 과량의 구리를 제거한 후, 구리에 대한 높은 탄탈의 선택도는 국소 및 전체 평탄화를 달성하기에 바람직하다. 도전하는 과제는 구리에 대한 높은 탄탈 선택도 및 하위 구리 영역의 보호를 달성하면서 높은 탄탈 제거율을 유지하는 것이다. 하위 구리 영역이 폴리싱 동안 보호받지 못하면, 이는 통상적으로 "디싱"으로서 알려져 있는 결함을 초래한다. 단계 2에서의 폴리싱 동안 구리에 대한 탄탈 선택성을 증가시킬 수 있는 슬러리는 칩 제조 공정 동안에 광범위한 과폴리싱(overpolishing) 윈도우를 제공함으로써 "디싱"을 감소시킬 수 있다.
용어
계면활성제 *
TWEEN 20: 폴리옥시에틸렌(20)모노라우레이트(Aldrich Chem. Co., Milwaukee, WI)
MERPOL SH: 에틸렌 옥사이드 축합물(Aldrich Chem. Co., Milwaukee, WI)
SALIC-OX: 살리실독심(Aldrich Chem. Co., Milwaukee, WI)
GAE4TPBE: 글리콜산 에톡실레이트-4-3차-부틸페닐 에테르
(Aldrich Chem. Co., Milwaukee, WI)
GAELE : 글리콜산 에톡실레이트 라우릴 에테르
(Aldrich Chem. Co., Milwaukee, WI)
GLY GLYC: 글리실 글리신(Aldrich Chem. Co., Milwaukee, WI)
DISPERS: DISPERSOGEN® 2774, 노닐페놀 노볼락 에톡실레이 트(Clariant, Germany)
*상기 계면활성제는 모두 비이온성 계면활성제이다.
그 밖의 성분
콜리이드성 실리카: Polyedge 2002 (W. R. Grace & Co., Baltimore, MD)
글리신: Chattem Chemicals, Inc, 3708 St.Elmo Avenue, Chattanooga, TN, 37409
1,2.4-트리아졸: Arkema, Basic Chemicals, 2000 Market street, Philadelphia, PA, 19103
PETEOS: 테트라에톡시 실란의 플라즈마 강화 증착, 유전체 옥사이드 층.
폴리싱 패드(Polishing Pad): 폴리싱 패드인, Politex®, 및 IC1000이 CMP 동안에 사용됨, Rodel, Inc, Phoenix, AZ에 의해 공급됨.
TEOS: 테트라에틸 오르쏘실리케이트
파라미터
일반 사항
Å: 옹스트롬 - 길이 단위;
BP: 배압, psi 단위;
CMP: 화학 기계적 평탄화 = 화학 기계적 폴리싱;
CS: 캐리어 속도;
DF: 다운포스: CMP 동안 인가된 압력, psi 단위;
min: 분;
ml: 밀리리터;
mV: 밀리볼트;
psi: 제곱인치 당 파운드;
PS: 폴리싱 도구의 플래튼 회전 속도, rpm (분당 회전수);
SF: 슬러리 유량, ml/min;
제거율 및 선택도
Cu RR 3.0psi: CMP 툴(tool)의 3.0psi 다운포스(DF)에서 측정된 구리 제거율
Cu RR 1.5psi: CMP 툴의 1.5psi 다운포스(DF)에서 측정된 구리 제거율
본 발명은 하기 실시예에 의해 추가로 입증된다.
실시예
일반사항
모든 백분율은 달리 명시되지 않는 한 중량 백분율이다.
CMP 방법론
하기 주어진 실시예에서는, 하기 제공된 과정 및 실험 조건을 이용하여 CMP 실험을 수행하였다.
계측학(metrology):
PETEOS 두께를 나노메트릭스 인코포레이티드(Nanometrics Inc, 1550 Buckeye, Milpitas, CA 95035-7418)에 의해 제조된, 옥사이드 두께 측정 기구(Nanometrics, model, #9200)로 측정하였다. 금속 막을 크리에이티브 디자인 엔지니어링, 잉크(Creative Design Engineering, Inc.; 20565 Alves Dr., Cupertino, CA, 95014)에 의해 제작된 레스맵(ResMap) CDE, 모델 168로 측정하였다. 이 레스맵 툴은 4-포인트 프로브 시트 저항 툴이었다. 3mm 가장자리를 배제한 상태에서 각각의 툴을 사용하여 25 포인트 및 49 포인트 폴라 스캔하였다.
CMP 툴
사용된 CMP 툴은 캘리포니아 95054 산타 클라라 보웨레스 애브뉴 3050에 소재한 어플라이드 머티리얼스(Applied Materials) 제품인 Mirra®였다. 로델 인코포레이티드(Rodel, Inc, 3804 East Watkins Street, Phoenix, AZ, 85034)에 의해 공급된 Rodel Politex® 엠보싱된 패드를 블랭킷 웨이퍼 폴리싱 실험을 위해 플래튼 상에 사용하였다. 패드를 25개의 모조 옥사이드(TEOS 전구체인 PETEOS로부터 플라즈마 강화된 CVD에 의해 증착됨) 웨이퍼를 폴리싱함으로써 분쇄하였다. 툴(tool) 설정 및 패드 파쇄(break-in)를 적합화시키기 위해, 2개의 PETEOS 모니터를 듀퐁 에어 프로덕츠 나노머티리얼 엘.엘.씨.(DuPont Air Products NanoMaterials L.L.C.)에 의해 공급된 Syton® OX-K 콜로이드성 실리카를 사용하여 기준선 조건으로 폴리싱하였다.
블랭킷 웨이퍼 연구에서, 연속되는 막 제거를 시뮬레이션하기 위해 집단화하였다: 먼저 구리, 그 다음에 탄탈, 그리고 끝으로 PETEOS. 툴 중간-포인트 조건은 다음과 같다: 테이블 속도; 123 rpm, 헤드 속도; 112rpm, 멤브레인 압력, 2.0 psi; 튜브내 압력, 0.0 psi; 슬러리 유량, 200 ml/min.
웨이퍼
폴리싱 실험을 전기화학적으로 증착된 구리, 탄탈, 및 PETEOS 웨이퍼를 사용하여 수행하였다. 이들 블랭킷 웨이퍼를 실리콘 밸리 마이크로일렉트로닉스(Silicon Valley Microelectronics, 1150 Campbell Ave, CA, 95126)로부터 구입하였다. 막 두께 사양은 하기에서 요약된다:
PETEOS: 실리콘 상의 15,000Å
구리: 실리카 상의 10,000Å 전기도금된 구리/1,000Å 구리 시드/250Å Ta
디싱 측정
기본 툴로서 KLA Tencor P15 Profilometer를 사용하여 디싱을 측정하였다. 사용된 웨이퍼는 다음과 같았다: Cu/TEOS MIT 854 패턴, 직경 200mm. 측정 위치는 다음과 같았다: 5mm 가장 자리를 배제한 상태에서 출발하여 웨이퍼를 가로 질러100 마이크론, 50 마이크론, 및 10 마이크론 라인(각각 중앙, 가운데, 가장 자리). (P-15가 디싱을 측정하는 방법은 컨택트 스타일러스 프로파일러(contact stylus profiler)를 통해 이루어진다. 다이아몬드 팁(diamond tip)이 그것의 형태를 따라서 표면과 접촉하여 이동한다. 위치 검출기가 팁 이동을 높이 값으로 변환시켜 표면 프로파일을 생성한다. )
실시예 1(비교예)
표준의 기준 구리 CMP 슬러리를 하기 조성으로 제조하였다:
성분 중량%
콜로이드성 실리카 < 0.5
글리신 0.63
트리아졸 0.03
과산화수소 1.0
살생물제 (ppm 수준)
이 표준의 기준 구리 CMP 슬러리의 pH를 7.0으로 조절하였다. 이 표준의 기준 슬러리를 사용하는 폴리싱 실험을 1.5psi 및 3.0psi의 다운포스(DF)에서 수행하고, 구리 제거율 및 디싱 값에 대해 표 1에 기재된 결과를 얻었다.
실시예 2
(산화제를 첨가하기 전에) 실시예 1의 표준 슬러리에 세가지의 선택된 표면 습윤화제를 첨가함으로써 본 실시예를 위한 슬러리를 제조하였다. 본 실시예에서, 세가지의 선택된 표면 습윤화제는 MERPOL SH, TWEEN 20, 및 DISPERS였으며, 각각10ppm, 20ppm, 및 700ppm의 수준으로 첨가되었다. 이 슬러리를 사용하는 폴리싱 실험을 1.5psi 및 3.0psi의 다운포스(DF)에서 수행하고, 구리 제거율 및 디싱 값에 대해 표 1에 기재된 결과를 얻었다. 표 1의 폴리싱 데이터에 의해 나타난 바와 같이, 이러한 본 발명의 슬러리를 사용하여 폴리싱된 구리 표면의 디싱은 표준의 기준 구리 CMP 슬러리를 사용하여 폴리싱된 구리 표면의 디싱과 비교하여 67% 개선되었다.
실시예 3 (비교예)
700ppm의 DISPERS 표면 습윤화제를 사용하여 슬러리를 제조하였다. 폴리싱 조건은 실시예 2에 대해 사용된 것과 동일하였다. 100 x 100 마이크론 라인 상에서의 폴리싱 구리 표면에 대한 평균 디싱은 648Å이었으며, 이는 실시예 1의 표준의 기준 슬러리를 사용하여 얻은 디싱 값에 비해 디싱이 약 36.7% 개선되었음을 나타낸다. 실시예 2의 세가지의 선택된 표면 습윤화제의 조합을 사용한 후, 디싱은 약 67% 개선되었으며, 이는 단일 표면 습윤화제 만을 사용한 것보다 디싱 제어가 거의 30% 더 개선되었음을 나타낸다.
실시예 4 (비교예)
700ppm의 DISPERS 및 20ppm의 Tween 20를 사용하여 슬러리를 제조하였다. 폴리싱 조건은 실시예 2에 대해 사용된 것과 동일하였다. 100 x 100 마이크론 라인 상에서의 폴리싱 구리 표면에 대한 평균 디싱은 457Å이었으며, 이는 실시예 1의 표준의 기준 슬러리를 사용하여 얻은 디싱 값에 비해 디싱이 약 55.3% 개선되었음을 나타낸다. 실시예 2의 세가지의 선택된 표면 습윤화제의 조합을 사용한 후, 디싱은 약 67% 개선되었으며, 이는 실시예 4에서와 같이 두개의 표면 습윤화제의 조합을 사용한 것보다 디싱 제어가 거의 12% 더 개선되었음을 나타낸다.
실시예 5 (비교예)
700ppm의 DISPERS 및 25ppm의 MERPOL SH를 사용하여 슬러리를 제조하였다. 폴리싱 조건은 실시예 2에 대해 사용된 것과 동일하였다. 100 x 100 마이크론 라인 상에서의 폴리싱 구리 표면에 대한 평균 디싱은 554Å이었으며, 이는 실시예 1의 표준의 기준 슬러리를 사용하여 얻은 디싱 값에 비해 디싱이 약 45.8% 개선되었음을 나타낸다. 실시예 2의 세가지의 선택된 표면 습윤화제의 조합을 사용한 후, 디싱은 약 67% 개선되었으며, 이는 실시예 5에서와 같이 두개의 표면 습윤화제의 조합을 사용한 것보다 디싱 제어가 거의 21% 더 개선되었음을 나타낸다.
실시예 6
(산화제를 첨가하기 전에) 실시예 1의 표준 슬러리에 세가지의 선택된 표면 습윤화제를 첨가함으로써 본 실시예를 위한 슬러리를 제조하였다. 본 실시예에서, 세가지의 선택된 표면 습윤화제는 GAE4TPBE, DISPERS, 및 SALIC-OX였으며, 각각 10 ppm, 1400ppm, 및 20ppm의 수준으로 첨가되었다. 이 슬러리를 사용하는 폴리싱 실험을 1.5psi 및 3.0psi의 다운포스(DF)에서 수행하고, 구리 제거율 및 디싱 값에 대해 표 1에 기재된 결과를 얻었다. 표 1의 폴리싱 데이터에 의해 나타난 바와 같이, 이러한 본 발명의 슬러리를 사용하여 폴리싱된 구리 표면의 디싱은 표준의 기준 구리 CMP 슬러리를 사용하여 폴리싱된 구리 표면의 디싱과 비교하여 60% 개선되었다.
실시예 7 (비교예)
1400ppm의 DISPERS 표면 습윤화제만을 사용하여 슬러리를 제조하였다. 폴리싱 조건은 실시예 6에 대해 사용된 것과 동일하였다. 100 x 100 마이크론 라인 상에서의 폴리싱 구리 표면에 대한 평균 디싱은 614Å이었으며, 이는 실시예 1의 표준의 기준 슬러리를 사용하여 얻은 디싱 값에 비해 디싱이 약 40% 개선되었음을 나타낸다. 실시예 6의 세가지의 선택된 표면 습윤화제의 조합을 사용한 후, 디싱은 약 60% 개선되었으며, 이는 단일 표면 습윤화제 만을 사용한 것보다 디싱 제어가 거의 20% 더 개선되었음을 나타낸다.
실시예 8 (비교예)
두개의 표면 습윤화제의 조합(1400ppm DISPERS + 20ppm SALIC-OX)을 사용한 또 다른 슬러리를 제조하고 시험하였다. 폴리싱 조건은 실시예 6에 대해 사용된 것과 동일하였다. 100 x 100 마이크론 라인 상에서의 폴리싱 구리 표면에 대한 평균 디싱은 576Å이었으며, 이는 실시예 1의 표준의 기준 슬러리를 사용하여 얻은 디싱 값에 비해 디싱이 약 43.7% 개선되었음을 나타낸다. 실시예 6의 세가지의 선택된 표면 습윤화제의 조합을 사용한 후, 디싱은 약 60% 개선되었으며, 이는 본 실시예 8에서와 같이 두개의 표면 습윤화제의 조합을 사용한 것보다 디싱 제어가 거의 16.3% 더 개선되었음을 나타낸다.
실시예 9
(산화제를 첨가하기 전에) 실시예 1의 표준 슬러리에 세가지의 선택된 표면 습윤화제를 첨가함으로써 본 실시예를 위한 슬러리를 제조하였다. 본 실시예에서, 세가지의 선택된 표면 습윤화제는 SALIC-OX, TWEEN 20, 및 DISPERS였으며, 각각10ppm, 25ppm, 및 1500ppm의 수준으로 첨가되었다. 이 슬러리를 사용하는 폴리싱 실험을 1.5psi 및 3.0psi의 다운포스(DF)에서 수행하고, 구리 제거율 및 디싱 값에 대해 표 1에 기재된 결과를 얻었다. 표 1의 폴리싱 데이터에 의해 나타난 바와 같이, 이러한 본 발명의 슬러리를 사용하여 폴리싱된 구리 표면의 디싱은 표준의 기준 구리 CMP 슬러리를 사용하여 폴리싱된 구리 표면의 디싱과 비교하여 54% 개선되었다.
실시예 10(비교예)
1500ppm의 DISPERS 표면 습윤화제를 사용하여 슬러리를 제조하였다. 폴리싱 조건은 실시예 9에 대해 사용된 것과 동일하였다. 100 x 100 마이크론 라인 상에서의 폴리싱 구리 표면에 대한 평균 디싱은 644Å이었으며, 이는 실시예 1의 표준의 기준 슬러리를 사용하여 얻은 디싱 값에 비해 디싱이 약 37% 개선되었음을 나타낸다. 실시예 9의 세가지의 선택된 표면 습윤화제의 조합을 사용한 후, 디싱은 약 54% 개선되었으며, 이는 본 실시예 10에서와 같이 단일 표면 습윤화제 만을 사용한 것보다 디싱 제어가 거의 17% 더 개선되었음을 나타낸다.
실시예 11(비교예)
두개의 표면 습윤화제의 조합(1500ppm DISPERS + 25ppm TWEEN 20)을 사용한 또 다른 슬러리를 제조하고 시험하였다. 폴리싱 조건은 실시예 9에 대해 사용된 것과 동일하였다. 100 x 100 마이크론 라인 상에서의 폴리싱 구리 표면에 대한 평균 디싱은 553Å이었으며, 이는 실시예 1의 표준의 기준 슬러리를 사용하여 얻은 디싱 값에 비해 디싱이 약 46% 개선되었음을 나타낸다. 실시예 9의 세가지의 선택된 표면 습윤화제의 조합을 사용한 후, 디싱은 약 60% 개선되었으며, 이는 본 실시예 11에서와 같이 두 개의 표면 습윤화제의 조합을 사용한 것보다 디싱 제어가 거의 8% 더 개선되었음을 나타낸다.
실시예 12
(산화제를 첨가하기 전에) 실시예 1의 표준 슬러리에 세가지의 선택된 표면 습윤화제를 첨가함으로써 본 실시예를 위한 슬러리를 제조하였다. 본 실시예에서, 세가지의 선택된 표면 습윤화제는 GAELE, DISPERS, 및 SALIC-OX였으며, 각각 5ppm, 1400ppm, 및 20ppm의 수준으로 첨가되었다. 이 슬러리를 사용하는 폴리싱 실험을 1.5psi 및 3.0psi의 다운포스(DF)에서 수행하고, 구리 제거율 및 디싱 값에 대해 표 1에 기재된 결과를 얻었다. 표 1의 폴리싱 데이터에 의해 나타난 바와 같이, 이러한 본 발명의 슬러리를 사용하여 폴리싱된 구리 표면의 디싱은 표준의 기준 구리 CMP 슬러리를 사용하여 폴리싱된 구리 표면의 디싱과 비교하여 68% 개선되었다.
실시예 13(비교예)
1400ppm의 DISPERS 표면 습윤화제를 사용하여 슬러리를 제조하였다. 폴리싱 조건은 실시예 12에 대해 사용된 것과 동일하였다. 100 x 100 마이크론 라인 상에서의 폴리싱 구리 표면에 대한 평균 디싱은 614Å이었으며, 이는 실시예 1의 표준의 기준 슬러리를 사용하여 얻은 디싱 값에 비해 디싱이 약 40% 개선되었음을 나타낸다. 실시예 12의 세가지의 선택된 표면 습윤화제의 조합을 사용한 후, 디싱은 약 68% 개선되었으며, 이는 본 실시예 13에서와 같이 단일 표면 습윤화제 만을 사용한 것보다 디싱 제어가 거의 28% 더 개선되었음을 나타낸다.
실시예 14(비교예)
두개의 표면 습윤화제의 조합(1400ppm DISPERS + 20ppm SALIC-OX)을 사용한 또 다른 슬러리를 제조하고 시험하였다. 폴리싱 조건은 실시예 12에 대해 사용된 것과 동일하였다. 100 x 100 마이크론 라인 상에서의 폴리싱 구리 표면에 대한 평균 디싱은 576Å이었으며, 이는 실시예 1의 표준의 기준 슬러리를 사용하여 얻은 디싱 값에 비해 디싱이 약 43.7% 개선되었음을 나타낸다. 실시예 12의 세가지의 선택된 표면 습윤화제의 조합을 사용한 후, 디싱은 약 68% 개선되었으며, 이는 본 실시예 14에서와 같이 두 개의 표면 습윤화제의 조합을 사용한 것보다 디싱 제어가 거의 24.3% 더 개선되었음을 나타낸다.
실시예 15
(산화제를 첨가하기 전에) 실시예 1의 표준 슬러리에 세가지의 선택된 표면 습윤화제를 첨가함으로써 본 실시예를 위한 슬러리를 제조하였다. 본 실시예에서, 세가지의 선택된 표면 습윤화제는 GLY GLYC, DISPERS, 및 SALIC-OX였으며, 각각 250ppm, 700ppm, 및 10ppm의 수준으로 첨가되었다. 이 슬러리를 사용하는 폴리싱 실험을 1.5psi 및 3.0psi의 다운포스(DF)에서 수행하고, 구리 제거율 및 디싱 값에 대해 표 1에 기재된 결과를 얻었다. 표 1의 폴리싱 데이터에 의해 나타난 바와 같이, 이러한 본 발명의 슬러리를 사용하여 폴리싱된 구리 표면의 디싱은 표준의 기준 구리 CMP 슬러리를 사용하여 폴리싱된 구리 표면의 디싱과 비교하여 61% 개선되었다.
실시예 16(비교예)
700ppm의 DISPERS 표면 습윤화제를 사용하여 슬러리를 또한 제조하였다. 폴리싱 조건은 실시예 15에 대해 사용된 것과 동일하였다. 100 x 100 마이크론 라인 상에서의 폴리싱 구리 표면에 대한 평균 디싱은 648Å이었으며, 이는 실시예 1의 표준의 기준 슬러리를 사용하여 얻은 디싱 값에 비해 디싱이 약 36.7% 개선되었음을 나타낸다. 실시예 15의 세가지의 선택된 표면 습윤화제의 조합을 사용한 후, 디싱은 약 68% 개선되었으며, 이는 본 실시예 16에서와 같이 단일 표면 습윤화제 만을 사용한 것보다 디싱 제어가 거의 24.3% 더 개선되었음을 나타낸다.
실시예 17(비교예)
두개의 표면 습윤화제의 조합(700ppm DISPERS + 20ppm SALIC-OX)을 사용한 또 다른 슬러리를 제조하고 시험하였다. 폴리싱 조건은 실시예 15에 대해 사용된 것과 동일하였다. 100 x 100 마이크론 라인 상에서의 폴리싱 구리 표면에 대한 평균 디싱은 489Å이었으며, 이는 실시예 1의 표준의 기준 슬러리를 사용하여 얻은 디싱 값에 비해 디싱이 약 52.2% 개선되었음을 나타낸다. 실시예 15의 세가지의 선택된 표면 습윤화제의 조합을 사용한 후, 디싱은 약 61% 개선되었으며, 이는 본 실시예 17에서와 같이 두 개의 표면 습윤화제의 조합을 사용한 것보다 디싱 제어가 거의 9% 더 개선되었음을 나타낸다.
실시예 1-17의 결과 요약
상기 언급된 모든 실시예에서 그 결과가 입증되는 바와 같이(표 1에 기재된 모든 실시예 및 데이터), 본 발명의 세가지의 표면 습윤화제의 조합 방법을 갖는 슬러리를 사용하여 폴리싱된 구리 웨이퍼 상의 디싱은 단일 습윤화제를 갖는 슬러리, 또는 두개의 표면 습윤화제의 조합을 갖는 슬러리를 사용한 경우에 비해 감소되었다. 본 발명은 구리 웨이퍼 표면을 폴리싱하는데 구리 CMP 슬러리를 사용하는 경우에 디싱 제어를 개선시킴에 있어서 매우 유용한 방법론을 제공한다.
표 1
Figure pat00002
a C = 시험 웨이퍼의 중앙에서의 디싱, M = 시험 웨이퍼의 가운데에서의 디싱, E = 시험 웨이퍼의 가장자리에서의 디싱
b 이들 슬러리의 각각의 pH는 대략 7이었다.

Claims (12)

  1. 상부에 구리를 포함하는 하나 이상의 피처(feature)를 지닌 기판을 화학 기계적 평탄화시키는 방법으로서,
    A) 상부에 구리를 포함하는 하나 이상의 피처를 지닌 표면을 갖는 기판을 폴리싱 패드(polishing pad)와 접촉하여 배치하는 단계,
    B) a) 연마제
    b) 세가지 이상의 계면활성제 및
    c) 산화제를 포함하는 폴리싱 조성물을 도입하는 단계; 및
    C) 기판을 폴리싱 조성물로 폴리싱하는 단계를 포함하는 방법.
  2. 제 1항에 있어서, 세가지 이상의 계면활성제가 비이온성 계면활성제인 방법.
  3. 제 1항에 있어서, 세가지 이상의 계면활성제가 세가지의 상이한 계면활성제인 방법.
  4. 제 3항에 있어서, 세가지의 상이한 계면활성제가 에틸렌 옥사이드 축합물, 폴리옥시에틸렌 모노라우레이트, 및 노닐페놀 노볼락 에톡실레이트인 방법.
  5. 제 3항에 있어서, 세가지의 상이한 계면활성제가 글리콜산 에톡실레이트-4-3차-부틸페닐 에테르, 노닐페놀 노볼락 에톡실레이트, 및 살리실독심인 방법.
  6. 제 3항에 있어서, 세가지의 상이한 계면활성제가 살리실독심, 폴리옥시에틸렌 모노라우레이트, 및 노닐페놀 노볼락 에톡실레이트인 방법.
  7. 제 3항에 있어서, 세가지의 상이한 계면활성제가 글리콜산 에톡실레이트 라우릴에테르, 노닐페놀 노볼락 에톡실레이트, 및 살리실독심인 방법.
  8. 제 3항에 있어서, 세가지의 상이한 계면활성제가 글리실 글리신, 노닐페놀 노볼락 에톡실레이트, 및 살리실독심인 방법.
  9. 제 1항에 있어서, 세가지 이상의 상이한 계면활성제가 글리콜산 에톡실레이트-4-3차-부틸페닐 에테르, 글리콜산 에톡실레이트 라우릴 에테르, 글리실 글리신, 및 살리실독심으로 이루어진 군으로부터 선택되는 방법.
  10. 제 1항에 있어서, 세가지 이상의 상이한 계면활성제 중 하나가 조성물 중에 100ppm 내지 2000ppm 범위의 수준으로 존재하는 노닐페놀 노볼락 에톡실레이트인 방법.
  11. a) 연마제;
    b) 세가지 이상의 계면활성제, 및
    c) 산화제를 포함하는, 화학 기계적 평탄화 조성물.
  12. 제 11항에 있어서, 세가지의 상이한 계면활성제가 비이온성 계면활성제인, 화학 기계적 평탄화 조성물.
KR1020100132462A 2009-12-22 2010-12-22 구리 함유 기판의 화학 기계적 평탄화를 위한 방법 KR101203599B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US28889509P 2009-12-22 2009-12-22
US61/288,895 2009-12-22
US12/964,943 2010-12-10
US12/964,943 US8551887B2 (en) 2009-12-22 2010-12-10 Method for chemical mechanical planarization of a copper-containing substrate

Publications (2)

Publication Number Publication Date
KR20110073352A true KR20110073352A (ko) 2011-06-29
KR101203599B1 KR101203599B1 (ko) 2012-11-23

Family

ID=45329051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100132462A KR101203599B1 (ko) 2009-12-22 2010-12-22 구리 함유 기판의 화학 기계적 평탄화를 위한 방법

Country Status (3)

Country Link
US (1) US8551887B2 (ko)
KR (1) KR101203599B1 (ko)
TW (1) TWI438267B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012127398A1 (en) * 2011-03-22 2012-09-27 Basf Se A chemical mechanical polishing (cmp) composition comprising a polymeric polyamine
KR102475282B1 (ko) 2017-03-29 2022-12-07 삼성전자주식회사 화학적 기계적 연마용 슬러리 조성물

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309560B1 (en) 1996-12-09 2001-10-30 Cabot Microelectronics Corporation Chemical mechanical polishing slurry useful for copper substrates
US6126853A (en) 1996-12-09 2000-10-03 Cabot Microelectronics Corporation Chemical mechanical polishing slurry useful for copper substrates
US6432828B2 (en) 1998-03-18 2002-08-13 Cabot Microelectronics Corporation Chemical mechanical polishing slurry useful for copper substrates
US6217416B1 (en) 1998-06-26 2001-04-17 Cabot Microelectronics Corporation Chemical mechanical polishing slurry useful for copper/tantalum substrates
EP1252651A2 (en) 1999-12-07 2002-10-30 Cabot Microelectronics Corporation Chemical-mechanical polishing method
EP2168946A1 (en) 2000-07-27 2010-03-31 Teva Pharmaceutical Industries Ltd Crystalline form of modafinil, and methods of preparing the crystalline form
US6602117B1 (en) 2000-08-30 2003-08-05 Micron Technology, Inc. Slurry for use with fixed-abrasive polishing pads in polishing semiconductor device conductive structures that include copper and tungsten and polishing methods
JP2002164307A (ja) 2000-11-24 2002-06-07 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
JP3768401B2 (ja) * 2000-11-24 2006-04-19 Ｎｅｃエレクトロニクス株式会社 化学的機械的研磨用スラリー
JP2002231666A (ja) 2001-01-31 2002-08-16 Fujimi Inc 研磨用組成物およびそれを用いた研磨方法
US20030104770A1 (en) 2001-04-30 2003-06-05 Arch Specialty Chemicals, Inc. Chemical mechanical polishing slurry composition for polishing conductive and non-conductive layers on semiconductor wafers
US6953389B2 (en) 2001-08-09 2005-10-11 Cheil Industries, Inc. Metal CMP slurry compositions that favor mechanical removal of oxides with reduced susceptibility to micro-scratching
CN1306562C (zh) 2001-10-26 2007-03-21 旭硝子株式会社 研磨剂、研磨剂的制造方法以及研磨方法
US6936543B2 (en) * 2002-06-07 2005-08-30 Cabot Microelectronics Corporation CMP method utilizing amphiphilic nonionic surfactants
JP3981616B2 (ja) 2002-10-02 2007-09-26 株式会社フジミインコーポレーテッド 研磨用組成物
US7736405B2 (en) 2003-05-12 2010-06-15 Advanced Technology Materials, Inc. Chemical mechanical polishing compositions for copper and associated materials and method of using same
KR200336740Y1 (ko) 2003-10-07 2003-12-18 현대중공업 주식회사 가스 절연 변압기의 중신 고정장치
US20060124593A1 (en) 2004-12-13 2006-06-15 Planar Solutions, Llc Colloidal silica based chemical mechanical polishing slurry
EP1879223A4 (en) 2005-05-06 2009-07-22 Asahi Glass Co Ltd COPPER WIRING POLISHING COMPOSITION AND SEMICONDUCTOR INTEGRATED CIRCUIT SURFACE POLISHING METHOD
JP2006339594A (ja) 2005-06-06 2006-12-14 Seimi Chem Co Ltd 半導体用研磨剤
US20080171441A1 (en) 2005-06-28 2008-07-17 Asahi Glass Co., Ltd. Polishing compound and method for producing semiconductor integrated circuit device
US8211193B2 (en) 2005-09-26 2012-07-03 Fujifilm Planar Solutions, LLC Ultrapure colloidal silica for use in chemical mechanical polishing applications
US7265055B2 (en) 2005-10-26 2007-09-04 Cabot Microelectronics Corporation CMP of copper/ruthenium substrates
US7498273B2 (en) 2006-05-30 2009-03-03 Applied Materials, Inc. Formation of high quality dielectric films of silicon dioxide for STI: usage of different siloxane-based precursors for harp II—remote plasma enhanced deposition processes
SG139699A1 (en) 2006-08-02 2008-02-29 Fujimi Inc Polishing composition and polishing process
JP2008117807A (ja) 2006-10-31 2008-05-22 Fujimi Inc 研磨用組成物及び研磨方法
KR100827591B1 (ko) 2006-11-27 2008-05-07 제일모직주식회사 화학적 기계적 연마용 슬러리 조성물 및 그 전구체 조성물
JP2008135452A (ja) 2006-11-27 2008-06-12 Fujimi Inc 研磨用組成物及び研磨方法

Also Published As

Publication number Publication date
TW201124517A (en) 2011-07-16
US20110312181A1 (en) 2011-12-22
KR101203599B1 (ko) 2012-11-23
TWI438267B (zh) 2014-05-21
US8551887B2 (en) 2013-10-08

Similar Documents

Publication Publication Date Title
JP4167214B2 (ja) ビシン／トリシン含有組成物および化学的−機械的平面化のための方法
JP5964795B2 (ja) 両親媒性非イオン性界面活性剤を利用したｃｍｐ法
US7153335B2 (en) Tunable composition and method for chemical-mechanical planarization with aspartic acid/tolyltriazole
US20050215183A1 (en) Chemical-mechanical planarization composition having PVNO and associated method for use
KR101069472B1 (ko) 칼코게나이드 물질의 화학 기계적 평탄화 방법
KR101144419B1 (ko) 금속-함유 기판의 화학 기계적 평탄화를 위한 방법 및 조성물
US7316977B2 (en) Chemical-mechanical planarization composition having ketooxime compounds and associated method for use
US7678702B2 (en) CMP composition of boron surface-modified abrasive and nitro-substituted sulfonic acid and method of use
KR100956216B1 (ko) 구리의 화학 기계적 평탄화를 위한 조성물
US8841216B2 (en) Method and composition for chemical mechanical planarization of a metal
KR20020068050A (ko) 화학 기계적 연마 방법
US20060213868A1 (en) Low-dishing composition and method for chemical-mechanical planarization with branched-alkylphenol-substituted benzotriazole
WO2009056491A1 (en) Cmp slurry composition and process for planarizing copper containing surfaces provided with a diffusion barrier layer
US8697577B2 (en) Method and composition for chemical mechanical planarization of a metal or a metal alloy
US20090061630A1 (en) Method for Chemical Mechanical Planarization of A Metal-containing Substrate
KR101203599B1 (ko) 구리 함유 기판의 화학 기계적 평탄화를 위한 방법
JP2005203602A (ja) 一揃いのｃｍｐ用研磨液及び基体の研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 7