KR20110072310A - Liquid crystal display device and method of fabricating thereof - Google Patents

Liquid crystal display device and method of fabricating thereof Download PDF

Info

Publication number
KR20110072310A
KR20110072310A KR1020090129185A KR20090129185A KR20110072310A KR 20110072310 A KR20110072310 A KR 20110072310A KR 1020090129185 A KR1020090129185 A KR 1020090129185A KR 20090129185 A KR20090129185 A KR 20090129185A KR 20110072310 A KR20110072310 A KR 20110072310A
Authority
KR
South Korea
Prior art keywords
layer
electrode
substrate
photoresist pattern
liquid crystal
Prior art date
Application number
KR1020090129185A
Other languages
Korean (ko)
Other versions
KR101709530B1 (en
Inventor
김정오
이정일
방정호
홍기상
김용일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090129185A priority Critical patent/KR101709530B1/en
Publication of KR20110072310A publication Critical patent/KR20110072310A/en
Application granted granted Critical
Publication of KR101709530B1 publication Critical patent/KR101709530B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

PURPOSE: A liquid crystal display device and a method for fabricating the same are provided to reduce driving power by placing a common electrode and a pixel electrode perpendicularly and forming a mesh shape. CONSTITUTION: A plurality of pixels are defined by a plurality of gate lines(103) formed on a first substrate and data lines(104). TFTs(Thin Film Transistors) are arranged in each pixel. One or more common electrode(105) is arranged in the pixels in parallel with the data lines. One or more pixel electrode(107) is perpendicularly arranged in the pixel in parallel with the common electrode. The pixel electrode forms an electric field with the common electrode.

Description

횡전계모드 액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}Transverse electric field mode liquid crystal display device and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}

본 발명의 횡전계모드 액정표시소자 및 그 제조방법에 관한 것으로, 특히 전력소모를 최소화하고 투과율이 향상된 횡전계모드 액정표시소자 및 그 제조방법에 관한 것이다.The present invention relates to a transverse electric field mode liquid crystal display device and a method of manufacturing the same, and more particularly, to a transverse electric field mode liquid crystal display device having a minimum power consumption and improved transmittance.

근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.Recently, with the development of various portable electronic devices such as mobile phones, PDAs, and notebook computers, there is a growing demand for flat panel display devices for light and thin applications. Such flat panel displays are being actively researched, such as LCD (Liquid Crystal Display), PDP (Plasma Display Panel), FED (Field Emission Display), VFD (Vacuum Fluorescent Display), but mass production technology, ease of driving means, Liquid crystal display devices (LCDs) are in the spotlight for reasons of implementation.

이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점 때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에 서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절율 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.The liquid crystal display device has various display modes according to the arrangement of the liquid crystal molecules. However, the liquid crystal display device of the TN mode is mainly used because of the advantages of easy monochrome display, fast response speed, and low driving voltage. In such a TN mode liquid crystal display, liquid crystal molecules oriented horizontally with the substrate are almost perpendicular to the substrate when a voltage is applied. Therefore, there is a problem that the viewing angle is narrowed upon application of voltage due to the refractive anisotropy of the liquid crystal molecules.

이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.In order to solve this viewing angle problem, liquid crystal display devices of various modes having wide viewing angle characteristics have recently been proposed, but among them, the liquid crystal display device of the lateral field mode (In Plane Switching Mode) is applied to actual production. It is produced. The IPS mode liquid crystal display device aligns liquid crystal molecules in a plane by forming at least one pair of electrodes arranged in parallel in a pixel to form a transverse electric field substantially parallel to the substrate.

도 1은 종래 IPS모드 액정표시소자의 구조를 나타내는 도면으로, 도 1a는 평면도이고 도 1b는 도 1a의 I-I'선 단면도이다. 도 1a에 도시된 바와 같이, 액정패널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 n개 및 m개 배치되어 액정패널(1) 전체에 걸쳐서 n×m개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다. 상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력 되는 화상신호를 액정층에 인가한다.1 is a view showing the structure of a conventional IPS mode liquid crystal display device. FIG. 1A is a plan view and FIG. 1B is a sectional view taken along the line II ′ of FIG. 1A. As shown in FIG. 1A, pixels of the liquid crystal panel 1 are defined by gate lines 3 and data lines 4 arranged vertically and horizontally. Although only the (n, m) th pixels are shown in the drawing, in the liquid crystal panel 1, n and m gate lines 3 and data lines 4 are disposed, respectively, and thus the liquid crystal panel 1 is disposed. N x m pixels are formed throughout. The thin film transistor 10 is formed at the intersection of the gate line 3 and the data line 4 in the pixel. The thin film transistor 10 includes a gate electrode 11 to which a scan signal is applied from the gate line 3, and a semiconductor layer formed on the gate electrode 11 and activated as a scan signal is applied to form a channel layer. 12 and a source electrode 13 and a drain electrode 14 formed on the semiconductor layer 12 and to which an image signal is applied through the data line 4. The image signal input from the outside is applied to the liquid crystal layer. do.

화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극(5)과 화소전극(7)이 배치되어 있다. 또한, 화소의 상부영역에는 상기 공통전극(5)과 접속되는 공통라인(16)이 배치되어 있으며, 상기 공통라인(16) 위에는 화소전극(7)과 접속되는 화소전극라인(18)이 배치되어 상기 공통라인(16)과 오버랩되어 있다. 상기 공통라인(16)과 화소전극라인(18)의 오버랩에 의해 횡전계모드 액정표시소자에는 축적용량(storage capacitance)이 형성된다.In the pixel, a plurality of common electrodes 5 and a pixel electrode 7 are arranged substantially parallel to the data line 4. In addition, a common line 16 connected to the common electrode 5 is disposed in an upper region of the pixel, and a pixel electrode line 18 connected to the pixel electrode 7 is disposed on the common line 16. It overlaps with the common line 16. Storage capacitance is formed in the transverse electric field mode liquid crystal display by overlapping the common line 16 and the pixel electrode line 18.

상기와 같이 구성된 IPS모드 액정표시소자에서 액정분자는 공통전극(5) 및 화소전극(7)과 실질적으로 평행하게 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다.In the IPS mode liquid crystal display device configured as described above, the liquid crystal molecules are aligned substantially in parallel with the common electrode 5 and the pixel electrode 7. When the thin film transistor 10 is operated to apply a signal to the pixel electrode 7, a transverse electric field substantially parallel to the liquid crystal panel 1 is generated between the common electrode 5 and the pixel electrode 7. Since the liquid crystal molecules rotate on the same plane along the transverse electric field, gray level inversion due to the refractive anisotropy of the liquid crystal molecules can be prevented.

상기한 구조의 종래 IPS모드 액정표시소자를 도 1b의 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.The conventional IPS mode liquid crystal display device having the above structure will be described in more detail with reference to the cross-sectional view of FIG. 1B.

도 1b에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.As shown in FIG. 1B, a gate electrode 11 is formed on the first substrate 20, and a gate insulating layer 22 is stacked over the entire first substrate 20. The semiconductor layer 12 is formed on the gate insulating layer 22, and the source electrode 13 and the drain electrode 14 are formed thereon. In addition, a passivation layer 24 is formed on the entire first substrate 20.

또한, 상기 제1기판(20) 위에는 복수의 공통전극(5)이 형성되어 있고 게이트절연층(22) 위에는 화소전극(7) 및 데이터라인(4)이 형성되어, 상기 공통전극(5)과 화소전극(7) 사이에 횡전계(E)가 발생한다.In addition, a plurality of common electrodes 5 are formed on the first substrate 20, and a pixel electrode 7 and a data line 4 are formed on the gate insulating layer 22 to form the common electrode 5. The transverse electric field E is generated between the pixel electrodes 7.

제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue), G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다.The black matrix 32 and the color filter layer 34 are formed on the second substrate 30. The black matrix 32 is to prevent light leakage into an area where the liquid crystal molecules do not operate. As shown in the drawing, the black matrix 32 is formed between the region of the thin film transistor 10 and between the pixel and the pixel (ie, the gate line and the data line). Area). The color filter layer 34 is composed of R (Red), B (Blue), and G (Green) to realize actual colors.

상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.The liquid crystal layer 40 is formed between the first substrate 20 and the second substrate 30 to complete the liquid crystal panel 1.

상기한 바와 같이, IPS모드 액정표시소자에서는 기판(20)과 게이트절연층(22)에 각각 형성된 공통전극(5)과 화소전극(7)에 의해 액정층(40) 내부에 횡전계(E)가 발생하여 액정층(40) 내부의 액정분자를 구동한다.As described above, in the IPS mode liquid crystal display device, the transverse electric field E is formed inside the liquid crystal layer 40 by the common electrode 5 and the pixel electrode 7 formed on the substrate 20 and the gate insulating layer 22, respectively. Is generated to drive the liquid crystal molecules inside the liquid crystal layer 40.

상기와 같은 구조의 IPS모드 액정표시소자는 액정분자가 횡전계를 따라 회전하여 배향되기 때문에, 액정분자의 굴절율 이방성에 의한 계조반전을 방지할 수 있게 된다. 따라서, TN(Twisted Nematic)모드 액정표시소자에 비해 넓은 시야각을 얻을 수 있으며, 그 결과 광시야각의 실현이 가능하게 된다.In the IPS mode liquid crystal display device having the above structure, since the liquid crystal molecules are oriented by rotating along the transverse electric field, gray scale inversion due to the refractive index anisotropy of the liquid crystal molecules can be prevented. Therefore, a wider viewing angle can be obtained than in a twisted nematic (TN) mode liquid crystal display device, and as a result, a wide viewing angle can be realized.

한편, TN모드 액정표시소자에서는 공통전극과 화소전극으로서 주로 ITO(Indium Tin Oxide)와 같은 투명한 금속을 사용하는 반면에, IPS모드 액정표시소자에서는 상기 공통전극과 화소전극으로서 주로 불투명한 금속을 사용한다. 따라 서, IPS모드 액정표시소자는 TN모드 액정표시소자에 비해 투과율이 저하된다는 문제가 있었다.Meanwhile, in the TN mode liquid crystal display device, a transparent metal such as ITO (Indium Tin Oxide) is mainly used as the common electrode and the pixel electrode, while in the IPS mode liquid crystal display device, an opaque metal is mainly used as the common electrode and the pixel electrode. do. Therefore, the IPS mode liquid crystal display device has a problem that the transmittance is lower than that of the TN mode liquid crystal display device.

또한, 이러한 IPS모드 액정표시소자에서는 투과율과 개구율을 확보하기 위해서는 공통전극(5)과 화소전극(7)이 설정 간격 이상으로 배치되어야만 하지만, 이 경우 액정분자를 스위칭시키기 위해서는 설정된 전압이 공통전극(5) 및 화소전극(7)에 인가되어야만 하므로, 전력소모가 크다는 문제도 있었다.In addition, in the IPS mode liquid crystal display device, the common electrode 5 and the pixel electrode 7 should be disposed more than a predetermined interval in order to secure the transmittance and the aperture ratio. However, in this case, in order to switch the liquid crystal molecules, the set voltage is the common electrode ( 5) and the pixel electrode 7, the power consumption is large.

본 발명은 상기한 문제를 해결하기 위한 것으로, 공통전극과 화소전극을 서로 수직으로 배치하여 메시형상으로 형성함으로써 구동전력을 감소하고 투과율을 향상시킬 수 있는 횡전계모드 액정표시소자 및 그 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and the transverse electric field mode liquid crystal display device and its manufacturing method which can reduce driving power and improve transmittance by forming a common electrode and a pixel electrode perpendicular to each other to form a mesh shape. It aims to provide.

상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계모드 액정표시소자는 제1기판에 형성되는 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소; 각각의 화소에 배치된 박막트랜지스터; 화소내에 상기 데이터라인과 평행하게 배열되는 적어도 하나의 공통전극; 상기 화소내에 공통전극과 수직으로 배열되어 공통전극과 전계를 형성하는 적어도 하나의 화소전극으로 구성되며, 상기 공통전극과 화소전극은 절연층을 사이에 두고 서로 교차하는 것을 특징으로 한다.In order to achieve the above object, the transverse electric field mode liquid crystal display device according to the present invention comprises a plurality of pixels defined by a plurality of gate lines and data lines formed on the first substrate; A thin film transistor disposed in each pixel; At least one common electrode arranged in parallel with the data line in a pixel; At least one pixel electrode arranged vertically with the common electrode in the pixel to form a common electrode and an electric field, wherein the common electrode and the pixel electrode cross each other with an insulating layer therebetween.

상기 박막트랜지스터는 제1기판위에 형성된 게이트전극과, 상기 게이트전극 위에 형성된 게이트절연층과, 상기 게이트절연층 위에 형성된 반도체층과, 상기 반도체층 위에 형성되며 해당 화소의 데이터라인에 연결된 소스전극 및 드레인전극과, 상기 소스전극 및 드레인전극 위에 형성된 보호층으로 이루어지며,The thin film transistor includes a gate electrode formed on a first substrate, a gate insulating layer formed on the gate electrode, a semiconductor layer formed on the gate insulating layer, a source electrode and a drain formed on the semiconductor layer and connected to a data line of the corresponding pixel. An electrode, and a protective layer formed on the source electrode and the drain electrode,

상기 게이트전극은 제1기판에 형성된 투명도전물질로 이루어진 제1게이트전극과 금속으로 이루어져 상기 제1게이트전극 위에 형성된 제2게이트전극으로 이루어진다. 이때, 상기 공통전극은 제1기판에 형성되고 화소전극은 상기 보호층 위에 형성된다.The gate electrode includes a first gate electrode made of a transparent conductive material formed on a first substrate and a second gate electrode formed of a metal on the first gate electrode. In this case, the common electrode is formed on the first substrate and the pixel electrode is formed on the protective layer.

또한, 본 발명에 따른 횡전계모드 액정표시소자 제조방법은 제1기판 위에 투명도전물질과 금속 및 제1포토레지스트층을 적층하는 단계; 제1회절마스크에 의해 제1포토레지스트층을 현상하여 두께가 다른 제1포토레지스트패턴 및 제2포토레지스트패턴을 형성한 후, 상기 제1포토레지스트패턴 및 제2포토레지스트패턴에 의해 상기 투명도전물질과 금속을 에칭하는 투명도전층 및 금속층으로 이루어진 게이트전극, 공통전극 및 상기 공통전극 위에 배치된 금속층을 형성하는 단계; 상기 제1포토레지스트패턴 및 제2포토레지스트패턴을 에이싱하여 제2포토레지스트패턴을 제거하는 단계; 에이싱된 제1포토레지스트패턴에 의해 상기 공통전극 위의 금속층을 에칭하는 단계; 제1기판 상에 반도체물질, 금속 및 제2포토레지스트층을 적층하는 단계; 제2회절마스크에 의해 상기 제2포토레지스트층을 현상한 후 에칭하여 게이트전극 위에 반도체층, 소스전극 및 드레인전극을 형성하는 단계; 및 제1기판에 보호층을 형성하고 그 위에 화소전극을 형성하는 단계로 구성된다.In addition, the method of manufacturing a transverse electric field mode liquid crystal display device according to the present invention comprises the steps of: laminating a transparent conductive material, a metal and a first photoresist layer on a first substrate; After the first photoresist layer is developed by a first diffraction mask to form a first photoresist pattern and a second photoresist pattern having a different thickness, the transparent conductive layer is formed by the first photoresist pattern and the second photoresist pattern. Forming a gate electrode, a common electrode, and a metal layer disposed on the common electrode, the gate electrode including a transparent conductive layer and a metal layer for etching a material and a metal; Acing the first photoresist pattern and the second photoresist pattern to remove the second photoresist pattern; Etching the metal layer on the common electrode by means of an aced first photoresist pattern; Depositing a semiconductor material, a metal, and a second photoresist layer on the first substrate; Developing and etching the second photoresist layer by a second diffraction mask to form a semiconductor layer, a source electrode and a drain electrode on the gate electrode; And forming a protective layer on the first substrate and forming a pixel electrode thereon.

상기 반도체층, 소스전극 및 드레인전극을 형성하는 단계는 상기 제2포토레지스트층을 현상하여 서로 다른 두께의 제3포토레지스트패턴을 형성하는 단계와, 상기 제3포토레지스트패턴에 의해 반도체물질 및 금속을 에칭하여 반도체층 및 금속층을 형성하는 단계와, 상기 제3포토레지스트패턴을 에이싱하여 금속층의 중앙영역을 노출시키는 단계와, 상기 에이싱된 제3포토레지스트패턴에 의해 금속층을 블로킹한 상태에서 금속층을 에칭하여 소스전극 및 드레인전극을 형성하는 단계로 이루어진다.The forming of the semiconductor layer, the source electrode and the drain electrode may include developing third photoresist patterns having different thicknesses by developing the second photoresist layer, and forming a semiconductor material and a metal by the third photoresist pattern. Etching to form a semiconductor layer and a metal layer, acing the third photoresist pattern to expose a central region of the metal layer, and blocking the metal layer by the aced third photoresist pattern. Etching the metal layer to form a source electrode and a drain electrode.

또한, 상기 화소전극을 형성하는 단계는 제1기판에 보호층을 형성하는 단계와, 상기 보호층에 컨택홀을 형성하는 단계와, 상기 보호층에 투명도전물질을 적층하는 단계와, 상기 투명도전물질을 에칭하는 단계로 이루어진다.The forming of the pixel electrode may include forming a protective layer on a first substrate, forming a contact hole in the protective layer, laminating a transparent conductive material on the protective layer, and forming the transparent conductive material. Etching the material.

본 발명에서는 공통전극과 화소전극을 서로 수직으로 배치하여 메시형상으로 형성함으로써 구동전력을 감소하고 투과율을 향상시킬 수 있게 된다.In the present invention, the common electrode and the pixel electrode are disposed perpendicular to each other to form a mesh shape, thereby reducing driving power and improving transmittance.

또한, 본 발명에서는 4마스크에 의해 투명도전물질 및 금속으로 이루어진 게이트전극과 투명도전물질로 이루어진 공통전극 및 화소전극을 형성하므로, 제조공정이 단순화되고 제조비용을 절감할 수 있게 된다.Further, in the present invention, since the gate electrode made of the transparent conductive material and the metal and the common electrode and the pixel electrode made of the transparent conductive material are formed by the four masks, the manufacturing process can be simplified and the manufacturing cost can be reduced.

이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 2는 본 발명에 따른 횡전계모드 액정표시소자의 구조를 나타내는 평면도이다.2 is a plan view showing the structure of a transverse electric field mode liquid crystal display device according to the present invention.

도 2에 도시된 바와 같이, 액정패널(101)의 화소는 종횡으로 배치된 게이트라인(103) 및 데이터라인(104)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(101)에는 상기한 게이트라인(103)과 데이터라인(104)이 각각 n개 및 m개 배치되어 액정패널(101) 전체에 걸쳐서 n×m개의 화소를 형성한다. 상기 화소내의 게이트라인(103)과 데이터라인(104)의 교차영역에는 박막트랜지스터(110)가 형성되어 있다.As illustrated in FIG. 2, pixels of the liquid crystal panel 101 are defined by gate lines 103 and data lines 104 arranged vertically and horizontally. Although only the (n, m) th pixels are shown in the figure, n and m gate lines 103 and data lines 104 are arranged in the liquid crystal panel 101, respectively, so that the liquid crystal panel 101 is disposed. N x m pixels are formed throughout. The thin film transistor 110 is formed at the intersection of the gate line 103 and the data line 104 in the pixel.

상기 박막트랜지스터(110)는 게이트라인(103) 위에 형성되어 게이트라 인(103)에 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(112)과, 상기 반도체층(112) 위에 형성되어 데이터라인(104)을 통해 외부의 구동회로로부터 인가되는 화상신호를 액정층(도면표시하지 않음)에 인가하는 소스전극(113) 및 드레인전극(114)으로 구성된다.The thin film transistor 110 is formed on the gate line 103 and is activated as a scan signal is applied to the gate line 103 to form a channel layer, and is formed on the semiconductor layer 112. And a source electrode 113 and a drain electrode 114 for applying an image signal applied from an external driving circuit through the data line 104 to the liquid crystal layer (not shown).

이때, 상기 반도체층(112)이 형성되는 게이트라인(103)의 영역은 실질적으로 박막트랜지스터(110)의 게이트전극의 역할을 하므로, 이 영역을 박막트랜지스트(110)의 게이트전극(111)으로 간주할 수 있으며 이후의 설명에서는 이 영역을 게이트전극(111)으로 설명한다.In this case, the region of the gate line 103 on which the semiconductor layer 112 is formed substantially serves as a gate electrode of the thin film transistor 110, and thus, the region of the gate line 103 serves as the gate electrode 111 of the thin film transistor 110. In the following description, this region will be described as the gate electrode 111.

화소에는 공통전극(105) 및 화소전극(107)이 배치되어 있다. 상기 공통전극(105)은 데이터라인(104)과 평행하게 형성되고 화소전극(107)은 게이트라인(103)과 평행하게 배치된다. 또한, 상기 화소내에는 공통전극(105)이 접속되어 주사신호를 공통전극(105)에 인가하는 제1공통라인(115a) 및 제2공통라인(115b)이 화소의 하부영역 및 상부영역에 상기 게이트라인(103)과 평행하게 배치된다. 그리고, 상기 화소내에는 화소전극(107)과 접속되어 데이터신호를 화소전극(107)에 인가하는 화소전극라인(117a,117b,117c)이 배치된다. 이때, 제1화소전극라인(117a)은 화소의 하부영역에 게이트라인(103)과 평행하게 배치되고 제2화소전극라인(117b) 및 제2화소전극라인(117c)은 화소의 좌우영역에 데이터라인(104)과 평행하게 배치된다.The common electrode 105 and the pixel electrode 107 are disposed in the pixel. The common electrode 105 is formed in parallel with the data line 104 and the pixel electrode 107 is disposed in parallel with the gate line 103. In addition, the common electrode 105 is connected in the pixel, and the first common line 115a and the second common line 115b for applying a scan signal to the common electrode 105 are disposed in the lower region and the upper region of the pixel. It is disposed parallel to the gate line 103. In the pixel, pixel electrode lines 117a, 117b, and 117c connected to the pixel electrode 107 to apply a data signal to the pixel electrode 107 are disposed. In this case, the first pixel electrode line 117a is disposed in the lower region of the pixel in parallel with the gate line 103, and the second pixel electrode line 117b and the second pixel electrode line 117c have data in the left and right regions of the pixel. Disposed parallel to line 104.

상기 제1공통라인(115a)과 제1화소전극라인(117a)는 화소의 하부영역에서 서로 오버랩되도록 배치되어 축적용량(storage capacitor)를 형성한다.The first common line 115a and the first pixel electrode line 117a are disposed to overlap each other in the lower region of the pixel to form a storage capacitor.

상기 공통전극(105)이 데이터라인(104)과 평행하게 배치되고 화소전극(107) 이 게이트라인(103)과 평행하게 배치됨에 따라, 상기 공통전극(105)과 화소전극(107)은 서로 수직으로 교차하게 배치된다. 이때, 도면에는 도시하지 않았지만, 상기 공통전극(105)과 화소전극(107) 사이에는 절연층이 형성되어 있으므로, 상기 공통전극(105)과 화소전극(107)은 전기적으로 절연된다.As the common electrode 105 is disposed in parallel with the data line 104 and the pixel electrode 107 is disposed in parallel with the gate line 103, the common electrode 105 and the pixel electrode 107 are perpendicular to each other. Are arranged to intersect. Although not shown in the drawing, an insulating layer is formed between the common electrode 105 and the pixel electrode 107, so that the common electrode 105 and the pixel electrode 107 are electrically insulated from each other.

공통전극(105)과 화소전극(107)이 교차하여 상기 교차영역이 절연층을 사이에 두고 오버랩되므로, 상기 교차영역에 의해 축적용량이 형성된다. 이와 같이, 제1공통라인(115a)과 제1화소전극라인(117a)의 오버랩 영역뿐만 아니라 공통전극(105)과 화소전극(107)의 오버랩영역에 의해 축적용량을 형성할 수 있기 때문에, 상기 제1공통라인(115a)과 제1화소전극라인(117a)의 폭을 감소시켜도 원하는 충분한 축적용량을 확보할 수 있게 된다.Since the common electrode 105 and the pixel electrode 107 cross each other and the crossing region overlaps with the insulating layer interposed therebetween, the storage capacitor is formed by the crossing region. As described above, the storage capacitance can be formed not only by the overlap region of the first common line 115a and the first pixel electrode line 117a but also by the overlap region of the common electrode 105 and the pixel electrode 107. Even if the widths of the first common line 115a and the first pixel electrode line 117a are reduced, a desired sufficient accumulation capacity can be ensured.

도 3은 도 2의 I-I'선 단면도로서, 이를 참조하여 본 발명에 대해 더욱 상세히 설명한다. 이때, 설명의 편의를 위해서 단면은 도 2의 공통전극(105)과 화소전극(107)을 폭방향으로 잘랐다.3 is a cross-sectional view taken along line II ′ of FIG. 2, and the present invention will be described in more detail with reference to this. In this case, for convenience of explanation, the cross section is cut in the width direction of the common electrode 105 and the pixel electrode 107 of FIG. 2.

도 3에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 제1기판(120) 위에는 게이트전극(111) 및 공통전극(105)이 형성되어 있으며, 상기 제1기판(120) 전체에 걸쳐 게이트절연층(122)이 적층되어 있다.As shown in FIG. 3, a gate electrode 111 and a common electrode 105 are formed on a first substrate 120 made of a transparent insulating material such as glass, and a gate is formed over the entire first substrate 120. The insulating layer 122 is laminated | stacked.

이때, 상기 게이트전극(111)은 제1게이트전극(111a) 및 제2게이트전극(111b)의 2중의 층으로 이루어지며, 상기 제1게이트전극(111)은 ITO(Indium Tin Oixe)나 IZO(Indium Zin Oxide)와 같은 투명도전물질로 형성되고 제2게이트전극(111b)은 구리와 같은 금속을 이루어진다. 또한, 상기 공통전극(105)은 ITO나 IZO와 같은 투명 도전물질로 이루어진다.In this case, the gate electrode 111 is formed of a double layer of the first gate electrode 111a and the second gate electrode 111b, and the first gate electrode 111 is formed of indium tin oxide (ITO) or IZO (ITO). It is formed of a transparent conductive material such as Indium Zin Oxide and the second gate electrode 111b is made of a metal such as copper. In addition, the common electrode 105 is made of a transparent conductive material such as ITO or IZO.

상기 게이트절연층(122) 위에는 반도체층(112)이 형성되어 있으며, 그 위에 각각 소스전극(113)과 드레인전극(114)이 형성되어 있다. 또한, 상기 제1기판(120) 전체에 걸쳐 보호층(passivation layer;124)이 형성되어 있다.The semiconductor layer 112 is formed on the gate insulating layer 122, and a source electrode 113 and a drain electrode 114 are formed thereon, respectively. In addition, a passivation layer 124 is formed on the entire first substrate 120.

또한, 상기 보호층(124) 위에는 화소전극(107)이 형성된다. 이때, 상기 화소전극(107)은 ITO나 IZO와 같은 투명도전물질로 이루어지며, 보호층(124)에 형성된 컨택홀(contact hole;125)을 통해 박막트랜지스터의 드레인전극(114)과 전기적으로 접속된다.In addition, the pixel electrode 107 is formed on the passivation layer 124. In this case, the pixel electrode 107 is made of a transparent conductive material such as ITO or IZO, and is electrically connected to the drain electrode 114 of the thin film transistor through a contact hole 125 formed in the protective layer 124. do.

상기 공통전극(105)은 데이터라인(104)과 평행하게 연장되고 화소전극(107)은 게이트라인(103)과 평행하게 연장되어 상기 공통전극(105)과 화소전극(107)은 서로 메시(mesh)형상으로 이루어진다.The common electrode 105 extends in parallel with the data line 104 and the pixel electrode 107 extends in parallel with the gate line 103 so that the common electrode 105 and the pixel electrode 107 mesh with each other. ) Is shaped.

제2기판(130)에는 블랙매트릭스(132)와 컬러필터층(134)이 형성되어 있으며, 상기 제1기판(120) 및 제2기판(130) 사이에는 액정층(140)이 형성되어 액정패널(101)이 완성된다.The black matrix 132 and the color filter layer 134 are formed on the second substrate 130, and the liquid crystal layer 140 is formed between the first substrate 120 and the second substrate 130 to form a liquid crystal panel ( 101) is completed.

상술한 바와 같이, 본 발명에서는 공통전극(105)과 화소전극(107)이 서로 수직으로 교차하여 메시형상으로 이루어지므로, 공통전극과 화소전극이 서로 평행하게 배치되는 구조에 비해 액정층에 인가되는 전계가 다르게 분포되며, 그 결과 액정분자의 스위칭이 다르게 되는데, 이를 설명하면 다음과 같다.As described above, in the present invention, since the common electrode 105 and the pixel electrode 107 cross each other vertically and have a mesh shape, the common electrode 105 and the pixel electrode 107 are applied to the liquid crystal layer as compared to the structure in which the common electrode and the pixel electrode are arranged in parallel with each other. The electric field is distributed differently, and as a result, the switching of the liquid crystal molecules is different.

도 4a-도 4c는 본 발명에 따른 액정표시소자에서 메시형상으로 배열된 공통전극(105)과 화소전극(107)에 의해 발생하는 전계와 이 전계에 의한 액정분자(144) 의 스위칭을 나타내는 도면이다.4A to 4C are diagrams illustrating an electric field generated by the common electrode 105 and the pixel electrode 107 arranged in a mesh shape in the liquid crystal display according to the present invention and switching of the liquid crystal molecules 144 by the electric field. to be.

우선, 도 4a에 도시된 바와 같이, 공통전극(105)과 화소전극(107)이 메시형상으로 배열되고 액정표시소자에 형성되는 배향막의 배향방향이 0°, 즉 데이터라인(104)과 수평으로 이루어지는 경우, 공통전극(105) 및 화소전극(107)에 신호가 인가되지 않으면 액정층(140)에 전계가 형성되지 않으므로, 액정분자(144)는 0°의 방향, 즉 데이터라인(104)과 수평하게 배열된다.First, as shown in FIG. 4A, the common electrode 105 and the pixel electrode 107 are arranged in a mesh shape, and the alignment direction of the alignment layer formed in the liquid crystal display is 0 °, that is, horizontally with the data line 104. In this case, since no electric field is formed in the liquid crystal layer 140 unless a signal is applied to the common electrode 105 and the pixel electrode 107, the liquid crystal molecules 144 are in a direction of 0 °, that is, the data line 104. It is arranged horizontally.

도 4b에 도시된 바와 같이, 공통전극(105)과 화소전극(107)에 신호가 인가되는 경우, 제1전계(E1)가 메시형상의 대각선방향을 따라 형성되므로, 액정분자가 상기 제1전계(E1)를 따라 배열된다. 이때, 상기 공통전극(105)과 화소전극(107)이 사각형상을 이루어지므로, 공통전극(105)과 화소전극(107) 사이의 거리가 대각선 방향에서 가장 길고 대각선 방향으로 좌우로 갈수록 길이가 작아진다. 즉, 본 발명에 따른 횡전계모드 액정표시소자에서의 공통전극(105)과 화소전극(107)의 폭, 전극과 전극 사이의 간격이 종래 횡전계모드 액정표시소자에서의 공통전극과 화소전극의 폭, 전극과 전극 사이의 간격과 동일하다고 가정할 때, 공통전극과 화소전극이 서로 평행하게 배치된 종래 횡전계모드 액정표시소자에서의 공통전극과 화소전극 사이의 거리에 비해 본 발명에 따른 횡전계모드 액정표시소자에서의 공통전극(105)과 화소전극(107) 사이의 평균거리(사각형상의 전체의 평균거리)가 더 짧게 된다.As shown in FIG. 4B, when a signal is applied to the common electrode 105 and the pixel electrode 107, since the first electric field E1 is formed along the diagonal direction of the mesh shape, the liquid crystal molecules are formed in the first electric field. Arranged along E1. In this case, since the common electrode 105 and the pixel electrode 107 have a rectangular shape, the distance between the common electrode 105 and the pixel electrode 107 is the longest in the diagonal direction and the length becomes smaller toward the left and right in the diagonal direction. Lose. That is, the width of the common electrode 105 and the pixel electrode 107 and the distance between the electrode and the electrode in the transverse electric field mode liquid crystal display device according to the present invention are the same as those of the common electrode and the pixel electrode in the conventional transverse electric field mode liquid crystal display device. Assuming that the width is equal to the distance between the electrode and the electrode, the width of the horizontal electrode according to the present invention is compared with the distance between the common electrode and the pixel electrode in the conventional horizontal field mode liquid crystal display device in which the common electrode and the pixel electrode are disposed in parallel with each other. In the field mode liquid crystal display device, the average distance between the common electrode 105 and the pixel electrode 107 (average distance of the entire rectangular shape) becomes shorter.

따라서, 동일한 조건(즉, 동일한 전극의 폭 및 전극간 이격거리)일 때, 종래의 횡전계모드 액정표시소자에 비해 본 발명에 따른 횡전계모드 액정표시소자에서의 전계(E1)의 세기가 크게 되며, 그 결과 본 발명에 따른 횡전계모드 액정표시소 자에서 종래에 비해 구동전압을 낮게 해도 종래와 동일한 효과를 얻을 수 있게 되는 것이다.Therefore, under the same conditions (i.e., the width of the same electrode and the distance between electrodes), the intensity of the electric field E1 in the transverse electric field mode liquid crystal display device according to the present invention is larger than that of the conventional transverse electric field mode liquid crystal display device. As a result, even when the driving voltage is lowered in the transverse electric field mode liquid crystal display device according to the present invention, the same effects as in the related art can be obtained.

도 4c는 도 4b의 II-II'선 단면도로서, 공통전극(105)과 화소전극(107)에서의 전계(E2)를 나타내는 도면이다. 도 4c에 도시된 바와 같이, 공통전극(105)은 제1기판(120) 위에 형성되며, 화소전극(107)은 보호층(124) 위에 형성된다. 이때, 상기 공통전극(105)과 화소전극(107)은 게이트절연층(122)과 보호층(124)에 의해 절연된다.FIG. 4C is a cross-sectional view taken along the line II-II 'of FIG. 4B and shows the electric field E2 of the common electrode 105 and the pixel electrode 107. As shown in FIG. 4C, the common electrode 105 is formed on the first substrate 120, and the pixel electrode 107 is formed on the passivation layer 124. In this case, the common electrode 105 and the pixel electrode 107 are insulated by the gate insulating layer 122 and the protective layer 124.

이때, 도 4c는 공통전극(105)의 길이방향을 따라 절단한 면으로서, 도면에서 공통전극(105)은 제1기판(120) 전체에 걸쳐 배치되는 형상이고 화소전극(107)은 일정 폭의 띠형상으로 배치된다. 따라서, 게이트절연층(122)과 보호층(124)을 사이에 두고 오버랩되는 공통전극(105)과 화소전극(107)의 오버랩영역에서는 공통전극(105)의 상면과 화소전극(107)의 양변 사이에 제2전계(E2)가 형성된다. 이러한 전계는 일종의 프린지필드(fringe field)로서, 제2전계(E2)가 공통전극(105)과 화소전극(107) 사이뿐만 아니라 화소전극(107)의 상면 일부에도 존재하게 된다. 따라서, 화소전극(107) 상면의 일부 영역 상부에 대응하는 액정층(140)의 액정분자가 상기 제2전계(E2)에 의해 스위칭되므로, 이 영역으로 광이 투과하게 되며, 그 결과 투과율이 향상된다.4C is a plane cut along the longitudinal direction of the common electrode 105. In the drawing, the common electrode 105 is disposed on the entire first substrate 120, and the pixel electrode 107 has a predetermined width. It is arranged in a band shape. Therefore, in the overlapping region of the common electrode 105 and the pixel electrode 107 with the gate insulating layer 122 and the protective layer 124 interposed therebetween, the upper surface of the common electrode 105 and both sides of the pixel electrode 107. The second electric field E2 is formed in between. The electric field is a kind of fringe field, and the second electric field E2 is present not only between the common electrode 105 and the pixel electrode 107 but also on a part of the upper surface of the pixel electrode 107. Accordingly, since the liquid crystal molecules of the liquid crystal layer 140 corresponding to the upper portion of the upper portion of the pixel electrode 107 are switched by the second electric field E2, light is transmitted to the region, and as a result, the transmittance is improved. do.

이와 같이, 본 발명에 따른 횡전계모드 액정표시소자에서는 종래 횡전계모드 액정표시소자에 비해 강한 전계가 공통전극(105)과 화소전극(107) 사이에 제1전계(E1)가 형성되므로 액정표시소자의 구동전압을 감소시킬 수 있으며, 오버랩되는 공통전극(105)과 화소전극(107) 사이에 프린지필드인 제2전계(E2)가 형성되어 화소전극(107)의 상면이 투과영역으로서 작동하므로 투과율을 향상시킬 수 있게 된다.As described above, in the transverse electric field mode liquid crystal display device according to the present invention, since the strong electric field is formed between the common electrode 105 and the pixel electrode 107 as compared to the conventional transverse electric field mode liquid crystal display device, the liquid crystal display is performed. The driving voltage of the device can be reduced, and since the second electric field E2, which is a fringe field, is formed between the overlapping common electrode 105 and the pixel electrode 107, the upper surface of the pixel electrode 107 operates as a transmission region. It is possible to improve the transmittance.

이하, 상기와 같은 구조의 횡전계모드 액정표시소자의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a transverse electric field mode liquid crystal display device having the above structure will be described in detail with reference to the accompanying drawings.

도 5a-도 5k는 본 발명에 따른 액정표시소자 제조방법의 일례를 나타내는 도면이다. 도면에서는 설명의 편의를 위해 박막트랜지스터 및 전극이 형성되는 화소영역과 게이트패드 및 데이터패드가 형성되는 패드영역으로 나누어 설명한다.5A to 5K are views showing an example of a method of manufacturing a liquid crystal display device according to the present invention. For convenience of description, the drawing is divided into a pixel region in which a thin film transistor and an electrode are formed, and a pad region in which a gate pad and a data pad are formed.

우선, 도 5a에 도시된 바와 같이, 유리와 같은 투명한 물질로 이루어지고 화소영역과 패드영역을 포함하는 제1기판(120)에 제1투명도전층(211a)과 제1금속층(211b)을 연속 적층하여 형성한 후, 그 위에 포토레지스트(photoresist)를 도포하여 제1포토레지스트층(181)을 형성한다. 이때, 제1투명도전층(211a)은 ITO나 IZO와 같은 투명도전물질을 스퍼터링(sputtering)법에 의해 증착하여 형성되고 제1금속층(211b)은 구리와 같은 금속을 스퍼터링법에 의해 증착함으로써 형성된다.First, as illustrated in FIG. 5A, a first transparent conductive layer 211a and a first metal layer 211b are successively stacked on a first substrate 120 made of a transparent material such as glass and including a pixel region and a pad region. After the formation, the photoresist is applied thereon to form the first photoresist layer 181. In this case, the first transparent conductive layer 211a is formed by depositing a transparent conductive material such as ITO or IZO by sputtering, and the first metal layer 211b is formed by depositing a metal such as copper by sputtering. .

상기와 같이, 제1포토레지스트층(181)이 형성된 제1기판(120) 상에 제1마스크(190)를 위치시킨 후, 자외선과 같은 광을 조사하여 상기 제1포토레지스트층(181)을 현상한다. 이때, 상기 제1마스크(190)는 회절마스크 또는 하프톤(half tone)마스크로서, 투과영역(190a)과 회절영역(190b)(또는 반투과영역) 및 차단영역(190c)로 이루어진다.As described above, after the first mask 190 is positioned on the first substrate 120 on which the first photoresist layer 181 is formed, the first photoresist layer 181 is irradiated with light such as ultraviolet rays. Develop. In this case, the first mask 190 is a diffraction mask or a half tone mask, and includes a transmission region 190a, a diffraction region 190b (or a semi-transmission region), and a blocking region 190c.

도 5b에 도시된 바와 같이, 상기 제1마스크(190)를 통해 광이 조사되고 현상됨에 따라 상기 제1포토레지스트층(181)에 광이 조사되고 현상액이 작용됨에 따라, 상기 제1포토레지스트층(181)은 현상되어 제1포토레지스트패턴(181a), 제2포토레지스트패턴(181b) 및 제3포토레지스트패턴(181c)이 형성된다.As shown in FIG. 5B, as light is irradiated and developed through the first mask 190, the light is irradiated onto the first photoresist layer 181 and a developer is applied to the first photoresist layer. Reference numeral 181 is developed to form a first photoresist pattern 181a, a second photoresist pattern 181b, and a third photoresist pattern 181c.

상기 제1포토레지스트패턴(181a), 제2포토레지스트패턴(181b) 및 제3포토레지스트패턴(181c)에 의해 제1금속층(211b)의 일부 영역을 블로킹한 상태에서 에칭액을 작용하여 상기 제1투명도전층(211a)를 에칭하면, 도 5c에 도시된 바와 같이, 제1기판(120) 위의 화소영역에 제1게이트전극(111a)과 그 위의 제2게이트전극(111b), 공통전극(105)과 그 상면의 금속층(105a)이 형성되며, 패드영역에 제1게이트패드(165a) 및 제2게이트패드(165b)가 형성된다.The first photoresist pattern 181a, the second photoresist pattern 181b, and the third photoresist pattern 181c may be formed by blocking an area of the first metal layer 211b with an etchant to operate the first solution. When the transparent conductive layer 211a is etched, as shown in FIG. 5C, the first gate electrode 111a, the second gate electrode 111b, and the common electrode in the pixel area on the first substrate 120 are disposed. 105 and the upper metal layer 105a are formed, and the first gate pad 165a and the second gate pad 165b are formed in the pad region.

이어서, 현상된 제1포토레지스트패턴(181a), 제2포토레지스트패턴(181b) 및 제3포토레지스트패턴(181c)을 에이싱한 후, 도 5d에 도시된 바와 같이 에이싱된 제1포토레지스트패턴(181a), 제2포토레지스트패턴(181b) 및 제3포토레지스트패턴(181c)으로 블로킹한 상태에서 화소영역의 금속층(105a)을 에칭하여 화소영역의 제1기판(120)에 공통전극(105)만이 남도록 한다.Subsequently, the developed first photoresist pattern 181a, the second photoresist pattern 181b, and the third photoresist pattern 181c are ashed, and then the first photoresist is ashed as shown in FIG. 5D. The metal layer 105a of the pixel area is etched by blocking the pattern 181a, the second photoresist pattern 181b, and the third photoresist pattern 181c to form a common electrode (not shown) on the first substrate 120 of the pixel area. Only 105) remains.

그 후, 도 5e에 도시된 바와 같이, 제1기판(120)에 게이트절연층(122), 반도체층(112a) 및 제2금속층(113a)을 연속 적층하고, 그 위에 제2포토레지스트층(182)을 형성한다.Thereafter, as shown in FIG. 5E, the gate insulating layer 122, the semiconductor layer 112a, and the second metal layer 113a are successively stacked on the first substrate 120, and the second photoresist layer ( 182).

상기 게이트절연층(122)은 SiO2나 SiN2와 같은 무기물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition)법에 의해 적층하여 형성하고 반도체층(113a)은 PECVD법에 의해 비정질실리콘(a-Si) 등을 적층함으로써 형성된다. 또한, 제2금 속층(113a)은 Mo와 같은 금속을 스퍼터링법에 의해 적층함으로써 형성된다.The gate insulating layer 122 is formed by stacking an inorganic material such as SiO 2 or SiN 2 by PECVD (Plasma Enhanced Chemical Vapor Deposition), and the semiconductor layer 113a is formed of amorphous silicon (a-Si) by PECVD. It is formed by laminating the back. The second metal layer 113a is formed by stacking a metal such as Mo by the sputtering method.

상기 제2포토레지스트층(182) 위에 제2마스크(191)를 배치한 후, 자외선과 같은 광을 조사하고 현상액을 작용시켜 상기 제2포토레지스트층(182)을 현상하여 포토레지스트패턴을 형성한다.After the second mask 191 is disposed on the second photoresist layer 182, the second photoresist layer 182 is developed by irradiating light such as ultraviolet rays and applying a developer to form a photoresist pattern. .

이때, 상기 제2마스크(191)는 회절마스크 또는 하프톤(half tone)마스크로서, 투과영역(191a)과 회절영역(191b)(또는 반투과영역) 및 차단영역(191c)으로 이루어진다.In this case, the second mask 191 is a diffraction mask or a half tone mask, and includes a transmission region 191a, a diffraction region 191b (or a semitransmissive region), and a blocking region 191c.

이어서, 도 5f에 도시된 바와 같이, 제1포토레지스트패턴(182a), 제2포토레지스트패턴(182b)에 의해 상기 제2금속층(113a)를 블로킹한 상태에서 상기 제2금속층(113a) 및 반도체층(112a)을 에칭하여, 화소영역의 게이트전극(111a,111b) 위에 반도체층(112) 및 금속층(113b)을 형성하고 패드영역에 반도체층(112b) 및 소스패드(167)를 형성한다.Subsequently, as shown in FIG. 5F, the second metal layer 113a and the semiconductor are blocked while the second metal layer 113a is blocked by the first photoresist pattern 182a and the second photoresist pattern 182b. The layer 112a is etched to form the semiconductor layer 112 and the metal layer 113b on the gate electrodes 111a and 111b of the pixel region, and the semiconductor layer 112b and the source pad 167 are formed in the pad region.

이때, 상기 제1포토레지스트패턴(182a)은 게이트전극(111a,111b)에 대응하는 영역의 두께가 그 측면의 두께보다 작게 형성된다.In this case, the first photoresist pattern 182a is formed to have a thickness smaller than that of the side surface corresponding to the gate electrodes 111a and 111b.

이어서, 도 5g에 도시된 바와 같이, 상기 제1포토레지스트패턴(182a), 제2포토레지스트패턴(182b)을 에이싱하여 게이트전극(111a,111b)에 대응하는 영역의 금속층(113b)을 노출시킨 상태에서, 도 5h에 도시된 바와 같이 노출된 금속층(113b)을 에칭하여 소스전극(113) 및 드레인전극(114)을 형성한다.Subsequently, as illustrated in FIG. 5G, the first photoresist pattern 182a and the second photoresist pattern 182b are ashed to expose the metal layer 113b in the region corresponding to the gate electrodes 111a and 111b. In this state, as shown in FIG. 5H, the exposed metal layer 113b is etched to form the source electrode 113 and the drain electrode 114.

그 후, 도 5i에 도시된 바와 같이, 제1기판(120) 전체에 걸쳐 SiO2나 SiN2와 같은 무기물질이나 포토아크릴(photo acryl)과 같은 유기물질을 도포하여 보호층(124)을 형성하고 에칭하여 화소영역에서 박막트랜지스터의 드레인전극(114)을 노출시키는 제1컨택홀(125)을 형성하고 패드영역의 제2게이트패드(165b) 및 데이터패드(167)를 각각 노출시키는 제2컨택홀(127) 및 제3컨택홀(128)을 형성한다. 이어서, 상기 보호층(124) 위에 ITO나 IZO와 같은 투명도전물질을 도포한 후, 도 5j에 도시된 바와 같이 에칭하여 화소영역에 화소전극(107)을 형성하고 패드영역에 제2게이트패드(165a)와 접속되는 제1투명금속층(166) 및 데이터패드(167)와 접속되는 제2투명금속층(168)을 형성한다.Thereafter, as shown in FIG. 5I, an inorganic material such as SiO 2 or SiN 2 or an organic material such as photo acryl is coated on the entire first substrate 120 to form a protective layer 124. And etching to form a first contact hole 125 exposing the drain electrode 114 of the thin film transistor in the pixel region, and a second contact exposing the second gate pad 165b and the data pad 167 of the pad region, respectively. The hole 127 and the third contact hole 128 are formed. Subsequently, a transparent conductive material such as ITO or IZO is coated on the protective layer 124 and then etched to form a pixel electrode 107 in the pixel region as shown in FIG. 5J, and a second gate pad ( A first transparent metal layer 166 connected to 165a and a second transparent metal layer 168 connected to the data pad 167 are formed.

이어서, 도 5k에 도시된 바와 같이, 제2기판(130)에 블랙매트릭스(132)와 컬러필터층(134)을 형성한 후, 제1기판(120) 및 제2기판(130)을 합착하고 그 사이에 액정층(140)을 형성함으로써 액정표시소자를 완성한다. 상기 블랙매트릭스(132)는 CrO나 CrO2와 같은 금속산화물을 적층하고 에칭하여 형성하거나 블랙수지 등을 도포하고 에칭함으로써 형성한다.Subsequently, as shown in FIG. 5K, after forming the black matrix 132 and the color filter layer 134 on the second substrate 130, the first substrate 120 and the second substrate 130 are bonded to each other. By forming the liquid crystal layer 140 in between, the liquid crystal display device is completed. The black matrix 132 is formed by stacking and etching a metal oxide such as CrO or CrO 2 or by applying and etching black resin or the like.

상기 액정층(140)의 형성은 제1기판(120) 및 제2기판(130)를 합착한 후, 그 사이에 액정을 주입함으로써 형성될 수도 있으며, 제1기판(120) 또는 제2기판(130)에 액정을 적하(dispensing)한 후 제1기판(120) 및 제2기판(130)을 합착하여 액정을 제1기판(120) 및 제2기판(130) 전체에 걸쳐 균일하게 분배함으로써 형성할 수도 있을 것이다.The liquid crystal layer 140 may be formed by bonding the first substrate 120 and the second substrate 130 and then injecting a liquid crystal therebetween, and forming the first substrate 120 or the second substrate ( After dispensing the liquid crystal onto the 130, the first substrate 120 and the second substrate 130 are bonded to each other to form the liquid crystal evenly distributed throughout the first substrate 120 and the second substrate 130. You could do it.

상술한 바와 같이, 본 발명에 따른 횡전계모드 액정표시소자에는 4개의 마스 크를 사용하여 횡전계모드 액정표시소자를 형성한다. 즉, 게이트전극(111a,111b)과 공통전극(105) 및 게이트패드(165a,165b) 형성용 마스크, 반도체층(112)과 소스전극(113) 및 데이터패드(167) 형성용 마스크, 컨택홀(125,127,128) 형성용 마스크, 화소전극(107) 형성용 마스크를 사용한다. 따라서, 마스크의 숫자를 최소화함으로서 공정을 단순화하고 제조비용을 절감할 수 있게 된다. 더욱이, 본 발명에서는 회절마스크 또는 하프톤마스크의 1회 마스크 사용으로 2층으로 이루어진 게이트전극(111a,111b)과 1층으로 이루어진 공통전극(105)을 형성할 수 있기 때문에, 공정을 더욱 단순화하고 제조비용을 더욱 절감할 수 있게 된다.As described above, in the transverse electric field mode liquid crystal display device according to the present invention, four masks are used to form the transverse electric field mode liquid crystal display device. That is, a mask for forming the gate electrodes 111a and 111b and the common electrode 105 and the gate pads 165a and 165b, a mask for forming the semiconductor layer 112 and the source electrode 113 and the data pad 167, and a contact hole. (125, 127, 128) forming mask and pixel electrode 107 forming mask are used. Thus, minimizing the number of masks can simplify the process and reduce the manufacturing cost. Furthermore, in the present invention, since the gate electrodes 111a and 111b having two layers and the common electrode 105 having one layer can be formed by using a single mask of a diffraction mask or a halftone mask, the process is further simplified. The manufacturing cost can be further reduced.

도 6a-도 6j는 본 발명에 따른 액정표시소자 제조방법의 다른 예를 나타내는 도면이다. 도면에서는 설명의 편의를 위해 박막트랜지스터 및 전극이 형성되는 화소영역과 게이트패드 및 데이터패드가 형성되는 패드영역으로 나누어 설명한다.6A to 6J illustrate another example of a method of manufacturing a liquid crystal display device according to the present invention. For convenience of description, the drawing is divided into a pixel region in which a thin film transistor and an electrode are formed, and a pad region in which a gate pad and a data pad are formed.

우선, 도 6a에 도시된 바와 같이, 유리와 같은 투명한 물질로 이루어지고 화소영역과 패드영역을 포함하는 제1기판(220)에 제1게이트전극(211a)과 제2게이트전극(211b), 공통전극(205) 및 금속층(205), 제1게이트패드(265a) 및 제2게이트패드(265b)를 형성한다.First, as shown in FIG. 6A, a first gate electrode 211a and a second gate electrode 211b are common to a first substrate 220 made of a transparent material such as glass and including a pixel region and a pad region. The electrode 205 and the metal layer 205, the first gate pad 265a and the second gate pad 265b are formed.

상기 제1게이트전극(211a)과 제2게이트전극(211b), 공통전극(205) 및 금속층(205), 제1게이트패드(265a) 및 제2게이트패드(265b)는 제1기판(220) 상에 ITO나 IZO와 같은 투명도전물질을 스퍼터링(sputtering)법에 의해 증착하고 구리와 같은 금속을 스퍼터링법에 의해 증착한 후, 상기 투명도전층과 금속층을 한꺼번에 에칭함으로써 형성된다.The first gate electrode 211a, the second gate electrode 211b, the common electrode 205, the metal layer 205, the first gate pad 265a, and the second gate pad 265b are formed of a first substrate 220. It is formed by depositing a transparent conductive material such as ITO or IZO by sputtering, depositing a metal such as copper by sputtering, and then etching the transparent conductive layer and the metal layer at once.

그 후, 상기 제1기판(220) 상에 절연층(222a), 반도체층(212a) 및 제1금속층(113a)을 연속 적층하고, 그 위에 포토레지스트층(280)을 형성한 후, 마스크(290)를 그 위에 위치시킨 후 자외선과 같은 광을 조사한다.Thereafter, the insulating layer 222a, the semiconductor layer 212a, and the first metal layer 113a are sequentially stacked on the first substrate 220, and the photoresist layer 280 is formed thereon, and then a mask ( 290) on it and irradiates light such as ultraviolet light.

상기 절연층(222a)은 SiO2나 SiN2와 같은 무기물질을 PECVD법에 의해 적층하여 형성하고 반도체층(213a)은 PECVD에 의해 비정질실리콘(a-Si) 등을 적층함으로써 형성된다. 또한, 제2금속층(213a)은 Mo와 같은 금속을 스퍼터링법에 의해 적층함으로써 형성된다.The insulating layer 222a is formed by laminating inorganic materials such as SiO 2 or SiN 2 by PECVD, and the semiconductor layer 213a is formed by laminating amorphous silicon (a-Si) or the like by PECVD. The second metal layer 213a is formed by laminating a metal such as Mo by the sputtering method.

상기 제1마스크(290)는 멀티톤마스크(multi-tone mask)로서, 광을 투과하는 투과영역(290a), 광을 일부만 투과시키는 제1부분투과영역(290b)과 제2부분투과영역(290c), 광을 차단하는 차단영역(290d)으로 이루어진다. 이때, 상기 제1부분투과영역(290b)이 제2부분투과영역(290c)보다 광을 더 많이 투과시킨다.The first mask 290 is a multi-tone mask, and includes a transmission region 290a for transmitting light, a first partial transmission region 290b and a second partial transmission region 290c for transmitting only part of the light. ), And a blocking area 290d for blocking light. In this case, the first partial transmission region 290b transmits more light than the second partial transmission region 290c.

도 6b에 도시된 바와 같이, 상기 마스크(290)에 의해 포토레지스트층(280)에 자외선이 조사되고 현상됨에 따라 화소영역 및 패드영역에는 각각 제1포토레지스트패턴(281a), 제2포토레지스트패턴(281b) 및 제3포토레지스트패턴(281c)이 형성된다. 이때, 제1포토레지스트패턴(281a)은 중앙영역(게이트전극(211a,211b)에 대응하는 영역)의 두께(t2)가 양측면의 두께(t1) 보다 작게 형성되며, 제2포토레지스트패턴(281b)는 t1의 두께로 형성되고 제3포토레지스트패턴(281c)는 t3의 두께로 형성된다. 이때, 제3포토레지스트패턴(281c)의 두께(t3)가 제1포토레지스트패턴(281a)의 중앙영역의 두께(t2) 보다 작다(즉, t3〈t2).As shown in FIG. 6B, ultraviolet rays are irradiated and developed on the photoresist layer 280 by the mask 290, and thus, the first photoresist pattern 281a and the second photoresist pattern are respectively applied to the pixel region and the pad region. 281b and a third photoresist pattern 281c are formed. At this time, in the first photoresist pattern 281a, the thickness t2 of the center region (regions corresponding to the gate electrodes 211a and 211b) is formed to be smaller than the thickness t1 of both sides, and the second photoresist pattern 281b is formed. ) Is formed to a thickness of t1 and the third photoresist pattern 281c is formed to a thickness of t3. At this time, the thickness t3 of the third photoresist pattern 281c is smaller than the thickness t2 of the central region of the first photoresist pattern 281a (that is, t3 <t2).

도 6c에 도시된 바와 같이, 상기 제1포토레지스트패턴(281a), 제2포토레지스트패턴(281b) 및 제3포토레지스트패턴(281c)에 의해 제1금속층(213a)을 블로킹한 상태에서 상기 제1금속층(213a), 절연층(222a) 및 반도체층(212a)을 에칭하여 화소영역의 제1게이트전극(211a,211b) 위에 게이트절연층(222)을 형성하고 그 위에 반도체층(212) 및 금속패턴(213b)을 형성한다. 또한, 패드영역의 제1게이트패드(265a) 및 제2게이트패드(265b) 위에 게이트절연층(222), 반도체층(212b) 및 금속층(213c)을 형성하고 제1기판(220) 위에 게이트절연층(222), 반도체층(212c) 및 데이터패드(267)를 형성한다.As shown in FIG. 6C, the first metal layer 213a is blocked by the first photoresist pattern 281a, the second photoresist pattern 281b, and the third photoresist pattern 281c. The first metal layer 213a, the insulating layer 222a, and the semiconductor layer 212a are etched to form a gate insulating layer 222 on the first gate electrodes 211a and 211b in the pixel region, and the semiconductor layer 212 and The metal pattern 213b is formed. In addition, a gate insulating layer 222, a semiconductor layer 212b, and a metal layer 213c are formed on the first gate pad 265a and the second gate pad 265b of the pad region, and the gate insulating layer is formed on the first substrate 220. The layer 222, the semiconductor layer 212c and the data pad 267 are formed.

그 후, 다시 한번 에칭공정을 진행하여 공통전극(205) 상부의 금속층(205a)을 에칭한다.After that, the etching process is performed once again to etch the metal layer 205a on the common electrode 205.

이어서, 도 6d에 도시된 바와 같이, 상기 제1포토레지스트패턴(281a), 제2포토레지스트패턴(281b) 및 제3포토레지스트패턴(281c)을 에이싱하면, 제1게이트패드(265a) 및 제2게이트패드(265b) 상부의 제3포토레지스트패턴(281c)는 모두 제거되어 제1게이트패드(265a) 및 제2게이트패드(265b) 상부의 금속층(213c)이 외부로 노출되고 제1포토레지스트패턴(281a) 및 제2포토레지스트패턴(281b)의 두께는 감소하게 된다.Subsequently, as shown in FIG. 6D, when the first photoresist pattern 281a, the second photoresist pattern 281b and the third photoresist pattern 281c are ashed, the first gate pad 265a and All of the third photoresist pattern 281c on the second gate pad 265b is removed so that the metal layer 213c on the first gate pad 265a and the second gate pad 265b is exposed to the outside and the first photo The thickness of the resist pattern 281a and the second photoresist pattern 281b is reduced.

이어서, 도 6e에 도시된 바와 같이, 노출된 제1게이트패드(265a) 및 제2게이트패드(265b) 상부의 금속층(213c) 및 반도체층(212b)을 에칭하여 상기 금속층(213c) 및 반도체층(212b)을 제거한다.Subsequently, as illustrated in FIG. 6E, the metal layer 213c and the semiconductor layer 212b on the exposed first gate pad 265a and the second gate pad 265b are etched to etch the metal layer 213c and the semiconductor layer. Remove 212b.

그후, 도 6f에 도시된 바와 같이, 상기 제1포토레지스트패턴(281a) 및 제2포 토레지스트패턴(281b)을 에이싱하여 제1포토레지스트패턴(281a)의 중앙영역, 즉 제1게이트전극(211a,211b) 상부의 금속층(213b)을 외부로 노출시킨 후, 도 6g에 도시된 바와 같이 상기 노출된 금속층(213b)을 에칭하여 소스전극(213) 및 드레인전극(214)을 형성한다.Thereafter, as illustrated in FIG. 6F, the first photoresist pattern 281a and the second photoresist pattern 281b are ashed to form a central region of the first photoresist pattern 281a, that is, a first gate electrode. After exposing the upper metal layer 213b to the outside, the exposed metal layer 213b is etched to form a source electrode 213 and a drain electrode 214 as shown in FIG. 6G.

이어서, 도 6h에 도시된 바와 같이, 제1기판(220) 전체에 걸쳐 SiO2나 SiN2와 같은 무기물질이나 포토아크릴(photo acryl)과 같은 유기물질을 도포하여 보호층(224)을 형성하고 에칭하여 화소영역에서 박막트랜지스터의 드레인전극(214)을 노출시키는 제1컨택홀(225)을 형성하고 패드영역의 제2게이트패드(265b) 및 데이터패드(267)를 각각 노출시키는 제2컨택홀(227) 및 제3컨택홀(228)을 형성한다. 이어서, 상기 보호층(224) 위에 ITO나 IZO와 같은 투명도전물질(207a)을 도포한 후, 도 6i에 도시된 바와 같이 에칭하여 화소영역에 화소전극(207)을 형성하고 패드영역에 제2게이트패드(265a)와 접속되는 제1투명금속층(266) 및 데이터패드(267)와 접속되는 제2투명금속층(268)을 형성한다.Subsequently, as shown in FIG. 6H, the protective layer 224 is formed by applying an inorganic material such as SiO 2 or SiN 2 or an organic material such as photo acryl over the entire first substrate 220. Etching to form a first contact hole 225 exposing the drain electrode 214 of the thin film transistor in the pixel region, and a second contact hole exposing the second gate pad 265b and the data pad 267 of the pad region, respectively. 227 and a third contact hole 228 are formed. Subsequently, a transparent conductive material 207a such as ITO or IZO is coated on the protective layer 224 and then etched to form a pixel electrode 207 in the pixel region as shown in FIG. A first transparent metal layer 266 connected to the gate pad 265a and a second transparent metal layer 268 connected to the data pad 267 are formed.

이어서, 도 6j에 도시된 바와 같이, 제2기판(230)에 블랙매트릭스(232)와 컬러필터층(234)을 형성한 후, 제1기판(220) 및 제2기판(230)을 합착하고 그 사이에 액정층(240)을 형성함으로써 액정표시소자를 완성한다. 상기 블랙매트릭스(232)는 CrO나 CrO2와 같은 금속산화물을 적층하고 에칭하여 형성하거나 블랙수지 등을 도포하고 에칭함으로써 형성한다.Subsequently, as shown in FIG. 6J, after forming the black matrix 232 and the color filter layer 234 on the second substrate 230, the first substrate 220 and the second substrate 230 are bonded to each other. A liquid crystal display device is completed by forming the liquid crystal layer 240 therebetween. The black matrix 232 is formed by stacking and etching a metal oxide such as CrO or CrO 2 or by applying and etching black resin or the like.

상기 액정층(240)의 형성은 제1기판(220) 및 제2기판(230)를 합착한 후, 그 사이에 액정을 주입함으로써 형성될 수도 있으며, 제1기판(220) 또는 제2기판(230)에 액정을 적하(dispensing)한 후 제1기판(220) 및 제2기판(230)을 합착하여 액정을 제1기판(220) 및 제2기판(230) 전체에 걸쳐 균일하게 분배함으로써 형성할 수도 있을 것이다.The liquid crystal layer 240 may be formed by bonding the first substrate 220 and the second substrate 230, and then injecting liquid crystal therebetween, and forming the first substrate 220 or the second substrate ( After dispensing the liquid crystal onto the 230, the first substrate 220 and the second substrate 230 are bonded to each other so that the liquid crystal is uniformly distributed throughout the first substrate 220 and the second substrate 230. You could do it.

상술한 바와 같이, 이 실시예의 횡전계모드 액정표시소자에서도 4개의 마스크를 사용하여 횡전계모드 액정표시소자를 형성한다. 즉, 게이트전극(211a,211b)과 공통전극(205) 및 게이트패드(265a,265b) 형성용 마스크, 반도체층(212)과 소스전극(213), 데이터패드(267) 형성 및 공통전극(205) 상부의 금속층 에칭용 마스크, 컨택홀(225,227,228) 형성용 마스크, 화소전극(207) 형성용 마스크를 사용한다. 따라서, 마스크의 숫자를 최소화함으로서 공정을 단순화하고 제조비용을 절감할 수 있게 된다. 더욱이, 본 발명에서는 멀티톤마스크의 1회 마스크 사용으로 2층으로 이루어진 게이트전극(211a,211b)과 1층으로 이루어진 공통전극(205)을 형성할 수 있기 때문에, 공정을 더욱 단순화하고 제조비용을 더욱 절감할 수 있게 된다.As described above, the transverse electric field mode liquid crystal display element is also formed using the four masks in the transverse electric field mode liquid crystal display element of this embodiment. That is, a mask for forming the gate electrodes 211a and 211b, the common electrode 205 and the gate pads 265a and 265b, the semiconductor layer 212 and the source electrode 213, the data pad 267 and the common electrode 205 ) The mask for etching the metal layer on the upper side, the mask for forming the contact holes 225, 227, 228, and the mask for forming the pixel electrode 207 are used. Thus, minimizing the number of masks can simplify the process and reduce the manufacturing cost. Furthermore, in the present invention, since the gate electrodes 211a and 211b composed of two layers and the common electrode 205 composed of one layer can be formed by using a single mask of a multi-tone mask, the process is further simplified and the manufacturing cost can be reduced. You can save even more.

상술한 바와 같이, 본 발명에서는 공통전극과 화소전극을 화소내에서 절연층을 사이에 두고 서로 수직으로 교차하여 배치함으로써 구동전력을 감소시킬 수 있게 되고 투과율을 향상시킬 수 있게 된다. 또한, 본 발명의 횡전계모드 액정표시소자는 4마스크에 의해 제작가능하므로 제조비용을 절감할 수 있게 된다.As described above, in the present invention, by arranging the common electrode and the pixel electrode perpendicularly to each other with the insulating layer interposed therebetween, the driving power can be reduced and the transmittance can be improved. In addition, since the transverse electric field mode liquid crystal display device of the present invention can be manufactured by four masks, manufacturing cost can be reduced.

한편, 상술한 설명에서는 본 발명의 특정한 구조만이 도시되어 있지만, 본 발명이 이러한 구조에만 한정되는 것은 아니다. 본 발명의 다른 예나 변형예는 본 발명의 기본적인 개념을 이용한 액정표시소자는 본 발명이 속하는 기술분야에 종사 하는 사람이라면 누구나 용이하게 창안할 수 있을 것이다.On the other hand, in the above description, only the specific structure of the present invention is shown, but the present invention is not limited to this structure. Other examples or modifications of the present invention can be easily created by anyone who is engaged in the technical field to which the liquid crystal display device using the basic concept of the present invention belongs.

도 1a는 종래 횡전계모드 액정표시소자의 구조를 나타내는 평면도.1A is a plan view showing the structure of a conventional transverse electric field mode liquid crystal display device.

도 1b는 도 1a의 I-I'선 단면도.FIG. 1B is a cross-sectional view taken along line II ′ of FIG. 1A.

도 2는 본 발명에 따른 횡전계모드 액정표시소자의 구조를 나타내는 평면도.2 is a plan view showing the structure of a transverse electric field mode liquid crystal display device according to the present invention.

도 3은 도 2의 II-II'선 단면도.3 is a cross-sectional view taken along the line II-II ′ of FIG. 2.

도 4a 및 도 4b는 본 발명에 따른 횡전계모드 액정표시소자에서의 온오프 상태에서의 액정분자의 스위칭을 나타내는 도면.4A and 4B illustrate switching of liquid crystal molecules in an on-off state in a transverse electric field mode liquid crystal display device according to the present invention.

도 4c는 본 발명에 따른 횡전계모드 액정표시소자에서 공통전극과 화소전극의 오버랩 영역에서의 전계를 나타내는 도면.4C is a view showing an electric field in an overlap region of a common electrode and a pixel electrode in a transverse electric field mode liquid crystal display device according to the present invention;

도 5a-도 5k는 본 발명에 따른 횡전계모드 액정표시소자의 제조방법의 일례를 나타내는 도면.5A-5K illustrate an example of a method of manufacturing a transverse electric field mode liquid crystal display device according to the present invention.

도 6a-도 6j는 본 발명에 따른 횡전계모드 액정표시소자의 제조방법의 다른 예를 나타내는 도면.6A to 6J are views showing another example of the manufacturing method of the transverse electric field mode liquid crystal display device according to the present invention.

Claims (16)

제1기판에 형성되는 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소;A plurality of pixels defined by a plurality of gate lines and data lines formed on the first substrate; 각각의 화소에 배치된 박막트랜지스터;A thin film transistor disposed in each pixel; 화소내에 상기 데이터라인과 평행하게 배열되는 적어도 하나의 공통전극;At least one common electrode arranged in parallel with the data line in a pixel; 상기 화소내에 공통전극과 수직으로 배열되어 공통전극과 전계를 형성하는 적어도 하나의 화소전극으로 구성되며,At least one pixel electrode arranged in the pixel perpendicular to the common electrode to form a common electrode and an electric field, 상기 공통전극과 화소전극은 절연층을 사이에 두고 서로 교차하는 것을 특징으로 하는 횡전계모드 액정표시소자.And the common electrode and the pixel electrode cross each other with an insulating layer interposed therebetween. 제1항에 있어서, 상기 박막트랜지스터는,The method of claim 1, wherein the thin film transistor, 제1기판위에 형성된 게이트전극;A gate electrode formed on the first substrate; 상기 게이트전극 위에 형성된 게이트절연층;A gate insulating layer formed on the gate electrode; 상기 게이트절연층 위에 형성된 반도체층;A semiconductor layer formed on the gate insulating layer; 상기 반도체층 위에 형성되며 해당 화소의 데이터라인에 연결된 소스전극 및 드레인전극; 및A source electrode and a drain electrode formed on the semiconductor layer and connected to the data line of the pixel; And 상기 소스전극 및 드레인전극 위에 형성된 보호층으로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.And a protective layer formed on the source electrode and the drain electrode. 제2항에 있어서, 상기 게이트전극은,The method of claim 2, wherein the gate electrode, 제1기판에 형성된 투명도전물질로 이루어진 제1게이트전극; 및A first gate electrode made of a transparent conductive material formed on the first substrate; And 금속으로 이루어져 상기 제1게이트전극 위에 형성된 제2게이트전극으로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device comprising a second gate electrode formed of a metal and formed on the first gate electrode. 제2항에 있어서, 공통전극 및 화소전극은 투명도전물질로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device of claim 2, wherein the common electrode and the pixel electrode are made of a transparent conductive material. 제3항 또는 제4항에 있어서, 상기 투명도전물질은 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide)를 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display of claim 3 or 4, wherein the transparent conductive material comprises indium tin oxide (ITO) and indium zinc oxide (IZO). 제2항에 있어서, 공통전극은 상기 제1기판에 형성되고 화소전극은 상기 보호층 위에 형성되는 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device of claim 2, wherein a common electrode is formed on the first substrate, and a pixel electrode is formed on the passivation layer. 제1항에 있어서,The method of claim 1, 제2기판;Second substrate; 상기 제2기판에 형성된 블랙매트릭스 및 컬러필터;A black matrix and a color filter formed on the second substrate; 제1기판 및 제2기판 사이에 형성된 액정층을 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자.The transverse electric field mode liquid crystal display device further comprising a liquid crystal layer formed between the first substrate and the second substrate. 제1기판 위에 투명도전물질과 금속 및 제1포토레지스트층을 적층하는 단계;Stacking a transparent conductive material, a metal, and a first photoresist layer on the first substrate; 제1회절마스크에 의해 제1포토레지스트층을 현상하여 두께가 다른 제1포토레지스트패턴 및 제2포토레지스트패턴을 형성한 후, 상기 제1포토레지스트패턴 및 제2포토레지스트패턴에 의해 상기 투명도전물질과 금속을 에칭하는 투명도전층 및 금속층으로 이루어진 게이트전극, 공통전극 및 상기 공통전극 위에 배치된 금속층을 형성하는 단계;After the first photoresist layer is developed by a first diffraction mask to form a first photoresist pattern and a second photoresist pattern having a different thickness, the transparent conductive layer is formed by the first photoresist pattern and the second photoresist pattern. Forming a gate electrode, a common electrode, and a metal layer disposed on the common electrode, the gate electrode including a transparent conductive layer and a metal layer for etching a material and a metal; 상기 제1포토레지스트패턴 및 제2포토레지스트패턴을 에이싱하여 제2포토레지스트패턴을 제거하는 단계;Acing the first photoresist pattern and the second photoresist pattern to remove the second photoresist pattern; 에이싱된 제1포토레지스트패턴에 의해 상기 공통전극 위의 금속층을 에칭하는 단계;Etching the metal layer on the common electrode by means of an aced first photoresist pattern; 제1기판 상에 반도체물질, 금속 및 제2포토레지스트층을 적층하는 단계;Depositing a semiconductor material, a metal, and a second photoresist layer on the first substrate; 제2회절마스크에 의해 상기 제2포토레지스트층을 현상한 후 에칭하여 게이트전극 위에 반도체층, 소스전극 및 드레인전극을 형성하는 단계; 및Developing and etching the second photoresist layer by a second diffraction mask to form a semiconductor layer, a source electrode and a drain electrode on the gate electrode; And 제1기판에 보호층을 형성하고 그 위에 화소전극을 형성하는 단계로 구성된 횡전계모드 액정표시소자 제조방법.A method of manufacturing a transverse electric field mode liquid crystal display device comprising the step of forming a protective layer on a first substrate and forming a pixel electrode thereon. 제8항에 있어서, 상기 반도체층, 소스전극 및 드레인전극을 형성하는 단계는,The method of claim 8, wherein the forming of the semiconductor layer, the source electrode, and the drain electrode includes: 상기 제2포토레지스트층을 현상하여 서로 다른 두께의 제3포토레지스트패턴을 형성하는 단계;Developing the second photoresist layer to form third photoresist patterns having different thicknesses; 상기 제3포토레지스트패턴에 의해 반도체물질 및 금속을 에칭하여 반도체층 및 금속층을 형성하는 단계;Etching the semiconductor material and the metal by the third photoresist pattern to form a semiconductor layer and a metal layer; 상기 제3포토레지스트패턴을 에이싱하여 금속층의 중앙영역을 노출시키는 단계; 및Acing the third photoresist pattern to expose a central region of the metal layer; And 상게 에이싱된 제3포토레지스트패턴에 의해 금속층을 블로킹한 상태에서 금속층을 에칭하여 소스전극 및 드레인전극을 형성하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.And etching the metal layer to form a source electrode and a drain electrode in a state in which the metal layer is blocked by a third aceted photoresist pattern. 제8항에 있어서, 상기 화소전극을 형성하는 단계는,The method of claim 8, wherein the forming of the pixel electrode comprises: 제1기판에 보호층을 형성하는 단계;Forming a protective layer on the first substrate; 상기 보호층에 컨택홀을 형성하는 단계;Forming a contact hole in the protective layer; 상기 보호층에 투명도전물질을 적층하는 단계; 및Stacking a transparent conductive material on the protective layer; And 상기 투명도전물질을 에칭하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.A method of manufacturing a transverse electric field mode liquid crystal display device comprising the step of etching the transparent conductive material. 제8항에 있어서,The method of claim 8, 제2기판상에 블랙매트릭스 및 컬러필터층을 형성하는 단계;Forming a black matrix and a color filter layer on the second substrate; 제1기판 및 제2기판을 합착하는 단계; 및Bonding the first substrate and the second substrate to each other; And 상기 제1기판 및 제2기판 사이에 액정층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.And forming a liquid crystal layer between the first substrate and the second substrate. 제8항에 있어서, 상기 게이트전극을 형성하는 단계는 투명도전층 및 금속층으로 이루어진 게이트패드를 형성하는 단계를 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.10. The method of claim 8, wherein the forming of the gate electrode comprises forming a gate pad including a transparent conductive layer and a metal layer. 제8항에 있어서, 반도체층, 소스전극 및 드레인전극을 형성하는 단계는 데이터패드를 형성하는 단계를 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.10. The method of claim 8, wherein the forming of the semiconductor layer, the source electrode, and the drain electrode comprises forming a data pad. 화소영역 및 패드영역으로 이루어진 제1기판을 제공하는 단계;Providing a first substrate comprising a pixel region and a pad region; 제1기판의 화소영역에 투명도전물질 및 금속으로 이루어진 게이트전극, 공통전극 및 그 상부의 금속층을 형성하고 패드영역에 투명도전물질 및 금속으로 이루어진 게이트패드를 형성하는 단계;Forming a gate electrode made of a transparent conductive material and a metal in the pixel region of the first substrate, a common electrode and a metal layer thereon, and forming a gate pad made of the transparent conductive material and a metal in the pad region; 상기 제1기판상에 절연물질, 반도체물질, 금속, 및 포토레지스트층을 적층하는 단계;Stacking an insulating material, a semiconductor material, a metal, and a photoresist layer on the first substrate; 차단영역 및 광투과도가 다른 3개의 투과영역을 형성된 멀티톤마스크을 이용하여 상기 포토레지스트층을 현상하여 제1포토레지스트패턴, 제2포토레지스트패턴 및 제3포토레지스트패턴을 형성하는 단계;Developing the photoresist layer using a multitone mask having three blocking regions and three transmission regions having different light transmittances to form a first photoresist pattern, a second photoresist pattern, and a third photoresist pattern; 상기 제1포토레지스트패턴, 제2포토레지스트패턴 및 제3포토레지스트패턴을 이용하여 상기 절연물질, 반도체물질 및 금속을 에칭하여, 화소영역에는 게이트전 극 위에 게이트절연층 및 반도체층을 형성하고 패드영역에는 게이트패드 상부의 반도체층 및 금속층, 데이터패드 및 그 하부의 반도체층을 형성하는 단계;The insulating material, the semiconductor material, and the metal are etched using the first photoresist pattern, the second photoresist pattern, and the third photoresist pattern to form a gate insulating layer and a semiconductor layer on the gate electrode in the pixel area, and Forming a semiconductor layer and a metal layer over the gate pad, a data pad and a semiconductor layer under the gate pad in the region; 상기 제1포토레지스트패턴, 제2포토레지스트패턴 및 제3포토레지스트패턴을 에이싱하여 게이트패드 상부의 금속층을 노출시킨 후, 에이싱된 제1포토레지스트패턴 및 제2포토레지스트패턴을 이용하여 게이트패드 상부의 금속층 및 반도체층을 에칭하여 제거하는 단계;The first photoresist pattern, the second photoresist pattern, and the third photoresist pattern are ashed to expose a metal layer on the gate pad, and then the gate is formed using the aced first photoresist pattern and the second photoresist pattern. Etching to remove the metal layer and the semiconductor layer over the pad; 에이싱된 제1포토레지스트패턴 및 제2포토레지스트패턴을 다시 에이싱하여, 게이트전극 상부의 금속층의 일부를 노출시킨 후, 상기 노출된 금속층을 에칭하여 소스전극 및 드레인전극을 형성하는 단계; 및Acing the first photoresist pattern and the second photoresist pattern again to expose a portion of the metal layer on the gate electrode, and then etching the exposed metal layer to form a source electrode and a drain electrode; And 제1기판에 보호층을 형성하고 그 위에 화소전극을 형성하는 단계로 구성된 횡전계모드 액정표시소자 제조방법.A method of manufacturing a transverse electric field mode liquid crystal display device comprising the step of forming a protective layer on a first substrate and forming a pixel electrode thereon. 제14항에 있어서, 상기 화소전극을 형성하는 단계는,The method of claim 14, wherein the forming of the pixel electrode comprises: 제1기판에 보호층을 형성하는 단계;Forming a protective layer on the first substrate; 상기 보호층에 컨택홀을 형성하는 단계;Forming a contact hole in the protective layer; 상기 보호층에 투명도전물질을 적층하는 단계; 및Stacking a transparent conductive material on the protective layer; And 상기 투명도전물질을 에칭하는 단계로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.A method of manufacturing a transverse electric field mode liquid crystal display device comprising the step of etching the transparent conductive material. 제14항에 있어서,The method of claim 14, 제2기판상에 블랙매트릭스 및 컬러필터층을 형성하는 단계;Forming a black matrix and a color filter layer on the second substrate; 제1기판 및 제2기판을 합착하는 단계; 및Bonding the first substrate and the second substrate to each other; And 상기 제1기판 및 제2기판 사이에 액정층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 횡전계모드 액정표시소자 제조방법.And forming a liquid crystal layer between the first substrate and the second substrate.
KR1020090129185A 2009-12-22 2009-12-22 Liquid crystal display device and method of fabricating thereof KR101709530B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090129185A KR101709530B1 (en) 2009-12-22 2009-12-22 Liquid crystal display device and method of fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090129185A KR101709530B1 (en) 2009-12-22 2009-12-22 Liquid crystal display device and method of fabricating thereof

Publications (2)

Publication Number Publication Date
KR20110072310A true KR20110072310A (en) 2011-06-29
KR101709530B1 KR101709530B1 (en) 2017-02-24

Family

ID=44403245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090129185A KR101709530B1 (en) 2009-12-22 2009-12-22 Liquid crystal display device and method of fabricating thereof

Country Status (1)

Country Link
KR (1) KR101709530B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150026850A (en) * 2013-08-28 2015-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
US9759963B2 (en) 2013-09-12 2017-09-12 Samsung Display Co., Ltd. Liquid crystal display
CN107463024A (en) * 2017-09-25 2017-12-12 京东方科技集团股份有限公司 Display base plate and its manufacture method, display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098405A (en) * 1998-09-17 2000-04-07 Nec Corp Liquid crystal display device with lateral electric field system
KR20010063293A (en) * 1999-12-22 2001-07-09 박종섭 Method of manufacturing lcd having high aperture ratio and high transmittance
JP2003057673A (en) * 2001-08-13 2003-02-26 Obayashi Seiko Kk Active matrix display and manufacturing method thereof
KR20050027498A (en) * 2003-09-15 2005-03-21 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000098405A (en) * 1998-09-17 2000-04-07 Nec Corp Liquid crystal display device with lateral electric field system
KR20010063293A (en) * 1999-12-22 2001-07-09 박종섭 Method of manufacturing lcd having high aperture ratio and high transmittance
JP2003057673A (en) * 2001-08-13 2003-02-26 Obayashi Seiko Kk Active matrix display and manufacturing method thereof
KR20050027498A (en) * 2003-09-15 2005-03-21 엘지.필립스 엘시디 주식회사 In plane switching mode liquid crystal display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150026850A (en) * 2013-08-28 2015-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
US11226517B2 (en) 2013-08-28 2022-01-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a common electrode having an opening with first and second regions disconnected from each other and an entire region of each of a first and a second semiconductor film overlaps with a scan line
US11460737B2 (en) 2013-08-28 2022-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device comprising a scan line that overlaps an entire region of a first semiconductor film and a second semiconductor film
US11675236B2 (en) 2013-08-28 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a scan line that overlaps an entire region of a semiconductor film having a channel formation region
US9759963B2 (en) 2013-09-12 2017-09-12 Samsung Display Co., Ltd. Liquid crystal display
CN107463024A (en) * 2017-09-25 2017-12-12 京东方科技集团股份有限公司 Display base plate and its manufacture method, display panel
US10908331B2 (en) 2017-09-25 2021-02-02 Boe Technology Group Co., Ltd. Display substrate, manufacturing method thereof and display panel

Also Published As

Publication number Publication date
KR101709530B1 (en) 2017-02-24

Similar Documents

Publication Publication Date Title
JP4925030B2 (en) Liquid crystal display device and manufacturing method thereof
US7572656B2 (en) Mask and method of manufacturing liquid crystal display device using the same
US8208103B2 (en) Liquid crystal display device
KR101288835B1 (en) Liquid crystal display device and fabrication method thereof
KR102012854B1 (en) Array substrate for liquid crystal display and method for fabricating the same
US10809559B2 (en) Liquid crystal display device and method of fabricating the same
KR101430610B1 (en) Liquid crystal display panel and method for manufacturing the same.
JP5652841B2 (en) Thin film transistor display panel
KR20130015737A (en) Liquid crystal display device
JP2010139573A (en) Liquid crystal display panel
KR20140073271A (en) Liquid crystal display and method for fabricating the same
KR101167313B1 (en) Array substrate for Liquid Crystal Display device and the fabrication method thereof
KR101709530B1 (en) Liquid crystal display device and method of fabricating thereof
KR101033459B1 (en) LCD with color-filter on TFT and method of fabricating of the same
KR101208972B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR101369571B1 (en) Array substrate, manufacturing method thereof and liquid crystal display
KR100919197B1 (en) In plane switching mode liquid crystal display device and method of fabricating thereof
KR101612050B1 (en) Transflective type liquid crystal display device and methode of fabricating the same
KR20070120234A (en) Color filter substrate, display panel having the same and method or making the same
KR20060124850A (en) Transflective liquid crystal display device
KR20080003085A (en) In plane switching mode liquid crystal display device and method of fabricating thereof
WO2012042824A1 (en) Thin film transistor substrate, method for manufacturing same, and display device
KR101603224B1 (en) Thin film transistor substrate of transflective liquid crystal display and method for fabricating the same
JP4023111B2 (en) Manufacturing method of electro-optical device
CN104216185B (en) Liquid crystal disply device and its preparation method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant