KR20110071386A - 표시 장치의 포토 센서 및 이의 제조 방법 - Google Patents
표시 장치의 포토 센서 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20110071386A KR20110071386A KR1020090127942A KR20090127942A KR20110071386A KR 20110071386 A KR20110071386 A KR 20110071386A KR 1020090127942 A KR1020090127942 A KR 1020090127942A KR 20090127942 A KR20090127942 A KR 20090127942A KR 20110071386 A KR20110071386 A KR 20110071386A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- electrode
- semiconductor layer
- drain
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 125
- 238000000034 method Methods 0.000 claims description 27
- 239000010408 film Substances 0.000 claims description 24
- 239000010409 thin film Substances 0.000 claims description 20
- 239000011229 interlayer Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 238000005259 measurement Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 외부광을 수광하여 조도에 따라 표시 장치 내의 발광 유닛의 휘도를 조절할 수 있는 표시 장치의 포토 센서 및 이의 제조 방법에 관한 것으로, 본 발명의 표시 장치의 포토 센서는 표시 영역과 비표시 영역으로 구분되며, 상기 표시 영역 상에 박막 트랜지스터 어레이가 형성되고, 상기 비표시 영역 중 일부에 외광이 수광되는 수광 영역을 갖는 기판;과, 상기 수광 영역 상에 형성되며, 양측이 동일한 제 1형 불순물로 도핑되어 소오스 영역과 드레인 영역으로 정의되며, 상기 소오스 영역과 드레인 영역 사이에 진성 영역(intrinsic area)을 갖는 폴리 실리콘으로 이루어진 반도체층;과, 상기 반도체층의 드레인 영역에 인접한 진성 영역 상에 대응되어 형성된 제어 전극; 및 상기 반도체층의 소오스 영역과 드레인 영역과 콘택된 소오스 전극 및 드레인 전극을 포함하여 이루어진 것을 특징으로 한다.
포토 센서, 액정 표시 장치, 포토 다이오드
Description
본 발명은 표시 장치에 관한 것으로 특히, 외부광을 수광하여 조도에 따라 표시 장치 내의 발광 유닛의 휘도를 조절할 수 있는 표시 장치의 포토 센서 및 이의 제조 방법에 관한 것이다.
본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 빠르게 대체하고 있다.
이 같은 평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device : ELD) 등을 들 수 있는데, 이들은 공통적으로 화상을 구현하는 평판 표시패널을 필수적인 구성요소로 하는 바, 평판 표시패널은 고유 의 발광 또는 편광물질층을 사이에 두고 한 쌍의 투명 절연기판을 대면 합착시킨 구성을 갖는다.
이중 액정 표시장치는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 화상 표시장치는 액정셀을 가지는 표시패널과, 표시패널에 광을 조사하는 백 라이트 유닛 및 액정셀을 구동하기 위한 구동회로를 포함하여 구성된다.
이러한 액정표시장치의 분야에서는 능동형 액정표시장치(Active Matrix Liquid Crystal Display, 이하 AMLCD)가 주류를 이루고 있는데, 이 AMLCD 에서는 박막트랜지스터(Thin Film Transistor, 이하 TFT) 하나가 한 개의 화소를 정의하고, 이 하나의 TFT가 스위칭 소자로써 화소의 전압레벨을 제어하여 화소의 광 투과율을 변화시켜서 영상을 표시한다.
일반적인 액정 표시 장치는, 다수개의 TFT가 매트릭스형태로 구비되어 영상을 표시하는 액정패널과, 상기 액정패널에 데이터신호의 입력을 제어하는 게이트 드라이버와, 상기 액정패널로 데이터신호를 출력하는 데이터 드라이버와, 상기 각 드라이버의 타이밍을 제어하는 타이밍 컨트롤러와, 상기 액정 패널에 광을 조사하기 위한 백라이트 유닛으로 구성되며, 이 백라이트 유닛은 상기 액정 패널의 배면에 구성되어 데이터신호의 시각적 표시를 수행하는 백라이트 유닛과, 상기 백라이트 유닛을 제어하는 백라이트 제어부를 포함한다. 또한, 상기 구성은 각각 구동에 요구되는 적합한 전원을 공급하는 전원 공급부에 의해 구동 전원을 공급받으며, 각 제어부는 통상 인쇄회로기판(PCB) 상에 집적되어 구성된다.
또한, 도시되지는 않았지만 상기 백라이트 유닛은 하나 이상의 형광램프 또는 복수개의 LED(Light emitting diode)일 수 있다.
이러한 구성의 액정표시장치에서 상기 TFT의 반도체층은 수소화된 비정질 실리콘(a-Si:H; 이하, 비정질 실리콘)이 주로 이용되는데, 이는 대면적으로 제작이 용이하여 생산성이 높고, 350℃ 이하의 낮은 기판 온도에서 증착이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다.
그러나, 상술한 비정질 실리콘은 빛 조사에 의해 특성이 저하되는 문제점이 있고, TFT의 전기적 특성(낮은 전계효과 이동도: 0.1~1.0㎠/V·s)과 신뢰성 저하로 인해 구동회로에 사용하기 어렵다.
그래서, 비정질 실리콘 박막트랜지스터 기판은 TCP(Tape Carrier Package) 구동 IC(Intergrated Circuit)를 이용하여 절연 기판과 PCB(Printed Circuit Board)를 연결하며, 이로 인해 구동 IC 및 실장비용이 원가에 많은 부분을 차지한다.
한편, 상기 액정패널은 2개의 기판이 합착되고, 박막트랜지스터가 형성되어 영상을 표시하는 표시영역과, 드라이버 및 신호배선이 형성되는 비표시영역으로 구분된다.
보다 상세하게는, 상기 표시영역에는 다수개의 게이트라인 및 데이터라인이 매트릭스 형태로 교차하여 형성되며, 상기 게이트라인과 데이터라인이 교차되는 지점에는 TFT(박막 트랜지스터)가 구비된다.
게이트 드라이버 및 데이터드라이버는 외부로부터 주사신호 및 데이터신호를 입력받아 상기 게이트 라인과 데이터 라인을 통해 상기 표시영역의 TFT를 제어하여, 액정의 광 투과율을 변화시킨다.
또한, 도시하지는 않았지만, 타이밍컨트롤러, 전원공급부는 별도로 구비되는 PCB기판에 실장되어 상기 게이트 드라이버 및 데이터 드라이버와 접속되고, 백라이트유닛도 상기 액정패널의 배면에 구비된다.
상술한 비정질 실리콘 또는 폴리 실리콘을 이용한 액정표시장치는 상기 백라이트 유닛에서 발생하는 광이 일정하기 때문에, 외부 휘도 및 휘도에 따라 액정표시장치의 휘도 및 휘도를 제어하기 어려운 한계가 있다. 따라서 이러한 액정표시장치의 휘도 및 휘도를 제어하기 위해 백라이트 유닛의 입력전압을 제어하기 위한 시도가 있으며, 포토센서 등을 이용하여 외부 휘도 및 휘도를 측정하고, 이를 피드백 시켜 액정표시장치의 백라이트램프의 휘도 및 휘도를 제어하는 것이 시도되고 있다.
이하, 첨부된 도면을 참조하여 종래의 포토 센서를 설명하면 다음과 같다.
도 1은 종래의 포토 센서를 나타낸 단면도이다.
도 1과 같이, 종래의 포토 센서는, 일종의 다이오드(diode) 형태로, 반도체 기판을 웨이퍼로 하는 기판(10)과, 상기 기판(10) 상에 차광층(11)과, 상기 차광층(11) 상의 버퍼층(12)과, p+형(13a), 진성 영역(13b), n+형(13c)으로 측상으로 영역이 차례로 정의된 반도체층(13)과, 상기 반도체층(13)의 P+형(13a)과 n+형(13c) 상에 층간 절연막(14)을 개재하여 형성된 소오스 전극(15a)과 드레인 전극(15b)을 포함하여 이루어진다.
여기서, 장치 상에서 상기 소오스 전극(15a)과 드레인 전극(15b)의 보호를 위해 보호막(16)이 더 형성된다.
이 경우, 예를 들어, 상기 포토 센서에 역방향의 바이어스를 걸게 되는 경우, 즉, 상기 소오스 전극(15a)에는 0V의 전압을 인가하고, 드레인 전극(15b)은 양의 정전압을 인가하면(Vds로 양전압을 인가), 외부광의 인가에 따라 Vds에 대한 광전류가 선형적으로 증가하는 특성을 갖는다.
이에 따라, 상기 포토 센서로부터 측정된 광전류 값에 따라 외부 광 정도를 센싱할 수 있게 되는 것이다.
그러나, 종래의 포토 센서는 액정 표시 장치 내에, 액정 패널과 별개로 외장되어 반도체 웨이퍼 상에 형성되는 것으로, 전압 인가와 측정을 위한 별도의 모듈을 요구하는 것으로 가격 상승의 원인이 되고 있다.
또한, 포토 센서에 포함되는 반도체층은 p+형-진성 영역-n+형으로 정의되어, 각각 p+형과 n+형을 정의하기 위한 도핑 마스크가 개별적으로 요구되어, 공정에 필요한 마스크 공정에 대한 부담이 크다.
상기와 같은 종래의 액정 표시 장치의 포토 센서는 다음과 같은 문제점이 있다.
액정 패널과 별개로 기구물에 외장되어 별도로 구비된 모듈을 통해 동작이 가능하여, 이를 액정 패널 외 기구물에 실장하기 위한 공정, 이러한 모듈을 형성하기 위한 공정 등이 부가되어 포토 센서를 형성하기 위한 비용 부담이 크다.
또한, 장치로서 살펴보면, PIN 다이오드 형태로 적어도 반도체층의 영역을 정의하기 위하여 p형과 n형을 위한 마스크가 개별적으로 요구되는 관계로, 마스크 공정 수가 늘어나는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 포토 센서의 구조 및 제조 방법을 변경하여, 외부광을 수광하여 조도에 따라 표시 장치 내의 발광 유닛의 휘도를 조절할 수 있는 표시 장치의 포토 센서 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 표시 장치의 포토 센서는 표시 영역과 비표시 영역으로 구분되며, 상기 표시 영역 상에 박막 트랜지스터 어레이가 형성되고, 상기 비표시 영역 중 일부에 외광이 수광되는 수광 영역을 갖는 기판;과, 상기 수광 영역 상에 형성되며, 양측이 동일한 제 1형 불순물로 도핑되어 소오스 영역과 드레인 영역으로 정의되며, 상기 소오스 영역과 드레인 영역 사이에 진 성 영역(intrinsic area)을 갖는 폴리 실리콘으로 이루어진 반도체층;과, 상기 반도체층의 드레인 영역에 인접한 진성 영역 상에 대응되어 형성된 제어 전극; 및 상기 반도체층의 소오스 영역과 드레인 영역과 콘택된 소오스 전극 및 드레인 전극을 포함하여 이루어진 것에 그 특징이 있다.
여기서, 상기 제 1 형 불순물을 p+형 불순물이다.
그리고, 상기 반도체층과 제어 전극 사이의 층간에 제 1 절연막; 및 상기 제어 전극과 상기 소오스 전극/드레인 전극 사이의 층간에 제 2 층간 절연막이 더 형성될 수 있다.
여기서, 상기 소오스 전극 및 드레인 전극과 접속되는 반도체층 상의 상기 제 2 층간 절연막 및 제 1 층간 절연막에 콘택홀이 더 구비될 수 있다. 이 경우, 상기 제어 전극이 형성되지 않은 상기 반도체층 상의 상기 제 2 층간 절연막에 오픈 영역이 더 형성될 수 있다.
또한, 상기 반도체층 하부에 대응되는 상기 기판 상에 쉴딩층(shieding layer)을 더 구비할 수 있다.
이 경우, 상기 제어 전극은 상기 반도체층의 진성 영역의 길이에 대해 1/4의 길이 이하로 형성하는 것이 바람직하다.
상기 제어 전극에는 양의 정전압이 인가되며, 보다 바람직하게는 상기 제어 전극에는 상기 드레인 전극-소오스 전극간 전압(Vds)에 대해 (Vds -2)V≤Vds≤<(Vds+3)V의 조건으로 양의 정전압이 인가되는 것을 특징으로 한다.
또한, 동일한 목적을 달성하기 위한 표시 장치의 포토 센서 제조 방법은 표 시 영역과 비표시 영역으로 구분되며, 상기 비표시 영역 중 일부에 외광이 수광되는 수광 영역을 갖는 기판을 준비하는 단계;와, 상기 수광 영역 상에, 저온 결정화하여 반도체층을 형성하는 단계;와, 상기 반도체층을 포함한 상기 기판 상에 제 1 절연막을 형성하는 단계;와, 상기 반도체층 상의 일부분을 가리는 전극 패턴을 형성하고, 상기 전극 패턴을 마스크로 이용하여 상기 전극 패턴의 양측의 반도체층에 대해 제 1형 불순물을 도핑하여 소오스 영역과 드레인 영역을 형성하는 단계;와, 상기 반도체층과 전극 패턴을 포함한 제 1 절연막 상에 제 2 절연막을 증착하는 단계;와, 상기 제 2 절연막, 제 1 절연막을 선택적으로 제거하여, 상기 소오스 영역과 드레인 영역의 일부를 노출하는 콘택홀과, 상기 제 2 절연막을 선택적으로 제거하여 상기 전극 패턴 중 상기 드레인 영역에 인접한 영역만을 남기도록 그 외 영역을 오픈하는 오픈 영역을 형성하는 단계;와, 상기 오픈 영역, 콘택홀을 포함한 상기 제 2 절연막 상에 금속층을 하고, 이를 선택적으로 제거하여 상기 콘택홀에 상기 소오스 영역 및 드레인 영역과 접속되는 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.
이 때, 상기 금속층을 선택적으로 제거하여 소오스 전극 및 드레인 전극을 형성하는 단계에서, 상기 오픈 영역 하부의 전극 패턴을 함께 제거하여 제어 전극을 형성한다.
그리고, 상기 제 1 형 불순물은 p+형이거나 n+형일 수 있다.
이 경우, 상기 콘택홀과 오픈 영역은 하나의 마스크로 형성하는 것이 바람직하다.
여기서, 상기 반도체층 하부에 쉴딩층이 더 형성될 수 있다.
그리고, 상기 표시 영역에는 서로 교차하는 게이트 라인과 데이터 라인, 상기 게이트 라인과 데이터 라인의 교차부에 형성되는 폴리 실리콘으로 이루어진 화소부 반도체층을 포함한 박막 트랜지스터를 포함하며, 상기 반도체층은 화소부 반도체층과 동일층에 형성하며, 제어 전극은 상기 게이트 라인과 동일층에 형성하며, 상기 소오스/드레인 전극은 상기 데이터 라인과 동일층에 형성한다.
상기와 같은 본 발명의 표시 장치의 포토 센서 및 이의 제조 방법은 다음과 같은 효과가 있다.
본 발명의 표시 장치의 포토 센서는, 반도체층의 도핑 영역을 p+형 또는 n+형으로 하나의 도전형의 불순물만을 이용한 것이다. 하나의 도전형만으로 불순물층을 정의할 수 있어, 마스크 공정이 저감된다.
그리고, 표시 장치의 박막 트랜지스터 어레이를 형성하는 공정과 동시에 상기 포토 센서를 함께 형성할 수 있어, 포토 센서를 외장하는 경우에 비해 장치의 비용 감소에서 현저한 효과가 있다.
또한, 제어 전극에 인가하는 전압 조건에 따라 전류-전압 특성이 달라지며, 이를 이용하여 광센싱이 가능하여, 소자로 적용하기 유리하며, 광을 센싱하는 여러 어플리케이션으로 이용이 가능하여, 넓은 범위에서 활용할 수 있을 것이다. .
더불어, 광전류 측정의 편의를 위해 반도체층의 길이를 늘리고, 증폭기 등을 구비할 경우, Vds의 넓은 구간에서 광전류 센싱이 가능하여, 휘도의 판독이 쉽게 가능할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 표시 장치의 포토 센서 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 표시 장치의 포토 센서를 나타낸 단면도이다.
도 2와 같이, 본 발명의 표시 장치의 포토 센서는, 기판(100) 상에, 버퍼층(101)과, p+형 영역(102a), 진성 영역(intrinsic area)(102b), p+형 영역(102c)으로 측상으로 영역이 차례로 정의된 반도체층(102)과, 상기 반도체층(102)의 양측 p+형 영역(102a, 102c) 상에 형성된 제 1 절연막(103)을 개재하여 형성된 상기 드레인 영역(102c)에 인접한 영역에 형성된 제어 전극(control electrode)(104)과, 제 2 절연막(105)을 개재하여 상기 소오스 영역(102a) 및 드레인 영역(102c)과 접속하여 형성된 소오스 전극(106) 및 드레인 전극(107)을 포함하여 이루어진다.
여기서, 상기 반도체층(102)은 저온으로 결정화된 폴리 실리콘층으로, 일정 이상의 전기 이동도를 가지기 때문에, 회로 내의 소자 구성에 이용될 수 있는 것이다.
여기서, 상기 표시 장치의 기판(100)은, 표시 영역과 비표시 영역으로 구분되며, 상기 표시 영역 상에 박막 트랜지스터 어레이가 형성되고, 상기 비표시 영역 중 일부에 외광이 수광되는 수광 영역을 갖는 것으로, 도시된 도 2의 영역은 외광이 수광되는 비표시 영역의 일부에 상당한다.
이 경우, 도시되지 않은 기판(100)의 표시 영역에는 박막 트랜지스터 어레이 가 형성되며, 이러한 박막 트랜지스터 어레이와 동일 공정에서 본 발명의 표시 장치의 포토 센서가 형성된다.
그리고, 상기 포토 센서는 상기 기판(100)의 비표시 영역 중 외광의 수광이 있는 영역으로, 표시에는 기여하지 않지만, 케이스 물에 의해서는 가려지지 않는 영역인 것이 바람직하다.
한편, 본 발명의 포토 센서가 이용되는 표시 장치는 예를 들어, 발광 유닛으로서 백라이트 유닛을 이용할 수 있는 액정 표시 장치를 들 수 있으며, 그 외에도 유기 발광 표시 장치나 전기 영동 표시 장치와 같이 자발광 소자의 경우라도, 상기 포토 센서로부터 감지되는 외광에 따라 발광 정도를 조절할 수 있도록 각 셀에 인가하는 전류 또는 전압을 다른 레벨로 조절할 수 있는 조절부를 구비하여 적용할 수 있을 것이다.
여기서, 상기 반도체층(102)의 소오스 영역(102a)과 드레인 영역(102c)을 정의하기 위해 p+형 불순물이 도시되어 있으나, 이는 표시 장치에 형성되는 박막 트랜지스터가 p형 트랜지스터일 경우를 고려하여 이루어진 것이고, 만일 표시 장치에 형성되는 박막 트랜지스터가 n형 트랜지스터일 경우에는 n+형의 불순물을 도핑하여 형성할 수도 있다. 어느 경우나 상기 소오스 영역(102a)과 드레인 영역(102c)에 도핑하는 불순물은 동일한 불순물로 동일 공정에서 함께 하나의 마스크로 정의되는 것이다.
한편, 상기 소오스 전극(106) 및 드레인 전극(107)과 접속되는 반도체층(102) 상의 상기 제 2 층간 절연막(105) 및 제 1 층간 절연막(103)에 콘택홀이 구비되어, 상기 콘택홀 내에 상기 소오스 전극 및 드레인 전극을 형성하는 금속층이 매립되어 형성된다. 또한, 상기 제어 전극(104)이 형성되지 않은 상기 반도체층 상의 상기 제 2 층간 절연막(105)에 오픈 영역이 더 형성될 수 있다. 이 경우, 상기 제어 전극(104)은 일차적으로 표시 영역의 박막 트랜지스터 어레이의 게이트 라인 및 게이트 전극을 형성시 함께 전극 패턴으로 상기 진성 영역(102b)에 대응되는 영역만큼 형성하여 두었다가, 이후 상기 콘택홀을 형성하는 공정에서, 오픈 영역의 정의로 상기 전극 패턴 중 드레인 영역에 가깝지 않은 부분만을 노출하도록 상기 제 2 층간 절연막(105)을 식각하여 오픈 영역을 형성한다. 이후, 박막 트랜지스터 어레이의 데이터 라인을 형성하는 식각 공정에서, 상기 소오스 전극(106) 및 드레인 전극(107)의 패터닝과 함께, 상기 노출된 전극 패턴까지 함께 제거함에 의해 제어 전극(104)이 형성되는 것이다.
이 경우, 상기 제어 전극(104)은 게이트 라인과 동일 금속으로 형성되며, 그 패턴의 정의는 소오스 전극(106) 및 드레인 전극(107)의 형성시 함께 정의되는 것이다.
한편, 상기 반도체층(102) 하부에 대응되는 상기 기판(100) 상에는 쉴딩층(shieding layer)을 더 구비할 수 있는데, 이는 하부에서 들어오는 백라이트 유닛에 기인한 에러를 방지하기 위함이다.
그러나, 상기 포토 센서가 위치하는 수광 영역은 비표시 영역으로, 백라이트 유닛이 발광 영역이 상기 포토 센서 형성 영역이 미치지 않게 하여, 상술한 쉴딩층을 생략할 수도 있을 것이다.
도 3은 도 2의 반도체층의 평면도이다.
도 3과 같이, 반도체층(102)은 그 영역들이 왼쪽에서부터 오른쪽으로 보면, 소오스 영역(102a), 진성 영역(102b), 드레인 영역(102c)으로 차례로 측상으로 정의되며, 이 경우, 진성 영역(102b)은 불순물이 도핑되지 않는 폴리 실리콘 영역이며, 나머지 소오스 영역(102a)과 드레인 영역(102c)은 p+형의 불순물이 도핑되는 영역이다.
이러한 반도체층(102)에 대해 제어 전극(104)이 드레인 영역(102c)에 인접하게 상기 진성 영역(102b)과 오버랩하여 배치된다.
이 때, 도시된 도면상의 반도체층(102)의 세로 길이에 대응되는 것을 폭(W)으로, 상기 제어 전극(104)과 오버랩하지 않는 진성 영역에 대한 가로 길이는 길이(W)로 정의하고, 상기 진성 영역과 오버랩한 제어 전극의 가로 길이(Lg)를 상기 반도체층의 길이(W)와 비교하여 본다.
여기서는 상기 진성 영역과 오버랩한 제어 전극의 가로 길이(Lg)를 약 2㎛로 하여 실험을 진행한 것으로, 이러한 진성 영역과 오버랩하는 제어 전극의 가로 길이(Lg)는 반도체층의 진성 영역의 길이(W)에 대해 약 1/4 이하의 길이로 형성하는 것이 바람직하다.
한편, 위와 같은 구성의 제어 전극을 구비한 표시 장치의 포토 센서는, 그 구조의 비대칭성에 의해 상기 폴리 실리콘으로 이루어진 반도체층(102)의 의사 페르미 준위(quasi Fermi level)를 변경할 수 있게 된다. 즉, 상기 제어 전극(104)을 게이트 전극과 유사하게 생각한다면 일측에 긴 오프셋(offset)을 갖는 p형의 박막 트랜지스터와 유사하게 작동하게 되는 것이다.
이 경우, 상기 본 발명의 포토 센서는 상기 제어 전극(104)에 인가하는 전압에 따라서, 광전류가 변화하는 전류-전압 특성을 나타나게 되는 것으로, 상기 제어 전극(104)에 인가하는 전압의 조절에 의해 광전류 측정이 가능한 것이다.
한편, 도 2 및 도 3을 참조하여 본 발명의 표시 장치의 포토 센서 제조 방법을 설명하면 다음과 같다.
표시 영역과 비표시 영역으로 구분되며, 상기 비표시 영역 중 일부에 외광이 수광되는 수광 영역을 갖는 기판(100)을 준비한다.
이어, 결정화 전 기판(100)의 손상을 방지하기 위해 버퍼층(101)을 형성한다.
이어, 상기 수광 영역 상에, 저온 결정화하여 반도체층(102)을 형성한다. 이 경우, 상기 표시 영역에도 박막 트랜지스터 형성용 반도체층을 형성한다.
이어, 상기 반도체층(102)을 포함한 상기 기판(100) 상에 제 1 절연막(103)을 형성한다.
이어, 상기 반도체층(103) 상의 일부분을 가리는 전극 패턴(미도시)을 형성하고, 상기 전극 패턴(미도시)을 마스크로 이용하여 상기 전극 패턴의 양측의 반도체층에 대해 제 1형 불순물을 도핑하여 소오스 영역(102a)과 드레인 영역(102c)을 형성한다. 이 때, 상기 소오스 영역(102a)과 드레인 영역(102c) 사이의 불순물이 도핑되지 않은 영역이 진성 영역(102b)이다. 또한, 상기 진성 영역(102b)에 대응된 크기로 전극 패턴이 형성되는 것이다. 이 때, 상기 표시 영역에는 각 화소별 박막 트랜지스터의 반도체층 상에 형성된 게이트 전극과 상기 게이트 전극과 연결되어 일 방향으로 형성된 게이트 라인이 함께 형성된다.
이어, 상기 반도체층(102)과 전극 패턴을 포함한 제 1 절연막(103) 상에 제 2 절연막(105)을 증착한다.
이어, 상기 제 2 절연막(105), 제 1 절연막(103)을 선택적으로 제거하여, 상기 소오스 영역(102a)과 드레인 영역(102c)의 일부를 노출하는 콘택홀과, 상기 제 2 절연막(105)을 선택적으로 제거하여 상기 전극 패턴 중 상기 드레인 영역(102c)에 인접한 영역만을 남기도록 그 외 영역을 오픈하는 오픈 영역을 형성한다. 이 과정 중에 상기 표시 영역의 화소별로 상기 반도체층의 소오스/드레인 영역도 함께 이 형성된다.
이어, 상기 오픈 영역, 콘택홀을 포함한 상기 제 2 절연막(105) 상에 금속층을 하고, 이를 선택적으로 제거하여 상기 콘택홀에 상기 소오스 영역 및 드레인 영역과 접속되는 소오스 전극(106) 및 드레인 전극(107)을 형성한다. 이 과정 중에 상기 표시 영역의 화소별로 소오스 전극 및 드레인 전극이 형성되며, 상기 소오스 전극과 연결되며 상기 게이트 라인과 교차하는 방향의 데이터 라인이 형성된다.
이러한 상기 금속층을 선택적으로 제거하여 소오스 전극 및 드레인 전극을 형성하는 단계에서, 상기 오픈 영역 하부의 전극 패턴을 함께 제거하여 제어 전극(104)을 형성하는 것이다.
이어, 상기 소오스 전극(106) 및 드레인 전극(107)을 포함한 제 2 절연 막(105) 전면에 보호막을 전면 형성하고, 상기 표시 영역의 각 화소의 각 박막 트랜지스터에는 드레인 전극과 콘택되는 화소 전극을 더 형성한다.
한편, 이하에서는 상술한 본 발명의 제시된 방법으로 형성되는 표시 장치의 포토 센서의 광전류 센싱 정도를 평가한 데이터를 소개한다.
도 4 내지 도 7은, 각각 반도체층의 W/L의 조건을 32㎛/8㎛, 32㎛/16㎛, 32㎛/32㎛ 및 32㎛/64㎛의 조건으로 하여, 본 발명의 표시 장치의 포토 센서의 제어 전극에 전압 인가 값에 따른 Vds-광전류 관계를 나타낸 그래프이다.
즉, 도 3에 도시된 반도체층에 W를 32㎛의 동일 조건을 유지한 상태에서, L을 각각 8㎛, 16㎛, 32㎛ 및 64㎛의 조건으로 변경하여 실험을 진행하였다. 여기서, 상기 소오스 전극측은 접지시켰다(0V).
여기서, 각 실험에서 반도체층의 사이즈에 관계없이, 모든 경우에서 상기 제어 전극에 특정한 양전압의 바이어스 전압을 걸어줄 때, 해당 양전압에서 광전류가 선형으로 변하는 구간이 발생함을 알 수 있고, 또한, 그 선형으로 변하는 구간은 상기 드레인-소오스 전극간 전압(Vds)이 상기 제어 전극에 인가하는 양의 정전압에 유사한 구간임을 알 수 있다.
또한, 상기 L(진성 영역 중 제어 전극이 형성되지 않은 진성 영역의 길이)이 길이가 짧을수록 광전류가 변하는 선형 구간이 좁은 것으로, 이는 Vds에 대해 광전류 값이 변화하는 기울기가 급격해지는 것을 의미한다. 즉, 상기 반도체층의 길이가 길어지는 경우는 Vds의 변화 폭이 넓은 구간에서 광전류가 변하는 것이며, 길이가 짧은 경우는 Vds의 변화 폭이 좁은 구간에서 광전류가 변하는 것이다.
어느 경우이나 검출되는 상기 광전류 값은 10-8 A 이하로 낮은 수준이므로, 상기 포토 센서의 광전류 검출부에 증폭기를 구비하는 것이 바람직할 수 있다. 이에 따라, 해당 부분의 광전류 센싱을 수행하고 이로 인해 외광에 따른 휘도를 판별할 수 있다.
여기서, 상기 제어 전극을 플로팅(floating) 상태로 두었을 때는 선형 영역을 찾기 어려운 것으로, 이는 상기 광전류 특성을 측정하기 어려움을 의미하고, 이에 반해 5V, 10V 와 같이 양의 정전압일 경우, 일정 구간의 Vds에서 선형 특성을 갖는 광전류를 찾을 수 있음을 알 수 있다.
즉, 상기 포토 센서에 제어 전극에 전압을 가하면 광전류가 일정하게 출력되는 구간과 드레인 전극과 소오스 전극 사이의 전압 Vds가 커짐에 따라 광전류가 급격하게 증가하는 구간이 존재한다. 금격하게 광전류가 증가하기 시작할 때의 소자 양단의 전압 Vds는 제어 전극에 걸어준 전압과 유사하다. 또한, 제어 전극에 걸어준 전압이 5V이거나 10V이거나 관계없이 발생하는 광전류는 거의 같으며, 제어 전극을 플로팅시키면, 광전류가 나타나는 전압 구간이 없어 포토 센서로 사용하기 힘듦을 알 수 있다.
즉, 본 발명의 표시 장치의 포토 센서는 적절한 바이어스 조건과 드레인 영역에 편향된 제어 전극을 구비하여 광 센싱이 가능하게 한 것이다.
상술한 본 발명의 표시 장치의 포토 센서는, 반도체층의 도핑 영역을 p+형 또는 n+형으로 하나의 도전형의 불순물만을 이용한 것이다. 따라서, 마스크 공정이 저감된다.
또한, 제어 전극에 인가하는 전압 조건에 따라 전류-전압 특성이 달라지며, 이를 이용하여 광센싱이 가능하여, 소자로 적용하기 유리하며, 광을 센싱하는 여러 어플리케이션으로 이용이 가능하여, 넓은 범위에서 활용할 수 있을 것이다.
그리고, 측정의 편의를 위해 반도체층의 길이를 늘려, Vds의 넓은 구간에서 광전류 센싱이 가능할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 종래의 포토 센서를 나타낸 단면도
도 2는 본 발명의 표시 장치의 포토 센서를 나타낸 단면도
도 3은 도 2의 반도체층의 평면도
도 4 내지 도 7은, 각각 반도체층의 W/L의 조건을 32㎛/8㎛, 32㎛/16㎛, 32㎛/32㎛ 및 32㎛/64㎛의 조건으로 하여, 본 발명의 표시 장치의 포토 센서의 제어 전극에 전압 인가 값에 따른 Vds-광전류 관계를 나타낸 그래프
*도면의 주요 부분에 대한 부호의 설명*
100: 기판 101: 버퍼층
102: 반도체층 102a: 소오스 영역
102b: 진성 영역 102c: 드레인 영역
103: 제 1 절연막 104: 제어 전극
105: 제 2 절연막 106: 소오스 전극
107: 드레인 전극 108: 보호막
Claims (15)
- 표시 영역과 비표시 영역으로 구분되며, 상기 표시 영역 상에 박막 트랜지스터 어레이가 형성되고, 상기 비표시 영역 중 일부에 외광이 수광되는 수광 영역을 갖는 기판;상기 수광 영역 상에 형성되며, 양측이 동일한 제 1형 불순물로 도핑되어 소오스 영역과 드레인 영역으로 정의되며, 상기 소오스 영역과 드레인 영역 사이에 진성 영역(intrinsic area)을 갖는 폴리 실리콘으로 이루어진 반도체층;상기 반도체층의 드레인 영역에 인접한 진성 영역 상에 대응되어 형성된 제어 전극; 및상기 반도체층의 소오스 영역과 드레인 영역과 콘택된 소오스 전극 및 드레인 전극을 포함하여 이루어진 것을 특징으로 하는 표시 장치의 포토 센서.
- 제 1항에 있어서,상기 제 1 형 불순물을 p+형 불순물인 것을 특징으로 하는 표시 장치의 포토 센서.
- 제 1항에 있어서,상기 반도체층과 제어 전극 사이의 층간에 제 1 절연막; 및상기 제어 전극과 상기 소오스 전극/드레인 전극 사이의 층간에 제 2 층간 절연막이 더 형성된 것을 특징으로 하는 표시 장치의 포토 센서.
- 제 3항에 있어서,상기 소오스 전극 및 드레인 전극과 접속되는 반도체층 상의 상기 제 2 층간 절연막 및 제 1 층간 절연막에 콘택홀이 더 구비된 것을 특징으로 하는 표시 장치의 포토 센서.
- 제 4항에 있어서,상기 제어 전극이 형성되지 않은 상기 반도체층 상의 상기 제 2 층간 절연막에 오픈 영역이 더 형성된 것을 특징으로 하는 표시 장치의 포토 센서.
- 제 1항에 있어서,상기 반도체층 하부에 대응되는 상기 기판 상에 쉴딩층(shieding layer)을 더 구비한 것을 특징으로 하는 표시 장치의 포토 센서.
- 제 1항에 있어서,상기 제어 전극은 상기 반도체층의 진성 영역의 길이에 대해 1/4의 길이 이하로 형성하는 것을 특징으로 하는 표시 장치의 포토 센서.
- 제 1항에 있어서,상기 제어 전극에는 양의 정전압이 인가되는 것을 특징으로 하는 표시 장치의 포토 센서.
- 제 8항에 잇어서,상기 제어 전극에는 상기 드레인 전극-소오스 전극간 전압(Vds)에 대해 (Vds -2)V≤Vds≤<(Vds+3)V의 조건으로 양의 정전압이 인가되는 것을 특징으로 하는 표시 장치의 포토 센서.
- 표시 영역과 비표시 영역으로 구분되며, 상기 비표시 영역 중 일부에 외광이 수광되는 수광 영역을 갖는 기판을 준비하는 단계;상기 수광 영역 상에, 저온 결정화하여 반도체층을 형성하는 단계;상기 반도체층을 포함한 상기 기판 상에 제 1 절연막을 형성하는 단계;상기 반도체층 상의 일부분을 가리는 전극 패턴을 형성하고, 상기 전극 패턴을 마스크로 이용하여 상기 전극 패턴의 양측의 반도체층에 대해 제 1형 불순물을 도핑하여 소오스 영역과 드레인 영역을 형성하는 단계;상기 반도체층과 전극 패턴을 포함한 제 1 절연막 상에 제 2 절연막을 증착하는 단계;상기 제 2 절연막, 제 1 절연막을 선택적으로 제거하여, 상기 소오스 영역과 드레인 영역의 일부를 노출하는 콘택홀과, 상기 제 2 절연막을 선택적으로 제거하여 상기 전극 패턴 중 상기 드레인 영역에 인접한 영역만을 남기도록 그 외 영역을 오픈하는 오픈 영역을 형성하는 단계;상기 오픈 영역, 콘택홀을 포함한 상기 제 2 절연막 상에 금속층을 하고, 이를 선택적으로 제거하여 상기 콘택홀에 상기 소오스 영역 및 드레인 영역과 접속되는 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 표시 장치의 포토 센서 제조 방법.
- 제 10항에 있어서,상기 금속층을 선택적으로 제거하여 소오스 전극 및 드레인 전극을 형성하는 단계에서, 상기 오픈 영역 하부의 전극 패턴을 함께 제거하여 제어 전극을 형성하는 것을 특징으로 하는 표시 장치의 포토 센서 제조 방법.
- 제 10항에 있어서,상기 제 1 형 불순물은 p+형인 것을 특징으로 하는 표시 장치의 포토 센서 제조 방법.
- 제 10항에 있어서,상기 콘택홀과 오픈 영역은 하나의 마스크로 형성하는 것을 특징으로 하는 표시 장치의 포토 센서 제조 방법.
- 제 10항에 있어서,상기 반도체층 하부에 쉴딩층을 더 형성하는 것을 특징으로 하는 표시 장치의 포토 센서 제조 방법.
- 제 11항에 있어서,상기 표시 영역에는 서로 교차하는 게이트 라인과 데이터 라인, 상기 게이트 라인과 데이터 라인의 교차부에 형성되는 폴리 실리콘으로 이루어진 화소부 반도체층을 포함한 박막 트랜지스터를 포함하며,상기 반도체층은 화소부 반도체층과 동일층에 형성하며,제어 전극은 상기 게이트 라인과 동일층에 형성하며,상기 소오스/드레인 전극은 상기 데이터 라인과 동일층에 형성하는 것을 특징으로 하는 표시 장치의 포토 센서 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090127942A KR101675841B1 (ko) | 2009-12-21 | 2009-12-21 | 표시 장치의 포토 센서 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090127942A KR101675841B1 (ko) | 2009-12-21 | 2009-12-21 | 표시 장치의 포토 센서 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110071386A true KR20110071386A (ko) | 2011-06-29 |
| KR101675841B1 KR101675841B1 (ko) | 2016-11-14 |
Family
ID=44402513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090127942A KR101675841B1 (ko) | 2009-12-21 | 2009-12-21 | 표시 장치의 포토 센서 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101675841B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9564080B2 (en) | 2013-10-04 | 2017-02-07 | Samsung Display Co., Ltd. | Display device and optical detection method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02210882A (ja) * | 1989-02-10 | 1990-08-22 | Hitachi Ltd | ホトトランジスタとその作製方法 |
| JPH06140614A (ja) * | 1992-10-28 | 1994-05-20 | Hitachi Ltd | 光電変換装置及びそれを用いた放射線撮像装置 |
| JPH11261101A (ja) * | 1998-03-12 | 1999-09-24 | Casio Comput Co Ltd | フォトセンサ素子の製造方法 |
| JP2008153427A (ja) * | 2006-12-18 | 2008-07-03 | Hitachi Displays Ltd | 高感度光センサ素子及びそれを用いた光センサ装置 |
-
2009
- 2009-12-21 KR KR1020090127942A patent/KR101675841B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02210882A (ja) * | 1989-02-10 | 1990-08-22 | Hitachi Ltd | ホトトランジスタとその作製方法 |
| JPH06140614A (ja) * | 1992-10-28 | 1994-05-20 | Hitachi Ltd | 光電変換装置及びそれを用いた放射線撮像装置 |
| JPH11261101A (ja) * | 1998-03-12 | 1999-09-24 | Casio Comput Co Ltd | フォトセンサ素子の製造方法 |
| JP2008153427A (ja) * | 2006-12-18 | 2008-07-03 | Hitachi Displays Ltd | 高感度光センサ素子及びそれを用いた光センサ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9564080B2 (en) | 2013-10-04 | 2017-02-07 | Samsung Display Co., Ltd. | Display device and optical detection method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101675841B1 (ko) | 2016-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9324276B2 (en) | Liquid crystal display device and method for automatically controlling brightness | |
| US10083990B2 (en) | Thin film transistor substrate and display device using the same | |
| US9691833B2 (en) | Thin film transistor substrate and display using the same | |
| KR101229019B1 (ko) | 액정표시장치 및 이의 구동회로 | |
| US11302760B2 (en) | Array substrate and fabrication method thereof, and display device | |
| US9111810B2 (en) | Circuit board and display device including first and second channel layers made of different semiconductor materials | |
| US10181502B2 (en) | Thin film transistor substrate and display using the same | |
| US9318513B2 (en) | Semiconductor device, active matrix board, and display device | |
| KR20080001769A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| WO2021012359A1 (zh) | Tft驱动背板及micro-led显示器 | |
| US20170184893A1 (en) | Semiconductor apparatus, method of manufacturing same, and liquid crystal display apparatus | |
| KR100984359B1 (ko) | 박막 트랜지스터 표시판 | |
| KR20150077877A (ko) | 유기발광표시장치 | |
| US9397649B2 (en) | Semiconductor device and display device | |
| KR102387791B1 (ko) | 유기전계 발광표시장치 및 그 제조방법 | |
| KR20060090877A (ko) | 표시장치용 박막트랜지스터 기판과 그 제조방법 | |
| KR20180125296A (ko) | 평판 표시 패널 및 그의 제조 방법 | |
| KR20120076221A (ko) | 산화물 반도체를 포함한 박막 트랜지스터 기판 | |
| KR101113421B1 (ko) | 액정 표시 장치 | |
| KR20070088949A (ko) | 표시 장치 | |
| US20130100005A1 (en) | LCD Panel and Method of Manufacturing the Same | |
| KR102473529B1 (ko) | 표시장치 | |
| KR101675841B1 (ko) | 표시 장치의 포토 센서 및 이의 제조 방법 | |
| KR20230016085A (ko) | 표시 장치 | |
| JP2007095878A (ja) | 光センサ、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20191015 Year of fee payment: 4 |