KR20110070775A - Amplifying cell applying linearization method and active inductor using the same - Google Patents

Amplifying cell applying linearization method and active inductor using the same Download PDF

Info

Publication number
KR20110070775A
KR20110070775A KR1020100114571A KR20100114571A KR20110070775A KR 20110070775 A KR20110070775 A KR 20110070775A KR 1020100114571 A KR1020100114571 A KR 1020100114571A KR 20100114571 A KR20100114571 A KR 20100114571A KR 20110070775 A KR20110070775 A KR 20110070775A
Authority
KR
South Korea
Prior art keywords
amplifier
inverting amplifier
active inductor
negative
inverting
Prior art date
Application number
KR1020100114571A
Other languages
Korean (ko)
Other versions
KR101462158B1 (en
Inventor
이영재
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/971,159 priority Critical patent/US8723625B2/en
Publication of KR20110070775A publication Critical patent/KR20110070775A/en
Application granted granted Critical
Publication of KR101462158B1 publication Critical patent/KR101462158B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/485—Simulating inductances using operational amplifiers

Abstract

PURPOSE: An amplification cell applying a linearization method and an active inductor using the same are provided to fabricate the active inductor with high linearity in a small area, by designing a negative resistor and an amplifier with high linearity. CONSTITUTION: An active inductor includes a first and a second amplification cell(900), a number of load resistors(902) and a number of capacitors(903). A bypass capacitor(903) is formed in an input/output signal terminal. The first and the second amplification cell include a main amplification part, a subsidiary amplification part and a negative resistor part. The main amplification part and the subsidiary amplification part use MGTR. The negative resistor part comprises an independent bias unit. The output of the first amplification cell is connected to the input of the second amplification cell. The values of the load resistor and the capacitors are decided according to the property of the active inductor.

Description

선형화 기법을 적용한 증폭 셀 및 이를 이용한 능동 인덕터 {Amplifying cell applying linearization method and active inductor using the same}Amplifying cell applying linearization method and active inductor using the same}

본 발명은 능동 인덕터에 관한 것으로서, 선형화 기법을 적용하여 선형성을 향상시킨 능동 셀 및 이를 이용한 능동 인덕터의 구조에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active inductor, and more particularly, to an active cell having linearity improved by applying a linearization technique and a structure of an active inductor using the same.

도 1은 종래의 능동 인덕터의 구성도이다.1 is a block diagram of a conventional active inductor.

도 1을 참조하면, 종래의 능동 인덕터는 일반적으로 자이레이터-C (Gyrator-C)의 구조로 되어 있다. 자이레이터-C는 2개의 증폭기(100) 서로의 입력을 상대편의 출력에 반전되게 연결함으로써 구현할 수 있다. 이 구조에서 출력 저항(ro1, ro2)과 캐패시터(C1, C2)를 더 포함한 구성의 등가회로는 도 1(b)와 같다. Referring to FIG. 1, a conventional active inductor generally has a structure of a gyrator-C. The gyrator-C can be implemented by connecting the two amplifiers 100 inverted to each other's inputs. In this structure, an equivalent circuit having a configuration further including output resistors r o1 and r o2 and capacitors C 1 and C 2 is shown in FIG. 1 (b).

상기 도 1(a)에서 제시된 회로의 입력 임피던스 Y(s)를 구하면 수학식 1과 같다.The input impedance Y (s) of the circuit shown in FIG. 1 (a) is obtained from Equation 1.

[수학식 1][Equation 1]

Figure pat00001
Figure pat00001

gm1 및 gm2 는 각각 반전증폭기의 트랜스컨덕턴스다.g m1 and g m2 are the transconductances of the inverting amplifier, respectively.

수학식 1과 도 1(b)에 제시된 등가회로를 비교하면 각 등가 병렬 저항(Rp), 등가 병렬 캐패시터(Cp), 등가 직렬 저항(Rs) 및 등가 인덕터(L)은 수학식 2와 같다.Comparing Equation 1 with the equivalent circuit shown in FIG. 1 (b), each equivalent parallel resistor R p , equivalent parallel capacitor C p , equivalent series resistor R s , and equivalent inductor L are represented by Equation 2 Same as

[수학식 2][Equation 2]

Figure pat00002
,
Figure pat00003
,
Figure pat00002
,
Figure pat00003
,

Figure pat00004
,
Figure pat00005
Figure pat00004
,
Figure pat00005

위 식에서 알 수 있듯이 등가 병렬 캐패시턴스 CP가 작아질수록 인덕터의 공진 주파수가 높아지기 때문에 C2를 작게 해야 한다. 또한 gm1과 gm2값을 작게 하고 C1 값을 크게 하면 등가 인덕터(L)의 인덕턴스가 커진다. 하지만 이렇게 하면 등가 직렬 저항 RS값이 커져서 인덕터의 Q값이 나빠지게 된다. 이를 개선시키기 위해서는 ro1과 ro2를 크게 해야 한다. 따라서 상기 두 저항을 크게 한 회로가 필요하게 되는데 이는 부성 저항 회로를 이용하면 가능해진다.
As can be seen equation above the smaller the equivalent parallel capacitance C P must be smaller C 2 since the resonance frequency of the inductor to rise. In addition, decreasing the values of g m1 and g m2 and increasing the value of C 1 increases the inductance of the equivalent inductor (L). However, this increases the value of the equivalent series resistance, R S , causing the Q value of the inductor to deteriorate. To improve this, we need to increase r o1 and r o2 . Therefore, a circuit in which the two resistors are increased is required, which can be achieved by using a negative resistance circuit.

도 2는 종래의 부성 저항 회로의 회로도이다.2 is a circuit diagram of a conventional negative resistance circuit.

도 2(a)를 참조하면, 부성저항(200) 회로는 2개의 NMOS(M3, M4)와 저항 R로 구성된다. Referring to FIG. 2A, the negative resistor 200 circuit includes two NMOSs M3 and M4 and a resistor R. Referring to FIG.

도 2(b)를 참조하면, NMOS의 등가회로(gm4V1, gm3V2)를 이용하여 등가 회로로 표현할 수 있으며, 이때 입력 임피던스(Zi)는 수학식 3과 같이 나타낼 수 있다.Referring to FIG. 2 (b), the equivalent circuits g m4 V 1 and g m3 V 2 of the NMOS may be represented as equivalent circuits, and the input impedance Z i may be expressed as Equation 3 below. .

[수학식 3]&Quot; (3) "

Figure pat00006
Figure pat00006

gm3 및 gm4 는 각각 반전증폭기의 트랜스 컨덕턴스 (transconductance)이다.g m3 and g m4 are the transconductance of the inverting amplifier, respectively.

수학식 3을 참조하면, 부성저항(130) 회로를 이용하여 수학식 3에서 분모 항이 0이 되도록 저항 R값과 NMOS의 트랜스컨덕턴스 gm3, gm4 값을 조절하면 높은 Q값을 얻는 것이 가능하다.
Referring to Equation 3, the resistance R value and the transconductance of the NMOS so that the denominator is zero in Equation 3 using the negative resistance circuit 130 g m3 , g m4 By adjusting the value, it is possible to obtain a high Q value.

도 3은 종래의 능동 인덕터에 대한 구성도이다.3 is a block diagram of a conventional active inductor.

도 3(a)를 참조하면, 능동 인덕터는 부성 저항을 포함하는 두 개의 차동 증폭 셀(300)과 캐피시터를 이용한 자이레이터-C 구조로 구성된다. 그런데 능동 인덕터는 증폭 셀(300)의 비선형성 때문에 능동 인덕터도 비선형성을 갖는 치명적인 결점이 있다.Referring to FIG. 3A, the active inductor is composed of two differentially amplified cells 300 including negative resistors and a gyrator-C structure using a capacitor. However, the active inductor has a fatal flaw that the active inductor also has nonlinearity because of the nonlinearity of the amplifying cell 300.

도 3(b)를 참조하면, 증폭 회로에서 차동입력(Input +/-)의 입력 전압 스윙이 커지면 트랜지스터의 gm값에 영향을 미치게 된다. PMOS가 능동 로드로 사용되는 common-source 증폭기의 로드에 연결된 부성 저항 회로(330)는 등가 저항의 음저항값이 변하게 되어, 결국 수학식 2에서 알 수 있듯이 인덕턴스(L) 값의 변화를 가져오게 되며, 이는 회로의 비선형성을 야기하게 된다.
Referring to FIG. 3 (b), when the input voltage swing of the differential input (Input +/−) in the amplifier circuit increases, the g m value of the transistor is affected. The negative resistance circuit 330 connected to the load of the common-source amplifier in which the PMOS is used as the active load changes the negative resistance value of the equivalent resistance, resulting in a change in the inductance (L) value as shown in Equation (2). This causes nonlinearities in the circuit.

상기의 문제점을 해결하기 위해 본 발명에서는, 선형화 기법을 적용하여 입력 전압의 크기에 둔감하여 선형성이 향상된 증폭 셀 및 이를 이용한 능동 인덕터의 구성을 제안하는 것을 목적으로 한다.
In order to solve the above problems, an object of the present invention is to propose a configuration of an amplification cell having an improved linearity by reducing the magnitude of an input voltage by applying a linearization technique and an active inductor using the same.

상기의 과제를 해결하기 위한 일 실시예로서, 본 발명의 선형화 기법을 적용한 증폭 셀은 입력 신호를 증폭하는 주 증폭부, 입력 신호를 증폭하면서 상기 주 증폭기의 비선형 특성을 제거하는 보조 증폭부 및 부성 부하부를 포함하며, 상기 부하부는 상기 주 증폭기 및 보조 증폭기의 출력단에 연결된다.As an embodiment for solving the above problems, the amplification cell to which the linearization technique of the present invention is applied includes a main amplifier for amplifying an input signal, an auxiliary amplifier and a negative for amplifying an input signal and removing the nonlinear characteristics of the main amplifier. And a load portion, wherein the load portion is connected to output ends of the main amplifier and the auxiliary amplifier.

상기의 과제를 해결하기 위한 일 실시예로서, 본 발명의 선형화 기법을 적용한 능동 인덕터는 입력 신호를 증폭하는 주 증폭부; 입력 신호를 증폭하면서 상기 주 증폭기의 비선형 특성을 제거하는 보조 증폭부; 및 부성 부하부를 포함하며, 상기 부하부는 상기 주 증폭기 및 보조 증폭기의 출력단에 연결되는 것을 특징으로 하는 제1 및 제2 증폭 셀, 다수의 부하 저항; 및 다수의 캐패시터를 포함하며, 상기 제1 증폭 셀의 출력은 상기 제2 증폭셀에 부성 궤환되고, 상기 제2 증폭 셀의 출력은 상기 제1 증폭셀에 부성 궤환되고, 상기 다수의 부하 저항 및 캐패시터는 상기 제1 증폭 셀 및 제2 증폭 셀의 부성 궤환 경로상에 배치된다.
As one embodiment for solving the above problems, an active inductor to which the linearization technique of the present invention is applied includes a main amplifier for amplifying an input signal; An auxiliary amplifier for amplifying an input signal and removing nonlinear characteristics of the main amplifier; And a negative load unit, wherein the load unit is connected to output terminals of the main amplifier and the auxiliary amplifier, the first and second amplifying cells and a plurality of load resistors; And a plurality of capacitors, the output of the first amplifying cell being negative feedback to the second amplifying cell, the output of the second amplifying cell being negative feedback to the first amplifying cell, the plurality of load resistors and The capacitor is disposed on the negative feedback path of the first and second amplified cells.

상기 본 발명의 증폭 셀 및 이를 이용한 능동 인덕터에 따르면, 선형화 기법을 적용하여 선형성이 높은 부성 저항 및 증폭기를 설계하기 때문에 선형성이 높은 능동 인덕터를 적은 면적에 제작할 수 있다.According to the amplifying cell of the present invention and the active inductor using the same, since the linearity negative resistor and the amplifier are designed by applying the linearization technique, the active inductor having high linearity can be manufactured in a small area.

또한 상기 본 발명의 증폭 셀 및 이를 이용한 능동 인덕터에 따르면, 높은 Q-팩터를 가지면서 높은 튜닝 범위를 가지는 인덕터를 구현할 수 있다.
In addition, according to the amplification cell of the present invention and the active inductor using the same, it is possible to implement an inductor having a high tuning range while having a high Q-factor.

도 1은 종래의 능동 인덕터의 구성도이다.
도 2는 부성 저항을 구현한 회로의 회로도이다.
도 3은 종래의 능동 인덕터에 대한 구성도이다.
도 4는 본 발명의 선형화 기법을 적용한 증폭 셀의 기능 블록 도이다.
도 5는 일반적인 공통 소스 증폭기 및 MGTR로 구현된 공통 소스 증폭기의 특성을 비교한 도면이다.
도 6은 본 발명의 증폭 셀의 부성 저항부의 구성에 대한 기능 블럭도이다.
도 7은 본 발명의 증폭 셀의 부성 저항부 구현의 일 실시예인 회로이다.
도 9는 본 발명의 증폭 셀의 일 실시예를 회로로 구현한 예이다.
도 9은 본 발명의 능동 인덕터의 구성도이다.
도 10은 본 발명의 능동 인덕터를 이용하여 노치 필터(notch filter)를 구현한 구성도이다.
도 11는 본 발명의 능동 인덕터를 이용하여 구현된 노치 필터의 특성을 도시한 그래프이다.1 is a block diagram of a conventional active inductor.
2 is a circuit diagram of a circuit implementing a negative resistance.
3 is a block diagram of a conventional active inductor.
4 is a functional block diagram of an amplifying cell to which the linearization technique of the present invention is applied.
5 is a view comparing characteristics of a common source amplifier and a common source amplifier implemented with MGTR.
6 is a functional block diagram of the configuration of the negative resistance portion of the amplifying cell of the present invention.
7 is a circuit diagram of an embodiment of a negative resistor of an amplifying cell of the present invention.
9 is an example in which an embodiment of the amplifying cell of the present invention is implemented as a circuit.
9 is a configuration diagram of an active inductor of the present invention.
FIG. 10 is a block diagram illustrating a notch filter using the active inductor of the present invention.
11 is a graph illustrating the characteristics of a notch filter implemented using the active inductor of the present invention.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, in describing in detail the operating principle of the preferred embodiment of the present invention, if it is determined that the detailed description of the related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. In order to clearly illustrate the present invention, parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification.

또한, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
In addition, when a part is said to "include" a certain component, this means that it may further include other components, except to exclude other components unless otherwise stated.

도 4는 본 발명의 선형화 기법을 적용한 증폭 셀의 기능 블럭도이다.4 is a functional block diagram of an amplifying cell to which the linearization technique of the present invention is applied.

도 4를 참조하면, 본 발명의 선형화 기법을 적용한 증폭 셀(400)은 주 증폭부(410), 보조 증폭부(420) 및 부성 저항부(430)를 포함하여 구성될 수 있다.Referring to FIG. 4, the amplification cell 400 to which the linearization technique of the present invention is applied may include a main amplifier 410, an auxiliary amplifier 420, and a negative resistor 430.

주 증폭부(410) 및 보조 증폭부(420)는 병렬로 배치되고 부성 저항(430)은 주 증폭부(410) 및 보조 증폭부(420)의 출력신호가 합성된 신호를 입력으로 받는다. 그리고 주 증폭부(410)는 입력 신호를 증폭하는 기능을 수행하고, 보조 증폭부(420)는 주 증폭기의 비선형성 특성을 제거하는 기능을 수행하여 증폭 셀(400)의 선형성을 높여준다. 이를 위해서 주 증폭부(410) 및 보조 증폭부(420)는 증폭 특성 및 바이어스 특성을 달리하는 것이 바람직하다.The main amplifier 410 and the auxiliary amplifier 420 are arranged in parallel, and the negative resistor 430 receives a signal obtained by combining the output signals of the main amplifier 410 and the auxiliary amplifier 420 as an input. The main amplifier 410 amplifies the input signal, and the auxiliary amplifier 420 removes the nonlinearity of the main amplifier, thereby increasing the linearity of the amplifying cell 400. For this purpose, it is preferable that the main amplifier 410 and the auxiliary amplifier 420 have different amplification characteristics and bias characteristics.

상기와 같은 기능을 수행하는 보조 증폭부(420)로 사용될 수 있는 소자로서 MGTR(multiple Gated Transistor)이 있다. MGTR을 사용하여 주 증폭부(410) 및 보조 증폭부(420)를 설계할 경우, 증폭부의 일정한 부분의 영역을 증가시켜 선형성을 향상시킬 수 있다.As an element that may be used as the auxiliary amplifier 420 performing the above function, there is a multiple gated transistor (MGTR). When the main amplifier 410 and the auxiliary amplifier 420 are designed using the MGTR, linearity may be improved by increasing a region of a certain portion of the amplifier.

도 5(a) 및 5(b)를 참조하면, 일반적인 공통 소스 증폭기와 MGTR 증폭기를 차동으로 구성하였을 때의 입력 전압 스윙에 따른 트랜스컨덕턴스 및 트랜스컨덕턴스의 2차 미분값의 변화를 확인할 수 있다. MGTR로 증폭기를 설계한 경우 일반적인 공통 소스 증폭기에 비해서 바이어스 포인트에서의 트랜스컨덕턴스는 낮으나, 입력 전압의 스윙에 대해서 더 둔감한 것을 알 수 있다. 트랜스컨덕턴스의 2차 미분값 성분도 리플의 진동폭이 감소하면서 리플의 밴드폭이 확장됨을 확인할 수 있다. 또한, 입력 전압 스윙에 따른 트랜스컨덕턴스 및 트랜스컨덕턴스의 2차 미분값을 종합하여 판단하면, 트랜스컨덕턴스의 값이 선형화된 범위에서 트랜스 컨덕턴스의 2차 미분값이 선형성을 더욱 보강하고 있음으로 확인할 수 있다.
5 (a) and 5 (b), it can be seen that the second derivative of the transconductance and transconductance according to the input voltage swing when the common common source amplifier and the MGTR amplifier are differentially configured. When the amplifier is designed with MGTR, the transconductance at the bias point is lower than that of the common common source amplifier, but it is more insensitive to the swing of the input voltage. It can be seen that the second derivative of the transconductance also increases the bandwidth of the ripple as the amplitude of the ripple decreases. In addition, when judging by combining the transconductance and the second derivative of the transconductance according to the input voltage swing, it can be seen that the second derivative of the transconductance further reinforces linearity in the range where the transconductance value is linearized. .

부성 저항부(430)는 '-' 저항값 특성을 갖는 저항으로 기능한다. 일반적으로 증폭부(410, 420) 및 부성 저항부(430)는 동시에 설계되는 것이 바람직하다. 왜냐하면 증폭부(410, 420) 및 부성 저항부(430)는 서로 특성에 영향을 주기 때문이다. 또한 부성 저항부(430)는 패시브 저항을 사용하기보다는 능동 소자들을 이용하여 구현되는 것이 일반적이다.The negative resistor unit 430 functions as a resistor having a '-' resistance value characteristic. In general, the amplifiers 410 and 420 and the negative resistance unit 430 are preferably designed at the same time. This is because the amplification parts 410 and 420 and the negative resistance part 430 influence characteristics of each other. In addition, the negative resistance unit 430 is generally implemented using active elements rather than using passive resistors.

하지만 종래의 부성 저항은 주파수에 따라서 특성이 변화하기 때문에 선형성이 낮은 문제가 있다.However, the conventional negative resistance has a problem of low linearity because the characteristics change with frequency.

도 5(c)는 일반적인 부성 저항 및 본 발명이 제안하는 부성 저항의 어드미턴스를 입력 전압의 스윙에 따라 나타낸 그래프이다. 도 5(c)를 참조하면 종래의 부성 저항(바이어스 전압 630 mV)의 경우 입력 전압의 스윙에 따라서 어드미턴스가 변하는 것을 확인할 수 있다.FIG. 5 (c) is a graph showing the general negative resistance and the admittance of the negative resistance proposed by the present invention according to the swing of the input voltage. Referring to FIG. 5C, in the case of the conventional negative resistance (bias voltage 630 mV), the admittance changes according to the swing of the input voltage.

또한 종래의 부성 저항부(200)를 그대로 적용하여 증폭 셀(100)을 구현하게 되면 전류를 공유하게 되어 증폭부에 사용되는 MGTR의 우수한 선형성 특성이 열화되는 문제도 발생한다.In addition, when the amplification cell 100 is implemented by applying the conventional negative resistance unit 200 as it is, the current may be shared so that excellent linearity characteristics of the MGTR used in the amplification unit may be degraded.

이에 본 발명의 부성 저항부(430)는 바이어스 전압을 VT(threthold voltage)를 간신히 넘는 값으로 유지시켜 트랜지스터의 OFF 시점이 더 빨라지게 한다. 트랜지스터의 OFF 시점이 빨라지면, 부성 저항부(430)의 어드미턴스 곡선이 외곽으로 치우치게 되므로 어드미턴스 곡선에서 평탄한 부분(즉, 어드미턴스 특성이 선형적인 구간)이 생겨 선형성이 우수한 부성 저항부(430)를 구현할 수 있다.
The negative resistance section 430 of the present invention is to maintain the bias voltage to V T (threthold voltage) to just over value becomes the OFF time of the transistor more quickly. When the OFF point of the transistor is faster, the admittance curve of the negative resistance unit 430 is biased outward so that a flat portion (that is, a linear section of the admittance characteristic) is formed in the admittance curve to implement the negative resistance unit 430 having excellent linearity. Can be.

도 6은 본 발명의 증폭 셀의 부성 저항부의 구성에 대한 기능 블럭도이다.6 is a functional block diagram of the configuration of the negative resistance portion of the amplifying cell of the present invention.

도 6을 참조하면, 부성 저항부(630)는 제1 반전증폭기(631), 제2 반전증폭기(632), 제1 바이어스기(633) 및 제2 바이어스기(634)를 포함하여 구성될 수 있다. 또한 부성 저항부(630)은 제1 직류성분 제거기(635) 및 제2 직류성분 제거기(636)를 더 포함할 수 있다. 도 6의 부성 저항부는 차동 회로를 위해서 2개의 단자를 통해서 신호를 입출력한다.Referring to FIG. 6, the negative resistor unit 630 may include a first inverting amplifier 631, a second inverting amplifier 632, a first biasing unit 633, and a second biasing unit 634. have. In addition, the negative resistance unit 630 may further include a first DC component remover 635 and a second DC component remover 636. The negative resistor of FIG. 6 inputs and outputs signals through two terminals for the differential circuit.

제1 반전 증폭기(631) 및 제2 반전 증폭기(632)는 입력 신호를 증폭하여 출력한다. 제1 반전 증폭기의 출력은 제2 반전 증폭기로 입력되고 제2 반전 증폭기의 출력은 제1 반전 증폭기로 입력된다. 즉, 링(ring) 형으로 반전 증폭기를 배치하여 입력신호를 증폭시켜 출력하기 때문에 '-' 저항값 특성을 갖는다.The first inverting amplifier 631 and the second inverting amplifier 632 amplify and output the input signal. The output of the first inverting amplifier is input to the second inverting amplifier and the output of the second inverting amplifier is input to the first inverting amplifier. That is, since the inverting amplifier is arranged in a ring type to amplify and output the input signal, it has a '-' resistance characteristic.

또한 제1 바이어스기(633) 및 제2 바이어스기(634)를 별도로 갖추어서 증폭 셀 회로와 공유되는 전류에 의해서 제1 및 제2 반전 증폭기(631, 632)의 바이어스가 변화되는 것을 막아 부성 저항부(630)의 선형성을 향상시킨다. 제1 바이어스기(633) 및 제2 바이어스기(634)는 각각 부성 저항부(630) 및 증폭 셀(400)의 동작 범위에 맞게 제1 반전 증폭기(631) 및 제2 반전 증폭기(632)를 제어한다. In addition, the first bias unit 633 and the second bias unit 634 are separately provided to prevent the bias of the first and second inverting amplifiers 631 and 632 from being changed by the current shared with the amplifying cell circuit. The linearity of the part 630 is improved. The first biasing unit 633 and the second biasing unit 634 respectively operate the first inverting amplifier 631 and the second inverting amplifier 632 according to the operating ranges of the negative resistance unit 630 and the amplifying cell 400. To control.

본 발명의 부성 저항부(630)는 기존의 부성 저항과 달리 별도로 바이어스를 잡아주는 바이어스기(633, 634)를 구비하기 때문에 제1 반전 증폭기(631) 및 제2 반전 증폭기(632)의 바이어스 포인트가 불안정해지는 것을 막을 수 있다.Since the negative resistor unit 630 of the present invention includes biasers 633 and 634 for biasing the conventional negative resistor separately, the bias points of the first inverting amplifier 631 and the second inverting amplifier 632 are different. Can be prevented from becoming unstable.

제1 직류성분 제거기(635) 및 제2 직류성분 제거기(636)는 능동 셀(400)과 공유되는 신호의 교류 성분 및 제1 반전 증폭기(631) 및 제2 반전 증폭기(632) 간에 전송되는 신호의 교류 성분을 제거한다. 이를 통해서 부성 저항부(630)의 양 단자의 바이어스가 안정화되는 효과가 발생한다.
The first DC component remover 635 and the second DC component remover 636 are alternating current components of the signal shared with the active cell 400 and signals transmitted between the first inverting amplifier 631 and the second inverting amplifier 632. Remove the AC component. As a result, the bias of both terminals of the negative resistance unit 630 is stabilized.

도 7은 본 발명의 증폭 셀의 부성 저항부 구현의 일 실시예인 회로이다.7 is a circuit diagram of an embodiment of a negative resistor of an amplifying cell of the present invention.

도 7을 참조하면, 제1 반전 증폭기(710) 및 제2 반전 증폭기(720)는 클래스 AB 형 증폭기로 설계할 수 있다. 증폭기가 CMOS 공통 소스 증폭기로 구현되기 때문에 입력신호를 반전하여 증폭한다. 또한 제1 반전 증폭기(710) 및 제2 반전 증폭기(720)를 클래스 AB형으로 설계하였기 때문에 푸쉬-풀(push-pull) 구조를 가지므로 선형성을 향상시킬 수 있다.Referring to FIG. 7, the first inverting amplifier 710 and the second inverting amplifier 720 may be designed as a class AB type amplifier. Since the amplifier is implemented as a CMOS common source amplifier, it inverts and amplifies the input signal. In addition, since the first inverting amplifier 710 and the second inverting amplifier 720 are designed to be a class AB type, the first inverting amplifier 710 and the second inverting amplifier 720 may have a push-pull structure, thereby improving linearity.

제1 바이어스기(730) 및 제2 바이어스기(740)는 서로 독립적으로 바이어스를 잡도록 한다. 이를 통해서 제1 증폭기(710) 및 제2 증폭기(720)가 서로 공유되는 전류가 없도록 하여 부성 저항부(730)의 선형성을 높인다. 도 7에 도시된 회로에서는 CMOS로 제1 반전 증폭기(710) 및 제2 반전 증폭기(720)를 설계하였기 때문에 제1 및 제2 바이어스기(730, 740)는 각 MOSFET에 대해서 독립적으로 바이어스를 설정할 수 있도록 설계하였다. 즉, V1, V2, V3 및 V4는 독립적으로 전위가 설정된다.The first biaser 730 and the second biaser 740 are biased independently of each other. As a result, the linearity of the negative resistance unit 730 is increased by preventing the first amplifier 710 and the second amplifier 720 from sharing current with each other. In the circuit shown in FIG. 7, since the first inverting amplifier 710 and the second inverting amplifier 720 are designed in CMOS, the first and second biasers 730 and 740 independently set the bias for each MOSFET. It is designed to be. That is, V 1 , V 2 , V 3 and V 4 are independently set in potential.

제1 직류신호 제거기(750)는 제2 반전 증폭기(720)로부터 수신되는 신호에 존재하는 직류성분을 제거하여 제1 반전 증폭기(710)에 세팅된 바이어스에 영향을 주지 않도록 하여 제1 반전 증폭기(710)의 동적 범위(dynamic range)에 영향을 미치지 않도록 하여 부성 저항부(730)의 선형성을 향상시킨다.The first DC signal remover 750 removes the DC component present in the signal received from the second inverting amplifier 720 so as not to affect the bias set in the first inverting amplifier 710. The linearity of the negative resistance part 730 is improved by not affecting the dynamic range of the device 710.

제2 직류신호 제거기(760)는 제1 반전 증폭기(710)로부터 수신되는 신호에 존재하는 직류성분을 제거하여 제2 반전 증폭기(720)에 세팅된 바이어스에 영향을 주지 않도록 하여 제2 반전 증폭기(720)의 동적 범위(dynamic range)에 영향을 미치지 않도록 하여 부성 저항부(730)의 선형성을 향상시킨다.The second DC signal remover 760 removes the DC component present in the signal received from the first inverting amplifier 710 so as not to affect the bias set in the second inverting amplifier 720. The linearity of the negative resistance unit 730 is improved by not affecting the dynamic range of the 720.

부하(R)는 제1 및 제2 반전 증폭기(710, 720) 사이에 피드백을 걸어주어 부성 저항으로 동작하도록 한다.
The load R provides feedback between the first and second inverting amplifiers 710 and 720 to operate as a negative resistor.

도 8는 본 발명의 증폭 셀의 일 실시예를 회로로 구현한 예이다.8 is an example in which an embodiment of the amplifying cell of the present invention is implemented as a circuit.

도 8을 참조하면, 본 발명의 증폭 셀(800)은 차동 회로로 구현하고 입력 신호는 차동 신호를 주 증폭부(810) 및 보조 증폭부(820)를 위한 신호(IN1P, IN2P, IN1N, IN2N)로 가공하여 입력한다.Referring to FIG. 8, the amplification cell 800 of the present invention is implemented as a differential circuit, and the input signal is a signal IN1P, IN2P, IN1N, IN2N for the primary amplifier 810 and the auxiliary amplifier 820. And process it with).

6개의 차동 출력신호(OUT1P, OUT2P, OUT3P, OUT1N, OUT2N, OUT3N) 중 2개의 출력신호 단자는 외부 회로와 연결이 되고 나머지 4개의 출력신호 단자는 능동 인덕터를 구성하기 위해서 증폭 셀(100)의 연결을 위한 단자로 사용된다.Of the six differential output signals (OUT1P, OUT2P, OUT3P, OUT1N, OUT2N, OUT3N), two output signal terminals are connected to an external circuit, and the remaining four output signal terminals are connected to the amplification cell 100 to form an active inductor. Used as a terminal for connection.

본 발명의 증폭 셀(800)은 MGTR로 구현되는 주 증폭부(810) 및 보조 증폭부(820) 및 독립적인 바이어스 기를 가지는 부성 저항부(830)을 이용하여 종래의 증폭 셀에 비해서 선형성을 향상할 수 있다. 따라서 본 발명의 증폭 셀(800)을 이용하여 능동 인덕터를 구현할 경우 입력신호에 영향을 받지 않는 선형성이 우수한 능동 인덕터가 된다.
The amplification cell 800 of the present invention improves linearity compared to a conventional amplification cell by using the main amplifier 810 and the auxiliary amplifier 820 implemented as MGTR and the negative resistor unit 830 having an independent bias group. can do. Therefore, when the active inductor is implemented using the amplifying cell 800 of the present invention, the active inductor is excellent in linearity without being affected by the input signal.

도 9는 본 발명의 능동 인덕터의 구성도이다.9 is a configuration diagram of an active inductor of the present invention.

도 9를 참조하면, 본 발명의 능동 인덕터는 선형성이 향상된 제 1 및 제2 증폭 셀(900), 튜닝 소자인 다수의 부하 저항(902) 및 다수의 캐패시터(901)를 포함하여 구성될 수 있다. 또한 입출력 신호 단자에 바이패스 캐패시터(903)을 더 포함하여 구성될 수 있다.Referring to FIG. 9, the active inductor of the present invention may include first and second amplification cells 900 having improved linearity, a plurality of load resistors 902 as tuning elements, and a plurality of capacitors 901. . In addition, a bypass capacitor 903 may be further included in the input / output signal terminal.

선형성이 향상된 제1 및 제2 증폭 셀(900)은 MGTR을 이용한 주 증폭부 및 보조 증폭부 및 독립적인 바이어스기를 구비한 부성 저항부를 포함하여 구성된다. 자세한 설명은 상기된 바 생략한다.The first and second amplification cells 900 having improved linearity are configured to include a main amplification unit using a MGTR, a secondary amplification unit, and a negative resistor unit having an independent bias unit. Detailed description is omitted as described above.

도 9를 참조하면, 제1 증폭 셀(900)의 출력(OUT2P, OUT3P, OUT2N, OUT3N)은 각각 제 2 증폭 셀(900)의 입력(IN2P, IN3P, IN2N, IN3N)에 연결되어 있다. 즉, 도 3에 도시된 능동 인덕터와 같이 제1 및 제2 능동 셀(900)을 연결한다. Referring to FIG. 9, outputs OUT2P, OUT3P, OUT2N, and OUT3N of the first amplified cell 900 are connected to inputs IN2P, IN3P, IN2N, and IN3N of the second amplified cell 900, respectively. That is, like the active inductor shown in FIG. 3, the first and second active cells 900 are connected.

다수의 부하 저항(902) 및 다수의 캐패시터(901)은 능동 인덕터의 특성에 따라서 그 값이 정해진다. 또한 능동 인덕터가 넓은 튜닝 범위를 가지도록 하기 위해서 다수의 부하 저항(902) 및 다수의 캐패시터(901)은 가변 저항 및 가변 캐패시터로 구현하는 것이 바람직하다.The plurality of load resistors 902 and the plurality of capacitors 901 are determined according to the characteristics of the active inductor. In addition, in order for the active inductor to have a wide tuning range, the plurality of load resistors 902 and the capacitors 901 are preferably implemented with variable resistors and variable capacitors.

능동 인덕터의 선형성을 유지하기 위해서 외부 회로와 연결을 위한 입출력 신호 단자(Port_p, Port_n)는 MGTR로 구성된 제1 및 제2 증폭부를 위해서 4개의 입출력단자(A, B, C, D)로 나뉘고 입출력 단자에 바이패스 캐패시터(903)을 배치하여 직류 전류의 공유를 막는 것이 바람직하다.
In order to maintain the linearity of the active inductor, the input / output signal terminals Port_p and Port_n for connection with an external circuit are divided into four input / output terminals A, B, C, and D for the first and second amplifiers composed of MGTR. It is preferable to arrange a bypass capacitor 903 at the terminal to prevent sharing of direct current.

도 10은 본 발명의 능동 인덕터를 이용하여 RF 수신단을 구현한 구성도이다. 10 is a block diagram of an RF receiver using an active inductor of the present invention.

도 10을 참조하면, RF 수신단은 광대역 LNA(1100), S/D 증폭기(single to differential amplifier)(1200), 노치 필터(1400) 및 가변이득 증폭기(1300)로 구성될 수 있다.Referring to FIG. 10, the RF receiver may include a wideband LNA 1100, a single to differential amplifier 1200, a notch filter 1400, and a variable gain amplifier 1300.

광대역 LNA(1100) 및 가변이득 증폭기(1300)은 종래의 구성을 사용하여 구현할 수 있다.The wideband LNA 1100 and the variable gain amplifier 1300 may be implemented using conventional configurations.

S/D 증폭기(1200)는 노치 필터(1400)와 연결된다. 노치 필터는 제거할 신호에 맞게 캐패시터(1410) 및 능동 인덕터(1420)을 조절하여 중심 주파수를 튜닝해서 입력 신호에서 원하는 주파수 대역을 제거한다. 상기 능동 인덕터(1420)에 본 발명의 증폭 셀(1400)을 사용한 능동 인덕터를 적용한다. 또한 상기 노치 필터(1400)은 사용하지 않을 때는 전원을 오프시켜 리시버에 영향을 주지 않도록 한다.
The S / D amplifier 1200 is connected to the notch filter 1400. The notch filter adjusts the capacitor 1410 and the active inductor 1420 to match the signal to be removed to tune the center frequency to remove the desired frequency band from the input signal. An active inductor using the amplifying cell 1400 of the present invention is applied to the active inductor 1420. In addition, the notch filter 1400 turns off the power when not in use so as not to affect the receiver.

도 11은 본 발명의 능동 인덕터를 이용하여 구현된 노치 필터의 특성을 도시한 그래프이다.11 is a graph illustrating the characteristics of a notch filter implemented using the active inductor of the present invention.

도 11(a)는 입력되는 신호의 크기에 따른 제거비의 변화를 도시한 그래프이다. 일반적인 능동 인덕터를 사용한 경우보다 본 발명의 능동 인덕터를 사용한 경우에 더 높은 파워의 입력 신호에 대해서 능동 인덕터의 성능이 유지되는 것을 볼 수 있다.11 (a) is a graph showing a change in the removal ratio according to the magnitude of the input signal. It can be seen that the performance of the active inductor is maintained for the input signal of higher power when the active inductor of the present invention is used than the case of the general active inductor.

도 11(b)는 입력되는 신호의 크기에 따른 공진 주파수 변화를 도시한 그래프이다. 일반적인 능동 인덕터를 사용한 경우에는 입력 파워가 증가하면 공진 주파수가 크게 떨어지는 것을 볼 수 있다. 하지만 본 발명의 능동 인덕터를 사용한 경우에는 입력 신호의 파워가 큰 경우에도 공진 주파수의 크기가 거의 변화하지 않는다 따라서 본 발명의 능동 인덕터는 입력 신호의 크기가 커지더라도 인덕턴스 값이 거의 일정하게 유지됨을 알 수 있다.FIG. 11B is a graph showing a change in resonance frequency according to the magnitude of an input signal. In the case of using a typical active inductor, it can be seen that the resonance frequency drops significantly as the input power increases. However, when the active inductor of the present invention is used, the magnitude of the resonance frequency hardly changes even when the power of the input signal is large. Can be.

도 11(c)는 능동 인덕터의 주파수에 따른 인덕턴스의 변화를 도시한 그래프이다. 필터로 사용되는 주파수 범위가 900MHz 근방이기 때문에 능동 인턱터도 여기에 맞추어 인덕턴스를 85nH 정도 갖도록 설계한 경우의 능동 인덕터의 인덕턴스 변화를 나타낸 그래프이다.
11 (c) is a graph showing the change of inductance according to the frequency of the active inductor. Since the frequency range used as the filter is around 900MHz, the active inductor is also a graph showing the change in inductance of the active inductor when designed to have an inductance of about 85nH.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 당업자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be apparent to those skilled in the art.

Claims (16)

입력 신호를 증폭하는 주 증폭부;
상기 주 증폭부와 병렬 연결되어 입력 신호를 증폭하면서 상기 주 증폭부의 비선형 특성을 제거하는 보조 증폭부; 및
상기 주 증폭부 및 보조 증폭부의 출력단에 연결되는 부성 부하부를 포함하는 것을 특징으로 하는 증폭 셀.
A main amplifier for amplifying the input signal;
An auxiliary amplifier connected in parallel with the main amplifier to remove the nonlinear characteristics of the main amplifier while amplifying an input signal; And
And a negative load unit connected to output ends of the main amplifier and the auxiliary amplifier.
제1항에 있어서, 상기 부성 부하부는
제1 반전 증폭기 및 제2 반전 증폭기를 포함하며, 상기 제1 반전 증폭기의 출력 신호를 상기 제2 반전 증폭기의 입력으로 궤환하고 상기 제2 반전 증폭기의 출력 신호를 상기 제1 반전 증폭기의 입력으로 궤환하는 것을 특징으로 하는 증폭 셀.
The method of claim 1, wherein the negative load portion
A first inverting amplifier and a second inverting amplifier, wherein the output signal of the first inverting amplifier is fed back to the input of the second inverting amplifier and the output signal of the second inverting amplifier is fed back to the input of the first inverting amplifier Amplified cell, characterized in that.
제2항에 있어서, 상기 부성 부하부는 상기 제1 반전 증폭기 및 제2 반전 증폭기를 바이어싱하는 제1 바이어스기 및 제2 바이어스기를 포함하며, 상기 제1 바이어스기 및 제2 바이어스기는 서로 독립적으로 동작하는 것을 특징으로 하는 증폭 셀.
3. The negative biasing unit of claim 2, wherein the negative load unit includes a first biaser and a second biaser for biasing the first inverting amplifier and the second inverting amplifier, and the first biasing unit and the second biasing group operate independently of each other. Amplified cell, characterized in that.
제3항에 있어서, 상기 부성 부하부는
직류성분을 제거하는 제1 및 제2 직류성분 제거기를 더 포함하며, 상기 제1 직류성분 제거기는 상기 제1 반전 증폭기의 출력을 상기 제2 반전 증폭기로 궤환하는 경로에 배치되고 상기 제2 직류성분 제거기는 상기 제2 반전 증폭기의 출력을 상기 제1 증폭기로 궤환하는 경로에 배치되는 것을 특징으로 하는 증폭 셀.
The method of claim 3, wherein the negative load portion
And a first DC component remover for removing a DC component, wherein the first DC component remover is disposed in a path for returning the output of the first inverting amplifier to the second inverting amplifier, and the second DC component is removed. An attenuator disposed in a path for returning the output of the second inverting amplifier to the first amplifier.
제4항에 있어서, 상기 제1 및 제2 직류성분 제거기는 바이패스(by-pass) 캐패시터를 포함하는 것을 특징으로 하는 증폭 셀.
5. The amplifying cell of claim 4 wherein the first and second direct current component removers comprise a bypass capacitor.
제2항에 있어서, 제1 및 제2 반전 증폭기는 푸쉬-풀(push-pull)구조로 구현되는 것을 특징으로 하는 증폭 셀.
The amplifying cell of claim 2, wherein the first and second inverting amplifiers are implemented in a push-pull structure.
제1항에 있어서, 상기 주 증폭부, 보조 증폭부 및 부성 저항부는 차동 회로로 구현되는 것을 특징으로 하는 증폭 셀.
The amplifying cell of claim 1, wherein the main amplifier, the auxiliary amplifier, and the negative resistor are implemented by a differential circuit.
입력 신호를 증폭하는 주 증폭부, 상기 주 증폭부와 병렬 연결되어 입력 신호를 증폭하면서 상기 주 증폭부의 비선형 특성을 제거하는 보조 증폭부 및 상기 주 증폭부 및 보조 증폭부의 출력단에 연결되는 부성 부하부를 포함하는 것을 특징으로 하는 제1 및 제2 증폭 셀;
주파수 튜닝을 위한 다수의 부하 저항; 및
주파수 튜닝을 위한 다수의 캐패시터를 포함하며,
상기 제1 증폭 셀의 출력은 상기 제2 증폭 셀에 부성 궤환되고, 상기 제2 증폭 셀의 출력은 상기 제1 증폭 셀에 부성 궤환되고,
상기 다수의 부하 저항 및 캐패시터는 상기 제1 증폭 셀 및 제2 증폭 셀의 부성 궤환 경로상에 배치되는 것을 특징으로 하는 능동 인덕터.
A main amplifier for amplifying an input signal, an auxiliary amplifier connected in parallel with the main amplifier to remove the nonlinear characteristics of the main amplifier while amplifying the input signal, and a negative load unit connected to the output terminals of the main amplifier and the auxiliary amplifier First and second amplifying cells, characterized in that it comprises;
Multiple load resistors for frequency tuning; And
Includes a number of capacitors for frequency tuning,
The output of the first amplified cell is negative feedback to the second amplified cell, the output of the second amplified cell is negative feedback to the first amplified cell,
And the plurality of load resistors and capacitors are disposed on a negative feedback path of the first and second amplified cells.
제8항에 있어서, 상기 부성 부하부는
제1 반전 증폭기 및 제2 반전 증폭기를 포함하며, 상기 제1 반전 증폭기의 출력 신호를 상기 제2 반전 증폭기의 입력으로 궤환하고 상기 제2 반전 증폭기의 출력 신호를 상기 제1 반전 증폭기의 입력으로 궤환하는 것을 특징으로 하는 능동 인덕터.
The method of claim 8, wherein the negative load portion
A first inverting amplifier and a second inverting amplifier, wherein the output signal of the first inverting amplifier is fed back to the input of the second inverting amplifier and the output signal of the second inverting amplifier is fed back to the input of the first inverting amplifier An active inductor, characterized in that.
제9항에 있어서, 상기 부성 부하부는 상기 제1 반전 증폭기 및 제2 반전 증폭기를 바이어싱하는 제1 바이어스기 및 제2 바이어스기를 포함하며, 상기 제1 바이어스기 및 제2 바이어스기는 서로 독립적으로 동작하는 것을 특징으로 하는 능동 인덕터.
10. The apparatus of claim 9, wherein the negative load part comprises a first biaser and a second biaser for biasing the first inverting amplifier and the second inverting amplifier, wherein the first biasing device and the second biasing device operate independently of each other. An active inductor, characterized in that.
제10항에 있어서, 상기 부성 부하부는
직류성분을 제거하는 제1 및 제2 직류성분 제거기를 더 포함하며, 상기 제1 직류성분 제거기는 상기 제1 반전 증폭기의 출력을 상기 제2 반전 증폭기로 궤환하는 경로에 배치되고 상기 제2 직류성분 제거기는 상기 제2 반전 증폭기의 출력을 상기 제1 반전 증폭기로 궤환하는 경로에 배치되는 것을 특징으로 하는 능동 인덕터.
The method of claim 10, wherein the negative load portion
And a first DC component remover for removing a DC component, wherein the first DC component remover is disposed in a path for returning the output of the first inverting amplifier to the second inverting amplifier, and the second DC component is removed. The eliminator is disposed in the path for returning the output of the second inverting amplifier to the first inverting amplifier.
제11항에 있어서, 상기 제1 및 제2 직류성분 제거기는 바이패스(by-pass) 캐패시터를 포함하는 것을 특징으로 하는 능동 인덕터.
12. The active inductor of claim 11, wherein the first and second direct current component removers comprise bypass capacitors.
제10항에 있어서, 제1 및 제2 반전 증폭기는 푸쉬-풀(push-pull)구조로 구현되는 것을 특징으로 하는 능동 인덕터.
The active inductor of claim 10, wherein the first and second inverting amplifiers are implemented in a push-pull structure.
제8항에 있어서, 상기 주 증폭부, 보조 증폭부 및 부성 저항부는 차동 회로로 구현되는 것을 특징으로 하는 능동 인덕터.
The active inductor of claim 8, wherein the main amplifier, the auxiliary amplifier, and the negative resistor are implemented by a differential circuit.
제8항에 있어서, 상기 다수의 캐패시터는 가변 캐패시터인 것을 특징으로 하는 능동 인덕터.
The active inductor of claim 8, wherein the plurality of capacitors are variable capacitors.
제8항에 있어서, 상기 증폭 셀의 부성 궤환 경로에 외부 회로와 연결을 위한 단자 및 바이패스 캐패시터를 더 포함하는 것을 특징으로 하는 능동 인덕터. The active inductor of claim 8, further comprising a terminal and a bypass capacitor for connecting to an external circuit in the negative feedback path of the amplification cell.
KR1020100114571A 2009-12-18 2010-11-17 Amplifying cell applying linearization method and active inductor using the same KR101462158B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/971,159 US8723625B2 (en) 2009-12-18 2010-12-17 Amplification cell employing linearization method and active inductor using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090127513 2009-12-18
KR20090127513 2009-12-18

Publications (2)

Publication Number Publication Date
KR20110070775A true KR20110070775A (en) 2011-06-24
KR101462158B1 KR101462158B1 (en) 2014-12-04

Family

ID=44402236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100114571A KR101462158B1 (en) 2009-12-18 2010-11-17 Amplifying cell applying linearization method and active inductor using the same

Country Status (1)

Country Link
KR (1) KR101462158B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2352102B (en) * 1999-07-16 2004-06-16 Ericsson Telefon Ab L M Integrated circuit
GB0413112D0 (en) * 2004-06-14 2004-07-14 Texas Instruments Ltd High bandwidth, high gain receiver equaliser
JP2008187654A (en) * 2007-01-31 2008-08-14 General Res Of Electronics Inc Floating active inductor
US20090219102A1 (en) * 2008-02-29 2009-09-03 Ehlers Eric R Stabilized electrical oscillators with negative resistance

Also Published As

Publication number Publication date
KR101462158B1 (en) 2014-12-04

Similar Documents

Publication Publication Date Title
US10164579B2 (en) Distributed amplifier
US7633337B2 (en) Feedback-type variable gain amplifier and method of controlling the same
KR20090090928A (en) Low noise amplifier
US8463226B2 (en) Amplifiers and related receiver systems
US20100182080A1 (en) Dc-offset cancelled programmable gain array for low-voltage wireless lan system and method using the same
US7605655B2 (en) Highly linear differential amplifier with a novel resistive source degeneration network
KR20020025701A (en) Amplifier circuit
US7619472B1 (en) Noise-shaped blocker-reject amplifier
US8604876B2 (en) Current buffer
US20080297258A1 (en) Variable impedance circuit; and variable impedance system, filter circuit, amplifier, and communication system using the same
US8723625B2 (en) Amplification cell employing linearization method and active inductor using the same
Kim et al. A transconductor and tunable $ G_ {m}-C $ high-pass filter linearization technique using feedforward $ G_ {m3} $ canceling
US8050642B2 (en) Variable gain amplifier and receiver including the same
CN116232241B (en) Instrument amplifying circuit and current monitor
US8035450B2 (en) Operational transconductance amplifier having two amplification stages
CN110798162A (en) Radio frequency ultra-wideband driving amplifier chip
JP2006279599A (en) Amplifying circuit
Amirabadi et al. Highly linear wide-band differential LNA using active feedback as post distortion
KR20090047619A (en) Wide band amplifier
US8120436B2 (en) System and method for implementing an oscillator
CN210745089U (en) Radio frequency ultra-wideband driving amplifier chip
KR20110070775A (en) Amplifying cell applying linearization method and active inductor using the same
US10447220B2 (en) Variable gain amplifier
KR101932226B1 (en) Power Amplifier Having Parallel Cascoded Configuration
US20050057309A1 (en) Transistor amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee