KR20110070521A - Manufacturing method of nitride semiconductor and nitride semiconductor device produced by the same - Google Patents

Manufacturing method of nitride semiconductor and nitride semiconductor device produced by the same Download PDF

Info

Publication number
KR20110070521A
KR20110070521A KR1020090127378A KR20090127378A KR20110070521A KR 20110070521 A KR20110070521 A KR 20110070521A KR 1020090127378 A KR1020090127378 A KR 1020090127378A KR 20090127378 A KR20090127378 A KR 20090127378A KR 20110070521 A KR20110070521 A KR 20110070521A
Authority
KR
South Korea
Prior art keywords
substrate
nitride semiconductor
layer
stress relaxation
lattice constant
Prior art date
Application number
KR1020090127378A
Other languages
Korean (ko)
Inventor
한상헌
김성태
김영선
이도현
이도영
김기성
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020090127378A priority Critical patent/KR20110070521A/en
Publication of KR20110070521A publication Critical patent/KR20110070521A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

PURPOSE: A nitride semiconductor light emitting device and a manufacturing method thereof are provided to minimize the warpage of a substrate and a nitride semiconductor layer by forming a stress buffering layer on the first surface of the substrate. CONSTITUTION: A stress buffering layer(102) is formed on the first surface of a substrate(101) and is made of materials with different lattice constant from the substrate materials. A nitride semiconductor layer(103) is formed on the second surface of the substrate. The stress buffering layer and the nitride semiconductor layer are made of the same materials.

Description

질화물 반도체 제조방법 및 이에 의해 얻어진 질화물 반도체 발광소자 {Manufacturing method of Nitride Semiconductor and Nitride Semiconductor Device produced by the Same}Manufacturing method of nitride semiconductor and nitride semiconductor light emitting device obtained by the same {Manufacturing method of Nitride Semiconductor and Nitride Semiconductor Device produced by the Same}

본 발명은 질화물 반도체 제조방법, 특히, 발광 다이오드에 이용되는 질화물 반도체를 성장함에 있어서 성장 기판과 반도체층의 휨이 최소화될 수 있는 성장 방법 및 이에 의해 얻어진 질화물 반도체 발광소자에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride semiconductor manufacturing method, in particular, a growth method in which warpage of a growth substrate and a semiconductor layer can be minimized in growing a nitride semiconductor used in a light emitting diode, and a nitride semiconductor light emitting device obtained thereby.

최근, GaN 등의 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ 질화물 반도체 재료를 이용한 LED 혹은 LD는 청색 또는 녹색 파장대의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 이러한 발광 소자는 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. 상기 Ⅲ-Ⅴ 질화물 반도체는 통상 InxAlyGa(1-x-y)N (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 GaN계 물질로 이루어져 있다.Recently, III-V nitride semiconductors such as GaN have been spotlighted as core materials of light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their excellent physical and chemical properties. LEDs or LDs using III-V nitride semiconductor materials are widely used in light emitting devices for obtaining light in the blue or green wavelength band, and these light emitting devices are applied to light sources of various products such as electronic displays and lighting devices. The III-V nitride semiconductor is generally made of a GaN-based material having a composition formula of In x Al y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). .

도 1은 일반적인 질화물 반도체 단결정의 성장 공정을 나타내는 단면도이다. 도 1을 참조하면, 질화물 반도체 단결정(12)은 화상기상증착(CVD) 등의 방법을 사용하여 기판(11) 상에 성장시키는 것이 일반적이다. 기판(11)은 단결정 잉곳(ingot)을 슬라이스하여 얇은 원판 모양으로 얻을 수 있다. 질화물 반도체 단결정(12)의 성장이 진행됨에 따라, 기판(11)과 질화물 반도체 단결정(12) 간의 격자상수 및 열팽창계수 차이로 인하여 기판(11) 및 질화물 반도체 단결정(12)에는 휨이 발생한다. 초기 성장 과정에서는 기판(11)을 이루는 물질, 예컨대, 사파이어보다 격자상수가 작아 질화물 반도체 단결정(12)에는 인장 응력이 작용하여, 도 1(a)에 도시된 것과 같이, 기판(11) 및 질화물 반도체 단결정(12)에는 아래로 볼록하게 휨이 발생한다. 이후, 성장 과정이나 성장이 종료된 후 온도가 하강하면서 반대 방향의 휨, 즉, 도 1(b)에 도시된 것과 같이, 기판(11) 및 질화물 반도체 단결정(12)에는 위로 볼록하게 휨이 발생한다.1 is a cross-sectional view showing a growth process of a general nitride semiconductor single crystal. Referring to FIG. 1, the nitride semiconductor single crystal 12 is generally grown on the substrate 11 using a method such as image vapor deposition (CVD). The substrate 11 can be obtained in a thin disk shape by slicing single crystal ingots. As the growth of the nitride semiconductor single crystal 12 progresses, warpage occurs in the substrate 11 and the nitride semiconductor single crystal 12 due to the difference in lattice constant and thermal expansion coefficient between the substrate 11 and the nitride semiconductor single crystal 12. In the initial growth process, a tensile stress is applied to the nitride semiconductor single crystal 12 having a smaller lattice constant than a material forming the substrate 11, for example, sapphire. As shown in FIG. In the semiconductor single crystal 12, warpage occurs convexly downward. Thereafter, after the growth process or after the growth is completed, the warp in the opposite direction as the temperature decreases, that is, as shown in FIG. 1 (b), the warp is convex upward in the substrate 11 and the nitride semiconductor single crystal 12. do.

한편, 질화물 반도체 단결정(12)에 발생한 휨으로 인한 물리적 피해와 더불어, 기판(11)에 휨이 발생할 경우, 기판(11)의 표면에는 온도의 불균형이 생긴다. 이러한 온도 불균형에 의해 그 위에 성장되는 질화물 반도체 단결정(12)의 조성도 불균일하게 되며, 조성의 불균일은 이를 포함하는 반도체 발광소자의 발광 파장과 전기적 특성 역시 불균일하게 만들게 된다. 특히, 이러한 휨에 의한 문제점은 기판(11)의 크기가 클수록 더욱 부각될 수밖에 없는데, 최근에는 다양한 산업분야에서 고효율의 반도체 발광소자가 요구되어 품질이나 성능의 저하 없이 대량 생산이 가능한 대구경 웨이퍼 공정이 요구된다. 따라서, 당 기술분야에서는 이종 물질, 특히, 질화물 반도체층의 성장 과정에서 기판의 휨이 최소화되도록 할 수 있는 방안이 요구된다.On the other hand, in addition to the physical damage caused by the warpage generated in the nitride semiconductor single crystal 12, when warpage occurs in the substrate 11, an unbalance of temperature occurs on the surface of the substrate 11. Due to this temperature imbalance, the composition of the nitride semiconductor single crystal 12 grown thereon is also nonuniform, and the nonuniformity of the composition also causes non-uniform emission wavelengths and electrical characteristics of the semiconductor light emitting device including the same. In particular, the problem caused by the warpage is bound to be more prominent as the size of the substrate 11 is larger, in recent years, a large diameter wafer process that can be mass-produced without deterioration in quality or performance is required because a high efficiency semiconductor light emitting device is required in various industrial fields. Required. Accordingly, there is a need in the art for a method capable of minimizing warpage of a substrate during the growth of heterogeneous materials, in particular, a nitride semiconductor layer.

본 발명은 일 목적은 반도체 성장용 기판에 질화물 반도체층의 성장 시 휨이 최소화될 수 있는 질화물 반도체와 이를 이용하여 얻어진 발광소자를 제공하는 것이다.One object of the present invention is to provide a nitride semiconductor capable of minimizing warpage during growth of a nitride semiconductor layer on a semiconductor growth substrate and a light emitting device obtained using the same.

상기 기술적 과제를 실현하기 위해서, 본 발명의 일 측면은,In order to realize the above technical problem, an aspect of the present invention,

기판의 제1 면에 상기 기판을 이루는 물질과 격자상수가 다른 물질로 이루어진 응력완화층을 형성하는 단계 및 상기 제1 면에 대향하는 상기 기판의 제2 면에, 상기 응력완화층의 격자상수가 상기 기판의 격자상수보다 클 경우에는 상기 기판의 격자상수보다 격자상수가 큰 물질로 이루어지며, 상기 응력완화층의 격자상수가 상기 기판의 격자상수보다 작을 경우에는 상기 기판의 격자상수보다 격자상수가 작은 물질로 이루어진 질화물 반도체층을 성장시키는 단계를 포함하는 질화물 반도체 제조방법을 제공한다.Forming a stress relaxation layer made of a material having a different lattice constant from a material constituting the substrate on a first side of the substrate and a lattice constant of the stress relaxation layer on a second side of the substrate opposite to the first side; The lattice constant of the substrate is greater than the lattice constant of the substrate, and the lattice constant of the stress relaxation layer is less than the lattice constant of the substrate. It provides a nitride semiconductor manufacturing method comprising the step of growing a nitride semiconductor layer made of a small material.

본 발명의 일 실시 예에서, 상기 응력완화층을 형성하는 단계와 상기 질화물 반도체층을 성장시키는 단계는 서로 다른 공정으로 실행될 수 있다.In an embodiment of the present disclosure, the forming of the stress relaxation layer and the growing of the nitride semiconductor layer may be performed in different processes.

본 발명의 일 실시 예에서, 상기 응력완화층을 형성하는 단계는 스퍼터링으로 실행될 수 있다.In one embodiment of the present invention, the step of forming the stress relaxation layer may be performed by sputtering.

본 발명의 일 실시 예에서, 상기 응력완화층이 형성된 후 상기 질화물 반도체층을 성장시키기 이전에 상기 기판 및 상기 응력완화층에는 상기 제1 면이 위치한 방향으로 휨이 발생할 수 있다.In one embodiment of the present invention, after the stress relaxation layer is formed and before the nitride semiconductor layer is grown, warpage may occur in the direction in which the first surface is positioned on the substrate and the stress relaxation layer.

본 발명의 일 실시 예에서, 상기 응력완화층과 상기 질화물 반도체층은 서로 동일한 물질로 이루어질 수 있다.In one embodiment of the present invention, the stress relaxation layer and the nitride semiconductor layer may be made of the same material.

본 발명의 일 실시 예에서, 상기 응력완화층은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 이루어질 수 있다.In one embodiment of the present invention, the stress relaxation layer may be made of Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x + y≤1).

본 발명의 일 실시 예에서, 상기 질화물 반도체층은 GaN으로 이루어질 수 있다.In one embodiment of the present invention, the nitride semiconductor layer may be made of GaN.

본 발명의 일 실시 예에서, 상기 질화물 반도체층을 성장시키는 단계 전에 상기 응력완화층의 표면을 패터닝하는 단계를 더 포함할 수 있다.In an embodiment of the present disclosure, the method may further include patterning a surface of the stress relaxation layer before growing the nitride semiconductor layer.

본 발명의 일 실시 예에서, 상기 기판은 사파이어 기판일 수 있다.In one embodiment of the present invention, the substrate may be a sapphire substrate.

본 발명의 일 실시 예에서, 상기 기판은 2인치 이상의 직경을 가질 수 있다.In one embodiment of the present invention, the substrate may have a diameter of 2 inches or more.

한편, 본 발명의 다른 측면은,On the other hand, another aspect of the present invention,

서로 대향하는 제1 및 제2 면을 갖는 기판과, 상기 기판의 제1 면에 형성되며, 상기 기판을 이루는 물질의 격자상수보다 격자상수가 작은 물질로 이루어진 응력완화층 및 상기 기판의 제2 면에 상기 기판을 이루는 물질의 격자상수보다 격자상수가 작은 물질로 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체 층을 구비하는 발광구조물을 포함하는 질화물 반도체 발광소자를 제공한다.A stress relaxation layer made of a substrate having first and second surfaces facing each other, a stress relaxation layer formed on a first surface of the substrate, and having a lattice constant smaller than the lattice constant of the material constituting the substrate, and the second surface of the substrate. The present invention provides a nitride semiconductor light emitting device including a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer formed of a material having a lattice constant smaller than that of the material constituting the substrate.

본 발명의 일 실시 예에서, 상기 응력완화층은 상기 기판에 대하여 맞은 편에 위치한 면에 형성된 요철 구조를 가질 수 있다.In one embodiment of the present invention, the stress relaxation layer may have a concave-convex structure formed on the surface opposite to the substrate.

본 발명의 일 실시 예에서, 상기 활성층은 일정한 조성을 가질 수 있다.In one embodiment of the present invention, the active layer may have a constant composition.

본 발명에서 질화물 반도체 형성방법을 사용할 경우, 반도체 성장용 기판에 질화물 반도체층의 성장 시 기판 및 질화물 반도체층의 휨이 최소화되며, 이에 따라, 질화물 반도체층의 조성 분포가 균일해질 수 있다. 특히, 이러한 질화물 반도체 형성방법은 대구경 기판, 예컨대, 기판의 직경이 2인치 이상인 경우에 더욱 유용하게 사용될 수 있다.When the nitride semiconductor forming method is used in the present invention, warpage of the substrate and the nitride semiconductor layer is minimized when the nitride semiconductor layer is grown on the semiconductor growth substrate, and thus, the composition distribution of the nitride semiconductor layer may be uniform. In particular, the nitride semiconductor forming method can be more usefully used when the diameter of a large diameter substrate, for example, the substrate is 2 inches or more.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 2 내지 4는 본 발명의 일 실시 형태에 따른 질화물 반도체 제조방법을 개략적으로 나타낸 공정 단면도이다. 본 실시 형태에 따른 질화물 반도체 제조방법은 우선, 도 2에 도시된 것과 같이 기판(101)의 이면에 기판(101)을 이루는 물질보다 격자상수가 작은 물질로 이루어진 응력완화층(102)을 형성한다. 여기서, 기판(101)의 이면이라 함은 얻고자 하는 질화물 반도체가 형성되는 면에 대향하는 면을 말하며, 이하, 상기 이면을 제1 면이라 하고, 질화물 반도체가 형성되는 면을 제2 면이라 한다.2 to 4 are process cross-sectional views schematically showing a nitride semiconductor manufacturing method according to an embodiment of the present invention. In the nitride semiconductor manufacturing method according to the present embodiment, first, as shown in FIG. 2, a stress relaxation layer 102 made of a material having a smaller lattice constant than a material forming the substrate 101 is formed on the back surface of the substrate 101. . Here, the back surface of the substrate 101 refers to a surface facing the surface on which the nitride semiconductor to be obtained is formed. Hereinafter, the back surface is referred to as a first surface, and the surface on which the nitride semiconductor is formed is referred to as a second surface. .

기판(101)은 질화물 반도체 단결정을 성장시키기 위한 성장용 기판으로 이용되며, 사파이어 기판이 대표적으로 이용될 수 있다. 사파이어 기판은 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a축 방향의 격자상수가 각각 13.001Å 및 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 반도체를 성장하기 위한 기판으로 유용하게 사용된다. 물론, 형태에 따라서는 SiC, GaN, ZnO, MgAl2O4, MgO, LiAlO2 및 LiGaO2 등으로 이루어진 기판도 사용이 가능하다. 앞서 설명한 바와 같이, 기판(101)은 질화물 반도체 단결정의 성장 과정 중에 휨이 발생할 수 있으며, 특히, 직경이 2인치 이상의 대구경 기판일 경 우, 휨에 의한 영향이 더 커지게 된다.The substrate 101 is used as a growth substrate for growing a nitride semiconductor single crystal, and a sapphire substrate may be typically used. Sapphire substrates are hexagonal-Rhombo R3c symmetric crystals with lattice constants in the c-axis and a-axis directions of 13.001 Å and 4.758 각각, respectively, C (0001) plane, A (1120) plane, and R ( 1102) surface and the like. In this case, since the C surface is relatively easy to grow a nitride thin film and stable at high temperature, it is usefully used as a substrate for growing a nitride semiconductor. Of course, according to the form is also possible to use a substrate made of SiC, GaN, ZnO, MgAl 2 O 4, MgO, LiAlO 2 and LiGaO 2 and the like. As described above, the substrate 101 may be warped during the growth process of the nitride semiconductor single crystal. In particular, in the case of a large-diameter substrate having a diameter of 2 inches or more, the influence due to the warpage becomes larger.

응력완화층(102)은 기판(101)의 휨을 최소화하기 위하여 질화물 반도체층의 성장 전에 기판(101)의 제1 면에 미리 형성된다. 응력완화층(102)은 기판(101)을 이루는 물질과 격자상수가 다른 물질로 이루어지며, 이에 의하여 형성 과정에서 응력이 발생된다. 구체적으로, 기판(101)에 대하여 얻고자 하는 질화물 반도체층(도 3의 103)과 격자상수 면에서 같은 경향성을 보이는 물질이 사용된다. 즉, 질화물 반도체층(103)의 격자상수가 기판(101)을 이루는 물질의 격자상수보다 작을 경우에는 응력완화층(102)도 기판(101)보다 격자상수가 작은 물질로 형성되며, 그 반대인 경우라면, 응력완화층(102)은 기판(101)보다 격자상수가 큰 물질로 형성된다.The stress relaxation layer 102 is formed in advance on the first surface of the substrate 101 before growth of the nitride semiconductor layer in order to minimize warping of the substrate 101. The stress relaxation layer 102 is made of a material having a different lattice constant from a material constituting the substrate 101, whereby stress is generated in the formation process. Specifically, a material having the same tendency in terms of lattice constant with the nitride semiconductor layer (103 in FIG. 3) to be obtained for the substrate 101 is used. That is, when the lattice constant of the nitride semiconductor layer 103 is smaller than the lattice constant of the material forming the substrate 101, the stress relaxation layer 102 is also formed of a material having a lattice constant smaller than that of the substrate 101, and vice versa. In this case, the stress relaxation layer 102 is formed of a material having a larger lattice constant than the substrate 101.

본 실시 형태에서는 대표적인 성장 기판인 사파이어 기판보다 질화물 반도체층(103)이 격자상수가 작은 경우를 기준으로 설명한다. 응력완화층(102)은 사파이어 기판(101)을 사용할 경우, AlxInyGa(1-x-y)N 조성식(0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 이루어질 수 있으며, 예를 들어, AlN, GaN, InN 등의 물질이나 이들의 조합으로 이루어진 물질이 사용될 수 있다. 구체적으로, 격자상수가 상대적으로 작은 응력완화층(102)을 기판(101)에 형성할 경우, 응력완화층(102)에는 인장 응력이 작용하여, 도 2에 도시된 바와 같이, 기판(101)과 응력완화층(102)에는 위로 볼록하게 휨이 발생한다. 특히, 응력완화층(102)을 기판(101)의 제2 면에 형성될 질화물 반 도체층과 동일한 물질로 형성할 경우, 기판(101)에 발생하는 휨의 균형을 맞출 수 있다. 한편, 응력완화층(102)은 MOCVD와 같이 질화물 반도체 성장을 위한 공정을 사용하여 기판(101)에 형성될 수도 있으나, 휨을 완화하기 위한 목적으로 채용되며 발광에 기여하는 부분이 아니므로, 결정성이 우수할 필요가 없다. 따라서, 응력완화층(102)은 질화물로 이루어질 경우라도 질화물 반도체층과 다른 방법으로 형성될 수 있으며, 예컨대, 스퍼터링이나 HVPE과 같은 방법으로 상대적으로 빠른 성장 속도로 응력완화층(102)을 기판(101)에 형성하는 것이 바람직하다 할 것이다.In this embodiment, the nitride semiconductor layer 103 has a smaller lattice constant than the sapphire substrate which is a typical growth substrate. When the sapphire substrate 101 is used, the stress relaxation layer 102 has the Al x In y Ga (1-xy) N composition formula (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). For example, a material such as AlN, GaN, InN, or a combination thereof may be used. Specifically, when a stress relaxation layer 102 having a relatively small lattice constant is formed on the substrate 101, tensile stress acts on the stress relaxation layer 102, as shown in FIG. 2, as shown in FIG. 2. The stress relief layer 102 is convex upwardly. In particular, when the stress relaxation layer 102 is formed of the same material as the nitride semiconductor layer to be formed on the second surface of the substrate 101, the warpage generated in the substrate 101 may be balanced. On the other hand, the stress relaxation layer 102 may be formed on the substrate 101 using a process for growing a nitride semiconductor, such as MOCVD, but is adopted for the purpose of alleviating warpage and is not a part contributing to light emission. This doesn't have to be excellent. Accordingly, the stress relaxation layer 102 may be formed by a method different from that of the nitride semiconductor layer even if it is made of nitride. For example, the stress relaxation layer 102 may be formed at a relatively high growth rate by a method such as sputtering or HVPE. It will be preferable to form in 101).

다음으로, 도 3에 도시된 것과 같이, 기판(101)의 제2 면에 질화물 반도체층(103)을 성장시킨다. 질화물 반도체층(103)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)으로 표현되는 물질을 대표적으로 예로 들 수 있으며, 응력완화층(102)과 달리 성장 속도가 느리더라도 우수한 결정성이 보장될 필요가 있다. 따라서, 응력완화층(102)과 다른 공정을 이용하는 것이 바람직하며, 예컨대, MOCVD 공정을 이용할 수 있을 것이다. 질화물 반도체층(103)은 기판(101)을 이루는 물질보다 격자상수가 낮아 응력완화층(102)과 마찬가지로 인장 응력을 발생시키며, 이러한 인장 응력은 응력완화층(102)에 의하여 발생되었던 인장 응력과 상쇄되는 효과가 발생한다. 따라서, 이러한 응력 상쇄 조건 하에서 성장된 질화물 반도체층(103)은 도 4에 도시된 것과 같이 휨이 거의 없이 평탄한 상태로 얻어질 수 있다. Next, as shown in FIG. 3, the nitride semiconductor layer 103 is grown on the second surface of the substrate 101. The nitride semiconductor layer 103 typically represents a material represented by an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. For example, unlike the stress relaxation layer 102, even if the growth rate is slow it is necessary to ensure excellent crystallinity. Therefore, it is preferable to use a process different from the stress relaxation layer 102, for example, a MOCVD process may be used. The nitride semiconductor layer 103 has a lattice constant lower than that of the material constituting the substrate 101, and generates tensile stress like the stress relaxation layer 102. There is a canceling effect. Therefore, the nitride semiconductor layer 103 grown under such a stress canceling condition can be obtained in a flat state with almost no warping as shown in FIG.

이와 같이, 본 실시 형태에서 제안하는 응력완화층(102)을 미리 기판(101)의 제1 면에 형성하여 반대 경향의 휨을 미리 발생시켜 둠으로써 질화물 반도체층(103)과 기판(101)의 휨이 최소화될 수 있다. 질화물 반도체층(103)과 기판(101)의 휨이 최소화됨에 따라 질화물 반도체층(103)의 조성이 기판(101)의 전체 면적에서 고르게 될 수 있으며, 이를 이용한 발광소자의 발광 특성이 균일해질 수 있다.As described above, the stress relaxation layer 102 proposed in the present embodiment is formed on the first surface of the substrate 101 in advance so that the warp of the opposite tendency is generated in advance so that the bending of the nitride semiconductor layer 103 and the substrate 101 is performed. This can be minimized. As the warpage of the nitride semiconductor layer 103 and the substrate 101 is minimized, the composition of the nitride semiconductor layer 103 may be uniform in the entire area of the substrate 101, and the light emitting characteristics of the light emitting device using the same may be uniform. have.

도 5는 본 발명의 다른 실시 형태에 따른 질화물 반도체 제조방법을 설명하기 위한 단면도이다. 앞선 실시 형태와 같이 질화물 반도체층(103)의 성장 전에 기판(101)의 제1 면에 기판(101)에 대하여 격자상수 면에서 질화물 반도체층(103)과 동일한 경향을 보이는 물질로 이루어진 응력완화층(102`)을 형성하여 둠으로써 휨을 완화하며, 본 실시 형태의 경우, 응력완화층(102`)의 표면에 패터닝을 추가로 한 것을 특징으로 한다. 격자상수를 고려하여 응력완화층(102`)의 물질을 결정함과 더불어 그 표면에 패터닝을 함으로써 질화물 반도체층(103)과 기판(101)의 휨을 보다 효과적으로 제어할 수 있다.5 is a cross-sectional view illustrating a method of manufacturing a nitride semiconductor according to another embodiment of the present invention. A stress relaxation layer made of a material having the same tendency as the nitride semiconductor layer 103 in the lattice constant with respect to the substrate 101 on the first surface of the substrate 101 before the growth of the nitride semiconductor layer 103 as in the previous embodiment. By forming 102 ', warpage is alleviated, and in the present embodiment, patterning is further provided on the surface of the stress relaxation layer 102'. By considering the lattice constant and determining the material of the stress relaxation layer 102 ′ and patterning the material, the warpage of the nitride semiconductor layer 103 and the substrate 101 can be more effectively controlled.

한편, 앞서 설명한 방식으로 얻어진 질화물 반도체층(103)은 발광 특성의 균일성이 우수한 발광소자를 얻는 것에 이용될 수 있다. 도 6은 본 발명의 다른 실시 형태에 따라 얻어진 질화물 반도체 발광소자를 개략적으로 나타낸 단면도이다. 도 6을 참조하면, 본 실시 형태에 따른 질화물 반도체 발광소자는 기판(101)과 기 판(101)의 제1 면에 이보다 격자상수가 작은 물질로 이루어진 응력완화층(102)을 구비하며, 기판(101)의 제2 면에는 발광구조물이 형성된 구조를 갖는다. 발광구조물은 제1 도전형 반도체층(104), 활성층(105) 및 제2 도전형 반도체층(106)을 구비하는 발광다이오드 구조로서 상세히 도시하지는 않았으나, 당 기술분야에서 공지된 방식으로 적절히 전극 구조(수평 전극 구조)가 형성될 수 있다. 응력완화층(102)과 마찬가지로 제1 도전형 반도체층(104), 활성층(105) 및 제2 도전형 반도체층(106)을 이루는 물질은 기판(101)을 이루는 물질보다 격자상수가 작은 물질로 이루어질 수 있으며, 이에 따라, 응력 상쇄에 의한 휨 완화 효과가 발생할 수 있다. 도시하지는 않았으나, 응력완화층(102)에서 기판(101)에 맞은 편에 위치한 면에는 휨을 보다 효율적으로 제어하기 위한 요철 구조가 형성될 수 있다. 이와 같이 휨이 완화된 상태에서 얻어진 질화물 반도체 발광소자의 경우, 특히, 활성층(105)의 조성이 일정해질 수 있어 방출되는 광의 파장이 균일해지게 되는 장점이 있다.On the other hand, the nitride semiconductor layer 103 obtained in the manner described above can be used to obtain a light emitting device having excellent uniformity of light emitting characteristics. 6 is a schematic cross-sectional view showing a nitride semiconductor light emitting device obtained in accordance with another embodiment of the present invention. Referring to FIG. 6, the nitride semiconductor light emitting device according to the present embodiment includes a substrate 101 and a stress relaxation layer 102 made of a material having a smaller lattice constant on the first surface of the substrate 101. The second surface of 101 has a structure in which a light emitting structure is formed. The light emitting structure is a light emitting diode structure including a first conductive semiconductor layer 104, an active layer 105, and a second conductive semiconductor layer 106, although not shown in detail, the electrode structure may be appropriately formed in a manner known in the art. (Horizontal electrode structure) can be formed. Like the stress relaxation layer 102, the material of the first conductive semiconductor layer 104, the active layer 105, and the second conductive semiconductor layer 106 is a material having a smaller lattice constant than the material of the substrate 101. It can be made, accordingly, the bending relaxation effect by the stress cancellation can occur. Although not shown, a concave-convex structure may be formed on the surface of the stress relaxation layer 102 opposite to the substrate 101 to more effectively control the warpage. In the case of the nitride semiconductor light emitting device obtained in the state that the warpage is relaxed in this way, in particular, the composition of the active layer 105 can be constant, there is an advantage that the wavelength of the emitted light becomes uniform.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is defined by the appended claims. Therefore, it will be apparent to those skilled in the art that various forms of substitution, modification, and alteration are possible without departing from the technical spirit of the present invention described in the claims, and the appended claims. Will belong to the technical spirit described in.

도 1은 일반적인 질화물 반도체 단결정의 성장 공정을 나타내는 단면도이다.1 is a cross-sectional view showing a growth process of a general nitride semiconductor single crystal.

도 2 내지 4는 본 발명의 일 실시 형태에 따른 질화물 반도체 제조방법을 개략적으로 나타낸 공정 단면도이다.2 to 4 are process cross-sectional views schematically showing a nitride semiconductor manufacturing method according to an embodiment of the present invention.

도 5는 본 발명의 다른 실시 형태에 따른 질화물 반도체 제조방법을 설명하기 위한 단면도이다.5 is a cross-sectional view illustrating a method of manufacturing a nitride semiconductor according to another embodiment of the present invention.

도 6은 본 발명의 다른 실시 형태에 따라 얻어진 질화물 반도체 발광소자를 개략적으로 나타낸 단면도이다.6 is a schematic cross-sectional view showing a nitride semiconductor light emitting device obtained in accordance with another embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 >Description of the Related Art

101: 기판 102: 응력완화층101: substrate 102: stress relaxation layer

103: 질화물 반도체층 104: 제1 도전형 반도체층103: nitride semiconductor layer 104: first conductivity type semiconductor layer

105: 활성층 106: 제2 도전형 반도체층105: active layer 106: second conductivity type semiconductor layer

Claims (13)

기판의 제1 면에 상기 기판을 이루는 물질과 격자상수가 다른 물질로 이루어진 응력완화층을 형성하는 단계; 및Forming a stress relaxation layer formed of a material having a different lattice constant from a material forming the substrate on a first surface of the substrate; And 상기 제1 면에 대향하는 상기 기판의 제2 면에, 상기 응력완화층의 격자상수가 상기 기판의 격자상수보다 클 경우에는 상기 기판의 격자상수보다 격자상수가 큰 물질로 이루어지며, 상기 응력완화층의 격자상수가 상기 기판의 격자상수보다 작을 경우에는 상기 기판의 격자상수보다 격자상수가 작은 물질로 이루어진 질화물 반도체층을 성장시키는 단계;On the second surface of the substrate opposite to the first surface, when the lattice constant of the stress relaxation layer is larger than the lattice constant of the substrate, the lattice constant of the substrate is greater than the lattice constant of the substrate, and the stress relaxation Growing a nitride semiconductor layer made of a material having a lattice constant smaller than the lattice constant of the substrate when the lattice constant of the layer is smaller than the lattice constant of the substrate; 를 포함하는 질화물 반도체 제조방법.Nitride semiconductor manufacturing method comprising a. 제1항에 있어서,The method of claim 1, 상기 응력완화층을 형성하는 단계와 상기 질화물 반도체층을 성장시키는 단계는 서로 다른 공정으로 실행되는 것을 특징으로 하는 질화물 반도체 제조방법.Forming the stress relaxation layer and growing the nitride semiconductor layer are performed in different processes. 제1항에 있어서,The method of claim 1, 상기 응력완화층을 형성하는 단계는 스퍼터링으로 실행되는 것을 특징으로 하는 질화물 반도체 제조방법.Forming the stress relaxation layer is performed by sputtering. 제1항에 있어서,The method of claim 1, 상기 응력완화층이 형성된 후 상기 질화물 반도체층을 성장시키기 이전에 상기 기판 및 상기 응력완화층에는 상기 제1 면이 위치한 방향으로 휨이 발생하는 것을 특징으로 하는 질화물 반도체 제조방법.And forming a warp in the direction in which the first surface is disposed in the substrate and the stress relaxation layer after the stress relaxation layer is formed and before the nitride semiconductor layer is grown. 제1항에 있어서,The method of claim 1, 상기 응력완화층과 상기 질화물 반도체층은 서로 동일한 물질로 이루어진 것을 특징으로 하는 질화물 반도체 제조방법.The stress relaxation layer and the nitride semiconductor layer is a nitride semiconductor manufacturing method, characterized in that made of the same material. 제1항에 있어서,The method of claim 1, 상기 응력완화층은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 이루어진 것을 특징으로 하는 질화물 반도체 제조방법.The stress relaxation layer is a nitride semiconductor manufacturing method comprising Al x In y Ga (1-xy) N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). 제1항에 있어서,The method of claim 1, 상기 질화물 반도체층은 GaN으로 이루어진 것을 특징으로 하는 질화물 반도체 제조방법.The nitride semiconductor layer is GaN semiconductor manufacturing method, characterized in that consisting of. 제1항에 있어서,The method of claim 1, 상기 질화물 반도체층을 성장시키는 단계 전에 상기 응력완화층의 표면을 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 제조방법.And patterning the surface of the stress relaxation layer prior to growing the nitride semiconductor layer. 제1항에 있어서,The method of claim 1, 상기 기판은 사파이어 기판인 것을 특징으로 하는 질화물 반도체 제조방법.The substrate is a nitride semiconductor manufacturing method, characterized in that the sapphire substrate. 제1항에 있어서,The method of claim 1, 상기 기판은 2인치 이상의 직경을 갖는 것을 특징으로 하는 질화물 반도체 제조방법. The substrate is a nitride semiconductor manufacturing method, characterized in that having a diameter of 2 inches or more. 서로 대향하는 제1 및 제2 면을 갖는 기판;A substrate having first and second faces opposing each other; 상기 기판의 제1 면에 형성되며, 상기 기판을 이루는 물질의 격자상수보다 격자상수가 작은 물질로 이루어진 응력완화층; 및A stress relaxation layer formed on a first surface of the substrate and made of a material having a lattice constant smaller than the lattice constant of a material forming the substrate; And 상기 기판의 제2 면에 상기 기판을 이루는 물질의 격자상수보다 격자상수가 작은 물질로 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물;A light emitting structure formed of a material having a lattice constant smaller than a lattice constant of a material forming the substrate on a second surface of the substrate, the light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; 을 포함하는 질화물 반도체 발광소자.Nitride semiconductor light emitting device comprising a. 제11항에 있어서,The method of claim 11, 상기 응력완화층은 상기 기판에 대하여 맞은 편에 위치한 면에 형성된 요철 구조를 갖는 것을 특징으로 하는 질화물 반도체 발광소자. The stress relaxation layer is a nitride semiconductor light emitting device, characterized in that having a concave-convex structure formed on the surface opposite to the substrate. 제11항에 있어서,The method of claim 11, 상기 활성층은 일정한 조성을 갖는 것을 특징으로 하는 질화물 반도체 발광소자. The active layer is nitride semiconductor light emitting device, characterized in that having a constant composition.
KR1020090127378A 2009-12-18 2009-12-18 Manufacturing method of nitride semiconductor and nitride semiconductor device produced by the same KR20110070521A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090127378A KR20110070521A (en) 2009-12-18 2009-12-18 Manufacturing method of nitride semiconductor and nitride semiconductor device produced by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127378A KR20110070521A (en) 2009-12-18 2009-12-18 Manufacturing method of nitride semiconductor and nitride semiconductor device produced by the same

Publications (1)

Publication Number Publication Date
KR20110070521A true KR20110070521A (en) 2011-06-24

Family

ID=44402014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127378A KR20110070521A (en) 2009-12-18 2009-12-18 Manufacturing method of nitride semiconductor and nitride semiconductor device produced by the same

Country Status (1)

Country Link
KR (1) KR20110070521A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160007260A (en) * 2014-07-11 2016-01-20 엘지이노텍 주식회사 Semiconductor device
US9318647B2 (en) 2014-01-21 2016-04-19 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor light emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318647B2 (en) 2014-01-21 2016-04-19 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor light emitting device
KR20160007260A (en) * 2014-07-11 2016-01-20 엘지이노텍 주식회사 Semiconductor device

Similar Documents

Publication Publication Date Title
JP5531345B2 (en) Manufacturing method of nitride semiconductor device
JP4529846B2 (en) III-V nitride semiconductor substrate and method for manufacturing the same
US20170125634A1 (en) Ultraviolet light-emitting device
WO2010082267A1 (en) Inside reforming substrate for epitaxial growth; crystal film forming element, device, and bulk substrate produced using the same; and method for producing the same
CN106098871B (en) A kind of preparation method of LED epitaxial slice
JP2018087128A (en) Method for growing nitride semiconductor layer
JPH1140847A (en) Gallium nitride semiconductor device and manufacture thereof
JP3500281B2 (en) Gallium nitride based semiconductor device and method of manufacturing the same
KR100990646B1 (en) Nitride Semiconductor Device
KR20080095134A (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2008034444A (en) Group iii nitride semiconductor light emitting device, method of manufacturing same, and lamp
JP2015018960A (en) Semiconductor device manufacturing method
JP2008218740A (en) Method of manufacturing gallium nitride-system compound semiconductor light-emitting device
US20050241571A1 (en) Method of growing nitride single crystal on silicon substrate, nitride semiconductor light emitting device using the same, method of manufacturing the same
KR20060112685A (en) Group iii nitride semiconductor multilayer structure
JP2008195594A (en) Group iii nitride semiconductor substrate
KR20110070521A (en) Manufacturing method of nitride semiconductor and nitride semiconductor device produced by the same
US20190172969A1 (en) Semiconductor light-emitting array and method of manufacturing the same
CN106206869B (en) A kind of growing method of GaN base light emitting epitaxial wafer
JP6736005B2 (en) Thin film substrate, semiconductor device, and GaN template
JP5746544B2 (en) Nitride semiconductor substrate and method for manufacturing nitride semiconductor substrate
JP2012227479A (en) Nitride semiconductor element formation wafer and method of manufacturing the same, and nitride semiconductor element and method of manufacturing the same
KR20120078343A (en) Semiconductor light emitting device
EP4026171A1 (en) Led precursor incorporating strain relaxing structure
KR20110070522A (en) Manufacturing method of nitride semiconductor and nitride semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination